JP2006156666A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2006156666A
JP2006156666A JP2004344475A JP2004344475A JP2006156666A JP 2006156666 A JP2006156666 A JP 2006156666A JP 2004344475 A JP2004344475 A JP 2004344475A JP 2004344475 A JP2004344475 A JP 2004344475A JP 2006156666 A JP2006156666 A JP 2006156666A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
gas
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004344475A
Other languages
Japanese (ja)
Inventor
Tatsuya Otsuka
達也 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004344475A priority Critical patent/JP2006156666A/en
Publication of JP2006156666A publication Critical patent/JP2006156666A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method removing off a deposit attached on the surface of a substrate sufficiently. <P>SOLUTION: An Si oxide film 2 and an Si nitride film 3 are successively formed on an Si substrate 1. Then, a resist mask 4 which discloses a part where an element isolation region is provided is formed on the Si nitride film 3. Then, the Si nitride film 3 and the Si oxide film 2 are subjected to an etching process. The above etching process is carried out using, for instance, a magnetic field-applied plane parallel plate dry etching device. As the result of this etching, a deposit film 5 is formed on the Si substrate 1. The deposit film 5 is mainly formed of fluorocarbon. Thereafter, the internal pressure of a chamber provided to the magnetic field-applied plane parallel plate dry etching device is set at 3.3 kPa or so, the intensity of a magnetic field is set at 2 mT or so, and an RF power is set at 200 W or so. SF<SB>6</SB>gas is fed into the chamber at a flow rate of 10 sccm or so. A processing time is set at 10 seconds or so. As the result of this processing, the deposit film 5 is completely removed off without producing a by-product. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、基板の清浄度の向上を図った半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device that improves the cleanliness of a substrate.

従来、絶縁分離の方法の一つとして、シャロートレンチアイソレーション(STI:Shallow Trench Isolation)がある。STIでは、Si基板上にマスクを形成した後に、Si基板をエッチングすることが必要とされる。また、マスクを形成する際に、Si基板上にデポ膜が生成するため、これを除去することも必要である。この除去の際には、CF4がクリーニングガスとして用いられることが多い。CF4はCF3のラジカルとFのラジカルとに解離し、主にFのラジカルがクリーニング種として作用する。 Conventionally, there is shallow trench isolation (STI) as one method of insulation isolation. In STI, it is necessary to etch a Si substrate after forming a mask on the Si substrate. Further, since a deposition film is formed on the Si substrate when the mask is formed, it is necessary to remove it. In this removal, CF 4 is often used as a cleaning gas. CF 4 dissociates into a CF 3 radical and an F radical, and the F radical mainly acts as a cleaning species.

しかしながら、このような従来の方法では、十分にSi基板の表面を洗浄することができず、デポ膜が残存することがある。デポ膜が残存すると、STIのために形成するトレンチの底部が平坦にならず、所望の特性を得にくくなる。   However, in such a conventional method, the surface of the Si substrate cannot be sufficiently cleaned, and a deposit film may remain. When the deposition film remains, the bottom of the trench formed for STI is not flat, and it becomes difficult to obtain desired characteristics.

特開2002−64089号公報JP 2002-64089 A 特開平10−233387号公報Japanese Patent Laid-Open No. 10-233387 特開2004−87738号公報Japanese Patent Laid-Open No. 2004-87738 特開2002−367960号公報JP 2002-367960 A 特公平6−38406号公報Japanese Patent Publication No. 6-38406 特開2004−71996号公報JP 2004-71996 A

本発明は、基板表面の付着物を十分に除去することができる半導体装置の製造方法を提供することを目的とする。   An object of this invention is to provide the manufacturing method of the semiconductor device which can fully remove the deposit | attachment on the substrate surface.

本願発明者は、従来の方法によっても十分にSi基板の表面を洗浄することができない原因を探求した結果、従来の方法では、CF3のラジカルがSi基板の表面に吸着してポリマー層が生成していることを見出した。そして、この知見に基づいて、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。 As a result of searching for the reason why the surface of the Si substrate cannot be sufficiently cleaned even by the conventional method, the inventors of the present application have adsorbed the CF 3 radical on the surface of the Si substrate to form a polymer layer. I found out. And based on this knowledge, as a result of intensive studies to solve the above-mentioned problems, the inventors have arrived at the following aspects of the invention.

本発明に係る半導体装置の製造方法では、半導体基板上に膜を形成した後、前記膜をパターニングすることにより、前記半導体基板の一部を露出する。そして、前記半導体基板に対し、炭素を含有しないフッ素化合物ガスをプロセスガスとしてプラズマ雰囲気中で洗浄を行う。   In the method for manufacturing a semiconductor device according to the present invention, after a film is formed on a semiconductor substrate, the film is patterned to expose a part of the semiconductor substrate. Then, the semiconductor substrate is cleaned in a plasma atmosphere using a fluorine compound gas not containing carbon as a process gas.

本発明によれば、副生成物の発生を抑えながら半導体基板の洗浄を行うことができる。このため、基板表面の付着物を十分に除去することができる。   According to the present invention, the semiconductor substrate can be cleaned while suppressing the generation of by-products. For this reason, the deposits on the substrate surface can be sufficiently removed.

以下、本発明の実施形態について添付の図面を参照して具体的に説明する。図1A乃至図1Hは、本発明の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。   Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. 1A to 1H are cross-sectional views showing a method of manufacturing a semiconductor device according to an embodiment of the present invention in the order of steps.

本実施形態では、先ず、図1Aに示すように、Si基板1の上に、Si酸化膜2及びSi窒化膜3を順次形成する。Si酸化膜2及びSi窒化膜3の厚さは、例えば、夫々12nm、120nmとする。次に、Si窒化膜3上に、素子分離領域を形成する部分を露出するレジストマスク4を形成する。   In this embodiment, first, as shown in FIG. 1A, a Si oxide film 2 and a Si nitride film 3 are sequentially formed on a Si substrate 1. The thicknesses of the Si oxide film 2 and the Si nitride film 3 are, for example, 12 nm and 120 nm, respectively. Next, a resist mask 4 is formed on the Si nitride film 3 to expose a portion where an element isolation region is to be formed.

次いで、図1Bに示すように、Si窒化膜3及びSi酸化膜2をエッチングする。このエッチングは、例えば図2に示すような磁場印加型平行平板ドライエッチング装置を用いて行う。磁場印加型平行平板ドライエッチング装置では、チャンバ101内に電極102及び103が互いに対向して配置されている。電極102上にSi基板1等のウェハが載置される。また、電極102及び103には電源104が接続されている。更に、チャンバ101の外部には磁石105が備えられている。このような装置では、電極102及び103の間にプラズマを発生させることができる。   Next, as shown in FIG. 1B, the Si nitride film 3 and the Si oxide film 2 are etched. This etching is performed using, for example, a magnetic field application type parallel plate dry etching apparatus as shown in FIG. In the magnetic field application type parallel plate dry etching apparatus, electrodes 102 and 103 are disposed in a chamber 101 so as to face each other. A wafer such as the Si substrate 1 is placed on the electrode 102. A power source 104 is connected to the electrodes 102 and 103. Further, a magnet 105 is provided outside the chamber 101. In such an apparatus, plasma can be generated between the electrodes 102 and 103.

Si窒化膜3及びSi酸化膜2をエッチングする際には、例えば、チャンバ101内の圧力を4kPa(30mTorr)程度とし、磁場の強度を1mT(10G)程度とし、RFパワーを400W程度とする。また、チャンバ101内には、CHF3ガス及びO2ガスを、夫々70sccm程度、6sccm程度の流速で供給する。エッチング時間は、例えば60秒間程度とする。この結果、図1Bに示すように、Si基板1上にデポ膜5が生成する。デポ膜5は、例えばフロロカーボンを主成分とする膜である。 When etching the Si nitride film 3 and the Si oxide film 2, for example, the pressure in the chamber 101 is set to about 4 kPa (30 mTorr), the magnetic field strength is set to about 1 mT (10 G), and the RF power is set to about 400 W. Further, CHF 3 gas and O 2 gas are supplied into the chamber 101 at a flow rate of about 70 sccm and 6 sccm, respectively. The etching time is about 60 seconds, for example. As a result, a deposition film 5 is formed on the Si substrate 1 as shown in FIG. 1B. The deposition film 5 is a film containing, for example, fluorocarbon as a main component.

その後、磁場印加型平行平板ドライエッチング装置のチャンバ101内の圧力を3.3kPa(25mTorr)程度とし、磁場の強度を2mT(20G)程度とし、RFパワーを200W程度とする。また、チャンバ101内に、SF6ガスを10sccm程度の流速で供給する。処理時間は、例えば10秒間程度とする。この処理の結果、図1Cに示すように、副生成物が発生することなく、デポ膜5が完全に除去される。 Thereafter, the pressure in the chamber 101 of the magnetic field applied parallel plate dry etching apparatus is set to about 3.3 kPa (25 mTorr), the magnetic field strength is set to about 2 mT (20 G), and the RF power is set to about 200 W. In addition, SF 6 gas is supplied into the chamber 101 at a flow rate of about 10 sccm. The processing time is about 10 seconds, for example. As a result of this treatment, as shown in FIG. 1C, the deposition film 5 is completely removed without generating by-products.

従来の方法では、CF4ガスを用いて洗浄を行うとしているが、上述のように、これでは新たな堆積物が生じるため、十分な洗浄を行うことができない。これに対し、本実施形態では、炭素を含有するCF4ガスを用いずに、炭素を含有しないSF6ガスを用いているため、新たな堆積物が生じることはなく、十分な洗浄を行うことができる。 In the conventional method, cleaning is performed using CF 4 gas. However, as described above, since new deposits are generated, sufficient cleaning cannot be performed. On the other hand, in the present embodiment, since SF 6 gas not containing carbon is used without using CF 4 gas containing carbon, new deposits are not generated, and sufficient cleaning is performed. Can do.

続いて、図1Dに示すように、レジストマスク4をマスクとしてSi基板1をエッチングすることにより、トレンチ6を形成する。トレンチ6を形成する際には、例えば、チャンバ101内の圧力を11.3kPa(85mTorr)程度とし、磁場の強度を2mT(20G)程度とし、RFパワーを400W程度とする。また、チャンバ101内には、HBrガス、Cl2ガス及びCF4ガスを、夫々90sccm程度、10sccm程度、40sccm程度の流速で供給する。エッチング時間は、例えば155秒間程度とする。 Subsequently, as shown in FIG. 1D, the trench 6 is formed by etching the Si substrate 1 using the resist mask 4 as a mask. When the trench 6 is formed, for example, the pressure in the chamber 101 is set to about 11.3 kPa (85 mTorr), the magnetic field strength is set to about 2 mT (20 G), and the RF power is set to about 400 W. In addition, HBr gas, Cl 2 gas, and CF 4 gas are supplied into the chamber 101 at flow rates of about 90 sccm, 10 sccm, and 40 sccm, respectively. The etching time is about 155 seconds, for example.

次に、図1Eに示すように、レジストマスク4、Si窒化膜3及びSi酸化膜2を除去する。なお、トレンチ6を形成する前にレジストマスク4を除去してもよい。この場合、例えば、Si窒化膜3をハードマスクとしてSi基板1をエッチングすることにより、トレンチ6を形成することができる。   Next, as shown in FIG. 1E, the resist mask 4, the Si nitride film 3, and the Si oxide film 2 are removed. Note that the resist mask 4 may be removed before the trench 6 is formed. In this case, for example, the trench 6 can be formed by etching the Si substrate 1 using the Si nitride film 3 as a hard mask.

次いで、図1Fに示すように、トレンチ6内に素子分離絶縁膜7を埋め込む。   Next, as shown in FIG. 1F, an element isolation insulating film 7 is embedded in the trench 6.

その後、図1Gに示すように、素子分離絶縁膜7により区画された素子活性領域内にゲート絶縁膜8、ゲート電極9及び不純物拡散層10を形成する。即ち、MOSトランジスタを形成する。   Thereafter, as shown in FIG. 1G, a gate insulating film 8, a gate electrode 9, and an impurity diffusion layer 10 are formed in the element active region partitioned by the element isolation insulating film 7. That is, a MOS transistor is formed.

続いて、図1Fに示すように、全面に層間絶縁膜11を形成し、これにコンタクトホールを形成した後、コンタクトプラグ12をその中に埋め込む。更に、層間絶縁膜11上に、コンタクトプラグ12に接続される配線13を形成する。そして、上層の配線等を形成して、半導体装置を完成させる。   Subsequently, as shown in FIG. 1F, an interlayer insulating film 11 is formed on the entire surface, contact holes are formed in the interlayer insulating film 11, and contact plugs 12 are embedded therein. Further, a wiring 13 connected to the contact plug 12 is formed on the interlayer insulating film 11. Then, an upper layer wiring or the like is formed to complete the semiconductor device.

このような第1の実施形態によれば、デポ膜5を除去する際に2次的な反応が生じないため、Si基板1の表面を十分に洗浄することができる。即ち、ポリマー層の再生成を回避しながら、デポ膜5を除去することができる。従って、その後に形成するトレンチ6の底部の平坦度も十分なものとなる。   According to the first embodiment, since the secondary reaction does not occur when the deposition film 5 is removed, the surface of the Si substrate 1 can be sufficiently cleaned. That is, the deposition film 5 can be removed while avoiding the regeneration of the polymer layer. Therefore, the flatness of the bottom portion of the trench 6 to be formed thereafter is sufficient.

図3Aに、上述の実施形態に沿って実際に形成したトレンチのSEM写真(走査型電子顕微鏡写真)を示す。また、比較のために、図3Bに、従来の方法で形成したトレンチのSEM写真を示す。図3Bに示すトレンチの形成に当たっては、デポ膜を除去するために、チャンバ101内に、CF4ガスを10sccm程度の流速で供給した。他の条件は、図3Aに示すトレンチを形成する際の条件と一致させた。 FIG. 3A shows an SEM photograph (scanning electron micrograph) of a trench actually formed according to the above-described embodiment. For comparison, FIG. 3B shows an SEM photograph of a trench formed by a conventional method. In forming the trench shown in FIG. 3B, CF 4 gas was supplied into the chamber 101 at a flow rate of about 10 sccm in order to remove the deposition film. The other conditions were matched with the conditions for forming the trench shown in FIG. 3A.

図3Aと図3Bとを比較すると明確なように、従来の方法では、トレンチの底部に多数の針状残渣が存在した(図3B)。これは、トレンチを形成する前にSi基板の表面が十分に洗浄されておらず、この部分のエッチングが遅れたためである。このような残渣が存在すると、例えば、電界集中等が生じやすく、耐圧が不十分となる。これに対し、本発明の実施形態に沿った方法では、全く針状残渣が存在しなかった(図3A)。   As is clear from a comparison between FIG. 3A and FIG. 3B, in the conventional method, a large number of needle-like residues were present at the bottom of the trench (FIG. 3B). This is because the surface of the Si substrate is not sufficiently cleaned before the trench is formed, and etching of this portion is delayed. If such a residue is present, for example, electric field concentration is likely to occur, and the withstand voltage becomes insufficient. On the other hand, in the method according to the embodiment of the present invention, no acicular residue was present (FIG. 3A).

なお、デポ膜の除去の際に用いるプロセスガスは、SF6ガスに限定されることはなく、NF3ガス等の炭素を含有しないフッ素化合物ガスであれば用いることができる。また、プロセスガス中にO2ガスを含有させてもよい。 The process gas used for removing the deposition film is not limited to SF 6 gas, and any fluorine compound gas not containing carbon such as NF 3 gas can be used. Further, O 2 gas may be contained in the process gas.

更に、本発明は、Si基板をエッチングする前の洗浄に対してのみでなく、例えばコンタクトホールを形成した後のSi基板の洗浄等にも適用することができる。   Further, the present invention can be applied not only to cleaning before etching the Si substrate, but also to cleaning the Si substrate after forming contact holes, for example.

以下、本発明の諸態様を付記としてまとめて記載する。   Hereinafter, various aspects of the present invention will be collectively described as supplementary notes.

(付記1)
半導体基板上に膜を形成する工程と、
前記膜をパターニングすることにより、前記半導体基板の一部を露出する工程と、
前記半導体基板に対し、炭素を含有しないフッ素化合物ガスをプロセスガスとしてプラズマ雰囲気中で洗浄を行う工程と、
を有することを特徴とする半導体装置の製造方法。
(Appendix 1)
Forming a film on a semiconductor substrate;
Exposing the part of the semiconductor substrate by patterning the film;
A step of cleaning the semiconductor substrate in a plasma atmosphere using a fluorine compound gas containing no carbon as a process gas;
A method for manufacturing a semiconductor device, comprising:

(付記2)
前記プロセスガスとして、更にO2ガスを含むものを用いることを特徴とする付記1に記載の半導体装置の製造方法。
(Appendix 2)
2. The method of manufacturing a semiconductor device according to appendix 1, wherein a gas further containing O 2 gas is used as the process gas.

(付記3)
前記フッ素化合物ガスとして、SF6ガス及びNF3ガスからなる群から選択された少なくとも1種のガスを用いることを特徴とする付記1又は2に記載の半導体装置の製造方法。
(Appendix 3)
3. The method of manufacturing a semiconductor device according to appendix 1 or 2, wherein at least one gas selected from the group consisting of SF 6 gas and NF 3 gas is used as the fluorine compound gas.

(付記4)
前記膜を形成する工程と前記膜をパターニングする工程との間に、前記膜上にレジストマスクを形成する工程を有することを特徴とする付記1乃至3のいずれか1項に記載の半導体装置の製造方法。
(Appendix 4)
4. The semiconductor device according to claim 1, further comprising a step of forming a resist mask on the film between the step of forming the film and the step of patterning the film. Production method.

(付記5)
前記膜として、Si酸化膜及びSi窒化膜を順次形成することを特徴とする付記1乃至4のいずれか1項に記載の半導体装置の製造方法。
(Appendix 5)
The method of manufacturing a semiconductor device according to any one of appendices 1 to 4, wherein a Si oxide film and a Si nitride film are sequentially formed as the film.

(付記6)
前記洗浄を行う工程の後に、
前記膜を残存させたまま前記半導体基板をエッチングすることにより、トレンチを形成する工程と、
前記トレンチ内に絶縁膜を埋め込む工程と、
を有することを特徴とする付記1乃至5のいずれか1項に記載の半導体装置の製造方法。
(Appendix 6)
After the step of performing the cleaning,
Etching the semiconductor substrate with the film remaining, thereby forming a trench;
Embedding an insulating film in the trench;
The method for manufacturing a semiconductor device according to any one of appendices 1 to 5, wherein:

(付記7)
前記洗浄を、磁場印加型平行平板ドライエッチング装置内で行うことを特徴とする付記1乃至6のいずれか1項に記載の半導体装置の製造方法。
(Appendix 7)
7. The method of manufacturing a semiconductor device according to any one of appendices 1 to 6, wherein the cleaning is performed in a magnetic field applied parallel plate dry etching apparatus.

本発明の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on embodiment of this invention to process order. 図1Aに引き続き、半導体装置の製造方法を工程順に示す断面図である。FIG. 1B is a cross-sectional view illustrating the manufacturing method of the semiconductor device in order of processes following FIG. 1A. 図1Bに引き続き、半導体装置の製造方法を工程順に示す断面図である。FIG. 2B is a cross-sectional view illustrating the manufacturing method of the semiconductor device in order of processes following FIG. 1B. 図1Cに引き続き、半導体装置の製造方法を工程順に示す断面図である。FIG. 2D is a cross-sectional view illustrating the manufacturing method of the semiconductor device in order of processes following FIG. 1C. 図1Dに引き続き、半導体装置の製造方法を工程順に示す断面図である。FIG. 2D is a cross-sectional view illustrating the manufacturing method of the semiconductor device in order of processes following FIG. 1D. 図1Eに引き続き、半導体装置の製造方法を工程順に示す断面図である。FIG. 2E is a cross-sectional view showing the manufacturing method of the semiconductor device in order of processes following FIG. 1E. 図1Fに引き続き、半導体装置の製造方法を工程順に示す断面図である。FIG. 2D is a cross-sectional view illustrating the manufacturing method of the semiconductor device in order of processes following FIG. 1F. 図1Gに引き続き、半導体装置の製造方法を工程順に示す断面図である。FIG. 2D is a cross-sectional view illustrating the manufacturing method of the semiconductor device in order of processes following FIG. 1G. 磁場印加型平行平板ドライエッチング装置を示す模式図である。It is a schematic diagram which shows a magnetic field application type parallel plate dry etching apparatus. 本発明の実施形態に沿った方法で形成したトレンチを示すSEM写真である。It is a SEM photograph which shows the trench formed with the method according to embodiment of this invention. 従来の方法で形成したトレンチを示すSEM写真である。It is a SEM photograph which shows the trench formed with the conventional method.

符号の説明Explanation of symbols

1:Si基板
2:Si酸化膜
3:Si窒化膜
4:レジストマスク
5:デポ膜
6:トレンチ
7:素子分離絶縁膜
8:ゲート絶縁膜
9:ゲート電極
10:不純物拡散層
11:層間絶縁膜
12:コンタクトプラグ
13:配線
1: Si substrate 2: Si oxide film 3: Si nitride film 4: Resist mask 5: Deposition film 6: Trench 7: Element isolation insulating film 8: Gate insulating film 9: Gate electrode 10: Impurity diffusion layer 11: Interlayer insulating film 12: Contact plug 13: Wiring

Claims (5)

半導体基板上に膜を形成する工程と、
前記膜をパターニングすることにより、前記半導体基板の一部を露出する工程と、
前記半導体基板に対し、炭素を含有しないフッ素化合物ガスをプロセスガスとしてプラズマ雰囲気中で洗浄を行う工程と、
を有することを特徴とする半導体装置の製造方法。
Forming a film on a semiconductor substrate;
Exposing the part of the semiconductor substrate by patterning the film;
A step of cleaning the semiconductor substrate in a plasma atmosphere using a fluorine compound gas containing no carbon as a process gas;
A method for manufacturing a semiconductor device, comprising:
前記プロセスガスとして、更にO2ガスを含むものを用いることを特徴とする請求項1に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the process gas further contains an O 2 gas. 前記フッ素化合物ガスとして、SF6ガス及びNF3ガスからなる群から選択された少なくとも1種のガスを用いることを特徴とする請求項1又は2に記載の半導体装置の製造方法。 As the fluorine compound gas, a method of manufacturing a semiconductor device according to claim 1 or 2, characterized by using at least one gas selected from the group consisting of SF 6 gas and NF 3 gas. 前記膜を形成する工程と前記膜をパターニングする工程との間に、前記膜上にレジストマスクを形成する工程を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。   4. The semiconductor device according to claim 1, further comprising a step of forming a resist mask on the film between the step of forming the film and the step of patterning the film. 5. Manufacturing method. 前記膜として、Si酸化膜及びSi窒化膜を順次形成することを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 1, wherein a Si oxide film and a Si nitride film are sequentially formed as the film. 6.
JP2004344475A 2004-11-29 2004-11-29 Method of manufacturing semiconductor device Withdrawn JP2006156666A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004344475A JP2006156666A (en) 2004-11-29 2004-11-29 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004344475A JP2006156666A (en) 2004-11-29 2004-11-29 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2006156666A true JP2006156666A (en) 2006-06-15

Family

ID=36634570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004344475A Withdrawn JP2006156666A (en) 2004-11-29 2004-11-29 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2006156666A (en)

Similar Documents

Publication Publication Date Title
JP4282616B2 (en) Manufacturing method of semiconductor device
US7452806B2 (en) Method of forming inductor in semiconductor device
JP2006303063A (en) Method of manufacturing semiconductor apparatus
US6083815A (en) Method of gate etching with thin gate oxide
JP2003023000A5 (en)
US6225202B1 (en) Selective etching of unreacted nickel after salicidation
US6784109B2 (en) Method for fabricating semiconductor devices including wiring forming with a porous low-k film and copper
JPH11214356A (en) Dry etching method of silicon board
JP5130652B2 (en) Metal film etching method and semiconductor device manufacturing method
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
JP2006032919A (en) Method of forming storage node contact of semiconductor device
JP5642427B2 (en) Plasma processing method
JP2008047810A (en) Manufacturing method of semiconductor device
JP2006156666A (en) Method of manufacturing semiconductor device
JP2006294909A (en) Method of manufacturing semiconductor device
JP2005129946A (en) Post plasma clean process for a hardmask
JP2003298049A (en) Manufacturing method for semiconductor device
JP2005136097A (en) Method of manufacturing semiconductor device
US20060094235A1 (en) Method for fabricating gate electrode in semiconductor device
JP3079656B2 (en) Dry etching method
JP2008085297A (en) Method of manufacturing semiconductor device
JP2007073840A (en) Method for manufacturing semiconductor device
KR100688778B1 (en) Method for manufacturing semiconductor device
KR100691943B1 (en) Method of manufacturing a semiconductor device
KR100688777B1 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205