JP5130652B2 - Metal film etching method and semiconductor device manufacturing method - Google Patents
Metal film etching method and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP5130652B2 JP5130652B2 JP2006134745A JP2006134745A JP5130652B2 JP 5130652 B2 JP5130652 B2 JP 5130652B2 JP 2006134745 A JP2006134745 A JP 2006134745A JP 2006134745 A JP2006134745 A JP 2006134745A JP 5130652 B2 JP5130652 B2 JP 5130652B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- metal film
- film
- metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
本発明は、金属膜、特に、高融点金属の薄膜をエッチングする金属膜のエッチング方法、および、これを用いる半導体装置の製造方法に関するものである。 The present invention relates to a method for etching a metal film, particularly a metal film for etching a refractory metal thin film, and a method for manufacturing a semiconductor device using the same.
近年の半導体装置における高集積化及び高速化に対する技術進展に伴い、半導体装置を構成するゲート電極、ソース・ドレイン等のチャネルの微細化が進められている。これらの微細化のうち、ゲート電極を構成するゲート絶縁膜の薄膜化を進めると、トンネル電流に起因するリーク電流が大きくなると言う不具合がある。この不具合を抑制するために、ハフニウム酸化物(HfO 2 )、ジルコニム酸化物(ZrO 2 )、ランタニウム酸化物(LaO 2 )等を含む金属酸化物で誘電率が高い、一般にhigh−kといわれる高誘電率材料をゲート絶縁膜に用いることにより、薄い酸化膜でありながら物理的・電気的特性を満足するゲート絶縁膜の開発が進められている。
例えば、特許文献1では、多結晶Si膜と高誘電率絶縁膜との界面特性を簡単な手段を適用することで改善し、高誘電率ゲート絶縁膜を用いたMOS−FETにおける閾値電圧がシフトするのを防止する半導体装置の製造方法が開示されている。
2. Description of the Related Art With the recent progress in technology for higher integration and higher speed in semiconductor devices, the miniaturization of channels such as gate electrodes, source / drains, and the like constituting the semiconductor devices has been promoted. Among these miniaturizations, there is a problem that when the gate insulating film constituting the gate electrode is made thinner, the leakage current due to the tunnel current becomes larger. In order to suppress this problem, metal oxides including hafnium oxide (HfO 2 ), zirconium oxide (ZrO 2 ), lanthanum oxide (LaO 2 ), etc. have a high dielectric constant, which is generally called high-k. Development of a gate insulating film that satisfies the physical and electrical characteristics while being a thin oxide film by using a dielectric constant material for the gate insulating film is underway.
For example, in
しかし、特許文献1では、ゲート絶縁膜を薄くすることで、ゲート絶縁膜への電圧の印加によるSi基板中に形成される空乏層の制御を容易にし、短チャネル効果を抑制するものである。しかしながら、従来のように、半導体装置のゲート電極が不純物ドープされたポリシリコンにより形成されている場合には、ゲート絶縁膜の薄膜化によって相対的にゲート電極にかかる電場が強くなり、ゲート電極中にも空乏層が形成されて、トランジスタのオン電流が低下してしまう。また、高誘電率材によるゲート絶縁膜とポリシリコンゲート電極とが反応してしまうという不具合がある。そこで、ポリシリコンによるゲート電極の空乏化に対処するために、ゲート電極を金属材料によるメタルゲート電極で形成することが提案されている。
このメタルゲート電極に用いる金属材料としては、例えば、Alは融点が低いため、ソースおよびドレインの活性化等を目的とした熱処理を行うと、ゲート電極の断線および周辺領域へのAl原子の拡散等の問題が発生する。また、W、Mo、Ti等の融点の割合に高い金属が用いられる。しかし、これらの金属は酸化によりその特性が変化してしまうという不具合がある。更に、W等は酸洗浄を行うと溶解してしまい耐洗浄性が低いという不具合がある。
そこで、この高誘電率材料のゲート酸化膜の上に用いるポリシリコン、W等以外の金属によるゲート電極として、例えば、特許文献2では、ゲート絶縁膜の上に形成されるポリメタル構造を有するゲート電極をドライエッチングにより形成する際に、ゲート絶縁膜に突き抜け等の損傷が発生しないようにする半導体装置の製造方法が開示されている。
また、特許文献3では、高誘電率ゲート絶縁膜削れ及び半導体基板掘れを防止し、かつ、寸法変換差が少ない高精度なゲート電極の加工を実現することができる半導体装置およびその製造方法が開示されている。
しかし、このような従来技術には、高融点金属によるゲート電極だけをエッチングし、下部にあるゲート絶縁膜を保護するのは不十分であるという問題点がある。
However, in
As a metal material used for this metal gate electrode, for example, Al has a low melting point. Therefore, when heat treatment is performed for the purpose of activating the source and drain, disconnection of the gate electrode, diffusion of Al atoms into the peripheral region, etc. Problems occur. Further, a metal having a high melting point ratio such as W, Mo, Ti or the like is used. However, these metals have a problem that their characteristics change due to oxidation. Further, W and the like are disadvantageous in that they are dissolved when acid cleaning is performed and the cleaning resistance is low.
Therefore, as a gate electrode made of metal other than polysilicon, W or the like used on the gate oxide film of this high dielectric constant material, for example, in
Further,
However, such a conventional technique has a problem that it is insufficient to etch only the gate electrode made of a refractory metal and protect the underlying gate insulating film.
そこで、本発明は上記問題点に鑑みてなされたものであり、その課題は、金属膜を支持する下層の高誘電率材の薄膜をエッチングすることなく、金属膜を少しずつエッチングする高精細な金属膜のエッチング方法を提供することである。
さらに、半導体装置における高誘電率材のゲート絶縁膜、ゲート電極を形成するときに設けられるレジスト膜との選択比を大きくとって、ゲート電極となる金属膜をエッチングする半導体装置の製造方法を提供することである。
Therefore, the present invention has been made in view of the above-mentioned problems, and the problem is high-definition etching the metal film little by little without etching the thin film of the lower dielectric constant material that supports the metal film. It is to provide a method for etching a metal film.
Furthermore, a method for manufacturing a semiconductor device is provided in which a metal film to be a gate electrode is etched by increasing a selection ratio between a gate insulating film of a high dielectric constant material and a resist film provided when forming a gate electrode in the semiconductor device. It is to be.
本発明は、上記課題を解決するために、エッチング工程を、Ru、Ir、Pt等の金属及び/又はこれらのオキサイドによる金属膜に、塩素原子のイオン又はラジカルを、高周波バイアス等の電界を印加せずに曝露して吸着させる第1工程と、酸素のイオン又はラジカルで塩素原子が吸着した金属膜をエッチングする第2工程を有することで、例えば、金属膜の下層に設けられる塩素原子及び/又は酸素原子のプラズマ等でエッチングされやすい酸化物層がエッチングされることなく、金属膜のみをエッチングする金属膜のエッチング方法である。
また、本発明は、前記金属膜の製造方法を適用したもので、半導体基板上のゲート電極を形成する工程が、前記半導体基板上の酸化物層の上に形成された金属膜に塩素原子のイオン又はラジカルに電気的バイアスを印加せずに金属膜に曝露して吸着させる第1工程と、酸素を含みイオン又はラジカルに電気的バイアスを印加してエッチングする第2工程とを有する半導体装置の製造方法である。この半導体の製造方法は、第1工程と第2工程の双方を有することで、下地としてHf、Zr、La等の酸化物、SiO2、Al2O3の酸化物を含む高誘電率材、特に、HfO2によって形成されたゲート絶縁材のエッチングを抑制し、金属膜としてRu、Ir、Pt等の金属及びこれらのオキサイドを1層ないし数層の薄層毎にエッチングすることができるもので、これを繰り返すことで金属膜を所定の厚さにエッチングする。
In order to solve the above-described problems, the present invention applies an etching process to a metal film such as Ru, Ir, Pt and / or a metal film of these oxides by applying an ion or radical of a chlorine atom and an electric field such as a high-frequency bias. The first step of exposing and adsorbing without etching and the second step of etching the metal film in which chlorine atoms are adsorbed by oxygen ions or radicals, for example, chlorine atoms and / or Alternatively, the metal film etching method etches only the metal film without etching the oxide layer that is easily etched by oxygen atom plasma or the like.
Further, the present invention is an application of the method for producing a metal film, wherein the step of forming a gate electrode on the semiconductor substrate includes the step of forming chlorine atoms on the metal film formed on the oxide layer on the semiconductor substrate. A semiconductor device comprising: a first step of exposing and adsorbing a metal film without applying an electrical bias to ions or radicals; and a second step of etching by applying an electrical bias to ions or radicals containing oxygen. It is a manufacturing method. This semiconductor manufacturing method includes both the first step and the second step, so that a high dielectric constant material containing an oxide such as Hf, Zr, or La, an oxide of SiO 2 , or Al 2 O 3 as a base, In particular, the etching of the gate insulating material formed of HfO 2 can be suppressed, and a metal such as Ru, Ir, Pt and these oxides as a metal film can be etched in one to several thin layers. By repeating this, the metal film is etched to a predetermined thickness.
本発明の金属膜のエッチング方法では、他の下層に設けられる高誘電率材の層をエッチングすることなく、Ru、Ir、Ptの金属及びこれらのオキサイドの金属膜を少ない層毎に高精細なエッチングをすることができる。
また、本発明の半導体装置の製造方法は、下層のHf、Zr、La等の酸化物を含む高誘電率材のゲート絶縁層をエッチングすることなく、Ru、Ir、Ptの金属及びこれらのオキサイドによるゲート電極層を薄層にエッチングすることで、薄いゲート電極を有する半導体装置を製造することができる。
In the metal film etching method of the present invention, the metal of Ru, Ir, Pt and the metal film of these oxides are highly precise for each layer without etching a layer of a high dielectric constant material provided in another lower layer. Etching can be performed.
In addition, the method of manufacturing a semiconductor device according to the present invention includes Ru, Ir, and Pt metals and oxides thereof without etching the gate insulating layer of a high dielectric constant material containing an oxide such as Hf, Zr, or La in the lower layer. By etching the gate electrode layer into a thin layer, a semiconductor device having a thin gate electrode can be manufactured.
以下に、本発明を実施するための最良の形態を図面に基づいて説明する。なお、いわゆる当業者は特許請求の範囲内における本発明を変更・修正をして他の実施形態をなすことは容易であり、これらの変更・修正はこの特許請求の範囲に含まれるものであり、以下の説明はこの発明における最良の形態の例であって、この特許請求の範囲を限定するものではない。
本発明の金属膜のエッチング方法に用いるエッチング装置は、カソード・カップリング方式、フローティング方式、アノード・カップリング方式のいずれにも限定されないが、RIE法のカソード・カップリング方式が好ましい。このRIE(Reactive Ion Etching(反応性イオンエッチング))法は、試料台の電極に高周波を印可し対向する電極をグランドにすることで、基板に対してイオンが垂直に入射するため、異方性のエッチングになる。
図1は、本発明の金属膜のエッチング方法に用いるエッチング装置の構成を示す概略図である。
このエッチング装置50は、反応させるためのチャンバー51の一部に透明なガラス窓(図示せず)を有し、このガラス窓から内部の反応による光等によって反応を確認することができる。チャンバー51には、被エッチング体60を載置するためのカソード側の平面電極52と、対向する平面電極53が配置されている。カソード側の平面電極52は、13.56MHzの高周波電源54に接続されており、チャンバー51本体は接地されている。さらに、チャンバー51には、エッチングガスの供給管56および排気管57が接続されている。被エッチング体60を載置する平面電極52には、加熱するための発熱体55を配置する。
The best mode for carrying out the present invention will be described below with reference to the drawings. Note that it is easy for a person skilled in the art to make other embodiments by changing or correcting the present invention within the scope of the claims, and these changes and modifications are included in the scope of the claims. The following description is an example of the best mode of the present invention, and does not limit the scope of the claims.
The etching apparatus used for the metal film etching method of the present invention is not limited to any of the cathode coupling method, the floating method, and the anode coupling method, but the RIE cathode coupling method is preferable. In this RIE (Reactive Ion Etching (Reactive Ion Etching)) method, a high frequency is applied to the electrode of the sample stage and the opposite electrode is grounded, so that the ions are perpendicularly incident on the substrate. Etching.
FIG. 1 is a schematic view showing the configuration of an etching apparatus used in the metal film etching method of the present invention.
The
図2は、本発明の金属膜のエッチング方法を説明するために示す概略図である。
反応性イオンエッチング(RIE)法は、高周波バイアスの印加により発生したプラズマ中のイオン及び/又はラジカルと被エッチング体60との反応を利用している。被エッチング体60に入射するイオンの方向性を高め、かつ高エネルギのプラズマを用いることで、エッチングの物理的作用を高めて高い異方性を得ている。しかし、これまでのRIE法では、高エネルギのイオン等によるエッチングのために被エッチング体60の損傷は避けられない。そこで、本発明では、エッチングするイオン又はプラズマのエネルギを小さくして、精細なエッチングを可能にした。
図2(1)に示すように、本発明の金属膜のエッチング方法では、第1工程として、塩素元素を含むエッチングガスを用い、金属膜61に塩素のプラズマ等を曝露して吸着させる。エッチングガスとしては、例えば、CF4、CHF3、HBr、BCl3、Cl2、Br2、HCl、CCl4等のハロゲン化合物が好ましいが、特に、塩素が好ましい。塩素プラズマは、化学反応性が強く、金属と反応しやすいからからである。
このときの金属としては、高融点の貴金属が好ましい。例えば、Ru、Ir、Pt等を挙げることができる。これらの貴金属であれば、半導体装置の製造過程等で熱処理を受ける場合、熱による酸化を抑えることができる。特に、Ru、Ir、Ptが好ましく、これらの金属の中で、とくに、Ruが好ましい。これらの金属はPt、Ir、Ruは酸化されないか、酸化されてもRuO2、IrO2、PtO2等の酸化物が導電性を有している。また、これらは仕事関数が大きいので、酸化物膜との界面のショットキィ障壁を高くできることがあげられる。
FIG. 2 is a schematic view for explaining the metal film etching method of the present invention.
The reactive ion etching (RIE) method uses a reaction between ions and / or radicals in plasma generated by applying a high frequency bias and an object to be etched 60. By increasing the directionality of ions incident on the object to be etched 60 and using high energy plasma, the physical action of etching is enhanced and high anisotropy is obtained. However, in the conventional RIE method, the
As shown in FIG. 2 (1), in the etching method for a metal film of the present invention, as a first step, using an etching gas containing chlorine element, Ru and exposed to chlorine such as plasma is adsorbed on the
The metal at this time is preferably a high melting point noble metal. For example, Ru, Ir, Pt, etc. can be mentioned. If these precious metals are subjected to heat treatment in the manufacturing process of the semiconductor device, etc., oxidation due to heat can be suppressed. In particular, Ru, Ir, and Pt are preferable. Among these metals, Ru is particularly preferable. These metals do not oxidize Pt, Ir, and Ru, or oxides such as RuO 2 , IrO 2 , and PtO 2 have conductivity even when oxidized. Further, since these have a large work function, it is possible to increase the Schottky barrier at the interface with the oxide film.
塩素元素を含むエッチングガスを、チャンバー51に供給管56を通して供給して、高周波電源54により高周波バイアスを印加する。これによって、エッチングガスが電離して、塩素ガスのイオン又はラジカルを発生させる。
この塩素イオン又はラジカルは、平面電極52,53間にバイアスを印加しない状態で曝露することで、被エッチング体60に引き寄せられ、その表面に吸着する。その吸着は、金属膜61表面に1層吸着する。化学吸着では、塩素イオン又はラジカルが金属と反応して1層しか吸着しない。このときに、図2(2)に示すように、金属と塩素プラズマが反応して二次生成物(Ru−Cl)を形成する。この二次生成物は、金属膜61表面から分離しているが、蒸気圧が低いので、金属膜61表面から離脱しないで、金属膜61表面に存在する。これは、これらの貴金属が酸化物を形成しているときも同様である。したがって、第1工程では、高周波バイアス等を印加しないことから、塩素イオン又はラジカルが吸着するだけで、ほとんどエッチングはされない。
An etching gas containing chlorine element is supplied to the
The chlorine ions or radicals are attracted to the object to be etched 60 and adsorbed on the surface thereof by being exposed without applying a bias between the
次に、第2工程として、図2(3)に示すように、酸素分子O2に高周波バイアスを印加して、酸素原子のイオン又はラジカルを形成する。この酸素イオン又はラジカルを、高周波バイアスの電場で一定の速度を付加し、被エッチング体60上の金属膜61表面に衝突させてエッチングする。
このときに、図2(4)に示すように、エッチングは、金属のルテニウムRuと塩素プラズマとが反応した二次生成物(Ru−Cl)に、酸素イオン又はラジカルを衝突させることでエッチングされる。
これは、金属と塩素プラズマとが反応した二次生成物が、自然に蒸発・離脱するほどのエネルギを有しないために金属膜表面に留まっている。そこに、加速された酸素プラズマを衝突させることで、三次生成物(Ru−Cl−O)にして、衝撃で離脱する二次生成物(Ru−Cl)とともにエッチングする。
このように、二次生成物は金属膜61表面に留まっているが、金属膜61表面から分離しているために、酸素プラズマのエネルギは小さくとも、離脱させてエッチングすることができる。このときの酸素プラズマのエネルギは、金属膜61自体に衝突させたときに、金属を離脱させてエッチングできるエネルギより小さいことが好ましい。これによって、金属を1層毎ないし数層の薄い層毎にエッチングすることができる。
Next, as a second step, as shown in FIG. 2C, a high frequency bias is applied to the oxygen molecules O 2 to form ions or radicals of oxygen atoms. The oxygen ions or radicals are applied to the surface of the
At this time, as shown in FIG. 2 (4), the etching is performed by causing oxygen ions or radicals to collide with the secondary product (Ru—Cl) in which the ruthenium metal Ru and the chlorine plasma react. The
This is because the secondary product obtained by the reaction between the metal and the chlorine plasma does not have enough energy to naturally evaporate and leave, so that it remains on the surface of the metal film. The accelerated oxygen plasma collides therewith to form a tertiary product (Ru—Cl—O), which is etched together with the secondary product (Ru—Cl) released by impact.
As described above, the secondary product remains on the surface of the
また、このときに金属膜61の下に、塩素及び/又は酸素を含むエッチングガスでエッチングされやすい、例えば、高誘電率の酸化物層62が設けられることがある。エッチングされやすい高誘電率の絶縁材としては、Hf、La、Zrの中から選択される少なくとも1つの金属の酸化物、さらにSiO2、Al2O3を含んでいても良い。これらの絶縁材は、酸化シリコンSiO2、Al2O3単独よりも比誘電率の高い材料であり、好ましくは比誘電率10以上の材料であって、いわゆるhigh−kとよばれるものを用いることができる。上記金属元素を含む酸化物層62は、高い比誘電率を有するとともに良好な耐熱性を有するため、MOS−FETのサイズ縮小化、信頼性向上に寄与する。
しかし、高誘電率材は、塩素と酸素の混合ガスをエッチングガスとして用いる場合はエッチングされやすい。また、混合ガスをエッチングガスにしたエッチングでは、1層又は複数の薄い層毎のエッチングが困難であり、金属薄層61を突き抜けて下部の酸化物層62までエッチングされることがあった。特に、半導体装置1等に使用する際は、high−kを用いることで、酸化物層62の厚さを薄くすることができ、通常数nmであり、ここがエッチングされてはhigh−kを用いる意味がなくなる。さらに、例えば、酸化物層62としてhigh−k/SiO2構造をとる場合、SiO2層の厚さは0.5nm以下となり、通常のエッチング停止膜として効果が低く、下部にある酸化物層62のエッチングを防止することができない。
しかし、本発明の金属膜のエッチング方法では、最初の第1工程におけるエッチングガスは、高周波バイアスを印加することなく曝露することで、比較的自由に運動するので金属膜61に吸着する。一方、次の第2工程では、弱い高周波バイアスを印加して小さいエネルギの酸素プラズマで、下部の絶縁層までのエッチングを抑えることができる。この高周波バイアスで、酸素プラズマのエネルギを500eV以下、好ましくは200eV以下にする。これによって、金属膜61を薄くエッチングすることができる。
このように、本発明の金属膜のエッチング方法は、エッチングガスと印加する高周波バイアスとの双方を、工程別に使い分けることで、微細加工を可能にしている。
また、第1工程と第2工程とを終了した後に、残る酸素イオン又はプラズマと二次生成物を排出して、次に、先のエッチング工程を繰り返す。これで、このエッチング工程を繰り返すことで、エッチングする金属膜61の高精細な薄い膜厚を制御することができる。
At this time, an
However, the high dielectric constant material is easily etched when a mixed gas of chlorine and oxygen is used as an etching gas. In addition, in etching using a mixed gas as an etching gas, it is difficult to etch one or more thin layers, and the
However, in the method for etching a metal film according to the present invention, the etching gas in the first first step is adsorbed to the
As described above, the metal film etching method of the present invention enables fine processing by using both the etching gas and the applied high-frequency bias for each process.
Further, after the first step and the second step are finished, the remaining oxygen ions or plasma and secondary products are discharged, and then the previous etching step is repeated. Thus, by repeating this etching step, it is possible to control the thin film thickness of the
さらに、本発明の半導体装置の製造方法では、半導体基板10上に、高誘電率材のゲート酸化膜12B上に金属膜電極12Aを有するゲート電極12を形成される半導体装置1の製造方法において、前記ゲート電極12を形成する工程が、前記金属膜21に塩素原子のイオン又はラジカルを曝露して吸着させる第1工程と酸素原子のイオン又はラジカルでエッチングする第2工程を有している。
図3は、本発明の半導体装置の製造方法の実施形態を示す概略図である。
図3(1)に示すように、半導体基板10に素子分離領域11を画定する。半導体基板10は、シリコン単結晶シリコン基板を用いる。具体的には、半導体基板10に素子分離領域11になる溝を形成し、この溝を埋め込む膜厚に絶縁物(SiO 2 等)を堆積した後、CMP(Chemical Mechanical Polishing)法により半導体基板10上に溝を絶縁物で充填されたSTI(Shallow Trench Isolation)素子分離領域11を形成する。
次に、図3(2)に示すように、半導体基板10のゲート絶縁膜用の絶縁層22を形成する。半導体基板10表面に形成された自然酸化膜を除去した後、半導体基板10上に、CVD法等の化学蒸着法、ゾルゲル法等の溶液法により絶縁膜22として膜厚数nm程度の高誘電率材による薄膜を形成する。この絶縁層22が、いわゆるhigh−kの高誘電率材で形成されている。高誘電率材としては、Hf、La、Zrの中から選択される少なくとも1つの金属の酸化物を含む材料を用いる。これらの酸化物によって形成されるゲート絶縁層12Bでは、高い電気的絶縁性と誘電率を有し、半導体装置1におけるリーク電流を減少させることができる。また、誘電率が高いことで、一定の絶縁性を得るのにゲート絶縁層12Bを薄くすることで、半導体装置1の集積度を上げることができる。ここでは、HfシリケートをMOCVD(Metal Organic Chemical Vapor Deposition)法により堆積させて、例えば、4nmのゲート絶縁層12Bを形成する。
Furthermore, in the method for manufacturing a semiconductor device according to the present invention, the
FIG. 3 is a schematic view showing an embodiment of a method for manufacturing a semiconductor device of the present invention.
As shown in FIG. 3A, an
Next, as shown in FIG. 3B, an insulating
CVD法等の化学蒸着法、ゾルゲル法等の溶液法によりRu、Ir、Pt又はこれらのオキサイドによる金属膜層21でゲート電極層12Aを形成する。ここでは、Ru(EtCp)2を用いたMOCVD法によりルテニウムRuを、25nmの厚さに堆積させて金属薄層としてRu薄膜層21を形成する。なお、このゲート絶縁層12Bとゲート電極層12Aとの間に、他の絶縁材による層を設けても良い。例えば、LPCVD(Low Pressure Chemical Vapor Deposition)法によりSiH2Cl2(DCS;ジクロロシラン)−NH3(アンモニア)のガス系で、例えば680℃程度の所定の温度条件として、SiNを堆積させて、例えば0.2nmのSiN膜(シリコン窒化膜)を形成しても良い。また、その上に、CVD(Chemical Vapor Deposition)法により堆積させたSiN膜(CVD−SiN)の表面を、オゾン中で、かつ常温で酸化して、SiO 2 膜(シリコン酸化膜)を形成することができる。なお、CVD法により堆積させたSiN膜(CVD−SiN)の表面を、酸素中で、例えば600℃程度の所定の温度条件で酸化して、SiO2膜(シリコン酸化膜)を形成しても良い。
The
次に、図3(3)に示すように、Ru薄膜層21上にレジスト層20を設ける。次に、図3(4)に示すように、パターニングして、このレジストパターンをエッチングマスクとして使用し、ゲート電極12を形成する。このときに、エッチング装置50に半導体基板10を装着して、金属膜層(Ru薄膜)21をエッチングしてゲート電極12Aを形成する。
図4は、本発明の半導体装置の製造方法におけるエッチング工程を模式的に説明するための概略図である。図4(1)に示すように、エッチング工程の第1工程として、プラズマ化して、塩素イオン又はラジカルを導入して、半導体基板10のRu薄膜層21上に塩素イオン又はラジカルを吸着させる。エッチング条件は、例えば、圧力を0.1Pa〜10000Pa、基板温度を600〜900℃の範囲に設定し、高周波バイアスは印加しない。このときに、図4(2)に示すように、Ru薄膜層21上の塩素イオン又はラジカルは、Ru原子と二次生成物(Ru−Cl)を形成するが、蒸気圧が低く、Ru薄膜層21表面から離脱しない。
そこに、図4(3)に示すように、第2工程として、酸素イオン又はラジカルを導入し、エッチング条件は、例えば、圧力を0.1Pa〜10000Pa、基板温度を600〜900℃の範囲に設定し、酸素イオン又はラジカルに200〜500eVの小さいエネルギを付加するような高周波バイアスを印加する。
このときに、図4(4)に示すように、酸素イオン又はラジカルの衝撃により、Ru薄膜層21上の二次生成物(Ru−Cl)に軽い衝撃を与え、Ru薄膜層21上から二次生成物(Ru−Cl)又は酸素との三次生成物(Ru−Cl−O)として離脱させる。しかし、酸素イオン又はラジカルのエネルギは小さいために、Ru薄膜層21からRu原子を少しずつエッチングすることができる。
さらに、酸素イオン又はラジカルによりレジスト層20が除去される。酸素イオン又はラジカルによるレジスト除去は、レジスト用の樹脂が、酸素イオン又はラジカルにより炭酸ガス(CO2)と水(H2O)になることを利用している。しかし、本発明の半導体装置の製造方法では、酸素イオン又はラジカルのエネルギが小さいために、レジスト層20のエッチング・除去される量が小さい。このために、Ru薄膜層21とレジスト層20との選択比を大きくすることができる。
しかし、このときに、離脱した二次生成物(Ru−Cl)等がRu薄膜層21がエッチングされたゲート電極層12Aの側面に析出して堆積層23を形成する。この堆積層23によって、酸素イオン又はラジカルによるエッチングの進行が抑えられて異方性エッチングを可能にしている。
次に、図4(5)に示すように、酸素イオン又はラジカルにより堆積層23を除去し、かつ、絶縁層22をエッチングして除去する。したがって、ここでは、ゲート電極層12Aの側壁の堆積層23を除去するために過剰なエッチングをすると、下層の絶縁層22のエッチングが進行してしまう。したがって、Ru薄膜層21をエッチングする際に、エッチングの均一性が必要になる。Ru薄膜層21のエッチングが不均一になると、絶縁層22のエッチングも不均一になり、半導体基板10の表面まで不均一にエッチングしてしまう。したがって、本発明のように、Ru薄膜層21を均一にエッチングすることで、下層の絶縁層22のエッチングを均一に行うことができる。
Next, as shown in FIG. 3 (3), a resist
FIG. 4 is a schematic view for schematically explaining an etching step in the method for manufacturing a semiconductor device of the present invention. As shown in FIG. 4 (1), as a first step of the etching process, plasma is formed , chlorine ions or radicals are introduced , and chlorine ions or radicals are adsorbed on the Ru
4 (3), oxygen ions or radicals are introduced as the second step, and the etching conditions are, for example, a pressure of 0.1 Pa to 10000 Pa and a substrate temperature of 600 to 900 ° C. A high frequency bias is applied so as to apply a small energy of 200 to 500 eV to oxygen ions or radicals .
At this time, as shown in FIG. 4 (4), the secondary product (Ru—Cl) on the Ru
Further, the resist
However, at this time, the separated secondary product (Ru—Cl) or the like is deposited on the side surface of the
Next, as shown in FIG. 4 (5), the deposited
次に、図3(5)に示すように、半導体基板10中におけるゲート電極12を自己整合マスクにn型あるいはp型不純物元素のイオン注入を行ない、ゲート電極12の両側にn型あるいはp型のソースエクステンション領域又はドレインエクステンション領域を形成する。また、半導体基板10上にSiO2膜などの絶縁膜をCVD法によりゲート電極12を覆うように形成し、さらにこれをエッチバックすることにより、ゲート電極12の両側壁面上に側壁絶縁膜12Cを形成する。
さらに、図3(6)に示すように、ゲート電極12および側壁絶縁膜12Cをマスクに、半導体基板10中にn型あるいはp型不純物元素のイオン注入を行ない、側壁絶縁膜12Cの外側のn型あるいはp型のソースあるいはドレイン拡散領域に、それぞれソース14及びドレイン15を形成する。そして、熱処理(アニール処理)を行なって不純物を活性化させる。その後、メタル配線、層間絶縁膜、ビアホールの形成工程へ進み、積層された半導体装置を製造する。
Next, as shown in FIG. 3 (5), n-type or p-type impurity element ions are implanted using the
Further, as shown in FIG. 3 (6), ion implantation of an n-type or p-type impurity element is performed into the
1 半導体装置
10 半導体基板
11 STI素子分離領域
12 ゲート
12A ゲート電極層
12B ゲート絶縁層
12C 側壁絶縁膜
14 ソース
15 ドレイン
16 チャネル領域
20 レジスト層
21 金属膜(Ru薄膜)
22 絶縁層
50 エッチング装置
51 チャンバー
52 カソード側の平面電極
53 アノード側の平面電極
54 高周波電源
55 発熱体
56 供給管
57 排気管
60 被エッチング体
61 金属膜
62 酸化物層
DESCRIPTION OF
22 Insulating
Claims (4)
前記金属膜に対して、塩素原子を含むイオン又はラジカルに電気的バイアスを印加せず吸着させて、前記金属膜の金属(M)と前記塩素原子とにより二次生成物(M−Cl)を形成する第1工程と、
酸素原子のイオン又はラジカルに電気的バイアスを印加して、前記酸素原子により三次生成物(M−Cl−O)にして、衝撃で離脱する二次生成物(M−Cl)とともにエッチングする第2工程と、を有する
ことを特徴とする金属膜のエッチング方法。 In the method of etching a metal film for etching a metal film formed on a high dielectric constant material,
By adsorbing ions or radicals containing chlorine atoms to the metal film without applying an electrical bias, a secondary product (M-Cl) is formed by the metal (M) and the chlorine atoms of the metal film. A first step of forming;
An electrical bias is applied to ions or radicals of oxygen atoms to form tertiary products (M-Cl-O) by the oxygen atoms, and etching is performed with secondary products (M-Cl) that are released by impact. And a step of etching the metal film.
前記金属膜が、ルテニウム又はルテニウムオキサイドで形成されている
ことを特徴とする金属膜のエッチング方法。 In the etching method of the metal film of Claim 1,
The metal film is formed of ruthenium or ruthenium oxide. A method for etching a metal film, wherein:
前記高誘電率材が、Hf、La、Zrの中から選択される少なくとも1つの金属の酸化物を含む
ことを特徴とする金属膜のエッチング方法。 In the etching method of the metal film of Claim 1 or 2,
The method for etching a metal film, wherein the high dielectric constant material includes an oxide of at least one metal selected from Hf, La, and Zr.
前記ゲート電極を形成する工程が、
前記ゲート酸化膜表面に積層された金属膜に対して、塩素原子を含むイオン又はラジカルに電気的バイアスを印加せず吸着させて、前記金属膜の金属(M)と前記塩素原子とにより二次生成物(M−Cl)を形成する第1工程と、
酸素原子のイオン又はラジカルに電気的バイアスを印加して、前記酸素原子により三次生成物(M−Cl−O)にして、衝撃で離脱する二次生成物(M−Cl)とともにエッチングする第2工程と、を有する
ことを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device, a gate electrode having a metal film laminated on a surface of a gate oxide film of a high dielectric constant material is formed on a semiconductor substrate.
Forming the gate electrode comprises:
The metal film stacked on the surface of the gate oxide film is adsorbed to ions or radicals containing chlorine atoms without applying an electrical bias, and is secondary by the metal (M) of the metal film and the chlorine atoms. A first step of forming a product (M-Cl);
An electrical bias is applied to ions or radicals of oxygen atoms to form tertiary products (M-Cl-O) by the oxygen atoms, and etching is performed with secondary products (M-Cl) that are released by impact. A method of manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006134745A JP5130652B2 (en) | 2006-05-15 | 2006-05-15 | Metal film etching method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006134745A JP5130652B2 (en) | 2006-05-15 | 2006-05-15 | Metal film etching method and semiconductor device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007305892A JP2007305892A (en) | 2007-11-22 |
JP5130652B2 true JP5130652B2 (en) | 2013-01-30 |
Family
ID=38839542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006134745A Active JP5130652B2 (en) | 2006-05-15 | 2006-05-15 | Metal film etching method and semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5130652B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014212310A (en) * | 2013-04-02 | 2014-11-13 | 東京エレクトロン株式会社 | Manufacturing method and manufacturing apparatus of semiconductor device |
JP6206922B2 (en) * | 2014-02-21 | 2017-10-04 | 日本電信電話株式会社 | Electro-optic element |
JP7077108B2 (en) * | 2018-04-05 | 2022-05-30 | 東京エレクトロン株式会社 | Work piece processing method |
US11183398B2 (en) | 2018-08-10 | 2021-11-23 | Tokyo Electron Limited | Ruthenium hard mask process |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163447A (en) * | 1996-12-02 | 1998-06-19 | Nec Corp | Thin film capacitor, its manufacture and working method of electrode |
JP2000100780A (en) * | 1998-09-18 | 2000-04-07 | Hitachi Ltd | Surface treatment method |
-
2006
- 2006-05-15 JP JP2006134745A patent/JP5130652B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007305892A (en) | 2007-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5154222B2 (en) | Planarization of semiconductor structures for replacement metal gate formation. | |
JP5282419B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4854245B2 (en) | Manufacturing method of semiconductor device | |
JP5151303B2 (en) | Manufacturing method of semiconductor device | |
TWI685024B (en) | Method for fabricating semiconductor component | |
JP2007208260A (en) | Cmos semiconductor device equipped with double work function metallic gate stack | |
JP2008515190A (en) | Metal gate electrode semiconductor device | |
JP2007243009A (en) | Semiconductor device and its manufacturing method | |
US7579282B2 (en) | Method for removing metal foot during high-k dielectric/metal gate etching | |
JP6465791B2 (en) | Integration of non-volatile charge trap memory devices and logic CMOS devices | |
JP2009043944A (en) | Semiconductor device, and manufacturing method thereof | |
JP2009141168A (en) | Semiconductor device and method of manufacturing the same | |
KR100704475B1 (en) | Method for fabricating the same of semiconductor device with dual poly recess gate | |
JP5130652B2 (en) | Metal film etching method and semiconductor device manufacturing method | |
JP2007036116A (en) | Semiconductor device manufacturing method | |
JP3951540B2 (en) | Manufacturing method of semiconductor device having ferroelectric film | |
US8101525B2 (en) | Method for fabricating a semiconductor device having a lanthanum-family-based oxide layer | |
TW200903653A (en) | Method of fabricating a semiconductor device | |
JP2007318015A (en) | Semiconductor device and method of manufacturing the same | |
JP2008103613A (en) | Semiconductor device and manufacturing method thereof | |
JP2010129978A (en) | Method of manufacturing semiconductor device | |
JP4589219B2 (en) | Manufacturing method of semiconductor device | |
JP2005032908A (en) | Method for forming thin film | |
JP2007234740A (en) | Manufacturing method of semiconductor device | |
KR20110025445A (en) | Method of fabricating semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5130652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |