JP2006144090A - Sputtering method, sputtering apparatus, piezoelectric element manufacturing method, and liquid spray head - Google Patents

Sputtering method, sputtering apparatus, piezoelectric element manufacturing method, and liquid spray head Download PDF

Info

Publication number
JP2006144090A
JP2006144090A JP2004337870A JP2004337870A JP2006144090A JP 2006144090 A JP2006144090 A JP 2006144090A JP 2004337870 A JP2004337870 A JP 2004337870A JP 2004337870 A JP2004337870 A JP 2004337870A JP 2006144090 A JP2006144090 A JP 2006144090A
Authority
JP
Japan
Prior art keywords
film
piezoelectric
target
piezoelectric element
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004337870A
Other languages
Japanese (ja)
Inventor
Masami Murai
正己 村井
Kinzan Ri
欣山 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004337870A priority Critical patent/JP2006144090A/en
Publication of JP2006144090A publication Critical patent/JP2006144090A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a sputtering method, a sputtering apparatus, a piezoelectric element manufacturing method, and a liquid spray head having a piezoelectric element capable of depositing an excellent thin film of the uniform film thickness on a substrate. <P>SOLUTION: When depositing a thin film by sputtering a target 402 on a surface of a substrate 110 arranged facing the target 402, the spacing (TS) between the surface of the target 402 and the surface of the substrate 110 is set to be ≥100 mm. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、基板上に金属材料等からなる薄膜を形成するスパッタリング方法、スパッタリング装置、このスパッタリング方法を用いた圧電素子の製造方法及び圧電素子を具備する液体噴射ヘッドに関する。   The present invention relates to a sputtering method for forming a thin film made of a metal material or the like on a substrate, a sputtering apparatus, a method for manufacturing a piezoelectric element using the sputtering method, and a liquid ejecting head including the piezoelectric element.

液体噴射ヘッド等に用いられる圧電素子は、例えば、結晶化した圧電性セラミックスからなり電気機械変換機能を呈する圧電体層と、この圧電体層を挟む複数の電極とで構成される。   A piezoelectric element used for a liquid ejecting head or the like includes, for example, a piezoelectric layer made of crystallized piezoelectric ceramics and exhibiting an electromechanical conversion function, and a plurality of electrodes sandwiching the piezoelectric layer.

また、このような圧電素子を用いた液体噴射ヘッドとしては、例えば、インク滴を吐出するノズル開口と連通する圧力発生室の一部を振動板で構成し、この振動板を圧電素子により変形させて圧力発生室のインクを加圧してノズル開口からインク滴を吐出させるインクジェット式記録ヘッドがある。インクジェット式記録ヘッドには、圧電素子の軸方向に伸長、収縮する縦振動モードの圧電アクチュエータを使用したものと、たわみ振動モードの圧電アクチュエータを使用したものの2種類が実用化されている。たわみ振動モードのアクチュエータを使用したものとしては、例えば、振動板上に、成膜技術により下電極、圧電体層及び上電極を順次積層すると共に、これらの各層をリソグラフィ法により圧力発生室に対応する形状に切り分けることによって、圧力発生室毎に独立する圧電素子を形成したものが知られている(例えば、特許文献1参照)。   In addition, as a liquid ejecting head using such a piezoelectric element, for example, a part of a pressure generation chamber communicating with a nozzle opening for ejecting ink droplets is configured by a diaphragm, and the diaphragm is deformed by the piezoelectric element. There is an ink jet recording head that pressurizes ink in a pressure generating chamber and ejects ink droplets from nozzle openings. Two types of ink jet recording heads have been put into practical use: those using a longitudinal vibration mode piezoelectric actuator that extends and contracts in the axial direction of the piezoelectric element, and those using a flexural vibration mode piezoelectric actuator. As an actuator using a flexural vibration mode actuator, for example, a lower electrode, a piezoelectric layer, and an upper electrode are sequentially laminated on a vibration plate by a film forming technique, and each of these layers corresponds to a pressure generation chamber by a lithography method. It is known that an independent piezoelectric element is formed for each pressure generation chamber by dividing the shape into a shape to be formed (see, for example, Patent Document 1).

例えば、このような圧電素子を構成する下電極等の薄膜を形成する場合、一般的に、スパッタリング法が用いられている。ここで、スパッタリング法を用いることにより薄膜は比較的容易に形成することはできる。しかしながら、膜厚や膜質等を高精度に制御するのは難しく、例えば、同一基板内であっても膜厚等にばらつきが生じてしまう場合がある。   For example, when a thin film such as a lower electrode constituting such a piezoelectric element is formed, a sputtering method is generally used. Here, the thin film can be formed relatively easily by using the sputtering method. However, it is difficult to control the film thickness, film quality, and the like with high accuracy. For example, the film thickness and the like may vary even in the same substrate.

また、圧電素子の変位特性は、下電極上に形成される圧電体層の結晶性、例えば、結晶粒径、結晶配向等によって決まる部分が大きい。例えば、特許文献1に記載されているように、圧電体層の結晶性は、下電極(下部電極)の上に形成するチタン層の膜厚で、ある程度制御することはできる。しかしながら、圧電体層の結晶性は、このチタン層の膜厚だけでは、圧電体層の結晶性を十分に制御することは難しかった。   The displacement characteristics of the piezoelectric element are largely determined by the crystallinity of the piezoelectric layer formed on the lower electrode, for example, the crystal grain size, crystal orientation, and the like. For example, as described in Patent Document 1, the crystallinity of the piezoelectric layer can be controlled to some extent by the film thickness of the titanium layer formed on the lower electrode (lower electrode). However, it is difficult for the crystallinity of the piezoelectric layer to sufficiently control the crystallinity of the piezoelectric layer only by the thickness of the titanium layer.

特開2001−88294号公報(図11、特許請求の範囲等)JP 2001-88294 A (FIG. 11, claims, etc.)

本発明は、このような事情に鑑みてなされたものであり、基板上に薄膜を良好且つ均一な膜厚に形成することができるスパッタリング方法、スパッタリング装置、圧電素子の製造方法及び圧電素子を具備する液体噴射ヘッドを提供することを課題とする。   The present invention has been made in view of such circumstances, and includes a sputtering method, a sputtering apparatus, a method for manufacturing a piezoelectric element, and a piezoelectric element that can form a thin film on a substrate in a favorable and uniform thickness. It is an object of the present invention to provide a liquid ejecting head.

上記課題を解決する本発明の第1の態様は、ターゲットに対向して配置された基板の表面に、前記ターゲットをスパッタリングすることによって薄膜を形成する際、前記ターゲットの表面と前記基板の表面との間隔が100mm以上となるようにしたことを特徴とするスパッタリング方法にある。
かかる第1の態様では、基板の面内方向に亘って薄膜を略均一な厚さで形成することができ、且つその膜質も向上することができる。
The first aspect of the present invention for solving the above problem is that when a thin film is formed by sputtering the target on the surface of the substrate disposed facing the target, the surface of the target, the surface of the substrate, The sputtering method is characterized in that the distance between the layers is 100 mm or more.
In the first aspect, the thin film can be formed with a substantially uniform thickness over the in-plane direction of the substrate, and the film quality can be improved.

本発明の第2の態様は、第1の態様において、前記薄膜の成膜レートが、1nm/sec以下であることを特徴とするスパッタリング方法にある。
かかる第2の態様では、成膜レートを比較的低くすることで、薄膜の膜厚、膜質等をさらに均一化することができる。
According to a second aspect of the present invention, there is provided the sputtering method according to the first aspect, wherein a film forming rate of the thin film is 1 nm / sec or less.
In the second aspect, the film thickness, film quality, and the like can be made more uniform by relatively reducing the film formation rate.

本発明の第3の態様は、第1又は2の態様において、前記ターゲットの中心に対して偏心した位置に、前記基板を配置することを特徴とするスパッタリング方法にある。
かかる第3の態様では、薄膜の膜厚、膜質等をさらに均一化することができる。
According to a third aspect of the present invention, there is provided the sputtering method according to the first or second aspect, wherein the substrate is arranged at a position eccentric with respect to a center of the target.
In the third aspect, the film thickness, film quality, etc. of the thin film can be further uniformed.

本発明の第4の態様は、第1〜3の何れかの態様において、前記薄膜をマグネトロン方式のスパッタリングによって前記基板の表面に形成することを特徴とするスパッタリング方法にある。
かかる第4の態様では、均一な膜厚及び膜質の薄膜を比較的容易に形成することができる。
According to a fourth aspect of the present invention, in any one of the first to third aspects, the thin film is formed on the surface of the substrate by magnetron sputtering.
In the fourth aspect, a thin film having a uniform film thickness and film quality can be formed relatively easily.

本発明の第5の態様は、第1〜4の何れかの態様のスパッタリング方法を用いて前記基板の一方面側に下電極膜である前記薄膜を形成する工程と、該下電極膜上に圧電体層を形成する工程と、該圧電体層上に上電極膜を形成する工程とを有することを特徴とする圧電素子の製造方法。
かかる第5の態様では、下電極膜を均一な膜厚及び膜質で形成することで、下電極膜上に形成する圧電体層の結晶性も向上させることができる。
According to a fifth aspect of the present invention, there is provided a step of forming the thin film as the lower electrode film on the one surface side of the substrate using the sputtering method according to any one of the first to fourth aspects; A method of manufacturing a piezoelectric element, comprising: a step of forming a piezoelectric layer; and a step of forming an upper electrode film on the piezoelectric layer.
In the fifth aspect, the crystallinity of the piezoelectric layer formed on the lower electrode film can be improved by forming the lower electrode film with a uniform film thickness and film quality.

本発明の第6の態様は、第5の態様において、前記圧電体層を形成する工程の前に、前記下電極膜上に、チタン(Ti)からなる種チタン層を形成する工程をさらに有することを特徴とする圧電素子の製造方法にある。
かかる第5の態様では、種チタン層の膜厚を制御することで、より結晶性に優れた圧電体層を形成することができる。
According to a sixth aspect of the present invention, in the fifth aspect, the method further includes a step of forming a seed titanium layer made of titanium (Ti) on the lower electrode film before the step of forming the piezoelectric layer. A method of manufacturing a piezoelectric element is provided.
In the fifth aspect, a piezoelectric layer having more excellent crystallinity can be formed by controlling the film thickness of the seed titanium layer.

本発明の第7の態様は、第5又は6の態様において、前記圧電体層を形成する工程が、前記下電極膜上に強誘電材料を塗布して強誘電体前駆体膜を形成する塗布工程と、該強誘電体前駆体膜を乾燥する乾燥工程と、前記強誘電体前駆体膜を脱脂する脱脂工程と、前記強誘電体前駆体膜を焼成して強誘電体膜とする焼成工程とを含むことを特徴とする圧電素子の製造方法にある。
かかる第7の態様では、結晶の配向性、結晶粒径等の結晶性に優れた圧電体層を形成することができる。
According to a seventh aspect of the present invention, in the fifth or sixth aspect, the step of forming the piezoelectric layer comprises applying a ferroelectric material on the lower electrode film to form a ferroelectric precursor film. A step of drying the ferroelectric precursor film, a degreasing step of degreasing the ferroelectric precursor film, and a firing step of firing the ferroelectric precursor film to form a ferroelectric film And a method of manufacturing the piezoelectric element.
In the seventh aspect, a piezoelectric layer having excellent crystallinity such as crystal orientation and crystal grain size can be formed.

本発明の第8の態様は、第5〜7の何れかの態様の製造方法によって製造された圧電素子を具備することを特徴とする液体噴射ヘッドにある。
かかる第8の態様では、圧電素子の変位特性が向上し、液滴を良好に吐出することができる液体噴射ヘッドを実現できる。
According to an eighth aspect of the present invention, there is provided a liquid ejecting head including the piezoelectric element manufactured by the manufacturing method according to any one of the fifth to seventh aspects.
According to the eighth aspect, it is possible to realize a liquid ejecting head capable of improving the displacement characteristics of the piezoelectric element and ejecting liquid droplets satisfactorily.

本発明の第9の態様は、ターゲットが取り付けられたカソードと、該ターゲットに対向するように配置された基板を保持する保持部材とを具備し、これらターゲットと保持部材とが、当該ターゲットの表面と前記保持部材に保持される前記基板の表面との間隔が100mm以上となるように配置されていることを特徴とするスパッタリング装置にある。
かかる第9の態様では、基板の面内方向に亘って薄膜を略均一な厚さで形成することができ、且つその膜質も向上することができる。
A ninth aspect of the present invention includes a cathode to which a target is attached, and a holding member that holds a substrate disposed so as to face the target. The target and the holding member are surfaces of the target. And a surface of the substrate held by the holding member are arranged so as to be at least 100 mm.
In the ninth aspect, the thin film can be formed with a substantially uniform thickness over the in-plane direction of the substrate, and the film quality can be improved.

以下に本発明を実施形態に基づいて詳細に説明する。
図1は、本発明の一実施形態に係る圧電素子を具備するインクジェット式記録ヘッドを示す分解斜視図であり、図2は、図1の平面図及び断面図である。図示するように、流路形成基板10は、本実施形態では面方位(110)のシリコン単結晶基板からなり、その一方の面には予め熱酸化によって二酸化シリコンからなる厚さ0.5〜2μmの弾性膜50が形成されている。
Hereinafter, the present invention will be described in detail based on embodiments.
FIG. 1 is an exploded perspective view showing an ink jet recording head including a piezoelectric element according to an embodiment of the present invention, and FIG. 2 is a plan view and a cross-sectional view of FIG. As shown in the figure, the flow path forming substrate 10 is formed of a silicon single crystal substrate having a plane orientation (110) in this embodiment, and one surface thereof is previously formed of silicon dioxide by thermal oxidation to a thickness of 0.5 to 2 μm. The elastic film 50 is formed.

流路形成基板10には、複数の圧力発生室12がその幅方向に並設されている。また、流路形成基板10の圧力発生室12の長手方向外側の領域には連通部13が形成され、連通部13と各圧力発生室12とが、圧力発生室12毎に設けられたインク供給路14を介して連通されている。連通部13は、後述する保護基板30のリザーバ部32と連通して各圧力発生室12の共通のインク室となるリザーバ100の一部を構成する。インク供給路14は、圧力発生室12よりも狭い幅で形成されており、連通部13から圧力発生室12に流入するインクの流路抵抗を一定に保持している。   A plurality of pressure generating chambers 12 are arranged in parallel in the width direction of the flow path forming substrate 10. Further, a communication portion 13 is formed in a region outside the longitudinal direction of the pressure generation chamber 12 of the flow path forming substrate 10, and the communication portion 13 and each pressure generation chamber 12 are provided for each pressure generation chamber 12. Communication is made via a path 14. The communication unit 13 constitutes a part of the reservoir 100 that communicates with a reservoir unit 32 of the protective substrate 30 described later and serves as a common ink chamber for the pressure generation chambers 12. The ink supply path 14 is formed with a narrower width than the pressure generation chamber 12, and maintains a constant flow path resistance of ink flowing into the pressure generation chamber 12 from the communication portion 13.

流路形成基板10の保護膜15が形成された面側には、各圧力発生室12のインク供給路14とは反対側の端部近傍に連通するノズル開口21が穿設されたノズルプレート20が、接着剤や熱溶着フィルム等によって固着されている。なお、ノズルプレート20は、厚さが例えば、0.01〜1mmで、線膨張係数が300℃以下で、例えば2.5〜4.5[×10-6/℃]であるガラスセラミックス、シリコン単結晶基板又はステンレス鋼などからなる。 On the surface side of the flow path forming substrate 10 on which the protective film 15 is formed, a nozzle plate 20 in which a nozzle opening 21 communicating with the vicinity of the end of each pressure generating chamber 12 on the side opposite to the ink supply path 14 is formed. However, it is fixed by an adhesive or a heat welding film. The nozzle plate 20 has a thickness of, for example, 0.01 to 1 mm, a linear expansion coefficient of 300 ° C. or less, for example, 2.5 to 4.5 [× 10 −6 / ° C.], glass ceramics, silicon It consists of a single crystal substrate or stainless steel.

一方、このような流路形成基板10のノズルプレート20とは反対側の面には、上述したように、厚さが例えば約1.0μmの弾性膜50が形成され、この弾性膜50上には、厚さが例えば、約0.4μmの絶縁体膜55が形成されている。さらに、この絶縁体膜55上には、厚さが例えば、約0.2μmの下電極膜60と、厚さが例えば、約1.0μmの圧電体層70と、厚さが例えば、約0.05μmの上電極膜80とが、後述するプロセスで積層形成されて、圧電素子300を構成している。ここで、圧電素子300は、下電極膜60、圧電体層70及び上電極膜80を含む部分をいう。一般的には、圧電素子300の何れか一方の電極を共通電極とし、他方の電極及び圧電体層70を各圧力発生室12毎にパターニングして構成する。そして、ここではパターニングされた何れか一方の電極及び圧電体層70から構成され、両電極への電圧の印加により圧電歪みが生じる部分を圧電体能動部という。本実施形態では、下電極膜60は圧電素子300の共通電極とし、上電極膜80を圧電素子300の個別電極としているが、駆動回路や配線の都合でこれを逆にしても支障はない。何れの場合においても、各圧力発生室毎に圧電体能動部が形成されていることになる。また、ここでは、圧電素子300と当該圧電素子300の駆動により変位が生じる振動板とを合わせて圧電アクチュエータと称する。   On the other hand, as described above, the elastic film 50 having a thickness of, for example, about 1.0 μm is formed on the surface of the flow path forming substrate 10 opposite to the nozzle plate 20, and the elastic film 50 is formed on the elastic film 50. An insulator film 55 having a thickness of, for example, about 0.4 μm is formed. Further, on the insulator film 55, a lower electrode film 60 having a thickness of, for example, about 0.2 μm, a piezoelectric layer 70 having a thickness of, for example, about 1.0 μm, and a thickness of, for example, about 0 The upper electrode film 80 having a thickness of 0.05 μm is laminated by a process described later to constitute the piezoelectric element 300. Here, the piezoelectric element 300 refers to a portion including the lower electrode film 60, the piezoelectric layer 70, and the upper electrode film 80. In general, one electrode of the piezoelectric element 300 is used as a common electrode, and the other electrode and the piezoelectric layer 70 are patterned for each pressure generating chamber 12. In addition, here, a portion that is configured by any one of the patterned electrodes and the piezoelectric layer 70 and in which piezoelectric distortion is generated by applying a voltage to both electrodes is referred to as a piezoelectric active portion. In this embodiment, the lower electrode film 60 is a common electrode of the piezoelectric element 300, and the upper electrode film 80 is an individual electrode of the piezoelectric element 300. However, there is no problem even if this is reversed for the convenience of the drive circuit and wiring. In either case, a piezoelectric active part is formed for each pressure generating chamber. Further, here, the piezoelectric element 300 and the vibration plate that is displaced by driving the piezoelectric element 300 are collectively referred to as a piezoelectric actuator.

また、このような各圧電素子300の上電極膜80には、リード電極90がそれぞれ接続され、このリード電極90を介して各圧電素子300に選択的に電圧が印加されるようになっている。   Further, a lead electrode 90 is connected to the upper electrode film 80 of each piezoelectric element 300, and a voltage is selectively applied to each piezoelectric element 300 via the lead electrode 90. .

また、流路形成基板10上の圧電素子300側の面には、圧電素子300に対向する領域に圧電素子保持部31を有する保護基板30が接合されている。圧電素子300は、この圧電素子保持部31内に形成されているため、外部環境の影響を殆ど受けない状態で保護されている。さらに、保護基板30には、流路形成基板10の連通部13に対応する領域にリザーバ部32が設けられている。このリザーバ部32は、本実施形態では、保護基板30を厚さ方向に貫通して圧力発生室12の並設方向に沿って設けられており、上述したように流路形成基板10の連通部13と連通されて各圧力発生室12の共通のインク室となるリザーバ100を構成している。保護基板30の圧電素子保持部31とリザーバ部32との間の領域には、保護基板30を厚さ方向に貫通する貫通孔33が設けられ、この貫通孔33内に下電極膜60の一部及びリード電極90の先端部が露出され、これら下電極膜60及びリード電極90には、図示しないが、駆動ICから延設される接続配線の一端が接続される。   Further, a protective substrate 30 having a piezoelectric element holding portion 31 is bonded to a surface facing the piezoelectric element 300 on the surface of the flow path forming substrate 10 on the piezoelectric element 300 side. Since the piezoelectric element 300 is formed in the piezoelectric element holding part 31, it is protected in a state hardly affected by the external environment. Further, the protective substrate 30 is provided with a reservoir portion 32 in a region corresponding to the communication portion 13 of the flow path forming substrate 10. In this embodiment, the reservoir portion 32 is provided along the direction in which the pressure generating chambers 12 are arranged so as to penetrate the protective substrate 30 in the thickness direction, and as described above, the communication portion of the flow path forming substrate 10. The reservoir 100 is connected to the pressure generation chamber 12 and serves as a common ink chamber for the pressure generation chambers 12. A through hole 33 penetrating the protective substrate 30 in the thickness direction is provided in a region between the piezoelectric element holding portion 31 and the reservoir portion 32 of the protective substrate 30, and one of the lower electrode films 60 is provided in the through hole 33. And the tip of the lead electrode 90 are exposed, and one end of a connection wiring extending from the driving IC is connected to the lower electrode film 60 and the lead electrode 90, although not shown.

なお、保護基板30の材料としては、例えば、ガラス、セラミックス材料、金属、樹脂等が挙げられるが、流路形成基板10の熱膨張率と略同一の材料で形成されていることがより好ましく、本実施形態では、流路形成基板10と同一材料のシリコン単結晶基板を用いて形成した。   In addition, examples of the material of the protective substrate 30 include glass, ceramic material, metal, resin, and the like, but it is more preferable that the material is substantially the same as the coefficient of thermal expansion of the flow path forming substrate 10. In this embodiment, the silicon single crystal substrate made of the same material as the flow path forming substrate 10 is used.

さらに、保護基板30のリザーバ部32に対応する領域上には、封止膜41及び固定板42とからなるコンプライアンス基板40が接合されている。封止膜41は、剛性が低く可撓性を有する材料(例えば、厚さが6μmのポリフェニレンサルファイド(PPS)フィルム)からなり、この封止膜41によってリザーバ部32の一方面が封止されている。また、固定板42は、金属等の硬質の材料(例えば、厚さが30μmのステンレス鋼(SUS)等)で形成される。この固定板42のリザーバ100に対向する領域は、厚さ方向に完全に除去された開口部43となっているため、リザーバ100の一方面は可撓性を有する封止膜41のみで封止されている。   Further, a compliance substrate 40 including a sealing film 41 and a fixing plate 42 is bonded onto a region corresponding to the reservoir portion 32 of the protective substrate 30. The sealing film 41 is made of a material having low rigidity and flexibility (for example, a polyphenylene sulfide (PPS) film having a thickness of 6 μm). Yes. The fixing plate 42 is made of a hard material such as metal (for example, stainless steel (SUS) having a thickness of 30 μm). Since the region of the fixing plate 42 facing the reservoir 100 is an opening 43 that is completely removed in the thickness direction, one surface of the reservoir 100 is sealed only with a flexible sealing film 41. Has been.

このような本実施形態のインクジェット式記録ヘッドでは、図示しない外部インク供給手段からインクを取り込み、リザーバ100からノズル開口21に至るまで内部をインクで満たした後、駆動IC210からの記録信号に従い、圧力発生室12に対応するそれぞれの下電極膜60と上電極膜80との間に電圧を印加し、圧電素子300及び振動板をたわみ変形させることにより、各圧力発生室12内の圧力が高まりノズル開口21からインクが吐出する。   In such an ink jet recording head of this embodiment, ink is taken in from an external ink supply means (not shown), filled with ink from the reservoir 100 to the nozzle opening 21, and then subjected to pressure according to a recording signal from the driving IC 210. By applying a voltage between each of the lower electrode film 60 and the upper electrode film 80 corresponding to the generation chamber 12 to bend and deform the piezoelectric element 300 and the diaphragm, the pressure in each pressure generation chamber 12 is increased. Ink is ejected from the opening 21.

以下、このようなインクジェット式記録ヘッドの製造方法、特に、圧電素子の製造方法について、図3〜図7を参照して説明する。なお、図3〜図6は、圧力発生室の長手方向の断面を示す図であり、図7は、スパッタリング装置の概略を示す図である。   Hereinafter, a method for manufacturing such an ink jet recording head, in particular, a method for manufacturing a piezoelectric element will be described with reference to FIGS. 3-6 is a figure which shows the cross section of the longitudinal direction of a pressure generation chamber, and FIG. 7 is a figure which shows the outline of a sputtering device.

まず、図3(a)に示すように、シリコンウェハである流路形成基板用ウェハ110を約1100℃の拡散炉で熱酸化し、その表面に弾性膜50を構成する二酸化シリコン膜51を形成する。なお、本実施形態では、流路形成基板用ウェハ110として、厚さが約625μmと比較的厚く剛性の高いシリコンウェハを用いている。   First, as shown in FIG. 3A, a channel forming substrate wafer 110 which is a silicon wafer is thermally oxidized in a diffusion furnace at about 1100 ° C., and a silicon dioxide film 51 constituting an elastic film 50 is formed on the surface thereof. To do. In the present embodiment, a silicon wafer having a relatively thick and high rigidity of about 625 μm is used as the flow path forming substrate wafer 110.

次に、図3(b)に示すように、弾性膜50(二酸化シリコン膜51)上に、酸化ジルコニウムからなる絶縁体膜55を形成する。具体的には、弾性膜50(二酸化シリコン膜51)上に、例えば、スパッタリング法等によりジルコニウム(Zr)層を形成後、このジルコニウム層を、例えば、500〜1200℃の拡散炉で熱酸化することにより酸化ジルコニウム(ZrO)からなる絶縁体膜55を形成する。 Next, as shown in FIG. 3B, an insulator film 55 made of zirconium oxide is formed on the elastic film 50 (silicon dioxide film 51). Specifically, after a zirconium (Zr) layer is formed on the elastic film 50 (silicon dioxide film 51) by, for example, a sputtering method, the zirconium layer is thermally oxidized in a diffusion furnace at 500 to 1200 ° C., for example. Thus, the insulator film 55 made of zirconium oxide (ZrO 2 ) is formed.

次いで、図3(c)に示すように、この絶縁体膜55上に、例えば、白金とイリジウムとをスパッタ法により積層形成することにより、薄膜である下電極膜60を形成する。   Next, as shown in FIG. 3C, the lower electrode film 60 which is a thin film is formed on the insulator film 55 by stacking, for example, platinum and iridium by sputtering.

ここで、本発明では、下電極膜60をスパッタリングによって形成する際、スパッタリング装置のターゲットの表面と流路形成基板ウェハ110(絶縁体膜55)の表面との間隔が100mm以上となるようにした。例えば、本実施形態に係るスパッタリング装置は、マグネトロン方式のスパッタ装置であり、図7に示すように、DC電源401に接続されると共にターゲット402が固定されるマグネトロンカソード403と、ターゲット402に対向するように設けられて流路形成基板用ウェハ110を保持する保持部材404とを有する。なお、これらマグネトロンカソード403及び保持部材404は、図示しない真空チャンバ内に配置されている。   Here, in the present invention, when the lower electrode film 60 is formed by sputtering, the distance between the surface of the target of the sputtering apparatus and the surface of the flow path forming substrate wafer 110 (insulator film 55) is set to 100 mm or more. . For example, the sputtering apparatus according to the present embodiment is a magnetron type sputtering apparatus, and is opposed to the target 402 and a magnetron cathode 403 that is connected to a DC power source 401 and to which the target 402 is fixed, as shown in FIG. And a holding member 404 that holds the flow path forming substrate wafer 110. The magnetron cathode 403 and the holding member 404 are arranged in a vacuum chamber (not shown).

そして、本発明では、ターゲット402と保持部材404とが、流路形成基板用ウェハ110の表面とターゲット402の表面との間隔TSが100mm以上になるように配置されている。そして、このように流路形成基板用ウェハ110の表面とターゲット402の表面との間隔TSが100mm以上離れた状態でスパッタリングすることにより、流路形成基板用ウェハ110の表面、すなわち、絶縁体膜55上に下電極膜60を形成する。また、このように下電極膜60を形成する際の成膜レートは、1nm/sec以下であることが好ましい。さらに、膜厚の基板面内分布を均一にさせるために、基板を30rpm程度で回転させることが好ましい。   In the present invention, the target 402 and the holding member 404 are arranged such that the distance TS between the surface of the flow path forming substrate wafer 110 and the surface of the target 402 is 100 mm or more. The surface of the flow path forming substrate wafer 110, that is, the insulator film is thus sputtered in a state where the distance TS between the surface of the flow path forming substrate wafer 110 and the surface of the target 402 is 100 mm or more. A lower electrode film 60 is formed on 55. Further, it is preferable that the deposition rate when forming the lower electrode film 60 in this way is 1 nm / sec or less. Furthermore, it is preferable to rotate the substrate at about 30 rpm in order to make the distribution of the film thickness in the substrate surface uniform.

これにより、均一な膜厚の下電極膜60を形成することができ、膜質も向上することができる。さらに、このように下電極膜60の膜厚の均一性、膜質等が向上することで、詳しくは後述するが、この下電極膜60上に形成される圧電体層70の膜質、例えば、結晶粒径、結晶の配向性も良好に制御することができる。   Thereby, the lower electrode film 60 having a uniform thickness can be formed, and the film quality can be improved. Furthermore, the film thickness uniformity, film quality, and the like of the lower electrode film 60 are improved in this way, and as will be described in detail later, the film quality of the piezoelectric layer 70 formed on the lower electrode film 60, for example, crystal The particle size and crystal orientation can be well controlled.

なお、本実施形態では、ターゲット402は、流路形成基板用ウェハ110の中心から偏心した位置に設けられており、これにより下電極膜60の膜厚等をより均一にすることができる。勿論、ターゲット402は、流路形成基板用ウェハ110の中心に一致する位置に設けられていてもよい。   In the present embodiment, the target 402 is provided at a position deviated from the center of the flow path forming substrate wafer 110, whereby the thickness of the lower electrode film 60 and the like can be made more uniform. Of course, the target 402 may be provided at a position that coincides with the center of the flow path forming substrate wafer 110.

次に、図3(d)に示すように、下電極膜60上に、チタン(Ti)を、例えば、スパッタ法により塗布して所定の厚さの種チタン層65を形成する。種チタン層65は、下部電極60上に連続して積層するのが好ましい。なお、この種チタン層65は、後述する工程で形成する圧電体層70の結晶の核となるものであり、圧電体層70の結晶粒径及び結晶配向は、この種チタン層65の厚さによって変化する。圧電体層70の結晶粒径は、例えば、200nm以下と比較的小さいことが望ましい。そして、このような結晶粒径の圧電体層70を得るためには、およそ2nm以上の厚さで種チタン層65を形成しておく必要がある。   Next, as shown in FIG. 3D, titanium (Ti) is applied on the lower electrode film 60 by, for example, a sputtering method to form a seed titanium layer 65 having a predetermined thickness. The seed titanium layer 65 is preferably laminated continuously on the lower electrode 60. The seed titanium layer 65 serves as a crystal nucleus of the piezoelectric layer 70 formed in a process described later. The crystal grain size and crystal orientation of the piezoelectric layer 70 are determined by the thickness of the seed titanium layer 65. It depends on. The crystal grain size of the piezoelectric layer 70 is desirably relatively small, for example, 200 nm or less. In order to obtain the piezoelectric layer 70 having such a crystal grain size, it is necessary to form the seed titanium layer 65 with a thickness of about 2 nm or more.

次に、このように形成した種チタン層65上に、例えば、チタン酸ジルコン酸鉛(PZ
T)からなる圧電体層70を形成する。ここで、本実施形態では、金属有機物を触媒に溶解・分散したいわゆるゾルを塗布乾燥してゲル化し、さらに高温で焼成することで金属酸化物からなる圧電体層70を得る、いわゆるゾル−ゲル法を用いて圧電体層70を形成している。
Next, on the seed titanium layer 65 thus formed, for example, lead zirconate titanate (PZ
A piezoelectric layer 70 made of T) is formed. Here, in the present embodiment, a so-called sol-gel is obtained in which a so-called sol in which a metal organic material is dissolved and dispersed in a catalyst is applied, dried, gelled, and further fired at a high temperature to obtain a piezoelectric layer 70 made of a metal oxide. The piezoelectric layer 70 is formed using the method.

なお、圧電体層70の製造方法としては、ゾル−ゲル法に限定されず、例えば、MOD(Metal-Organic Decomposition)法等を用いてもよい。また、圧電体層70の材料としては、例えば、チタン酸ジルコン酸鉛(PZT)等の強誘電性圧電性材料や、これにニオブ、ニッケル、マグネシウム、ビスマス又はイットリウム等の金属を添加したリラクサ強誘電体等が用いられる。その組成は、圧電素子300の特性、用途等を考慮して適宜選択すればよいが、例えば、PbTiO(PT)、PbZrO(PZ)、Pb(ZrTi1−x)O(PZT)、Pb(Mg1/3Nb2/3)O−PbTiO(PMN−PT)、Pb(Zn1/3Nb2/3)O−PbTiO(PZN−PT)、Pb(Ni1/3Nb2/3)O−PbTiO(PNN−PT)、Pb(In1/2Nb1/2)O−PbTiO(PIN−PT)、Pb(Sc1/2Ta1/2)O−PbTiO(PST−PT)、Pb(Sc1/2Nb1/2)O−PbTiO(PSN−PT)、BiScO−PbTiO(BS−PT)、BiYbO−PbTiO(BY−PT)等が挙げられる。 The manufacturing method of the piezoelectric layer 70 is not limited to the sol-gel method, and for example, a MOD (Metal-Organic Decomposition) method or the like may be used. Further, as the material of the piezoelectric layer 70, for example, a ferroelectric piezoelectric material such as lead zirconate titanate (PZT) or a relaxor strong material in which a metal such as niobium, nickel, magnesium, bismuth or yttrium is added thereto. A dielectric or the like is used. The composition may be appropriately selected in consideration of the characteristics, use, etc. of the piezoelectric element 300. For example, PbTiO 3 (PT), PbZrO 3 (PZ), Pb (Zr x Ti 1-x ) O 3 (PZT) ), Pb (Mg 1/3 Nb 2/3 ) O 3 -PbTiO 3 (PMN-PT), Pb (Zn 1/3 Nb 2/3 ) O 3 -PbTiO 3 (PZN-PT), Pb (Ni 1 ) / 3 Nb 2/3) O 3 -PbTiO 3 (PNN-PT), Pb (In 1/2 Nb 1/2) O 3 -PbTiO 3 (PIN-PT), Pb (Sc 1/2 Ta 1/2 ) O 3 -PbTiO 3 (PST- PT), Pb (Sc 1/2 Nb 1/2) O 3 -PbTiO 3 (PSN-PT), BiScO 3 -PbTiO 3 (BS-PT), BiYbO 3 -PbTiO 3 (BY PT), and the like.

この圧電体層70の具体的な形成手順としては、まず、図4(a)に示すように、種チタン層65上にPZT前駆体膜である圧電体前駆体膜71を成膜する。すなわち、流路形成基板用ウェハ110上に金属有機化合物を含むゾル(溶液)を塗布する。次いで、圧電体前駆体膜71を、所定温度に加熱して一定時間乾燥させ、ゾルの溶媒を蒸発させることで圧電体前駆体膜71を乾燥させる。さらに、大気雰囲気下において一定の温度で一定時間、圧電体前駆体膜71を脱脂する。なお、ここで言う脱脂とは、ゾル膜の有機成分を離脱させることである。   As a specific forming procedure of the piezoelectric layer 70, first, as shown in FIG. 4A, a piezoelectric precursor film 71 which is a PZT precursor film is formed on the seed titanium layer 65. That is, a sol (solution) containing a metal organic compound is applied onto the flow path forming substrate wafer 110. Next, the piezoelectric precursor film 71 is heated to a predetermined temperature and dried for a predetermined time, and the sol solvent is evaporated to dry the piezoelectric precursor film 71. Further, the piezoelectric precursor film 71 is degreased at a constant temperature for a predetermined time in an air atmosphere. In addition, degreasing said here is removing the organic component of a sol film | membrane.

そして、このような塗布・乾燥・脱脂の工程を、所定回数、例えば、本実施形態では、2回繰り返すことで、図4(b)に示すように、圧電体前駆体膜71を所定厚に形成し、この圧電体前駆体膜71を拡散炉で加熱処理することによって結晶化させて圧電体膜72を形成する。すなわち、圧電体前駆体膜71を焼成することで種チタン層65を核として結晶が成長して圧電体膜72が形成される。例えば、本実施形態では、約700℃で30分間加熱を行って圧電体前駆体膜71を焼成して圧電体膜72を形成した。なお、このように形成した圧電体膜72の結晶は(100)面に優先配向する。また、このように下電極膜60上に圧電体膜72を形成した後、圧電体膜72と下電極膜60とを所定形状にパターニングする。なお、本実施形態では、2層の圧電体前駆体膜71からなる圧電体膜72を形成後に、これら圧電体膜72と下電極膜60とを所定形状にパターニングするようにしたが、1層の圧電体前駆体膜からなる圧電体膜を形成して、圧電体膜及び下電極膜をパターニングするようにしてもよい。   Then, by repeating such coating, drying, and degreasing processes a predetermined number of times, for example, twice in the present embodiment, the piezoelectric precursor film 71 has a predetermined thickness as shown in FIG. Then, the piezoelectric precursor film 71 is crystallized by heat treatment in a diffusion furnace to form the piezoelectric film 72. That is, by firing the piezoelectric precursor film 71, crystals grow with the seed titanium layer 65 as a nucleus to form the piezoelectric film 72. For example, in this embodiment, the piezoelectric precursor film 71 is baked by heating at about 700 ° C. for 30 minutes to form the piezoelectric film 72. The crystal of the piezoelectric film 72 thus formed is preferentially oriented in the (100) plane. Further, after the piezoelectric film 72 is formed on the lower electrode film 60 in this way, the piezoelectric film 72 and the lower electrode film 60 are patterned into a predetermined shape. In this embodiment, after the piezoelectric film 72 formed of the two layers of the piezoelectric precursor film 71 is formed, the piezoelectric film 72 and the lower electrode film 60 are patterned into a predetermined shape. A piezoelectric film made of the piezoelectric precursor film may be formed, and the piezoelectric film and the lower electrode film may be patterned.

次いで、図4(c)に示すように、パターニングされた圧電体膜72及び絶縁体膜55上に亘って、再び、種チタン層65Aを形成後、上述した塗布・乾燥・脱脂・焼成の工程を、複数回繰り返すことにより、図4(d)に示すように、複数層、本実施形態では、5層の圧電体膜72からなる所定厚さの圧電体層70を形成する。例えば、ゾルの塗布1回あたりの膜厚が0.1μm程度の場合には、圧電体層70全体の膜厚は約1μmとなる。   Next, as shown in FIG. 4C, the seed titanium layer 65A is formed again on the patterned piezoelectric film 72 and the insulator film 55, and then the above-described coating, drying, degreasing, and firing steps are performed. By repeating a plurality of times, as shown in FIG. 4D, a piezoelectric layer 70 having a predetermined thickness composed of a plurality of layers, in this embodiment, five layers of piezoelectric films 72 is formed. For example, when the film thickness per sol application is about 0.1 μm, the entire film thickness of the piezoelectric layer 70 is about 1 μm.

そして、本発明では、上述したように流路形成基板用ウェハ110とターゲット402との間隔(TS)を100mm以上とした状態でスパッタリングすることにより下電極膜60を形成するようにしたので、下電極膜60上に形成する種チタン層の膜厚を制御することで、良好な結晶性、すなわち、結晶粒径が比較的小さく且つ結晶が(100)面に良好に配向した圧電体層70を形成することができる。   In the present invention, as described above, the lower electrode film 60 is formed by sputtering in a state where the distance (TS) between the flow path forming substrate wafer 110 and the target 402 is 100 mm or more. By controlling the film thickness of the seed titanium layer formed on the electrode film 60, the piezoelectric layer 70 having good crystallinity, that is, the crystal grain size is relatively small and the crystals are well oriented in the (100) plane. Can be formed.

(試験例)
ここで、流路形成基板用ウェハの表面とターゲットの表面との間隔(TS)を下記表1のように変化させて下電極膜を形成し、この下電極膜上に膜厚の異なる種チタン層を介して圧電体層を一定条件で形成した実施例1,2及び比較例の複数のサンプルを作成した。なお、下電極膜の成膜レートは、実施例1及び実施例2のサンプルの場合、約0.1〜0.2nm/sec程度であり、実施例のサンプルの場合、約2〜3nm/secであった。
(Test example)
Here, the lower electrode film is formed by changing the distance (TS) between the surface of the flow path forming substrate wafer and the surface of the target as shown in Table 1 below, and seed titanium having different thicknesses is formed on the lower electrode film. A plurality of samples of Examples 1 and 2 and Comparative Example in which the piezoelectric layer was formed under a certain condition via the layer were prepared. The deposition rate of the lower electrode film is about 0.1 to 0.2 nm / sec for the samples of Example 1 and Example 2, and about 2 to 3 nm / sec for the sample of the example. Met.

Figure 2006144090
Figure 2006144090

そして、これらの各実施例1,2及び比較例のサンプルについて、種チタン層の厚さと圧電体層の(100)強度及び(100)配向度との関係について調べた。その結果を図8に示す。なお、ここで言う「配向度」とは、X線回折広角法によって圧電体層を測定した際に生じる回折強度の比率をいう。具体的には、圧電体層をX線回折広角法により測定すると、(100)面を含む複数の結晶面に相当する回折強度のピークが発生する。そして、「(100)配向度」とは、これら各面に相当するピーク強度の和に対する(100)面に相当するピーク強度の比率を意味する。   And about the sample of each of these Examples 1 and 2 and a comparative example, the relationship between the thickness of a seed titanium layer, the (100) intensity | strength of a piezoelectric material layer, and the (100) orientation degree was investigated. The result is shown in FIG. The “orientation degree” here refers to the ratio of the diffraction intensity generated when the piezoelectric layer is measured by the X-ray diffraction wide angle method. Specifically, when the piezoelectric layer is measured by the X-ray diffraction wide angle method, peaks of diffraction intensity corresponding to a plurality of crystal planes including the (100) plane are generated. The “(100) orientation degree” means the ratio of the peak intensity corresponding to the (100) plane to the sum of the peak intensity corresponding to each of these planes.

図8に示すように、流路形成基板用ウェハとターゲットとの間隔(TS)を100mm以上として下電極膜を形成した実施例1及び2のサンプルは何れも、圧電体層の(100)強度及び(100)配向度のピークが、種チタン層の厚さがおよそ4〜5nmの位置に発生していた。また、圧電体層の(100)強度のピーク値は、実施例1のサンプルと実施例2のサンプルとで若干の差があるものの、何れも十分高い値を示していた。また、圧電体層の(100)配向度のピーク値は、実施例1及び2のサンプルの何れにおいても85〜90%と極めて高い値を示していた。すなわち、実施例1及び2では、種チタン層の膜厚を制御することで、結晶が良好に配向し且つ結晶粒径も極めて小さい圧電体層が得られることが分かった。   As shown in FIG. 8, both the samples of Examples 1 and 2 in which the lower electrode film was formed with the distance (TS) between the flow path forming substrate wafer and the target being 100 mm or more were (100) strength of the piezoelectric layer. And the peak of the (100) orientation degree was generated at a position where the thickness of the seed titanium layer was approximately 4 to 5 nm. Further, the peak value of the (100) strength of the piezoelectric layer showed a sufficiently high value although there was a slight difference between the sample of Example 1 and the sample of Example 2. Moreover, the peak value of the (100) orientation degree of the piezoelectric layer showed an extremely high value of 85 to 90% in both the samples of Examples 1 and 2. That is, in Examples 1 and 2, it was found that by controlling the film thickness of the seed titanium layer, a piezoelectric layer in which crystals are well oriented and the crystal grain size is extremely small can be obtained.

一方、流路形成基板用ウェハとターゲットとの間隔(TS)を100mm以下として下電極膜を成膜した比較例のサンプルでは、圧電体層の(100)強度及び(100)配向強度のピーク値は、実施例1及び2のサンプルと同等、若しくはそれ以上であった。すなわち、比較例のサンプルでも、種チタン層の厚さを比較的薄く制御することで、圧電体層の結晶を良好に配向させることができる。しかしながら、圧電体層の(100)強度及び(100)配向強度のピークは、実施例1及び2のサンプルとは異なり、種チタン層の厚さが1nm以下の位置に発生していた。上述したように圧電体層の結晶粒径は200nm以下と比較的小さいことが望ましく、そのためには2nm以上の厚さで種チタン層を形成しておく必要がある。すなわち、比較例では、種チタン層の厚さを比較的薄く制御することで、圧電体層の結晶を良好に配向させることはできるものの、そのときの結晶粒径は、200nmよりも大幅に大きくなってしまうことが分かった。   On the other hand, in the sample of the comparative example in which the lower electrode film was formed with the interval (TS) between the flow path forming substrate wafer and the target being 100 mm or less, the peak values of the (100) strength and (100) orientation strength of the piezoelectric layer. Was equal to or greater than the samples of Examples 1 and 2. That is, even in the sample of the comparative example, the crystals of the piezoelectric layer can be favorably oriented by controlling the thickness of the seed titanium layer to be relatively thin. However, unlike the samples of Examples 1 and 2, the peaks of the (100) strength and (100) orientation strength of the piezoelectric layer occurred at positions where the thickness of the seed titanium layer was 1 nm or less. As described above, the crystal grain size of the piezoelectric layer is preferably as small as 200 nm or less. For this purpose, it is necessary to form a seed titanium layer with a thickness of 2 nm or more. That is, in the comparative example, by controlling the thickness of the seed titanium layer to be relatively thin, the crystal of the piezoelectric layer can be favorably oriented, but the crystal grain size at that time is significantly larger than 200 nm. I knew it would be.

このような結果から明らかなように、流路形成基板用ウェハとターゲットとの間隔(TS)を100mm以上として下電極膜を形成することで、その上に形成される圧電体層の結晶を良好に配向させることができ且つ結晶粒径も200nm以下と極めて小さくすることができる。すなわち、本発明のスパッタリング方法により下電極膜を形成することで、圧電特性に優れた圧電体層を形成することができる。これは、TSが小さい場合、白金やイリジウムなどの高融点材料が成膜時にターゲット近傍のプラズマの影響を受け、種チタン層が圧電体層の結晶化に与える作用が異なると考えられる。   As is clear from these results, by forming the lower electrode film with a gap (TS) between the flow path forming substrate wafer and the target of 100 mm or more, the crystal of the piezoelectric layer formed thereon is excellent. And the crystal grain size can be made extremely small, 200 nm or less. That is, by forming the lower electrode film by the sputtering method of the present invention, a piezoelectric layer having excellent piezoelectric characteristics can be formed. When TS is small, it is considered that a high melting point material such as platinum or iridium is influenced by plasma in the vicinity of the target during film formation, and the action of the seed titanium layer on the crystallization of the piezoelectric layer is different.

なお、このように圧電体層70を形成した後は、図5(a)に示すように、例えば、イリジウムからなる上電極膜80を流路形成基板用ウェハ110の全面に形成する。次いで、図5(b)に示すように、圧電体層70及び上電極膜80を、各圧力発生室12に対向する領域にパターニングして圧電素子300を形成する。   After the piezoelectric layer 70 is formed in this way, as shown in FIG. 5A, for example, an upper electrode film 80 made of iridium is formed on the entire surface of the flow path forming substrate wafer 110. Next, as shown in FIG. 5B, the piezoelectric layer 300 and the upper electrode film 80 are patterned in a region facing each pressure generating chamber 12 to form the piezoelectric element 300.

次に、リード電極90を形成する。具体的には、図5(c)に示すように、流路形成基板用ウェハ110の全面に亘って、例えば、金(Au)等からなる金属層91を形成する。その後、例えば、レジスト等からなるマスクパターン(図示なし)を介して金属層91を各圧電素子300毎にパターニングすることでリード電極90が形成される。   Next, the lead electrode 90 is formed. Specifically, as shown in FIG. 5C, a metal layer 91 made of, for example, gold (Au) or the like is formed over the entire surface of the flow path forming substrate wafer 110. Thereafter, for example, the lead electrode 90 is formed by patterning the metal layer 91 for each piezoelectric element 300 through a mask pattern (not shown) made of a resist or the like.

次に、図5(d)に示すように、流路形成基板用ウェハ110の圧電素子300側に、シリコンウェハであり複数の保護基板30となる保護基板用ウェハ130を接合する。なお、この保護基板用ウェハ130は、例えば、400μm程度の厚さを有するため、保護基板用ウェハ130を接合することによって流路形成基板用ウェハ110の剛性は著しく向上することになる。   Next, as shown in FIG. 5D, a protective substrate wafer 130 that is a silicon wafer and serves as a plurality of protective substrates 30 is bonded to the piezoelectric element 300 side of the flow path forming substrate wafer 110. Since the protective substrate wafer 130 has a thickness of, for example, about 400 μm, the rigidity of the flow path forming substrate wafer 110 is remarkably improved by bonding the protective substrate wafer 130.

次いで、図6(a)に示すように、流路形成基板用ウェハ110をある程度の厚さとなるまで研磨した後、さらにフッ化硝酸等によってウェットエッチングすることにより流路形成基板用ウェハ110を所定の厚みにする。例えば、本実施形態では、約70μm厚になるように流路形成基板用ウェハ110をエッチング加工した。次いで、図6(b)に示すように、流路形成基板用ウェハ110上に、例えば、窒化シリコン(SiN)からなるマスク膜52を新たに形成し、所定形状にパターニングする。そして、このマスク膜52を介して流路形成基板用ウェハ110を異方性エッチングすることにより、図6(c)に示すように、流路形成基板用ウェハ110に圧力発生室12、連通部13及びインク供給路14等を形成する。   Next, as shown in FIG. 6A, after the flow path forming substrate wafer 110 is polished to a certain thickness, the flow path forming substrate wafer 110 is further etched by wet etching with fluorinated nitric acid or the like. Of thickness. For example, in this embodiment, the flow path forming substrate wafer 110 is etched so as to have a thickness of about 70 μm. Next, as shown in FIG. 6B, a mask film 52 made of, for example, silicon nitride (SiN) is newly formed on the flow path forming substrate wafer 110 and patterned into a predetermined shape. Then, the flow path forming substrate wafer 110 is anisotropically etched through the mask film 52, whereby, as shown in FIG. 13 and the ink supply path 14 are formed.

なお、その後は、流路形成基板用ウェハ110及び保護基板用ウェハ130の外周縁部の不要部分を、例えば、ダイシング等により切断することによって除去する。そして、流路形成基板用ウェハ110の保護基板用ウェハ130とは反対側の面にノズル開口21が穿設されたノズルプレート20を接合すると共に、保護基板用ウェハ130にコンプライアンス基板40を接合し、流路形成基板用ウェハ110等を図1に示すような一つのチップサイズの流路形成基板10等に分割することによって、本実施形態のインクジェット式記録ヘッドとする。   After that, unnecessary portions of the outer peripheral edge portions of the flow path forming substrate wafer 110 and the protective substrate wafer 130 are removed by cutting, for example, by dicing. The nozzle plate 20 having the nozzle openings 21 formed on the surface of the flow path forming substrate wafer 110 opposite to the protective substrate wafer 130 is bonded, and the compliance substrate 40 is bonded to the protective substrate wafer 130. By dividing the flow path forming substrate wafer 110 and the like into the flow path forming substrate 10 and the like of one chip size as shown in FIG. 1, the ink jet recording head of this embodiment is obtained.

以上、圧電素子を具備する液体噴射ヘッドを例示して本発明の一実施形態について説明したが、本発明は、これに限定されるものではない。勿論、本発明のスパッタリング方法及びスパッタリング装置は、圧電素子の製造だけでなく、あらゆる薄膜の製造に適用できることは言うまでもない。   In the above, one embodiment of the present invention has been described by exemplifying a liquid ejecting head including a piezoelectric element, but the present invention is not limited to this. Of course, it goes without saying that the sputtering method and sputtering apparatus of the present invention can be applied not only to the production of piezoelectric elements but also to the production of all thin films.

本発明の一実施形態に係る記録ヘッドの分解斜視図である。FIG. 3 is an exploded perspective view of a recording head according to an embodiment of the invention. 本発明の一実施形態に係る記録ヘッドの平面図及び断面図である。2A and 2B are a plan view and a cross-sectional view of a recording head according to an embodiment of the invention. 本発明の一実施形態に係る記録ヘッドの製造工程を示す断面図である。FIG. 6 is a cross-sectional view illustrating a manufacturing process of a recording head according to an embodiment of the invention. 本発明の一実施形態に係る記録ヘッドの製造工程を示す断面図である。FIG. 6 is a cross-sectional view illustrating a manufacturing process of a recording head according to an embodiment of the invention. 本発明の一実施形態に係る記録ヘッドの製造工程を示す断面図である。FIG. 6 is a cross-sectional view illustrating a manufacturing process of a recording head according to an embodiment of the invention. 本発明の一実施形態に係る記録ヘッドの製造工程を示す断面図である。FIG. 6 is a cross-sectional view illustrating a manufacturing process of a recording head according to an embodiment of the invention. 本発明の一実施形態に係るスパッタリング装置の概略を示す図である。It is a figure showing the outline of the sputtering device concerning one embodiment of the present invention. 種チタン層の厚さと圧電体層の結晶配向との関係を示すグラフである。It is a graph which shows the relationship between the thickness of a seed titanium layer, and the crystal orientation of a piezoelectric material layer.

符号の説明Explanation of symbols

10 流路形成基板、 12 圧力発生室、 20 ノズルプレート、 21 ノズル開口、 30 保護基板、 31 圧電素子保持部、 32 リザーバ部、 40 コンプライアンス基板、 50 弾性膜、 55 絶縁体膜、 60 下電極膜、 70 圧電体層、 80 上電極膜、 90 リード電極、 100 リザーバ、 110 流路形成基板用ウェハ、 130 保護基板用ウェハ、 300 圧電素子、 402 ターゲット、 404 保持部材
DESCRIPTION OF SYMBOLS 10 Flow path formation board | substrate, 12 Pressure generation chamber, 20 Nozzle plate, 21 Nozzle opening, 30 Protection board, 31 Piezoelectric element holding | maintenance part, 32 Reservoir part, 40 Compliance board | substrate, 50 Elastic film, 55 Insulator film, 60 Lower electrode film , 70 piezoelectric layer, 80 upper electrode film, 90 lead electrode, 100 reservoir, 110 flow path forming substrate wafer, 130 protective substrate wafer, 300 piezoelectric element, 402 target, 404 holding member

Claims (9)

ターゲットに対向して配置された基板の表面に、前記ターゲットをスパッタリングすることによって薄膜を形成する際、前記ターゲットの表面と前記基板の表面との間隔が100mm以上となるようにしたことを特徴とするスパッタリング方法。 When the thin film is formed by sputtering the target on the surface of the substrate disposed facing the target, the distance between the surface of the target and the surface of the substrate is set to 100 mm or more. Sputtering method. 請求項1において、前記薄膜の成膜レートが、1nm/sec以下であることを特徴とするスパッタリング方法。 2. The sputtering method according to claim 1, wherein a deposition rate of the thin film is 1 nm / sec or less. 請求項1又は2において、前記ターゲットの中心に対して偏心した位置に、前記基板を配置することを特徴とするスパッタリング方法。 The sputtering method according to claim 1, wherein the substrate is disposed at a position that is eccentric with respect to a center of the target. 請求項1〜3の何れかにおいて、前記薄膜をマグネトロン方式のスパッタリングによって前記基板の表面に形成することを特徴とするスパッタリング方法。 The sputtering method according to claim 1, wherein the thin film is formed on the surface of the substrate by magnetron sputtering. 請求項1〜4の何れかのスパッタリング方法を用いて前記基板の一方面側に下電極膜である前記薄膜を形成する工程と、該下電極膜上に圧電体層を形成する工程と、該圧電体層上に上電極膜を形成する工程とを有することを特徴とする圧電素子の製造方法。 A step of forming the thin film as the lower electrode film on one surface side of the substrate using the sputtering method according to any one of claims 1 to 4, a step of forming a piezoelectric layer on the lower electrode film, And a step of forming an upper electrode film on the piezoelectric layer. 請求項5において、前記圧電体層を形成する工程の前に、前記下電極膜上に、チタン(Ti)からなる種チタン層を形成する工程をさらに有することを特徴とする圧電素子の製造方法。 6. The method of manufacturing a piezoelectric element according to claim 5, further comprising a step of forming a seed titanium layer made of titanium (Ti) on the lower electrode film before the step of forming the piezoelectric layer. . 請求項5又は6において、前記圧電体層を形成する工程が、前記下電極膜上に強誘電材料を塗布して強誘電体前駆体膜を形成する塗布工程と、該強誘電体前駆体膜を乾燥する乾燥工程と、前記強誘電体前駆体膜を脱脂する脱脂工程と、前記強誘電体前駆体膜を焼成して強誘電体膜とする焼成工程とを含むことを特徴とする圧電素子の製造方法。 7. The method of forming a piezoelectric layer according to claim 5, wherein the step of forming the piezoelectric layer includes a step of applying a ferroelectric material on the lower electrode film to form a ferroelectric precursor film, and the ferroelectric precursor film. A piezoelectric element comprising: a drying step of drying the ferroelectric precursor film; a degreasing step of degreasing the ferroelectric precursor film; and a firing step of firing the ferroelectric precursor film to form a ferroelectric film. Manufacturing method. 請求項5〜7の何れかの製造方法によって製造された圧電素子を具備することを特徴とする液体噴射ヘッド。 A liquid ejecting head comprising the piezoelectric element manufactured by the manufacturing method according to claim 5. ターゲットが取り付けられたカソードと、該ターゲットに対向するように配置された基板を保持する保持部材とを具備し、これらターゲットと保持部材とが、当該ターゲットの表面と前記保持部材に保持される前記基板の表面との間隔が100mm以上となるように配置されていることを特徴とするスパッタリング装置。
A cathode to which a target is attached; and a holding member that holds a substrate disposed so as to face the target. The target and the holding member are held by the surface of the target and the holding member. A sputtering apparatus characterized by being arranged so that a distance from a surface of a substrate is 100 mm or more.
JP2004337870A 2004-11-22 2004-11-22 Sputtering method, sputtering apparatus, piezoelectric element manufacturing method, and liquid spray head Pending JP2006144090A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004337870A JP2006144090A (en) 2004-11-22 2004-11-22 Sputtering method, sputtering apparatus, piezoelectric element manufacturing method, and liquid spray head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004337870A JP2006144090A (en) 2004-11-22 2004-11-22 Sputtering method, sputtering apparatus, piezoelectric element manufacturing method, and liquid spray head

Publications (1)

Publication Number Publication Date
JP2006144090A true JP2006144090A (en) 2006-06-08

Family

ID=36624133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004337870A Pending JP2006144090A (en) 2004-11-22 2004-11-22 Sputtering method, sputtering apparatus, piezoelectric element manufacturing method, and liquid spray head

Country Status (1)

Country Link
JP (1) JP2006144090A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076687A (en) * 2007-09-20 2009-04-09 Seiko Epson Corp Method for manufacturing actuator device and method for manufacturing liquid injection head
US10825979B2 (en) 2016-08-31 2020-11-03 Seiko Epson Corporation Piezoelectric element, piezoelectric actuator, piezoelectric motor, robot, electronic component transporting apparatus, and printer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076687A (en) * 2007-09-20 2009-04-09 Seiko Epson Corp Method for manufacturing actuator device and method for manufacturing liquid injection head
US10825979B2 (en) 2016-08-31 2020-11-03 Seiko Epson Corporation Piezoelectric element, piezoelectric actuator, piezoelectric motor, robot, electronic component transporting apparatus, and printer

Similar Documents

Publication Publication Date Title
JP5019020B2 (en) Dielectric film manufacturing method, piezoelectric element manufacturing method, and liquid jet head manufacturing method
US7320163B2 (en) Method of manufacturing an actuator device
KR20080033099A (en) Actuator device, liquid-jet head and method of manufacturing actuator device
JP4501917B2 (en) Actuator device and liquid jet head
JP5024518B2 (en) Actuator device, liquid jet head, and image recording apparatus
KR100717917B1 (en) Meth0d 0f manufacturing dielectric layer and meth0d 0f manufacturing liquid jet head
JP2007073931A (en) Actuator equipment, manufacturing method thereof, and liquid injection head and liquid injection equipment
JP4877451B2 (en) Piezoelectric element manufacturing method and liquid jet head
JP2007048816A (en) Actuator apparatus, manufacturing method thereof, liquid injection head, and liquid injection apparatus
JP2007173604A (en) Method of manufacturing piezoelectric element and method of manufacturing liquid jetting head
JP2006093312A (en) Piezoelectric element, liquid injection head, and their manufacturing methods
JP2009231514A (en) Liquid spray head, liquid spray device, and piezoelectric element
KR100717487B1 (en) Sputtering target, method for producing sputtering target, sputtering apparatus, and liquid-jet head
JP2008016586A (en) Method of manufacturing dielectric film, piezoelectric element, and liquid ejection head
JP2006144090A (en) Sputtering method, sputtering apparatus, piezoelectric element manufacturing method, and liquid spray head
JP5099303B2 (en) Liquid ejecting head and manufacturing method thereof
JP2008205048A (en) Manufacturing method of piezoelectric element, and manufacturing method of liquid jetting head
JP2007173605A (en) Method of manufacturing piezoelectric element and method of manufacturing liquid jetting head
JP2005209912A (en) Piezoelectric element, and liquid injection head, as well as manufacturing method of piezoelectric element
JP2005260003A (en) Manufacturing method of actuator device and liquid injector
JP2007152912A (en) Manufacturing method for piezoelectric element, piezoelectric element and liquid jet head
JP2006021392A (en) Actuator apparatus and its manufacturing method, and liquid jet apparatus
JP2006019592A (en) Methods for manufacturing dielectric film, piezoelectric element, and liquid injection head
JP2011103372A (en) Method for manufacturing piezoelectric membrane, method for manufacturing piezoelectric element, and method for manufacturing liquid jet head
JP2008001038A (en) Manufacturing method of actuator, and manufacturing method of liquid injection head