JP2006141131A - ディジタル保護制御装置 - Google Patents

ディジタル保護制御装置 Download PDF

Info

Publication number
JP2006141131A
JP2006141131A JP2004328345A JP2004328345A JP2006141131A JP 2006141131 A JP2006141131 A JP 2006141131A JP 2004328345 A JP2004328345 A JP 2004328345A JP 2004328345 A JP2004328345 A JP 2004328345A JP 2006141131 A JP2006141131 A JP 2006141131A
Authority
JP
Japan
Prior art keywords
digital
protection control
data
analog
serial bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004328345A
Other languages
English (en)
Other versions
JP4349264B2 (ja
Inventor
Mitsuyasu Kido
三安 城戸
Takashi Kobayashi
崇 小林
Mitsuo Sato
三雄 佐藤
Kazuyuki Nagayama
和幸 長山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004328345A priority Critical patent/JP4349264B2/ja
Publication of JP2006141131A publication Critical patent/JP2006141131A/ja
Application granted granted Critical
Publication of JP4349264B2 publication Critical patent/JP4349264B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

【課題】
本発明の課題は、保護制御装置の構成要素を予め分割し、それぞれをシリアルバスにて接続するようにして機能の拡張・集約を容易にできるディジタル保護制御装置を提供するにある。
【解決手段】
本発明では、保護制御装置を構成する各要素を全て定周期プロトコル通信手段で構成したシリアルバスにて接続するようにし、各要素に通信コントローラを備えことを特徴とする。定周期プロトコル通信手段のシリアルバスは、全てがバス権を取ることが可能なバスマスタの機能を備えており、かつ、各要素間が定周期でデータ送信を行うことでリアルタイムな保護・制御が実現できる。
【選択図】図1

Description

本発明はディジタル保護制御装置に係り、特に、保護制御装置を構成する構成要素をシリアルバス結合し、各要素毎の拡張及び監視機構を容易とするために好適なディジタル保護制御装置に関する。
従来のディジタル保護制御装置としては、例えば、『平成14年電気学会電力・エネルギー部門大会』講演番号215に記載されているディジタル保護リレーが知られている。この種の装置は、アナログ入力部,ヒューマンインタフェース部を備えたディジタル演算処理部,入出力部,事故検出部,PCM通信などの通信インタフェースを備えている。
従来の装置は、ヒューマンインタフェース部を備えたディジタル演算処理部からのシステムバスにアナログ入力部及びPCM通信インタフェース部が並列に接続(パラレル接続)され、また、入出力部はI/Oバスにパラレル接続されて構成されている。
これらのバスは、ディジタル演算処理部がバスマスタとなり、各要素間のデータの転送を行っている。
パラレルバスのため、信号線の数が多くなると共に、インタフェース回路も多く、信号終端のための抵抗等による発熱が大きいなどの課題があった。
また、各要素に故障発生した場合、バスマスタであるディジタル演算処理部がデータを読み出して確認し、最終的には、出力部に異常出力を出力するようにしているため、各要素が自発的に装置異常出力ができないなどの制約があった。さらに、機能拡張するために、各プリント基板をパラレルバスに接続する必要があり、ユニットサイズ以上の拡張は困難であり、別ユニットとして構成する必要があり、システム拡張の柔軟性に制約があった。
特開2004−64892号公報 ディジタル保護制御装置 平成14年電気学会電力・エネルギー部門大会』講演番号215 新形ディジタルリレー(EDR+シリーズ)の開発
解決しようとする問題点は、バスマスタが介在しないと各構成要素間のデータを転送できない点である。
そのため、従来はバスマスタの転送処理に処理の多くの時間を割いており、処理負担にアンバランスが生じていた。また、各構成要素が異常の場合、構成要素自ら異常情報を発信することができず全て、バスマスタが対処していた。さらに、システム拡張する場合、ユニットサイズ(実装可能な基板枚数)に制約されるため、バス拡張に制約があり、柔軟なシステム構成が困難であった。
本発明は上記した課題を解決するものであり、その目的は、機能の拡張・集約を容易に行えるディジタル保護制御装置を提供するにある。
本発明は、保護制御装置を構成する各要素を全て定周期プロトコル通信手段で構成したシリアルバスにて接続するようにし、各要素に通信コントローラを備えことを特徴とする。
定周期プロトコル通信手段のシリアルバスは、全てがバス権を取ることが可能なバスマスタの機能を備えてなり、かつ、各要素間が定周期でデータ送信を行うことで実現できる。また、定周期プロトコル通信手段は、予め定めたデータ転送周期で該当データを送り、全ての要素で送信データを受信することができる。これにより、リアルタイムな保護・制御が実現できる。
本発明のディジタル保護制御装置は、装置を構成する各要素が共通のシリアルバスインタフェースを備え、それぞれが、定周期にてデータを送信でき、また、受信できるので、要素毎の組み合わせの自由度が増し、装置構成の拡張、または集約が容易にできるという利点がある。
さらに、シリアルバス上には全てのデータが流れるため、各要素が共有情報としてそのデータを入手できるので、相互監視が容易かつ精度よくできるという監視上の利点がある。
また、シリアルバスを多重化することで、伝送チャンネルを多重に持つことができるので高信頼度通信が容易に達成できる利点がある。
ディジタル保護・制御装置の各構成要素毎の入出力情報を共有するという目的を最小の部品点数で、シリアルバス結合により要素毎の組み合わせで構築できるような構成を実現した。
以下、本発明の実施例について図面を参照して説明する。
図1は、本発明のディジタル保護・制御装置の第1の実施例を示す構成図である。
図1に示すディジタル保護制御装置1は、電力系統からの系統入力信号を取り込むアナログ入力手段1a,機器の接点情報を取り込むと共に機器に対し操作出力信号を与えるディジタル入力/出力手段1b,系統事故の有無の判定をする保護制御演算手段1cから構成される主検出手段1000aと、アナログ入力手段1g,ディジタル入力/出力手段
1f,保護制御演算手段1e,通信インタフェース手段100aから構成される事故検出手段1000bと通信インタフェース手段100a,パネルインタフェース手段100b,LANインタフェース手段100cから構成されるヒューマンマシンインタフェース
(HMI)手段1000cのそれぞれをシリアルバス1iにてシリアル結合して構成される。
なお、ヒューマンマシンインタフェース(HMI)手段1000cには表示パネル1jが接続され、各種の情報を表示すると共に、設定操作が行えるようにしている。
また、LANインタフェース手段100cにより、ディジタル保護・制御装置外のネットワークに接続できるようにしてある。このネットワークは一般的なオープンなネットワークである通信網等を指す。
図1において、ディジタル保護制御装置1を構成する各要素であるアナログ入力手段
1a,ディジタル入力/出力手段1b,保護制御演算手段1e,事故検出手段1000b,ヒューマンマシンインタフェース(HMI)手段1000cの各手段毎に保護制御機能を分割し、各要素内に備えた通信インタフェース手段を介してシリアル接続するようにしている。
主検出手段1000aは電力用保護・制御アプリケーションに応じた入出力点数に対応できるようにするため、アナログ入力手段1a及びディジタル入力/出力手段1fにそれぞれに通信インタフェース手段100aをシリアル接続してある。
事故検出手段1000bは特殊な装置を除くと、アプリケーションによらずにおのおの1ユニット(基板)で構成されるため、通信インタフェース手段100aはアナログ入力手段1g,ディジタルI/O手段1fの部分でシリアル接続せず、保護制御演算手段1eの後段でシリアル接続するようにする。
同様に、ヒューマンマシンインタフェース(HMI)手段1000cもアプリケーションによらずにおのおの1ユニット(基板)で構成されるため、図1に示すようにヒューマンマシンインタフェース(HMI)手段1000c内に通信インタフェース手段100aを備える構成とする。
次に、各構成要素の詳細な説明を図面を参照して説明する。
図2は図1内に示したアナログ入力手段1aのブロック図を示す。
図2において、アナログ入力手段1aは電力系統からの入力信号(系統入力)を取り込み、入力変換器2aにて電子回路で扱える電圧信号(ア10V以下)に変換する。そのあと、サンプリングによる折返し誤差を防止するためのアナログフィルタ2bによりフィルタリングする。A/D変換手段2cにより、アナログフィルタ2bの出力信号を順次切替えて、A/D変換器にてディジタル信号に変換しディジタル信号を出力する。A/D変換した後、マイクロコントローラ2dにて、系統事故時に発生する低次高調波成分を除去するディジタルフィルタ処理を実行する。
マイクロコントローラ2d内には、上記したようなフィルタ演算プログラム及び通信処理プログラムを予め格納しておく。
時刻管理手段2eは、定周期毎の通信周期を管理するものである。例えば、電気角30°毎の通信周期を管理するため、コントローラがタイマ設定し、該当の時間が経過するとコントローラに対し、割込み信号を発行するものである。
通信インタフェース手段100aは上記したマイクロコントローラ2dとシリアルバス1iとのインタフェースを取り持つものであり、シリアルバス1i上での送信権の調停,シリアルバス1i上から取り込んだデータの検定等を行うものである。この通信インタフェースを経由して、ディジタルフィルタ処理した演算結果データ及に相対時刻データを付加してシリアルバス上にデータを出力する。
上記した、A/D変換手段2c,時刻管理手段2e,通信インタフェース手段100aが、マイクロコントローラ2dからのバス(コントローラバス2f)に接続されている。
これらの操作を予め定めた演算周期(例えば電気角7.5° )毎に繰返し実行する。
以下にディジタルフィルタの伝達関数の一例(再帰形フィルタ)を示す。
Figure 2006141131
保護・制御演算に使用するアナログデータはリアルタイム性を保証する必要があるため、上記したマイクロコントローラ2dにて時間管理し、定周期にディジタルフィルタ演算処理データをシリアルバスに送信するようにする。
図3は図1内に示したディジタル入力/出力手段1bのブロック図を示す。
図3において、ディジタル入力/出力手段1bは外部機器からの接点入力信号を入力回路3aにて取り込み、絶縁回路3bにて装置内部との信号絶縁を図る。
また、外部機器への操作信号は、マイクロコントローラ3eからの動作信号により、出力回路3dを経由し、補助リレー3cを介して装置外部に接点出力を出力する。マイクロコントローラ内には入力/出力処理及び通信処理プログラムを予め格納しておく。
さらに、時刻管理手段3fはアナログ入力手段1aと同様に、定周期毎の通信周期を管理するものであり、タイマ動作させて、該当の時間が経過するとコントローラに対し、割込み信号を発行するものである。
上記した、絶縁回路3b,出力回路3d,時刻管理手段3f及び通信インタフェース手段100aが、マイクロコントローラ3eからのバス(コントローラバス2g)に接続されている。
図4は図1内に示した保護制御演算手段1cのブロック構成を示す。
図4において、保護制御演算手段1cはマイクロコントローラ4b,データセーブメモリ4d,時刻管理手段4c及びシリアルバス通信インタフェース手段4aから構成し、それぞれがマイクロコントローラ4bのコントローラバス4eに接続されている。マイクロコントローラでは、系統事故の有無を判定する保護演算をはじめ、シーケンス処理,データセーブ処理、及びシリアル通信処理を実行する。
それぞれの処理プログラムはマイクロコントローラ4b内に予め格納しておき、これらの処理を予め定めた定周期毎に演算実行する。
詳細は後述するが、保護演算に必要な入力データ及び整定データと保護シーケンス処理結果の出力データは全てシリアルバスを経由して通信する。
保護演算では予め定めた周期で演算する必要があるため、このシリアルバスを経由して通信する処理は定周期毎に行い、リアルタイム性を保証する必要がある。そのため、送信処理はマイクロコントローラ内で時間管理し、定周期毎に送信するように構成しておく。
図5はヒューマンマシンインタフェース(HMI)手段1000cのブロック図を示す。
図5において、ヒューマンマシンインタフェース(HMI)手段1000cはマイクロコントローラ5b,データセーブメモリ5d,時刻管理手段5c,通信インタフェース手段5a,パネルインタフェース手段100b及びLANインタフェース手段100cにて構成する。それぞれが、マイクロコントローラ5bからのバス(コントローラバス)に接続されている。
マイクロコントローラ5b内には、整定処理などのヒューマンインタフェース処理(パネルインタフェース処理),データセーブ処理,ネット経由でのネットワーク通信処理,シリアルバス通信処理、及び時刻更新処理の各プログラムを格納しておく。
図6は事故検出手段1000bのブロック構成を示す。
図6において、電力系統からの入力信号(系統入力)を取り込み、入力変換器6aにて電子回路で扱える電圧信号(10V以下)に変換する。
そのあと、サンプリングによる折返し誤差を防止するためのアナログフィルタ6bによりフィルタリングする。A/D変換手段6cにより、アナログフィルタの出力信号を順次切替えて、A/D変換器にてディジタル信号に変換し、ディジタル信号を出力する。
マイクロコントローラ6dでは低次高調波成分を除去するディジタルフィルタ処理,系統事故の有無や制御量を演算する保護制御演算,外部機器からのディジタル入力処理,外部機器への出力処理,データセーブ処理、及びシリアルバスでの通信処理を実行する。これらのプログラムは予め、マイクロコントローラ6d内に格納しておく。
図6において、入力回路6f,絶縁回路6g,補助リレー6h及び出力回路6iについては主検出手段1000a内の回路と同様の機能を有し、動作においても同様であるため詳細な説明は省略する。
上記図2から図6に示した各マイクロコントローラの処理は、予め定めた周期毎、例えば、電気角30°毎に繰返し実行するように動作する。
本実施例では、ディジタル保護制御装置を構成する各構成要素は、シリアルバスに対して全てがバス駆動ができる機能を有することを特徴としている。そのため、送信する際には特定の送信先にデータ送信するのではなく、全てのノードに対し、出力するようにする。各構成要素のノードでは送信されたデータを一斉に受信することができ、自ノードに必要なデータのみを取り込むようにして入力する。
リアルタイム性を保証するために、予め定めたタイミングで各ノードに送信権を与え、送信権を持ったノードが全てのノードに対し、データを送信するように動作させる。このようにすることで、バス権の調停に係る時間を少なくできる。
図7は、上記した内容をタイミングチャートとして表した図である。図7を用いて具体的な動作の説明をする。
タイムスロットをレギュラースロットと予備スロットに分け、予め、各スロットを規定の時間ごとに分割しておく。本実施例では、T1〜T8をレギュラー、T9〜TNを予備スロットとして分けておく。
(1)T1 スロット時にアナログ入力手段がバス権を取得し、ディジタルフィルタ演算処理結果のデータをシリアルバス上に出力する。
この時、保護制御演算手段とヒューマンインタフェース手段がデータ取得する。(その他のノードは受信したデータは不使用)
(2)T2 スロット時にディジタルI/O手段がバス権を取得し、外部機器の接点情報の入力データをシリアルバス上に出力する。
この時、保護制御演算手段とヒューマンインタフェース手段がデータ取得する。
(3)T3 スロット時に保護制御演算手段がバス権を取得し、演算結果(トリップ指令,監視結果出力)をシリアルバス上に出力する。
この時、ディジタルI/O手段とヒューマンインタフェース手段がデータ取得する。
(4)T4 スロット時にFD手段がバス権を取得し、監視結果をシリアルバス上に出力する。トリップ出力はFD手段内のディジタル出力部より直接出力する。
この時、ヒューマンインタフェース手段がデータ取得する。
(5)T5 スロット時にヒューマンインタフェース手段がバス権を取得し、相互監視のための監視データをシリアルバス上に出力する。
この時、ヒューマンインタフェース手段以外の全てのノードがデータ取得する。
上記の(1)〜(5)はレギュラースロットにて割当てられており、毎演算周期Tごとに動作する。
9スロット以降は予備タイムスロットとして割当て、毎演算周期ごとに実行しなくても良い処理用に割当てる。例えば、整定変更処理等である。図中の設定・整定データがHI手段より保護制御演算手段とFD手段にデータを送信すると、該当する保護制御演算手段とFD手段がデータを取り込み、新整定値,設定値として使用する。
次の演算周期でも上記した(1)〜(5)の処理を実行する。予備スロットでは、前周期に取り込んだ整定値,設定値を再度、シリアルバス上に出力し、HI手段が取り込み、整定値及び設定値を読み出し、送信したデータとの照合をとることで確実な整定・設定変更処理を行うことができる。
このように、予備タイムスロットを有効に使用することで、リアルタイム性が要求されない複数種類のデータの送受信ができる。
図8は送信データの構成例を示すものである。データとしては、フレームの先頭を表すフレームヘッダ,送信ノードのIDデータ,制御データ,時刻データ,実際のアプリケーションのデータ,CRC等の検定データ,フレームの終了を表すEOFで構成される。
IDデータにはバス権を取得する優先度に対応するIDコードをつけておくことで、バス権の調停を高速に確実に行うことが可能である。
優先度が低いノードでは、バス権を獲得できなかった場合、すぐにバススレーブとしてデータを受信できるように動作する。
以上、示したこれらの処理を周期Tの中で全て終了するように予め、シリアルバスを占有する時間を予め各ノード毎に割当てておくことで、ディジタル保護・制御装置として最も重要なリアルタイム性を保証するということが可能である。
このようなディジタル保護・制御装置によると、次に示すような応用展開が可能となる。
図9はシリアルバス上のアナログ入力手段及びディジタル出力手段の員数が多くなり、かつ、FD手段が削除された場合の構成を示す。
それぞれのノードにはバス権優先度に対応したID番号を与えることのみで、大幅なシステム変更せずに、拡張が容易にできる。また、削除についても、該当するデータパケットが流れないだけで、大きな影響はないため、これもシステム変更が容易にできるものである。
従って、必要なI/Oを必要な分のみ追加することで実現できるため、コスト的にも有利である。
図10は、各構成要素がハイム間に渡る場合の実施例である。10aはアナログ入力手段のみを実装したハイム1、10bはディジタル入手力手段のみを実装したハイム3、
10cは保護演算手段とヒューマンインタフェース手段のみを実装したハイム2であり、ハイム間はシリアルバスにて接続されてある。
このように、システム構成上、どうしても、実装位置を分ける必要が生じる場合があるが、このような場合においても、システム構成的には同じであるため、ハイム間に渡っても、システム変更する必要がない。当然ながら、I/Oの拡張も柔軟に行える。
図11は本発明の実施例2を表すブロック図である。
図11において、本発明の実施例2のディジタル保護制御装置11は、アナログ入力手段11a,ディジタルI/O手段11b,保護制御演算手段11cからなる主検出手段
11gと、事故検出手段11d,パネルインタフェース手段100b,LANインタフェース手段100cを含むヒューマンマシンインタフェース手段11h及び表示パネル1j,二重化したシリアルバス11i,11jから構成する。
それぞれ二重化したシリアルバス11i,11jに対応した通信インタフェース手段
111aを備えていることを特徴としている。
シリアルバス及びシリアルバスに接続された各要素の主要な動作は前記した通りである。
次に、図12及び図13を用いて本発明の特徴のシリアルバス二重化を適用した動作について説明する。
図12において、通常時のデータの流れを12a,12b,12cで表す。12aはアナログ入力手段がシリアルバスに送信したユニット内の状態を示すデータを表す。12bは保護制御演算手段がシリアルバスに送信したユニット内の状態を示すデータを表す。
12cはヒューマンインタフェース手段がシリアルバスに送信したユニット内の状態を示すデータを表す。各信号がディジタルI/O手段にて受信され、ディジタルI/O手段から装置の状態を外部に出力する。
この時、シリアルバス11iに関連するディジタルI/O手段の部位で不良が発生した場合、該シリアルバス11iを経由してのデータ受信ができなくなる。このような状況で、シリアルバス11jを利用することで情報伝達が可能となり、頑健性を高めることができ、高信頼性が図れる。
データのシリアルバスへの出力方法としては、毎回、シリアルバス11i及び11jに出力しても実現できるが、各要素の処理負担を軽減するため、通常はシリアルバス11iに出力し、不良検出時にバスを切替える方法をとることができる。
このように構成することで、高信頼度化が達成できる。
外部からセンシングしたアナログ入力情報及びディジタル信号として取り込んだ機器情報をシリアルバス経由で取り込むことができるので、演算部位と入力部および出力部位が同一ユニット内でなく、離れた位置においても装置構成ができるため、分散配置したI/O機器制御用途にも適用できる。
本発明のディジタル保護制御装置のブロック構成図である。 本発明のディジタル保護制御装置のアナログ入力手段を示すブロック構成図である。 本発明のディジタル保護制御装置のディジタル入出力手段を示すブロック構成図である。 本発明のディジタル保護制御装置の保護制御演算手段を示すブロック構成である。 本発明のディジタル保護制御装置のヒューマンインタフェース手段を示すブロック構成図である。 本発明のディジタル保護制御装置の事故検出手段を示すブロック構成図である。 本発明の動作を示すタイミングチャートを示す図である。 本発明に採用される電文構成例を示す図である。 本発明の応用実施例を示すブロック構成図である。 分散I/Oに対応した本発明の応用実施例を示すブロック構成図である。 本発明のディジタル保護制御装置の第2の実施例を表すブロック構成図である。 本発明の第2の実施例の動作を示すブロック構成図である。 本発明の第2の実施例の動作を示すブロック構成図である。
符号の説明
1,11…ディジタル保護制御装置、1a,1g…アナログ入力手段、1b,1f…ディジタル入力/出力手段、1c,1e,11c…保護制御演算手段、1i,11i,11j…シリアルバス、1j…表示パネル、2a,6a…入力変換器、2b,6b…アナログフィルタ、2c,6c…A/D変換手段、2d,3e,4b,5b,6d…マイクロコントローラ、2e,3f,4c,5c…時刻管理手段、2f,2g,4e…コントローラバス、3a,6f…入力回路、3b,6g…絶縁回路、3c,6h…補助リレー、3d,
6i…出力回路、4a,5a,100a,111a…通信インタフェース手段、4d,
5d…データセーブメモリ、10a…ハイム1、10b…ハイム2、10c…ハイム3、11a…アナログ入力手段、11b…ディジタルI/O手段、11d,1000b…事故検出手段、11g,1000a…主検出手段、11h,1000c…ヒューマンマシンインタフェース手段、100b…パネルインタフェース手段、100c…LANインタフェース手段。

Claims (6)

  1. 電力系統のアナログ交流電気量を取り組み、該アナログ交流電気量をディジタル量に変換するアナログ入力手段と、系統機器からの状態情報を取り込むディジタル入力及び前記系統機器に対する操作出力を出力するディジタル出力を行うディジタルI/O手段と、保護制御演算を行う保護制御演算手段と、事故検出手段と、装置の整定・設定操作及び状態表示を行うヒューマンインタフェース手段とを備えたディジタル保護制御装置において、
    前記アナログ入力手段,ディジタルI/O手段,保護制御演算手段,事故検出手段及びヒューマンインタフェース手段の各手段毎に保護制御機能を分割すると共にシリアルバスにて接続し、前記各手段間のデータ転送手段をシリアル通信にてデータ送受信するようにしたことを特徴とするディジタル保護制御装置。
  2. 請求項1記載のディジタル保護制御装置において、
    前記アナログ入力手段,ディジタルI/O手段,保護制御演算手段,事故検出手段及びヒューマンインタフェース手段の送信は全ての手段に対し行うようにし、かつ、データとして必要な手段のみ受信するようにしたことを特徴とするディジタル保護制御装置。
  3. 請求項1記載のディジタル保護制御装置において、
    前記アナログ入力手段,ディジタルI/O手段,保護制御演算手段,事故検出手段及びヒューマンインタフェース手段の送信タイミングを予め定めたタイミングに固定して実施するようにした時刻管理手段を備えていることを特徴とするディジタル保護制御装置。
  4. 請求項3記載のディジタル保護制御装置において、
    前記各手段が毎演算周期ごと転送するフレームとイベント発生時にのみ転送するフレームの転送時間を予め定め、それぞれが送信タイミング競合しないようにしたことを特徴とするディジタル保護制御装置。
  5. 請求項1記載のディジタル保護制御装置において、
    前記アナログ入力手段及びディジタルI/O手段と、保護制御演算手段及びヒューマンインタフェース手段とで分散して配置し、入力点数の拡張及びディジタルI/Oを任意に拡張するようにしたことをディジタル保護制御装置。
  6. 電力系統のアナログ交流電気量を取組み、該アナログ交流電気量をディジタル量に変換するアナログ入力手段と、系統機器からの状態情報を取り込むディジタル入力及び前記系統機器に対する操作出力を出力するディジタル出力を行うディジタルI/O手段と、保護制御演算を行う保護制御演算手段と、事故検出手段と、装置の整定・設定操作及び状態表示を行うヒューマンインタフェース手段とを備えたディジタル保護制御装置において、
    前記アナログ入力手段,ディジタルI/O手段,保護制御演算手段,事故検出手段及びヒューマンインタフェース手段の各手段に保護制御機能を分割すると共に、二重化したシリアルバスにて接続し、前記各手段間のデータ転送手段をシリアル通信にてデータ送受信するようにすることを特徴とするディジタル保護制御装置。

JP2004328345A 2004-11-12 2004-11-12 ディジタル保護制御装置 Expired - Fee Related JP4349264B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004328345A JP4349264B2 (ja) 2004-11-12 2004-11-12 ディジタル保護制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004328345A JP4349264B2 (ja) 2004-11-12 2004-11-12 ディジタル保護制御装置

Publications (2)

Publication Number Publication Date
JP2006141131A true JP2006141131A (ja) 2006-06-01
JP4349264B2 JP4349264B2 (ja) 2009-10-21

Family

ID=36621522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004328345A Expired - Fee Related JP4349264B2 (ja) 2004-11-12 2004-11-12 ディジタル保護制御装置

Country Status (1)

Country Link
JP (1) JP4349264B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109771A (ja) * 2006-10-25 2008-05-08 Toshiba Corp ディジタル形保護制御装置
JP2009077465A (ja) * 2007-09-18 2009-04-09 Hitachi Ltd ディジタル型保護制御装置
JP2010068700A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 保護リレー装置
JP2011200100A (ja) * 2010-02-24 2011-10-06 Hitachi Ltd 保護リレーシステム及び保護リレー装置
JP2011205814A (ja) * 2010-03-26 2011-10-13 Hitachi Ltd ディジタル保護制御装置
JP2012039735A (ja) * 2010-08-06 2012-02-23 Hitachi Ltd ディジタル保護制御装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109771A (ja) * 2006-10-25 2008-05-08 Toshiba Corp ディジタル形保護制御装置
JP2009077465A (ja) * 2007-09-18 2009-04-09 Hitachi Ltd ディジタル型保護制御装置
JP4584970B2 (ja) * 2007-09-18 2010-11-24 株式会社日立製作所 ディジタル型保護制御装置
JP2010068700A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 保護リレー装置
JP2011200100A (ja) * 2010-02-24 2011-10-06 Hitachi Ltd 保護リレーシステム及び保護リレー装置
JP2011205814A (ja) * 2010-03-26 2011-10-13 Hitachi Ltd ディジタル保護制御装置
JP2012039735A (ja) * 2010-08-06 2012-02-23 Hitachi Ltd ディジタル保護制御装置

Also Published As

Publication number Publication date
JP4349264B2 (ja) 2009-10-21

Similar Documents

Publication Publication Date Title
RU2665890C2 (ru) Система управления и передачи данных, шлюзовой модуль, модуль ввода/вывода и способ управления процессами
US11233674B2 (en) Processing of process data
US20200218215A1 (en) Circuit for coupling a field bus and a local bus
EP3376316B1 (en) Slave device, control method of slave device, information processing program and computer readable recording medium
JP4349264B2 (ja) ディジタル保護制御装置
CN110663227B (zh) 总线转换器
CN109327365B (zh) 在转角传感器与发动机控制装置或分析单元之间的数据传递方法
CN112241138A (zh) 逻辑控制装置以及列车控制系统
JP6273841B2 (ja) 通信システム及び通信制御方法
US20230161719A1 (en) Processing of process data
JP2015065498A (ja) 鉄道車両用情報伝送装置
JP6337469B2 (ja) 通信システム及び通信方法
JP4283788B2 (ja) ディジタル保護制御装置
EP1484679B1 (de) Sicherstellung von maximalen Reaktionszeiten in komplexen oder verteilten sicheren und/oder nicht sicheren Systemen
Romanov et al. Highly reliable information network for distributed control systems
US11184194B2 (en) Distributed processing of process data
US11736318B2 (en) Initialization of data bus subscribers
US11080061B2 (en) Pre-loading of instructions
CN110663230B (zh) 本地总线主机以及运行本地总线的方法
Seo et al. A reliable gateway for in-vehicle networks
US20200296165A1 (en) Method and device for operating a communication system
JP5592189B2 (ja) ディジタル保護制御装置
JPH04306029A (ja) 単方向通信における障害装置の特定方法
CN116700073A (zh) 一种基于profinet总线可配置io装置
Kim et al. A method for improving the reliability of the gateway system by using OSEK and duplication scheme

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090512

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4349264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees