JP2006139301A - 電気光学装置 - Google Patents

Abstract

【課題】電気光学装置に用いるインバータ回路に関する。
【解決手段】インバータのＮチャネル型薄膜トランジスタは、チャネル領域と、複数のＮ型の不純物領域が設けられた半導体層と、前記半導体層上に設けられたゲイト絶縁膜と、前記ゲイト絶縁膜上に設けられ、かつ前記Ｎ型の不純物の少なくとも１つと重なっているゲイト電極とを有する。
またインバータ回路のＰチャネル型薄膜トランジスタは、チャネル領域と、複数のＰ型の不純物領域が設けられた半導体層と、前記半導体層上に設けられたゲイト絶縁膜と、前記ゲイト絶縁膜上に設けられたゲイト電極と、を有する。
【選択図】図１

Description

本発明は、駆動用スイッチング素子として薄膜トランジスタ（以下ＴＦＴという）を使
用した液晶電気光学装置における画像表示方法において、特に中間的な色調や濃淡の表現
を得るための階調表示方法に関するものである。本発明は、特に、外部からいかなるアナ
ログ信号をもアクティブ素子に印加することなく、階調表示をおこなう、いわゆる完全デ
ジタル階調表示に関するものである。

液晶組成物はその物質特性から、分子軸に対して水平方向と垂直方向に誘電率が異なる
ため、外部の電解に対して水平方向に配列したり、垂直方向に配列したりさせることが容
易にできる。液晶電気光学装置は、この誘電率の異方性を利用して、光の透過光量または
散乱量を制御することでＯＮ／ＯＦＦ、すなわち明暗の表示をおこなっている。液晶材料
としては、ＴＮ（ツイステッド・ネマティック）液晶、ＳＴＮ（スーパー・ツイステッド
・ネマティック）液晶、強誘電性液晶、ポリマー液晶あるいは分散型液晶とよばれる材料
が知られている。液晶は外部電圧に対して、無限に短い時間に反応するのではなく、応答
するまでにある一定の時間がかかることが知られている。その値はそれぞれの液晶材料に
固有で、ＴＮ液晶の場合には、数１０ｍｓｅｃ、ＳＴＮ液晶の場合には数１００ｍｓｅｃ
、強誘電性液晶の場合には数１０μｓｅｃ、分散型あるいはポリマー液晶の場合には数１
０ｍｓｅｃである。

液晶を利用した電気光学装置のうちでもっとも優れた画質が得られるものは、アクティ
ブマトリクス方式を用いたものであった。従来のアクティブマトリクス型の液晶電気光学
装置では、アクティブ素子として薄膜トランジスタ（ＴＦＴ）を用い、ＴＦＴにはアモル
ファスまたは多結晶型の半導体を用い、１つの画素にＰ型またはＮ型のいずれか一方のみ
のタイプのＴＦＴを用いたものであった。即ち、一般にはＮチャネル型ＴＦＴ（ＮＴＦＴ
という）を画素に直列に連結している。そして、マトリクスの信号線に信号電圧を流し、
それぞれの信号線の直交する箇所に設けられたＴＦＴに双方から信号が印加されるとＴＦ
ＴがＯＮ状態となることを利用して液晶画素のＯＮ／ＯＦＦを個別に制御するものであっ
た。このような方法によって画素の制御をおこなうことによって、コントラストの大きい
液晶電気光学装置を実現することができる。

しかしながら、このようなアクティブマトリクス方式では、明暗や色調といった、階調
表示をおこなうことは極めて難しかった。従来、階調表示は液晶の光透過性が、印加され
る電圧の大きさによって変わることを利用する方式が検討されていた。これは、例えば、
マトリクス中のＴＦＴのソース・ドレイン間に、適切な電圧を周辺回路から供給し、その
状態でゲイト電極に信号電圧を印加することによって、液晶画素にその大きさの電圧をか
けようとするものであった。

しかしながら、このような方法では、例えば、ＴＦＴの不均質性やマトリクス配線の不
均質性のために、実際には液晶画素にかかる電圧は、各画素によって、最低でも数％も異
なってしまった。これに対し、例えば、液晶の光透過度の電圧依存性は、極めて非線型性
が強く、ある特定の電圧で急激に光透過性が変化するため、たとえ数％の違いでも、光透
過性が著しく異なってしまうことがあった。例えば、ＴＮ液晶ではＯＮ／ＯＦＦ状態の中
間状態の電位差は約１．２Ｖであり、１６階調を達成せんとする場合には、７５ｍＶの精
度で、電位差を制御する必要があった。そのため、実際には１６階調を達成することが限
界であった。

このように階調表示が困難であるということは、液晶ディスプレー装置が従来の一般的
な表示装置であるＣＲＴ（陰極線管）と競争してゆく上で極めて不利であった。

本発明は従来、困難であった階調表示を実現させるための全く新しい方法を提案するこ
とを目的とするものである。
また、本発明は、画素の配線に過大な電圧がかかるとＯＮ状態となり、電圧を取り去る作用を有する保護回路を備えた電気光学装置を提案することを目的とするものである。

保護回路は、図１０に示されるように、周辺の駆動回路と画素のあいだに設けられ、図１１と図１２で示されるような回路をいう。いずれも画素の配線に過大な電圧がかかるとＯＮ状態となり、電圧を取り去る作用を有する。これらの保護回路は、シリコンのようなドーピングされた、あるいはドーピングされていない半導体材料や、ＩＴＯのような透明導電材料、あるいは通常の配線材料を用いて構成される。したがって、画素の回路を形成するときに同時に形成することが可能である。
さて、液晶にかける電圧をアナログ的に制御することによって、その光透過性を制御す
ることが可能であることを先に述べたが、本発明人らは、液晶に電圧のかかっている時間
を制御することによって、視覚的に階調を得ることができることを見出した。

例えば、代表的な液晶材料であるＴＮ（ツイステッド・ネマチック）液晶を用いた場合
において、例えば、図１（ａ）において、Ａで示されるような矩形パルスを印加する場合
と、Ｃで示されるような矩形パルスを印加する場合を比べて見ると、Ａの方が明るいこと
を見出した。ここで、パルスの周期は１ｍｓｅｃとした。結果的には、Ａが最も明るく、
以下、Ｂ、Ｃ、Ｄの順であった。このことは全く予想外のことである。なぜならば、通常
の上記のＴＮ液晶材料においては、１ｍｓｅｃという時間はあまりにも短く、そのような
短時間にはＴＮ液晶は反応しないのである。したがって、いずれの場合にも液晶はＯＮ状
態を実現することは不可能なはずである。しかしながら、実際には液晶は中間的な濃さを
実現できた。

その具体的な原理についてはまだ詳細にわかっていない。しかしながら、本発明人らは
、この現象を利用して階調表現が可能であることを見いだしたのである。すなわち、液晶
材料が反応しないような周期で液晶材料にパルスを印加するときにパルスの幅を制御する
ことによって、中間的な明るさをデジタル制御で実現することが、まさに本発明の特徴と
するものである。本発明人らの研究の結果、このような中間的な濃度を得るためのパルス
の周期はＴＮ液晶の場合には１０ｍｓｅｃ以下が必要であることがわかった。

ここで、パルスの周期という語句について、その意味を明確にする。すなわち、この場
合には、複数のパルスを連続的に液晶に印加するのであるが、この場合のパルスの周期と
は、１つのパルスが始まってから、次のパルスが始まるまでの間の時間のことをいう。し
たがって、パルスの繰り返し周波数の逆数となる。
また、パルス幅とは、パルスが電圧状態にある時間のことをいう。したがって、図１に
おいて、例えばＣのパルス列の場合には、Ｔがパルスの周期であり、τがパルス幅である
。

同様な効果は、ＳＴＮ液晶においても、強誘電性液晶においても、また、ポリマー液晶
あるいは分散型液晶においても見られた。いずれも、その応答時間よりも短い周期のパル
スを加えることによって、中間的な色調が得られることが明らかになった。すなわち、Ｓ
ＴＮ液晶においては、１００ｍｓｅｃ以下、のぞましくは１０ｍｓｅｃ以下、強誘電性液
晶においては１０μｓｅｃ以下、のぞましくは１μｓｅｃ以下、ポリマー液晶あるいは分
散型液晶においては１０ｍｓｅｃ以下、のぞましくは１ｍｓｅｃ以下の周期のパルスを加
えることによって、階調表示が得られた。

通常は、テレビ等の画像では１秒間に３０枚の静止画が次々に繰り出されて動画を形成
する。したがって、１枚の静止画が継続する時間は約３０ｍｓｅｃである。この時間は人
間の目にはあまりにも早すぎて、文字通り『目にも止まらない』時間であり、結果として
、視覚的には静止画を１枚１枚識別することはできない。ともかく、通常の動画を得るに
は、１枚の静止画は長くても１００ｍｓｅｃ以上継続することはできない。

本発明を利用して２５６階調の階調表示をおこなうとすれば、例えば、Ｔ＝３ｍｓｅｃ
とすれば、この３ｍｓｅｃの時間を、少なくとも２５６分割しうるパルス電圧印加方法を
、画素に電圧を印加する方法として採用する必要がある。すなわち、最短で３ｍｓｅｃ／
２５６＝１１．７μｓｅｃのパルス状の電圧が画素にかかるような回路を組む必要がある
。実際には、図３に示すように、パルスのデューティー比τ／Ｔと液晶画素の光透過性は
非線型的な関係であり、２５６階調を得るためには、さらに、パルスのデューティー比を
細かく制御することが必要である。

しかも、実際の画像表示をおこなう場合には、他の画素も考慮しなければならない。実
際の画像表示装置では、例えば４００行もの行がある。すなわち、後に述べるように、マ
トリクスのアクティブ素子は１００ｎｓｅｃという極短応答性が求められる。そこで、そ
のような短時間応答性を有する回路の例を図４に示し、以下、その説明をする。

図４は本発明を実施するために必要な液晶表示装置のアクティブマトリクスの回路の例
を示す。本発明では、アクティブ素子は１００ｎｓｅｃ以下の短時間で応答することが要
求されるので高速動作する回路を組む必要がある。そのためには従来のようにＮＴＦＴあ
るいはＰＴＦＴだけでスイッチングをおこなうのではなく、図４に示されるようにＮＴＦ
ＴとＰＴＦＴとが相補的に動作するように構成された、インバータ型の回路を用いること
が必要である。

この例ではＮ×Ｍのマトリクスの例を示したものであるが、煩雑さをさけるために、そ
のうちのｎ行ｍ列近傍のみを示した。これと同じものを上下左右に展開すれば完全なもの
が得られる。

図４には、４つのインバータ回路が描かれている。各インバータ回路は少なくとも１つ
のＮＴＦＴと少なくとも１つのＰＴＦＴから構成される。ＴＦＴの数は、不良が存在した
場合に備えて、さらに増やしても構わない。この回路では、ＮＴＦＴとＰＴＦＴのゲイト
電極が信号線Ｘ_n に接続され、また、このＮＴＦＴとＰＴＦＴのソースあるいはドレイン
の一方は互いに接続され、これは画素Ｚ_n,m の電極に接続される。そして、このＮＴＦＴ
およびＰＴＦＴの他方のソースあるいはドレインは、それぞれ、信号線Ｙ _m とＹ_m に接続
されている。以下では、信号線Ｘ_1,Ｘ_2,..Ｘ_N を、集合的に、あるいは個別にＸ線とよび
、信号線Ｙ_1,Ｙ_2,..Ｙ_M を、集合的に、あるいは個別にＹ線とよぶ。また、図では画素の
キャパシタと並列に人為的にキャパシタが挿入されている。このとき挿入されたキャパシ
タは自然放電によって、画素の電圧が低下する速度を減速せしめる作用を有する。画素の
電圧の降下は画素のばらつきによって決定されるものであるので、特に本発明のように、
画素に印加される電圧が一定のものとして階調表示をおこなおうとする発明においては、
画質の低下を招くものである。しかしながら、このように画素に並列にキャパシタを挿入
することにより、画素のばらつきによる電圧降下は著しく抑えることができ、高画質を得
ることができる。

次に、このような回路を用いた場合の回路の動作例を図１（ｂ）および図２を用いて説
明する。このマトリクス回路は図１（ａ）に示されるようなパルス状の電圧を液晶セルに
印加するように動作する必要がある。そこで、このようなパルスを発生するためにＸ線お
よびＹ線に印加される信号電圧の概要を図１（ｂ）に示す。例として、４００×６４０の
マトリクスを考える。

Ｘ線に印加される信号は、例えばＸ_n 線の場合は、Ｖ（Ｘ_n ）で示されるが、これは、
周期Ｔで繰り返されるひとまとまりのパルスの中に、実は２５６個のパルス（以下、サブ
パルスという）が含まれており、さらにその２５６個のサブパルスのそれぞれは、４００
個の要素が入ったパルス列から構成されていることがわかる。ここで、４００という数字
はマトリクスの行数である。したがって、Ｘ線に印加されるパルスの最小単位はＴ＝３ｍ
ｓｅｃとすれば、２９ｎｓｅｃである。

一方、Ｙ線には、時間Ｔ／２５６の間に、図のＶ（Ｙ₁ ）、Ｖ（Ｙ_m ）、Ｖ（Ｙ_m+1 ）
、Ｖ（Ｙ₄₀₀ ）で示されるようなパルスが、それぞれのタイミングをずらして印加される
。このパルスは、上記Ｘ線に印加されるパルスの最小単位パルスよりもさらに短い必要が
ある。結局、時間Ｔの間には、各Ｙ線には、２５６回パルスが印加される。さらに、信号
線Ｙ_m と対に設けられた信号線Ｙ _m には、図１（Ｃ）に示されるように、信号線Ｙ_m に印
加される信号を補完するような信号が印加される。以下の説明では、いちいち、Ｙ _m の信
号については説明しなくとも、Ｙ_m の信号を補完するような（逆相の）信号が加えられる
ものとする。

次に、実際の回路の動作を図２に基づいて説明する。まず、第１のサブパルスがそれぞ
れのＸ線に印加される。当然のことながら、これらのサブパルスはＸ線ごとに異なる。一
方、Ｙ線には、先に述べたように、パルスが最初にＹ₁ 、次にＹ₂ というように順々に印
加されてゆく。まず、パルスがＹ₁ に印加されたときを考える。このとき、画素Ｚ_1,1 に
接続されている、アクティブ素子はＯＦＦ状態となる。すなわち、Ｙ₁ は電圧状態（Ｖ_H
）であり、かつＹ ₁ は電圧状態でない（Ｖ_L ）ので、ＰＴＦＴとＮＴＦＴはインバータと
して動作する状態になる。さらにインバータの入力Ｘ₁ はＶ_H であるから、出力は反転し
てＶ_L となる。次いで、Ｙ₂ に電圧が加わるのであるが、このとき、画素Ｚ_1,2 には電圧
のかかった状態となる。すなわち、インバータの入力Ｘ₁ はＶ_L であるからである。そし
て、その後、Ｘ₁ はＶ_L を保ったまま、Ｙ₂ はＶ_L にＹ ₂ はＶ_H に信号が反転する。する
と、ＰＴＦＴとＮＴＦＴはインバータではなく、バッファーとして機能する。そして、こ
のとき、Ｘ₁ はＶ_L であるので、この回路は動作せず、したがって、液晶セルに蓄えられ
た電荷は保持される。その後、Ｘ₁ には、Ｖ_L あるいはＶ_H の信号が加えられるが、どち
らの信号が加えられた場合であっても、この回路は動作しない。したがって、液晶セルに
蓄えられた電荷は保持され続ける。この状態は、少なくとも、次にＹ₁ がＶ_H に、Ｙ ₁ が
Ｖ_L になるまで持続する。同様に、Ｚ_1,m もＺ_1,m+1 もＺ_1,400 も、電圧状態となる、そ
の状態を持続することとなる。

このようにして、パルスが順々に印加されてゆき、Ｙ_m に印加された場合を考える。今
、４つの画素Ｚ_n,m 、Ｚ_n,m+1 、Ｚ_n+1,m 、Ｚ_n+1,m+1 に注目しているとすれば、Ｘ_n お
よびＸ_n+1 の第１のサブパルスのｍ番目および（ｍ＋１）番目に注目すればよい。Ｘ_n も
Ｘ_n+1 もｍ番目はＶ_L なので、画素Ｚ_n,m 、Ｚ_n+1,m は電圧（充電）状態になる。ついで
、Ｙ_m+1 にパルスが印加される。Ｘ_n もＸ_n+1 も（ｍ＋１）番目はＶ_L なので、この場合
も画素Ｚ_n,m+1 、Ｚ_n+1,m+1 は充電状態となる。

次に、図では省略されているが、第２のサブパルスが来たものとする。このとき、Ｘ_n
もＸ_n+1 もｍ番目および（ｍ＋１）番目がＶ_L ならば、充電状態がなくならず、以上４つ
の画素は引き続き電圧状態を継続する。その後、第（ｈ−１）のサブパルスまでは、４つ
の画素とも電圧状態が継続したものとする。

次に、サブパルスが進んで、第ｈのサブパルスが来たものとする。図では煩雑さを避け
るためにｍ番目および（ｍ＋１）番目以外は省略した。このとき、Ｘ_n もＸ_n+1 もｍ番目
はＶ_L なので、画素Ｚ_n,m 、Ｚ_n+1,m は電圧状態を継続する。しかし、Ｘ_n+1 には（ｍ＋
１）番目がＶ_H であるので、画素Ｚ_n+1,m は電圧状態が継続するものの、画素Ｚ_n+1,m+1
は、アクティブ素子の出力が電圧状態でなくなり、蓄えられていた電荷が放出され、電圧
状態は中断される。

さらに、第ｉのサブパルスが来たときには、Ｘ_n の（ｍ＋１）番目はＶ_H となったので
、Ｚ_n,m+1 の充電状態は解除される。以下、第ｊおよび第ｋのサブパルスにおいて、それ
ぞれ、Ｘ_n+1 、Ｘ_n のｍ番目がＶ_H となったので、画素Ｚ_n,m 、Ｚ_n+1,m の充電状態がぞ
れぞれ、第ｋ、第ｊのサブパルス中に中断される。このような過程を経ることによって、
図２のＶ（Ｚ）に示すように、各画素ごとに電圧状態の時間をデジタル的にコントロール
できる。

このような動作を繰り返すことにより、各画素に加わる電圧パルスの幅を図１（ａ）の
ように任意に制御することができる。

以上の説明から明らかなように、本発明を実施するにあたっては、上記のようなサブパ
ルスは、明確に定義できるパルス状のものでなければならないわけではない。説明を簡単
にするために、サブパルスという概念を持ち出したが、特に、サブパルスとサブパルスの
間が明確でなく、信号としては、ほとんど境界のないものであっても、本発明を実施でき
ることはあきらかである。さらに、説明をわかりやすくするために、信号のゼロレベルと
電圧レベルを明確にしたが、これは、液晶あるいはＴＦＴのしきい値電圧以下であるか、
以上であるかという問題だけであるので、絶対にゼロである必要はない。また、電圧とは
任意の点の電位を基準とした相対的な物理量であるので、以上の例において、パルスは逆
の極性を持つものであっても、構わないことは明らかであろう。さらに、画素の対向電極
に適当なオフセット電圧を加えても構わない。また、以上の例では、画面は１行づつ順に
走査されていったが、最初にＹ_1,Ｙ_3,Ｙ_5,... というように走査し、その後、Ｙ_2,Ｙ_4,Ｙ
_6,..というように走査する、いわゆる飛び越し走査法も可能であることは言うまでもない
。

本発明の保護回路は、図１０に示されるように、周辺の駆動回路と画素のあいだに設けられ、図１１と図１２で示されるような回路をいう。いずれも画素の配線に過大な電圧がかかるとＯＮ状態となり、電圧を取り去る作用を有する。これらの保護回路は、シリコンのようなドーピングされた、あるいはドーピングされていない半導体材料や、ＩＴＯのような透明導電材料、あるいは通常の配線材料を用いて構成される。したがって、画素の回路を形成するときに同時に形成することが可能である。
本発明では、従来のアナログ方式の階調表示に対し、デジタル方式の階調表示を行うこ
とを特徴としている。その効果として、例えば６４０×４００ドットの画素数を有する液
晶電気光学装置を想定したばあい、合計２５６，０００個のＴＦＴすべての特性をばらつ
き無く作製することは、非常に困難を有し、現実的には量産性、歩留りを考慮すると、１
６階調表示が限界と考えられているのに対し、本発明のように、全くアナログ的な信号を
加えることなく純粋にデジタル制御のみで階調表示することにより、２５６階調表示以上
の階調表示が可能となった。完全なデジタル表示であるので、ＴＦＴの特性ばらつきによ
る階調の曖昧さは全くなくなり、したがって、ＴＦＴのばらつきが少々あっても、極めて
均質な階調表示が可能であった。したがって、従来はばらつきの少ないＴＦＴを得るため
に極めて歩留りが悪かったのに対し、本発明によって、ＴＦＴの歩留りがさほど問題とさ
れなくなったため、液晶装置の歩留りは向上し、作製コストも著しく抑えることができた
。

例えば６４０×４００ドットの２５６，０００組のＴＦＴを３００ｍｍ角に作成した液
晶電気光学装置に対し通常のアナログ的な階調表示を行った場合、ＴＦＴの特性ばらつき
が約±１０％存在するために、１６階調表示が限界であった。しかしながら、本発明によ
るデジタル階調表示をおこなった場合、ＴＦＴ素子の特性ばらつきの影響を受けにくいた
めに、２５６階調表示まで可能になりカラー表示ではなんと１６，７７７，２１６色の多
彩であり微妙な色彩の表示が実現できている。テレビ映像の様なソフトを映す場合、例え
ば同一色からなる『岩』でもその微細な窪み等から微妙に色合いが異なる。自然の色彩に
近い表示を行おうとした場合、１６階調では困難を要する。本発明による階調表示によっ
て、これらの微細な色調の変化を付けることが可能になった。

本発明の実施例では、シリコンを用いたＴＦＴを中心に説明を加えたが、ゲルマニウム
を用いたＴＦＴも同様に使用できる。とくに、単結晶ゲルマニウムの電子移動度は３６０
０ｃｍ² ／Ｖｓ、ホール移動度は１８００ｃｍ² ／Ｖｓと、単結晶シリコンの値（電子移
動度で１３５０ｃｍ² ／Ｖｓ、ホール移動度で４８０ｃｍ² ／Ｖｓ）の特性を上回ってい
るため、高速動作が要求される本発明を実行する上で極めて優れた材料である。また、ゲ
ルマニウムは非晶質状態から結晶状態へ遷移する温度がシリコンに比べて低く、低温プロ
セスに向いている。また、結晶成長の際の核発生率が小さく、したがって、一般に、多結
晶成長させた場合には大きな結晶が得られる。このようにゲルマニウムはシリコンと比べ
ても遜色のない特性を有している。

本発明の技術思想を説明するために、主として液晶を用いた電気光学装置、特に表示装
置を例として説明を加えたが、本発明の思想を適用するには、なにも表示装置である必要
はなく、いわゆるプロジェクション型テレビやその他の光スイッチ、光シャッターであっ
てもよい。さらに、電気光学材料も液晶に限らず、電界、電圧等の電気的な影響を受けて
光学的な特性の変わるものであれば、本発明を適用できることは明らかであろう。

本実施例では図４に示すような回路構成を用いた液晶表示装置を用いて、壁掛けテレビ
を作製したので、その説明を行う。またその際のＴＦＴは、レーザーアニールを用いた多
結晶シリコンとした。

この回路構成に対応する実際の電極等の配置構成を１つの画素について、図５に示して
いる。まず、本実施例で使用する液晶パネルの作製方法を図６を使用して説明する。図６
（Ａ）において、石英ガラス等の高価でない７００℃以下、例えば約６００℃の熱処理に
耐え得るガラス５０上にマグネトロンＲＦ（高周波) スパッタ法を用いてブロッキング層
５１としての酸化珪素膜を１００〜３００ｎｍの厚さに作製する。プロセス条件は酸素１
００％雰囲気、成膜温度１５０℃、出力４００〜８００Ｗ、圧力０．５Ｐａとした。タ−
ゲットに石英または単結晶シリコンを用いた成膜速度は３〜１０ｎｍ／分であった。

この上にシリコン膜をプラズマＣＶＤ法により珪素膜５２を作製した。成膜温度は２５
０℃〜３５０℃で行い本実施例では３２０℃とし、モノシラン(SiH₄)を用いた。モノシラ
ン(SiH₄)に限らず、ジシラン(Si₂H₆) またトリシラン(Si₃H₈) を用いてもよい。これらを
ＰＣＶＤ装置内に３Ｐａの圧力で導入し、１３．５６ＭＨｚの高周波電力を加えて成膜し
た。この際、高周波電力は０．０２〜０．１０Ｗ／ｃｍ² が適当であり、本実施例では０
．０５５Ｗ／ｃｍ² を用いた。また、モノシラン(SiH₄)の流量は２０ＳＣＣＭとし、その
時の成膜速度は約１２ｎｍ/ 分であった。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電
圧（Ｖth）を概略同一に制御するため、ホウ素をジボランを用いて１×10¹⁵〜１×10¹⁸cm
^-3の濃度として成膜中に添加してもよい。またＴＦＴのチャネル領域となるシリコン層の
成膜にはこのプラズマＣＶＤだけでなく、スパッタ法、減圧ＣＶＤ法を用いても良く、以
下にその方法を簡単に述べる。

スパッタ法で行う場合、スパッタ前の背圧を１×10^-5Ｐａ以下とし、単結晶シリコンを
タ−ゲットとして、アルゴンに水素を２０〜８０％混入した雰囲気で行った。例えばアル
ゴン２０％、水素８０％とした。成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパ
ッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであった。

減圧気相法で形成する場合、結晶化温度よりも１００〜２００℃低い４５０〜５５０℃
、例えば５３０℃でジシラン(Si₂H₆) またはトリシラン(Si₃H₈) をＣＶＤ装置に供給して
成膜した。反応炉内圧力は３０〜３００Ｐａとした。成膜速度は５〜２５ｎｍ/ 分であっ
た。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧（Ｖth）を概略同一に制御するため
、ホウ素をジボランを用いて１×10¹⁵〜１×10¹⁸cm^-3の濃度として成膜中に添加してもよ
い。

これらの方法によって形成された被膜は、酸素が５×10²¹cm^-3以下であることが好まし
い。結晶化を助長させるためには、酸素濃度を７×10¹⁹cm^-3以下、好ましくは１×10¹⁹cm
^-3以下とすることが望ましいが、少なすぎると、バックライトによりオフ状態のリ−ク電
流が増加してしまうため、この濃度を選択した。この酸素濃度が高いと、結晶化させにく
く、レーザーアニ−ル温度を高くまたはレーザーアニ−ル時間を長くしなければならない
。水素は４×10²⁰cm^-3であり、珪素４×10²²cm^-3として比較すると１原子％であった。

また、ソ−ス、ドレインに対してより結晶化を助長させるため、酸素濃度を７×10¹⁹cm
^-3以下、好ましくは１×10¹⁹cm^-3以下とし、ピクセル構成するＴＦＴのチャネル形成領域
のみに酸素をイオン注入法により５×10²⁰〜５×10²¹cm^-3となるように添加してもよい。
上記方法によって、アモルファス状態の珪素膜を５０〜５００ｎｍ、本実施例では１００
ｎｍの厚さに成膜した。

その後、フォトレジスト５３をマスクＰ１を用いてソース・ドレイン領域のみ開孔した
パターンを形成した。その上に、プラズマＣＶＤ法によりｎ型の活性層となる珪素膜５４
を作製した。成膜温度は２５０℃〜３５０℃でおこない、本実施例では３２０℃とし、モ
ノシラン(SiH₄)とモノシランベースのフォスフィン(PH₃) ３％濃度のものを用いた。これ
らをＰＣＶＤ装置内５Ｐａの圧力でに導入し、１３．５６ＭＨｚの高周波電力を加えて成
膜した。この際、高周波電力は０．０５〜０．２０Ｗ／ｃｍ² が適当であり、本実施例で
は０．１２０Ｗ／ｃｍ² を用いた。

この方法によって出来上がったｎ型シリコン層の比導電率は２×１０^-1〔Ωｃｍ^-1〕程
度となった。膜厚は５ｎｍとした。こうして、図６（Ａ）を得た。その後リフトオフ法を
用いて、レジスト５３を除去し、ソース・ドレイン領域５５、５６を形成した。

同様のプロセスを用いて、ｐ型の活性層を形成した。その際の導入ガスは、モノシラン
(SiH₄)とモノシランベースのジボラン(B₂H₆)５％濃度のものを用いた。これらをＰＣＶＤ
装置内に４Ｐａの圧力でに導入し、１３．５６ＭＨｚの高周波電力を加えて成膜した。こ
の際、高周波電力は０．０５〜０．２０Ｗ／ｃｍ² が適当であり、本実施例では０．１２
０Ｗ／ｃｍ² を用いた。この方法によって出来上がったｐ型シリコン層の比導電率は５×
１０^-2〔Ωｃｍ^-1〕程度となった。膜厚は５ｎｍとした。こうして、図６（Ｂ）を得た。
その後Ｎ型領域と同様にリフトオフ法を用いて、ソース・ドレイン領域５９、６０を形成
した。その後、マスクＰ３を用いて珪素膜５２をエッチング除去し、Ｎチャネル型薄膜ト
ランジスタ用アイランド領域６３とＰチャネル型薄膜トランジスタ用アイランド領域６４
を形成した。

その後、図６（Ｃ）に示すように、ＸｅＣｌエキシマレーザーを用いて、ソース・ドレ
イン・チャネル領域をレーザーアニールすると同時に、活性層にレーザードーピングを行
なった。この時のレーザーエネルギーは、閾値エネルギーが１３０ｍＪ／ｃｍ² で、膜厚
全体が溶融するには２２０ｍＪ／ｃｍ² が必要となる。しかし、最初から２２０ｍＪ／ｃ
ｍ² 以上のエネルギーを照射すると、膜中に含まれる水素が急激に放出されるために、膜
の破壊が起きる。そのために低エネルギーで最初に水素を追い出した後に溶融させる必要
がある。本実施例では最初１５０ｍＪ／ｃｍ² で水素の追い出しを行なった後、２３０ｍ
Ｊ／ｃｍ² で結晶化をおこなった。

この上に酸化珪素膜をゲイト絶縁膜として５０〜２００ｎｍ例えば１００ｎｍの厚さに
形成した。これはブロッキング層としての酸化珪素膜の作製と同一条件とした。この成膜
中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。

この後、この上側にリンが１〜５×10²¹cm^-3の濃度に入ったシリコン膜またはこのシリ
コン膜とその上にモリブデン(Mo)、タングステン(W),MoSi₂ またはWSi₂との多層膜を形成
した。これを第４のフォトマスクＰ４にてパタ−ニングして図６(D) を得た。ＮＴＦＴ用
のゲイト電極６６、ＰＴＦＴ用のゲイト電極６７を形成した。例えばチャネル長７μｍ、
ゲイト電極としてリンド−プ珪素を０．２μｍ、その上にモリブデンを０．３μｍの厚さ
に形成した。同時に、図７（Ｄ’）に示すように、ゲイト配線６５とそれに並行して配置
された配線６８もパターニングした。

また、ゲート電極材料としては、上記材料以外に、例えばアムミニウム（Ａｌ）も使用
することができる。アルミニウムを用いた場合、これを第４のフォトマスクＰ４にてパタ
−ニング後、その表面を陽極酸化することで、セルファライン工法が適用可能なため、ソ
ース・ドレインのコンタクトホールをよりゲートに近い位置に形成することが出来るため
、移動度、スレッシュホールド電圧の低減からさらにＴＦＴの特性を上げることができる
。

かくすると、４００℃以上にすべての工程で温度を加えることがなくＣ／ＴＦＴを作る
ことができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本
発明の大画面の液晶表示装置にきわめて適したプロセスであるといえる。

図６（Ｅ）において、層間絶縁物６９を前記したスパッタ法により酸化珪素膜の形成と
して行った。この酸化珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用いて
もよい。例えば０．２〜０．６μｍの厚さに形成し、その後、第５のフォトマスクＰ５を
用いて電極用の窓７９を形成した。その後、さらに、これら全体にアルミニウムを０．３
μｍの厚みにスパッタ法により形成し第６のフォトマスクＰ６を用いてリ−ド７４および
コンタクト７３、７５を作製した。こうして、図６（Ｅ）と図７（Ｅ’）を得た。その後
、表面を平坦化用有機樹脂７７、例えば透光性ポリイミド樹脂を塗布形成し、再度の電極
穴あけを第７のフォトマスクＰ７にて行った。さらに、これら全体にＩＴＯ（インジウム
酸化錫）を０．１μｍの厚みにスパッタ法により形成し第８のフォトマスクＰ８を用いて
画素電極７１を形成した。このＩＴＯは室温〜１５０℃で成膜し、２００〜４００℃の酸
素または大気中のアニ−ルにより成就した。こうして、図６（Ｆ）と図７（Ｆ’）を得た
。図７（Ｆ’）のＡ−Ａ’の断面図を図７（Ｇ）に示す。実際には、この上に液晶材料を
はさんで、対向電極が設けられ、図に示すように対向電極と電極７１の間に静電容量が生
じる。それと同時に配線６８と電極７１との間にも静電容量が生じる。そして、配線６８
を対向電極と同電位に保つことによって、図４に示したように、液晶画素に並列に容量が
挿入された回路を構成することとなる。特に本実施例のように配置することによって、配
線６８はゲイト配線６５と並行であるので、２配線間の寄生容量が少なく、したがって、
ゲイト配線を伝播する信号の減衰や遅延を減らす効果がある。

また、このようにして形成された配線６８は、接地して使用される場合には、各マトリ
クスの終端に設けられる保護回路の接地線として使用できる。保護回路は、図１０に示さ
れるように、周辺の駆動回路と画素のあいだに設けられ、図１１と図１２で示されるよう
な回路をいう。いずれも画素の配線に過大な電圧がかかるとＯＮ状態となり、電圧を取り
去る作用を有する。これらの保護回路は、シリコンのようなドーピングされた、あるいは
ドーピングされていない半導体材料や、ＩＴＯのような透明導電材料、あるいは通常の配
線材料を用いて構成される。したがって、画素の回路を形成するときに同時に形成するこ
とが可能である。

このことは、例えば、図１１の各保護回路が、ＮＴＦＴやＰＴＦＴ、あるいはそれらを
あわせたＣ／ＴＦＴで構成されていることから明らかであろう。また、図１２の保護回路
はＴＦＴは使用されないが、ダイオードは、例えばＰＩＮ接合によって構成され、また、
特にツェナー特性を重視するダイオードはＮＩＮ、ＰＩＰ、あるいはＮＰＮ、ＰＮＰとい
った構造を有し、いちいち説明するまでもなく、本実施例で示した作製方法を援用するこ
とによって作製されうることは自明である。

さて、以上のようにして得られたＴＦＴの電気的な特性はＰＴＦＴで移動度は４０（cm
²/Vs）、Ｖthは−５．９（Ｖ）で、ＮＴＦＴで移動度は８０（cm²/Vs）、Ｖthは５．０（
Ｖ）であった。

上記の様な方法に従って作製された液晶電気光学装置用の一方の基板を得ることが出来
た。この液晶表示装置の電極等の配置の様子を図５に示している。本発明によるインバー
タを構成するＴＦＴが信号線Ｙ₁ とＹ ₁ の間、およびＹ₂ とＹ ₂ の間に、信号線Ｘ₁ 、Ｘ
₂ に平行に設けられている。このようなマトリクス構成をを左右、上下に繰り返すことに
より、６４０×４８０、１２８０×９６０といった大画素の液晶表示装置とすることがで
きる。本実施例では１９２０×４００とした。この様にして第１の基板を得た。

他方の基板の作製方法を図８に示す。ガラス基板上にポリイミドに黒色顔料を混合した
ポリイミド樹脂をスピンコート法を用いて１μｍの厚みに成膜し、第９のフォトマスクＰ
９を用いてブラックストライプ８１を作製した。その後、赤色顔料を混合したポリイミド
樹脂をスピンコート法を用いて１μｍの厚みに成膜し、第１０のフォトマスクＰ１０を用
いて赤色フィルター８３を作製した。同様にしてマスクＰ１１、Ｐ１２を使用し、緑色フ
ィルター８５および青色フィルター８６を作製した。これらの作製中各フィルターは３５
０℃にて窒素中で６０分の焼成を行なった。その後、やはりスピンコート法を用いて、レ
ベリング層８９を透明ポリイミドを用いて作製した。

その後、これら全体にＩＴＯ（インジューム酸化錫）を０．１μｍの厚みにスパッタ法
により形成し第１０のフォトマスクＰ１０を用いて共通電極９０を形成した。このＩＴＯ
は室温〜１５０℃で成膜し、２００〜３００℃の酸素または大気中のアニ−ルにより成就
し、第２の基板を得た。

前記基板上に、オフセット法を用いて、ポリイミド前駆体を印刷し、非酸化性雰囲気た
とえば窒素中にて３５０℃１時間焼成を行った。その後、公知のラビング法を用いて、ポ
リイミド表面を改質し、少なくとも初期において、液晶分子を一定方向に配向させる手段
を設けた。

その後、前記第一の基板と第二の基板によって、ネマチック液晶組成物を挟持し、周囲
をエポキシ性接着剤にて固定した。基板上のリードにＴＡＢ形状の駆動ＩＣと共通信号、
電位配線を有するＰＣＢを接続し、外側に偏光板を貼り、透過型の液晶電気光学装置を得
た。これと冷陰極管を３本配置した後部照明装置、テレビ電波を受信するチューナーを接
続し、壁掛けテレビとして完成させた。従来のＣＲＴ方式のテレビと比べて、平面形状の
装置となったために、壁等に設置することも出来るようになった。この液晶テレビの動作
は図１、図２に示したものと、実質的に同等な信号を液晶画素に印加することにより確認
された。

本実施例では図４に示すような回路構成を用いた液晶表示装置を用いて、壁掛けテレビを
作製したので、その説明を行う。またその際のＴＦＴは、レーザーアニールを用いた多結
晶シリコンとした。

以下では、ＴＦＴ部分の作製方法について図９にしたがって記述する。図９（Ａ）にお
いて、石英ガラス等の高価でない７００℃以下、例えば約６００℃の熱処理に耐え得るガ
ラス１００上にマグネトロンＲＦ（高周波) スパッタ法を用いてブロッキング層１０１と
しての酸化珪素膜を１００〜３００ｎｍの厚さに作製する。プロセス条件は酸素１００％
雰囲気、成膜温度１５℃、出力４００〜８００Ｗ、圧力０．５Ｐａとした。タ−ゲットに
石英または単結晶シリコンを用いた成膜速度は３〜１０ｎｍ／分であった。

この上にシリコン膜をプラズマＣＶＤ法により珪素膜１０２を作製した。成膜温度は２
５０℃〜３５０℃で行い本実施例では３２０℃とし、モノシラン(SiH₄)を用いた。モノシ
ラン(SiH₄)に限らず、ジシラン(Si₂H₆) またトリシラン(Si₃H₈) を用いてもよい。これら
をＰＣＶＤ装置内に３Ｐａの圧力で導入し、１３．５６ＭＨｚの高周波電力を加えて成膜
した。この際、高周波電力は０．０２〜０．１０Ｗ／ｃｍ² が適当であり、本実施例では
０．０５５Ｗ／ｃｍ² を用いた。また、モノシラン(SiH₄)の流量は２０ＳＣＣＭとし、そ
の時の成膜速度は約１２０Å/ 分であった。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド
電圧（Ｖth）を概略同一に制御するため、ホウ素をジボランを用いて１×10¹⁵〜１×10¹⁸
cm^-3の濃度として成膜中に添加してもよい。またＴＦＴのチャネル領域となるシリコン層
の成膜にはこのプラズマＣＶＤだけでなく、スパッタ法、減圧ＣＶＤ法を用いても良く、
以下にその方法を簡単に述べる。

スパッタ法で行う場合、スパッタ前の背圧を１×10^-5Ｐａ以下とし、単結晶シリコンを
タ−ゲットとして、アルゴンに水素を２０〜８０％混入した雰囲気で行った。例えばアル
ゴン２０％、水素８０％とした。成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパ
ッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであった。

減圧気相法で形成する場合、結晶化温度よりも１００〜２００℃低い４５０〜５５０℃
、例えば５３０℃でジシラン(Si₂H₆) またはトリシラン(Si₃H₈) をＣＶＤ装置に供給して
成膜した。反応炉内圧力は３０〜３００Ｐａとした。成膜速度は５〜２５ｎｍ/ 分であっ
た。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧（Ｖth）を概略同一に制御するため
、ホウ素をジボランを用いて１×10¹⁵〜１×10¹⁸cm^-3の濃度として成膜中に添加してもよ
い。

これらの方法によって形成された被膜は、酸素が５×10²¹cm^-3以下であることが好まし
い。結晶化を助長させるためには、酸素濃度を７×10¹⁹cm^-3以下、好ましくは１×10¹⁹cm
^-3以下とすることが望ましいが、少なすぎると、バックライトによりオフ状態のリ−ク電
流が増加してしまうため、この濃度を選択した。この酸素濃度が高いと、結晶化させにく
く、レーザーアニ−ル温度を高くまたはレーザーアニ−ル時間を長くしなければならない
。水素は４×10²⁰cm^-3であり、珪素４×10²²cm^-3として比較すると１原子％であった。

また、ソ−ス、ドレインに対してより結晶化を助長させるため、酸素濃度を７×10¹⁹cm
^-3以下、好ましくは１×10¹⁹cm^-3以下とし、ピクセル構成するＴＦＴのチャネル形成領域
のみに酸素をイオン注入法により５×10²⁰〜５×10²¹cm^-3となるように添加してもよい。
上記方法によって、アモルファス状態の珪素膜を５０〜５００ｎｍ、本実施例では１００
ｎｍの厚さに成膜した。

その後、フォトレジスト１０３をマスクＰ１を用いてＮＴＦＴのソース・ドレイン領域
となるべき領域のみ開孔したパターンを形成した。そして、レジスト１０３をマスクとし
て、リンイオンをイオン注入法により、２×１０¹⁴〜５×１０¹⁶ｃｍ^-2、好ましくは２×
１０¹⁶ｃｍ^-2だけ、注入し、ｎ型不純物領域１０４を形成した。その後、レジスト１０３
は除去された。

同様に、レジスト１０５を塗布し、マスクＰ２を用いて、ＰＴＦＴのソース・ドレイン
領域となるべき領域のみ開孔したパターンを形成した。そして、レジスト１０５をマスク
として、ｐ型の不純物領域１０６を形成した。不純物としては、ホウソを用い、やはりイ
オン注入法を用いて、２×１０¹⁴〜５×１０¹⁶ｃｍ^-2、好ましくは２×１０¹⁶ｃｍ^-2だけ
、不純物を導入した。このようにして。図９（Ｂ）を得た。

その後、珪素膜１０２上に、厚さ５０〜３００ｎｍ、例えば、１００ｎｍの酸化珪素被
膜１０７を、上記のＲＦスパッタ法によって形成した。そして、ＸｅＣｌエキシマレーザ
ーを用いて、ソース・ドレイン・チャネル領域をレーザーアニールによって、結晶化・活
性化した。この時のレーザーエネルギーは、閾値エネルギーが１３０ｍＪ／ｃｍ² で、膜
厚全体が溶融するには２２０ｍＪ／ｃｍ² が必要となる。しかし、最初から２２０ｍＪ／
ｃｍ² 以上のエネルギーを照射すると、膜中に含まれる水素が急激に放出されるために、
膜の破壊が起きる。そのために低エネルギーで最初に水素を追い出した後に溶融させる必
要がある。本実施例では最初１５０ｍＪ／ｃｍ² で水素の追い出しを行なった後、２３０
ｍＪ／ｃｍ² で結晶化をおこなった。さらに、レーザーアニール終了後は酸化珪素膜１０
７は取り去った。

その後、フォトマスクＰ３によって、アイランド状のＮＴＦＴ領域１１１とＰＴＦＴ領
域１１２を形成した。この上に酸化珪素膜１０８をゲイト絶縁膜として５０〜２００ｎｍ
例えば１００ｎｍの厚さに形成した。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせても
よい。

この後、この上側にリンが１〜５×10²¹cm^-3の濃度に入ったシリコン膜またはこのシリ
コン膜とその上にモリブデン(Mo)、タングステン(W),MoSi₂ またはWSi₂との多層膜を形成
した。これを第４のフォトマスクＰ４にてパタ−ニングして図９(D) を得た。ＮＴＦＴ用
のゲイト電極１０９、ＰＴＦＴ用のゲイト電極１１０を形成した。例えばチャネル長７μ
ｍ、ゲイト電極としてリンド−プ珪素を０．２μｍ、その上にモリブデンを０．３μｍの
厚さに形成した。図には示されていないが、実施例１の場合と同様にゲイト配線とそれに
平行な配線も形成した。

この配線の材料としては、上記の材料以外にも、例えばアルミニウム（Ａｌ）を用いる
ことも可能である。アルミニウムを用いた場合、これを第４のフォトマスクＰ４にてパタ
−ニング後、その表面を陽極酸化することで、セルファライン工法が適用可能なため、ソ
ース・ドレインのコンタクトホールをよりゲートに近い位置に形成することが出来るため
、移動度、スレッシュホールド電圧の低減からさらにＴＦＴの特性を上げることができる
。

かくすると、４００℃以上にすべての工程で温度を加えることがなくＣ／ＴＦＴを作る
ことができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本
発明の大画面の液晶表示装置にきわめて適したプロセスであるといえる。

図９（Ｅ）において、層間絶縁物１１３を前記したスパッタ法により酸化珪素膜の形成
として行った。この酸化珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用い
てもよい。例えば０．２〜０．６μｍの厚さに形成し、その後、第５のフォトマスクＰ５
を用いて電極用の窓１１７を形成した。その後、さらに、これら全体にアルミニウムを０
．３μｍの厚みにスパッタ法により形成し第６のフォトマスクＰ６を用いてリ−ド１１６
およびコンタクト１１４、１１５を作製した後、表面を平坦化用有機樹脂１１９、例えば
透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけを第７のフォトマスクＰ７にて行
った。さらに、これら全体にＩＴＯ（インジウム酸化錫）を０．１μｍの厚みにスパッタ
法により形成し第８のフォトマスクＰ８を用いて画素電極１１８を形成した。このＩＴＯ
は室温〜１５０℃で成膜し、２００〜４００℃の酸素または大気中のアニ−ルにより成就
した。

得られたＴＦＴの電気的な特性はＰＴＦＴで移動度は３５（cm²/Vs）、Ｖthは−５．９
（Ｖ）で、ＮＴＦＴで移動度は９０（cm²/Vs）、Ｖthは４．８（Ｖ）であった。

上記の様な方法に従って作製された液晶電気光学装置用の一方の基板を得ることが出来
た。他方の基板の作製方法は実施例１と同じであるので省略する。その後、前記第一の基
板と第二の基板によって、ネマチック液晶組成物を挟持し、周囲をエポキシ性接着剤にて
固定した。基板上のリードにＴＡＢ形状の駆動ＩＣと共通信号、電位配線を有するＰＣＢ
を接続し、外側に偏光板を貼り、透過型の液晶電気光学装置を得た。これと冷陰極管を３
本配置した後部照明装置、テレビ電波を受信するチューナーを接続し、壁掛けテレビとし
て完成させた。従来のＣＲＴ方式のテレビと比べて、平面形状の装置となったために、壁
等に設置することも出来るようになった。この液晶テレビの動作は図１、図２に示したも
のと、実質的に同等な信号を液晶画素に印加することにより確認された。

本発明による駆動波形の例を示す。 本発明による駆動波形の例を示す。 本発明による液晶の階調表示特性の例を示す。 本発明によるマトリクス構成の例を示す。 実施例による素子の平面構造を示す。 実施例によるＴＦＴのプロセスを示す。 実施例によるＴＦＴのプロセスを示す。 実施例によるカラーフィルターの工程を示す。 実施例によるＴＦＴのプロセスを示す。 実施例における保護回路の接続例を示す。 実施例における保護回路の例を示す。 実施例における保護回路の例を示す。

Claims (4)

1. 複数の信号線と配線と複数の画素とを有する表示部と、保護回路とを有し、
   前記複数の画素各々は第１の薄膜トランジスタと容量素子とを有し、
   前記容量素子の一方の電極は前記第１の薄膜トランジスタのソースまたはドレインと電気的に接続され、他方の電極は前記配線と電気的に接続され、
   前記信号線は前記第１の薄膜トランジスタのゲートに電気的に接続され、
   前記保護回路は第２の薄膜トランジスタを有し、前記複数の信号線に１つずつ電気的に接続され、
   前記第２の薄膜トランジスタのソース及びドレインの一方とゲートとは電気的に接続され、
   前記第２の薄膜トランジスタのソースまたはドレインは前記配線と電気的に接続されていることを特徴とする電気光学装置。
2. 複数の信号線と配線と複数の画素とを有する表示部と、保護回路とを有し、
   前記複数の画素各々は第１の薄膜トランジスタと容量素子とを有し、
   前記容量素子の一方の電極は前記第１の薄膜トランジスタのソースまたはドレインと電気的に接続され、他方の電極は前記配線と電気的に接続され、
   前記信号線は前記第１の薄膜トランジスタのソースまたはドレインに電気的に接続され、
   前記保護回路は第２の薄膜トランジスタを有し、前記複数の信号線に１つずつ電気的に接続され、
   前記第２の薄膜トランジスタのソース及びドレインの一方とゲートとは電気的に接続され、
   前記第２の薄膜トランジスタのソースまたはドレインは前記配線と電気的に接続されていることを特徴とする電気光学装置。
3. 複数の信号線と配線と複数の画素とを有する表示部と、保護回路とを有し、
   前記複数の画素各々は第１の薄膜トランジスタと容量素子とを有し、
   前記容量素子の一方の電極は前記第１の薄膜トランジスタのソースまたはドレインと電気的に接続され、他方の電極は前記配線と電気的に接続され、
   前記信号線は前記第１の薄膜トランジスタのゲートに電気的に接続され、
   前記保護回路は第２の薄膜トランジスタを有し、前記複数の信号線に１つずつ電気的に接続され、
   前記第２の薄膜トランジスタのソース及びドレインの一方とゲートとは電気的に接続され、
   前記第２の薄膜トランジスタのソースまたはドレインは前記配線と電気的に接続されている電気光学装置を用いたことを特徴とするテレビ。
4. 複数の信号線と配線と複数の画素とを有する表示部と、保護回路とを有し、
   前記複数の画素各々は第１の薄膜トランジスタと容量素子とを有し、
   前記容量素子の一方の電極は前記第１の薄膜トランジスタのソースまたはドレインと電気的に接続され、他方の電極は前記配線と電気的に接続され、
   前記信号線は前記第１の薄膜トランジスタのソースまたはドレインに電気的に接続され、
   前記保護回路は第２の薄膜トランジスタを有し、前記複数の信号線に１つずつ電気的に接続され、
   前記第２の薄膜トランジスタのソース及びドレインの一方とゲートとは電気的に接続され、
   前記第２の薄膜トランジスタのソースまたはドレインは前記配線と電気的に接続されている電気光学装置を用いたことを特徴とするテレビ。

Images