JP2006136092A - 電子装置 - Google Patents

Abstract

【課題】ラインフィルタを形成するインダクタに発生した誘起電圧が原因となる素子破壊や絶縁破壊を防止する。
【解決手段】商用電源を負荷部である整流平滑回路２に導く商用電源経路ＡＣ１，ＡＣ２に挿入されたラインフィルタ１を有する電子装置において、ラインフィルタ１を形成する一対のインダクタＬ１，Ｌ２のそれぞれにサージアブソーバＳＡ１，ＳＡ２を並列に接続している。
【選択図】 図１

Description

本発明は、商用電源を商用電源の負荷部に導く経路にラインフィルタが設けられた電子装置に係り、より詳細には、ラインフィルタを形成する一対のインダクタのそれぞれにサージアブソーバを並列に接続した電子装置に関するものである。

商用電源を一次側電源として、デジタル回路の動作電源となる直流出力を生成するスイッチング電源を有する電子装置では、装置内部で発生した高周波ノイズが、商用電源の経路（以下ではＡＣ経路）を介して、装置外部に漏れだすことを防止するため、ＡＣ経路にはラインフィルタが挿入されている。また、雷等を原因とするサージノイズがＡＣ経路に飛び込むときにも、サージノイズによるスイッチング電源の回路破壊や一次側と二次側との間の絶縁破壊を防止するため、ＡＣ経路にはサージノイズを吸収する素子が設けられている。

図２は、上記した保護のための回路（第１の従来技術とする）を示しており、ラインフィルタ５１の入力側にコンデンサＣ１１を接続するとともに、ラインフィルタ５１の出力側にもコンデンサＣ１２を接続している。また、ＡＣ経路ＡＣ１１，ＡＣ１２に飛び込んだコモンモードの雷サージノイズがラインフィルタ５１に流れる場合、ラインフィルタ５１のインダクタＬ１１，１２には、サージノイズの影響によって、極めて高圧の誘起電圧が発生する。また、発生した誘起電圧は、図示されない回路に流れ込み、流れ込んだ回路を破壊する恐れがある。

このため、同図（Ａ）に示したように、ＡＣ経路ＡＣ１１，ＡＣ１２のニュートラル線ＡＣ１２の側に挿入されたインダクタＬ１２に並列にアレスタ５３を接続したり、同図（Ｂ）に示したように、ＡＣ経路ＡＣ１１，ＡＣ１２のライブ線ＡＣ１１の側に挿入されたインダクタＬ１１に並列にアレスタ５３を接続している。また、同図（Ｃ）に示したように、インダクタＬ１１の入力側の端子とインダクタＬ１２の出力側の端子との間にアレスタ５３を接続する構成も併せて開示されている（例えば、特許文献１参照）。

また、以下に示す技術が提案されている（第２の従来技術とする）。すなわち、この技術では、図３に示したように、商用電源をラインフィルタ５５に導く一対のＡＣ経路の間に、ノーマルモードのサージノイズを吸収するためのバリスタＺＲ１を接続している。また、前記ＡＣ経路の一方の経路５８に挿入されたインダクタＬ１６の入力側と接地レベルとの間に、サージノイズを吸収するバリスタＺＲ２を接続し、前記インダクタＬ１６の出力側と接地レベルとの間にコンデンサＣ１５を接続している。また、インダクタＬ１６に並列にバリスタＺＲ３を接続している。このため、サージノイズが侵入したとき、インダクタＬ１５とコンデンサＣ１５とが共振することによってインダクタＬ１６に発生する二次的サージ電圧が、バリスタＺＲ３によって低い電圧に抑制されるとされている（例えば、特許文献２参照）。
特開平６−２３３４５３号公報 特開平１１−２７８５６号公報

ＡＣ経路に侵入したサージノイズによる破壊の原因の１つは、特許文献１の第００１１段落に記載されているように、サージノイズがＡＣ経路に侵入したとき、サージノイズの影響によって、インダクタＬ１１，Ｌ１２に発生する極めて高圧の誘起電圧となっている。そして、第１の従来技術は、この誘起電圧を低い電圧に抑制する技術となっているが、第１の従来技術を適用した実機を用いて、サージノイズに対する耐圧試験を行うと、比較的低い電圧のサージノイズをＡＣ経路ＡＣ１１，ＡＣ１２に重畳するときにも、サージノイズによって素子破壊や絶縁破壊を生じることがある。この原因について以下に説明する。

図２（Ａ）に示す構成においては、インダクタＬ１２に発生する誘起電圧は、アレスタ５３に直接に導かれる。従って、インダクタＬ１２に発生する誘起電圧は、アレスタ５３の特性により定まる値に抑制される。しかし、インダクタＬ１１に発生する誘起電圧は、コンデンサＣ１１を介してアレスタ５３に導かれるとともに、コンデンサＣ１２を介してアレスタ５３に導かれるに過ぎない。従って、コンデンサＣ１１，Ｃ１２のそれぞれの端子間に電圧が発生するときでは、インダクタＬ１１に発生する誘起電圧は、アレスタ５３によって抑制される電圧に、コンデンサＣ１１，Ｃ１２のそれぞれの端子間に発生する電圧を加算した値となる。

一方、コンデンサＣ１１，Ｃ１２のそれぞれの端子間に発生する電圧は、周波数特性が極めて良好な、従って、高価な素子を用いる場合には低い値に抑制されるが、安価な素子を用いる場合には、低い値に抑制できないことがある。従って、この場合では、インダクタＬ１１に発生した誘起電圧の抑制が不充分となり、素子破壊や絶縁破壊を招き易くなる。図２（Ｂ）に示す構成の場合も同様であり、このときでは、インダクタＬ１２に発生する誘起電圧の抑制が不充分となる。

図２（Ｃ）に示す構成を用いる場合では、インダクタＬ１１に発生する誘起電圧は、コンデンサＣ１２を介してアレスタ５３に導かれ、インダクタＬ１２に発生する誘起電圧は、コンデンサＣ１１を介してアレスタ５３に導かれる。つまり、アレスタ５３による抑制電圧に加算される電圧は、コンデンサＣ１１の端子間電圧、または、コンデンサＣ１２の端子間電圧の一方に限られることになり、コンデンサＣ１１の端子間電圧とコンデンサＣ１２の端子間電圧とを加算した値の１／２となる。

しかし、コンデンサＣ１１，Ｃ１２の端子間電圧は、サージノイズが侵入しないときでは、商用電源の電圧に等しい電圧となっている。すなわち、約−２８０Ｖ〜約２８０Ｖの範囲で変化している。従って、サージノイズが侵入した場合、サージノイズが侵入するタイミングによっては、抑制される電圧は、アレスタ５３による抑制電圧に、誘起電圧がコンデンサＣ１１，Ｃ１２に流れることによってコンデンサＣ１１，Ｃ１２の端子間に生じた電圧を加算した電圧に、さらに、上記した商用電源の影響による電圧分を加算した電圧となることがある。従って、サージノイズが侵入するタイミングによっては、誘起電圧の抑制効果が不充分となって、素子破壊や絶縁破壊を招く恐れが生じる。

なお、第２の従来技術においては、インダクタＬ１５に発生する誘起電圧を抑制する閉回路が形成されないので、インダクタＬ１５に発生した誘起電圧が原因となる素子破壊については、防止することができない。

本発明は、上記の問題点を解決するため創案されたものであり、その目的は、商用電源を整流平滑した直流出力を一次側電源とするスイッチング電源を備えるとともに、商用電源を整流平滑した直流出力の経路のそれぞれをコンデンサを介して二次側接地レベルに接続した構成とする場合において、ラインフィルタを形成するインダクタに発生した誘起電圧が原因となる素子破壊や絶縁破壊を防止することのでき、且つ、スイッチングノイズ等の装置内部で発生するノイズが、商用電源経路を介して外部に漏れだすレベルの増加を抑制することのできる電子装置を提供することにある。

また本発明の目的は、ラインフィルタを形成する一対のインダクタのそれぞれにサージアブソーバを並列に接続することにより、サージノイズの影響によってラインフィルタを形成するインダクタに誘起電圧が発生するときにも、発生する誘起電圧を低い電圧に抑制することにより、ラインフィルタを形成するインダクタに発生した誘起電圧が原因となる素子破壊や絶縁破壊を防止することのできる電子装置を提供することにある。

また、上記目的に加え、サージアブソーバを放電ギャップ式素子とすることにより、スイッチングノイズ等の装置内部で発生するノイズが、商用電源経路を介して外部に漏れだすレベルの増加を抑制することのできる電子装置を提供することにある。

上記の課題を解決するため、本発明に係る電子装置は、商用電源を整流平滑する整流平滑回路と、商用電源を整流平滑回路に導く商用電源経路に挿入され、一対のインダクタを有するラインフィルタと、前記商用電源経路を形成する一対の経路であって、ラインフィルタより商用電源の入力側となる前記一対の経路の間に接続されたバリスタと、整流平滑回路から送出される直流出力を一次側電源として、所定電圧に安定化された二次側直流出力を生成するスイッチング電源と、整流平滑回路から送出される直流出力のプラス電圧経路と前記二次側直流出力の接地レベルとの間に接続され、前記プラス電圧経路に現れる高周波成分のレベルを低減する第１のコンデンサと、整流平滑回路から送出される直流出力のマイナス電圧経路と前記二次側直流出力の接地レベルとの間に接続され、前記マイナス電圧経路に現れる高周波成分のレベルを低減する第２のコンデンサとを備えた電子装置に適用している。そして、前記一対のインダクタのそれぞれに放電ギャップ式素子からなるサージアブソーバを並列に接続している。

すなわち、一対のインダクタのそれぞれに発生する誘起電圧は、サージアブソーバの抑制電圧に等しい電圧に抑制される。また、放電ギャップ式素子は端子間の容量成分が微少なため、ラインフィルタを形成するインダクタに並列に接続される容量成分は微少な値に抑制される。従って、前記容量成分を介して外部に流れ出すノイズ成分は微少な値に抑制される。

また本発明に係る電子装置は、商用電源を商用電源の負荷部に導く商用電源経路にラインフィルタが挿入された電子装置に適用しており、ラインフィルタを形成する一対のインダクタのそれぞれにサージアブソーバを並列に接続している。すなわち、一対のインダクタのそれぞれに発生する誘起電圧は、サージアブソーバの抑制電圧に等しい電圧に抑制される。

また、上記構成に加え、サージアブソーバを放電ギャップ式素子としている。すなわち、放電ギャップ式素子は端子間の容量成分が微少である。従って、ラインフィルタを形成するインダクタに並列に接続される容量成分は微少な値に抑制されるので、前記容量成分を介して外部に流れ出すノイズ成分は微少な値に抑制される。

本発明によれば、ラインフィルタを形成する一対のインダクタのそれぞれに発生する誘起電圧は、サージアブソーバの抑制電圧に等しい電圧に抑制される。また、ラインフィルタを形成するインダクタに並列に接続される容量成分は微少な値に抑制されるので、前記容量成分を介して外部に流れ出すノイズ成分は微少な値に抑制される。このため、商用電源を整流平滑した直流出力を一次側電源とするスイッチング電源を備えるとともに、商用電源を整流平滑した直流出力の経路のそれぞれをコンデンサを介して二次側接地レベルに接続した構成とする場合において、ラインフィルタを形成するインダクタに発生した誘起電圧が原因となる素子破壊や絶縁破壊を防止することができ、且つ、スイッチングノイズ等の装置内部で発生するノイズが、商用電源経路を介して外部に漏れだすレベルの増加を抑制することができる。

また本発明によれば、ラインフィルタを形成する一対のインダクタのそれぞれに発生する誘起電圧は、サージアブソーバの抑制電圧に等しい電圧に抑制されるので、ラインフィルタを形成するインダクタに発生した誘起電圧が原因となる素子破壊や絶縁破壊を防止することができる。

また、さらに、サージアブソーバを放電ギャップ式素子としているので、ラインフィルタを形成するインダクタに並列に接続される容量成分は微少な値に抑制される。このため、前記容量成分を介して外部に流れ出すノイズ成分は微少な値に抑制されるので、スイッチングノイズ等の装置内部で発生するノイズが、商用電源経路を介して外部に漏れだすレベルの増加を抑制することができる。

以下、本発明の実施の形態について図を参照して説明する。

図１は、本発明に係る電子装置の一実施形態の電気的接続を示す回路図であり、破線２により囲まれたブロックは整流平滑回路（負荷部）、破線３により囲まれたブロックはスイッチング電源を示している。

図において、商用電源をラインフィルタ１に導く商用電源経路（以下ではＡＣ経路と称する）ＡＣ１とＡＣ経路ＡＣ２との間には、ノーマル（逆相）モードのサージノイズを吸収するため、サージアブソーバＳＡ３とコンデンサＣ５とが接続されている。そして、ラインフィルタ１から送出される商用電源は、ＡＣ経路ＡＣ１ａ，ＡＣ２ａを介して、４つのダイオードＤ１〜Ｄ４からなるダイオードブリッジの交流用入力端子（ダイオードＤ１のカソードとダイオードＤ４のアノードとの接続点、および、ダイオードＤ２のカソードとダイオードＤ３のアノードとの接続点）に導かれている。また、ラインフィルタ１を形成する一対のインダクタＬ１，Ｌ２のそれぞれにはサージアブソーバＳＡ１，ＳＡ２が並列に接続されている。

なお、ラインフィルタ１は、ＡＣ経路ＡＣ１ａ，ＡＣ２ａに漏れ込んだ高周波ノイズ（負荷回路（コンピュータやその他の信号処理を行うデジタル回路、等を主要部として構成され、電子装置としての主要動作を実行する）５において発生するノイズ成分、および、スイッチング電源３から生じるスイッチングノイズ成分）が、ＡＣ経路ＡＣ１，ＡＣ２を介して、外部に漏れ出すことを防止する。

ダイオードＤ３のカソードとダイオードＤ４のカソードとの接続点（直流出力のプラスレベルの送出点）は、プラス電圧経路ＩＮ＋を介して、スイッチングトランス２１の一次コイルＬ２１の一方の端子に接続されている。また、ダイオードＤ１のアノードとダイオードＤ２のアノードとの接続点（直流出力のマイナスレベルの送出点）は、マイナス電圧経路ＩＮ−を介して、スイッチング素子であるＦＥＴ２５のソースに導かれている。そして、プラス電圧経路ＩＮ＋とマイナス電圧経路ＩＮ−との間には、平滑用のコンデンサＣ６が接続されるとともに、コンデンサＣ７が接続されている。なお、コンデンサＣ７は、ＡＣ経路ＡＣ１ａとＡＣ経路ＡＣ２ａとの間に生じるノーマルモードのノイズ成分（ラインフィルタ１とダイオードブリッジとを通過して装置外部より侵入したノーマルモードのサージノイズ、および、スイッチング電源３から発生するスイッチングノイズ）を吸収する。

スイッチングトランス２１の一次コイルＬ２１の他方の端子は、ＦＥＴ２５のドレインに接続されており、ＦＥＴ２５のソースとドレインとの間には、ダイオードＤ５が接続されている。また、スイッチングトランス２１の二次コイルＬ２２の一方の端子は、二次側接地レベル（二次側直流出力の接地レベル）に接続されている。そして、二次コイルＬ２２の他方の端子には、ダイオードＤ６とコンデンサＣ８とからなる整流平滑回路が接続されている。そして、ダイオードＤ６のカソードは、二次側直流出力Ｐ＋の出力点として、負荷回路５に導かれている。

誤差検出回路２２は、二次側直流出力Ｐ＋の電圧誤差を検出し、フォトカプラ２３を介して、検出した電圧誤差を制御回路２４に帰還する。制御回路２４は、フォトカプラ２３を介して帰還された電圧誤差に基づいてＦＥＴ２５のスイッチングを制御することにより、二次側直流出力Ｐ＋の電圧を所定電圧に安定化する。

プラス電圧経路ＩＮ＋と二次側接地レベルＧ１との間には、プラス電圧経路ＩＮ＋に現れる高周波ノイズ（負荷回路５によって発生し、プラス電圧経路ＩＮ＋に漏れ込むノイズ成分）のレベルを低減するため、第１のコンデンサＣ１が接続されている。また、マイナス電圧経路ＩＮ−と二次側接地レベルＧ２との間には、マイナス電圧経路ＩＮ−に現れる高周波ノイズ（負荷回路５によって発生し、マイナス電圧経路ＩＮ−に漏れ込むノイズ成分）のレベルを低減するため、第２のコンデンサＣ２が接続されている。

以下に補足的な説明を行うと、ノーマルモードのサージノイズを吸収するサージアブソーバＳＡ３にはバリスタが用いられている。そして、サージアブソーバＳＡ１，ＳＡ２には、端子間の容量成分（寄生容量成分）が微少である放電ギャップ式素子（例えば、アレスタ等）が用いられている（端子間の容量成分が大きいときには、ＡＣ経路ＡＣ１ａ，ＡＣ２ａに漏れ込んだ高周波ノイズが、サージアブソーバＳＡ１，ＳＡ２を介して、ＡＣ経路ＡＣ１，ＡＣ２に流れ出し、ラインフィルタ１の効果が低減する）。

上記構成からなる実施形態の作用について以下に説明する。

ＡＣ経路ＡＣ１，ＡＣ２に侵入したノーマルモードの雷サージノイズは、サージアブソーバＳＡ３とコンデンサＣ５とによって吸収される。しかし、ＡＣ経路ＡＣ１に侵入したコモン（同相）モードの雷サージノイズは、インダクタＬ１とダイオードＤ４と第１のコンデンサＣ１とを介して、二次側接地レベルＧ１に流れる（このときの経路を破線３１により示す）。また、ＡＣ経路ＡＣ２に侵入したコモンモードの雷サージノイズは、インダクタＬ２とダイオードＤ３とコンデンサＣ６と第２のコンデンサＣ２とを介して、二次側接地レベルＧ２に流れる（このときの経路を破線３２により示す）。

いま、サージアブソーバＳＡ１，ＳＡ２が無いとすると、上記した経路３１，３２を介して流れるサージノイズの電流減少率が大きくなる場合、インダクタＬ１，Ｌ２に極めて高圧の誘起電圧が発生する。また、この誘起電圧は、経路３１，３２を介して流れるため、経路３１，３２の電流は、サージノイズのみの場合に比して、より大きくなる。

しかし、インダクタＬ１に発生する誘起電圧は、並列に接続されたサージアブソーバＳＡ１に流れる。このため、インダクタＬ１の端子間電圧は、サージアブソーバＳＡ１の特性によって定まる電圧に抑制される。すなわち、インダクタＬ１に発生する誘起電圧の最大値が、サージアブソーバＳＡ１の端子間電圧より高くなることが防止される。従って、経路３１に流れる電流の増大が抑制されるので、スイッチング電源３や第１のコンデンサＣ１の破壊を招くことが防止される。

また、同様に、インダクタＬ２の端子間電圧は、サージアブソーバＳＡ２の特性によって定まる電圧に抑制される。すなわち、インダクタＬ２に発生する誘起電圧の最大値が、サージアブソーバＳＡ２の端子間電圧より高くなることが防止される。従って、経路３２に流れる電流の増大が抑制されるので、スイッチング電源３や第２のコンデンサＣ２の破壊を招くことが防止される。

なお、本発明は上記実施形態に限定されず、サージアブソーバＳＡ１，ＳＡ２については、アレスタとした場合について説明したが、端子間容量が微少となる限りでは、その他の素子を使用することができる。

本発明に係る電子装置の一実施形態の電気的接続を示す回路図である。 従来技術の電気的接続を示す回路図である。 従来技術の電気的接続を示す回路図である。

符号の説明

１ ラインフィルタ
２ 整流平滑回路（負荷部）
３ スイッチング電源
Ｃ１ 第１のコンデンサ
Ｃ２ 第２のコンデンサ
Ｇ１，Ｇ２ 二次側接地レベル
ＩＮ＋ プラス電圧経路
ＩＮ− マイナス電圧経路
Ｌ１，Ｌ２ 一対のインダクタ
Ｐ＋ 二次側直流出力
ＳＡ１，ＳＡ２ アレスタ（サージアブソーバ）
ＳＡ３ バリスタ

Claims (3)

1. 商用電源を整流平滑する整流平滑回路と、
   商用電源を整流平滑回路に導く商用電源経路に挿入され、一対のインダクタを有するラインフィルタと、
   前記商用電源経路を形成する一対の経路であって、ラインフィルタより商用電源の入力側となる前記一対の経路の間に接続されたバリスタと、
   整流平滑回路から送出される直流出力を一次側電源として、所定電圧に安定化された二次側直流出力を生成するスイッチング電源と、
   整流平滑回路から送出される直流出力のプラス電圧経路と前記二次側直流出力の接地レベルとの間に接続され、前記プラス電圧経路に現れる高周波成分のレベルを低減する第１のコンデンサと、
   整流平滑回路から送出される直流出力のマイナス電圧経路と前記二次側直流出力の接地レベルとの間に接続され、前記マイナス電圧経路に現れる高周波成分のレベルを低減する第２のコンデンサとを備えた電子装置において、
   前記一対のインダクタのそれぞれに放電ギャップ式素子からなるサージアブソーバを並列に接続したことを特徴とする電子装置。
2. 商用電源を商用電源の負荷部に導く商用電源経路にラインフィルタが挿入された電子装置において、
   ラインフィルタを形成する一対のインダクタのそれぞれにサージアブソーバを並列に接続したことを特徴とする電子装置。
3. サージアブソーバを放電ギャップ式素子としたことを特徴とする請求項２に記載の電子装置。

Images