JP2006134920A - Lamination components and packaging structure thereof - Google Patents
Lamination components and packaging structure thereof Download PDFInfo
- Publication number
- JP2006134920A JP2006134920A JP2004319042A JP2004319042A JP2006134920A JP 2006134920 A JP2006134920 A JP 2006134920A JP 2004319042 A JP2004319042 A JP 2004319042A JP 2004319042 A JP2004319042 A JP 2004319042A JP 2006134920 A JP2006134920 A JP 2006134920A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- laminated
- electrode
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
本発明は、配線パターンを形成した複数の磁性体または誘電体シートを積層した積層体と、積層体の両端部に形成され、プリント基板と電気的に接続される電極とを有する積層部品、及び、積層部品をプリント基板に実装するための実装構造に関する。 The present invention relates to a laminated part having a laminated body in which a plurality of magnetic bodies or dielectric sheets having wiring patterns formed thereon, and electrodes that are formed at both ends of the laminated body and are electrically connected to a printed board, and The present invention relates to a mounting structure for mounting a laminated component on a printed circuit board.
配線パターンを形成した複数の磁性体または誘電体シートを積層した積層体によりインダクタ機能またはコンデンサ機能を果たして、インダクタまたはコンデンサの小型化を図るようにした積層部品が知られている(例えば、特許文献1参照)。図9は従来の積層部品の構成を示す斜視図である。従来の積層部品20は、配線パターンを形成した複数の磁性体または誘電体シートを積層してなる積層体21と、この積層体21の長手方向の両端部の表面に形成された電極22とを有している。
There is known a multilayer component that achieves an inductor function or a capacitor function by a multilayer body in which a plurality of magnetic bodies or dielectric sheets in which a wiring pattern is formed is laminated so as to reduce the size of the inductor or the capacitor (for example, Patent Documents) 1). FIG. 9 is a perspective view showing a configuration of a conventional laminated component. A conventional laminated
このような積層部品20は、例えば特許文献2に開示されている表面実装部品(チップ部品)の実装方法と同様な手法によって、プリント基板に実装される。図10は、従来のプリント基板24への積層部品20の実装構造を示す断面図である。プリント基板24の上面に積層部品20を載置し、積層部品20の両端部の電極22をハンダ26を介してプリント基板24の電極と電気的に接続することにより、積層部品20をプリント基板24に実装している。
図10に示すような実装構造では、積層部品20をプリント基板24上に載置させて実装するので、プリント基板24下面からの実装高さが高くなってしまい、特に薄型化が要求される場合には適さないという問題がある。例えば、積層部品20の厚さが1mm、プリント基板24の厚さが0.5mmである場合、その実装高さは1.5mmとなる。積層部品20の厚さを薄くすれば、実装高さは低くなるが、薄くした場合にはインダクタ機能またはコンデンサ機能を十分に果たせず、機能低下が問題となる。
In the mounting structure as shown in FIG. 10, since the laminated
そこで、図11に示すような実装構造が考えられる。図11に示す従来例では、プリント基板24に孔25を形成しておき、その孔25に積層部品20を落とし込み、その両端部の電極22を導電性接着剤でプリント基板24の電極と電気的に接続させることにより、積層部品20をプリント基板24に実装している。この例では、プリント基板24下面からの実装高さが積層部品20の厚さ(1mm)と同じ(1mm)となり、図10に示す例と比較して低背化を実現できている。
Therefore, a mounting structure as shown in FIG. 11 is conceivable. In the conventional example shown in FIG. 11, a
しかしながら、積層部品20の電極22がプリント基板24の下面から露出することになるので、プリント基板24下面に絶縁性が要求される場合には適用できないという問題がある。また、電極22とプリント基板24とが離れているので、ハンダを使った容易な実装を行えないという問題もある。
However, since the
本発明は斯かる事情に鑑みてなされたものであり、プリント基板下面に絶縁性が要求される場合にあっても、プリント基板下面からの実装高さを積層部品の高さまで低減することができる積層部品及び積層部品の実装構造を提供することを目的とする。 The present invention has been made in view of such circumstances, and the mounting height from the bottom surface of the printed circuit board can be reduced to the height of the laminated component even when insulation is required on the bottom surface of the printed circuit board. An object of the present invention is to provide a laminated part and a mounting structure of the laminated part.
本発明の他の目的は、ハンダリフロー工程による容易な実装が可能である積層部品及び積層部品の実装構造を提供することにある。 Another object of the present invention is to provide a multilayer component and a multilayer component mounting structure that can be easily mounted by a solder reflow process.
本発明に係る第1の積層部品は、配線パターンを形成した複数の磁性体または誘電体シートを積層した積層体と、該積層体の両端部に形成された電極とを有する積層部品において、前記電極と前記電極形成部の前記積層体とは積層方向に一部欠損していることを特徴とする。 A first laminated component according to the present invention is a laminated component having a laminated body in which a plurality of magnetic bodies or dielectric sheets having a wiring pattern are laminated, and electrodes formed at both ends of the laminated body. The electrode and the stacked body of the electrode forming portion are partially missing in the stacking direction.
本発明に係る第2の積層部品は、配線パターンを形成した複数の磁性体または誘電体シートを積層した積層体と、該積層体の両端部に形成された電極とを有する積層部品において、前記電極は積層方向に一部欠損していることを特徴とする。 A second laminated component according to the present invention is a laminated component comprising a laminated body in which a plurality of magnetic bodies or dielectric sheets having a wiring pattern are laminated, and electrodes formed at both ends of the laminated body. The electrode is partially missing in the stacking direction.
上記第1の積層部品を使用する本発明に係る第1の積層部品の実装構造は、第1の積層部品をプリント基板に実装した実装構造であって、前記プリント基板に形成された孔に、前記積層体の欠損部により形成される前記積層体の凸部を入れてあり、前記プリント基板上に位置した前記電極が前記プリント基板と電気的に接続されていることを特徴とする。 The mounting structure of the first multilayer component according to the present invention using the first multilayer component is a mounting structure in which the first multilayer component is mounted on a printed circuit board. In the hole formed in the printed circuit board, The convex part of the said laminated body formed by the defect | deletion part of the said laminated body is put, and the said electrode located on the said printed circuit board is electrically connected with the said printed circuit board.
上記第1の積層部品を使用する本発明に係る第2の積層部品の実装構造は、第1の積層部品をプリント基板に実装した実装構造であって、前記プリント基板に形成された孔に前記積層部品を入れてあり、前記電極が前記プリント基板と電気的に接続されていることを特徴とする。 The mounting structure of the second multilayer component according to the present invention using the first multilayer component is a mounting structure in which the first multilayer component is mounted on a printed board, and the hole is formed in the hole formed in the printed board. A laminated part is inserted, and the electrode is electrically connected to the printed board.
上記第2の積層部品を使用する本発明に係る第3の積層部品の実装構造は、第2の積層部品をプリント基板に実装した実装構造であって、前記プリント基板に形成された孔に前記積層部品を入れてあり、前記電極が前記プリント基板と電気的に接続されていることを特徴とする。 A mounting structure of a third laminated component according to the present invention using the second laminated component is a mounting structure in which the second laminated component is mounted on a printed board, and the hole is formed in the hole formed in the printed board. A laminated part is inserted, and the electrode is electrically connected to the printed board.
第1の積層部品の実装構造にあっては、プリント基板に形成した孔に積層部品の積層体の凸部を落とし込み、電極をプリント基板に載置させて、積層部品をプリント基板に実装する。積層体の凸部がプリント基板の孔に落とし込まれているため、プリント基板下面からの実装高さは積層部品(積層体)の厚さとなって、低背化を図れる。また、積層部品の電極がプリント基板下面から露出せず、プリント基板下面の絶縁性は確保される。また、電極がプリント基板に載置されているため、ハンダリフロー工程による容易な実装を行える。 In the mounting structure of the first laminated component, the convex part of the laminated body of the laminated component is dropped into the hole formed in the printed board, the electrode is placed on the printed board, and the laminated component is mounted on the printed board. Since the convex part of the laminated body is dropped into the hole of the printed board, the mounting height from the lower surface of the printed board becomes the thickness of the laminated part (laminated body), and the height can be reduced. In addition, the electrodes of the laminated component are not exposed from the lower surface of the printed circuit board, and insulation of the lower surface of the printed circuit board is ensured. In addition, since the electrodes are placed on the printed board, easy mounting by a solder reflow process can be performed.
第2の積層部品の実装構造にあっては、積層体/電極欠損部を下方にした状態で、プリント基板に形成した孔に積層部品を落とし込んで、積層部品をプリント基板に実装する。積層部品がプリント基板の孔に落とし込まれているため、プリント基板下面からの実装高さは積層部品の厚さとなって、低背化を図れる。また、積層部品の下側には電極が形成されていないため、電極がプリント基板下面から露出せず、プリント基板下面の絶縁性は確保される。 In the mounting structure of the second laminated component, the laminated component is dropped into the hole formed in the printed board in a state where the laminated body / electrode missing portion is positioned downward, and the laminated component is mounted on the printed board. Since the multilayer component is dropped into the hole of the printed circuit board, the mounting height from the lower surface of the printed circuit board becomes the thickness of the multilayer component, and the height can be reduced. In addition, since no electrode is formed on the lower side of the laminated component, the electrode is not exposed from the lower surface of the printed circuit board, and insulation of the lower surface of the printed circuit board is ensured.
第3の積層部品の実装構造にあっては、両端部での電極を上方にした状態で、プリント基板に形成した孔に積層部品を落とし込んで、積層部品をプリント基板に実装する。積層部品がプリント基板の孔に落とし込まれているため、プリント基板下面からの実装高さは積層部品の厚さとなって、低背化を図れる。また、積層部品の下側には電極が形成されていないため、電極がプリント基板下面から露出せず、プリント基板下面の絶縁性は確保される。 In the third laminated component mounting structure, with the electrodes at both ends facing upward, the laminated component is dropped into a hole formed in the printed board, and the laminated component is mounted on the printed board. Since the multilayer component is dropped into the hole of the printed circuit board, the mounting height from the lower surface of the printed circuit board becomes the thickness of the multilayer component, and the height can be reduced. In addition, since no electrode is formed on the lower side of the laminated component, the electrode is not exposed from the lower surface of the printed circuit board, and insulation of the lower surface of the printed circuit board is ensured.
本発明では、プリント基板下面からの実装高さを積層部品の厚さ程度に低減することができ、また、電極がプリント基板下面から露出しないので、プリント基板下面に絶縁性が要求される場合でも、このような低背化を実現することができる。さらに、電極をプリント基板に載置する例では、通常のハンダリフロー工程によって容易な実装を行うことが可能である。 In the present invention, the mounting height from the lower surface of the printed circuit board can be reduced to the thickness of the laminated component, and since the electrodes are not exposed from the lower surface of the printed circuit board, even when insulation is required on the lower surface of the printed circuit board. Thus, such a low profile can be realized. Further, in the example in which the electrode is placed on the printed board, easy mounting can be performed by a normal solder reflow process.
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。
(第1実施の形態)
図1は、本発明に係る積層部品10の一例の構成を示す斜視図であり、図1(a)は上側から見た斜視図、図1(b)は下側から見た斜視図である。
Hereinafter, the present invention will be described in detail with reference to the drawings showing embodiments thereof.
(First embodiment)
FIG. 1 is a perspective view showing a configuration of an example of a laminated
積層部品10は、配線パターンを形成した複数の磁性体または誘電体シートを積層してなる積層体1と、この積層体1の長手方向の両端部の表面に形成された電極2とを有している。この積層体1はインダクタまたはコンデンサとして機能する。積層体1の両端部は、その厚さ方向下側が欠損しており、残された上側端部の表面に電極2が形成され、その厚さ方向の下側半分は積層体/電極欠損部3となっている。積層体1(積層部品10)の厚さは1mm、積層体/電極欠損部3の高さは0.5mmであって、積層体1の中央部には残存する厚さ0.5mmの凸部1aが形成されることになる。この凸部1aの厚さ(積層体/電極欠損部3の高さ)は、実装されるプリント基板4の厚さと等しくなっている。
The laminated
図2は、本発明に係る積層部品10のプリント基板4への実装構造の一例を示す断面図である。厚さ0.5mmのプリント基板4には、実装対象の積層部品10の積層体1の凸部1aの大きさより少し大きい孔5が形成されている。この孔5に積層部品10の積層体1中央部の凸部1aが落とし込まれ、積層体1両端部及び電極2がプリント基板4に載置されており、電極2とプリント基板4とはハンダ6によって電気的及び機械的に接続されている。プリント基板4の厚さと凸部1aの厚さ(積層体/電極欠損部3の高さ)とが等しいので、積層体1両端部及び電極2がプリント基板4に載置された状態で、積層部品10(積層体1)の下面とプリント基板4の下面とが面一になる。
FIG. 2 is a cross-sectional view showing an example of a structure for mounting the laminated
図2に示す実装構造では、プリント基板4の孔5に積層体1の凸部1aが落とし込まれているため、プリント基板下面4からの実装高さは、積層部品10(積層体1)の厚さ1mmとなって、図10に示す実装構造(実装高さ:1.5mm)と比べて低減される。この結果、実装構造の低背化を実現できる。また、図11の従来例とは異なり、プリント基板4下面から電極2が露出していないため、プリント基板4下面の絶縁性を確保することができる。また、電極2がプリント基板4に載置されているため、ハンダ6を用いて容易な工程で実装を行うことができる。
In the mounting structure shown in FIG. 2, since the convex part 1a of the laminated
(第2実施の形態)
図3は、本発明に係る積層部品10の他の例の構成を示す斜視図であり、図3(a)は上側から見た斜視図、図3(b)は下側から見た斜視図である。図3に示す積層部品10は図1の積層部品10と同様の構成をなしており、同一部分には同一番号を付してそれらの説明は省略する。なお、図1と異なる点は、積層体/電極欠損部3の高さ、言い換えると積層体1中央部の凸部1aの厚さを0.3mmとした点である。
(Second Embodiment)
3 is a perspective view showing the configuration of another example of the
図4は、本発明に係る積層部品10のプリント基板4への実装構造の他の例を示す断面図である。厚さ0.5mmのプリント基板4には、実装対象の積層部品10の大きさより少し大きい孔5が形成されている。積層部品10(積層体1)の下面とプリント基板4の下面とが面一になるように、この孔5に積層部品10が落とし込まれており、電極2とプリント基板4とは導電性接着剤7によって電気的及び機械的に接続されている。
FIG. 4 is a cross-sectional view showing another example of the structure for mounting the
図4に示す実装構造では、プリント基板4の孔5に積層部品10が落とし込まれているため、プリント基板4下面からの実装高さは、積層部品10(積層体1)の厚さ1mmとなって、図10に示す実装構造(実装高さ:1.5mm)と比べて低減される。この結果、実装構造の低背化を実現できる。また、電極2の下面とプリント基板4の下面とが0.3mmだけ離隔しており、図11の従来例とは異なってプリント基板4下面から電極2が露出していないため、プリント基板4下面の絶縁性を確保することができる。第1実施の形態では、積層部品10の孔5への落とし込み厚をプリント基板4の厚さに一致させる制約があるが、第2実施の形態では、このような制約がないため、任意の厚さのプリント基板4に対応できる。
In the mounting structure shown in FIG. 4, since the
図5は、本発明に係る積層部品10のプリント基板4への実装構造の更に他の例を示す断面図である。図5に示すものは、図4の変形例である。図5に示す例では、積層体/電極欠損部3に樹脂などの絶縁物8が充填されている。よって、絶縁の信頼性を更に高めることができる。
FIG. 5 is a cross-sectional view showing still another example of the mounting structure of the
(第3実施の形態)
図6は、本発明に係る積層部品10の更に他の例の構成を示す斜視図である。積層部品10は、配線パターンを形成した複数の磁性体または誘電体シートを積層してなる厚さ1mmの積層体1と、この積層体1の長手方向の両端部の表面に形成された電極2とを有している。この積層体1はインダクタまたはコンデンサとして機能する。電極2は、積層部品10の厚さ方向全域に形成されておらず、その厚さ方向の上部0.7mmの範囲の積層体1端部表面にのみ形成されている。積層部品10の厚さ方向の下部0.3mmの範囲の積層体1端部表面には電極2が形成されておらず、電極2の欠損領域となっている。
(Third embodiment)
FIG. 6 is a perspective view showing the configuration of still another example of the
図7は、本発明に係る積層部品10のプリント基板4への実装構造の更に他の例を示す断面図である。厚さ0.5mmのプリント基板4には、実装対象の積層部品10の大きさより少し大きい孔5が形成されている。積層部品10(積層体1)の下面とプリント基板4の下面とが面一になるように、この孔5に積層部品10が落とし込まれており、電極2とプリント基板4とは導電性接着剤7によって電気的及び機械的に接続されている。
FIG. 7 is a cross-sectional view showing still another example of the structure for mounting the
図7に示す実装構造では、プリント基板4の孔5に積層部品10が落とし込まれているため、プリント基板4下面からの実装高さは、積層部品10(積層体1)の厚さ1mmとなって、図10に示す実装構造(実装高さ:1.5mm)と比べて低減される。この結果、実装構造の低背化を実現できる。また、図11の従来例とは異なり、積層部品10の下面に電極2が設けられていないため、プリント基板4下面から電極2が露出せず、プリント基板4下面の絶縁性を確保することができる。また、第2実施の形態と同様に、任意の厚さのプリント基板4に対応できる。更に、第1,第2実施の形態のように積層体1の欠損部分を設ける必要がない。
In the mounting structure shown in FIG. 7, since the
次に、本発明の積層部品の製造方法について説明する。図8は、図1に示す積層部品10の製造方法の工程を示す模式図である。まず、フェライト材料(Fe,Ni,Zn,Cuの酸化物)のスラリー化を行う(図8(a))。このフェライト材料をシート状に成型した後、例えば150mm×150mmの寸法に裁断する(図8(b),(c))。得られた誘電体シート11にNCパンチ加工を施し、アライメント用の貫通孔12、スルーホール13、カットマークを形成する(図8(d))。次いで、スクリーン印刷により例えば銀ペーストからなる所望の配線パターン14を誘電体シート11に形成する(図8(e))。
Next, the manufacturing method of the laminated component of this invention is demonstrated. FIG. 8 is a schematic diagram showing the steps of the method for manufacturing the
配線パターン14が形成された複数の誘電体シート11を順次積層プレス加工して積層体15(厚さ:1mm)を得る(図8(f))。そして、一方向の素子分離線に沿わせて、幅広の外周刃切断機を用いて、スリット16(深さ:0.5mm)を形成する(図8(g))。このスリット16が、積層部品10の積層体/電極欠損部3となり、複雑なプロセスを追加することなく、容易に積層体1の欠損部分を形成できる。
A plurality of
積層体15を素子毎に分割した後、900〜960℃の温度で焼結する(図8(h))。その後、各素子の積層体1のスリット16(積層体1の欠損部分)でない両端部分をAgペースト液に浸漬させてその部分にAg膜17を形成する(図8(i))。このAg膜17が、積層部品10の電極2となる。なお、必要に応じてAg膜17にNiなどのメッキ処理を施しても良い。
After the
図3に示す積層部品10を製造する場合には、図8(g)でスリット16の深さを0.3mmとすれば良く、他の工程は、上述した図1に示す積層部品10の工程と同様である。図6に示す積層部品10を製造する場合には、図8(g)でスリット16を形成する必要がなくて単に素子分離を行い、図8(i)で各素子を傾けてAgペースト液に浸漬させれば良く、他の工程は、上述した図1に示す積層部品10の工程と同様である。
When the
1 積層体
1a 凸部
2 電極
3 積層体/電極欠損部
4 プリント基板
5 孔
6 ハンダ
7 導電性接着剤
8 絶縁物
10 積層部品
11 誘電体シート
14 配線パターン
DESCRIPTION OF
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004319042A JP4604656B2 (en) | 2004-11-02 | 2004-11-02 | Multilayer component mounting structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004319042A JP4604656B2 (en) | 2004-11-02 | 2004-11-02 | Multilayer component mounting structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006134920A true JP2006134920A (en) | 2006-05-25 |
JP4604656B2 JP4604656B2 (en) | 2011-01-05 |
Family
ID=36728222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004319042A Expired - Fee Related JP4604656B2 (en) | 2004-11-02 | 2004-11-02 | Multilayer component mounting structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4604656B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58129670U (en) * | 1982-02-25 | 1983-09-02 | 株式会社精工舎 | Mounting structure of chip parts |
JPS61123526U (en) * | 1985-01-23 | 1986-08-04 | ||
JPH0328773U (en) * | 1989-07-28 | 1991-03-22 |
-
2004
- 2004-11-02 JP JP2004319042A patent/JP4604656B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58129670U (en) * | 1982-02-25 | 1983-09-02 | 株式会社精工舎 | Mounting structure of chip parts |
JPS61123526U (en) * | 1985-01-23 | 1986-08-04 | ||
JPH0328773U (en) * | 1989-07-28 | 1991-03-22 |
Also Published As
Publication number | Publication date |
---|---|
JP4604656B2 (en) | 2011-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5333680B2 (en) | Component built-in substrate and manufacturing method thereof | |
KR102004787B1 (en) | Multilayered electronic component and manufacturing method thereof | |
JP2008220165A (en) | Joint box using circuit board | |
JP5278149B2 (en) | Circuit board and circuit module | |
WO2011102134A1 (en) | Component-embedded substrate | |
JP4753380B2 (en) | Bottom electrode type solid electrolytic capacitor | |
US11456109B2 (en) | Coil component | |
JP2007053328A (en) | Multilayer substrate having chip type electronic component built therein and its manufacturing method | |
JP2005005298A (en) | Laminated chip inductor and its manufacturing method | |
JPH03181191A (en) | Printed wiring board | |
JP5641072B2 (en) | Circuit board | |
JP4604656B2 (en) | Multilayer component mounting structure | |
JP2002246752A (en) | Via hole structure of ceramic multilayer board | |
US20050029008A1 (en) | Surface mounted electronic circuit module | |
JP2006196608A (en) | Circuit wiring board and its manufacturing method | |
JP2006229093A (en) | Manufacturing method for glass ceramic board | |
WO2006051821A1 (en) | Ceramic multilayer substrate and production method therefor | |
JP2004165343A (en) | Laminated ceramic electronic component and its manufacturing method | |
JP2002343640A (en) | Laminated ceramic electronic component | |
JPH11111551A (en) | Production of laminated electrical component | |
JP5633256B2 (en) | Manufacturing method of component-embedded substrate | |
JP2012151243A (en) | Multilayer ceramic substrate | |
JP2006041319A (en) | Surface-mounted multiple capacitor and mounting structure thereof | |
JP2007123388A (en) | Multilayer capacitor, mounting structure of multilayer capacitor and manufacturing method of multilayer capacitor | |
JP2006120738A (en) | Multilayered ceramic substrate and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070606 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071029 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100920 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |