JP2006129127A - Voltage supply circuit and solid-state image pickup device using the same - Google Patents
Voltage supply circuit and solid-state image pickup device using the same Download PDFInfo
- Publication number
- JP2006129127A JP2006129127A JP2004315436A JP2004315436A JP2006129127A JP 2006129127 A JP2006129127 A JP 2006129127A JP 2004315436 A JP2004315436 A JP 2004315436A JP 2004315436 A JP2004315436 A JP 2004315436A JP 2006129127 A JP2006129127 A JP 2006129127A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- unit
- clock
- supply circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
この発明は、電圧供給回路及びそれを用いた固体撮像装置に関する。 The present invention relates to a voltage supply circuit and a solid-state imaging device using the voltage supply circuit.
従来より、チャージポンプ型昇圧回路は、例えばビデオカメラ、デジタルカメラなどの液晶表示用の高電圧発生回路等で使用されている。このチャージポンプ型昇圧回路は、1つのキャパシタとダイオードとで構成されるポンピングパケットを複数段、直列に接続し、各ポンピングパケットの昇圧により、例えばLSIチップに対する電源電圧VDDよりも高い電圧を発生するものである。 Conventionally, charge pump type booster circuits are used in high voltage generation circuits for liquid crystal displays such as video cameras and digital cameras. This charge pump type booster circuit connects a plurality of pumping packets composed of one capacitor and a diode in series, and generates a voltage higher than, for example, the power supply voltage VDD for the LSI chip by boosting each pumping packet. Is.
例えば、図5は、一般的な昇圧回路の構成例を示すブロック構成図である。図5から分かるように、キャパシタC1〜C4とダイオードD1〜D5で構成されるチャージポンプ型昇圧回路と、複数のインバータ型バッファ回路I1〜I5で構成されるクロックバッファ部とを有している。なお、各インバータ型バッファ回路における、VDDは電源を示し、VSSはグランドを示している。 For example, FIG. 5 is a block configuration diagram illustrating a configuration example of a general booster circuit. As can be seen from FIG. 5, it has a charge pump type booster circuit composed of capacitors C1 to C4 and diodes D1 to D5, and a clock buffer unit composed of a plurality of inverter type buffer circuits I1 to I5. In each inverter type buffer circuit, VDD indicates a power supply, and VSS indicates a ground.
このような昇圧回路では、例えばキャパシタC1にクロック信号が入力されると、ノードND1の電圧はキャパシタC1の容量結合で電圧VDD分(理想値)だけたたき上げられる。そのときのノードND1の電圧(V1)は、理想的に考えると、
V1=VDD+α
となる。なお、αはノードND1の初期電位である。また、初期電位αは各ノードND1〜ND4において、ダイオードD1〜D4の閾値電圧の変化や初期状態等によって異なる。なお、ここでは正側電圧を昇圧する場合を説明したが、負側電圧を昇圧(=降圧)する場合には、同様のクロックバッファ部によって各ノードの電圧をたたき下げることになる。
In such a booster circuit, for example, when a clock signal is input to the capacitor C1, the voltage of the node ND1 is boosted by the voltage VDD (ideal value) by capacitive coupling of the capacitor C1. Ideally, the voltage (V1) of the node ND1 at that time is
V1 = VDD + α
It becomes. Α is the initial potential of the node ND1. In addition, the initial potential α varies depending on changes in threshold voltages of the diodes D1 to D4, initial states, and the like at the nodes ND1 to ND4. Although the case where the positive side voltage is boosted has been described here, when the negative side voltage is boosted (= stepped down), the voltage at each node is knocked down by the same clock buffer unit.
図6は、従来の電圧供給回路を用いた固体撮像装置、例えば特開平11−26740号公報に開示されている固体撮像装置の概略構成を示す回路構成図である。この固体撮像装置は、固体撮像素子(CMOSイメージャ)10と該固体撮像素子10に電圧を供給するための電圧供給回路20及び外付け容量Cから構成されている。
FIG. 6 is a circuit configuration diagram showing a schematic configuration of a solid-state imaging device using a conventional voltage supply circuit, for example, a solid-state imaging device disclosed in Japanese Patent Laid-Open No. 11-26740. This solid-state imaging device includes a solid-state imaging device (CMOS imager) 10, a
次に、上記従来例の更に詳細な構成について説明する。固体撮像素子10の各画素(図示例では2×2の4画素Pxl11,Pxl12,Pxl21,Pxl22)は、光電変換部であるフォトダイオードPDと、該フォトダイオードPDの信号を検出部FDに転送するためのトランジスタM1と、前記フォトダイオードPDの検出信号を増幅する増幅トランジスタM2と、前記検出部FDの検出信号をリセットするリセットトランジスタM3と、各行を選択するための行選択トランジスタM4とから構成されており、前記画素を駆動するための垂直走査部50とレベルシフト部51,及び水平走査回路部70が配置されている。前記レベルシフト部51では、行選択トランジスタM4のゲート電圧を駆動するためのレベルシフタの電源として、電圧供給回路20からの出力VDDH(>VDD)が接続されている。つまり、この従来例では行選択トランジスタM4のゲートを駆動するためのレベルシフタの出力がVDDH/VSSの2値となる。各画素Pxl11〜Pxl22からの信号は、垂直信号線1〜2,各画素間の特性バラツキをキャンセルするためのノイズキャンセル回路60,及び水平信号線3を通り増幅器4から出力される。ここで電圧供給回路20は、例えば図5に示したものと同様な構成のチャージポンプ型昇圧回路で構成され、その出力端子には電圧を保持するための外付け容量Cが接続されており、更に前述のようにレベルシフト部51に接続されている。このような構成の電圧供給回路20を用いることにより、電源電圧あるいはグランド以外の電圧を固体撮像素子10に供給することが容易に可能となる。
しかしながら、上記のような構成の従来の昇圧回路において、VDD電圧幅のクロックを用いて昇圧回路のキャパシタをたたき上げたり、たたき下げたりすると、所望の電位に到達してもVDD幅(VDD−VSS)の電位変化が起こり、レギュレータで制御したとしても、VDD幅で電位が動いていることになる。つまり、不要にキャパシタとクロックバッファ部を駆動することによる、無駄な電力が生じることになる。更に、その駆動による電源あるいはグランドの揺らぎは周辺回路にノイズを発生させる要因ともなる。 However, in the conventional booster circuit configured as described above, if the capacitor of the booster circuit is knocked up or down using a clock having the VDD voltage width, the VDD width (VDD-VSS) is reached even if the desired potential is reached. Even if the potential change occurs and the voltage is controlled by the regulator, the potential moves with the VDD width. That is, unnecessary power is generated by driving the capacitor and the clock buffer unit unnecessarily. Furthermore, fluctuations in the power supply or ground due to the drive also cause noise in the peripheral circuits.
本発明は、従来の電圧供給回路(昇圧回路)における上記問題点を解決するためになされたもので、低消費電力で、且つ、ノイズ発生の少ない電圧供給回路、及びこの電圧供給回路を用いた固体撮像装置を提供することを目的とする。 The present invention has been made to solve the above-described problems in the conventional voltage supply circuit (boost circuit), and uses a voltage supply circuit with low power consumption and low noise generation, and the voltage supply circuit. An object is to provide a solid-state imaging device.
上記問題点を解決するため、請求項1に係る発明は、第1のクロックをバッファして第2のクロックを生成するクロックバッファ部と、入力電圧を前記第2のクロックによる制御の下、所定の電圧に昇圧又は降圧し、昇圧電力として出力する昇圧回路部と、該昇圧回路部から出力される昇圧又は降圧電圧のレベルを検出する電圧検出部と、該電圧検出部による検出結果に応じ、前記クロックバッファ部に対する前記第1のクロックの入力を制御する制御回路部とで電圧供給回路を構成するものである。
In order to solve the above problem, the invention according to
請求項2に係る発明は、請求項1に係る電圧供給回路において、前記昇圧回路部は、アノードに入力電圧が供給され、カソードが後段のダイオードのアノードに接続された、複数の直列接続のダイオードと、一端に前記第2のクロックが供給され、他端が前記直列接続のダイオード間のノードに接続された、複数のキャパシタとを有するチャージポンプ型昇圧回路であることを特徴とするものである。 According to a second aspect of the present invention, in the voltage supply circuit according to the first aspect, the step-up circuit unit includes a plurality of series-connected diodes in which an input voltage is supplied to an anode and a cathode is connected to an anode of a diode in a subsequent stage. And a plurality of capacitors, one end of which is supplied with the second clock and the other end of which is connected to a node between the series-connected diodes. .
請求項3に係る発明は、請求項1に係る電圧供給回路において、前記クロックバッファ部は、第1の電源と第2の電源との間に、制御端子に加える電圧により一方の端子から他方の端子への導通が制御される2つのトランジスタが直列に接続され、2つの前記トランジスタ間のノードから前記第2のクロックを出力する出力部と、前記トランジスタの前記制御端子に供給される、前記2つのトランジスタが異なるタイミングで導通するように位相がずらされた2つの前記第1のクロックが入力される入力部とを備えたバッファ回路を有することを特徴とするものである。 According to a third aspect of the present invention, in the voltage supply circuit according to the first aspect, the clock buffer unit is connected between the first power supply and the second power supply from one terminal to the other by the voltage applied to the control terminal. Two transistors whose conduction to the terminal is controlled are connected in series, and an output unit that outputs the second clock from a node between the two transistors and the control terminal of the transistor, the 2 And a buffer circuit including two input portions to which the first clocks whose phases are shifted so that two transistors are turned on at different timings are input.
請求項4に係る発明は、請求項1に係る電圧供給回路において、前記電圧検出部は、前記昇圧回路部から出力される昇圧又は降圧電圧レベルを基準レベルと比較するコンパレータを有することを特徴とするものである。 According to a fourth aspect of the present invention, in the voltage supply circuit according to the first aspect, the voltage detection unit includes a comparator that compares a boosted or stepped-down voltage level output from the booster circuit unit with a reference level. To do.
請求項5に係る発明は、請求項1〜4のいずれか1項に係る電圧供給回路において、前記昇圧回路部の出力を、外部からの入力信号に応じ、前記所定の電圧とは異なる電圧に固定するスイッチング素子を更に備えていることを特徴とするものである。 According to a fifth aspect of the present invention, in the voltage supply circuit according to any one of the first to fourth aspects, the output of the booster circuit unit is set to a voltage different from the predetermined voltage according to an external input signal. A switching element to be fixed is further provided.
請求項6に係る発明は、半導体基板上に形成されたフォトダイオードと、このフォトダイオードの信号を転送するための転送トランジスタと、該転送トランジスタにより転送された信号を増幅するための増幅トランジスタと、この増幅トランジスタを活性化するアドレス手段と、前記転送された信号を排出するリセットトランジスタとを少なくとも有する単位画素が、複数、マトリクス状に配列された画素部と、該画素部に対して、駆動に係る電圧を供給する、請求項1〜5のいずれか1項に係る電圧供給回路とが1チップ上に形成されて、固体撮像装置を構成するものである。
The invention according to claim 6 is a photodiode formed on a semiconductor substrate, a transfer transistor for transferring a signal of the photodiode, an amplification transistor for amplifying the signal transferred by the transfer transistor, A plurality of unit pixels each having at least an addressing means for activating the amplifying transistor and a reset transistor for discharging the transferred signal are arranged in a matrix, and the pixel unit is driven. The voltage supply circuit according to any one of
請求項7に係る発明は、請求項6に係る固体撮像装置において、前記リセットトランジスタ又は前記転送トランジスタの少なくとも一方は、そのゲートに、前記電圧供給回路からの前記昇圧又は降圧電圧が入力されることを特徴とするものである。 According to a seventh aspect of the present invention, in the solid-state imaging device according to the sixth aspect, at least one of the reset transistor and the transfer transistor has the gate supplied with the boosted or step-down voltage from the voltage supply circuit. It is characterized by.
請求項8に係る発明は、半導体基板上に形成されたフォトダイオードと、このフォトダイオードの信号を転送するための転送トランジスタと、該転送トランジスタにより転送された信号を増幅するための増幅トランジスタと、この増幅トランジスタを活性化するアドレストランジスタと、前記転送された信号を排出するリセットトランジスタとを少なくとも有する単位画素が、複数、マトリクス状に配列された画素部と、該画素部に対して、駆動に係る電圧を供給する、請求項1〜5のいずれか1項に係る電圧供給回路とが1チップ上に形成されて、固体撮像装置を構成するものである。
The invention according to
請求項9に係る発明は、請求項8に係る固体撮像装置において、前記アドレストランジスタ、前記リセットトランジスタ、又は前記転送トランジスタの内の少なくとも1つのトランジスタは、そのゲートに、前記電圧供給回路からの前記昇圧又は降圧電圧が入力されることを特徴とするものである。 According to a ninth aspect of the present invention, in the solid-state imaging device according to the eighth aspect, at least one of the address transistor, the reset transistor, or the transfer transistor is connected to the gate from the voltage supply circuit. A step-up or step-down voltage is input.
請求項1に係る発明によれば、昇圧回路部で昇圧又は降圧された電圧のレベルを検出し、この検出結果に応じて、昇圧回路部に対する第2のクロックの供給を制御することが可能となるので、昇圧回路部における不要な昇圧又は降圧動作を抑えることができ、消費電流の低減とノイズの発生を抑えることが可能となる。また請求項2に係る発明によれば、昇圧又は降圧電圧を、チャージポンプ方式で得ることが可能となる。また請求項3に係る発明によれば、バッファ回路に流れる貫通電流がなくなるので、消費電流を低減することが可能となる。また請求項4に係る発明によれば、昇圧回路部から出力される昇圧又は降圧電圧レベルに応じて、昇圧回路部に対する第2のクロックの供給の制御を行うことが可能となる。また請求項5に係る発明によれば、電圧供給回路の動作停止時に昇圧回路の出力電位を安定させることが可能となる。
According to the first aspect of the present invention, it is possible to detect the level of the voltage boosted or stepped down by the booster circuit unit, and to control the supply of the second clock to the booster circuit unit according to the detection result. Therefore, unnecessary boosting or step-down operation in the boosting circuit unit can be suppressed, and reduction of current consumption and generation of noise can be suppressed. According to the invention of
請求項6に係る発明によれば、低消費電力でノイズの少ない固体撮像装置を実現することができる。また請求項7に係る発明によれば、電源電圧とは異なる昇圧又は降圧電圧による、リセットトランジスタ又は転送トランジスタの少なくとも一方の駆動が可能となる。また請求項8に係る発明によれば、低消費電力でノイズの少ない固体撮像装置を実現することができる。また請求項9に係る発明によれば、電源電圧とは異なる昇圧又は降圧電圧による、アドレストランジスタ、リセットトランジスタ、又は転送トランジスタの内の少なくとも1つのトランジスタの駆動が可能となる。
According to the sixth aspect of the invention, a solid-state imaging device with low power consumption and low noise can be realized. According to the seventh aspect of the invention, it is possible to drive at least one of the reset transistor and the transfer transistor with a step-up or step-down voltage different from the power supply voltage. According to the invention of
次に、本発明を実施するための最良の形態について説明する。 Next, the best mode for carrying out the present invention will be described.
まず、本発明に係る電圧供給回路の実施例について説明する。この実施例は、請求項1〜5に係る発明の実施例に対応するもので、図1は、本実施例に係る電圧供給回路の構成を示すブロック構成図である。この実施例に係る電圧供給回路は、外部電源電圧を昇圧する昇圧回路部100 と、該昇圧回路部100 に、第2のクロックたる駆動用クロックを供給することにより電圧を所定レベルに保持するクロックバッファ回路部200 と、前記昇圧回路部100 から出力される昇圧電圧レベルを検出する電圧検出回路部300 と、該電圧検出回路部300 による検出結果に応じて前記クロックバッファ回路部200 に対する、第1のクロックたる基本クロックの入力を制御する制御回路部400 と、電圧供給回路の動作停止時に前記昇圧回路部100 の出力を固定するためのスイッチング素子SWから構成されている。
First, an embodiment of a voltage supply circuit according to the present invention will be described. This embodiment corresponds to the embodiment of the invention according to
次に、本実施例の電圧供給回路の更に詳細な構成について説明する。まず、昇圧回路部100 の構成は一般的なものであり、例えば図5に示した昇圧回路部と同様に、ポンピングキャパシタC1〜C4とダイオードD1〜D5とからなるチャージポンプ型昇圧回路で構成されている。電圧検出回路部300 は、昇圧回路部100 の出力電圧レベルをモニタするものであり、レベルシフト回路310 ,比較器320 とを有する。そして、昇圧回路部100 の出力電圧レベルをレベルシフト回路310 でレベルシフトすることにより適切なレベルに変換し、この変換後のレベルを比較器320 によって、昇圧回路部100 により得たい所望の昇圧電圧に対応する基準レベルVREFと比較し、その比較結果を制御回路部400 に出力するように構成されている。
Next, a more detailed configuration of the voltage supply circuit of this embodiment will be described. First, the
制御回路部400 は、制御論理回路からなり電圧検出回路部300 における比較結果に基づいてクロックバッファ回路部200 への基本クロック(CK1,CK2クロック)の入力を制御するものである。クロックバッファ回路部200 は2つのバッファ回路210 ,220 からなり、昇圧回路部100 のポンピングキャパシタC1〜C4を駆動(ポンピング動作)するものである。各バッファ回路210 ,220 は、複数のバッファ210a,210b;220a,220bが多段に接続されてなり、少なくともその最終段のバッファ210b,220bの構成が、例えば図2の(A)に示すように、第1の電源VDDと第2の電源VSSとの間にゲート端子に加える電圧により導通が制御される直列接続の2つのMOSトランジスタからなり、2つのMOSトランジスタ間のノードから前記昇圧回路部100 に供給する第2のクロックを出力する出力部と、前記2つのMOSトランジスタが異なるタイミングで導通するように、各MOSトランジスタのゲート端子に前記制御回路部400 から供給される、図2の(B)に示すように位相がずらされた第1のクロックCK1-1(CK2-1),CK1-2(CK2-2)が入力される入力部210c,220cとで構成されており、該バッファ回路210 ,220 の少なくとも最終段のバッファ210b,220bには貫通電流が流れない構成となっている。なお、本実施例では、バッファを2段に接続したもので説明しているが、バッファ回路210 ,220 の後段に接続される容量に応じて、バッファ210b,220bのゲート容量が増えるのに対応して、バッファ210a,220aの数を増加させてもよい。
The
更に、スイッチング素子SWは、スタンバイモードが設定された場合(制御回路部400 へのSTBY入力をONした場合)などに、昇圧回路部100 の出力を第2の電圧に固定することにより、出力を安定させるものである。このスタンバイモードとは、本電圧供給回路及び後段の回路に、電源電圧VDD自体は供給されているが、本電圧供給回路の動作を停止することによって後段の回路への電源供給を遮断するものである。
Furthermore, when the standby mode is set (when the STBY input to the
なお、この構成の電圧供給回路の出力側には、出力電圧を保持するための外付け容量C0が接続されている。また、この実施例では、制御回路部400 から出力される第1のクロックとして、位相をずらした2つの基本クロック(CK1,CK2)を用いた例を示しているが、位相をずらすクロックの生成については、本発明の特徴には直接関係しないため、その説明は省略する。
An external capacitor C0 for holding the output voltage is connected to the output side of the voltage supply circuit having this configuration. In this embodiment, an example is shown in which two basic clocks (CK1, CK2) whose phases are shifted are used as the first clock output from the
次に、上記構成の電圧供給回路の動作について説明する。電圧検出回路部300 は、レベルシフト回路310 にて、昇圧回路部100 で昇圧された電圧をレベルシフトした後、比較器320 で、基準電圧VREFと比較し、その比較結果を制御回路部400 に出力する。制御回路部400 は、比較結果が、所望の電圧に達していないことを示すものであるとき、クロックバッファ回路部200 に基本クロックを供給し続け、昇圧回路部100 による昇圧動作を継続させる。一方、比較結果が、所望の電圧に達したことを示しているとき、制御回路400 は、クロックバッファ回路部200 に出力する基本クロックの供給を停止することにより、昇圧回路部100 による昇圧動作を停止させる。
Next, the operation of the voltage supply circuit having the above configuration will be described. The voltage
以上説明したように、本実施例に係る電圧供給回路では所望の電圧に達した後、昇圧回路部100 による不要なポンピング動作を停止させることにより、低消費電力でノイズの発生の少ないチャージポンプ型電圧供給回路を実現することができる。
As described above, in the voltage supply circuit according to the present embodiment, after reaching a desired voltage, the unnecessary pumping operation by the
また、図3は図1に示した電圧供給回路を降圧回路として用いる場合の昇圧回路部 100′の構成例を示すブロック図である。入力電圧(電源電圧)を降圧したい場合には、昇圧回路部を図3に示すような構成に変更することにより、ほぼ同様な回路構成で極性の異なる電圧供給回路を実現することが可能である。
FIG. 3 is a block diagram showing a configuration example of a
次に、本発明に係る固体撮像装置の実施例について説明する。この実施例は、請求項6〜9に係る発明の実施例に対応するもので、実施例1に説明した電圧供給回路を、従来の技術において説明した固体撮像装置の電圧供給回路として適用したものである。図4は、本実施例に係る固体撮像装置の構成を示すブロック図である。この固体撮像装置は、従来の技術において説明した通り、固体撮像素子10と、電圧供給回路20′と、外付け容量Cとから構成されており、固体撮像素子10と電圧供給回路20′とは1チップ上に形成されている。
Next, examples of the solid-state imaging device according to the present invention will be described. This embodiment corresponds to the embodiments of the invention according to claims 6 to 9, and the voltage supply circuit described in the first embodiment is applied as the voltage supply circuit of the solid-state imaging device described in the prior art. It is. FIG. 4 is a block diagram illustrating a configuration of the solid-state imaging device according to the present embodiment. As described in the prior art, this solid-state imaging device includes a solid-
固体撮像素子10は、一般的なCMOSイメージャと同様な構成であり、光電変換部であるフォトダイオードPDと、該フォトダイオードPDの信号を検出部FDに転送するための転送トランジスタM1と、前記フォトダイオードPDの検出信号を増幅する増幅トランジスタM2と、検出部FDの検出信号をリセットするリセットトランジスタM3と、各行を選択するための行選択トランジスタM4とから構成された画素(図4では、便宜上、2×2の4画素Pxl11,Pxl12,Pxl21,Pxl22を示している)と、各行の画素を駆動するための信号を出力する垂直走査回路部50と、垂直走査回路部50から出力された信号のレベルを、各画素の、関係する各トランジスタの駆動に必要なレベルにシフトするためのレベルシフト部51と、各画素間の特性バラツキをキャンセルするためのノイズキャンセル回路60と、水平走査回路部70と、増幅器4とから構成されている。
The solid-
電圧供給回路20′は、固体撮像素子10のレベルシフト部51に対して、レベルシフト後の電圧VDDH〔>VDD(電源電圧)〕を供給するものであり、ここでは、行選択トランジスタM4のゲートに加える駆動電圧をVSS(接地電圧)〜VDDHのレベルにレベルシフトさせるために用いられている。
The
以上のように構成された固体撮像装置においては、各画素からの信号は、垂直信号線1,2,各画素間の特性バラツキをキャンセルするためのノイズキャンセル回路60,水平信号線3を通り増幅器4から出力される。
In the solid-state imaging device configured as described above, a signal from each pixel is amplified through the
上記実施例のように、本発明に係る電圧供給回路を固体撮像素子への電圧供給源として用いることにより、容易に電源電圧VDDあるいは接地電圧VSS以外の電圧を供給することが可能となり、低消費電力で、且つ、ノイズの少ない固体撮像装置の実現が可能となる。 By using the voltage supply circuit according to the present invention as a voltage supply source to the solid-state imaging device as in the above embodiment, it is possible to easily supply a voltage other than the power supply voltage VDD or the ground voltage VSS, and to reduce power consumption. It is possible to realize a solid-state imaging device with electric power and less noise.
なお、本実施例では、増幅トランジスタを活性化するアドレス手段として行選択(アドレス)トランジスタM4を用いたものを示したが、同等な機能を有するものであればこれに限らない。また、駆動電圧のレベルをVDDHのレベルにシフトする端子を行選択トランジスタM4のゲートとして説明したが、これに限らず、転送トランジスタあるいはリセットトランジスタへもレベルシフトした駆動電圧を印加するようにしてもよい。更に、電圧供給部20′から供給される電圧をON時のVDDHとしたものを示したが、レベルシフト部51から出力されるレベルシフト後の電圧レベルとしてVDD〜VSSL(ここで、VSSL<VSS)を得たい場合には、電圧供給回路20′を、VSSLを生成するように構成し、レベルシフト部51に供給するようにしてもよい。また、レベルシフト部51は電源電圧、接地電圧の2つの電圧値に対するレベルシフトに限らず、多値(3値以上)に対するレベルシフトに適用できるように構成しても構わない。
In this embodiment, the row selection (address) transistor M4 is used as the address means for activating the amplification transistor. However, the present invention is not limited to this as long as it has an equivalent function. In addition, the terminal for shifting the drive voltage level to the VDDH level has been described as the gate of the row selection transistor M4. Good. Further, although the voltage supplied from the
1,2 垂直信号線
3 水平信号線
4 増幅器
10 撮像素子
20,20′ 電圧供給回路
50 垂直走査回路
51 レベルシフト部
60 ノイズキャンセル回路
70 水平走査回路
100 , 100′ 昇圧回路部
200 クロックバッファ回路部
210 ,220 バッファ回路
300 電圧検出回路部
310 レベルシフト回路
320 比較器
400 制御回路部
1, 2 Vertical signal line 3 Horizontal signal line 4 Amplifier
10 Image sensor
20, 20 'voltage supply circuit
50 Vertical scanning circuit
51 Level shift section
60 Noise cancellation circuit
70 Horizontal scanning circuit
100, 100 'Booster circuit
200 Clock buffer circuit
210 and 220 buffer circuits
300 Voltage detection circuit
310 Level shift circuit
320 comparator
400 Control circuit
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004315436A JP2006129127A (en) | 2004-10-29 | 2004-10-29 | Voltage supply circuit and solid-state image pickup device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004315436A JP2006129127A (en) | 2004-10-29 | 2004-10-29 | Voltage supply circuit and solid-state image pickup device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006129127A true JP2006129127A (en) | 2006-05-18 |
JP2006129127A5 JP2006129127A5 (en) | 2007-11-22 |
Family
ID=36723317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004315436A Pending JP2006129127A (en) | 2004-10-29 | 2004-10-29 | Voltage supply circuit and solid-state image pickup device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006129127A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012253544A (en) * | 2011-06-02 | 2012-12-20 | Toshiba Corp | Solid-state imaging device |
JP2015186375A (en) * | 2014-03-25 | 2015-10-22 | セイコーエプソン株式会社 | Driver circuit, integrated circuit device, and control method for charge pump circuit |
WO2020021747A1 (en) * | 2018-07-23 | 2020-01-30 | オリンパス株式会社 | Imaging device and endoscope |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181918A (en) * | 1994-12-22 | 1996-07-12 | Sony Corp | Booster circuit and solid-state image pickup device using same |
JPH09163247A (en) * | 1995-12-12 | 1997-06-20 | Sony Corp | Boosting circuit, solid-state image pickup device mounted with the circuit and bar code reader and camera using the device |
JPH09294367A (en) * | 1996-04-24 | 1997-11-11 | Sony Corp | Voltage supply circuit |
JPH10228793A (en) * | 1997-02-13 | 1998-08-25 | Sony Corp | Semiconductor device |
JPH1126740A (en) * | 1997-06-30 | 1999-01-29 | Toshiba Corp | Solid-state image pick-up device |
JPH11150230A (en) * | 1997-11-17 | 1999-06-02 | Nec Corp | Negative voltage generation circuit |
JP2001217706A (en) * | 2000-02-04 | 2001-08-10 | Sanyo Electric Co Ltd | Buffer circuit and driver provided with the same |
JP2001292563A (en) * | 2000-02-04 | 2001-10-19 | Sanyo Electric Co Ltd | Charge-pump circuit |
JP2003348822A (en) * | 2002-05-28 | 2003-12-05 | Sony Corp | Voltage conversion control circuit and method |
JP2004180391A (en) * | 2002-11-26 | 2004-06-24 | Fujitsu Ltd | Boosting control circuit |
-
2004
- 2004-10-29 JP JP2004315436A patent/JP2006129127A/en active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181918A (en) * | 1994-12-22 | 1996-07-12 | Sony Corp | Booster circuit and solid-state image pickup device using same |
JPH09163247A (en) * | 1995-12-12 | 1997-06-20 | Sony Corp | Boosting circuit, solid-state image pickup device mounted with the circuit and bar code reader and camera using the device |
JPH09294367A (en) * | 1996-04-24 | 1997-11-11 | Sony Corp | Voltage supply circuit |
JPH10228793A (en) * | 1997-02-13 | 1998-08-25 | Sony Corp | Semiconductor device |
JPH1126740A (en) * | 1997-06-30 | 1999-01-29 | Toshiba Corp | Solid-state image pick-up device |
JPH11150230A (en) * | 1997-11-17 | 1999-06-02 | Nec Corp | Negative voltage generation circuit |
JP2001217706A (en) * | 2000-02-04 | 2001-08-10 | Sanyo Electric Co Ltd | Buffer circuit and driver provided with the same |
JP2001292563A (en) * | 2000-02-04 | 2001-10-19 | Sanyo Electric Co Ltd | Charge-pump circuit |
JP2003348822A (en) * | 2002-05-28 | 2003-12-05 | Sony Corp | Voltage conversion control circuit and method |
JP2004180391A (en) * | 2002-11-26 | 2004-06-24 | Fujitsu Ltd | Boosting control circuit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012253544A (en) * | 2011-06-02 | 2012-12-20 | Toshiba Corp | Solid-state imaging device |
JP2015186375A (en) * | 2014-03-25 | 2015-10-22 | セイコーエプソン株式会社 | Driver circuit, integrated circuit device, and control method for charge pump circuit |
WO2020021747A1 (en) * | 2018-07-23 | 2020-01-30 | オリンパス株式会社 | Imaging device and endoscope |
US11877053B2 (en) | 2018-07-23 | 2024-01-16 | Olympus Corporation | Booster apparatus, imaging apparatus, endoscope and voltage conversion control method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8638389B2 (en) | Power supply circuit, integrated circuit device, solid-state imaging apparatus, and electronic apparatus | |
JP5200761B2 (en) | Booster circuit, solid-state imaging device, and camera system | |
US7116138B2 (en) | Ramp signal generation circuit | |
US7123067B2 (en) | Voltage-change control circuit and method | |
US10707852B2 (en) | Comparator, AD converter, solid-state imaging apparatus, electronic apparatus, and method of controlling comparator | |
KR20160040173A (en) | Conversion device, imaging device, electronic device, and conversion method | |
US20160112661A1 (en) | Solid-state image sensor, driving method thereof, and camera | |
JP2009183111A (en) | Charge pump circuit and electronic equipment equipped with same | |
US10811448B2 (en) | Solid-state imaging device | |
KR101461152B1 (en) | Solid-state image pickup device and camera system | |
US20090251188A1 (en) | Clock driver and charge pump incluing the same | |
JP5796218B2 (en) | Solid-state imaging device and imaging device | |
JP2008042247A (en) | Solid-state imaging device | |
JP2007159351A (en) | Charge pump circuit, lcd driver ic, electronic apparatus | |
US10728478B2 (en) | Electronic device | |
JP2008301288A (en) | Solid-state imaging apparatus, driving method thereof, and electronic information device | |
JP5157466B2 (en) | Solid-state imaging device and electronic camera | |
US20090283663A1 (en) | Solid-state imaging device and driving method thereof | |
JP2006129127A (en) | Voltage supply circuit and solid-state image pickup device using the same | |
WO2022202017A1 (en) | Comparator, ad converter, solid-state imaging device, and electronic apparatus | |
JP2003298957A (en) | Booster circuit and imaging apparatus employing the same | |
JP2003234961A (en) | Solid-state imaging device | |
JP4269957B2 (en) | DC level conversion circuit and method for controlling DC level conversion circuit | |
JP2005244355A (en) | Solid state imaging device and camera | |
JP4734847B2 (en) | Solid-state imaging device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |