JP2006128493A - 接続バンプの形成方法、半導体素子および半導体装置の製造方法 - Google Patents
接続バンプの形成方法、半導体素子および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006128493A JP2006128493A JP2004316676A JP2004316676A JP2006128493A JP 2006128493 A JP2006128493 A JP 2006128493A JP 2004316676 A JP2004316676 A JP 2004316676A JP 2004316676 A JP2004316676 A JP 2004316676A JP 2006128493 A JP2006128493 A JP 2006128493A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- forming
- bump
- opening
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
【解決手段】 所定の箇所に電極13を有する基板11上に、前記電極と対応する箇所に開口を有するマスク24Mを形成する。開口内に、下地金属に対する濡れ広がり性の低い第1の金属膜31を所定の高さまで形成する。開口内に、第1の金属膜に重ねて第2の金属膜を形成する。マスクを残したまま、第1および第2の金属を溶融させる。その後、マスクを除去する。
【選択図】図5
Description
(a)所定の箇所に電極を有する基板上に、前記電極と対応する箇所に開口を有するマスクを形成するステップと、
(b)開口内に、下地金属に対する濡れ広がり性の低い第1の金属膜を所定の高さまで形成するステップと、
(c)開口内に、第1の金属膜に重ねて第2の金属膜を形成するステップと、
(d)マスクを残したまま、第1および第2の金属を所定の温度で加熱して、溶融させるステップと、
(e)マスクを除去するステップと
を含む。
(a)所定の半導体回路を有する半導体素子基板と、
(b)前記半導体素子基板の所定の箇所に位置して、前記半導体回路に対する入出力を行う電極と、
(c)前記電極に接続される金属バンプと
を備え、前記金属バンプは、ビスマス(Bi)を含む合金で形成され、前記金属バンプ中のBiの組成は、電極近傍の基部から端部に向かって勾配を有する。
接着剤組成物に関しては、上記に限らず以下の材料から選択することが可能である。
(付記1) 所定の箇所に電極を有する基板上に、前記電極と対応する箇所に開口を有するマスクを形成するステップと、
開口内に、下地金属に対する濡れ広がり性の低い第1の金属膜を所定の高さまで形成するステップと、
開口内に、第1の金属膜に重ねて第2の金属膜を形成するステップと、
マスクを残したまま、第1および第2の金属を所定の温度で加熱して溶融、凝固させるステップと、
マスクを除去するステップと
を含むことを特徴とする接続バンプの形成方法。
(付記2) 前記第1の金属膜は、所定の割合のビスマス(Bi)を含有するSn−Bi合金で形成されることを特徴とする付記1に記載の接続バンプの形成方法。
(付記3) 前記第1の金属膜は、ビスマス(Bi)含有量が50〜80wt%であるSn−Bi合金で形成されることを特徴とする付記1に記載の接続バンプの形成方法。
(付記4) 前記第2の金属は、所定の割合の銀(Ag)を含有するSn−Ag合金で形成されることを特徴とする付記1に記載の接続バンプの形成方法。
(付記5) 前記マスクの形成前に、前記基板上に金属下地層を形成するステップをさらに含み、前記第1の金属膜は、めっき形成されることを特徴とする付記1に記載の接続バンプの形成方法。
(付記6) 前記第1の金属膜はSn−Bi合金で形成され、前記第2の金属膜はSn−Ag合金で形成され、第1および第2の金属膜の組成は、前記溶融、凝固後の合金材料の融点が全体として最も低くなるように選択されることを特徴とする付記1に記載の接続バンプの形成方法。
(付記7) 所定の半導体回路を有する半導体素子基板と、
前記半導体素子基板の所定の箇所に位置して、前記半導体回路に対する入出力を行う電極と、
前記電極に接続される金属バンプと
を備え、前記金属バンプは、ビスマス(Bi)を含む合金で形成され、前記金属バンプ中のBiの組成は、電極近傍の基部から端部に向かって減少するように勾配を有することを特徴とする半導体素子。
(付記8) 前記金属バンプにおいて、前記電極近傍のバンプ基部では、Bi濃度は50〜80%であり、ここから共晶組成近傍まで徐所に変化することを特徴とする付記7に記載の半導体素子。
(付記9) 前記金属バンプ全体の組成は、Sn−57wt%Bi−1wt%Agであることを特徴とする付記7に記載の半導体素子。
(付記10) 前記金属バンプは、100μm以下のピッチで配置されることを特徴とする付記7に記載の半導体素子。
(付記11) 所定の箇所に電極を有する半導体素子基板上に、前記電極と対応する箇所に開口を有するマスクを形成するステップと、
開口内に、下地金属に対する濡れ広がり性の低い第1の金属膜を所定の高さまで形成するステップと、
開口内に、第1の金属膜に重ねて第2の金属膜を形成するステップと、
マスクを残したまま、第1および第2の金属を所定の温度で加熱して溶融、凝固させるステップと、
マスクを除去して前記電極と接続する柱状バンプを有する半導体素子を完成するステップと、
前記半導体素子を回路配線基板と対向させ、前記柱状バンプを前記回路配線基板上に設けられた電極に接合するステップと
を含む半導体装置の製造方法。
(付記12)
前記半導体素子を前記回路配線基板に接合する際の回路配線基板温度は100℃以下であることを特徴とする付記11に記載の半導体装置の製造方法。
11 半導体素子基板
12 絶縁膜
13 電極(下地金属層)
24 レジスト
24M レジストマスク
31 第1金属
32 第2金属
35 バンプ
40 回路配線基板
41 回路基板電極
45 アンダーフィル
Claims (5)
- 所定の箇所に電極を有する基板上に、前記電極と対応する箇所に開口を有するマスクを形成するステップと、
前記開口内に、下地金属に対する濡れ広がり性の低い第1の金属膜を所定の高さまで形成するステップと、
前記開口内に、前記第1の金属膜に重ねて第2の金属膜を形成するステップと、
前記マスクを残したまま、前記第1および第2の金属を所定の温度で加熱して、溶融させるステップと、
前記マスクを除去するステップと
を含むことを特徴とする接続バンプの形成方法。 - 前記第1の金属膜は、ビスマス(Bi)含有量が50〜80wt%であるSn−Bi合金で形成されることを特徴とする請求項1に記載の接続バンプの形成方法。
- 前記第1の金属膜はSn−Bi合金で形成され、前記第2の金属膜はSn−Ag合金で形成され、第1および第2の金属膜の組成は、前記溶融、凝固後の合金材料の融点が全体として最も低くなるように選択されることを特徴とする請求項1に記載の接続バンプの形成方法。
- 所定の半導体回路を有する半導体素子基板と、
前記半導体素子基板の所定の箇所に位置して、前記半導体回路に対する入出力を行う電極と、
前記電極に接続される金属バンプと
を備え、前記金属バンプは、ビスマス(Bi)を含む合金で形成され、前記金属バンプ中のBiの組成は、電極近傍の基部から端部に向かって減少するように勾配を有することを特徴とする半導体素子。 - 所定の箇所に電極を有する半導体素子基板上に、前記電極と対応する箇所に開口を有するマスクを形成するステップと、
前記開口内に、下地金属に対する濡れ広がり性の低い第1の金属膜を所定の高さまで形成するステップと、
前記開口内に、第1の金属膜に重ねて第2の金属膜を形成するステップと、
前記マスクを残したまま、前記第1および第2の金属を所定の温度に加熱して、溶融、凝固させるステップと、
マスクを除去して前記電極と接続する柱状バンプを有する半導体素子を完成するステップと、
前記半導体素子を回路配線基板と対向させ、前記柱状バンプを前記回路配線基板上に設けられた電極に接合するステップと
を含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004316676A JP4533724B2 (ja) | 2004-10-29 | 2004-10-29 | 接続バンプの形成方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004316676A JP4533724B2 (ja) | 2004-10-29 | 2004-10-29 | 接続バンプの形成方法および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006128493A true JP2006128493A (ja) | 2006-05-18 |
JP4533724B2 JP4533724B2 (ja) | 2010-09-01 |
Family
ID=36722851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004316676A Expired - Fee Related JP4533724B2 (ja) | 2004-10-29 | 2004-10-29 | 接続バンプの形成方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4533724B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054790A (ja) * | 2007-08-27 | 2009-03-12 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2009102674A (ja) * | 2007-10-22 | 2009-05-14 | Ebara Corp | めっき方法及びめっき装置 |
JP2011014607A (ja) * | 2009-06-30 | 2011-01-20 | Renesas Electronics Corp | 半導体装置の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004172238A (ja) * | 2002-11-18 | 2004-06-17 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2004281556A (ja) * | 2003-03-13 | 2004-10-07 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2004
- 2004-10-29 JP JP2004316676A patent/JP4533724B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004172238A (ja) * | 2002-11-18 | 2004-06-17 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2004281556A (ja) * | 2003-03-13 | 2004-10-07 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054790A (ja) * | 2007-08-27 | 2009-03-12 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2009102674A (ja) * | 2007-10-22 | 2009-05-14 | Ebara Corp | めっき方法及びめっき装置 |
JP2011014607A (ja) * | 2009-06-30 | 2011-01-20 | Renesas Electronics Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4533724B2 (ja) | 2010-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4605155B2 (ja) | 半導体装置及びその製造方法 | |
JP6352205B2 (ja) | 銅柱バンプ上の金属間化合物の接合のための構造 | |
KR100545008B1 (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
JP4918088B2 (ja) | エレクトロマイグレーション耐性を有し柔軟性のあるワイヤ相互接続、ナノサイズのはんだ組成、それらを形成するシステム、およびはんだ付けされたパッケージの組み立て方法 | |
JP2005513759A (ja) | 半導体素子及びその形成方法 | |
TW200915452A (en) | Stable gold bump solder connections | |
JP6004441B2 (ja) | 基板接合方法、バンプ形成方法及び半導体装置 | |
US20040080055A1 (en) | No flow underfill material and method for underfilling semiconductor components | |
JP5173214B2 (ja) | 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法 | |
US7279359B2 (en) | High performance amine based no-flow underfill materials for flip chip applications | |
TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
JP4115306B2 (ja) | 半導体装置の製造方法 | |
JP4089531B2 (ja) | 半導体装置の製造方法 | |
JP2009099669A (ja) | 電子部品の実装構造および実装方法 | |
Au et al. | Thermal Compression Bonding of 30um Pitch Cu Pillar Microbump on Organic Substrate with Bare Cu Bondpad | |
JP4904710B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2006265484A (ja) | 接着性樹脂組成物及び電子装置 | |
JP4533724B2 (ja) | 接続バンプの形成方法および半導体装置の製造方法 | |
JP4366838B2 (ja) | 電子回路モジュールの製造方法 | |
US9343420B2 (en) | Universal solder joints for 3D packaging | |
JP2012124427A (ja) | 電子部品の製造方法および半導体装置の製造方法 | |
JP3703807B2 (ja) | 半導体装置 | |
JP5899701B2 (ja) | 半導体装置、半導体装置の製造方法及び電子機器 | |
TWI242868B (en) | Solder terminal and fabricating method thereof | |
JP2015186826A (ja) | はんだボールおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |