JP2006128449A - Semiconductor laser element and manufacturing method therefor - Google Patents

Semiconductor laser element and manufacturing method therefor Download PDF

Info

Publication number
JP2006128449A
JP2006128449A JP2004315819A JP2004315819A JP2006128449A JP 2006128449 A JP2006128449 A JP 2006128449A JP 2004315819 A JP2004315819 A JP 2004315819A JP 2004315819 A JP2004315819 A JP 2004315819A JP 2006128449 A JP2006128449 A JP 2006128449A
Authority
JP
Japan
Prior art keywords
layer
conductivity type
type
semiconductor laser
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004315819A
Other languages
Japanese (ja)
Inventor
Wataru Fujisawa
渉 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2004315819A priority Critical patent/JP2006128449A/en
Publication of JP2006128449A publication Critical patent/JP2006128449A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor laser element which prevents the formation of a void in a current block layer to offer fine laser characteristics, and to provide a manufacturing method for the semiconductor laser element. <P>SOLUTION: The semiconductor laser element comprises a cladding layer 3, an active layer 4, a first cladding layer 5, a ridge 8 consisting of a second cladding layer 7, and a cap layer 9. These are overlaid on a semiconductor board 2 in increasing order. The semiconductor laser element also includes the current block layer 10 which is on the first cladding layer 5 and sandwiches the ridge 8 and the cap layer 9, and a contact layer 12 which is formed on the cap layer 9 and the current block layer 10. The layers are so formed as to satisfy the inequality: W<SB>1</SB>>W<SB>2</SB>=W<SB>3</SB>, where W<SB>1</SB>is the width of the upper part of the cap layer 9, W<SB>2</SB>is the width of the lower part of the cap layer 9, and W<SB>3</SB>is the width of the upper part of the ridge 8. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、低消費電力で高い信頼性を有する半導体レーザ素子及びその製造方法に関する。   The present invention relates to a semiconductor laser device having low power consumption and high reliability, and a method for manufacturing the same.

低消費電力で高い信頼性を有する半導体レーザ素子としては、特許文献1に記載されているものがある。
この特許文献1に記載されている半導体レーザ素子について図10を用いて以下に説明する。
図10に示すように、従来の半導体レーザ素子17は、n型GaAs基板2上にn型GaAsバッファ層18、n型AltGa1-tAs(0.45≦t≦0.65)下部クラッド層3、AluGa1-uAs(0.07≦u≦0.65)活性層4、p型AlvGa1-vAs(0.45≦v≦0.65)上部第1クラッド層5、p型GaAsエッチングストップ層19が順次積層されている。
As a semiconductor laser element having low power consumption and high reliability, there is one described in Patent Document 1.
The semiconductor laser element described in Patent Document 1 will be described below with reference to FIG.
As shown in FIG. 10, a conventional semiconductor laser device 17 includes an n-type GaAs buffer layer 18 on an n-type GaAs substrate 2 and an n-type Al t Ga 1-t As (0.45 ≦ t ≦ 0.65) lower portion. cladding layer 3, Al u Ga 1-u As (0.07 ≦ u ≦ 0.65) active layer 4, p-type Al v Ga 1-v As ( 0.45 ≦ v ≦ 0.65) upper first cladding Layer 5 and p-type GaAs etching stop layer 19 are sequentially stacked.

p型GaAsエッチングストップ層19上には、p型AlxGa1-xAs上部第2クラッド層7からなる台形状のリッジ部8が形成されている。リッジ部8上には、リッジ部8の上部よりも幅が広い逆メサ形状のp型GaAsキャップ層9が形成されている。更に、p型GaAsエッチングストップ層19上には、リッジ部8及びp型GaAsキャップ層9の側面を挟持するようにして、n型AlyGa1-yAs電流ブロック層10、n型GaAs保護層11、p型GaAs保護層20が順次形成され、p型GaAsキャップ層9の表面と同一平面を形成している。 On the p-type GaAs etching stop layer 19, a trapezoidal ridge portion 8 made of the p-type Al x Ga 1-x As upper second cladding layer 7 is formed. On the ridge portion 8, a p-type GaAs cap layer 9 having an inverted mesa shape that is wider than the upper portion of the ridge portion 8 is formed. Further, on the p-type GaAs etching stop layer 19, the n-type Al y Ga 1-y As current blocking layer 10 and the n-type GaAs protective layer 10 are sandwiched between the side surfaces of the ridge portion 8 and the p-type GaAs cap layer 9. The layer 11 and the p-type GaAs protective layer 20 are sequentially formed to form the same plane as the surface of the p-type GaAs cap layer 9.

更にまた、n型AlyGa1-yAs電流ブロック層10、n型GaAs保護層11、p型GaAs保護層20及びp型GaAsキャップ層9上には、p型GaAsコンタクト層12が形成されている。
p型GaAsコンタクト層12上には、p型オーミック電極13が形成され、積層方向と反対側のn型GaAs基板2には、n型オーミック電極14が形成されている。なお、t、u、v、x、yの範囲は、0.45≦t≦0.65、0.07≦u≦0.65、0.45≦v≦0.65、0.45≦x≦0.65、0.5≦y≦0.85である。
Furthermore, a p-type GaAs contact layer 12 is formed on the n-type Al y Ga 1-y As current blocking layer 10, the n-type GaAs protective layer 11, the p-type GaAs protective layer 20 and the p-type GaAs cap layer 9. ing.
A p-type ohmic electrode 13 is formed on the p-type GaAs contact layer 12, and an n-type ohmic electrode 14 is formed on the n-type GaAs substrate 2 opposite to the stacking direction. The ranges of t, u, v, x, and y are 0.45 ≦ t ≦ 0.65, 0.07 ≦ u ≦ 0.65, 0.45 ≦ v ≦ 0.65, 0.45 ≦ x. ≦ 0.65, 0.5 ≦ y ≦ 0.85.

そして、p型GaAsキャップ層9の上部の幅をW1、その下部の幅をW2、その厚さをd1、リッジ部8の上部の幅をW3とするとき、(W1−W3)/2d1<3及び、0.3μm<W2−W3<3μmの関係を有している。p型GaAsキャップ層9は、その側面と底面のなす角が90°以上になっている。このようして、p型GaAsコンタクト層12の結晶性を向上させた低抵抗な半導体レーザ素子17が得られることが記載されている。 When the upper width of the p-type GaAs cap layer 9 is W 1 , the lower width is W 2 , the thickness is d 1 , and the upper width of the ridge portion 8 is W 3 , (W 1 −W 3 ) / 2d 1 <3 and 0.3 μm <W 2 −W 3 <3 μm. The p-type GaAs cap layer 9 has an angle formed between the side surface and the bottom surface of 90 ° or more. Thus, it is described that a low resistance semiconductor laser device 17 with improved crystallinity of the p-type GaAs contact layer 12 can be obtained.

次に、従来の半導体レーザ素子の製造方法について図11乃至図18を用いて説明する。
図11に示すように、第1回目の結晶成長を行なって、n型GaAs基板2上にn型GaAsバッファ層18、n型AltGa1-tAs下部クラッド層3、AluGa1-uAs活性層4、p型AlvGa1-vAs上部第1クラッド層5、p型GaAsエッチングストップ層19、p型AlxGa1-xAs上部第2クラッド層7、p型GaAsキャップ層9を順次積層する。
次に、図12に示すように、フォトリソグラフィ法を用いて、p型GaAsキャップ層9の中央部にストライプ状のフォトレジストパターン15を形成する。
Next, a conventional method for manufacturing a semiconductor laser device will be described with reference to FIGS.
As shown in FIG. 11, the first crystal growth is performed to form an n-type GaAs buffer layer 18, an n-type Al t Ga 1-t As lower cladding layer 3, and Al u Ga 1- on the n-type GaAs substrate 2. u As active layer 4, p-type Al v Ga 1-v As upper first cladding layer 5, p-type GaAs etching stop layer 19, p-type Al x Ga 1-x As upper second cladding layer 7, p-type GaAs cap Layers 9 are sequentially stacked.
Next, as shown in FIG. 12, a striped photoresist pattern 15 is formed in the central portion of the p-type GaAs cap layer 9 by photolithography.

次に、図13に示すように、フォトレジストパターン15で覆われていない領域のp型GaAsキャップ層9乃至p型AlxGa1-xAs上部第2クラッド層7の途中までエッチンする。このとき用いられるエッチング液は、GaAsよりもAlGaAsに対してエッチングレートが速いエッチャント(硫酸:過酸化水素水:水=1:8:50)を用いるので、p型GaAsキャップ層9の幅は、p型AlxGa1-xAs上部第2クラッド層7の幅よりも広くすることができる。また、このエッチントは、GaAsに対するエッチング速度に異方性を持っているので、p型GaAsキャップ層9は、側面と底面のなす角が90°以上となる逆メサ形状となる。 Next, as shown in FIG. 13, the p-type GaAs cap layer 9 to the p-type Al x Ga 1-x As upper second cladding layer 7 in the region not covered with the photoresist pattern 15 are etched halfway. The etchant used at this time is an etchant (sulfuric acid: hydrogen peroxide solution: water = 1: 8: 50) that has a higher etching rate than AlGaAs than GaAs. Therefore, the width of the p-type GaAs cap layer 9 is The width of the p-type Al x Ga 1-x As upper second cladding layer 7 can be made wider. Since this etchant has anisotropy in the etching rate with respect to GaAs, the p-type GaAs cap layer 9 has an inverted mesa shape in which the angle formed between the side surface and the bottom surface is 90 ° or more.

次に、図14に示すように、AlGaAsに比べGaAsに対してエッチングレートの遅いエッチントを用いて、p型AlxGa1-xAs上部第2クラッド層7のみをHFエッチング液を用いて、p型GaAsエッチングストップ層19に達するまでエッチングを行なって、台形状のリッジ部8を形成する。 Next, as shown in FIG. 14, using an etchant having a slower etching rate than GaAs compared to AlGaAs, only the p-type Al x Ga 1-x As upper second cladding layer 7 is subjected to HF etching solution. Etching is performed until the p-type GaAs etching stop layer 19 is reached, and a trapezoidal ridge portion 8 is formed.

次に、図15に示すように、フォトレジストパターン15を除去した後、第2回目の結晶成長を行なって、n型AlyGa1-yAs電流ブロック層10、n型GaAs保護層11、p型GaAs保護層20を順次積層する。 Next, as shown in FIG. 15, after removing the photoresist pattern 15, the second crystal growth is performed, so that the n-type Al y Ga 1-y As current blocking layer 10, the n-type GaAs protective layer 11, A p-type GaAs protective layer 20 is sequentially stacked.

次に、図16に示すように、p型GaAs保護層20上に中央部が開口したフォトレジストパターン16を形成する。   Next, as shown in FIG. 16, a photoresist pattern 16 having an opening at the center is formed on the p-type GaAs protective layer 20.

次に、図17に示すように、フォトレジストパターン16に覆われた以外のn型AlyGa1-yAs電流ブロック層10、n型GaAs保護層11、p型GaAs保護層20をp型GaAsキャップ層9が露出するまでエッチングする。 Next, as shown in FIG. 17, the n-type Al y Ga 1-y As current blocking layer 10, the n-type GaAs protective layer 11, and the p-type GaAs protective layer 20 other than those covered with the photoresist pattern 16 are p-type. Etching is performed until the GaAs cap layer 9 is exposed.

次に、図18に示すように、フォトレジストパターン16を除去した後、第3回目の結晶成長を行って、全面に亘ってp型GaAsコンタクト層12を形成する。
この後、p型GaAsコンタクト層12上にp型オーミック電極13、積層方向と反対側のn型GaAs基板2にn型オーミック電極14を形成して図10に示す半導体レーザ素子17を得る。
特開平9−199790号公報
Next, as shown in FIG. 18, after removing the photoresist pattern 16, the third crystal growth is performed to form the p-type GaAs contact layer 12 over the entire surface.
Thereafter, a p-type ohmic electrode 13 is formed on the p-type GaAs contact layer 12, and an n-type ohmic electrode 14 is formed on the n-type GaAs substrate 2 opposite to the stacking direction to obtain the semiconductor laser device 17 shown in FIG.
JP-A-9-199790

しかしながら、p型GaAsキャップ層9の下部幅は、p型AlxGa1-xAs上部第2クラッド層7の幅よりも広いので、リッジ部8の側面は、p型GaAsキャップ層9の影となるため、斜影効果などにより、結晶成長レートが低下して、図19に示すように、リッジ部8の近傍のn型AlyGa1-yAs電流ブロック層10、n型GaAs保護層11、p型GaAs保護層20中に空洞(ボイド)21が発生することがあった。
この空洞21が発生すると、n型AlyGa1-yAs電流ブロック層10の屈折率分布が設計値からずれるため、導波特性が変動したり、素子特性ばらつきが生じていた。この結果、良好なレーザ特性が得られず、信頼性の低下を生じる原因となっていた。また、空洞部においては熱伝導特性が低下するため、発光部での発熱が良好に放散せず、温度特性が低下するという問題も生じていた。
However, since the lower width of the p-type GaAs cap layer 9 is wider than the width of the p-type Al x Ga 1-x As upper second cladding layer 7, the side surface of the ridge portion 8 is affected by the p-type GaAs cap layer 9. As a result, the crystal growth rate is reduced due to the oblique effect and the n-type Al y Ga 1-y As current blocking layer 10 and the n-type GaAs protective layer 11 in the vicinity of the ridge portion 8 as shown in FIG. In some cases, voids 21 are generated in the p-type GaAs protective layer 20.
When this cavity 21 is generated, the refractive index distribution of the n-type Al y Ga 1-y As current blocking layer 10 deviates from the design value, so that the waveguide characteristics fluctuate and the element characteristics vary. As a result, good laser characteristics cannot be obtained, causing a decrease in reliability. Further, since the heat conduction characteristics are lowered in the hollow portion, heat generated in the light emitting portion is not dissipated well, and there is a problem that the temperature characteristics are lowered.

そこで、本発明は、前述の課題に鑑みて提案されるものであって、電流ブロック層にボイドが発生することを防止して、良好なレーザ特性を有し、信頼性の高い半導体レーザ素子及びその製造方法を提供することを目的とする。   Therefore, the present invention has been proposed in view of the above-described problems, and prevents the generation of voids in the current blocking layer, and has a good laser characteristic and a highly reliable semiconductor laser element. It aims at providing the manufacturing method.

本願発明の第1の発明は、第1導電型の半導体基板上に第1導電型クラッド層と、活性層と、第1の第2導電型クラッド層と、第2の第2導電型クラッド層からなるリッジ部と、第2導電型キャップ層とが順次積層され、更に、前記第1の第2導電型のクラッド層上にあって、前記リッジ部及び前記第2導電型キャップ層を挟持する第1導電型電流ブロック層と、前記第2導電型キャップ層及び前記第1導電型電流ブロック層上に形成された第2導電型コンタクト層とを少なくとも有する半導体レーザ素子において、前記第2導電型キャップ層の上部の幅をW1、前記第2導電型キャップ層の下部の幅をW2、前記リッジ部の上部の幅をW3とするとき、W1>W2=W3の関係を満たすことを特徴とする半導体レーザ素子を提供する。
第2の発明は、第1導電型の半導体基板上に第1導電型の下部クラッド層、活性層、第1の第2導電型クラッド層、第2導電型エッチングストップ層、第2の第2導電型クラッド層、第2導電型キャップ層を順次積層し、前記第2導電型キャップ層の中央部に[011]方向にストライプ状のフォトレジストパターンを形成した後、前記フォトレジストパターンで覆われた以外の前記第2導電型キャップ層から前記第2の第2導電型クラッド層を前記第2導電型エッチングストップ層に達するまでエッチングを行なってリッジ部を形成し、次に、前記フォトレジストパターンを除去後、前記第2導電型エッチングストップ層上に前記リッジ部及び前記第2導電型キャップ層を挟持する第1導電型電流ブロック層を形成し、更に、前記第2導電型キャップ層及び前記第1導電型電流ブロック層上に第2導電型コンタクト層を形成して作製する半導体レーザ素子の製造方法において、前記エッチングは、ドライエッチング法により、前記第2の第2導電型キャップ層から前記第2の第2導電型クラッド層の途中まで行う第1段階と、前記第2導電型エッチングストップ層よりも前記第2の第2導電型クラッド層の方がエッチングレートが速いエッチング液を用いて、前記第2の第2導電型クラッド層を前記第2導電型エッチングストップ層に達するまで行い、かつ前記第2導電型キャップ層を逆メサ形状にする第2段階とからなることを特徴とする半導体レーザ素子の製造方法を提供する。
According to a first aspect of the present invention, a first conductivity type cladding layer, an active layer, a first second conductivity type cladding layer, and a second second conductivity type cladding layer are formed on a first conductivity type semiconductor substrate. And a second conductivity type cap layer are sequentially stacked, and further on the first second conductivity type cladding layer, sandwiching the ridge portion and the second conductivity type cap layer. In the semiconductor laser device having at least a first conductivity type current block layer, and a second conductivity type contact layer formed on the second conductivity type cap layer and the first conductivity type current block layer, the second conductivity type W 1 width of the upper portion of the cap layer, W 2 the widths of the lower portion of the second conductivity type cap layer, when the width of the upper of the ridge portion and W 3, the relationship of W 1> W 2 = W 3 A semiconductor laser device characterized by satisfying the requirements is provided.
According to a second aspect of the present invention, a first conductivity type lower cladding layer, an active layer, a first second conductivity type cladding layer, a second conductivity type etching stop layer, a second second conductivity type are formed on a first conductivity type semiconductor substrate. A conductive clad layer and a second conductive cap layer are sequentially stacked, and a striped photoresist pattern is formed in the [011] direction at the center of the second conductive cap layer, and then covered with the photoresist pattern. Etching is performed from the second conductivity type cap layer other than the second conductivity type cladding layer until reaching the second conductivity type etching stop layer to form the ridge portion, and then the photoresist pattern Then, a first conductivity type current blocking layer sandwiching the ridge portion and the second conductivity type cap layer is formed on the second conductivity type etching stop layer, and further, the second conductivity type In the method of manufacturing a semiconductor laser device, which is formed by forming a second conductivity type contact layer on the cap layer and the first conductivity type current blocking layer, the etching is performed by a dry etching method, and the second second conductivity type. A first step performed from the cap layer to the middle of the second second-conductivity-type cladding layer, and etching with a higher etching rate in the second second-conductivity-type cladding layer than in the second-conductivity-type etching stop layer Using a liquid, and performing the second second-conductivity-type cladding layer until reaching the second-conductivity-type etching stop layer and forming the second-conductivity-type cap layer in a reverse mesa shape. A method for manufacturing a semiconductor laser device is provided.

本発明は、前記第2導電型コンタクト層の上部の幅をW1、前記第2導電型コンタクト層の下部の幅をW2、前記リッジ部の上部の幅をW3とするとき、W1>W2=W3の関係を満たす構成であるので、リッジ部にボイドが発生することを防止して、信頼性の高い半導体レーザ素子が得られる。
また、前記エッチングは、ドライエッチング法により、前記第2の第2導電型キャップ層から前記第2の第2導電型クラッド層の途中まで行う第1段階と、前記第2導電型エッチングストップ層よりも前記第2の第2導電型クラッド層の方がエッチングレートが速いエッチング液を用いて、前記第2の第2導電型クラッド層を前記第2導電型エッチングストップ層に達するまで行なって、前記第2導電型キャップ層を逆メサ形状にする第2段階とからなるので、従来例のように第2導電型キャップ層による斜影効果などを生じないため、ボイドの発生のない第1導電型電流ブロック層を得ることができる。この結果、良好なレーザ特性を有し、信頼性および温度特性の高い半導体レーザ素子を得ることができる。
In the present invention, when the width of the upper part of the second conductivity type contact layer is W 1 , the width of the lower part of the second conductivity type contact layer is W 2 , and the width of the upper part of the ridge portion is W 3 , W 1 Since the structure satisfies the relationship> W 2 = W 3 , voids are prevented from occurring in the ridge portion, and a highly reliable semiconductor laser device can be obtained.
Further, the etching is performed by a dry etching method from a second stage of the second second conductivity type cap layer to the middle of the second second conductivity type cladding layer, and from the second conductivity type etching stop layer. The second second-conductivity-type cladding layer is etched until the second second-conductivity-type cladding layer reaches the second-conductivity-type etching stop layer using an etchant having a higher etching rate. Since the second conductivity type cap layer is formed in the second stage having an inverted mesa shape, the first conductivity type current without voids is not generated because the oblique effect by the second conductivity type cap layer does not occur as in the conventional example. A block layer can be obtained. As a result, a semiconductor laser device having good laser characteristics and high reliability and temperature characteristics can be obtained.

以下、本発明に係る半導体レーザ素子及びその製造方法の実施の形態について、図1乃至図9を用いて詳細に説明する。
従来と同一構成には同一符号を付し、その説明を省略する。
Hereinafter, embodiments of a semiconductor laser device and a method for manufacturing the same according to the present invention will be described in detail with reference to FIGS.
The same reference numerals are given to the same components as those in the prior art, and the description thereof is omitted.

図1は、本発明に係る半導体レーザ素子の構成を示す断面図である。
図2は、半導体レーザ素子の(1回目積層工程)を示す断面図である。図3は、半導体レーザ素子の(1回目フォトレジストパターン形成工程)を示す断面図である。図4は、半導体レーザ素子の(上部第2クラッド層形成工程)を示す断面図である。図5は、半導体レーザ素子の(リッジ部形成工程)を示す断面図である。図6は、半導体レーザ素子の(2回積層工程)を示す断面図である。図7は、半導体レーザ素子の(2回目フォトレジストパターン形成工程)を示す断面図である。図8は、半導体レーザ素子の(エッチング工程)を示す断面図である。図9は、半導体レーザ素子の(コンタクト層形成工程)を示す断面図である。
FIG. 1 is a sectional view showing the configuration of a semiconductor laser device according to the present invention.
FIG. 2 is a cross-sectional view showing the (first stacking step) of the semiconductor laser device. FIG. 3 is a cross-sectional view showing the (first photoresist pattern forming step) of the semiconductor laser element. FIG. 4 is a cross-sectional view showing the (upper second cladding layer forming step) of the semiconductor laser device. FIG. 5 is a cross-sectional view showing the (ridge portion forming step) of the semiconductor laser device. FIG. 6 is a cross-sectional view showing the (double stacking step) of the semiconductor laser device. FIG. 7 is a cross-sectional view showing the (second photoresist pattern forming step) of the semiconductor laser device. FIG. 8 is a sectional view showing the (etching process) of the semiconductor laser device. FIG. 9 is a cross-sectional view showing the (contact layer forming step) of the semiconductor laser device.

図1に示すように、本発明に係る半導体レーザ素子1は、従来の半導体レーザ素子17におけるp型GaAsキャップ層9の上部の幅をW1、p型GaAsキャップ層9の下部の幅をW2、リッジ部8の上部の幅をW3とするとき、W1>W2=W3の関係を満たす構成としたものであり、それ以外は同様である。 As shown in FIG. 1, in the semiconductor laser device 1 according to the present invention, the width of the upper portion of the p-type GaAs cap layer 9 in the conventional semiconductor laser device 17 is W 1 and the width of the lower portion of the p-type GaAs cap layer 9 is W. 2 , where the width of the upper portion of the ridge portion 8 is W 3 , the configuration satisfies the relationship of W 1 > W 2 = W 3 , and the rest is the same.

以下に具体的に説明する。
本発明の実施形態に係る半導体レーザ素子1は、厚さ50μm〜130μmのn型GaAs基板2上に厚さ0.5μm〜2μmのn型AltGa1-tAs(0.45≦t≦0.65)下部クラッド層3、0.01μm〜0.1μmのAluGa1-uAs(0.07≦u≦0.65)活性層4、厚さ0.1μm〜0.4μmのp型AlvGa1-vAs(0.45≦v≦0.65)上部第1クラッド層5、厚さ0.002μm〜0.02μmのp型AlwGa1-wAs(0.5≦w≦0.8)エッチングストップ層6が順次積層されている。
This will be specifically described below.
The semiconductor laser device 1 according to the embodiment of the present invention is formed on an n-type GaAs substrate 2 having a thickness of 50 μm to 130 μm and an n-type Al t Ga 1-t As (0.45 ≦ t ≦ 0.5 μm to 2 μm). 0.65) Lower cladding layer 3, 0.01 μm to 0.1 μm Al u Ga 1-u As (0.07 ≦ u ≦ 0.65) active layer 4, p having a thickness of 0.1 μm to 0.4 μm Type Al v Ga 1-v As (0.45 ≦ v ≦ 0.65) upper first cladding layer 5, p-type Al w Ga 1-w As (0.5 ≦ 0.5) having a thickness of 0.002 μm to 0.02 μm w ≦ 0.8) Etching stop layers 6 are sequentially stacked.

更に、p型AlwGa1-wAsエッチングストップ層6上には、厚さ0.3μm〜2.5μmのp型AlxGa1-xAs(0.45≦x≦0.65)上部第2クラッド層7からなる矩形状のリッジ部8が形成されている。リッジ部8上には、下部の幅がリッジ部8の上部と同じである逆メサ形状の厚さ0.2μm〜1.0μmのp型GaAsキャップ層9が形成されている。 Further, on the p-type Al w Ga 1-w As etching stop layer 6, an upper part of p-type Al x Ga 1-x As (0.45 ≦ x ≦ 0.65) having a thickness of 0.3 μm to 2.5 μm. A rectangular ridge portion 8 made of the second cladding layer 7 is formed. On the ridge portion 8, a p-type GaAs cap layer 9 having a reverse mesa shape thickness of 0.2 μm to 1.0 μm having the same width as the upper portion of the ridge portion 8 is formed.

p型GaAsキャップ層9の上部の幅をW1、p型GaAsキャップ層9の下部の幅をW2、リッジ部8の上部の幅をW3とするとき、W1>W2=W3の関係を有している。 When the upper width of the p-type GaAs cap layer 9 is W 1 , the lower width of the p-type GaAs cap layer 9 is W 2 , and the upper width of the ridge portion 8 is W 3 , W 1 > W 2 = W 3 Have the relationship.

更に、p型AlwGa1-wAsエッチングストップ層6上には、リッジ部8及びp型GaAsキャップ層9の側面を挟持するようにして、厚さ0.2μm〜1.0μmのn型AlyGa1-yAs(0.5≦y≦0.85)電流ブロック層10、厚さ0.2μm〜1.0μmのn型GaAs保護層11が順次形成されている。 Further, on the p-type Al w Ga 1-w As etching stop layer 6, the side surface of the ridge portion 8 and the p-type GaAs cap layer 9 is sandwiched so as to have an n-type thickness of 0.2 μm to 1.0 μm. An Al y Ga 1-y As (0.5 ≦ y ≦ 0.85) current blocking layer 10 and an n-type GaAs protective layer 11 having a thickness of 0.2 μm to 1.0 μm are sequentially formed.

更にまた、n型GaAs保護層11及びp型GaAsキャップ層9上に厚さ1〜10μmのp型GaAsコンタクト層12が形成されている。
p型GaAsコンタクト層12上には、p型オーミック電極13が形成され、積層方向と反対側のn型GaAs基板2には、n型オーミック電極14が形成されている。
この半導体レーザ素子1は、p型オーミック電極13側からn型オーミック電極側に向かって、電流を注入することによって、AluGa1-uAs活性層4からレーザ光を出射させるものである。
Furthermore, a p-type GaAs contact layer 12 having a thickness of 1 to 10 μm is formed on the n-type GaAs protective layer 11 and the p-type GaAs cap layer 9.
A p-type ohmic electrode 13 is formed on the p-type GaAs contact layer 12, and an n-type ohmic electrode 14 is formed on the n-type GaAs substrate 2 opposite to the stacking direction.
The semiconductor laser element 1 emits laser light from the Al u Ga 1-u As active layer 4 by injecting a current from the p-type ohmic electrode 13 side toward the n-type ohmic electrode side.

このように、p型GaAsコンタクト層12の上部の幅をW1、p型GaAsコンタクト層12の下部の幅をW2、リッジ部8の上部の幅をW3とするとき、W1>W2=W3の関係を満たす構成としているので、無効電流を生じることなく、n型AlyGa1-yAs電流ブロック層10で電流が狭窄されて、リッジ部8に有効に電流を流すことができるため、良好なレーザ特性を有する半導体レーザ素子を得ることができる。 Thus, when the width of the upper portion of the p-type GaAs contact layer 12 is W 1 , the width of the lower portion of the p-type GaAs contact layer 12 is W 2 , and the width of the upper portion of the ridge portion 8 is W 3 , W 1 > W 2 = W 3 is satisfied, so that the current is confined in the n-type Al y Ga 1 -y As current blocking layer 10 without causing a reactive current, and an effective current flows through the ridge 8. Therefore, a semiconductor laser device having good laser characteristics can be obtained.

次に、本発明に係る半導体レーザ素子の製造方法について図2乃至図9を用いて説明する。以下では、結晶成長は、MOCVD法(Metal Organic Chemical Vapor Deposion法)によって行なうことにする。
(1回目積層工程)
図2に示すように、第1回目の結晶成長を行なって、n型GaAs基板2上にn型AltGa1-tAs下部クラッド層3、AluGa1-uAs活性層4、p型AlvGa1-vAs上部クラッド層5、p型AlwGa1-wAsエッチングストップ層6、p型AlxGa1-xAs上部第2クラッド層7、p型GaAsキャップ層9を順次積層する。
Next, a method for manufacturing a semiconductor laser device according to the present invention will be described with reference to FIGS. In the following, crystal growth is performed by MOCVD (Metal Organic Chemical Vapor Deposition).
(First lamination process)
As shown in FIG. 2, the first crystal growth is performed to form an n-type Al t Ga 1-t As lower cladding layer 3, an Al u Ga 1-u As active layer 4, p on the n-type GaAs substrate 2. Type Al v Ga 1 -v As upper cladding layer 5, p type Al w Ga 1 -w As etching stop layer 6, p type Al x Ga 1 -x As upper second cladding layer 7, and p type GaAs cap layer 9 Laminate sequentially.

(1回目フォトレジストパターン形成工程)
次に、図3に示すように、フォトリソグラフィ法を用いて、p型GaAsキャップ層9上に[011]方向にストライプ状のフォトレジストパターン15を形成する。
(First photoresist pattern formation process)
Next, as shown in FIG. 3, a striped photoresist pattern 15 is formed in the [011] direction on the p-type GaAs cap layer 9 by photolithography.

(上部第2クラッド層形成工程)
次に、図4に示すように、フォトレジストパターン15で覆われていない領域のp型GaAsキャップ層9乃至p型AlxGa1-xAs上部第2クラッド層7の途中までエッチングする。ここでは、このエッチング方法として、AlGaAs、GaAsに対して異方性エッチングが可能でそれらの各層の側面がn型GaAs基板2面に対して垂直なエッチングを行なうことができるICP−RIE(誘導結合プラズマ反応性イオンエッチング)を用いた。エッチング量の制御は、エッチングモニタを使用するか時間制御によって行うことができる。
(Upper second cladding layer forming step)
Next, as shown in FIG. 4, the p-type GaAs cap layer 9 to the p-type Al x Ga 1-x As upper second cladding layer 7 in the region not covered with the photoresist pattern 15 is etched partway. Here, as this etching method, ICP-RIE (inductive coupling) is possible in which anisotropic etching can be performed on AlGaAs and GaAs, and the side surfaces of these layers can be etched perpendicular to the n-type GaAs substrate 2 surface. Plasma reactive ion etching) was used. The etching amount can be controlled by using an etching monitor or by time control.

(リッジ部形成工程)
次に、図5に示すように、更に、p型AlxGa1-xAs上部第2クラッド層7をp型AlwGa1-wAsエッチングストップ層6に達するまでエッチングを行なって、矩形状のリッジ部8を形成する。このとき用いるエッチング液は、p型AlwGa1-wAsエッチングストップ層6よりもp型AlxGa1-xAs上部第2クラッド層7に対してエッチングレートが速い酒石酸系エッチャントを用いる。また、エッチング時間を制御することで、p型GaAsキャップ層9の上部の幅を下部の幅よりも広くすることができる。そして、p型GaAsキャップ層9の側面の結晶方位は、(111)面である。
(Ridge formation process)
Next, as shown in FIG. 5, the p-type Al x Ga 1-x As upper second cladding layer 7 is further etched until it reaches the p-type Al w Ga 1-w As etching stop layer 6. A ridge portion 8 having a shape is formed. As the etching solution used at this time, a tartaric acid-based etchant having an etching rate faster than that of the p-type Al x Ga 1-x As upper second cladding layer 7 than the p-type Al w Ga 1-w As etching stop layer 6 is used. Further, by controlling the etching time, the upper width of the p-type GaAs cap layer 9 can be made wider than the lower width. The crystal orientation of the side surface of the p-type GaAs cap layer 9 is the (111) plane.

即ち、このエッチントは、GaAs結晶方位に対するエッチング速度に異方性を持っているので、p型GaAsキャップ層9の側面と底面とのなす角が90°以上となる、いわゆる逆メサ形状となり、p型GaAsキャップ層9の上部の幅をW1、p型GaAsキャップ層9の下部の幅をW2、リッジ部8の上部の幅をW3とするとき、前記したW1>W2=W3の関係となる。 That is, since this etchant has anisotropy in the etching rate with respect to the GaAs crystal orientation, the angle formed between the side surface and the bottom surface of the p-type GaAs cap layer 9 becomes 90 ° or more, and a so-called inverted mesa shape is formed. When the upper width of the p-type GaAs cap layer 9 is W 1 , the lower width of the p-type GaAs cap layer 9 is W 2 , and the upper width of the ridge 8 is W 3 , W 1 > W 2 = W 3 relationship.

また、p型AlwGa1-wAsエッチングストップ層6は、p型AlxGa1-xAs上部第2クラッド層7とのエッチング選択比を十分とることができ、かつAluGa1-uAs活性層4から出射されるレーザ光を透過することができるように組成が選択されている。 In addition, the p-type Al w Ga 1-w As etching stop layer 6 can have a sufficient etching selectivity with respect to the p-type Al x Ga 1-x As upper second cladding layer 7 and Al u Ga 1- The composition is selected so that the laser light emitted from the u As active layer 4 can be transmitted.

(2回積層工程)
次に、図6に示すように、フォトレジストパターン15を除去した後、第2回目の結晶成長を行なって、n型AlyGa1-yAs電流ブロック層10、n型GaAs保護層11を順次積層する。
(2 times lamination process)
Next, as shown in FIG. 6, after removing the photoresist pattern 15, the second crystal growth is performed to form the n-type Al y Ga 1-y As current blocking layer 10 and the n-type GaAs protective layer 11. Laminate sequentially.

(2回目フォトレジストパターン形成工程)
次に、図7に示すように、リッジ部8上に積層されたn型AlyGa1-yAs電流ブロック層10及びn型GaAs保護層11上に中央部が開口したフォトレジストパターン16を形成する。
(Second photoresist pattern formation process)
Next, as shown in FIG. 7, a photoresist pattern 16 having a central portion opened on the n-type Al y Ga 1-y As current blocking layer 10 and the n-type GaAs protective layer 11 stacked on the ridge portion 8 is formed. Form.

(エッチング工程)
次に、図8に示すように、フォトレジストパターン16に覆われた以外のn型AlyGa1-yAs電流ブロック層10、n型GaAs保護層11をp型GaAsキャップ層9が露出するまでエッチングする。
(Etching process)
Next, as shown in FIG. 8, the p-type GaAs cap layer 9 exposes the n-type Al y Ga 1-y As current blocking layer 10 and the n-type GaAs protective layer 11 other than those covered with the photoresist pattern 16. Etch until.

(コンタクト層形成工程)
次に、図9に示すように、フォトレジストパターン16を除去した後、第3回目の結晶成長を行って、全面に亘ってp型GaAsコンタクト層12を形成する。
この後、p型GaAsコンタクト層12上にp型オーミック電極13、積層方向と反対側のn型GaAs基板14にn型オーミック電極を形成して図1に示す半導体レーザ素子1を得る。
(Contact layer formation process)
Next, as shown in FIG. 9, after removing the photoresist pattern 16, the third crystal growth is performed to form the p-type GaAs contact layer 12 over the entire surface.
Thereafter, the p-type ohmic electrode 13 is formed on the p-type GaAs contact layer 12, and the n-type ohmic electrode is formed on the n-type GaAs substrate 14 on the side opposite to the stacking direction, thereby obtaining the semiconductor laser device 1 shown in FIG.

以上にように、p型GaAsキャップ層9の中央部に[011]方向にストライプ状のフォトレジストパターン15を形成し、このフォトレジストパターン15で覆われた以外のp型GaAsキャップ層9乃至p型AlxGa1-xAs上部第2クラッド層7の途中まで誘導結合プラズマ反応性イオンエッチングを行なって、それらの側面をn型GaAs基板2面に対して垂直にし、更に酒石酸系エッチャントを用いて、p型AlxGa1-xAs上部第2クラッド層7をp型AlwGa1-wAsエッチングストップ層6に達するまでエッチングを行なって、リッジ部8及び逆メサ形状のp型GaAsキャップ層9を形成した後、p型AlwGa1-wAsエッチングストップ層6上にリッジ部8及び逆メサ形状のp型GaAsキャップ層9を挟持するn型AlyGa1-yAs電流ブロック層10、n型GaAs保護層11を順次積層するので、従来例のようにp型GaAsキャップ層9による斜影効果などを生じないため、ボイドの発生のないn型AlyGa1-yAs電流ブロック層10、n型GaAs保護層11を得ることができる。この結果、良好なレーザ特性を有し、信頼性および温度特性の高い半導体レーザ素子1を得ることができる。 As described above, the striped photoresist pattern 15 is formed in the [011] direction at the center of the p-type GaAs cap layer 9 and the p-type GaAs cap layers 9 to p other than those covered with the photoresist pattern 15 are formed. perform the type Al x Ga 1-x As upper inductively coupled plasma reactive ion etching until the middle of the second cladding layer 7, the vertical their sides against n-type GaAs substrate 2 side, further using a tartaric acid system etchant Then, the p-type Al x Ga 1-x As upper second cladding layer 7 is etched until it reaches the p-type Al w Ga 1-w As etching stop layer 6, and the ridge portion 8 and the reverse mesa-shaped p-type GaAs. After the cap layer 9 is formed, the ridge 8 and the inverted mesa-shaped p-type GaAs cap layer 9 are sandwiched between the p-type Al w Ga 1-w As etching stop layer 6 and n Since the n - type Al y Ga 1-y As current blocking layer 10 and the n-type GaAs protective layer 11 are sequentially stacked, the oblique effect due to the p-type GaAs cap layer 9 does not occur as in the conventional example, so that no voids are generated. The n-type Al y Ga 1-y As current blocking layer 10 and the n-type GaAs protective layer 11 can be obtained. As a result, it is possible to obtain a semiconductor laser device 1 having good laser characteristics and high reliability and temperature characteristics.

なお、n型GaAs基板2とn型AltGa1-tAs下部クラッド層3との間にn型GaAsバッファ層やn型GaAs保護層11とp型GaAsコンタクト層12との間に第2の保護層としてp型GaAs層を設けても良い。誘導結合プラズマ反応性イオンエッチングの代わりにその他のドライエッチング法を用いて良い。
また、実施の形態では、AlGaAs系半導体レーザ素子について説明したが、InGaAlP系半導体レーザやこれと同様なリッジ部の形成を伴う半導体レーザ素子に適用できることは言うまでもない。
A second n-type GaAs buffer layer or a n-type GaAs protective layer 11 and a p-type GaAs contact layer 12 are provided between the n-type GaAs substrate 2 and the n-type Al t Ga 1-t As lower cladding layer 3. A p-type GaAs layer may be provided as a protective layer. Other dry etching methods may be used instead of inductively coupled plasma reactive ion etching.
In the embodiment, the AlGaAs-based semiconductor laser element has been described. Needless to say, the present invention can be applied to an InGaAlP-based semiconductor laser or a semiconductor laser element having a ridge portion similar to this.

本発明に係る半導体レーザ素子の構成を示す断面図である。It is sectional drawing which shows the structure of the semiconductor laser element concerning this invention. 半導体レーザ素子の(1回目積層工程)を示す断面図である。It is sectional drawing which shows (the 1st lamination process) of a semiconductor laser element. 半導体レーザ素子の(1回目フォトレジストパターン形成工程)を示す断面図である。It is sectional drawing which shows (the 1st photo resist pattern formation process) of a semiconductor laser element. 半導体レーザ素子の(上部第2クラッド層形成工程)を示す断面図である。It is sectional drawing which shows (upper 2nd clad layer formation process) of a semiconductor laser element. 半導体レーザ素子の(リッジ部形成工程)を示す断面図である。It is sectional drawing which shows (ridge part formation process) of a semiconductor laser element. 半導体レーザ素子の(2回積層工程)を示す断面図である。It is sectional drawing which shows (two times lamination process) of a semiconductor laser element. 半導体レーザ素子の(2回目フォトレジストパターン形成工程)を示す断面図である。It is sectional drawing which shows (2nd photoresist pattern formation process) of a semiconductor laser element. 半導体レーザ素子の(エッチング工程)を示す断面図である。It is sectional drawing which shows the (etching process) of a semiconductor laser element. 半導体レーザ素子の(コンタクト層形成工程)を示す断面図である。It is sectional drawing which shows (contact layer formation process) of a semiconductor laser element. 従来の半導体レーザ素子の構成を示す断面図である。It is sectional drawing which shows the structure of the conventional semiconductor laser element. 従来の半導体レーザ素子の1回目積層工程を示す断面図である。It is sectional drawing which shows the 1st lamination process of the conventional semiconductor laser element. 従来の半導体レーザ素子の1回目フォトレジストパターン形成工程を示す断面図である。It is sectional drawing which shows the 1st photoresist pattern formation process of the conventional semiconductor laser element. 従来の半導体レーザ素子の上部第2クラッド層形成工程を示す断面図である。It is sectional drawing which shows the upper 2nd clad layer formation process of the conventional semiconductor laser element. 従来の半導体レーザ素子のリッジ部形成工程を示す断面図である。It is sectional drawing which shows the ridge part formation process of the conventional semiconductor laser element. 従来の半導体レーザ素子の2回目積層工程を示す断面図である。It is sectional drawing which shows the 2nd lamination process of the conventional semiconductor laser element. 従来の半導体レーザ素子の2回目フォトレジストパターン形成工程を示す断面図である。It is sectional drawing which shows the 2nd photoresist pattern formation process of the conventional semiconductor laser element. 従来の半導体レーザ素子のエッチング工程を示す断面図である。It is sectional drawing which shows the etching process of the conventional semiconductor laser element. 従来の半導体レーザ素子のコンタクト層工程を示す断面図である。It is sectional drawing which shows the contact layer process of the conventional semiconductor laser element. 従来の半導体レーザ素子の問題点を説明する図である。It is a figure explaining the problem of the conventional semiconductor laser element.

符号の説明Explanation of symbols

1…半導体レーザ、2…n型GaAs基板(第1導電型の半導体基板)、3…n型AltGa1-tAs下部クラッド層(第1導電型クラッド層)、4…AluGa1-uAs活性層(活性層)、5…p型AlvGa1-vAs上部第1クラッド層(第1の第2導電型クラッド層)、6…p型AlwGa1-wAsエッチングストップ層(第2導電型エッチングストップ層)、7…p型AlxGa1-xAs上部第2クラッド層(第2の第2導電型クラッド層)、8…リッジ部、9…p型GaAsキャップ層(第2導電型キャップ層)、10…n型AlyGa1-yAs電流ブロック層(第1導電型電流ブロック層)、11…n型GaAs保護層、12…p型GaAsコンタクト層(第2導電型コンタクト層)、13…p型オーミック電極、14…n型オーミック電極、15、16…フォトレジストパターン

1 ... semiconductor laser, 2 ... n-type GaAs substrate (first conductivity type semiconductor substrate), 3 ... n-type Al t Ga 1-t As lower clad layer (first conductivity type cladding layer), 4 ... Al u Ga 1 -u As active layer (active layer), 5 ... p-type Al v Ga 1-v As upper first cladding layer (first second conductivity type clad layer), 6 ... p-type Al w Ga 1-w As etching Stop layer (second conductivity type etching stop layer), 7... P-type Al x Ga 1-x As upper second cladding layer (second second conductivity type cladding layer), 8... Ridge portion, 9. Cap layer (second conductivity type cap layer), 10... N-type Al y Ga 1-y As current blocking layer (first conductivity type current blocking layer), 11... N-type GaAs protective layer, 12. (Second conductivity type contact layer), 13 ... p-type ohmic electrode, 14 ... n-type ohmic Click the electrode, 15, 16 ... photoresist pattern

Claims (2)

第1導電型の半導体基板上に第1導電型クラッド層と、活性層と、第1の第2導電型クラッド層と、第2の第2導電型クラッド層からなるリッジ部と、第2導電型キャップ層とが順次積層され、更に、前記第1の第2導電型のクラッド層上にあって、前記リッジ部及び前記第2導電型キャップ層を挟持する第1導電型電流ブロック層と、前記第2導電型キャップ層及び前記第1導電型電流ブロック層上に形成された第2導電型コンタクト層とを少なくとも有する半導体レーザ素子において、
前記第2導電型キャップ層の上部の幅をW1、前記第2導電型キャップ層の下部の幅をW2、前記リッジ部の上部の幅をW3とするとき、W1>W2=W3の関係を満たすことを特徴とする半導体レーザ素子。
A ridge portion comprising a first conductivity type cladding layer, an active layer, a first second conductivity type cladding layer, and a second second conductivity type cladding layer on a first conductivity type semiconductor substrate; A first conductivity type current blocking layer sandwiching the ridge portion and the second conductivity type cap layer on the first second conductivity type cladding layer; In the semiconductor laser device having at least a second conductivity type contact layer formed on the second conductivity type cap layer and the first conductivity type current blocking layer,
When the upper width of the second conductivity type cap layer is W 1 , the lower width of the second conductivity type cap layer is W 2 , and the upper width of the ridge portion is W 3 , W 1 > W 2 = A semiconductor laser device satisfying the relationship of W 3 .
第1導電型の半導体基板上に第1導電型の下部クラッド層、活性層、第1の第2導電型クラッド層、第2導電型エッチングストップ層、第2の第2導電型クラッド層、第2導電型キャップ層を順次積層し、前記第2導電型キャップ層の中央部に[011]方向にストライプ状のフォトレジストパターンを形成した後、前記フォトレジストパターンで覆われた以外の前記第2導電型キャップ層から前記第2の第2導電型クラッド層を前記第2導電型エッチングストップ層に達するまでエッチングを行なってリッジ部を形成し、次に、前記フォトレジストパターンを除去後、前記第2導電型エッチングストップ層上に前記リッジ部及び前記第2導電型キャップ層を挟持する第1導電型電流ブロック層を形成し、更に、前記第2導電型キャップ層及び前記第1導電型電流ブロック層上に第2導電型コンタクト層を形成して作製する半導体レーザ素子の製造方法において、
前記エッチングは、ドライエッチング法により、前記第2の第2導電型キャップ層から前記第2の第2導電型クラッド層の途中まで行う第1段階と、前記第2導電型エッチングストップ層よりも前記第2の第2導電型クラッド層の方がエッチングレートが速いエッチング液を用いて、前記第2の第2導電型クラッド層を前記第2導電型エッチングストップ層に達するまで行い、かつ前記第2導電型キャップ層を逆メサ形状にする第2段階とからなることを特徴とする半導体レーザ素子の製造方法。

A first conductivity type lower cladding layer, an active layer, a first second conductivity type cladding layer, a second conductivity type etching stop layer, a second second conductivity type cladding layer, a first conductivity type lower cladding layer, an active layer, A two-conductivity type cap layer is sequentially stacked, a stripe-shaped photoresist pattern is formed in the [011] direction at the center of the second conductivity-type cap layer, and then the second conductive layer is covered with the photoresist pattern. Etching the second second conductivity type cladding layer from the conductivity type cap layer until it reaches the second conductivity type etching stop layer to form a ridge portion, and then removing the photoresist pattern, Forming a first conductivity type current blocking layer sandwiching the ridge portion and the second conductivity type cap layer on the two conductivity type etching stop layer; and further, the second conductivity type cap layer and The method of manufacturing a semiconductor laser device produced by forming a second conductivity type contact layer in serial first conductivity type current blocking layer,
The etching is performed by a dry etching method from the second second conductivity type cap layer to the middle of the second second conductivity type cladding layer, and more than the second conductivity type etching stop layer. The second second conductivity type cladding layer is etched using an etchant having a higher etching rate until the second second conductivity type cladding layer reaches the second conductivity type etching stop layer, and the second A method of manufacturing a semiconductor laser device, comprising: a second step in which the conductive cap layer has an inverted mesa shape.

JP2004315819A 2004-10-29 2004-10-29 Semiconductor laser element and manufacturing method therefor Pending JP2006128449A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004315819A JP2006128449A (en) 2004-10-29 2004-10-29 Semiconductor laser element and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004315819A JP2006128449A (en) 2004-10-29 2004-10-29 Semiconductor laser element and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2006128449A true JP2006128449A (en) 2006-05-18

Family

ID=36722822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004315819A Pending JP2006128449A (en) 2004-10-29 2004-10-29 Semiconductor laser element and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2006128449A (en)

Similar Documents

Publication Publication Date Title
JP5742325B2 (en) Semiconductor laser device and manufacturing method thereof
JP2010080757A (en) Semiconductor light emitting element
JP4959962B2 (en) Method for manufacturing optical semiconductor element
KR20080014613A (en) Semiconductor optical device and manufacturing method therefor
JP2005183621A (en) Method for manufacturing semiconductor light emitting device
JP4056717B2 (en) Semiconductor laser and manufacturing method thereof
JP2006128449A (en) Semiconductor laser element and manufacturing method therefor
JP2003060319A (en) Nitride semiconductor laser
JP2009260192A (en) Semiconductor optical integrated element, and its method for manufacturing
JP4497606B2 (en) Semiconductor laser device
JPH06112592A (en) Fabrication of semiconductor laser element
JP4117557B2 (en) Semiconductor laser device and manufacturing method thereof
JP4812649B2 (en) Nitride-based semiconductor light-emitting device and manufacturing method thereof
JP2008028093A (en) Semiconductor laser device and its manufacturing method
JP3889772B2 (en) Nitride semiconductor light emitting device
JP2005158953A (en) Semiconductor laser element, and method for manufacturing the same
JP2004303897A (en) Method of manufacturing semiconductor laser device
JP4024259B2 (en) Nitride semiconductor light emitting device
JP2003318490A (en) Semiconductor laser element and its manufacturing method
JP2009088441A (en) Semiconductor laser device and method for manufacturing the semiconductor laser device
JP2006339487A (en) Process for fabricating optical element and patterning method
JP2005166808A (en) Process for fabricating semiconductor laser element
JP2004153059A (en) Method of manufacturing semiconductor laser device
JP2015159323A (en) Semiconductor laser element and manufacturing method of the same
JP2005183877A (en) Semiconductor laser and manufacturing method therefor