JP2006120422A - Display and manufacturing method thereof - Google Patents

Display and manufacturing method thereof Download PDF

Info

Publication number
JP2006120422A
JP2006120422A JP2004305980A JP2004305980A JP2006120422A JP 2006120422 A JP2006120422 A JP 2006120422A JP 2004305980 A JP2004305980 A JP 2004305980A JP 2004305980 A JP2004305980 A JP 2004305980A JP 2006120422 A JP2006120422 A JP 2006120422A
Authority
JP
Japan
Prior art keywords
layer
display device
uneven
rib
metal back
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004305980A
Other languages
Japanese (ja)
Inventor
Masahiro Yokota
昌広 横田
Hiroaki Ibuki
裕昭 伊吹
Hajime Tanaka
肇 田中
Nobuo Kawamura
信雄 川村
Takeshi Koyaizu
剛 小柳津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004305980A priority Critical patent/JP2006120422A/en
Publication of JP2006120422A publication Critical patent/JP2006120422A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Various Coating Films On Cathode Ray Tubes And Lamps (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display stabilizing the resistance value between the divided regions of a low-resistance layer to a desired value, and to provide a method for manufacturing the display. <P>SOLUTION: A plurality of rib layers 21 extended in the X direction and a plurality of irregular layers 22 extended in the Y direction are formed on the inner surface of a front substrate 2, and metal back and getter layers are film-formed via the dividing structures 21, 22, thus stably forming the electrically divided low-resistance layer while being overlapped to regions corresponding to respective phosphor pixels R, G, B. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、例えば、背面基板に設けた電子放出素子から電子を放出させて前面基板に設けた蛍光体層を励起発光させることにより画像を表示する表示装置、およびこの表示装置の製造方法に関する。   The present invention relates to, for example, a display device that displays an image by emitting electrons from an electron-emitting device provided on a back substrate and exciting and emitting a phosphor layer provided on the front substrate, and a method for manufacturing the display device.

近年、偏平な平面パネル構造の真空外囲器を有する表示装置として、フィールドエミッションディスプレイ(FED)や、表面伝導型の電子放出素子を備えた表示装置(SED)等が知られている。   In recent years, field emission displays (FEDs), display devices (SEDs) equipped with surface-conduction electron-emitting devices, and the like are known as display devices having a flat envelope having a flat panel structure.

FEDやSEDでは、スペーサを介して所定の間隔を置いて対向配置された前面基板および背面基板を矩形枠状の側壁で周縁部を互いに接合し、内部を真空にした真空外囲器を有している。   The FED and SED have a vacuum envelope in which the front and back substrates, which are opposed to each other with a predetermined interval through a spacer, are joined to each other by a rectangular frame-shaped side wall, and the inside is evacuated. ing.

前面基板の内面には3色の蛍光体層とこれを覆うメタルバックが形成され、背面基板の内面には蛍光体層を励起発光させる電子放出源として蛍光体層の画素毎に対応した多数の電子放出素子が配置されている。また、真空外囲器内部の高真空を維持するため、前面基板の内面にゲッタ層が形成される。   A phosphor layer of three colors and a metal back covering the phosphor layer are formed on the inner surface of the front substrate, and a large number of phosphor layers corresponding to each pixel of the phosphor layer as an electron emission source for exciting and emitting the phosphor layer on the inner surface of the rear substrate. An electron-emitting device is disposed. Further, in order to maintain a high vacuum inside the vacuum envelope, a getter layer is formed on the inner surface of the front substrate.

蛍光体層には、電子放出素子より数kV高い電圧が印加されており、個々の電子放出素子から放出された電子ビームはこの電界によって加速される。そして、この加速された電子ビームが対応する蛍光体層に照射され、蛍光体を励起発光させてカラー画像を表示する。   A voltage several kV higher than the electron-emitting device is applied to the phosphor layer, and the electron beam emitted from each electron-emitting device is accelerated by this electric field. Then, the accelerated electron beam is applied to the corresponding phosphor layer, and the phosphor is excited to emit light to display a color image.

このように、電子ビームを加速するための高電圧を近接した前面基板と背面基板の間に印加すると、しばしば放電の問題を生じる。放電を生じると、放電箇所を通じて多大な電流が流れるため、同箇所での電子放出素子にダメージが発生する問題があった。   Thus, when a high voltage for accelerating the electron beam is applied between the front substrate and the rear substrate that are close to each other, a discharge problem often occurs. When a discharge occurs, a large amount of current flows through the discharge location, causing damage to the electron-emitting device at that location.

これに対して、前面基板の蛍光体層を覆うメタルバックを電気的に小さい領域に分断して、分断領域間を高抵抗とすることで放電発生時に流れる電流を制限し、放電ダメージを緩和する技術が知られている(例えば、特許文献1および特許文献2参照。)。メタルバックを分断する方法として、化学的にメタルバックを変質させたり、レーザでメタルバックを部分的に蒸発させたりする方法が考えられる。   On the other hand, the metal back covering the phosphor layer of the front substrate is electrically divided into small regions, and the current flowing when the discharge occurs is limited by reducing the resistance between the divided regions by reducing the discharge damage. Techniques are known (see, for example, Patent Document 1 and Patent Document 2). As a method of dividing the metal back, a method of chemically modifying the metal back or a method of partially evaporating the metal back with a laser can be considered.

しかし、このような従来の方法でメタルバックを複数の小さな領域に分断した場合、隣接する領域間の抵抗値が不安定となり、輝度ムラの原因となったり、領域間における放電を誘発したりする問題があった。また、上述した分断方法では、領域間の抵抗値を所望する値にコントロールすることは極めて困難であり、メタルバックの電気的特性が不安定であった。
特開平10−326583号公報 特開2000−311642号公報
However, when the metal back is divided into a plurality of small regions by such a conventional method, the resistance value between adjacent regions becomes unstable, causing uneven brightness or inducing discharge between regions. There was a problem. Further, in the above dividing method, it is extremely difficult to control the resistance value between regions to a desired value, and the electrical characteristics of the metal back are unstable.
Japanese Patent Laid-Open No. 10-326583 JP 2000-31642 A

この発明の目的は、低抵抗層の分断された領域間における抵抗値を所望する値に安定させることができる表示装置、および表示装置の製造方法を提供することにある。   An object of the present invention is to provide a display device capable of stabilizing a resistance value between divided regions of a low resistance layer to a desired value, and a method for manufacturing the display device.

上記目的を達成するため、この発明の表示装置は、内側に多数の蛍光体層および低抵抗層を有する前面基板と内側に多数の電子放出素子を有する背面基板を所定の間隔で向かい合わせて内部を真空雰囲気にし、上記蛍光体層および低抵抗層を上記電子放出素子より高い電位にした表示装置において、上記低抵抗層は、上記前面基板の厚さ方向に突出した細長いリブ層と表面が凸凹の細長い凸凹層により複数の島状の領域に電気的に分断されていることを特徴とする。   In order to achieve the above object, a display device according to the present invention includes a front substrate having a large number of phosphor layers and a low resistance layer on the inside and a back substrate having a large number of electron-emitting devices on the inside facing each other at a predetermined interval. In a display device in which the phosphor layer and the low resistance layer are set to a higher potential than the electron-emitting device, the low resistance layer includes an elongated rib layer protruding in the thickness direction of the front substrate and an uneven surface. It is characterized by being electrically divided into a plurality of island-shaped regions by the elongated uneven layers.

また、この発明の表示装置の製造方法は、内側に多数の蛍光体層および低抵抗層を有する前面基板と内側に多数の電子放出素子を有する背面基板を所定の間隔で向かい合わせて内部を真空雰囲気にし、上記蛍光体層および低抵抗層を上記電子放出素子より高い電位にした表示装置の製造方法において、上記前面基板の内側にその厚さ方向に突出した細長いリブ層とこのリブ層に交差する方向に延びた細長い凸凹層を形成する分断層形成工程と、上記リブ層および凸凹層を介して上記前面基板の内側に上記低抵抗層を成膜して該低抵抗層を上記リブ層および凸凹層により複数の島状の領域に電気的に分断する成膜工程と、を有することを特徴とする。   In addition, according to the method of manufacturing a display device of the present invention, a front substrate having a large number of phosphor layers and low resistance layers on the inside and a back substrate having a large number of electron-emitting devices on the inside face each other at a predetermined interval, and the inside is vacuumed. In a manufacturing method of a display device in which the phosphor layer and the low resistance layer are set to a higher potential than the electron-emitting device in an atmosphere, an elongated rib layer projecting in the thickness direction inside the front substrate and the rib layer intersect A dividing layer forming step of forming a long and narrow uneven layer extending in a direction to be formed, and forming the low resistance layer on the inside of the front substrate through the rib layer and the uneven layer, and forming the low resistance layer into the rib layer and And a film forming step of electrically dividing the plurality of island-shaped regions by the uneven layer.

上記発明によると、低抵抗層を複数の島状の領域に電気的に分断するためのリブ層および凸凹層を前面基板の内側に設け、これらリブ層および凸凹層を介して低抵抗層を成膜し、低抵抗層を複数の島状の領域に分断した。   According to the above invention, the rib layer and the uneven layer for electrically dividing the low resistance layer into a plurality of island-shaped regions are provided inside the front substrate, and the low resistance layer is formed through the rib layer and the uneven layer. The low resistance layer was divided into a plurality of island regions.

この発明の表示装置は、上記のような構成および作用を有しているので、低抵抗層の分断された領域間における抵抗値を所望する値に安定させることができる。   Since the display device of the present invention has the above-described configuration and operation, the resistance value between the divided regions of the low resistance layer can be stabilized to a desired value.

以下、図面を参照しながら、この発明の実施の形態について詳細に説明する。始めに、本発明の実施の形態に係る表示装置の一例として、SEDについて説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, an SED will be described as an example of a display device according to an embodiment of the present invention.

図1ないし図3に示すように、SED1は、それぞれ矩形状の1〜2mmのガラス板からなる前面基板2および背面基板4を備え、これらの基板はスペーサ8を介して約1.0〜2.0mmの隙間をおいて対向配置されている。そして、前面基板2および背面基板4は、周囲を矩形枠状の側壁6を介して接合され、内部が真空の真空外囲器10を構成している。   As shown in FIGS. 1 to 3, the SED 1 includes a front substrate 2 and a rear substrate 4 each made of a glass plate having a rectangular shape of 1 to 2 mm, and these substrates are about 1.0 to 2 through spacers 8. They are placed facing each other with a gap of 0 mm. The front substrate 2 and the back substrate 4 are joined together via a rectangular frame-shaped side wall 6 to constitute a vacuum envelope 10 whose inside is a vacuum.

前面基板2の内面には画像を表示する蛍光体スクリーン12が形成されている。この蛍光体スクリーン12は、赤、青、緑の蛍光体層R、G、B、および遮光層11をマトリックス状に並べ、蛍光体層をメタルバック14(低抵抗層)で覆う構成としている。各蛍光体層R、G、Bは、略矩形のドット状に形成され、メタルバック14はアルミニウム等の金属薄膜から形成されている。   A phosphor screen 12 for displaying an image is formed on the inner surface of the front substrate 2. The phosphor screen 12 is configured such that red, blue, and green phosphor layers R, G, and B and a light shielding layer 11 are arranged in a matrix and the phosphor layer is covered with a metal back 14 (low resistance layer). Each phosphor layer R, G, B is formed in a substantially rectangular dot shape, and the metal back 14 is formed from a metal thin film such as aluminum.

背面基板4の内面には、蛍光体層R、G、Bを励起発光させるための電子ビームを放出する多数の表面伝導型の電子放出素子16が設けられている。これらの電子放出素子16は、画素毎に対応して複数列および複数行に配列され、図示しない電子放出部、この電子放出部に電圧を印加する一対の素子電極等で構成されている。また、背面基板4の内面上には、各電子放出素子16に駆動電圧を与えるための多数本の配線18がマトリックス状に設けられ、その端部は真空外囲器10の外部に引き出されている。   On the inner surface of the back substrate 4, a number of surface conduction electron-emitting devices 16 that emit an electron beam for exciting and emitting the phosphor layers R, G, and B are provided. These electron-emitting devices 16 are arranged in a plurality of columns and a plurality of rows corresponding to each pixel, and are configured by an electron-emitting unit (not shown) and a pair of device electrodes for applying a voltage to the electron-emitting unit. Further, on the inner surface of the back substrate 4, a large number of wirings 18 for applying a driving voltage to the respective electron-emitting devices 16 are provided in a matrix shape, and end portions thereof are drawn out of the vacuum envelope 10. Yes.

なお、これら前面基板2と背面基板4は、真空雰囲気中で脱ガス焼成後に周縁部同士を封着されて真空外囲器10を形成するが、封着に先立ち真空雰囲気中で前面基板2の内面全域に後述するゲッタ層30(低抵抗層)を成膜し、パネル化後の高真空を維持できるようにしている。   The front substrate 2 and the rear substrate 4 are degassed and fired in a vacuum atmosphere, and the peripheral portions are sealed together to form a vacuum envelope 10. Prior to sealing, the front substrate 2 and the rear substrate 4 are sealed in the vacuum atmosphere. A getter layer 30 (low resistance layer), which will be described later, is formed over the entire inner surface so that a high vacuum after the paneling can be maintained.

上記SED1において、画像を表示する場合、配線18を介して電子放出素子16の素子電極間に電圧を与え、任意の電子放出素子16の電子放出部から電子ビームを放出するとともに、蛍光体スクリーン12に印加したアノード電圧により電子ビームを加速して蛍光体スクリーン12に照射する。これにより、所望の蛍光体層R、G、Bが励起発光し、画像を表示する。   In the SED 1, when an image is displayed, a voltage is applied between the element electrodes of the electron-emitting device 16 through the wiring 18 to emit an electron beam from an electron-emitting portion of the arbitrary electron-emitting device 16 and the phosphor screen 12. The electron beam is accelerated by the anode voltage applied to the phosphor screen 12 to irradiate the phosphor screen 12. As a result, the desired phosphor layers R, G, and B are excited to emit light and display an image.

ここで、上述したメタルバック14のソフトフラッシュ構造について、図4を参照して説明する。図4には、メタルバック14を蛍光体層R、G、B(画素)毎に複数の島状の領域14aに分断した構造を示してある。なお、ここでは、図示を明瞭化するため、各領域14aや画素R、G、Bの基板2に対する大きさは実際の比率とは異なる。また、図4では各画素をそれぞれ覆う島状の領域14aにメタルバック14を分断した例を示したが、複数個の画素を覆う複数の領域にメタルバック14を分断しても良い。いずれにしても、本実施の形態では、メタルバック14が複数の小さい領域14aに分断され、これら複数の領域14aが高抵抗部材14bで接続された構成となっている。   Here, the soft flash structure of the metal back 14 described above will be described with reference to FIG. FIG. 4 shows a structure in which the metal back 14 is divided into a plurality of island-like regions 14a for each of the phosphor layers R, G, and B (pixels). Here, in order to clarify the illustration, the sizes of the regions 14a and the pixels R, G, and B with respect to the substrate 2 are different from the actual ratio. Further, although FIG. 4 shows an example in which the metal back 14 is divided into island-shaped regions 14a covering the respective pixels, the metal back 14 may be divided into a plurality of regions covering a plurality of pixels. In any case, in the present embodiment, the metal back 14 is divided into a plurality of small regions 14a, and the plurality of regions 14a are connected by a high resistance member 14b.

各領域14a間の高抵抗部材14bの抵抗は高いほうが放電電流を抑制できるが、一方で画像表示用の電子ビーム電流によるアノード電圧降下を生じてしまう。高抵抗部材14bの最適抵抗値については、放電電流抑制効果が分断の構成や分断間の耐圧特性にもよるため一律に言及することはできないが、概ね1kΩ〜10MΩの値である。   The higher the resistance of the high resistance member 14b between the regions 14a, the more the discharge current can be suppressed. On the other hand, an anode voltage drop is caused by the electron beam current for image display. The optimum resistance value of the high-resistance member 14b cannot be uniformly mentioned because the discharge current suppressing effect depends on the structure of the division and the withstand voltage characteristics between the divisions, but is generally a value of 1 kΩ to 10 MΩ.

メタルバック14をこのようなソフトフラッシュ構造とすることにより、放電が生じてもメタルバック14が小さな領域14aに分断されているため、放電電流を制限して放電によるダメージを抑制することができる。なお、この場合、メタルバック14の分断間で導通しないように、メタルバック14に重ねて成膜されるゲッタ層30も複数の小さな領域に分断する必要がある。   By making the metal back 14 have such a soft flash structure, even if a discharge occurs, the metal back 14 is divided into small regions 14a. Therefore, it is possible to limit the discharge current and suppress damage caused by the discharge. In this case, the getter layer 30 deposited on the metal back 14 also needs to be divided into a plurality of small regions so as not to conduct between the divisions of the metal back 14.

次に、本発明の第1の実施の形態に係る低抵抗層としてメタルバック14およびゲッタ層30の成膜方法について、図5乃至図10を参照して説明する。なお、各図において、(a)は前面基板2の内面を部分的に拡大した概略平面図を示してあり、(b)は前面基板2の部分的な斜視図を示してある。また、ここでは、図中X方向に延びた複数本の細長いリブ層21(後述する)、および図中Y方向に延びた複数本の細長い凸凹層22(後述する)によって、メタルバック14(およびゲッタ層30)を色画素毎に複数の島状の領域14aに分断する方法について説明する。以下、メタルバック14の製造方法について代表して説明する。   Next, a method of forming the metal back 14 and the getter layer 30 as the low resistance layer according to the first embodiment of the present invention will be described with reference to FIGS. In each figure, (a) shows a schematic plan view in which the inner surface of the front substrate 2 is partially enlarged, and (b) shows a partial perspective view of the front substrate 2. Further, here, the metal back 14 (and the plurality of elongated rib layers 21 (described later) extending in the X direction in the figure and the plurality of elongated uneven layers 22 (described later) extending in the Y direction in the figure. A method of dividing the getter layer 30) into a plurality of island-like regions 14a for each color pixel will be described. Hereinafter, a method for manufacturing the metal back 14 will be described as a representative.

まず、図5に示すように、前面基板2の内面に遮光層11を形成し、遮光層11に重ねて高抵抗層23を形成する。この高抵抗層23は、上述した高抵抗部材14bとして機能し、後述するようにメタルバック14を複数の島状の領域14aに分断した後、各領域14a間の抵抗を制御するために設けられる。   First, as shown in FIG. 5, the light shielding layer 11 is formed on the inner surface of the front substrate 2, and the high resistance layer 23 is formed on the light shielding layer 11. The high resistance layer 23 functions as the high resistance member 14b described above, and is provided to control the resistance between the regions 14a after the metal back 14 is divided into a plurality of island-like regions 14a as described later. .

遮光層11は、厚さ約2[μm]であり、蛍光体層の各色画素領域R、G、Bをそれぞれ規定する複数の矩形の開口11aをマトリックス状に有する。本実施の形態では、図中Y方向に並んだ色画素領域の配列間隔が比較的狭く(約50[μm])設定され、図中X方向に並んだ色画素領域の配列間隔が比較的広く(約300[μm])設定されている。複数の開口11aは、例えば、フォトリソグラフィー法により、所定のマスクパターンを用いて形成される。遮光層11は、抵抗率が、高抵抗層23の抵抗率よりも1ケタ以上高い材料により形成されている。   The light shielding layer 11 has a thickness of about 2 [μm], and has a plurality of rectangular openings 11 a that define the color pixel regions R, G, and B of the phosphor layer in a matrix. In the present embodiment, the arrangement intervals of the color pixel regions arranged in the Y direction in the drawing are set to be relatively narrow (about 50 [μm]), and the arrangement intervals of the color pixel regions arranged in the X direction in the drawing are relatively wide. (About 300 [μm]) is set. The plurality of openings 11a are formed using a predetermined mask pattern by, for example, a photolithography method. The light shielding layer 11 is made of a material whose resistivity is one digit higher than that of the high resistance layer 23.

高抵抗層23は、厚さ約10[μm]であり、抵抗率10[Ωm](分断メタルバック間抵抗0.05〜0.5[MΩ])の遮光層11と略同じマスクパターンを用いたフォトリソグラフィー法により形成されている。つまり、高抵抗層23も、遮光層22の開口11aと重なる複数の開口23aを有する。   The high resistance layer 23 has a thickness of about 10 [μm], and uses a mask pattern substantially the same as the light shielding layer 11 having a resistivity of 10 [Ωm] (resistance between divided metal backs of 0.05 to 0.5 [MΩ]). Formed by the conventional photolithography method. That is, the high resistance layer 23 also has a plurality of openings 23 a that overlap the openings 11 a of the light shielding layer 22.

次に、図6に示すように、上述した複数の開口11a、23aそれぞれに蛍光体層R、G、Bを形成する。蛍光体層R、G、Bは、印刷法によりそれぞれ約10[μm]の厚さで対応する開口11a、23aに形成される。つまり、各蛍光体層R、G、Bは、高抵抗層23と概ね同じ高さに形成される。   Next, as shown in FIG. 6, phosphor layers R, G, and B are formed in the plurality of openings 11a and 23a, respectively. The phosphor layers R, G, and B are formed in the corresponding openings 11a and 23a with a thickness of about 10 [μm], respectively, by a printing method. That is, the phosphor layers R, G, and B are formed at substantially the same height as the high resistance layer 23.

そして、図7に示すように、図中Y方向に隣接する蛍光体層R、G、Bの間の比較的狭い配列間隔にある高抵抗層23上に、複数本の細長いリブ層21を形成する。本実施の形態では、各リブ層21をフォトリソグラフィー法により形成したが、各リブ層21をサンドブラスト法により形成することもできる。フォトリソグラフィー法を用いることで、比較的狭い領域にリブ層21を形成できる。   Then, as shown in FIG. 7, a plurality of elongated rib layers 21 are formed on the high resistance layer 23 at a relatively narrow arrangement interval between the phosphor layers R, G, and B adjacent in the Y direction in the drawing. To do. In the present embodiment, each rib layer 21 is formed by a photolithography method, but each rib layer 21 can also be formed by a sandblast method. By using the photolithography method, the rib layer 21 can be formed in a relatively narrow region.

各リブ層21は、それぞれ、図中X方向に延び、且つ比較的広い方の配列間で分割され、前面基板2から離れる方向に厚さを有する。リブ層21は、厚さ約20[μm]で、抵抗率が高抵抗層23の抵抗率よりも1ケタ以上高い材料により形成されている。本実施の形態では、リブ層21の幅は、約50[μm]に設定され、側面の基板2に対する立ち上り角度は図8に示すようにオーバーハングした形状であり、後述するメタルバック14の成膜時に側面で分断できるようになっている。   Each rib layer 21 extends in the X direction in the drawing, is divided between the relatively wide arrays, and has a thickness in a direction away from the front substrate 2. The rib layer 21 is formed of a material having a thickness of about 20 [μm] and a resistivity that is one digit higher than that of the high resistance layer 23. In the present embodiment, the width of the rib layer 21 is set to about 50 [μm], and the rising angle of the side surface with respect to the substrate 2 is an overhanging shape as shown in FIG. It can be divided at the side when filming.

さらに、図9に示すように、比較的広い配列間隔にある高抵抗層23の上に、上述した複数本のリブ層21と交差する方向(図中Y方向)に延びた複数本の細長い凸凹層22を形成する。本実施の形態では、各凸凹層22を印刷法により形成し、リブ層21の分割された部位を概ねつなぐように形成した。   Further, as shown in FIG. 9, a plurality of elongated irregularities extending in a direction (Y direction in the figure) intersecting the above-described plurality of rib layers 21 on the high resistance layer 23 having a relatively wide arrangement interval. Layer 22 is formed. In the present embodiment, each uneven layer 22 is formed by a printing method so that the divided portions of the rib layer 21 are generally connected.

各凸凹層22は、厚さ約10[μm]で、抵抗率が高抵抗層23の抵抗率よりも1ケタ以上高い材料により形成されている。本実施の形態では、凸凹層22の幅は、約300[μm]に設定した。より詳細には、凸凹層22は、図10に示すように、0.1〜10[μm]程度の粒子25をフリットガラスで結合させたものである。   Each uneven layer 22 is formed of a material having a thickness of about 10 [μm] and a resistivity that is one digit higher than the resistivity of the high resistance layer 23. In the present embodiment, the width of the uneven layer 22 is set to about 300 [μm]. More specifically, as shown in FIG. 10, the uneven layer 22 is formed by bonding particles 25 of about 0.1 to 10 [μm] with frit glass.

上述した凸凹層22は、印刷法により比較的安価に形成されるため、その位置精度は50[μm]程度のズレを有する。反面、リブ層21は、フォトリソグラフィー法により形成されるため、その位置精度が5[μm]程度のズレを有し、比較的高い位置精度で形成できる。このため、本実施の形態では、リブ層21を形成した後に凸凹層22を形成し、凸凹層22のペーストがリブ層21の壁面部で堰止められるようにして隙間なく高精度にパターン形成している。また、リブ層21を比較的狭い領域に形成し凸凹層22を比較的広い領域に形成したが、将来的に印刷精度が高まった場合、リブ層21と凸凹層22を逆にしても良い。   Since the uneven layer 22 described above is formed at a relatively low cost by a printing method, its positional accuracy has a deviation of about 50 [μm]. On the other hand, since the rib layer 21 is formed by a photolithography method, the positional accuracy thereof has a deviation of about 5 [μm] and can be formed with a relatively high positional accuracy. For this reason, in the present embodiment, after the rib layer 21 is formed, the uneven layer 22 is formed, and the paste of the uneven layer 22 is dammed by the wall surface portion of the rib layer 21, and the pattern is formed with high accuracy without a gap. ing. In addition, the rib layer 21 is formed in a relatively narrow region and the uneven layer 22 is formed in a relatively wide region. However, when the printing accuracy is increased in the future, the rib layer 21 and the uneven layer 22 may be reversed.

また、上述した実施の形態では、リブ層21を分割してその分割部位を通る凸凹層22を形成したが、リブ層21を分割しないで凸凹層22をリブ層21に部分的に重ねて交差させるようにしても良い。さらに、上述した実施の形態では、リブ層21を形成した後に凸凹層22を形成したが、凸凹層22を形成した後にリブ層21を形成しても良い。この場合、凸凹層22を分割してこの分割部位をリブ層21が通るようにしても良い。   Further, in the above-described embodiment, the rib layer 21 is divided and the uneven layer 22 passing through the divided portion is formed. However, the uneven layer 22 is partially overlapped with the rib layer 21 without being divided. You may make it let it. Furthermore, in the above-described embodiment, the uneven layer 22 is formed after the rib layer 21 is formed. However, the rib layer 21 may be formed after the uneven layer 22 is formed. In this case, the uneven layer 22 may be divided so that the rib layer 21 passes through this divided portion.

以上のようにメタルバック14の分断層21、22を前面基板2の内面に形成した後、前面基板2を焼成して余分な成分を飛ばすとともに硬化させる。このとき、各構造において、1〜2割程度の収縮があるが、上述の数値は焼成後の形状寸法を記載している。   After forming the dividing lines 21 and 22 of the metal back 14 on the inner surface of the front substrate 2 as described above, the front substrate 2 is baked to remove excess components and be cured. At this time, in each structure, there is contraction of about 10 to 20%, but the above-mentioned numerical values describe the shape dimensions after firing.

そして、上述した分断層21、22を介して、前面基板2の内面にメタルバック14を成膜する。メタルバック14は、前面基板2全体に図示しない平滑樹脂膜を塗布した後、ALを蒸着し、焼成して余分な成分を飛ばして成膜する。なお、この後、ゲッタ層30は、パネル化工程の真空雰囲気内で、上述した分断層21、22を介して、メタルバック14の上に直接成膜する。両者を合わせた厚さは概ね100[nm]程度である。   Then, the metal back 14 is formed on the inner surface of the front substrate 2 through the dividing lines 21 and 22 described above. The metal back 14 is formed by applying a smooth resin film (not shown) to the entire front substrate 2 and then depositing AL and baking it to remove excess components. Thereafter, the getter layer 30 is directly formed on the metal back 14 through the dividing lines 21 and 22 described above in the vacuum atmosphere of the panel forming process. The total thickness of both is approximately 100 [nm].

このようにメタルバック14およびゲッタ層30(低抵抗層)を成膜すると、リブ層21の側面でメタルバック14およびゲッタ層30が分断され、凸凹層22の表面の凸凹形状によりメタルバック14およびゲッタ層30が分断されるため、結果的にメタルバック14およびゲッタ層30は島状の複数の領域14a、30aに分断された構成となる。これにより、リブ層21、および凸凹層22のいずれにおいてもメタルバック14およびゲッタ層30は分断され、従来のような線状の分断構造に対して放電電流を1ケタ程度抑制改善することができた。   When the metal back 14 and the getter layer 30 (low resistance layer) are formed in this manner, the metal back 14 and the getter layer 30 are divided at the side surfaces of the rib layer 21, and the metal back 14 and the getter layer 30 are formed by the uneven shape on the surface of the uneven layer 22. Since the getter layer 30 is divided, as a result, the metal back 14 and the getter layer 30 are divided into a plurality of island-shaped regions 14a and 30a. As a result, the metal back 14 and the getter layer 30 are divided in both the rib layer 21 and the uneven layer 22, and the discharge current can be suppressed and improved by about one digit with respect to the conventional linear division structure. It was.

なお、リブ層21の側面は分断のためにオーバーハング形状としたが、オーバーハング形状でなくても傾斜角度が大きければリブ表面の凸凹形態も利用すればメタルバック14やゲッタ層30を分断することができる。この場合、前面基板2に対する側面の立ち上がり角度は45度以上が望ましい。   In addition, although the side surface of the rib layer 21 was made into an overhang shape for division, the metal back 14 and the getter layer 30 are divided if the uneven shape of the rib surface is also used if the inclination angle is large even if it is not overhang shape. be able to. In this case, the rising angle of the side surface with respect to the front substrate 2 is desirably 45 degrees or more.

以上のように、本実施の形態によると、メタルバック14およびゲッタ層30を複数の島状の領域14a、30aに確実且つ容易に分断でき、各領域14a、30a間の抵抗値を略設計値通りにできる。このため、メタルバック14およびゲッタ層30の電気的特性を安定させることができ、放電によるダメージを抑制でき、輝度ムラを防止でき、信頼性の高い表示装置を提供できる。   As described above, according to the present embodiment, the metal back 14 and the getter layer 30 can be reliably and easily divided into the plurality of island-shaped regions 14a and 30a, and the resistance value between the regions 14a and 30a is substantially designed. Can be on the street. For this reason, the electrical characteristics of the metal back 14 and the getter layer 30 can be stabilized, damage due to discharge can be suppressed, luminance unevenness can be prevented, and a highly reliable display device can be provided.

また、本実施の形態によると、リブ層21を高精細パターニングに有利なフォトリソグラフィー法により形成し、且つ凸凹層22を比較的安価な印刷法により形成したため、メタルバック14およびゲッタ層30のソフトフラッシュ構造を実現する上で、量産性に優れ、SEDの製造コストを低減できる。   In addition, according to the present embodiment, the rib layer 21 is formed by a photolithography method advantageous for high-definition patterning, and the uneven layer 22 is formed by a relatively inexpensive printing method, so that the metal back 14 and the getter layer 30 are soft. In realizing the flash structure, it is excellent in mass productivity and can reduce the manufacturing cost of the SED.

次に、この発明の第2の実施の形態に係るメタルバック14およびゲッタ層30の分断構造および分断方法について、図11および図12を参照して説明する。本実施の形態では、上述した凸凹層22の前面基板2側にメタルバック14を変質させるための変質層40を設けたことを特徴としている。よって、ここでは、上述した第1の実施の形態と同様に機能する構成要素には同一符号を付してその詳細な説明を省略する。   Next, a dividing structure and a dividing method of the metal back 14 and the getter layer 30 according to the second embodiment of the present invention will be described with reference to FIG. 11 and FIG. The present embodiment is characterized in that an altered layer 40 for altering the metal back 14 is provided on the front substrate 2 side of the uneven layer 22 described above. Therefore, here, the same reference numerals are given to components that function in the same manner as in the first embodiment described above, and a detailed description thereof will be omitted.

本実施の形態では、上述した第1の実施の形態のリブ層21を図7に示すように比較的狭い配列間隔にある高抵抗層23の上に形成した後、図11に示すように、リブ層21の分割部位を通るように高抵抗層23上の比較的広い領域に変質層40を形成した。本実施の形態では、変質層40を、例えば、リン酸アンモニウムを用いた印刷法により、幅約300[μm]で形成した。   In this embodiment, after the rib layer 21 of the first embodiment described above is formed on the high resistance layer 23 having a relatively narrow arrangement interval as shown in FIG. 7, as shown in FIG. The altered layer 40 was formed in a relatively wide area on the high resistance layer 23 so as to pass through the divided portions of the rib layer 21. In the present embodiment, the altered layer 40 is formed with a width of about 300 [μm] by, for example, a printing method using ammonium phosphate.

この後、リブ層21および変質層40を介して前面基板2の全域にメタルバック14を成膜し、焼成により変質層40の部位でメタルバック14を酸化させて変質させ、メタルバック14を複数の島状の領域14aに電気的に分断した。つまり、このとき、メタルバック14は、リブ層21の側面により物理的に分断され、変質層40に重なる部位で化学的且つ電気的に分断される。   After that, the metal back 14 is formed over the entire area of the front substrate 2 through the rib layer 21 and the altered layer 40, and the metal back 14 is oxidized and altered at the site of the altered layer 40 by firing. The island-shaped region 14a was electrically divided. That is, at this time, the metal back 14 is physically divided by the side surfaces of the rib layer 21 and chemically and electrically divided at a portion overlapping the altered layer 40.

さらにこの後、図12に示すように、変質層40に重なる部位で変質されたメタルバックの部位に重ねて上述した凸凹層22を形成する。そして、第1の実施の形態と同様に、リブ層21および凸凹層22を介してゲッタ層30を成膜する。これにより、ゲッタ層30も、複数の島状の領域に分断される。   Thereafter, as shown in FIG. 12, the above-described uneven layer 22 is formed so as to overlap with the portion of the metal back that has been altered in the portion that overlaps the altered layer 40. Then, similarly to the first embodiment, the getter layer 30 is formed through the rib layer 21 and the uneven layer 22. Thereby, the getter layer 30 is also divided into a plurality of island-shaped regions.

以上のように、本実施の形態においても、上述した第1の実施の形態と同様に、メタルバック14およびゲッタ層30を複数の島状の領域に確実に分断でき、放電電流も十分に抑制できる。その上、本実施の形態によると、膜厚が50[nm]を超える比較的厚いメタルバック14を成膜する際に、メタルバック14をより確実に分断できる。つまり、凸凹層22を形成する前に変質層40を形成し、この変質層40によりメタルバック14を予め電気的に分断するようにしたため、比較的膜厚の厚いメタルバック14を形成した場合であっても所望する部位で確実に分断できる。   As described above, also in the present embodiment, the metal back 14 and the getter layer 30 can be reliably divided into a plurality of island-like regions, and the discharge current is sufficiently suppressed, as in the first embodiment described above. it can. In addition, according to the present embodiment, when forming a relatively thick metal back 14 having a film thickness exceeding 50 [nm], the metal back 14 can be more reliably divided. In other words, the deteriorated layer 40 is formed before the uneven layer 22 is formed, and the metal back 14 is electrically separated in advance by the deteriorated layer 40, so that the relatively thick metal back 14 is formed. Even if it exists, it can divide reliably in the desired site | part.

なお、この発明は、上述した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上述した実施の形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、上述した実施の形態に示される全構成要素から幾つかの構成要素を削除しても良い。更に、異なる実施の形態に亘る構成要素を適宜組み合わせても良い。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above-described embodiments. For example, you may delete some components from all the components shown by embodiment mentioned above. Furthermore, you may combine the component covering different embodiment suitably.

例えば、上述した実施の形態では、低抵抗層としてメタルバック14およびゲッタ層30を複数の島状の領域に分断した場合について説明したが、メタルバック14およびゲッタ層30は少なくとも一方で良く、必ずしも両方ある必要はない。例えば、スパッタイオンポンプ等の他の手段によって真空外囲器10内の真空度を所望する値に維持できるような場合には、ゲッタ層30は必須の構成ではない。また、ゲッタ層30にメタルバック14の機能を持たせてアノード電極として機能させるとともに蛍光の反射部材として機能させることができれば、メタルバック14は必須の構成ではない。   For example, in the above-described embodiment, the case where the metal back 14 and the getter layer 30 are divided into a plurality of island-shaped regions as the low resistance layer has been described. However, the metal back 14 and the getter layer 30 may be at least one, and are not necessarily limited. There is no need to have both. For example, when the degree of vacuum in the vacuum envelope 10 can be maintained at a desired value by other means such as a sputter ion pump, the getter layer 30 is not an essential configuration. Further, if the getter layer 30 has the function of the metal back 14 to function as an anode electrode and can function as a fluorescent reflecting member, the metal back 14 is not an essential configuration.

この発明の実施の形態に係るSEDの真空外囲器を示す外観斜視図。1 is an external perspective view showing a vacuum envelope of an SED according to an embodiment of the present invention. 図1の真空外囲器を線II−IIに沿って切断した断面斜視図。FIG. 2 is a cross-sectional perspective view of the vacuum envelope of FIG. 1 cut along line II-II. 図2の断面を部分的に拡大して示す部分拡大断面図。The partial expanded sectional view which expands and shows the cross section of FIG. 2 partially. 前面基板内面の蛍光体スクリーンのメタルバックを島状に分断したソフトフラッシュ構造について説明するための模式図。The schematic diagram for demonstrating the soft flash structure which divided | segmented the metal back of the phosphor screen of a front substrate inner surface into island shape. この発明の第1の実施の形態に係る低抵抗層の分断構造を製造するプロセスを説明するための部分拡大平面図(a)、および部分拡大斜視図(b)。The partial enlarged plan view (a) and partial enlarged perspective view (b) for demonstrating the process which manufactures the parting structure of the low resistance layer based on 1st Embodiment of this invention. この発明の第1の実施の形態に係る低抵抗層の分断構造を製造するプロセスを説明するための部分拡大平面図(a)、および部分拡大斜視図(b)。The partial enlarged plan view (a) and partial enlarged perspective view (b) for demonstrating the process which manufactures the parting structure of the low resistance layer based on 1st Embodiment of this invention. この発明の第1の実施の形態に係る低抵抗層の分断構造を製造するプロセスを説明するための部分拡大平面図(a)、および部分拡大斜視図(b)。The partial enlarged plan view (a) and partial enlarged perspective view (b) for demonstrating the process which manufactures the parting structure of the low resistance layer based on 1st Embodiment of this invention. 図7のリブ層を部分的に拡大して示す部分拡大断面図。The partial expanded sectional view which expands and shows the rib layer of FIG. 7 partially. この発明の第1の実施の形態に係る低抵抗層の分断構造を製造するプロセスを説明するための部分拡大平面図(a)、および部分拡大斜視図(b)。The partial enlarged plan view (a) and partial enlarged perspective view (b) for demonstrating the process which manufactures the parting structure of the low resistance layer based on 1st Embodiment of this invention. 図9の凸凹層を部分的に拡大して示す部分拡大断面図。The partial expanded sectional view which expands and shows the uneven | corrugated layer of FIG. 9 partially. この発明の第2の実施の形態に係る低抵抗層の分断構造を製造するプロセスを説明するための部分拡大平面図(a)、および部分拡大斜視図(b)。The partial enlarged plan view (a) for demonstrating the process which manufactures the division structure of the low resistance layer based on 2nd Embodiment of this invention, and a partial enlarged perspective view (b). この発明の第2の実施の形態に係る低抵抗層の分断構造を製造するプロセスを説明するための部分拡大平面図(a)、および部分拡大斜視図(b)。The partial enlarged plan view (a) for demonstrating the process which manufactures the division structure of the low resistance layer based on 2nd Embodiment of this invention, and a partial enlarged perspective view (b).

符号の説明Explanation of symbols

1…SED、2…前面基板、4…背面基板、6…側壁、8…スペーサ、10…真空外囲器、12…蛍光体スクリーン、14…メタルバック、14a…領域、14b…高抵抗部材、16…電子放出素子、18…配線、21…リブ層、22…凸凹層、23…高抵抗層、25…粒子、30…ゲッタ層、40…変質層、R、G、B…蛍光体層。   DESCRIPTION OF SYMBOLS 1 ... SED, 2 ... Front substrate, 4 ... Back substrate, 6 ... Side wall, 8 ... Spacer, 10 ... Vacuum envelope, 12 ... Phosphor screen, 14 ... Metal back, 14a ... Area | region, 14b ... High resistance member, DESCRIPTION OF SYMBOLS 16 ... Electron emission element, 18 ... Wiring, 21 ... Rib layer, 22 ... Uneven layer, 23 ... High-resistance layer, 25 ... Particle, 30 ... Getter layer, 40 ... Alteration layer, R, G, B ... Phosphor layer

Claims (14)

内側に多数の蛍光体層および低抵抗層を有する前面基板と内側に多数の電子放出素子を有する背面基板を所定の間隔で向かい合わせて内部を真空雰囲気にし、上記蛍光体層および低抵抗層を上記電子放出素子より高い電位にした表示装置において、
上記低抵抗層は、上記前面基板の厚さ方向に突出した細長いリブ層と表面が凸凹の細長い凸凹層により複数の島状の領域に電気的に分断されていることを特徴とする表示装置。
A front substrate having a large number of phosphor layers and a low resistance layer on the inside and a back substrate having a large number of electron-emitting devices on the inside face each other at a predetermined interval to form a vacuum atmosphere, and the phosphor layer and the low resistance layer are In the display device having a higher potential than the electron-emitting device,
The display device according to claim 1, wherein the low-resistance layer is electrically divided into a plurality of island-shaped regions by an elongated rib layer protruding in the thickness direction of the front substrate and an elongated uneven layer having a surface uneven.
上記低抵抗層は、メタルバックおよびゲッタ層のうち少なくとも一方を含むことを特徴とする請求項1に記載の表示装置。   The display device according to claim 1, wherein the low resistance layer includes at least one of a metal back and a getter layer. 上記多数の蛍光体層はマトリックス状に整列配置され、その配列間隔の狭い方に上記リブ層を設け、広い方に上記凸凹層を設けたことを特徴とする請求項2に記載の表示装置。   3. The display device according to claim 2, wherein the plurality of phosphor layers are arranged in a matrix, the rib layer is provided in a narrower arrangement interval, and the uneven layer is provided in a wider one. 上記リブ層の突出高さは、10[μm]以上であることを特徴とする請求項1乃至請求項3のうちいずれか1項に記載の表示装置。   4. The display device according to claim 1, wherein the protruding height of the rib layer is 10 μm or more. 5. 上記リブ層の側面は、上記前面基板に対して45度以上の角度で立ち上がっていることを特徴とする請求項1乃至請求項3のうちいずれか1項に記載の表示装置。   4. The display device according to claim 1, wherein a side surface of the rib layer rises at an angle of 45 degrees or more with respect to the front substrate. 5. 上記リブ層および凸凹層は、互いに重なる部位を有することを特徴とする請求項1乃至請求項3のうちいずれか1項に記載の表示装置。   The display device according to any one of claims 1 to 3, wherein the rib layer and the uneven layer have portions that overlap each other. 上記リブ層は、上記凸凹層と交差する部位で分割されていることを特徴とする請求項1乃至請求項3のうちいずれか1項に記載の表示装置。   4. The display device according to claim 1, wherein the rib layer is divided at a portion intersecting with the uneven layer. 5. 上記凸凹層は、上記リブ層と交差する部位で分割されていることを特徴とする請求項1乃至請求項3のうちいずれか1項に記載の表示装置。   The display device according to claim 1, wherein the uneven layer is divided at a portion intersecting with the rib layer. 上記凸凹層の上記前面基板側には、上記メタルバックを化学的に変質させるための変質層が設けられていることを特徴とする請求項2または請求項3に記載の表示装置。   The display device according to claim 2, wherein an alteration layer for chemically altering the metal back is provided on the front substrate side of the uneven layer. 上記凸凹層は、上記変質層によって変質されたメタルバックの部位に重ねて形成されていることを特徴とする請求項9に記載の表示装置。   The display device according to claim 9, wherein the uneven layer is formed so as to overlap with a portion of the metal back that has been altered by the altered layer. 内側に多数の蛍光体層および低抵抗層を有する前面基板と内側に多数の電子放出素子を有する背面基板を所定の間隔で向かい合わせて内部を真空雰囲気にし、上記蛍光体層および低抵抗層を上記電子放出素子より高い電位にした表示装置の製造方法において、
上記前面基板の内側にその厚さ方向に突出した細長いリブ層とこのリブ層に交差する方向に延びた細長い凸凹層を形成する分断層形成工程と、
上記リブ層および凸凹層を介して上記前面基板の内側に上記低抵抗層を成膜して該低抵抗層を上記リブ層および凸凹層により複数の島状の領域に電気的に分断する成膜工程と、
を有することを特徴とする表示装置の製造方法。
A front substrate having a large number of phosphor layers and a low resistance layer on the inside and a back substrate having a large number of electron-emitting devices on the inside face each other at a predetermined interval to form a vacuum atmosphere, and the phosphor layer and the low resistance layer are In the manufacturing method of the display device having a higher potential than the electron-emitting device,
A dividing layer forming step of forming an elongated rib layer protruding in the thickness direction inside the front substrate and an elongated uneven layer extending in a direction intersecting the rib layer;
Forming the low-resistance layer on the inside of the front substrate through the rib layer and the uneven layer, and electrically dividing the low-resistance layer into a plurality of island-shaped regions by the rib layer and the uneven layer Process,
A method for manufacturing a display device, comprising:
上記分断層形成工程では、上記リブ層をフォトリソグラフィー法により形成することを特徴とする請求項11に記載の表示装置の製造方法。   The method for manufacturing a display device according to claim 11, wherein, in the dividing layer forming step, the rib layer is formed by a photolithography method. 上記分断層形成工程では、上記リブ層をサンドブラスト法により形成することを特徴とする請求項11に記載の表示装置の製造方法。   12. The method for manufacturing a display device according to claim 11, wherein in the dividing layer forming step, the rib layer is formed by a sandblast method. 上記低抵抗層は、メタルバックとゲッタ層を含み、
上記分断層形成工程において上記凸凹層を形成する前に該凸凹層を形成する位置に上記メタルバックを変質させる変質層を形成し、その後、上記リブ層および変質層を介して上記メタルバックを成膜し、上記変質層の部位で上記メタルバックを変質させ、この変質されたメタルバックの部位に重ねて上記凸凹層を形成し、この後、この凸凹層および上記リブ層を介して上記ゲッタ層を成膜することを特徴とする請求項11または請求項12に記載の表示装置の製造方法。
The low resistance layer includes a metal back and a getter layer,
Before forming the uneven layer in the dividing layer forming step, an altered layer for altering the metal back is formed at a position where the uneven layer is formed, and then the metal back is formed via the rib layer and the altered layer. And forming the uneven layer overlying the altered metal back portion, and then forming the uneven layer through the uneven layer and the rib layer. The method for manufacturing a display device according to claim 11, wherein a film is formed.
JP2004305980A 2004-10-20 2004-10-20 Display and manufacturing method thereof Pending JP2006120422A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004305980A JP2006120422A (en) 2004-10-20 2004-10-20 Display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004305980A JP2006120422A (en) 2004-10-20 2004-10-20 Display and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2006120422A true JP2006120422A (en) 2006-05-11

Family

ID=36538127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004305980A Pending JP2006120422A (en) 2004-10-20 2004-10-20 Display and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2006120422A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834534B2 (en) 2006-12-14 2010-11-16 Canon Kabushiki Kaisha Illuminant substrate and manufacturing method thereof and image display apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834534B2 (en) 2006-12-14 2010-11-16 Canon Kabushiki Kaisha Illuminant substrate and manufacturing method thereof and image display apparatus

Similar Documents

Publication Publication Date Title
JP2008159449A (en) Display device
JP2005235470A (en) Emitter substance and image display
EP1833073B1 (en) Image display device
JP2006185614A (en) Display
JP2005166631A (en) Flat display element and its manufacturing method
JP2006120422A (en) Display and manufacturing method thereof
KR100761578B1 (en) Image display
JP2009301932A (en) Front substrate and image display device using the same
WO2006067960A1 (en) Image display device
JP2008166048A (en) Image display device
JP2006100176A (en) Flat surface display device
WO2003071576A1 (en) Image display device
JP2007026877A (en) Image display device
JP2006173007A (en) Electron emission element, electron emission device, and display device
JP2006004807A (en) Flat-surface display device
EP1732143A1 (en) Image display
WO2006006355A1 (en) Image display device and method for manufacturing the same
JP2006092878A (en) Flat display device
JP2009301933A (en) Front substrate and image display device using the same
JP2006176813A (en) Film deposition system
JPWO2003102999A1 (en) Image display device
JP3825703B2 (en) Image display device
JP2007048468A (en) Display apparatus
JP2006185723A (en) Image display device
JP2006066336A (en) Display device