JP2006109943A - Fraudulence detecting circuit, game machine, and game parlor system - Google Patents
Fraudulence detecting circuit, game machine, and game parlor system Download PDFInfo
- Publication number
- JP2006109943A JP2006109943A JP2004298002A JP2004298002A JP2006109943A JP 2006109943 A JP2006109943 A JP 2006109943A JP 2004298002 A JP2004298002 A JP 2004298002A JP 2004298002 A JP2004298002 A JP 2004298002A JP 2006109943 A JP2006109943 A JP 2006109943A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fraud detection
- circuit
- fraud
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、遊技機で発生した不正行為を検出する不正検出回路、これを備えた遊技機及び遊技場システムに関し、特に、制御基板や集積回路、抽選にかかわる信号などに関係した不正行為をその準備段階や実行中で検出するのに好適な不正検出回路、遊技機及び遊技場システムに関する。 The present invention relates to a fraud detection circuit for detecting a fraud that has occurred in a gaming machine, a gaming machine and a game hall system equipped with the fraud detection circuit, and in particular, the fraud related to a control board, an integrated circuit, a signal relating to a lottery, etc. The present invention relates to a fraud detection circuit, a gaming machine, and a game hall system suitable for detection during a preparation stage or during execution.
遊技ホールには、スロットマシンやパチンコ機などの遊技機が複数設置されている。
これら遊技機は、所定の法規により厳格にその遊技性能が管理されており、適正とされたものだけが、その遊技ホールに設置される。
また、遊技機の動作はプログラム制御、すなわち記憶手段（例えば、ＲＡＭなど）に記憶されたプログラムを制御基板に取り付けられたＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、中央処理装置）が読み込んで実行することにより制御されている。
In the game hall, a plurality of gaming machines such as slot machines and pachinko machines are installed.
The gaming performance of these gaming machines is strictly managed according to prescribed laws and regulations, and only those that are deemed appropriate are installed in the gaming hall.
The operation of the gaming machine is controlled by program control, that is, a CPU (Central Processing Unit) attached to the control board reads and executes a program stored in a storage means (for example, RAM). ing.
ところが、このように管理や制御が行われている遊技機においては、様々な手法で不正に大量の賞球を得ようとする行為（不正行為）が行われており、大きな問題となっている。
例えば、営業中に不正（違法）に設定変更するものがある。営業中に設定を変更することは法上禁止されている。ところが、これを犯して秘密裏に行うことで不正に多量の遊技媒体を獲得しようとする。
また、遊技機の抽選にかかわる入力信号（例えば、スロットマシンの場合は、スタートレバーの押下により出力されるスタート信号、パチンコ機の場合は、始動入賞口に入賞したパチンコ玉が検出されたときに出力される始動入賞検出信号）の配線又は端子に、不正信号（抽選の乱数発生カウンタのタイミングに合わせた信号）を入力する装置をぶら下げるものがある。
さらに、主制御基板に対する不正がある。例えば、遊技を制御する主制御基板の収納ボックスを開けてＲＯＭを交換するものや、収納ボックス自体を交換するものなどがある。
However, in gaming machines that are managed and controlled in this way, there is a large problem because illegal acts that illegally obtain a large number of prize balls by various methods are performed. .
For example, there is one that changes settings illegally (illegal) during business. It is legally prohibited to change settings during business hours. However, by committing this secretly, it tries to obtain a large amount of game media illegally.
In addition, an input signal related to a lottery of gaming machines (for example, in the case of a slot machine, a start signal output by pressing the start lever, and in the case of a pachinko machine, when a pachinko ball won in the start winning opening is detected. Some devices hang an apparatus that inputs an illegal signal (a signal in accordance with the timing of a random number generation counter of a lottery) to a wiring or a terminal of a start winning detection signal that is output.
Furthermore, there are frauds to the main control board. For example, there are those that open the storage box of the main control board that controls the game and replace the ROM, and those that replace the storage box itself.
また、遊技媒体払出信号に関する不正（ぶら下げ）がある。
例えば、スロットマシンにおいては、メダル払出機のメダル払い出し信号（１個のメダルが払い出されると１パルスの信号が出る）が出力される。一方、パチンコ機では、賞球払出信号（１個の玉が払い出されると１パルスの信号が出る）が出力される。これら信号をオープンにすると、いくら払い出しても信号が出力されないため、大量のメダルや玉を不正に獲得できる。
ただし、この不正行為への対策として、最近では、払い出し動作信号を払出機に送ってから所定時間払出信号が来ないときに不正とみなす方法も実施されている。ところが、適当な数少ない信号を入力すれば、この方法は機能しなくなる（玉貸機の払い出し信号も同様である。）。
There is also fraud (hanging) related to the game medium payout signal.
For example, in a slot machine, a medal payout signal from a medal payer (a signal of one pulse is output when one medal is paid out) is output. On the other hand, in the pachinko machine, a prize ball payout signal (a signal of one pulse is output when one ball is paid out) is output. If these signals are open, no signal is output no matter how much they are paid out, so that a large number of medals and balls can be obtained illegally.
However, as a countermeasure against this fraudulent act, recently, a method is considered in which fraud is considered when a payout signal is not received for a predetermined time after a payout operation signal is sent to the payer. However, if an appropriate few signals are input, this method will not function (the same applies to the payout signal of the ball lending machine).
さらに、メダル投入における不正（ぶら下げ）がある。
投入メダルのメダルセレクタの検知信号線に不正基板を接続し、パルス信号を入力することで、メダルを投入しなくても、クレジットがフルになり、その後のオーバー分を不正に獲得するものである。
これら不正行為が行われると、少ない売上で（あるいは売上無しに）大量に遊技媒体が獲得されてしまうため、ホール側は多大な損失を被ることとなる。
In addition, there is fraud (hanging) in inserting medals.
By connecting a fraudulent board to the detection signal line of the medal selector of the inserted medal and inputting a pulse signal, even if the medal is not inserted, the credit becomes full and the subsequent over amount is illegally acquired. .
When these fraudulent acts are performed, a large amount of game media is acquired with a small amount of sales (or without sales), so the hall side suffers a great loss.
そうした不正行為に対し、従来から、不正行為の発生を検出する装置が提案されている。
例えば、主制御基板に設けられたコネクタの全体を覆うコネクタカバーを取り付け、このコネクタカバーを壊さない限りそのコネクタを取り外すことができないようにし、さらに、そのコネクタカバーが破壊されたときの痕跡を保持する痕跡保持部材を備えたものがある（例えば、特許文献１参照。）。
また、この特許文献１には、コネクタが取り外されたことを電子回路により検出する手法が開示されている。
For example, a connector cover that covers the entire connector provided on the main control board is attached so that the connector cannot be removed unless the connector cover is broken, and the trace when the connector cover is broken is retained. There is one provided with a trace holding member (see, for example, Patent Document 1).
Further,
しかしながら、特許文献１に記載の従来の不正検出装置においては、コネクタカバーが破壊された事実を痕跡として残すことはできるものの、ホール側がその痕跡を確認できるのは、営業時間終了後、すなわち不正行為が実行終了し獲得遊技媒体が交換されて不正行為者が立ち去った後であった。このため、ホール側は、その痕跡を確認できたとしても、不正行為者を特定できず、しかも、多大な損失を被る結果となっていた。
However, in the conventional fraud detection device described in
これに対し、コネクタ外しを電子回路により検出する手法によれば、不正行為の発生を知らせる信号をその電子回路（不正検出回路）から出力させることで、その発生時点での認知が可能となる。
ところが、特許文献１に記載の不正検出回路は、コネクタが外れたことについては検出できるものの、例えば、制御基板間の接続配線が断線又は短絡したことや、電源が切断されたことについては検出できなかった。このように、発見できる不正行為の種類が限定されてしまい、多様化する不正行為に対応できなかった。
On the other hand, according to the technique of detecting the disconnection by the electronic circuit, the signal at the time of occurrence can be recognized by outputting a signal notifying the occurrence of the fraud from the electronic circuit (fraud detection circuit).
However, although the fraud detection circuit described in
しかも、特許文献１に記載の不正検出回路においては、コネクタの外れを検出する手法として、フォトインタラプタを用いていた。このフォトインタラプタは、コネクタが接合されると接合片が光伝達を遮断するためＯＦＦ状態となり、一方、コネクタが外されると、接合片が離間して光伝達が行われるためＯＮ状態となる。これにより、コネクタ外しの検出が可能となる。
ところが、一台の遊技機にはコネクタが多数取り付けられている。それらコネクタの一つ一つにフォトインタラプタを設けるとコスト高となっていた。しかも、コネクタにフォトインタラプタや接合片を取り付けるための加工をしなければならず、手間がかかるとともに、この点でもコスト高となっていた。
Moreover, in the fraud detection circuit described in
However, a large number of connectors are attached to one gaming machine. If a photo interrupter is provided for each of these connectors, the cost is high. In addition, processing for attaching the photo interrupter and the joining piece to the connector has to be performed, which is troublesome and expensive in this respect.
本発明は、上記の事情にかんがみなされたものであり、遊技機で起こる不正行為を早期に発見して、ホール側の損失の軽減と不正行為者の特定を可能とするとともに、コネクタ外しだけでなく、多種多様な不正行為に対応でき、しかも、安価かつ簡易な構成で不正行為の発生を検出可能とする不正検出回路、遊技機及び遊技場システムの提供を目的とする。 The present invention is considered in view of the above circumstances, and it is possible to detect fraudulent acts that occur in gaming machines at an early stage, to reduce loss on the hall side and to identify fraudsters, and to remove the connector only. It is another object of the present invention to provide a fraud detection circuit, a gaming machine, and a game room system that can cope with a wide variety of fraud and can detect the occurrence of fraud with an inexpensive and simple configuration.
この目的を達成するため、本発明の不正検出回路は、遊技機で発生した不正行為を検出する不正検出回路であって、ＯＮ信号又はＯＦＦ信号を入力し、ＯＮ信号に対する出力信号及び／又はＯＦＦ信号に対する出力信号を電源電圧と０Ｖとの中間レベルに設定し、中間レベルを逸脱した出力信号を検出すると、異常が発生したことを示す不正検出信号を出力する構成としてある。 In order to achieve this object, the fraud detection circuit of the present invention is a fraud detection circuit for detecting fraudulent acts occurring in a gaming machine, which receives an ON signal or an OFF signal and outputs an ON signal and / or an OFF signal. When an output signal corresponding to the signal is set to an intermediate level between the power supply voltage and 0 V and an output signal that deviates from the intermediate level is detected, a fraud detection signal indicating that an abnormality has occurred is output.
不正検出回路をこのような構成とすると、出力信号が中間レベルを逸脱しているか否かを判定することにより、不正行為の発生を知ることができる。
一般に、信号の入出力回路は、ＯＦＦ信号を入力すると０Ｖの出力信号を出力し、ＯＮ信号を入力すると例えば電源電圧５Ｖの出力信号を出力する。そして、回路上で断線あるいは短絡が発生したとき、出力信号は、それらと同じの値、すなわち電源電圧あるいは０Ｖを示すようになる。
これに対し、本発明の不正検出回路は、ＯＮ信号やＯＦＦ信号が入力されると、０Ｖや電源電圧ではなく、それらの中間レベルの出力信号が出力される。つまり、出力信号は、正常時には中間レベルを示し、異常時に０Ｖあるいは電源電圧を示す。
このため、出力信号が中間レベルの範囲内を示しているか否かを判定することで、異常の発生を検出できる。
When the fraud detection circuit has such a configuration, it is possible to know the occurrence of fraud by determining whether the output signal deviates from the intermediate level.
Generally, a signal input / output circuit outputs an output signal of 0V when an OFF signal is input, and outputs an output signal of, for example, a power supply voltage of 5V when an ON signal is input. When a disconnection or a short circuit occurs on the circuit, the output signal shows the same value, that is, the power supply voltage or 0V.
On the other hand, the fraud detection circuit of the present invention, when an ON signal or an OFF signal is input, outputs an output signal at an intermediate level instead of 0 V or a power supply voltage. That is, the output signal indicates an intermediate level when normal, and indicates 0 V or a power supply voltage when abnormal.
Therefore, it is possible to detect the occurrence of an abnormality by determining whether or not the output signal is within the intermediate level range.
特に、本発明の不正検出回路は、主制御基板のコネクタにかかわる不正行為だけでなく、様々な不正行為に対応できる。
例えば、営業時間中の設定変更を検出できる。
遊技機の設定変更は必ず電源をＯＦＦにする必要がある。本発明の不正検出回路は、出力信号が０Ｖとなることがすなわち中間レベルを逸脱することとなるため、電源がＯＦＦにされたことを検出できる。
なお、遊技機の電源がＯＦＦにされるのは、不正で設定変更される場合に限らず、例えば、遊技機自体に異常が発生したために保守点検等でＯＦＦにされる場合もある。ただし、この場合も遊技機で異常が発生していることに違いはないため、いずれにしても電源がＯＦＦになったことを検出することは有効である。
In particular, the fraud detection circuit of the present invention can cope with various frauds as well as fraudulent acts related to the connector of the main control board.
For example, a setting change during business hours can be detected.
It is necessary to turn off the power to change the setting of the gaming machine. The fraud detection circuit of the present invention can detect that the power is turned off because the output signal becomes 0 V, that is, deviates from the intermediate level.
It should be noted that the power of the gaming machine is not limited to the case where the setting is changed illegally. For example, an abnormality may occur in the gaming machine itself, and the gaming machine may be turned off due to maintenance inspection or the like. However, in this case as well, there is no difference that an abnormality has occurred in the gaming machine, and in any case, it is effective to detect that the power is turned off.
また、遊技機の抽選にかかわる入力信号の配線又は端子に不正信号を入力する装置（不正信号入力装置）をぶら下げる行為（ぶら下げ不正）についても検出できる。
不正信号入力装置をぶら下げる場合、入力信号の配線又は端子に細工を施すが、この際配線等を断線あるいは短絡させることがある。本発明の不正検出回路では、断線時や短絡時の出力信号が中間レベルから逸脱した値となるため、その不正行為を検出できる。
しかも、断線や短絡は不正信号入力装置を取り付けているとき、つまり、不正行為の準備段階で発生する。このため、本発明は、その準備段階で不正行為の検出を可能とし、遊技媒体の不正な獲得を未然に防止できる。
It is also possible to detect an act of hanging a device (illegal signal input device) that inputs an unauthorized signal to a wiring or terminal of an input signal related to a lottery of gaming machines (hanging fraud).
When the illegal signal input device is hung, the input signal wiring or terminal is crafted. In this case, the wiring or the like may be disconnected or short-circuited. In the fraud detection circuit of the present invention, since the output signal at the time of disconnection or short circuit becomes a value deviating from the intermediate level, the fraud can be detected.
Moreover, the disconnection or short circuit occurs when the illegal signal input device is attached, that is, in the preparation stage of the illegal act. For this reason, the present invention enables detection of fraud in the preparation stage, and can prevent illegal acquisition of game media.
さらに、主制御基板の収納ボックスを開けてＲＯＭを交換する不正行為や、主制御基板自体を交換する不正行為についても検出できる。これらは、コネクタの一部又は全部を外さなければ不可能であるが、コネクタ外しはすなわち回路が寸断されることであり断線と同じである。このため、本発明の不正検出回路により、それら不正行為を検出できる。 Further, it is possible to detect an illegal act of opening the storage box of the main control board and exchanging the ROM, and an illegal act of exchanging the main control board itself. These are impossible unless some or all of the connectors are removed. However, removing the connectors means that the circuit is cut off and is the same as the disconnection. For this reason, these fraudulent acts can be detected by the fraud detection circuit of the present invention.
また、払出不正についても検出できる。払出不正は、遊技媒体払出信号（メダル払出信号あるいは賞球払出信号）の信号線をオープンにして行われる。このため、断線や短絡の検出可能な本発明の不正検出回路によりその検出が可能となる。
なお、最近では、払出動作信号を送出後、所定時間経過しても払出信号が送られてこないときは不正と判定する方法が実施されている。これに対し、適当な数少ない信号を入力することでその判定を回避することも行われている。本発明は、遊技媒体払出信号の送出の有無とは関係しないため、確実にその不正行為の発生を検出できる。
Also, it is possible to detect fraudulent payments. The payout fraud is performed by opening a signal line of a game medium payout signal (medal payout signal or prize ball payout signal). For this reason, the fraud detection circuit of the present invention capable of detecting disconnection or short circuit enables the detection.
In recent years, a method has been implemented in which if the payout signal is not sent even after a predetermined time has elapsed after the payout operation signal is sent, it is determined to be illegal. On the other hand, the determination is avoided by inputting an appropriate few signals. Since the present invention is not related to the presence / absence of a game medium payout signal, it is possible to reliably detect the occurrence of fraud.
さらに、メダルセレクタの検知信号線に不正信号入力装置をぶら下げる不正行為についても検出できる。この場合も不正信号入力装置のぶら下げにより配線が断線あるいは短絡し得る。このため、本発明の不正検出回路によりその不正行為を検出できる。 Further, it is possible to detect an illegal act of hanging the illegal signal input device on the detection signal line of the medal selector. Also in this case, the wiring may be disconnected or short-circuited by hanging the illegal signal input device. For this reason, the fraudulent act can be detected by the fraud detection circuit of the present invention.
これらのように、本発明の不正検出回路は、回路上の断線や短絡、電源の切断の有無を判定することで不正行為の発生を検出している。そして、それら断線等は、不正行為が現に行われている状態、あるいはその準備段階で発生するものである。このため、本発明の不正検出回路は、早期に不正行為の発生を検出できる。これにより、遊技ホール側は、不正行為への対応を迅速に行うことができ、不正行為者の特定が可能となり、しかも、不正行為に伴う損失を軽減・防止できる。
さらに、本発明の不正検出回路を遊技機に設けることで、不正行為を牽制し、その発生を未然に防止して、ホール側の損失を低減させることができる。
As described above, the fraud detection circuit of the present invention detects the occurrence of fraud by determining the presence or absence of disconnection or short circuit on the circuit, or the disconnection of the power supply. Such disconnection or the like occurs in a state where an illegal act is actually performed or in a preparation stage thereof. For this reason, the fraud detection circuit of the present invention can detect the occurrence of fraud at an early stage. As a result, the gaming hall side can quickly respond to the fraudulent act, identify the fraudulent person, and reduce / prevent losses associated with the fraudulent act.
Furthermore, by providing the gaming machine with the fraud detection circuit of the present invention, it is possible to check fraud and prevent its occurrence, thereby reducing the loss on the hall side.
また、本発明の不正検出回路は、ＯＮ信号及び／又はＯＦＦ信号を入力する入力端子と、この入力端子に直列接続された第一抵抗と、入力端子に並列接続された第二抵抗と、第一抵抗にさらに直列接続された第三抵抗と、当該不正検出回路に加えられる電源電圧から第三抵抗の電圧降下分を差し引いた電圧を出力信号として出力する出力端子と、出力信号が中間レベルを逸脱したことを検出する不正判定回路とを有した構成としてある。 The fraud detection circuit of the present invention includes an input terminal for inputting an ON signal and / or an OFF signal, a first resistor connected in series to the input terminal, a second resistor connected in parallel to the input terminal, A third resistor connected in series with one resistor, an output terminal for outputting a voltage obtained by subtracting the voltage drop of the third resistor from the power supply voltage applied to the fraud detection circuit, and an output signal having an intermediate level A fraud determination circuit for detecting deviation is provided.
不正検出回路をこのような構成とすれば、ＯＮ信号が入力されたときの出力信号や、ＯＦＦ信号が入力されたときの出力信号を、０Ｖと電源電圧との間の中間レベルにすることができる。一方、回路上で断線や短絡が発生したり電源が落とされたりすると出力信号は０Ｖあるいは電源電圧値を示す。このため、出力信号が中間レベルを逸脱したか否かを判定することにより、発生した不正行為を確実に検出できる。
しかも、断線や短絡、電源の切断などは不正行為が現に実行されているとき、あるいはその準備段階で発生する。このため、本発明の不正検出回路により、不正行為を実行時又は準備段階で即座に検出できる。したがって、不正に賞球が払い出される前にその不正行為の発生を察知でき、ホール側は、不正行為者を特定するなど、迅速かつ有効な対応が可能となる。
If the fraud detection circuit has such a configuration, the output signal when the ON signal is input and the output signal when the OFF signal is input can be set to an intermediate level between 0 V and the power supply voltage. it can. On the other hand, when a disconnection or short circuit occurs on the circuit or the power is turned off, the output signal indicates 0 V or the power supply voltage value. For this reason, it is possible to reliably detect the fraud that has occurred by determining whether or not the output signal has deviated from the intermediate level.
Moreover, disconnection, short circuit, power supply disconnection, etc. occur when an illegal act is actually being executed or at the preparation stage. For this reason, the fraud detection circuit of the present invention can immediately detect fraudulent acts at the time of execution or at the preparation stage. Therefore, it is possible to detect the occurrence of the illegal act before the prize ball is illegally paid out, and the hall side can quickly and effectively cope with it, for example, by identifying the cheating person.
さらに、本発明の不正検出回路は、入力端子と出力端子、そして三つの抵抗を備えた簡易かつ安価な構成で、不正行為の検出を実現できる。
しかも、フォトインタラプタなどを用いずにコネクタ外し等を検出できる。このため、そのフォトインタラプタ等に要するコストや、コネクタ部の加工に要するコストを低減・回避できる。
Furthermore, the fraud detection circuit of the present invention can realize fraud detection with a simple and inexpensive configuration including an input terminal, an output terminal, and three resistors.
In addition, it is possible to detect connector removal without using a photo interrupter. For this reason, the cost required for the photo interrupter or the like, and the cost required for processing the connector portion can be reduced or avoided.
また、本発明の不正検出回路は、不正判定回路が、出力信号と閾値とを比較するコンパレータ回路と、閾値をコンパレータ回路に与える分圧回路と、コンパレータ回路から出力された判定信号にもとづいて不正検出信号を出力する不正検出信号出力手段とを有した構成としてある。 The fraud detection circuit according to the present invention includes a comparator circuit that compares the output signal with a threshold value, a voltage dividing circuit that applies the threshold value to the comparator circuit, and a fraud signal based on the determination signal output from the comparator circuit. A fraud detection signal output means for outputting a detection signal is provided.
不正検出回路をこのような構成とすると、出力信号が中間レベルを逸脱したか否かを不正判定回路により判定できる。
コンパレータ回路は、入力した二つの信号の大小にもとづいて信号を出力する。このため、適切な閾値を設定することにより、コンパレータ回路にそれら閾値と出力信号とを入力させ、比較させることで、出力信号が中間レベルを逸脱したか（上回ったか、あるいは下回ったか）を判定できる。これにより、不正行為の発生を検出できる。
When the fraud detection circuit has such a configuration, it can be determined by the fraud determination circuit whether the output signal has deviated from the intermediate level.
The comparator circuit outputs a signal based on the magnitude of the two input signals. Therefore, by setting an appropriate threshold value, the threshold value and the output signal are input to the comparator circuit and compared to determine whether the output signal has deviated from the intermediate level (exceeded or decreased). . Thereby, the occurrence of fraud can be detected.
また、本発明の不正検出回路は、不正判定回路が、異なる出力信号について閾値との比較を行う複数のコンパレータ回路と、出力信号単位で、コンパレータの出力側に接続される発光手段とを有した構成としてある。 In addition, the fraud detection circuit of the present invention includes a plurality of comparator circuits that the fraud determination circuit compares with different thresholds for different output signals, and light emitting means connected to the output side of the comparator in units of output signals. As a configuration.
不正検出回路をこのような構成とすれば、異常の発生が断線やコネクタ外しによるものか、あるいは短絡や電源の切断によるものかを判別できる。
例えば、出力信号が中間レベルを上回る場合としては、例えば回路上で断線やコネクタ外しが発生した場合などがある。一方、出力信号が中間レベルを下回る場合としては、例えば回路上で短絡や電源の切断が発生した場合などがある。そして、出力信号が中間レベルを上回った場合には第一発光手段が動作し、出力信号が中間レベルを下回った場合には第二発光手段が動作する。このため、遊技ホール側は、第一発光手段が動作したか、あるいは第二発光手段が動作したかを見定めることにより、異常の内容を知ることができる。
When the fraud detection circuit has such a configuration, it is possible to determine whether the occurrence of abnormality is due to disconnection or disconnection of the connector, or due to a short circuit or power supply disconnection.
For example, when the output signal exceeds the intermediate level, for example, there is a case where disconnection or disconnection of the connector occurs on the circuit. On the other hand, the case where the output signal falls below the intermediate level includes, for example, a case where a short circuit or power supply disconnection occurs on the circuit. The first light emitting means operates when the output signal exceeds the intermediate level, and the second light emitting means operates when the output signal falls below the intermediate level. For this reason, the game hall side can know the content of the abnormality by determining whether the first light emitting means is operated or the second light emitting means is operated.
また、本発明の遊技機は、所定の信号を出力する信号出力手段と、所定の信号を入力する信号入力回路とを備えた遊技機であって、信号出力手段と信号入力回路との間に、所定の信号に関する不正行為を検出する不正検出回路を設け、この不正検出回路が、請求項１〜４のいずれかに記載の不正検出回路からなる構成としてある。
遊技機をこのような構成とすれば、遊技機内で不正が行われ得る重要な各種信号に対して本発明を適用できる。ここで、不正が行われ得る信号（所定の信号）には、例えば、遊技機の抽選にかかわる入力信号（スロットマシンにおけるスタートレバー信号、パチンコ機における始動入賞検出信号）、払出信号（スロットマシンにおけるメダル払出信号、パチンコ機における賞球払出信号）、スロットマシンにおけるメダル検知信号などが含まれる。本発明の遊技機に設けられた不正検出回路は、これら信号にかかわる不正行為についての検出が可能である。
The gaming machine of the present invention is a gaming machine comprising signal output means for outputting a predetermined signal and a signal input circuit for inputting the predetermined signal, between the signal output means and the signal input circuit. A fraud detection circuit for detecting a fraudulent act relating to a predetermined signal is provided, and the fraud detection circuit is configured by the fraud detection circuit according to any one of
If the gaming machine has such a configuration, the present invention can be applied to various important signals that can be fraudulent in the gaming machine. Here, examples of signals (predetermined signals) that can be fraudulent include input signals (start lever signals in slot machines, start winning detection signals in pachinko machines) and payout signals (slot machines in slot machines). A medal payout signal, a prize ball payout signal in a pachinko machine), a medal detection signal in a slot machine, and the like. The fraud detection circuit provided in the gaming machine of the present invention can detect fraudulent acts related to these signals.
また、本発明の遊技機は、所定の信号が、スロットマシンのスタートレバーの操作により出力されるスタート信号からなる構成としてある。
遊技機をこのような構成とすると、スタート信号にかかわる不正行為、例えば抽選の乱数発生カウンタのタイミングに合わせた信号を入力する装置をぶら下げる行為を、不正検出回路により検出できる。
The gaming machine of the present invention is configured such that the predetermined signal is a start signal output by operating a start lever of the slot machine.
When the gaming machine has such a configuration, the fraud detection circuit can detect an illegal act related to the start signal, for example, an act of hanging a device that inputs a signal in accordance with the timing of the random number generation counter of the lottery.
また、本発明の遊技機は、所定の信号が、パチンコ機の始動入賞口に遊技媒体が入賞したときに出力される始動入賞検出信号からなる構成としてある。
遊技機をこのような構成とすれば、始動入賞検出信号にかかわる不正行為、例えば抽選の乱数発生カウンタのタイミングに合わせた信号を入力する装置をぶら下げる行為を、不正検出回路により検出できる。
Further, the gaming machine of the present invention is configured such that the predetermined signal is a start winning detection signal output when a game medium wins at the start winning opening of the pachinko machine.
If the gaming machine has such a configuration, the fraud detection circuit can detect an illegal act related to the start winning detection signal, for example, an act of hanging a device that inputs a signal that matches the timing of the random number generation counter of the lottery.
また、本発明の遊技機は、所定の信号が、遊技媒体払出機から払い出された遊技媒体を検出することにより検出センサから出力される遊技媒体払出信号からなる構成としてある。
遊技機をこのような構成とすれば、払出信号にかかわる不正行為、例えば、払出信号が送られる配線をオープンにして際限無く遊技媒体を払い出させる行為を、不正検出回路により検出できる。
In the gaming machine of the present invention, the predetermined signal includes a gaming medium payout signal output from a detection sensor by detecting the gaming medium paid out from the gaming medium payout machine.
If the gaming machine has such a configuration, the fraud detection circuit can detect an illegal act related to the payout signal, for example, an act of opening the wiring to which the payout signal is sent and paying out the game medium indefinitely.
また、本発明の遊技機は、所定の信号が、メダル投入口に投入されたメダルの検出によりメダル検知センサから出力されるメダル検知信号からなる構成としてある。
遊技機をこのような構成とすれば、メダル検知信号にかかわる不正行為、例えば、メダル検知信号が送られる配線にパルス発生装置をぶら下げてクレジットのオーバー分を払い出させる行為を、不正検出回路により検出できる。
In the gaming machine of the present invention, the predetermined signal includes a medal detection signal output from a medal detection sensor when a medal inserted into the medal slot is detected.
If the gaming machine has such a configuration, a fraudulent act related to the medal detection signal, for example, an act of hanging the pulse generator on the wiring to which the medal detection signal is sent to pay out the credit excess is performed by the fraud detection circuit. It can be detected.
また、本発明の遊技場システムは、不正行為の発生を検出する不正検出回路を有した遊技機と、不正検出回路から出力された不正検出信号を受信する管理装置とを備えた遊技場システムであって、不正検出回路が、請求項１〜４のいずれかに記載の不正検出回路からなる構成としてある。
In addition, the game hall system of the present invention is a game hall system comprising a gaming machine having a fraud detection circuit for detecting the occurrence of fraud and a management device for receiving a fraud detection signal output from the fraud detection circuit. Thus, the fraud detection circuit includes the fraud detection circuit according to any one of
遊技場システムをこのような構成とすると、遊技機で発生した不正行為を管理装置で把握できる。このため、遊技ホール側は、遊技機で不正行為が発生したことを管理装置を介して早期に知得でき迅速に対応できる。これにより、不正行為者の特定が可能となり、ホール側の損失を軽減できる。 When the game hall system has such a configuration, the management device can grasp an illegal act occurring in the gaming machine. For this reason, the game hall side can quickly know through the management device that an illegal act has occurred in the gaming machine, and can respond quickly. As a result, it is possible to identify the fraudster and reduce the loss on the hall side.
また、本発明の遊技場システムは、遊技機から管理装置へ不正検出信号を送信する通信路と、この通信路で発生する不正行為を検出する通信路不正検出回路とを有し、この通信路不正検出回路は、送信された不正検出信号を管理装置で受信したときの受信信号、又は、不正検出信号が送信されていないときの受信信号のうち一方又は双方を、電源電圧と０Ｖとの中間レベルに設定し、中間レベルを逸脱した受信信号を検出すると、通信路で不正行為が発生したことを示す不正検出信号を出力する構成としてある。
遊技場システムをこのような構成とすれば、不正信号が送信される通信路を対象とした不正行為についても検出できる。
In addition, the game hall system of the present invention includes a communication path for transmitting a fraud detection signal from the gaming machine to the management device, and a communication path fraud detection circuit for detecting fraud in the communication path. The fraud detection circuit is configured such that one or both of the received signal when the transmitted fraud detection signal is received by the management apparatus and the received signal when the fraud detection signal is not transmitted is an intermediate between the power supply voltage and 0V. When a reception signal that is set to a level and deviates from an intermediate level is detected, a fraud detection signal indicating that fraud has occurred in the communication path is output.
If the game hall system has such a configuration, it is possible to detect a fraudulent act targeting a communication path through which a fraud signal is transmitted.
以上のように、本発明によれば、ＯＮ信号が入力されたときの出力信号や、ＯＦＦ信号が入力されたときの出力信号が、０Ｖと電源電圧との間の中間レベルで設定されるため、出力信号が中間レベルを逸脱したか否かを判定することにより、不正行為が発生したことを検出できる。
また、本発明の不正検出回路は、コネクタ外しだけでなく、回路上の断線や短絡、電源の切断などの検出を可能とする。このため、主制御基板にかかわる不正行為の他、遊技機の抽選にかかわる入力信号に関する不正行為など様々な不正行為の検出が可能となる。
しかも、断線や短絡、電源の切断といった行為は、不正行為が現に行われている時点、あるいはその準備段階で発生するものである。このため、不正行為を早期に発見して、不正行為者を特定可能とするとともに、遊技ホール側の損失を低減できる。
さらに、入力端子と出力端子の他、三つの抵抗を少なくとも備えていればよく、簡易な構成で不正検出回路を実現でき、安価な回路を提供できる。
As described above, according to the present invention, the output signal when the ON signal is input and the output signal when the OFF signal is input are set at an intermediate level between 0 V and the power supply voltage. By determining whether or not the output signal has deviated from the intermediate level, it is possible to detect that an illegal act has occurred.
Further, the fraud detection circuit of the present invention can detect not only disconnection of a connector but also disconnection or short circuit on the circuit, power supply disconnection, and the like. For this reason, in addition to fraudulent acts related to the main control board, various fraudulent acts such as fraudulent acts related to input signals related to lottery of gaming machines can be detected.
In addition, actions such as disconnection, short circuit, and power supply disconnection occur at the time when fraudulent acts are actually performed or at the preparation stage. For this reason, it is possible to detect fraudulent acts at an early stage and to identify a fraudulent person, and to reduce loss on the game hall side.
In addition to the input terminal and the output terminal, at least three resistors may be provided, and a fraud detection circuit can be realized with a simple configuration, and an inexpensive circuit can be provided.
以下、本発明に係る不正検出回路、遊技機及び遊技場システムの好ましい実施形態について、図面を参照して説明する。 Hereinafter, preferred embodiments of a fraud detection circuit, a gaming machine, and a game hall system according to the present invention will be described with reference to the drawings.
［不正検出回路］
まず、本実施形態の不正検出回路について、図１を参照して説明する。
同図に示すように、本実施形態の不正検出回路１０は、入力信号Ｖｉｎが入力される入力端子と、この入力端子にシリアル（直列）に接続される抵抗Ｒ１１（第一抵抗）と、入力端子にパラレル（並列）に接続される抵抗Ｒ１２（第二抵抗）と、抵抗Ｒ１１にさらにシリアルに接続される抵抗Ｒ１ｄ（第三抵抗）とを有している。そして、この不正検出回路１０には電源電圧Ｖｃｃが印加されており、出力端子は、電源電圧Ｖｃｃから抵抗Ｒ１ｄの電圧降下分を差し引いた電圧を出力信号Ｖｏｕｔとして出力する。
[Injustice detection circuit]
First, the fraud detection circuit of this embodiment will be described with reference to FIG.
As shown in the figure, the
次に、この不正検出回路の動作について、図１を参照して説明する。
（１）入力端子に入力信号Ｖｉｎが入力されていない場合（入力信号がＯＦＦの場合）
出力信号Ｖｏｕｔは、次式で表すことができる。
Ｖｏｕｔ＝（Ｖｃｃ／（Ｒ１１＋Ｒ１２＋Ｒ１ｄ））×（Ｒ１１＋Ｒ１２）
・・・（式１）
ここで、具体的な数値として、電源電圧Ｖｃｃ＝５［Ｖ］、抵抗Ｒ１１＝１［ｋΩ］、抵抗Ｒ１２＝３［ｋΩ］、抵抗Ｒ１ｄ＝５．６［ｋΩ］を代入すると、出力信号Ｖｏｕｔは、次のような数値となる。
Ｖｏｕｔ＝（５／（１０００＋３０００＋５６００））×（１０００＋３０００）＝２．０８３３・・・［Ｖ］
・・・（式２）
Next, the operation of this fraud detection circuit will be described with reference to FIG.
(1) When the input signal Vin is not input to the input terminal (when the input signal is OFF)
The output signal Vout can be expressed by the following equation.
Vout = (Vcc / (R11 + R12 + R1d)) × (R11 + R12)
... (Formula 1)
Here, when the power supply voltage Vcc = 5 [V], the resistance R11 = 1 [kΩ], the resistance R12 = 3 [kΩ], and the resistance R1d = 5.6 [kΩ] are substituted as specific numerical values, the output signal Vout Is the following numerical value.
Vout = (5 / (1000 + 3000 + 5600)) × (1000 + 3000) = 2.0833 ... [V]
... (Formula 2)
（２）入力端子に入力信号Ｖｉｎが入力されている場合（入力信号がＯＮの場合）
出力信号Ｖｏｕｔは、次式で表すことができる。
Ｖｏｕｔ＝Ｖｃｃ／（Ｒ１１＋Ｒ１ｄ）×Ｒ１１ ・・・（式３）
ここで、上記の具体的な数値を代入すると、出力信号Ｖｏｕｔは、次のような数値となる。
Ｖｏｕｔ＝５／（１０００＋５６００）×１０００＝０．７５７５・・・［Ｖ］
・・・（式４）
(2) When the input signal Vin is input to the input terminal (when the input signal is ON)
The output signal Vout can be expressed by the following equation.
Vout = Vcc / (R11 + R1d) × R11 (Formula 3)
Here, when the above specific numerical values are substituted, the output signal Vout becomes the following numerical values.
Vout = 5 / (1000 + 5600) × 1000 = 0.7575 ... [V]
... (Formula 4)
（３）断線した場合
不正検出回路１０が図２に示す箇所で断線した場合、出力信号Ｖｏｕｔは、次式で表すことができる。
Ｖｏｕｔ＝Ｖｃｃ ・・・（式５）
この場合、入力信号ＶｉｎがＯＮであるかＯＦＦであるかは関係しない。
(3) When Disconnected When the
Vout = Vcc (Formula 5)
In this case, it does not matter whether the input signal Vin is ON or OFF.
（４）短絡した場合
不正検出回路１０が図３に示す箇所で短絡した場合、出力信号Ｖｏｕｔは、次式で表すことができる。
Ｖｏｕｔ＝０ ・・・（式６）
この場合、入力信号ＶｉｎがＯＮであるかＯＦＦであるかは関係しない。
なお、電源が落とされたとき（電源ＯＦＦ時）にも、出力信号Ｖｏｕｔは０Ｖとなる。
(4) When short-circuited When the
Vout = 0 (Formula 6)
In this case, it does not matter whether the input signal Vin is ON or OFF.
Even when the power is turned off (when the power is turned off), the output signal Vout becomes 0V.
これらをまとめると、図４に示すようになる。
すなわち、本実施形態の不正検出回路においては、入力信号のＯＦＦ時の出力信号ＶｏｕｔとＯＮ時の出力信号Ｖｏｕｔが、電源電圧Ｖｃｃや０Ｖではなく、これらの中間レベルとして設定される。
例えば、上記の具体的な数値をあてはめたときには、入力信号がＯＦＦのとき出力信号Ｖｏｕｔが２．０８３３［Ｖ］、入力信号がＯＮのとき出力信号Ｖｏｕｔが０．７５７５［Ｖ］となる。
These are summarized as shown in FIG.
That is, in the fraud detection circuit of the present embodiment, the output signal Vout when the input signal is OFF and the output signal Vout when the input signal is ON are set not as the power supply voltage Vcc or 0 V but as an intermediate level between them.
For example, when the above specific numerical values are applied, the output signal Vout is 2.0833 [V] when the input signal is OFF, and the output signal Vout is 0.7575 [V] when the input signal is ON.
一方、断線や短絡、電源の切断などの異常が発生したとき、出力信号Ｖｏｕｔは、電源電圧Ｖｃｃと同じ電圧値あるいは０Ｖの値を示す。
これらのことから、出力信号Ｖｏｕｔが中間レベルの範囲内であれば正常状態であるもの（異常が発生していないもの）と判定することができ、また、中間レベルの範囲を逸脱していれば、異常が発生したものと判定することができる。
On the other hand, when an abnormality such as disconnection or short circuit or power supply disconnection occurs, the output signal Vout shows the same voltage value as the power supply voltage Vcc or a value of 0V.
From these, if the output signal Vout is within the range of the intermediate level, it can be determined that it is in a normal state (no abnormality has occurred), and if it is outside the range of the intermediate level. It can be determined that an abnormality has occurred.
ところで、この不正検出回路１０には、出力信号Ｖｏｕｔが中間レベルの範囲から逸脱したか否かを判断する回路として、不正判定回路２０を設けることができる。
不正判定回路２０は、図５に示すように、分圧回路２１と、二つのコンパレータ（コンパレータ回路）ＯＣ１，ＯＣ２と、不正検出信号出力手段２２とを有している。
分圧回路２１は、電源電圧Ｖｃｃを分圧した分圧電圧をコンパレータＯＣ１，ＯＣ２に与える。分圧電圧は、コンパレータＯＣ１，ＯＣ２で出力信号Ｖｏｕｔと比較される電圧となる。すなわち、分圧電圧は、異常が発生したか否かを判断するための閾値となる。
By the way, this
As shown in FIG. 5, the
The voltage dividing circuit 21 supplies a divided voltage obtained by dividing the power supply voltage Vcc to the comparators OC1 and OC2. The divided voltage is a voltage that is compared with the output signal Vout by the comparators OC1 and OC2. That is, the divided voltage serves as a threshold for determining whether or not an abnormality has occurred.
分圧回路２１がコンパレータＯＣ１，ＯＣ２に与える分圧電圧は、図６に示すように、０Ｖと電源電圧Ｖｃｃとの間であって中間レベルの範囲を逸脱した範囲（上位閾値設定範囲、下位閾値設定範囲）に設定される。
なお、中間レベルの範囲とは、正常時（異常が発生していない状態のとき）に出力信号Ｖｏｕｔが変化し得る範囲をいう。
As shown in FIG. 6, the divided voltage applied to the comparators OC1 and OC2 by the voltage dividing circuit 21 is a range between 0 V and the power supply voltage Vcc and deviating from the intermediate level range (upper threshold setting range, lower threshold value). Set range).
Note that the intermediate level range is a range in which the output signal Vout can change during normal operation (when no abnormality occurs).
具体例を示す。
例えば、上記の具体的な数値をあてはめると、電源電圧Ｖｃｃは５［Ｖ］、中間レベルの高位レベルは２．０８３３［Ｖ］（入力信号ＯＦＦ時）、低位レベルは０．７５７５［Ｖ］（入力信号ＯＮ時）となり、分圧電圧（上位閾値、下位閾値）は、高位レベルである２．０８３３［Ｖ］と電源電圧Ｖｃｃとの間（上位閾値設定範囲）に設定され、また、低位レベルである０．７５７５［Ｖ］と０Ｖとの間（下位閾値設定範囲）に設定される。
なお、本実施形態においては、上位閾値として３［Ｖ］、下位閾値として０．５［Ｖ］に設定されるものとする。これにより、出力信号Ｖｏｕｔが３［Ｖ］以上又は０．５［Ｖ］以下であれば、異常が発生したものと判定できる。
A specific example is shown.
For example, when the above specific numerical values are applied, the power supply voltage Vcc is 5 [V], the intermediate high level is 2.0833 [V] (when the input signal is OFF), and the low level is 0.7575 [V] ( When the input signal is ON), the divided voltage (upper threshold, lower threshold) is set between 2.0833 [V], which is the higher level, and the power supply voltage Vcc (upper threshold setting range), and the lower level. Is set between 0.7575 [V] and 0 V (lower threshold setting range).
In the present embodiment, the upper threshold value is set to 3 [V] and the lower threshold value is set to 0.5 [V]. Thereby, if the output signal Vout is 3 [V] or more or 0.5 [V] or less, it can be determined that an abnormality has occurred.
コンパレータＯＣ１，ＯＣ２は、分圧回路２１から与えられた分圧電圧（閾値）と不正検出回路１０からの出力信号Ｖｏｕｔの示す電圧とを比較し、この比較結果にもとづく信号（判定信号）を出力する。
二つあるコンパレータのうち、一方のコンパレータＯＣ１は、＋端子に分圧電圧のうち上位閾値（例えば、３Ｖ）、−端子に出力信号Ｖｏｕｔを入力する。出力信号Ｖｏｕｔが分圧電圧（上位閾値３Ｖ）よりも下回っているときは判定信号が出力される。一方、出力信号Ｖｏｕｔが分圧電圧（上位閾値３Ｖ）を上回っているときは判定信号が出力されない。
他方、コンパレータＯＣ２は、＋端子に出力信号Ｖｏｕｔ、−端子に分圧電圧のうち下位閾値（例えば、０．５Ｖ）を入力する。出力信号Ｖｏｕｔが分圧電圧（下位閾値０．５Ｖ）よりも上回っているときは判定信号が出力される。一方、出力信号Ｖｏｕｔが分圧電圧（下位閾値０．５Ｖ）よりも下回っているときは判定信号が出力されない。
Comparators OC1 and OC2 compare the divided voltage (threshold value) given from voltage dividing circuit 21 with the voltage indicated by output signal Vout from
Of the two comparators, one comparator OC1 inputs the upper threshold (for example, 3V) of the divided voltage to the + terminal and the output signal Vout to the − terminal. When the output signal Vout is lower than the divided voltage (
On the other hand, the comparator OC2 inputs the output signal Vout to the + terminal and the lower threshold (for example, 0.5 V) of the divided voltage to the − terminal. When the output signal Vout exceeds the divided voltage (lower threshold 0.5V), a determination signal is output. On the other hand, when the output signal Vout is lower than the divided voltage (lower threshold 0.5V), the determination signal is not output.
不正検出信号出力手段２２は、例えば、フォトカプラなどで構成でき、コンパレータＯＣ１，ＯＣ２からの判定信号にもとづいて、正常又は異常を示す不正検出信号を出力する。
例えば、コンパレータＯＣ１，ＯＣ２の双方から判定信号が出力されているときは、不正検出信号出力手段２２からは正常を示す不正検出信号が出力される（不正検出信号ＯＮ）。一方、コンパレータＯＣ１，ＯＣ２の一方又は双方から判定信号が出力されなくなると、不正検出信号出力手段２２からは不正検出信号は出力されない（不正検出信号ＯＦＦ、つまり異常を示す不正検出信号が出力される）。
The fraud detection signal output means 22 can be composed of, for example, a photocoupler and outputs a fraud detection signal indicating normality or abnormality based on the determination signals from the comparators OC1 and OC2.
For example, when the determination signals are output from both the comparators OC1 and OC2, the fraud detection signal output means 22 outputs a fraud detection signal indicating normality (the fraud detection signal ON). On the other hand, when the determination signal is not output from one or both of the comparators OC1 and OC2, the fraud detection signal output means 22 does not output the fraud detection signal (the fraud detection signal is OFF, that is, the fraud detection signal indicating abnormality is output). ).
これらをまとめると、図７に示すようになる。すなわち、入力信号ＶｉｎがＯＦＦ又はＯＮのとき（正常時）には、不正検出信号はＯＮとなる。一方、断線、短絡、電源ＯＦＦなどの異常が発生したとき（異常時）は、不正検出信号はＯＦＦとなる。
このような構成により、本実施形態の不正検出回路は、異常が発生したか否かを判定し、その判定結果を不正検出信号として出力することができる。
These are summarized as shown in FIG. That is, when the input signal Vin is OFF or ON (normal), the fraud detection signal is ON. On the other hand, when an abnormality such as a disconnection, a short circuit, or a power supply OFF occurs (at the time of abnormality), the fraud detection signal is turned off.
With such a configuration, the fraud detection circuit of the present embodiment can determine whether or not an abnormality has occurred and output the determination result as a fraud detection signal.
［遊技機］
次に、不正検出回路を備えた本実施形態の遊技機について説明する。
まず、遊技機の代表例であるスロットマシンの概略構成について、図８及び図９を参照して説明する。
図８は、本実施形態のスロットマシンの前面の構成を示す正面図、図９は、その遊技機の内部構造を示す斜視図である。
なお、本実施形態においては、スロットマシンを遊技機の代表例として説明するが、本実施形態の遊技機は、スロットマシンに限るものではなく、例えば、パチンコ機、雀球機、アレンジボールなどが含まれる。
[Game machine]
Next, the gaming machine of this embodiment provided with a fraud detection circuit will be described.
First, a schematic configuration of a slot machine, which is a typical example of a gaming machine, will be described with reference to FIGS.
FIG. 8 is a front view showing the front structure of the slot machine of the present embodiment, and FIG. 9 is a perspective view showing the internal structure of the gaming machine.
In this embodiment, a slot machine will be described as a representative example of a gaming machine. However, the gaming machine of this embodiment is not limited to a slot machine. For example, a pachinko machine, a sparrow ball machine, an arrangement ball, etc. included.
図８に示すように、スロットマシン（遊技機）Ａは、前扉３０に、メダル投入口３１と、クレジット表示部３２と、クレジット精算スイッチ３３と、ＢＥＴスイッチ３４と、ＭＡＸＢＥＴスイッチ３５と、スタートレバー３６と、複数のストップボタン３７（３７ａ〜３７ｃ）と、メダル払出口３８と、メダル返却ボタン３９と、ランプＬと、スピーカＳＰとを備えている。さらに、スロットマシンＡの本体内部には、図２に示すように、ドラムユニット４０と、制御手段５０とを備えている。
As shown in FIG. 8, the slot machine (gaming machine) A has a front door 30, a
メダル投入口３１は、ゲームに賭けられるメダルの受け入れ口である。このメダル投入口３１に投入されたメダルは、メダルセレクタ３１−１で検知される。メダルセレクタ３１−１は、メダルを検知するとメダル検知信号を制御手段５０へ送る。
クレジット表示部３２は、現在クレジットとして貯留されているメダルの枚数を表示する。
クレジット精算スイッチ３３は、クレジットとして貯留されたメダルを払い出すためのスイッチである。
The
The credit display unit 32 displays the number of medals currently stored as credits.
The credit settlement switch 33 is a switch for paying out medals stored as credits.
ＢＥＴスイッチ３４及びＭＡＸＢＥＴスイッチ３５は、クレジットとして貯留されたメダルをゲームに賭けるためのスイッチである。そのうち、ＢＥＴスイッチ３４は、クレジットとして貯留されたメダルを、一回の操作につき一枚ずつ賭けることができる。ＭＡＸＢＥＴスイッチ３５は、一回のゲームに賭けられる最大枚数（例えば三枚）を、一回の操作で賭けることができる。 The BET switch 34 and the MAXBET switch 35 are switches for betting medals stored as credits on the game. Among them, the BET switch 34 can bet medals stored as credits one by one for each operation. The MAXBET switch 35 can bet the maximum number (for example, three) bet on one game in one operation.
スタートレバー３６は、遊技者により操作されるとスタート信号を制御手段５０へ送る。このスタート信号を受け取った制御手段５０においては、メダル投入口３１に投入されたメダルの枚数、又は、ＢＥＴスイッチ３４やＭＡＸＢＥＴスイッチ３５を用いて賭けられたメダルの枚数が検知される。そして、後述する回胴４１ａ〜４１ｃの回転が開始される。
ストップボタン３７ａ〜３７ｃは、回胴４１ａ〜４１ｃと同数（通常は三つ）設けられている。これらのストップボタン３７ａ〜３７ｃが押されると、対応する回胴４１ａ〜４１ｃの回転が停止する。
The start lever 36 sends a start signal to the control means 50 when operated by the player. Upon receiving this start signal, the control means 50 detects the number of medals inserted into the
The stop buttons 37a to 37c are provided in the same number (usually three) as the rotating drums 41a to 41c. When these stop buttons 37a to 37c are pressed, the rotation of the corresponding spinning cylinders 41a to 41c is stopped.
メダル払出口３８は、ゲームの入賞内容に応じて、所定枚数のメダルが払い出される部分である。また、精算された貯留メダルも、ここから払い出される。
メダル返却ボタン３９は、メダルセレクタ部（図示せず）にメダルが滞留した場合に操作される。このメダル返却ボタン３９を操作すると、メダルセレクタ部に滞留したメダルがメダル払出口３８から返却される。
ランプＬは、その点灯や点滅により、遊技の演出を行う。
スピーカＳＰは、効果音、払出音、音声メッセージなどの出音により、遊技の演出を行う。
The medal payout port 38 is a portion where a predetermined number of medals are paid out in accordance with the winning content of the game. Also, the settled medal is paid out from here.
The medal return button 39 is operated when medals stay in the medal selector section (not shown). When the medal return button 39 is operated, the medals staying in the medal selector unit are returned from the medal payout exit 38.
The lamp L performs a game effect by lighting or flashing.
The speaker SP performs a game with sound output such as sound effects, payout sounds, and voice messages.
ドラムユニット４０は、回胴４１ａ〜４１ｃを有しており、制御手段５０からのパルス（駆動）信号にもとづき、回胴４１ａ〜４１ｃの回転の始動、定速回転及び停止の制御を行う。また、ドラムユニット４０は、各回胴４１ａ〜４１ｃに付されたマーカー（原点）を認識し、マーカー信号を制御手段５０へ送る。
回胴４１ａ〜４１ｃは、外周に複数の図柄を配した円柱状のリールであり、一台のスロットマシンＡに通常三つ（又は四つ以上）設けられている。
The drum unit 40 includes the rotating drums 41a to 41c, and controls rotation start, constant speed rotation, and stop of the rotating drums 41a to 41c based on a pulse (drive) signal from the control means 50. Further, the drum unit 40 recognizes a marker (origin) attached to each of the drums 41 a to 41 c and sends a marker signal to the control means 50.
The rotating drums 41a to 41c are cylindrical reels having a plurality of symbols arranged on the outer periphery, and usually three (or four or more) are provided in one slot machine A.
なお、本発明における回胴は、図９に示すように、回胴（左）４１ａ、回胴（中）４１ｂ及び回胴（右）４１ｃからなるものとする。
ただし、本発明のスロットマシンは、回胴を四つ以上有するスロットマシンにおいても、適用可能である。
In addition, as shown in FIG. 9, the rotating cylinder in this invention shall consist of the rotating cylinder (left) 41a, the rotating cylinder (middle) 41b, and the rotating cylinder (right) 41c.
However, the slot machine of the present invention is also applicable to a slot machine having four or more cylinders.
制御手段５０は、図９、図１０に示すように、主基板（主制御基板）５１と、従基板５２とを有している。
なお、本実施形態においては、主基板５１と従基板５２とを総称して「制御基板」という。
As shown in FIGS. 9 and 10, the control means 50 includes a main board (main control board) 51 and a
In the present embodiment, the main board 51 and the
主基板５１は、スロットマシンＡの動作全般を統括制御する基板である。この主基板５１は、従基板５２から所定の信号を入力する。従基板５２から送られてくる所定の信号には、例えば、スタートレバー３６が押下されたときに送られてくるスタート信号、払い出される遊技媒体が検知されたときに送られてくる遊技媒体払出信号、投入されたメダルが検知されたときに送られてくるメダル検知信号などがある。
なお、主基板５１に設けられた回路であって、従基板５２から送られてきた所定の信号を入力する回路を「信号入力回路」という。
The main board 51 is a board that performs overall control of the overall operation of the slot machine A. The main board 51 receives a predetermined signal from the
A circuit that is provided on the main board 51 and that inputs a predetermined signal sent from the
従基板５２は、スロットマシンＡに備えられた各構成（例えば、メダル投入口３１，クレジット精算スイッチ３３，ＢＥＴスイッチ３４，ＭＡＸＢＥＴスイッチ３５，スタートレバー３６，ストップボタン３７など）において、それら構成各部の動作等を検出し信号として主基板５１へ伝えるための基板である。
この従基板５２には、例えば、スタートレバーユニット５２ａ、ＢＥＴスイッチユニット、ＭＡＸＢＥＴスイッチユニット、ストップボタンユニットなどに代表される制御基板、操作スイッチ類の制御ユニット、各種端子盤などが含まれる（ＢＥＴスイッチユニット、ＭＡＸＢＥＴスイッチユニット、ストップボタンユニットは、図示せず）。また、従基板５２には、遊技媒体払出装置やメダルセレクタにおいて所定の信号を出力する部分（基板や電子素子など）を含む。
なお、上記構成各部の動作等を検出し信号として出力する手段を「信号出力手段」（従基板５２やこの従基板５２に設けられる信号出力用電子素子（例えば、フォトインタラプタ等）などを含む）という。
The
The
The means for detecting the operation of each part of the above configuration and outputting it as a signal is a “signal output means” (including the
次に、遊技機に設けられる不正検出回路の具体例について説明する。
本実施形態の不正検出回路（前述）は、例えば、遊技機における次の箇所に設けることができる。
（１）遊技機の抽選にかかわる入力信号が出力、送信される回路
（２）コネクタを介して接続される主基板及び接続配線
（３）遊技媒体払出信号が出力、送信される回路
（４）メダルセレクタから出力されるメダル検知信号の送信される回路
これら各箇所に設けられる不正検出回路について、以下、順次説明する。
Next, a specific example of the fraud detection circuit provided in the gaming machine will be described.
The fraud detection circuit (described above) of the present embodiment can be provided, for example, at the following location in the gaming machine.
(1) A circuit that outputs and transmits input signals related to lottery of gaming machines (2) A main board and connection wiring connected via a connector (3) A circuit that outputs and transmits gaming medium payout signals (4) Circuit to which a medal detection signal output from the medal selector is transmitted The fraud detection circuit provided at each of these locations will be sequentially described below.
＜遊技機の抽選にかかわる入力信号が出力、送信される回路（不正検出回路Ａ）＞
遊技機で発生する不正行為には、例えば、遊技機の抽選にかかわる入力信号（スロットマシンにおけるスタート信号、パチンコ機における始動入賞検出信号）の配線又は端子に、不正信号（抽選の乱数発生カウンタのタイミングに合わせた信号）を入力する装置（不正信号入力装置）をぶら下げるものがある。
このような不正信号入力装置をぶら下げる行為は、配線の断線や短絡を伴う。このため、配線の断線や短絡を検出することで、不正行為を発見できる。
<Circuit where an input signal related to a lottery of gaming machines is output and transmitted (fraud detection circuit A)>
For example, a fraudulent act that occurs in a gaming machine may include a fraudulent signal (a random number generation counter for a lottery) connected to a wiring or terminal of an input signal (a start signal in a slot machine, a start winning detection signal in a pachinko machine) related to a lottery of the gaming machine. Some devices hang a device (an illegal signal input device) that inputs a signal in accordance with timing.
Such an act of hanging the illegal signal input device is accompanied by disconnection or short circuit of the wiring. For this reason, an illegal act can be discovered by detecting a disconnection or a short circuit of the wiring.
ここでは代表例として、スロットマシンにおいてスタート信号が出力、送信される回路に設けられる不正検出回路Ａ（１０Ａ）について、図１０、図１１を参照して説明する。
図１０は、主基板５１及び従基板５２に設けられる不正検出回路の主要構成を示す回路図、図１１は、図１０に示す回路図のうち、不正検出回路Ａに関する部分を取り出して示した回路図である。
なお、主基板５１と従基板５２とは図１０においては、それぞれ一つずつ設けられているが、それぞれ一つずつに限るものではなく、いずれも一の遊技機Ａに複数設けることができる。
Here, as a typical example, a fraud detection circuit A (10A) provided in a circuit to which a start signal is output and transmitted in a slot machine will be described with reference to FIGS.
FIG. 10 is a circuit diagram showing the main configuration of the fraud detection circuit provided on the main board 51 and the
In FIG. 10, one main board 51 and one
図１０、図１１に示すように、従基板５２（スタートレバーユニット５２ａ）には、スタート信号を出力するフォトインタラプタＦＩが設けられている。一方、主基板５１には、そのスタート信号を受けて入力信号Ｖ０を出力する入力回路５１−１が設けられている。さらに、スタートレバーユニット５２ａと主基板５１との間には、そのスタート信号や他の信号等を送るための接続配線５３（配線ａ〜ｅ）が接続されている。また、主基板５１とこれに接続される一又は二以上の接続配線５３とは、それぞれコネクタ部Ｋ１１〜Ｋ１ｎにより接続されており、従基板５２とこれに接続される一又は二以上の接続配線５３とは、それぞれコネクタ部Ｃ１１〜Ｃ１ｎにより接続されている。
As shown in FIGS. 10 and 11, the slave substrate 52 (start lever unit 52a) is provided with a photo interrupter FI for outputting a start signal. On the other hand, the main board 51 is provided with an input circuit 51-1 that receives the start signal and outputs an input signal V0. Further, connection wirings 53 (wirings a to e) for transmitting the start signal and other signals are connected between the start lever unit 52a and the main board 51. Further, the main board 51 and one or more connection wirings 53 connected to the main board 51 are connected by connector portions K11 to K1n, respectively, and the
フォトインタラプタＦＩの出力トランジスタには、直列に抵抗Ｒ５１が接続されている。この抵抗Ｒ５１は、他方が配線ｂに接続されている。
さらに、その出力トランジスタには、並列に抵抗Ｒ５２が接続されている。このため、抵抗Ｒ５２は、一方が抵抗Ｒ５１の一方に接続されており、他方が配線ｃに接続されている。
なお、抵抗Ｒ５１が図１に示す抵抗Ｒ１１に相当し、抵抗Ｒ５２が図１に示す抵抗Ｒ１２に相当する。
A resistor R51 is connected in series to the output transistor of the photo interrupter FI. The other end of the resistor R51 is connected to the wiring b.
Further, a resistor R52 is connected in parallel to the output transistor. For this reason, one of the resistors R52 is connected to one of the resistors R51, and the other is connected to the wiring c.
The resistor R51 corresponds to the resistor R11 shown in FIG. 1, and the resistor R52 corresponds to the resistor R12 shown in FIG.
配線ｂと抵抗Ｒ５１との間を点ア、配線ｃと抵抗Ｒ５２（又は、フォトインタラプタＦＩ）との間を点イとすると、これら点アと点イとの間の電圧が出力信号Ｖｏｕｔとして不正判定回路２０ｓへ送られる。
図１０、図１１に示す従基板５２に設けられる不正判定回路２０ｓは、図１２に示すように、分圧電圧を与える分圧回路２１ｓ（抵抗Ｒ６１，抵抗Ｒ６２，抵抗Ｒ６３）と、分圧電圧と出力信号Ｖｏｕｔとを比較するコンパレータＯＣ１ｓ〜ＯＣ４ｓと、これらコンパレータＯＣ１ｓ〜ＯＣ４ｓからの判定信号にもとづいて不正検出信号の出力を制御する不正信号出力手段２２ｓと、抵抗Ｒ６４とを有している。なお、不正検出回路１０Ａにおいては、コンパレータＯＣ３ｓ及びコンパレータＯＣ４ｓを用いて不正行為の発生の有無が判定される。
Assuming that the point a between the wiring b and the resistor R51 and the point a between the wiring c and the resistor R52 (or photointerrupter FI), the voltage between these points a and i is incorrect as the output signal Vout. It is sent to the
As shown in FIG. 12, the
なお、不正判定回路２０ｓには、図１３に示すように、発光ダイオード（ＬＥＤ）を設けることができる。
発光ダイオード（ＬＥＤ）は、コンパレータＯＣから出力された判定信号にもとづいて動作（点灯、消灯）する。
この発光ダイオード（ＬＥＤ）は、各コンパレータＯＣ１ｓ〜ＯＣ４ｓごとに接続することができる。また、発光ダイオード（ＬＥＤ）は、判定対象とされる出力信号Ｖｏｕｔ単位でそれぞれのコンパレータＯＣに接続することができる。前者の場合は、出力信号Ｖｏｕｔが中間レベルを上回ったために不正行為の発生を検出できたのか、あるいは下回ったために不正行為の発生を検出できたのかを知ることができる。一方、後者は、いずれの出力信号について不正行為が発生したかを知ることができる。
The
The light emitting diode (LED) operates (turns on and off) based on the determination signal output from the comparator OC.
This light emitting diode (LED) can be connected to each of the comparators OC1s to OC4s. Further, the light emitting diode (LED) can be connected to each comparator OC in units of the output signal Vout to be determined. In the former case, it is possible to know whether the fraudulent act can be detected because the output signal Vout exceeds the intermediate level, or whether the fraudulent act can be detected because the output signal Vout falls below the intermediate level. On the other hand, the latter can know which output signal an illegal act has occurred.
入力回路５１−１と接続配線５３とは三本の入力回路用基板配線５１−２（図１０、図１１においては、上から入力回路用第一基板配線５１−２１，入力回路用第二基板配線５１−２２，入力回路用第三基板配線５１−２３）により接続されている。
入力回路用第一基板配線５１−２１は、図１１に示すように、一方が配線ａに接続されており、他方が抵抗ｒ５４に接続されている。また、入力回路用第一基板配線５１−２１は、電源電圧Ｖｃｃが印加される電源端子が接続されている。なお、抵抗ｒ５４は、他方が入力回路用第二基板配線５１−２２に接続されている。この抵抗ｒ５４は、図１に示す抵抗Ｒ１ｄに相当する。
入力回路用第二基板配線５１−２２は配線ｂに、入力回路用第三基板配線５１−２３は配線ｃにそれぞれ接続されており、これら入力回路用第二基板配線５１−２２と入力回路用第三基板配線５１−２３との間の電圧が入力信号Ｖ０（図１の出力信号Ｖｏｕｔに相当）として出力される。
The input circuit 51-1 and the
As shown in FIG. 11, one of the input circuit first board wirings 51-21 is connected to the wiring a, and the other is connected to the resistor r54. Further, the power supply terminal to which the power supply voltage Vcc is applied is connected to the first substrate wiring 51-21 for input circuit. The other end of the resistor r54 is connected to the input circuit second board wiring 51-22. This resistor r54 corresponds to the resistor R1d shown in FIG.
The input circuit second board wiring 51-22 is connected to the wiring b, and the input circuit third board wiring 51-23 is connected to the wiring c. The input circuit second board wiring 51-22 and the input circuit wiring A voltage between the third substrate wiring 51-23 is output as an input signal V0 (corresponding to the output signal Vout in FIG. 1).
次に、不正検出回路Ａの動作について、図１４ａ〜図１４ｄを参照して説明する。
図１４ａ〜図１４ｄは、図１０、図１１に示した不正検出回路Ａの主要要素により構成した回路であって、図１４ａは、フォトインタラプタＦＩから信号が出力されていない場合（フォトインタラプタＦＩがＯＦＦの場合）、図１４ｂは、フォトインタラプタＦＩから信号が出力された場合（フォトインタラプタＦＩがＯＮの場合）、図１４ｃは、断線した場合、図１４ｄは、短絡した場合をそれぞれ示す。
Next, the operation of the fraud detection circuit A will be described with reference to FIGS. 14a to 14d.
14a to 14d are circuits constituted by the main elements of the fraud detection circuit A shown in FIGS. 10 and 11. FIG. 14a shows a case where no signal is output from the photo interrupter FI (the photo interrupter FI is 14b shows a case where a signal is output from the photo interrupter FI (when the photo interrupter FI is ON), FIG. 14c shows a case where the circuit is disconnected, and FIG. 14d shows a case where a short circuit occurs.
フォトインタラプタＦＩから信号が出力されていない場合は、図１４ａに示すように、電源Ｖｃｃ→抵抗ｒ５４→抵抗Ｒ５１→抵抗Ｒ５２→接地のように電流が流れる。
このため、不正判定回路２０ｓに入力される電圧は、次式で示される。
出力電圧＝（電源電圧Ｖｃｃ／（抵抗Ｒ５１＋抵抗Ｒ５２＋抵抗ｒ５４））×（抵抗Ｒ５１＋抵抗Ｒ５２）
・・・（式７）
この式７は、前述の式１に相当し、不正判定回路２０ｓにおいては、中間レベルのうち高位レベルとなる。このため、中間レベルを逸脱しておらず、不正行為は発生していないものと判定される。
When no signal is output from the photo interrupter FI, as shown in FIG. 14A, a current flows in the order of power supply Vcc → resistance r54 → resistance R51 → resistance R52 → ground.
For this reason, the voltage input to the
Output voltage = (power supply voltage Vcc / (resistance R51 + resistance R52 + resistance r54)) × (resistance R51 + resistance R52)
... (Formula 7)
This expression 7 corresponds to the above-described
フォトインタラプタＦＩから信号が出力されている場合は、図１４ｂに示すように、電源Ｖｃｃ→抵抗ｒ５４→抵抗Ｒ５１→フォトインタラプタＦＩの出力トランジスタ→接地のように電流が流れる。
このため、不正判定回路２０ｓに入力される電圧は、次式で示される。
出力電圧＝（電源電圧Ｖｃｃ／（抵抗ｒ５４＋抵抗Ｒ５１））×抵抗Ｒ５１
・・・（式８）
この式８は、前述の式３に相当し、不正判定回路２０ｓにおいては、中間レベルのうち低位レベルとなる。このため、中間レベルを逸脱しておらず、不正行為は発生していないものと判定される。
When a signal is output from the photo interrupter FI, as shown in FIG. 14B, a current flows as follows: power source Vcc → resistor r54 → resistor R51 → output transistor of the photo interrupter FI → ground.
For this reason, the voltage input to the
Output voltage = (power supply voltage Vcc / (resistance r54 + resistance R51)) × resistance R51
... (Formula 8)
This
図１４ｃに示す位置で断線した場合や図１４ｄに示す位置で短絡した場合、不正判定回路２０ｓに入力される電圧は、次式で示される。
出力電圧＝０［Ｖ］ ・・・（式９）
この式９は、前述の式６に相当し、不正判定回路２０ｓにおいては、中間レベルを逸脱しているものと判定し、異常が発生したものとされる。
なお、電源Ｖｃｃが切断されたときにも、不正判定回路２０ｓに入力される出力信号Ｖｏｕｔは０Ｖとなるため、異常が発生したものとして判定される。
When the wire is disconnected at the position shown in FIG. 14c or short-circuited at the position shown in FIG. 14d, the voltage input to the
Output voltage = 0 [V] (Equation 9)
This equation 9 corresponds to the above-described equation 6, and the
Even when the power supply Vcc is cut off, the output signal Vout input to the
＜コネクタを介して接続される主基板及び接続配線（不正検出回路Ｂ）＞
遊技機で発生する不正行為には、例えば、遊技を制御する主制御基板の収納ボックスを開けてＲＯＭを交換するものや、収納ボックス自体を交換するものなどがある。
これら不正行為は、主制御基板のコネクタの一部又は全部を抜かなければ不可能である。そこで、コネクタが外れたことを検出する不正検出回路Ｂを提供する。
<Main board and connection wiring (fraud detection circuit B) connected via a connector>
Examples of fraudulent acts that occur in gaming machines include those that open the storage box of the main control board that controls the game and replace the ROM, and those that replace the storage box itself.
These fraudulent acts are impossible unless some or all of the connectors on the main control board are removed. Therefore, a fraud detection circuit B that detects that the connector is disconnected is provided.
不正検出回路Ｂについて、図１０、図１５を参照して説明する。
図１５は、図１０に示す回路図のうち、不正検出回路Ｂ（１０Ｂ）に関する部分を取り出して示した回路図である。
図１０、図１５に示すように、主基板５１には、異常検出用配線５４と、抵抗Ｒ５５と、抵抗ｒ５３が設けられている。
異常検出用配線５４は、主基板５１の基板上に配される異常検出用基板配線５４−１と、主基板５１に接続される接続配線５３のそれぞれのコネクタＫ１１〜Ｋ１ｎに設けられる異常検出用接続配線５４−２とにより構成されている。
The fraud detection circuit B will be described with reference to FIGS.
FIG. 15 is a circuit diagram showing a part relating to the fraud detection circuit B (10B) extracted from the circuit diagram shown in FIG.
As shown in FIGS. 10 and 15, the main board 51 is provided with an
The
異常検出用基板配線５４−１は、複数の接続配線５３のすべてがコネクタＫ１１〜Ｋ１ｎにより主基板５１に接続（嵌め込み）された状態で、それらコネクタＫ１１〜Ｋ１ｎの各異常検出用接続配線５４−２が直列に接続されるように配されている。そして、異常検出用基板配線５４−１の一端が抵抗Ｒ５５を介して接続配線５３の配線ｄに接続されており、他端が接続配線５３の配線ｅに接続されている。
なお、抵抗Ｒ５５は、図１に示す抵抗Ｒ１１に相当し、抵抗ｒ５３は、図１に示す抵抗Ｒ１ｄに相当する。
The abnormality detection board wiring 54-1 is connected to (inserted into) the main board 51 by the connectors K 11 to K 1 n in a state where all of the plurality of connection wirings 53 are connected to the abnormality detection connection wiring 54-of the connectors K 11 to K 1 n. 2 are arranged so as to be connected in series. One end of the abnormality detection substrate wiring 54-1 is connected to the wiring d of the
The resistor R55 corresponds to the resistor R11 shown in FIG. 1, and the resistor r53 corresponds to the resistor R1d shown in FIG.
不正検出回路１０Ｂの出力信号Ｖｏｕｔを入力する不正判定回路２０は、不正検出回路Ａで用いられる不正判定回路２０ｓ（図１２）と同様の構成である。
ただし、この不正判定回路２０ｓは、接続配線５３の配線ｄ−配線ｅ間の電圧を入力する。そして、コンパレータＯＣ１ｓとコンパレータＯＣ２ｓとを用いて、その入力した電圧と閾値とを比較して不正検出を行う。
The
However, the
次に、不正検出回路Ｂの動作について、図１６ａ，図１６ｂを参照して説明する。
図１６ａは、主基板５１に接続すべき接続配線５３がコネクタＫ１１〜Ｋ１ｎによりすべて接続（嵌め込み）されている場合、図１６ｂは、コネクタＫの一つ（例えば、コネクタＫ１ｎ）が外された場合をそれぞれ示す。
Next, the operation of the fraud detection circuit B will be described with reference to FIGS. 16a and 16b.
16A shows the case where all the connection wirings 53 to be connected to the main board 51 are connected (inserted) by the connectors K11 to K1n, and FIG. 16B shows the case where one of the connectors K (for example, the connector K1n) is removed. Respectively.
主基板５１に接続すべき接続配線５３がすべて接続されている場合は、図１６ａに示すように、電源Ｖｃｃ→抵抗ｒ５３→抵抗Ｒ５５→異常検出用配線５４→不正判定回路２０ｓのように電流が流れる。
このため、不正判定回路２０ｓに入力される電圧は、次式で示される。
出力電圧＝（電源電圧Ｖｃｃ／（抵抗ｒ５３＋抵抗Ｒ５５））×抵抗Ｒ５５
・・・（式１０）
この式１０は、前述の式３に相当し、不正判定回路２０ｓにおいては、中間レベルのうち低位レベルとなる。このため、中間レベルを逸脱しておらず、不正行為は発生していないものと判定される。
When all of the connection wirings 53 to be connected to the main board 51 are connected, as shown in FIG. 16a, the current flows as follows: power supply Vcc → resistance r53 → resistance R55 →
For this reason, the voltage input to the
Output voltage = (power supply voltage Vcc / (resistor r53 + resistor R55)) × resistor R55
... (Formula 10)
This
コネクタＫの一つ（例えば、コネクタＫ１ｎ）が外された場合は、図１６ｂに示すように、異常検出用配線５４で断線状態となり、この異常検出用配線５４には電流ｉが流れない。この異常検出用配線５４の断線状態の場合と配線ｄ，配線ｅで断線した場合とにおいて、不正判定回路２０ｓに入力される電圧は、次式で示される。
出力電圧＝電源電圧Ｖｃｃ ・・・（式１１）
この式１１は、前述の式５に相当し、不正判定回路２０ｓにおいては、中間レベルを逸脱しているものと判定し、異常が発生したものとされる。
When one of the connectors K (for example, the connector K1n) is removed, as shown in FIG. 16b, the
Output voltage = power supply voltage Vcc (Equation 11)
This expression 11 corresponds to the above-described expression 5, and in the
配線ｄ，配線ｅで短絡した場合、不正判定回路２０ｓに入力される電圧は、次式で示される。
出力電圧＝０［Ｖ］ ・・・（式１２）
この式１２は、前述の式６に相当し、不正判定回路２０ｓにおいては、中間レベルを逸脱しているものと判定し、異常が発生したものとされる。
なお、電源Ｖｃｃが切られたときにも、不正判定回路２０ｓに入力される出力信号Ｖｏｕｔは０Ｖとなるため、異常が発生したものとして判定される。
When the wiring d and the wiring e are short-circuited, the voltage input to the
Output voltage = 0 [V] (12)
This expression 12 corresponds to the above-described expression 6, and in the
Even when the power supply Vcc is turned off, since the output signal Vout input to the
＜払出信号が出力、送信される回路（不正検出回路Ｃ）＞
遊技機で発生する不正行為には、例えば、払出信号に関する不正（ぶら下げ）がある。
スロットマシンにおけるメダル払出機のメダル払い出し信号や、パチンコ機における賞球払出信号をオープンにすると、いくら払い出しても信号が出力されないため、大量のメダルや玉が不正に獲得されてしまう。
この不正を確実に検出する不正検出回路Ｃを提供する。
<Circuit in which a payout signal is output and transmitted (fraud detection circuit C)>
Examples of fraudulent acts that occur in gaming machines include fraud (hanging) related to payout signals.
If the medal payout signal of the medal payout machine in the slot machine or the prize ball payout signal in the pachinko machine is opened, no signal is output no matter how much is paid out, so that a large number of medals and balls are illegally acquired.
A fraud detection circuit C that reliably detects this fraud is provided.
不正検出回路Ｃについて、図１７を参照して説明する。
同図は、不正検出回路Ｃの構成を示す回路図である。
同図に示すように、不正検出回路Ｃ（１０Ｃ）は、払出センサ７０と、抵抗Ｒ７１と、抵抗Ｒ７２と、抵抗ｒ７３と、不正判定回路２０ｔとを有している。
払出センサ７０は、メダルが払い出されたことを検出し、検出信号を出力する。なお、この払出センサ７０の機能については、特開２００４−１７３８７６号公報などに開示されている。
The fraud detection circuit C will be described with reference to FIG.
FIG. 2 is a circuit diagram showing a configuration of the fraud detection circuit C.
As shown in the figure, the fraud detection circuit C (10C) includes a payout sensor 70, a resistor R71, a resistor R72, a resistor r73, and a fraud determination circuit 20t.
The payout sensor 70 detects that a medal has been paid out and outputs a detection signal. The function of the payout sensor 70 is disclosed in Japanese Patent Application Laid-Open No. 2004-173876.
抵抗Ｒ７１は、払出センサ７０から出力される検出信号の入力端子にシリアルに接続されている。抵抗Ｒ７２は、払出センサ７０から出力される検出信号の入力端子にパラレルに接続されている。
なお、抵抗Ｒ７１は、図１に示す抵抗Ｒ１１に相当し、抵抗Ｒ７２は、図１に示す抵抗Ｒ１２に相当する。
The resistor R71 is serially connected to the input terminal of the detection signal output from the payout sensor 70. The resistor R72 is connected in parallel to the input terminal of the detection signal output from the payout sensor 70.
The resistor R71 corresponds to the resistor R11 shown in FIG. 1, and the resistor R72 corresponds to the resistor R12 shown in FIG.
不正判定回路２０ｔは、不正検出回路Ｃで異常が発生したか否かを判定する。
接続配線５３の配線ｆと抵抗Ｒ７１との間を点ウとし、接続配線５３の配線ｇと払出センサ６１との間を点エとすると、これら点ウ−点エ間の電圧を入力する。そして、この入力した電圧と閾値とを比較して、不正行為が発生したか否かを判定する。
The fraud determination circuit 20t determines whether an abnormality has occurred in the fraud detection circuit C.
When the point between the line f of the
主基板５１においては、接続配線５３の配線ｆに接続された払出信号第一基板配線７４−１と、接続配線５３の配線ｇに接続された払出信号第二基板配線７４−２との間の電圧を払出信号として出力する。
抵抗ｒ７３は、一方が電源端子Ｖｃｃに接続されており、他方が払出信号基板配線７４ａに接続されている。
なお、抵抗ｒ７３は、図１に示す抵抗Ｒ１ｄに相当する。
In the main board 51, between the payout signal first board wiring 74-1 connected to the wiring f of the
One end of the resistor r73 is connected to the power supply terminal Vcc, and the other end is connected to the payout signal board wiring 74a.
The resistor r73 corresponds to the resistor R1d shown in FIG.
次に、不正検出回路Ｃの動作について説明する。
払出センサ７０から検出信号が出力されていない場合は、電源Ｖｃｃ→抵抗ｒ７３→抵抗Ｒ７１→抵抗Ｒ７２→接地のように電流が流れる。
このため、不正判定回路２０ｔに入力される電圧は、次式で示される。
出力電圧＝（電源電圧Ｖｃｃ／（抵抗ｒ７３＋抵抗Ｒ７１＋抵抗Ｒ７２））×（抵抗Ｒ７１＋抵抗Ｒ７２）
・・・（式１３）
この式１３は、前述の式１に相当し、不正判定回路２０ｔにおいては、中間レベルのうち低位レベルとなる。このため、中間レベルを逸脱しておらず、不正行為は発生していないものと判定される。
Next, the operation of the fraud detection circuit C will be described.
When no detection signal is output from the payout sensor 70, a current flows in the order of power supply Vcc → resistance r73 → resistance R71 → resistance R72 → ground.
For this reason, the voltage input to the fraud determination circuit 20t is expressed by the following equation.
Output voltage = (power supply voltage Vcc / (resistance r73 + resistance R71 + resistance R72)) × (resistance R71 + resistance R72)
... (Formula 13)
This expression 13 corresponds to the above-described
払出センサ７０から検出信号が出力されている場合は、電源Ｖｃｃ→抵抗ｒ７３→抵抗Ｒ７１→入力端子→接地のように電流が流れる。
このため、不正判定回路２０ｔに入力される電圧は、次式で示される。
出力電圧＝（電源電圧Ｖｃｃ／（抵抗ｒ７３＋抵抗Ｒ７１））×抵抗Ｒ７１
・・・（式１４）
この式１４は、前述の式３に相当し、不正判定回路２０ｔにおいては、中間レベルのうち高位レベルとなる。このため、中間レベルを逸脱しておらず、不正行為は発生していないものと判定される。
When a detection signal is output from the payout sensor 70, a current flows as follows: power supply Vcc → resistor r73 → resistor R71 → input terminal → ground.
For this reason, the voltage input to the fraud determination circuit 20t is expressed by the following equation.
Output voltage = (power supply voltage Vcc / (resistor r73 + resistor R71)) × resistor R71
... (Formula 14)
This expression 14 corresponds to the above-described
断線した場合や短絡した場合、不正判定回路２０ｔに入力される電圧は、次式で示される。
出力電圧＝０［Ｖ］ ・・・（式１５）
この式１５は、前述の式６に相当し、不正判定回路２０ｔにおいては、中間レベルを逸脱しているものと判定し、異常が発生したものとされる。
なお、電源Ｖｃｃが切られたときにも、不正判定回路２０ｔに入力される出力信号Ｖｏｕｔは０Ｖとなるため、異常が発生したものとして判定される。
When the wire is disconnected or short-circuited, the voltage input to the fraud determination circuit 20t is expressed by the following equation.
Output voltage = 0 [V] (Equation 15)
This expression 15 corresponds to the above-described expression 6, and in the fraud determination circuit 20t, it is determined that the intermediate level is deviated, and an abnormality has occurred.
Even when the power supply Vcc is turned off, the output signal Vout input to the fraud determination circuit 20t is 0 V, so that it is determined that an abnormality has occurred.
＜メダルセレクタから出力されるメダル検知信号の送信される回路（不正検出回路Ｄ）＞
遊技機で発生する不正行為には、例えば、メダル検知信号に関する不正（ぶら下げ）がある。
スロットマシンにおいて、投入されたメダルがメダルセレクタ３１−１で検知されると、メダル検知信号がメダル検知センサから主基板５１へ送られる。このメダル検知信号が送られる配線や端子にパルス発生装置をぶら下げることにより、クレジットがフルになった後のオーバー分を不正に得ることができる。
この不正を確実に検出する不正検出回路Ｄを提供する。
<Circuit for transmitting medal detection signal output from medal selector (fraud detection circuit D)>
Examples of fraudulent acts that occur in gaming machines include fraud (hanging) related to medal detection signals.
In the slot machine, when the inserted medal is detected by the medal selector 31-1, a medal detection signal is sent from the medal detection sensor to the main board 51. By hanging the pulse generator on the wiring or terminal to which this medal detection signal is sent, the over amount after the credit becomes full can be obtained illegally.
A fraud detection circuit D that reliably detects this fraud is provided.
不正検出回路Ｄについて、図１８を参照して説明する。
同図は、不正検出回路Ｄの構成を示す回路図である。
同図に示すように、不正検出回路Ｄ（１０Ｄ）は、メダルセレクタ（メダル検知センサ）３１−１と、抵抗Ｒ８１と、抵抗Ｒ８２と、抵抗ｒ８３と、不正判定回路２０ｕと、メダル検知信号基板配線８４（メダル検知信号第一基板配線８４−１、メダル検知信号第二基板配線８４−２）を有している。
抵抗Ｒ８１、抵抗Ｒ８２、抵抗ｒ８３、不正判定回路２０ｕ、メダル検知信号第一基板配線８４−１、メダル検知信号第二基板配線８４−２は、それぞれ不正検出回路Ｃの抵抗Ｒ７１、抵抗Ｒ７２、抵抗ｒ７３、不正判定回路２０ｔ、払出信号第一基板配線７４−１、払出信号第二基板配線７４−２に相当し、同様の機能を有している。
不正検出回路Ｄの動作は、不正検出回路Ｃの動作と同様であり、正常時には、メダル検知信号は中間レベルを示し、不正行為が発生したとき、不正判定回路２０ｔでは０Ｖが検出される。
The fraud detection circuit D will be described with reference to FIG.
FIG. 2 is a circuit diagram showing the configuration of the fraud detection circuit D.
As shown in the figure, the fraud detection circuit D (10D) includes a medal selector (medal detection sensor) 31-1, a resistor R81, a resistor R82, a resistor r83, a fraud determination circuit 20u, and a medal detection signal board. Wiring 84 (medal detection signal first board wiring 84-1, medal detection signal second board wiring 84-2) is provided.
The resistor R81, the resistor R82, the resistor r83, the fraud determination circuit 20u, the medal detection signal first board wiring 84-1, and the medal detection signal second board wiring 84-2 are the resistance R71, resistance R72, resistance of the fraud detection circuit C, respectively. This corresponds to r73, fraud determination circuit 20t, payout signal first board wiring 74-1, and payout signal second board wiring 74-2, and has the same function.
The operation of the fraud detection circuit D is the same as the operation of the fraud detection circuit C. When normal, the medal detection signal indicates an intermediate level, and when fraud occurs, the fraud determination circuit 20t detects 0V.
［遊技場システム］
次に、本発明の遊技場システムの実施形態について、図１９を参照して説明する。
同図に示すように、遊技場システムＨＳは、遊技機９１と、管理装置９２と、これらを接続する通信路９３とを備えている。
遊技機９１は、不正検出回路（遊技機側不正検出回路）９１−１と、不正検出信号送信手段９１−２とを有している。
遊技機側不正検出回路９１−１は、不正検出信号を出力する。この遊技機側不正検出回路９１−１には、前述した実施形態の不正検出回路Ａ〜不正検出回路Ｄを用いることができる。
不正検出信号送信手段９１−２は、遊技機側不正検出回路９１−１から送られてきた不正検出信号を管理装置９２へ送信する。
[Amusement hall system]
Next, an embodiment of the game hall system of the present invention will be described with reference to FIG.
As shown in the figure, the game hall system HS includes a gaming machine 91, a
The gaming machine 91 includes a fraud detection circuit (game machine side fraud detection circuit) 91-1 and a fraud detection signal transmission unit 91-2.
The gaming machine side fraud detection circuit 91-1 outputs a fraud detection signal. As the gaming machine side fraud detection circuit 91-1, the fraud detection circuit A to fraud detection circuit D of the above-described embodiment can be used.
The fraud detection signal transmission unit 91-2 transmits the fraud detection signal transmitted from the gaming machine side fraud detection circuit 91-1, to the
管理装置９２は、不正検出回路（管理装置側不正検出回路）９２−１を有している。
管理装置側不正検出回路（通信路不正検出回路）９２−１は、不正検出信号送信手段９１−２から送信されてきた不正検出信号を受信し、この受信信号の示す値にもとづいて、通信路９３における不正行為（不正検出信号を対象とした不正行為）が発生したか否かを判断する。
The
The management apparatus side fraud detection circuit (communication path fraud detection circuit) 92-1 receives the fraud detection signal transmitted from the fraud detection signal transmission means 91-2, and based on the value indicated by the received signal, the communication path It is determined whether or not a fraudulent act in 93 (a fraudulent act targeting a fraud detection signal) has occurred.
すなわち、管理装置側不正検出回路９２−１は、送信されてきた不正検出信号を受信したときの受信信号、又は、不正検出信号が送信されていないときの受信信号のうち一方又は双方を、電源電圧と０Ｖとの中間レベルに設定し、中間レベルを逸脱した受信信号を検出すると、前記通信路で不正行為が発生したことを示す不正検出信号を出力する。
遊技場システムをこのような構成とすれば、不正信号が送信される通信路を対象とした不正行為についても検出できる。
That is, the management device side fraud detection circuit 92-1 supplies one or both of the received signal when the transmitted fraud detection signal is received or the received signal when the fraud detection signal is not transmitted to the power source. When a received signal that is set to an intermediate level between the voltage and 0 V and deviates from the intermediate level is detected, an unauthorized detection signal indicating that an unauthorized act has occurred in the communication path is output.
If the game hall system has such a configuration, it is possible to detect a fraudulent act targeting a communication path through which a fraud signal is transmitted.
以上、本発明の不正検出回路、遊技機及び遊技場システムの好ましい実施形態について説明したが、本発明に係る不正検出回路、遊技機及び遊技場システムは上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
例えば、上述した実施形態では、不正判定回路を従基板に備える構成としたが、不正判定回路は従基板に備えることに限るものではなく、主基板に備えることもできる。
また、上述した実施形態では、異常検出用配線を主基板に備える構成としたが、異常検出用配線は主基板に備えることに限るものではなく、従基板やこれに接続される接続配線に設けることもできる。
The preferred embodiments of the fraud detection circuit, game machine, and game hall system of the present invention have been described above. However, the fraud detection circuit, game machine, and game hall system according to the present invention are not limited to the above-described embodiments. Needless to say, various modifications can be made within the scope of the present invention.
For example, in the above-described embodiment, the fraud determination circuit is provided on the slave board. However, the fraud determination circuit is not limited to being provided on the slave board, but may be provided on the main board.
Further, in the above-described embodiment, the abnormality detection wiring is provided on the main board. However, the abnormality detection wiring is not limited to being provided on the main board, but is provided on the slave board or connection wiring connected thereto. You can also
本発明は、遊技機や遊技場システムで発生する不正行為を検出する装置に関する発明であるため、各種遊技機や管理装置などに利用可能である。 Since the present invention relates to a device for detecting fraudulent acts occurring in a gaming machine or a game hall system, it can be used for various gaming machines, management devices, and the like.
１０（１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ） 不正検出回路
２０（２０ｓ，２０ｔ，２０ｕ） 不正判定回路
２１ 分圧回路
２２ 不正検出信号出力手段
３０ 遊技機（スロットマシン）
３１−１ メダルセレクタ（メダル検知センサ）
５０ 制御手段
５１ 主基板
５１−１ 入力回路
５１−２ 入力回路用基板配線
５２ 従基板
５２ａ スタートレバーユニット
５３ 接続配線
５４ 異常検出用配線
５４−１ 異常検出用基板配線
５４−２ 異常検出用接続配線
７０ 払出センサ
９１ 遊技機
９１−１ 遊技機側不正検出回路
９１−２ 不正検出信号送信手段
９２ 管理装置
９２−１ 管理装置側不正検出回路
９３ 通信路
Ｒ１１ 第一抵抗
Ｒ１２ 第二抵抗
Ｒ１ｄ 第三抵抗
Ｖｃｃ 電源電圧
Ｒ２１〜Ｒ２３、Ｒ６１〜Ｒ６３ 分圧抵抗
ＯＣ１〜ＯＣ４ コンパレータ
ＬＥＤ 発光ダイオード
Ｋ１１〜Ｋ１ｎ コネクタ部
Ｃ１１〜Ｃ１ｎ コネクタ部
ＦＩ フォトインタラプタ
ＨＳ 遊技場システム
10 (10A, 10B, 10C, 10D) Fraud detection circuit 20 (20s, 20t, 20u) Fraud determination circuit 21
31-1 Medal selector (medal detection sensor)
50 Control means 51 Main board 51-1 Input circuit 51-2 Input
Claims (11)
ＯＮ信号又はＯＦＦ信号を入力し、前記ＯＮ信号に対する出力信号及び／又は前記ＯＦＦ信号に対する出力信号を電源電圧と０Ｖとの中間レベルに設定し、前記中間レベルを逸脱した出力信号を検出すると、異常が発生したことを示す不正検出信号を出力する
ことを特徴とする不正検出回路。 A fraud detection circuit that detects fraudulent acts occurring in a gaming machine,
If an ON signal or an OFF signal is input, an output signal for the ON signal and / or an output signal for the OFF signal is set to an intermediate level between a power supply voltage and 0 V, and an output signal that deviates from the intermediate level is detected, an error occurs. A fraud detection circuit that outputs a fraud detection signal indicating that an error has occurred.
この入力端子に直列接続された第一抵抗と、
前記入力端子に並列接続された第二抵抗と、
前記第一抵抗にさらに直列接続された第三抵抗と、
当該不正検出回路に加えられる電源電圧から前記第三抵抗の電圧降下分を差し引いた電圧を前記出力信号として出力する出力端子と、
前記出力信号が前記中間レベルを逸脱したことを検出する不正判定回路とを有した
ことを特徴とする請求項１記載の不正検出回路。 An input terminal for inputting the ON signal and / or the OFF signal;
A first resistor connected in series to this input terminal;
A second resistor connected in parallel to the input terminal;
A third resistor further connected in series to the first resistor;
An output terminal that outputs a voltage obtained by subtracting the voltage drop of the third resistor from the power supply voltage applied to the fraud detection circuit as the output signal;
The fraud detection circuit according to claim 1, further comprising: a fraud determination circuit that detects that the output signal has deviated from the intermediate level.
前記出力信号と閾値とを比較するコンパレータ回路と、
前記閾値を前記コンパレータ回路に与える分圧回路と、
前記コンパレータ回路から出力された判定信号にもとづいて前記不正検出信号を出力する不正検出信号出力手段とを有した
ことを特徴とする請求項２記載の不正検出回路。 The fraud determination circuit
A comparator circuit for comparing the output signal with a threshold;
A voltage dividing circuit for providing the threshold value to the comparator circuit;
The fraud detection circuit according to claim 2, further comprising fraud detection signal output means for outputting the fraud detection signal based on the determination signal output from the comparator circuit.
異なる出力信号について前記閾値との比較を行う複数の前記コンパレータ回路と、
前記出力信号単位で、前記コンパレータの出力側に接続される発光手段とを有した
ことを特徴とする請求項３記載の不正検出回路。 The fraud determination circuit
A plurality of the comparator circuits for comparing the threshold values for different output signals;
The fraud detection circuit according to claim 3, further comprising: a light emitting unit connected to an output side of the comparator in units of the output signal.
前記信号出力手段と前記信号入力回路との間に、前記所定の信号に関する不正行為を検出する不正検出回路を設け、
この不正検出回路が、前記請求項１〜４のいずれかに記載の不正検出回路からなる
ことを特徴とする遊技機。 A gaming machine comprising signal output means for outputting a predetermined signal and a signal input circuit for inputting the predetermined signal,
Between the signal output means and the signal input circuit, a fraud detection circuit for detecting fraudulent acts related to the predetermined signal is provided,
This fraud detection circuit consists of the fraud detection circuit in any one of the said Claims 1-4. The game machine characterized by the above-mentioned.
ことを特徴とする請求項５記載の遊技機。 The gaming machine according to claim 5, wherein the predetermined signal is a start signal output by operating a start lever of a slot machine.
ことを特徴とする請求項５記載の遊技機。 The gaming machine according to claim 5, wherein the predetermined signal includes a start winning detection signal output when a game medium wins at a start winning opening of a pachinko machine.
ことを特徴とする請求項５記載の遊技機。 6. The gaming machine according to claim 5, wherein the predetermined signal is a gaming medium payout signal output from a detection sensor by detecting a gaming medium paid out from the gaming medium payout machine.
ことを特徴とする請求項５記載の遊技機。 The gaming machine according to claim 5, wherein the predetermined signal is a medal detection signal output from a medal detection sensor upon detection of a medal inserted into a medal insertion slot.
前記不正検出回路が、請求項１〜４のいずれかに記載の不正検出回路からなる
ことを特徴とする遊技場システム。 A gaming system comprising a gaming machine having a fraud detection circuit for detecting the occurrence of fraud and a management device for receiving a fraud detection signal output from the fraud detection circuit,
The game system according to claim 1, wherein the fraud detection circuit includes the fraud detection circuit according to claim 1.
この通信路で発生する不正行為を検出する通信路不正検出回路とを有し、
この通信路不正検出回路は、
送信された前記不正検出信号を前記管理装置で受信したときの受信信号、又は、前記不正検出信号が送信されていないときの前記受信信号のうち一方又は双方を、電源電圧と０Ｖとの中間レベルに設定し、前記中間レベルを逸脱した受信信号を検出すると、前記通信路で不正行為が発生したことを示す不正検出信号を出力する
ことを特徴とする請求項１０記載の遊技場システム。 A communication path for transmitting the fraud detection signal from the gaming machine to the management device;
A communication path fraud detection circuit for detecting fraudulent acts occurring in this communication path,
This communication path fraud detection circuit
One or both of the received signal when the transmitted fraud detection signal is received by the management device or the received signal when the fraud detection signal is not transmitted is an intermediate level between the power supply voltage and 0V. The game room system according to claim 10, wherein a fraud detection signal indicating that fraud has occurred in the communication path is output when a reception signal that deviates from the intermediate level is detected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004298002A JP2006109943A (en) | 2004-10-12 | 2004-10-12 | Fraudulence detecting circuit, game machine, and game parlor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004298002A JP2006109943A (en) | 2004-10-12 | 2004-10-12 | Fraudulence detecting circuit, game machine, and game parlor system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006109943A true JP2006109943A (en) | 2006-04-27 |
Family
ID=36378953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004298002A Pending JP2006109943A (en) | 2004-10-12 | 2004-10-12 | Fraudulence detecting circuit, game machine, and game parlor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006109943A (en) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007330761A (en) * | 2006-05-15 | 2007-12-27 | Sanyo Product Co Ltd | Game machine |
| JP2008012040A (en) * | 2006-07-05 | 2008-01-24 | Kita Denshi Corp | Game machine |
| JP2008018031A (en) * | 2006-07-13 | 2008-01-31 | Olympia:Kk | Game machine |
| JP2008228883A (en) * | 2007-03-19 | 2008-10-02 | Samii Kk | Game machine and slot machine |
| JP2008246060A (en) * | 2007-03-30 | 2008-10-16 | Samii Kk | Token fraudulent putout error processing system, token fraudulent putout error processing method and game machine |
| JP2008264175A (en) * | 2007-04-19 | 2008-11-06 | Sankyo Co Ltd | Slot machine |
| JP2009060949A (en) * | 2007-09-04 | 2009-03-26 | Samii Kk | Game machine |
| JP2009060947A (en) * | 2007-09-04 | 2009-03-26 | Samii Kk | Game machine |
| JP2009060948A (en) * | 2007-09-04 | 2009-03-26 | Samii Kk | Game machine |
| JP2009082555A (en) * | 2007-10-01 | 2009-04-23 | Taiyo Elec Co Ltd | Reel type game machine |
| JP2009100957A (en) * | 2007-10-23 | 2009-05-14 | Olympia:Kk | Game machine, method for sensing fraudulent act in the same, and program |
| WO2009103136A2 (en) * | 2008-02-21 | 2009-08-27 | Redecard S/A | A method and equipment to indicate adulteration of a card reading terminal |
| JP2010017335A (en) * | 2008-07-10 | 2010-01-28 | Fujishoji Co Ltd | Game machine |
| JP2010063499A (en) * | 2008-09-08 | 2010-03-25 | Olympia:Kk | Game machine |
| JP2010069222A (en) * | 2008-09-22 | 2010-04-02 | Fujishoji Co Ltd | Game machine |
| JP2011030662A (en) * | 2009-07-30 | 2011-02-17 | Fujishoji Co Ltd | Game machine |
| JP2012061357A (en) * | 2006-05-15 | 2012-03-29 | Sanyo Product Co Ltd | Game machine |
| JP2012106086A (en) * | 2012-03-06 | 2012-06-07 | Sankyo Co Ltd | Slot machine |
| JP2013048941A (en) * | 2012-12-10 | 2013-03-14 | Sankyo Co Ltd | Slot machine |
| JP2013063168A (en) * | 2011-09-16 | 2013-04-11 | Fujishoji Co Ltd | Game machine |
| JP2014117404A (en) * | 2012-12-14 | 2014-06-30 | Yamasa Kk | Game machine |
-
2004
- 2004-10-12 JP JP2004298002A patent/JP2006109943A/en active Pending
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017119198A (en) * | 2006-05-15 | 2017-07-06 | 株式会社三洋物産 | Game machine |
| JP2012061357A (en) * | 2006-05-15 | 2012-03-29 | Sanyo Product Co Ltd | Game machine |
| JP2012148157A (en) * | 2006-05-15 | 2012-08-09 | Sanyo Product Co Ltd | Game machine |
| JP2014100533A (en) * | 2006-05-15 | 2014-06-05 | Sanyo Product Co Ltd | Game machine |
| JP2015213831A (en) * | 2006-05-15 | 2015-12-03 | 株式会社三洋物産 | Game machine |
| JP2007330761A (en) * | 2006-05-15 | 2007-12-27 | Sanyo Product Co Ltd | Game machine |
| JP2008012040A (en) * | 2006-07-05 | 2008-01-24 | Kita Denshi Corp | Game machine |
| JP2008018031A (en) * | 2006-07-13 | 2008-01-31 | Olympia:Kk | Game machine |
| JP2008228883A (en) * | 2007-03-19 | 2008-10-02 | Samii Kk | Game machine and slot machine |
| JP2008246060A (en) * | 2007-03-30 | 2008-10-16 | Samii Kk | Token fraudulent putout error processing system, token fraudulent putout error processing method and game machine |
| JP2008264175A (en) * | 2007-04-19 | 2008-11-06 | Sankyo Co Ltd | Slot machine |
| JP2009060948A (en) * | 2007-09-04 | 2009-03-26 | Samii Kk | Game machine |
| JP2009060947A (en) * | 2007-09-04 | 2009-03-26 | Samii Kk | Game machine |
| JP2009060949A (en) * | 2007-09-04 | 2009-03-26 | Samii Kk | Game machine |
| JP2009082555A (en) * | 2007-10-01 | 2009-04-23 | Taiyo Elec Co Ltd | Reel type game machine |
| JP2009100957A (en) * | 2007-10-23 | 2009-05-14 | Olympia:Kk | Game machine, method for sensing fraudulent act in the same, and program |
| WO2009103136A3 (en) * | 2008-02-21 | 2009-10-22 | Redecard S/A | A method and equipment to indicate adulteration of a card reading terminal |
| WO2009103136A2 (en) * | 2008-02-21 | 2009-08-27 | Redecard S/A | A method and equipment to indicate adulteration of a card reading terminal |
| JP2010017335A (en) * | 2008-07-10 | 2010-01-28 | Fujishoji Co Ltd | Game machine |
| JP2010063499A (en) * | 2008-09-08 | 2010-03-25 | Olympia:Kk | Game machine |
| JP2010069222A (en) * | 2008-09-22 | 2010-04-02 | Fujishoji Co Ltd | Game machine |
| JP2011030662A (en) * | 2009-07-30 | 2011-02-17 | Fujishoji Co Ltd | Game machine |
| JP2013063168A (en) * | 2011-09-16 | 2013-04-11 | Fujishoji Co Ltd | Game machine |
| JP2012106086A (en) * | 2012-03-06 | 2012-06-07 | Sankyo Co Ltd | Slot machine |
| JP2013048941A (en) * | 2012-12-10 | 2013-03-14 | Sankyo Co Ltd | Slot machine |
| JP2014117404A (en) * | 2012-12-14 | 2014-06-30 | Yamasa Kk | Game machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006109943A (en) | Fraudulence detecting circuit, game machine, and game parlor system | |
| JP4333834B2 (en) | Abnormal payout detection device for gaming machine | |
| JP2001246124A (en) | Game machine | |
| JP2002058850A (en) | Command control method for game machine and game machine having fraud preventing function | |
| JP7116305B2 (en) | game machine | |
| JP4413222B2 (en) | Pachinko machine, main board and program to be executed on main board | |
| JP2009005920A (en) | Game machine | |
| JP4318778B2 (en) | Prize ball dispenser for pachinko machines | |
| JP2006218200A (en) | Game machine | |
| JP2006174866A (en) | Game machine and information management device | |
| JP5244412B2 (en) | Slot machine | |
| JP2008220486A (en) | Pinball game machine | |
| JP2008099850A (en) | Pachinko game machine, performance board, and program for execution of performance board | |
| JP2000167213A (en) | Game machine | |
| JP2022092780A (en) | Game machine | |
| JP4997442B2 (en) | Game machine | |
| JP2006102302A (en) | Game managing system | |
| JP5303699B2 (en) | Game machine | |
| JP2007020807A (en) | Game control device | |
| JP5560420B1 (en) | Gaming machines and anti-fraud prevention programs for gaming machines | |
| JP2005131276A (en) | Game machine | |
| JP2009006203A (en) | Game machine | |
| JP2015167614A (en) | Game machine | |
| JP7258623B2 (en) | game machine | |
| JP2004215715A (en) | Inspection device |