JP2006109427A - Program downloading apparatus and method, and camera system - Google Patents

Program downloading apparatus and method, and camera system Download PDF

Info

Publication number
JP2006109427A
JP2006109427A JP2005259501A JP2005259501A JP2006109427A JP 2006109427 A JP2006109427 A JP 2006109427A JP 2005259501 A JP2005259501 A JP 2005259501A JP 2005259501 A JP2005259501 A JP 2005259501A JP 2006109427 A JP2006109427 A JP 2006109427A
Authority
JP
Japan
Prior art keywords
program
memory
cpu
signal
volatile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005259501A
Other languages
Japanese (ja)
Inventor
Waza Soga
技 曽我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Olympus Imaging Corp
Original Assignee
Olympus Corp
Olympus Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp, Olympus Imaging Corp filed Critical Olympus Corp
Priority to JP2005259501A priority Critical patent/JP2006109427A/en
Publication of JP2006109427A publication Critical patent/JP2006109427A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stored Programmes (AREA)
  • Studio Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a program downloading apparatus of a system wherein time and effort for rewriting a nonvolatile external memory are eliminated, and the number of wiring is reduced. <P>SOLUTION: The program downloading apparatus is constituted of an external device 10 having a flash memory with an operation program stored, and a camera system 20 which uses a predetermined program for which the operation program has been downloaded from the external device 10. Operation of a CPU 21 of the camera system 20 is stopped by a stop signal from the external device 10. Under shut down of operation of the CPU 21, the predetermined program is transmitted from the external device 10 to a volatile internal memory 25 of the camera system 20 and stored therein. According to completion of transmitting of the program, shut down of operation of the CPU 21 is canceled, direction wherein a memory by which the CPU 21 refers to an address is changed from a nonvolatile external memory 27 to the volatile internal memory 25 is transmitted from the external device 10, and the predetermined program stored in the volatile internal memory 25 is executed. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、プログラムダウンロード装置及び方法、並びにカメラシステムに関する。   The present invention relates to a program download apparatus and method, and a camera system.

例えばフラッシュメモリ等の不揮発性の外部メモリには、シーケンス制御や画像処理プログラム等のメインプログラムが内蔵されている。この場合、外部装置(またはマスタ装置)からCPUに対してリセットが掛かると、CPUは外部メモリからメインプログラムを読み出し、該メインプログラムを実行するようになっている。   For example, a non-volatile external memory such as a flash memory incorporates a main program such as sequence control and an image processing program. In this case, when the CPU is reset from the external device (or master device), the CPU reads the main program from the external memory and executes the main program.

例えば、日本国特許第2556268号は、マスタプロセッサと該マスタプロセッサにシステムバスを介して接続されたスレーブプロセッサとで構成された複数プロセッサにおいて、スレーブプロセッサをリセットにより停止状態にし、マスタプロセッサからシステムバスを介して、スレーブプロセッサ側の揮発性のローカルメモリに速やかにプログラムをダウンロードできるようにしたものである。
日本国特許第2556268号
For example, in Japanese Patent No. 2556268, in a plurality of processors composed of a master processor and a slave processor connected to the master processor via a system bus, the slave processor is stopped by a reset, and the master processor is connected to the system bus. The program can be quickly downloaded to the volatile local memory on the slave processor side.
Japanese Patent No. 2556268

しかしながら、上記した従来技術では、不揮発性の外部メモリがフラッシュメモリ等により構成されているので、書き換えに手間がかかるという問題がある。また、不揮発性の外部メモリを書き換える場合は、概して本数の多い外部バスを介してデータを送信する必要がある。   However, the above-described prior art has a problem in that rewriting takes time since the nonvolatile external memory is configured by a flash memory or the like. In addition, when rewriting a nonvolatile external memory, it is generally necessary to transmit data via a large number of external buses.

本発明は、このような課題に着目してなされたものであり、その目的とするところは、不揮発性の外部メモリを書き換えする手間をなくし、かつ、配線の本数を少なくしたシステムのプログラムダウンロード装置及び方法、並びにカメラシステムを提供することにある。   The present invention has been made paying attention to such a problem, and an object of the present invention is to download a program for a system that eliminates the trouble of rewriting a nonvolatile external memory and reduces the number of wires. And a method and a camera system.

上記の目的を達成するために、本発明の第1の態様は、動作プログラムが記憶されたフラッシュメモリを有する第1の装置と、該第1の装置から前記動作プログラムの一部または全てをダウンロードした所定のプログラムを使用する第2の装置とからなるシステムのプログラムダウンロード装置であって、前記第2の装置は、CPUと、揮発性の内蔵メモリと、前記CPUの制御プログラムが記憶された不揮発性の外部メモリと、前記CPUがリセット解除時にアドレスを参照するメモリを、前記第1の装置からの切替信号により前記不揮発性の外部メモリと前記揮発性の内蔵メモリとで切替える第1の切替部と、
を備え、前記第1の装置は、停止信号を送信して前記CPUの動作を停止させる停止指示部と、前記CPUの動作停止中に、前記所定のプログラムを前記揮発性の内蔵メモリに送信して記憶させる転送記憶部と、前記プログラムの送信完了に伴い、停止解除信号を送信して前記CPUの動作停止を解除する停止解除部と、前記CPUがリセット解除時にアドレスを参照するメモリを前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切替えるよう指示する前記切替信号を送信する切替指示部と、前記CPUのリセット解除信号を送信して前記揮発性の内蔵メモリに記憶された前記所定のプログラムを実行させる実行指示部と、を具備する。
To achieve the above object, according to a first aspect of the present invention, there is provided a first device having a flash memory in which an operation program is stored, and a part or all of the operation program downloaded from the first device. A program download device for a system comprising a second device that uses the predetermined program, wherein the second device is a CPU, a volatile built-in memory, and a nonvolatile memory storing a control program for the CPU A first switching unit that switches between the nonvolatile external memory and the volatile built-in memory in response to a switching signal from the first device, a memory that references an address when the CPU releases a reset When,
The first device transmits a stop signal to stop the operation of the CPU, and transmits the predetermined program to the volatile built-in memory while the CPU stops operating. A non-volatile storage unit that stores a transfer storage unit that stores the program, a stop cancellation unit that transmits a stop cancellation signal to cancel operation stop of the CPU upon completion of transmission of the program, and a memory that refers to an address when the CPU cancels reset A switching instruction unit for transmitting the switching signal for instructing switching from the external external memory to the volatile built-in memory, and the predetermined signal stored in the volatile built-in memory by transmitting a reset release signal of the CPU An execution instruction unit for executing the program.

また、本発明の第2の態様は、少なくともCPUと、該CPUの動作プログラムが記憶されたフラッシュメモリと、シリアルI/Fとを有する第1の装置と、該第1の装置から前記シリアルI/Fを介して前記動作プログラムの一部または全てをダウンロードした所定のプログラムを使用する第2の装置とからなるカメラシステムのプログラムダウンロード装置であって、前記第2の装置は、CPUと、揮発性の内蔵メモリと、前記CPUの動作プログラムが記憶された不揮発性の外部メモリと、前記CPUがリセット解除時にアドレスを参照するメモリを、前記第1の装置からの切替信号により前記不揮発性の外部メモリと前記揮発性の内蔵メモリとで切替える第1の切替部と、を備え、前記第1の装置は、停止信号を送信して前記CPUの動作を停止させる停止指示部と、前記CPUの動作停止中に、前記所定のプログラムを前記揮発性の内蔵メモリに送信して記憶させる転送記憶部と、前記プログラムの送信完了に伴い、停止解除信号を送信して前記CPUの動作停止を解除する停止解除部と、前記CPUがリセット解除時にアドレスを参照するメモリを前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切り替えるよう指示する前記切替信号を送信する切替指示部と、前記CPUのリセット解除信号を送信して前記揮発性の内蔵メモリ内に記憶された前記所定のプログラムを実行させる実行指示部と、を具備する。   According to a second aspect of the present invention, there is provided a first device having at least a CPU, a flash memory storing an operation program for the CPU, and a serial I / F, and the serial I from the first device. / F is a program download device for a camera system comprising a second device that uses a predetermined program that downloads a part or all of the operation program via / F, and the second device is a CPU, Internal memory, a nonvolatile external memory in which the operation program of the CPU is stored, and a memory in which the CPU refers to an address when reset is released, by the switching signal from the first device. A first switching unit that switches between a memory and the volatile built-in memory, and the first device transmits a stop signal to the CPU A stop instruction unit for stopping the operation, a transfer storage unit for transmitting and storing the predetermined program to the volatile built-in memory while the operation of the CPU is stopped, and a stop cancellation signal upon completion of transmission of the program A stop canceling unit for canceling the operation stop of the CPU, and the switching signal for instructing the CPU to switch the memory that refers to the address from the nonvolatile external memory to the volatile built-in memory when the reset is released And an execution instruction unit that transmits a reset release signal of the CPU and executes the predetermined program stored in the volatile built-in memory.

また、本発明の第3の態様は、第1または第2の態様において、前記揮発性の内蔵メモリは内蔵RAMであり、前記不揮発性の外部メモリはフラッシュメモリである。   According to a third aspect of the present invention, in the first or second aspect, the volatile built-in memory is a built-in RAM, and the nonvolatile external memory is a flash memory.

また、本発明の第4の態様は、第1〜第3のいずれか1つの態様において、前記第2の装置は、前記第1の装置から前記所定のプログラムを受信し、前記揮発性の内蔵メモリに送信する第1のシリアルI/Fをさらに有する。   According to a fourth aspect of the present invention, in any one of the first to third aspects, the second device receives the predetermined program from the first device, and the volatile built-in device. It further has a first serial I / F that transmits to the memory.

また、本発明の第5の態様は、第1〜第4のいずれか1つの態様において、前記第2の装置は、前記CPUと通信し、前記所定のプログラムの実行終了信号及び動作OK/NG信号を前記第1の装置に送信する第2のシリアルI/Fと、前記CPUの動作停止中に前記第1の装置からリセット信号が入力されたときに、前記第2のシリアルI/Fを前記第1の装置とのシリアル通信が可能なように切替える第2の切替部と、をさらに有する。   According to a fifth aspect of the present invention, in any one of the first to fourth aspects, the second device communicates with the CPU to execute an execution end signal and an operation OK / NG of the predetermined program. A second serial I / F that transmits a signal to the first device, and the second serial I / F when a reset signal is input from the first device while the operation of the CPU is stopped. A second switching unit configured to perform switching so that serial communication with the first device is possible;

また、本発明の第6の態様は、第5の態様において、前記第2のシリアルI/Fは、前記第1の装置が、前記第2の装置に対して所定の処理を行わせるための指示を送信するのに用いられる。   According to a sixth aspect of the present invention, in the fifth aspect, the second serial I / F causes the first device to perform a predetermined process on the second device. Used to send instructions.

また、本発明の第7の態様は、第5または第6の態様において、前記CPU、前記揮発性の内蔵メモリ、前記第1の切替部、前記第1のシリアルI/F及び前記第2のシリアルI/F、前記第2の切替部は、同一半導体基板上に形成されている。   According to a seventh aspect of the present invention, in the fifth or sixth aspect, the CPU, the volatile built-in memory, the first switching unit, the first serial I / F, and the second The serial I / F and the second switching unit are formed on the same semiconductor substrate.

また、本発明の第8の態様は、第1〜第7のいずれか1つの態様において、前記第2の装置は、カメラシステムであり、前記第1の装置は、前記カメラシステムとは別体の外部装置であり、前記動作プログラム及び前記所定のプログラムは、カメラシステムのメンテナンスプログラムである。   According to an eighth aspect of the present invention, in any one of the first to seventh aspects, the second device is a camera system, and the first device is separate from the camera system. The operation program and the predetermined program are camera system maintenance programs.

また、本発明の第9の態様は、第2〜第7のいずれか1つの態様において、前記第1の装置は、カメラシステムのマスタ部であり、前記第2の装置は、前記カメラシステムのスレーブ部であり、前記動作プログラムは、カメラシステムの制御プログラム及び画像処理プログラムを含むメインプログラムであり、前記所定のプログラムは、カメラシステムの画像処理プログラムである。   According to a ninth aspect of the present invention, in any one of the second to seventh aspects, the first device is a master unit of a camera system, and the second device is the camera system. It is a slave unit, and the operation program is a main program including a camera system control program and an image processing program, and the predetermined program is a camera system image processing program.

また、本発明の第10の態様は、第8の態様において、前記外部装置は、前記カメラシステムからメンテナンスプログラム実行終了を示す信号及び動作OK/NGを示す信号を受信し、前記信号の状態をそれぞれ告知する告知部をさらに有する。   According to a tenth aspect of the present invention, in the eighth aspect, the external device receives a signal indicating completion of maintenance program execution and a signal indicating operation OK / NG from the camera system, and determines the state of the signal. It further has a notification section for notifying each.

また、本発明の第11の態様は、第8の態様において、前記第2の装置は、メンテナンスプログラム実行終了及び動作OK/NGに関する情報を告知する告知部をさらに有する。   According to an eleventh aspect of the present invention, in the eighth aspect, the second device further includes a notification unit for notifying information related to completion of execution of the maintenance program and operation OK / NG.

また、本発明の第12の態様は、第9の態様において、前記マスタ部は、前記スレーブ部から画像処理プログラム実行終了を示す信号及び動作OK/NGを示す信号を受信し、前記信号の状態を告知する告知部をさらに有する。   According to a twelfth aspect of the present invention, in the ninth aspect, the master unit receives a signal indicating completion of execution of the image processing program and a signal indicating operation OK / NG from the slave unit, and the state of the signal It further has a notification part for notifying.

また、本発明の第13の態様は、第9の態様において、前記スレーブ部は、画像処理プログラム実行終了及び動作OK/NGに関する情報を告知する告知部をさらに有する。   According to a thirteenth aspect of the present invention, in the ninth aspect, the slave unit further includes a notifying unit for notifying information on the completion of the image processing program execution and the operation OK / NG.

また、本発明の第14の態様は、動作プログラムが記憶されたフラッシュメモリを有する第1の装置と、CPUと、揮発性の内蔵メモリと、前記CPUの制御プログラムが記憶された不揮発性の外部メモリと、リセット解除時にアドレスを参照するメモリを、前記第1の装置からの切替信号により前記不揮発性の外部メモリと前記揮発性の内蔵メモリとで切替える第1の切替部とを備え、前記第1の装置から前記動作プログラムの一部または全てをダウンロードした所定のプログラムを使用する第2の装置とからなるシステムのプログラムダウンロード方法であって、前記第1の装置からの停止信号により前記CPUの動作を停止させることと、前記CPUの動作停止中に、前記第1の装置から前記所定のプログラムを前記揮発性の内蔵メモリに送信して記憶させることと、前記プログラムの送信完了に伴い、停止解除信号を送信して前記CPUの動作停止を解除することと、前記第1の装置からの切替信号により前記CPUがアドレスを参照するメモリを前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切替えることと、前記第1の装置からのリセット解除信号により、前記揮発性の内蔵メモリに記憶された前記所定のプログラムを実行させることと、を具備する。   According to a fourteenth aspect of the present invention, there is provided a first device having a flash memory in which an operation program is stored, a CPU, a volatile built-in memory, and a nonvolatile external device in which a control program for the CPU is stored. A first switching unit that switches between the nonvolatile external memory and the volatile built-in memory in response to a switching signal from the first device; A program download method for a system comprising a second device using a predetermined program in which a part or all of the operation program has been downloaded from one device, wherein the CPU is activated by a stop signal from the first device. When the operation is stopped and the CPU is stopped, the predetermined program is transferred from the first device to the volatile built-in memory. The CPU sends the stop release signal to release the operation stop of the CPU upon completion of the transmission of the program, and the CPU receives the address by the switching signal from the first device. Switching the memory to be referenced from the nonvolatile external memory to the volatile built-in memory, and executing the predetermined program stored in the volatile built-in memory in response to a reset release signal from the first device And comprising.

また、本発明の第15の態様は、少なくともCPUと、該CPUの動作プログラムが記憶されたフラッシュメモリと、シリアルI/Fとを有する第1の装置と、CPUと、揮発性の内蔵メモリと、前記CPUの動作プログラムが記憶された不揮発性の外部メモリと、リセット解除時にアドレスを参照するメモリを、前記第1の装置からの切替信号により前記不揮発性の外部メモリと前記揮発性の内蔵メモリとで切替える第1の切替部とを備え、前記第1の装置から前記シリアルI/Fを介して前記動作プログラムの一部または全てをダウンロードした所定のプログラムを使用する第2の装置とからなるカメラシステムのプログラムダウンロード方法であって、前記第1の装置からの停止信号により前記CPUの動作を停止させることと、前記CPUの動作停止中に、前記第1の装置から前記所定のプログラムを前記揮発性の内蔵メモリに送信して記憶させることと、前記プログラムの送信完了に伴い、停止解除信号を送信して前記CPUの動作停止を解除することと、前記切替信号により、前記CPUがアドレスを参照するメモリを前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切替えることと、前記第1の装置からのリセット解除信号により、前記揮発性の内蔵メモリに記憶された前記所定のプログラムを実行させることと、を具備する。   According to a fifteenth aspect of the present invention, there is provided a first device having at least a CPU, a flash memory storing an operation program for the CPU, and a serial I / F, a CPU, a volatile built-in memory, A nonvolatile external memory in which an operation program of the CPU is stored; a memory for referring to an address when reset is released; and the nonvolatile external memory and the volatile built-in memory by a switching signal from the first device And a second device that uses a predetermined program that downloads part or all of the operation program from the first device via the serial I / F. A method for downloading a program of a camera system, comprising: stopping an operation of the CPU by a stop signal from the first device; When the operation of the PU is stopped, the predetermined program is transmitted from the first device to the volatile built-in memory and stored, and upon completion of the transmission of the program, a stop cancellation signal is transmitted to the CPU. Canceling the operation stop, switching the memory to which the CPU refers to the address from the nonvolatile external memory to the volatile built-in memory by the switching signal, and releasing the reset from the first device And executing the predetermined program stored in the volatile built-in memory by a signal.

また、本発明の第16の態様は、動作プログラムが記憶されたフラッシュメモリを有する第1の装置と、該第1の装置から前記動作プログラムの一部または全てをダウンロードした所定のプログラムを使用する第2の装置とからなるカメラシステムであって、前記第2の装置は、CPUと、揮発性の内蔵メモリと、前記CPUの制御プログラムが記憶された不揮発性の外部メモリと、前記CPUがリセット解除時にアドレスを参照するメモリを、前記第1の装置からの切替信号により前記不揮発性の外部メモリと前記揮発性の内蔵メモリとで切替える第1の切替部と、を備え、前記第1の装置は、停止信号を送信して前記CPUの動作を停止させる停止指示部と、前記CPUの動作停止中に、前記所定のプログラムを前記揮発性の内蔵メモリに送信して記憶させる転送記憶部と、前記プログラムの送信完了に伴い、停止解除信号を送信して前記CPUの動作停止を解除する停止解除部と、前記CPUがリセット解除時にアドレスを参照するメモリを前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切替えるよう指示する前記切替信号を送信する切替指示部と、前記CPUのリセット解除信号を送信して前記揮発性の内蔵メモリに記憶された前記所定のプログラムを実行させる実行指示部と、を具備する。   The sixteenth aspect of the present invention uses a first device having a flash memory in which an operation program is stored, and a predetermined program downloaded from a part or all of the operation program from the first device. A camera system comprising a second device, wherein the second device comprises a CPU, a volatile built-in memory, a non-volatile external memory storing a control program for the CPU, and the CPU resetting A first switching unit configured to switch a memory that refers to an address at the time of cancellation between the nonvolatile external memory and the volatile built-in memory by a switching signal from the first device; Transmits a stop signal to stop the operation of the CPU, and the predetermined program is stored in the volatile built-in memory while the operation of the CPU is stopped. A transfer storage unit for transmitting and storing, a stop cancellation unit for transmitting a stop cancellation signal to cancel operation stop of the CPU upon completion of transmission of the program, and a memory for referring to an address when the CPU cancels reset A switching instruction unit for transmitting the switching signal for instructing switching from the nonvolatile external memory to the volatile built-in memory, and the reset release signal of the CPU transmitted to be stored in the volatile built-in memory An execution instruction unit for executing a predetermined program.

また、本発明の第17の態様は、少なくともCPUと、該CPUの動作プログラムが記憶されたフラッシュメモリと、シリアルI/Fとを有する第1の装置と、該第1の装置から前記シリアルI/Fを介して前記動作プログラムの一部または全てをダウンロードした所定のプログラムを使用する第2の装置とからなるカメラシステムであって、前記第2の装置は、CPUと、揮発性の内蔵メモリと、前記CPUの動作プログラムが記憶された不揮発性の外部メモリと、前記CPUがリセット解除時にアドレスを参照するメモリを、前記第1の装置からの切替信号により前記不揮発性の外部メモリと前記揮発性の内蔵メモリとで切替える第1の切替部と、を備え、前記第1の装置は、停止信号を送信して前記CPUの動作を停止させる停止指示部と、前記CPUの動作停止中に、所定のプログラムを前記揮発性の内蔵メモリに送信して記憶させる転送記憶部と、前記プログラムの送信完了に伴い、停止解除信号を送信して前記CPUの動作停止を解除する停止解除部と、前記CPUがリセット解除時にアドレスを参照するメモリを前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切り替えるよう指示する前記切替信号を送信する切替指示部と、前記CPUのリセット解除信号を送信して前記揮発性の内蔵メモリ内に記憶された前記所定のプログラムを実行させる実行指示部と、を具備する。   According to a seventeenth aspect of the present invention, there is provided a first device having at least a CPU, a flash memory storing an operation program for the CPU, and a serial I / F; / F is a camera system comprising a second device that uses a predetermined program downloaded part or all of the operation program via / F, the second device comprising a CPU and a volatile built-in memory A non-volatile external memory in which the CPU operation program is stored, and a memory to which the CPU refers to an address when reset is released, and the non-volatile external memory and the volatile memory by a switching signal from the first device. A first switching unit for switching between the internal memory and the first device, wherein the first device transmits a stop signal to stop the operation of the CPU And a transfer storage unit that transmits and stores a predetermined program to the volatile built-in memory while the operation of the CPU is stopped, and transmits a stop cancellation signal upon completion of the transmission of the program to operate the CPU. A stop cancellation unit for canceling the stop, a switching instruction unit for transmitting the switching signal for instructing the CPU to switch the memory that refers to an address when the reset is released from the nonvolatile external memory to the volatile internal memory, and An execution instruction unit that transmits a reset release signal of the CPU and executes the predetermined program stored in the volatile built-in memory.

本発明によれば、ダウンロードして内蔵メモリに記憶したプログラムを起動するようにしたので、不揮発性の外部メモリを書き換えする必要がない、という効果を奏する。   According to the present invention, since the program downloaded and stored in the built-in memory is activated, there is an effect that it is not necessary to rewrite the nonvolatile external memory.

また、シリアルI/Fを使用してプログラムのダウンロードを行うので、配線の本数が少なくなる、という効果を奏する。   Further, since the program is downloaded using the serial I / F, there is an effect that the number of wirings is reduced.

以下、図面を参照して本発明の実施形態を詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

(第1実施形態)
図1は、本発明の第1実施形態に係るプログラムダウンロード方法が適用されるシステムの概略構成を示す図である。このシステムは、第1の装置としての外部装置10と、該外部装置10に接続される第2の装置としてのカメラシステム20とから構成される。外部装置10は、動作プログラムが記憶されたフラッシュメモリ11を有する。
(First embodiment)
FIG. 1 is a diagram showing a schematic configuration of a system to which a program download method according to the first embodiment of the present invention is applied. This system includes an external device 10 as a first device and a camera system 20 as a second device connected to the external device 10. The external device 10 has a flash memory 11 in which an operation program is stored.

カメラシステム20は、外部装置10から動作プログラムの一部または全てからなる所定のプログラムをダウンロードして使用するものであり、第1の構成として、CPU21と、所定のプログラムが記憶された揮発性の内蔵メモリ25と、CPU21の制御プログラムが記憶された不揮発性の外部メモリ27と、リセット解除時にアドレスを参照するメモリを、外部装置10からの切替信号(SEL信号)により、外部メモリ27と、内蔵メモリ25とで切替える第1の切替部26とを備える。さらに、表示装置としてのLCD28を備えてもよい。上記した内蔵メモリ25は例えば内蔵RAMで実現される。また、外部メモリ27は例えばフラッシュメモリで実現される。また、一形態として、外部装置10は、カメラシステム20とは別体であり、前記動作プログラム及び所定のプログラムはカメラシステムのメンテナンスプログラムである。   The camera system 20 downloads and uses a predetermined program consisting of a part or all of the operation program from the external device 10. As a first configuration, the camera system 20 has a CPU 21 and a volatile memory storing the predetermined program. A built-in memory 25, a non-volatile external memory 27 in which a control program for the CPU 21 is stored, and a memory that refers to an address at the time of reset release, an external memory 27 and a built-in memory by a switching signal (SEL signal) from the external device A first switching unit 26 that switches between the memory 25 and the memory 25 is provided. Furthermore, you may provide LCD28 as a display apparatus. The above-described built-in memory 25 is realized by a built-in RAM, for example. The external memory 27 is realized by a flash memory, for example. Further, as one form, the external device 10 is separate from the camera system 20, and the operation program and the predetermined program are camera system maintenance programs.

上記した構成において、外部装置10からの停止信号(HALT信号)がCPU21に送られることによりCPU21の動作は停止する。CPU21の動作停止中に、外部装置10から所定のプログラムを内蔵メモリ25に送信して記憶させる。プログラム送信完了に伴い、CPU21の動作停止を解除する。そして、CPU21は、外部装置10からの切替信号(SEL信号)を受信したときに、リセット解除時にアドレスを参照するメモリを外部メモリ27から内蔵メモリ25に切替える。さらにCPU21は、外部装置10からのリセット信号(RESET信号)を受信し、リセットが解除されたときに、内蔵メモリ25内に記憶された前記所定のプログラムを実行する。   In the configuration described above, the operation of the CPU 21 stops when a stop signal (HALT signal) from the external device 10 is sent to the CPU 21. While the operation of the CPU 21 is stopped, a predetermined program is transmitted from the external device 10 to the internal memory 25 to be stored. When the program transmission is completed, the operation stop of the CPU 21 is cancelled. When the CPU 21 receives the switching signal (SEL signal) from the external device 10, the CPU 21 switches the memory that refers to the address from the external memory 27 to the built-in memory 25 when the reset is released. Further, the CPU 21 receives a reset signal (RESET signal) from the external device 10 and executes the predetermined program stored in the built-in memory 25 when the reset is released.

また、カメラシステム20は、第2の構成として、上記した第1の構成に加えて、外部装置10からの所定のプログラムを受信し、内蔵メモリ25に送信するための第1のシリアルI/F24をさらに有する。   In addition to the first configuration described above, the camera system 20 has a first serial I / F 24 for receiving a predetermined program from the external device 10 and transmitting it to the built-in memory 25 as a second configuration. It has further.

さらに、カメラシステム20は、第3の構成として、上記した第1及び第2の構成に加えて、CPU21と通信し、所定のプログラムの実行終了信号及び動作OK/NG信号を外部装置10に送信するための第2のシリアルI/F23と、CPU21の動作停止中に外部装置10からリセット信号(RESET信号(反転)=‘L’レベル)が入力されると、第2のシリアルI/F23を、外部装置10とのシリアル通信が可能なように切替えるための第2の切替部22とをさらに有する。ここで、本実施形態では、CPU21、内蔵メモリ25、第1の切替部26、第1のシリアルI/F24、第2のシリアルI/F23、第2の切替部22は、同一の半導体基板上に設けられている。   Further, as a third configuration, the camera system 20 communicates with the CPU 21 in addition to the first and second configurations described above, and transmits a predetermined program execution end signal and an operation OK / NG signal to the external device 10. If the reset signal (RESET signal (inverted) = 'L' level) is input from the external device 10 while the operation of the CPU 21 is stopped, the second serial I / F 23 is And a second switching unit 22 for switching so that serial communication with the external device 10 is possible. Here, in this embodiment, the CPU 21, the built-in memory 25, the first switching unit 26, the first serial I / F 24, the second serial I / F 23, and the second switching unit 22 are on the same semiconductor substrate. Is provided.

図2は、カメラシステム20の外部メモリ27から制御プログラムをCPU21に読み込むときのようすを示しており(点線の矢印50参照)、図3は、図2の処理に対応するタイミングチャートである。外部メモリ27が選択された状態(SEL信号(反転)=‘H’レベル)において、*10のタイミングでリセットが解除されると、CPU21は*11のタイミングでCS0(反転)とCSa(反転)とを‘L’レベルにすることで外部メモリ27から制御プログラムを読み出す。   FIG. 2 shows how the control program is read into the CPU 21 from the external memory 27 of the camera system 20 (see the dotted arrow 50), and FIG. 3 is a timing chart corresponding to the processing of FIG. In a state where the external memory 27 is selected (SEL signal (inverted) = 'H' level), when reset is released at the timing of * 10, the CPU 21 receives CS0 (inverted) and CSa (inverted) at the timing of * 11. Are set to the “L” level to read the control program from the external memory 27.

図4は、外部装置10内のフラッシュメモリ11から第1のシリアルI/F24を介して動作プログラム(ここではメンテナンスプログラム)を内蔵メモリ25に読み込むときの様子を示している。図5は、図4に対応するタイミングチャートである。ここでは、外部装置10からカメラシステム20のCPU21に停止信号(HALT信号(反転)=‘L’レベル)が入力されてCPU21が停止され、かつ、内蔵メモリ25が選択された状態(SEL信号(反転)=‘L’レベル)を示している。まず、*1のタイミングでリセットが解除されると、外部装置10のフラッシュメモリ11から動作プログラムが読み出されてカメラシステム20の第1のシリアルI/F24を介して内蔵メモリ25に転送される。*2はこのときの転送期間を示している。この期間にすべての動作プログラムが転送された後、*3で示すタイミングで停止信号(HALT信号(反転)=‘H’レベル)が入力され停止信号(HALT信号)が解除されてCPU21の動作が再開される。   FIG. 4 shows a state in which an operation program (here, a maintenance program) is read into the built-in memory 25 from the flash memory 11 in the external device 10 via the first serial I / F 24. FIG. 5 is a timing chart corresponding to FIG. Here, a stop signal (HALT signal (inverted) = 'L' level) is input from the external device 10 to the CPU 21 of the camera system 20, the CPU 21 is stopped, and the built-in memory 25 is selected (SEL signal ( Inversion) = 'L' level). First, when the reset is released at the timing of * 1, the operation program is read from the flash memory 11 of the external device 10 and transferred to the built-in memory 25 via the first serial I / F 24 of the camera system 20. . * 2 indicates the transfer period at this time. After all the operation programs are transferred during this period, the stop signal (HALT signal (inverted) = 'H' level) is input at the timing indicated by * 3, the stop signal (HALT signal) is released, and the CPU 21 operates. Resumed.

次に、*4のタイミングで、CS0(反転)とCSb(反転)が‘L’レベルになると、CPU21は内蔵メモリ25から動作プログラムを読み出してメンテナンスを実行する。   Next, when CS0 (inversion) and CSb (inversion) become 'L' level at the timing of * 4, the CPU 21 reads the operation program from the built-in memory 25 and executes maintenance.

メンテナンスが終了すると、カメラシステム20のCPU21は、第2のシリアルI/F23を介して、メンテナンス終了通知、及びメンテナンスOK/NGを外部装置10に送信する。図6の*5で示される点線はこのときの信号の流れを示している。外部装置10では、図示しない表示装置(例えばLCD等)にこれらの情報を表示する。あるいは、音声にてユーザに告知する。同様にして、CPU21は、メンテナンス終了及びメンテナンスOK/NGに関する情報をLCD28に表示する。あるいは、音声にてユーザに告知する。   When the maintenance is completed, the CPU 21 of the camera system 20 transmits a maintenance completion notification and maintenance OK / NG to the external device 10 via the second serial I / F 23. A dotted line indicated by * 5 in FIG. 6 indicates a signal flow at this time. The external device 10 displays these pieces of information on a display device (not shown) such as an LCD. Alternatively, the user is notified by voice. Similarly, the CPU 21 displays information related to the end of maintenance and maintenance OK / NG on the LCD 28. Alternatively, the user is notified by voice.

図7は、動作プログラムを内蔵メモリから起動するときの手順を外部装置10とカメラシステム20間の信号の授受に従って説明するフローチャートである。外部装置10とカメラシステム20とが接続されている状態において、外部装置10がRESET信号(反転)を‘L’レベルに設定すると(ステップS1)、カメラシステム20は、ハードウェアの初期化を開始する(ステップS2)。次に、外部装置10がHALT信号(反転)を‘L’レベルに設定すると(ステップS3)、カメラシステム20は、CPU21を停止する(ステップS4)。次に、外部装置10がSEL信号(反転)を‘L’レベルに設定すると(ステップS5)、カメラシステム20は、第1のシリアルI/F24に設定する(ステップS6)。次に、外部装置10がRESET信号(反転)を‘H’レベルに設定すると(ステップS7)、カメラシステム20は、ハードウェアの初期化を解除する(ステップS8、図5の*1)。   FIG. 7 is a flowchart for explaining the procedure for starting the operation program from the built-in memory according to the exchange of signals between the external device 10 and the camera system 20. In a state where the external device 10 and the camera system 20 are connected, when the external device 10 sets the RESET signal (inverted) to the “L” level (step S1), the camera system 20 starts hardware initialization. (Step S2). Next, when the external device 10 sets the HALT signal (inverted) to the 'L' level (step S3), the camera system 20 stops the CPU 21 (step S4). Next, when the external device 10 sets the SEL signal (inverted) to the 'L' level (step S5), the camera system 20 sets the first serial I / F 24 (step S6). Next, when the external device 10 sets the RESET signal (inverted) to the 'H' level (step S7), the camera system 20 cancels the hardware initialization (step S8, * 1 in FIG. 5).

この状態で外部装置10は、動作プログラム(メンテナンスプログラム)を内蔵メモリ25にシリアル転送すると(ステップS9)、カメラシステム20は、転送されてきた動作プログラムを内蔵メモリ25に書き込む(ステップS10、図5の*2)。次に、外部装置10がHALT信号(反転)を‘H’レベルに設定すると(ステップS11)、HALT信号が解除され、カメラシステム20のCPU21が動作を開始する(ステップS12、図5の*3)。これにより内蔵メモリ25の動作プログラムが起動されてメンテナンス処理が開始される(ステップS13、図5の*4)。   In this state, the external device 10 serially transfers the operation program (maintenance program) to the built-in memory 25 (step S9), and the camera system 20 writes the transferred operation program to the built-in memory 25 (step S10, FIG. 5). * 2). Next, when the external device 10 sets the HALT signal (inverted) to the “H” level (step S11), the HALT signal is canceled and the CPU 21 of the camera system 20 starts operating (step S12, * 3 in FIG. 5). ). As a result, the operation program of the built-in memory 25 is activated and the maintenance process is started (step S13, * 4 in FIG. 5).

次に、CPU21は、第2の切替部22を制御して第2のシリアルI/F23に設定する(ステップS14)。次に、CPU21は動作プログラムによるメンテナンス処理を終了する(ステップS15)。次に、CPU21は、プログラム実行終了信号と動作OK/NG信号を外部装置10にシリアル転送して(ステップS16)、処理を終了する。外部装置10は、プログラム実行終了信号と動作OK/NG信号を第2のシリアルI/F23を介して受信して図示しない表示装置(例えばLCD等)にこれらの情報を表示する(ステップS17、図6の*5)。同様にして、CPU21は、これらの情報をLCD28に表示する。あるいは音声にてユーザに告知する。   Next, the CPU 21 controls the second switching unit 22 to set the second serial I / F 23 (step S14). Next, the CPU 21 ends the maintenance process by the operation program (step S15). Next, the CPU 21 serially transfers a program execution end signal and an operation OK / NG signal to the external device 10 (step S16), and ends the process. The external device 10 receives the program execution end signal and the operation OK / NG signal via the second serial I / F 23 and displays these information on a display device (such as an LCD) (not shown) (step S17, FIG. 6 * 5). Similarly, the CPU 21 displays these information on the LCD 28. Alternatively, the user is notified by voice.

図8は、SEL信号のレベルに応じて外部メモリ27あるいは内蔵メモリ25が選択される様子を示している。すなわち、外部メモリ27からのプログラム起動時には、SEL信号(反転)=‘H’レベル、かつ、CS0(反転)=‘L’レベル、CSa=‘L’レベルとなり、外部メモリ27が選択される。一方、内蔵メモリ25からのプログラム起動時には、SEL信号(反転)=‘L’レベル、かつ、CS0(反転)=‘L’レベル、CSb=‘L’レベルとなり、内蔵メモリ25が選択される。   FIG. 8 shows how the external memory 27 or the built-in memory 25 is selected according to the level of the SEL signal. That is, when the program is started from the external memory 27, the SEL signal (inverted) = 'H' level, CS0 (inverted) = 'L' level, and CSa = 'L' level are selected, and the external memory 27 is selected. On the other hand, when the program is started from the built-in memory 25, the SEL signal (inverted) = 'L' level, CS0 (inverted) = 'L' level, and CSb = 'L' level are selected, and the built-in memory 25 is selected.

上記した第1実施形態によれば、内蔵メモリ25に記憶したプログラムにより、メンテナンス処理を行うので、不揮発性の外部メモリ27を書き換えする必要がない、という効果を奏する。   According to the first embodiment described above, since the maintenance process is performed by the program stored in the built-in memory 25, there is an effect that it is not necessary to rewrite the nonvolatile external memory 27.

また、通常、不揮発性の外部メモリ27を書き換える場合は、本数の多い外部バスを介してデータを送信する必要があるが、本実施形態では、第1のシリアルI/F24を使用するので、配線の本数が少なくなる。   Normally, when the nonvolatile external memory 27 is rewritten, it is necessary to transmit data via a large number of external buses. However, in this embodiment, the first serial I / F 24 is used. The number of

(第2実施形態)
図9は、本発明の第2実施形態に係るプログラムダウンロード方法が適用されるカメラシステムの概略構成を示す図である。このカメラシステムは、第1の装置としてのマスタ装置110と、該マスタ装置110に接続される第2の装置としてのスレーブ装置120とから構成される。マスタ装置110は、少なくともCPU112と、該CPU112の動作プログラムが記憶されたフラッシュメモリ111と、シリアルI/F113を有する。
(Second Embodiment)
FIG. 9 is a diagram showing a schematic configuration of a camera system to which the program download method according to the second embodiment of the present invention is applied. This camera system includes a master device 110 as a first device and a slave device 120 as a second device connected to the master device 110. The master device 110 includes at least a CPU 112, a flash memory 111 in which an operation program for the CPU 112 is stored, and a serial I / F 113.

スレーブ装置120は、マスタ装置110からシリアルI/F113を介して動作プログラムの一部または全てからなる所定のプログラムをダウンロードして使用するものであり、第1の構成として、CPU121と、揮発性の内蔵メモリ125と、CPU121の動作プログラムが記憶された不揮発性の外部メモリ127と、リセット解除時にアドレスを参照するメモリを、マスタ装置110からの切替信号(SEL信号)により外部メモリ127と内蔵メモリ125とで切替える第1の切替部126とを備える。さらに、表示装置としてのLCD128を備えていてもよい。上記した内蔵メモリ125は例えば内蔵RAMで実現される。また、外部メモリ127は例えばフラッシュメモリで実現される。また、一形態として、マスタ装置110は、スレーブ装置120とは別体であり、前記動作プログラムは、カメラシステムの制御プログラム及び画像処理プログラムを含むメインプログラムであり、前記所定のプログラムは、カメラシステムの画像処理プログラムである。 The slave device 120 downloads and uses a predetermined program consisting of a part or all of the operation program from the master device 110 via the serial I / F 113. As a first configuration, the slave device 120 includes a CPU 121 and a volatile memory. A built-in memory 125, a non-volatile external memory 127 in which an operation program of the CPU 121 is stored, a memory that refers to an address when reset is released , and an external memory 127 and a built-in memory 125 by a switching signal (SEL signal) from the master device 110. And a first switching unit 126 that performs switching at the same time. Further, an LCD 128 as a display device may be provided. The above-described built-in memory 125 is realized by a built-in RAM, for example. The external memory 127 is realized by a flash memory, for example. Also, as one form, the master device 110 is separate from the slave device 120, the operation program is a main program including a camera system control program and an image processing program, and the predetermined program is a camera system. This is an image processing program.

上記した構成において、マスタ装置110からの停止信号(HALT信号(反転)=‘L’レベル)によりスレーブ装置120のCPU121の動作を停止させる。CPU121の動作停止中に、マスタ装置110から所定のプログラムを内蔵メモリ125に送信して記憶させる。プログラム送信完了に伴い、CPU121の動作停止を解除し、CPU121がリセット解除によりアドレスを参照するメモリを、外部メモリ127から内蔵メモリ125に切替える。そして、CPU121は、マスタ装置110からのリセット解除信号(RESET信号(反転)=‘H’レベル)により、内蔵メモリ125内に記憶された前記所定のプログラムを実行させる。 In the configuration described above, the operation of the CPU 121 of the slave device 120 is stopped by a stop signal (HALT signal (inverted) = 'L' level) from the master device 110. While the operation of the CPU 121 is stopped, a predetermined program is transmitted from the master device 110 to the built-in memory 125 to be stored. When the program transmission is completed, the operation stop of the CPU 121 is canceled, and the memory to which the CPU 121 refers to the address by reset release is switched from the external memory 127 to the built-in memory 125. Then, the CPU 121 causes the predetermined program stored in the built-in memory 125 to be executed by a reset release signal (RESET signal (inverted) = 'H' level) from the master device 110.

また、スレーブ装置120は、第2の構成として、上記した第1の構成に加えて、マスタ装置110からの所定のプログラムを受信し、内蔵メモリ125に送信するための第1のシリアルI/F124をさらに有する。   In addition to the first configuration described above, the slave device 120 receives a predetermined program from the master device 110 and transmits it to the built-in memory 125 as a second configuration. It has further.

さらに、スレーブ装置120は、第3の構成として、上記した第1及び第2の構成に加えて、CPU121と通信し、所定のプログラムの実行終了信号及び動作OK/NG信号をマスタ装置110に送信するための第2のシリアルI/F123と、CPU121の動作停止中にスレーブ装置110からリセット信号(RESET信号(反転)=‘L’レベル)が入力されると、第2のシリアルI/F123を、マスタ装置110とのシリアル通信が可能なように切替えるための第2の切替部122とをさらに有する。ここで、本実施形態では、CPU121、内蔵メモリ125、第1の切替部126、第1のシリアルI/F124、第2のシリアルI/F123、第2の切替部122は、同一の半導体基板上に設けられている。   Further, as a third configuration, the slave device 120 communicates with the CPU 121 in addition to the first and second configurations described above, and transmits a predetermined program execution end signal and an operation OK / NG signal to the master device 110. When the reset signal (RESET signal (inverted) = 'L' level) is input from the slave device 110 while the operation of the CPU 121 is stopped, the second serial I / F 123 is And a second switching unit 122 for switching so that serial communication with the master device 110 is possible. In this embodiment, the CPU 121, the built-in memory 125, the first switching unit 126, the first serial I / F 124, the second serial I / F 123, and the second switching unit 122 are on the same semiconductor substrate. Is provided.

図10は、スレーブ装置120の外部メモリ127から制御プログラムをCPU121に読み込むときのようすを示しており(点線の矢印150参照)、図11は、図10の処理に対応するタイミングチャートである。外部メモリ127が選択された状態(SEL信号(反転)=‘H’レベル)において、*110のタイミングでリセットが解除されると、CPU121は*111のタイミングでCS0(反転)とCSa(反転)とを‘L’レベルにすることで外部メモリ27から制御プログラムを読み出す。   FIG. 10 shows how the control program is read from the external memory 127 of the slave device 120 into the CPU 121 (see the dotted arrow 150), and FIG. 11 is a timing chart corresponding to the processing of FIG. In a state where the external memory 127 is selected (SEL signal (inverted) = 'H' level), when reset is released at the timing of * 110, the CPU 121 causes CS0 (inverted) and CSa (inverted) at the timing of * 111. Are set to the “L” level to read the control program from the external memory 27.

図12は、マスタ装置110内のフラッシュメモリ111からシリアルI/F113及び第1のシリアルI/F124を介して動作プログラム(ここではカメラのメインプログラムとしての制御プログラムと画像処理プログラム)を内蔵メモリ125に読み込むときの様子を示している。図12に対応するタイミングチャートとして前記した図5を用いることができる。このタイミングチャートは、前記したように、マスタ装置110からスレーブ装置120のCPU121に停止信号(HALT信号(反転)=‘L’レベル)が入力されてCPU121が停止され、かつ、マスタ装置110からの切替信号(SEL信号(反転)=‘L’レベル)が入力されて内蔵メモリ125が選択された以降の状態を示している。   12 shows an operation program (here, a control program and an image processing program as a main program of the camera) from the flash memory 111 in the master device 110 via the serial I / F 113 and the first serial I / F 124. Shows how it is read. FIG. 5 described above can be used as a timing chart corresponding to FIG. As described above, in this timing chart, the stop signal (HALT signal (inverted) = 'L' level) is input from the master device 110 to the CPU 121 of the slave device 120, the CPU 121 is stopped, and the master device 110 This shows a state after the switching signal (SEL signal (inverted) = 'L' level) is input and the built-in memory 125 is selected.

まず、図5の*1のタイミングでリセットが解除されると、マスタ装置110のフラッシュメモリ111から動作プログラムが読み出されて、シリアルI/F113を介してスレーブ装置120に送信される。スレーブ装置120では、第1のシリアルI/F124を介して内蔵メモリ125に転送される。*2はこのときの転送期間を示している。この期間にすべての動作プログラムが転送された後、*3で示すタイミングで停止信号(HALT信号)が解除されてCPU121の動作が再開される。   First, when the reset is released at the timing of * 1 in FIG. 5, the operation program is read from the flash memory 111 of the master device 110 and transmitted to the slave device 120 via the serial I / F 113. In the slave device 120, the data is transferred to the built-in memory 125 via the first serial I / F 124. * 2 indicates the transfer period at this time. After all the operation programs are transferred during this period, the stop signal (HALT signal) is canceled at the timing indicated by * 3, and the operation of the CPU 121 is resumed.

次に、*4のタイミングで、CS0(反転)とCSb(反転)が‘L’レベルになると、CPU121は内蔵メモリ125から動作プログラムを読み出して画像処理を実行する。   Next, when CS0 (inversion) and CSb (inversion) become ‘L’ level at the timing of * 4, the CPU 121 reads out an operation program from the built-in memory 125 and executes image processing.

画像処理が終了すると、スレーブ装置120のCPU121は、第2のシリアルI/F123を介して、プログラム実行終了通知、及び動作OK/NGをマスタ装置110に送信する。図13の*5で示される点線はこのときの信号の流れを示している。なお、第2のシリアルI/F123は、マスタ装置110がスレーブ装置120に対して所定の処理を行わせるときの指示を与えるためにも使用される。マスタ装置110は、プログラム実行終了及び動作OK/NG信号を第2のシリアルI/F123を介して受信して図示しない表示装置(例えばLCD等)にこれらの情報を表示する。CPU121は、プログラム実行終了及び動作OK/NGに関する情報をLCD128に表示する。あるいは、音声にてユーザに告知する。   When the image processing is completed, the CPU 121 of the slave device 120 transmits a program execution end notification and an operation OK / NG to the master device 110 via the second serial I / F 123. A dotted line indicated by * 5 in FIG. 13 indicates a signal flow at this time. The second serial I / F 123 is also used to give an instruction when the master device 110 causes the slave device 120 to perform a predetermined process. The master device 110 receives the program execution end and operation OK / NG signals via the second serial I / F 123 and displays these information on a display device (such as an LCD) not shown. The CPU 121 displays information on the program execution end and operation OK / NG on the LCD 128. Alternatively, the user is notified by voice.

図14は、動作プログラムを内蔵メモリから起動するときの手順をマスタ装置110とスレーブ装置120間の信号の授受に従って説明するフローチャートである。マスタ装置110とスレーブ装置120とが接続されている状態において、マスタ装置110がリセット信号(RESET信号(反転))を‘L’レベルに設定すると(ステップS101)、スレーブ装置120は、ハードウェアの初期化を開始する(ステップS102)。次に、マスタ装置110が停止信号(HALT信号(反転))を‘L’レベルに設定すると(ステップS103)、スレーブ装置120は、CPU121を停止する(ステップS104)。次に、マスタ装置110が切替信号(SEL信号(反転))を‘L’レベルに設定すると(ステップS105)、スレーブ装置120は、第1のシリアルI/F124に設定する(ステップS106)。次に、スレーブ装置110がリセット信号(RESET信号(反転))を‘H’レベルに設定すると(ステップS107)、スレーブ装置110は、ハードウェアの初期化を解除する(ステップS108、図5の*1)。   FIG. 14 is a flowchart illustrating a procedure for starting an operation program from the built-in memory in accordance with transmission / reception of signals between the master device 110 and the slave device 120. When the master device 110 and the slave device 120 are connected, the master device 110 sets the reset signal (RESET signal (inverted)) to the “L” level (step S101). Initialization is started (step S102). Next, when the master device 110 sets the stop signal (HALT signal (inverted)) to the 'L' level (step S103), the slave device 120 stops the CPU 121 (step S104). Next, when the master device 110 sets the switching signal (SEL signal (inverted)) to the 'L' level (step S105), the slave device 120 sets the first serial I / F 124 (step S106). Next, when the slave device 110 sets the reset signal (RESET signal (inverted)) to the 'H' level (step S107), the slave device 110 cancels the hardware initialization (step S108, * in FIG. 5). 1).

この状態でマスタ装置110は、動作プログラム(カメラのメインプログラムとしての制御プログラム及び画像処理プログラム)を内蔵メモリ125にシリアル転送すると(ステップS109)、スレーブ装置120は、転送されてきた動作プログラムを内蔵メモリ125に書き込む(ステップS110、図5の*2)。次に、マスタ装置110がHALT信号(反転)を‘H’レベルに設定すると(ステップS111)、HALT信号が解除され、スレーブ装置120のCPU121が動作を開始する(ステップS112、図5の*3)。これにより内蔵メモリ125の動作プログラムが起動されて画像処理が開始される(ステップS113)。   In this state, the master device 110 serially transfers an operation program (a control program and an image processing program as a camera main program) to the built-in memory 125 (step S109), and the slave device 120 incorporates the transferred operation program. Write to the memory 125 (step S110, * 2 in FIG. 5). Next, when the master device 110 sets the HALT signal (inverted) to the “H” level (step S111), the HALT signal is canceled and the CPU 121 of the slave device 120 starts operating (step S112, * 3 in FIG. 5). ). As a result, the operation program in the built-in memory 125 is activated and image processing is started (step S113).

次に、スレーブ装置120は、第2のシリアルI/F123に設定する(ステップS114)。次に、スレーブ装置120は動作プログラムによる画像処理を終了する(ステップS115)。次に、スレーブ装置120は、プログラム実行終了信号と動作OK/NG信号をマスタ装置110にシリアル転送して(ステップS116)、処理を終了する。マスタ装置110は、プログラム実行終了信号と動作OK/NG信号を受信してこれを表示する(ステップS117、図6の*5)。同様にして、CPU121は、これらの情報をLCD128に表示する。あるいは、音声にてユーザに告知する。   Next, the slave device 120 sets the second serial I / F 123 (step S114). Next, the slave device 120 ends the image processing by the operation program (step S115). Next, the slave device 120 serially transfers the program execution end signal and the operation OK / NG signal to the master device 110 (step S116), and ends the processing. The master device 110 receives the program execution end signal and the operation OK / NG signal and displays them (step S117, * 5 in FIG. 6). Similarly, the CPU 121 displays these pieces of information on the LCD 128. Alternatively, the user is notified by voice.

上記した第2実施形態によれば、内蔵メモリ125に記憶したプログラムにより、画像処理を行うので、不揮発性の外部メモリを書き換えする必要がない、という効果を奏する。   According to the second embodiment described above, the image processing is performed by the program stored in the built-in memory 125, so that it is not necessary to rewrite the nonvolatile external memory.

また、通常、不揮発性の外部メモリを書き換える場合は、本数の多い外部バスを介してデータを送信する必要があるが、本実施形態では、シリアルI/Fを使用するので、配線の本数が少なくなる。   In general, when rewriting a nonvolatile external memory, it is necessary to transmit data via a large number of external buses. However, in this embodiment, since the serial I / F is used, the number of wirings is small. Become.

本発明の第1実施形態に係るプログラムダウンロード方法が適用されるシステムの概略構成を示す図である。1 is a diagram showing a schematic configuration of a system to which a program download method according to a first embodiment of the present invention is applied. カメラシステム21の外部メモリ27から制御プログラムをCPU21に読み込むときのようすを示す図である。FIG. 3 is a diagram showing how a control program is read from an external memory 27 of the camera system 21 into a CPU 21. 図2の処理に対応するタイミングチャートである。3 is a timing chart corresponding to the process of FIG. 外部装置10内のフラッシュメモリ11から第1のシリアルI/F24を介して動作プログラムを内蔵メモリ25に読み込むときの様子を示す図である。FIG. 4 is a diagram showing a state when an operation program is read into the built-in memory 25 from the flash memory 11 in the external device 10 via the first serial I / F 24. 図4に対応するタイミングチャートである。5 is a timing chart corresponding to FIG. メンテナンスの終了後、第2のシリアルI/F23を介して、メンテナンス終了通知、及びメンテナンスOK/NGが外部装置10に送信されるようすを示す図である。FIG. 10 is a diagram illustrating that a maintenance completion notification and maintenance OK / NG are transmitted to the external device 10 via the second serial I / F 23 after the maintenance is completed. 動作プログラムを内蔵メモリから起動するときの手順を外部装置10とカメラシステム20間の信号の授受に従って説明するフローチャートである。7 is a flowchart illustrating a procedure for starting an operation program from an internal memory according to transmission / reception of signals between the external apparatus 10 and the camera system 20. SEL信号のレベルに応じて外部メモリ27あるいは内蔵メモリ25が選択される様子を示す図である。It is a figure which shows a mode that the external memory 27 or the internal memory 25 is selected according to the level of a SEL signal. 本発明の第2実施形態に係るプログラムダウンロード方法が適用されるカメラシステムの概略構成を示す図である。It is a figure which shows schematic structure of the camera system with which the program download method concerning 2nd Embodiment of this invention is applied. カメラシステム200の外部メモリ127からカメラプログラムをCPU121に読み込むときのようすを示す図である。FIG. 3 is a diagram illustrating how a camera program is read into the CPU 121 from an external memory 127 of the camera system 200. 図10の処理に対応するタイミングチャートである。11 is a timing chart corresponding to the process of FIG. 外部装置10内のフラッシュメモリ111から第1のシリアルI/F124を介して動作プログラムを内蔵メモリ125に読み込むときの様子を示す図である。FIG. 4 is a diagram showing a state when an operation program is read from the flash memory 111 in the external device 10 into the internal memory 125 via the first serial I / F 124. メンテナンスの終了後、第2のシリアルI/F123を介して、プログラム実行終了通知、及び動作OK/NGがマスタ装置110に送信されるようすを示す図である。FIG. 10 is a diagram illustrating that a program execution end notification and an operation OK / NG are transmitted to the master device 110 via the second serial I / F 123 after the end of maintenance. 動作プログラムを内蔵メモリから起動するときの手順をマスタ装置110とスレーブ装置120間の信号の授受に従って説明するフローチャートである。10 is a flowchart illustrating a procedure for starting an operation program from a built-in memory according to transmission / reception of signals between the master device 110 and the slave device 120.

符号の説明Explanation of symbols

10…外部装置(第1の装置)
11…フラッシュメモリ
20…カメラシステム
21…CPU
22…第2の切替部
23…第2のシリアルI/F
24…第1のシリアルI/F
25…揮発性の内蔵メモリ
26…第1の切替部
27…不揮発性の外部メモリ
10 ... External device (first device)
11 ... Flash memory 20 ... Camera system 21 ... CPU
22 ... 2nd switching part 23 ... 2nd serial I / F
24: First serial I / F
25 ... Volatile built-in memory 26 ... First switching unit 27 ... Non-volatile external memory

Claims (17)

動作プログラムが記憶されたフラッシュメモリを有する第1の装置と、該第1の装置から前記動作プログラムの一部または全てをダウンロードした所定のプログラムを使用する第2の装置とからなるシステムのプログラムダウンロード装置であって、
前記第2の装置は、
CPUと、
揮発性の内蔵メモリと、
前記CPUの制御プログラムが記憶された不揮発性の外部メモリと、
前記CPUがリセット解除時にアドレスを参照するメモリを、前記第1の装置からの切替信号により前記不揮発性の外部メモリと前記揮発性の内蔵メモリとで切替える第1の切替部と、
を備え、
前記第1の装置は、
停止信号を送信して前記CPUの動作を停止させる停止指示部と、
前記CPUの動作停止中に、前記所定のプログラムを前記揮発性の内蔵メモリに送信して記憶させる転送記憶部と、
前記プログラムの送信完了に伴い、停止解除信号を送信して前記CPUの動作停止を解除する停止解除部と、
前記CPUがリセット解除時にアドレスを参照するメモリを前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切替えるよう指示する前記切替信号を送信する切替指示部と、
前記CPUのリセット解除信号を送信して前記揮発性の内蔵メモリに記憶された前記所定のプログラムを実行させる実行指示部と、
を具備することを特徴とするプログラムダウンロード装置。
Program download of a system comprising a first device having a flash memory in which an operation program is stored, and a second device using a predetermined program obtained by downloading a part or all of the operation program from the first device A device,
The second device includes:
CPU,
Volatile internal memory,
A non-volatile external memory in which the CPU control program is stored;
A first switching unit that switches between the nonvolatile external memory and the volatile built-in memory according to a switching signal from the first device;
With
The first device includes:
A stop instruction unit for transmitting a stop signal to stop the operation of the CPU;
A transfer storage unit for transmitting and storing the predetermined program to the volatile built-in memory while the operation of the CPU is stopped;
Upon completion of transmission of the program, a stop release unit that releases a stop of operation of the CPU by transmitting a stop release signal;
A switching instruction unit that transmits the switching signal that instructs the CPU to switch a memory that refers to an address when the reset is released from the nonvolatile external memory to the volatile built-in memory;
An execution instruction unit that transmits a reset release signal of the CPU to execute the predetermined program stored in the volatile built-in memory;
A program download device comprising:
少なくともCPUと、該CPUの動作プログラムが記憶されたフラッシュメモリと、シリアルI/Fとを有する第1の装置と、該第1の装置から前記シリアルI/Fを介して前記動作プログラムの一部または全てをダウンロードした所定のプログラムを使用する第2の装置とからなるカメラシステムのプログラムダウンロード装置であって、
前記第2の装置は、
CPUと、
揮発性の内蔵メモリと、
前記CPUの動作プログラムが記憶された不揮発性の外部メモリと、
前記CPUがリセット解除時にアドレスを参照するメモリを、前記第1の装置からの切替信号により前記不揮発性の外部メモリと前記揮発性の内蔵メモリとで切替える第1の切替部と、
を備え、
前記第1の装置は、
停止信号を送信して前記CPUの動作を停止させる停止指示部と、
前記CPUの動作停止中に、前記所定のプログラムを前記揮発性の内蔵メモリに送信して記憶させる転送記憶部と、
前記プログラムの送信完了に伴い、停止解除信号を送信して前記CPUの動作停止を解除する停止解除部と、
前記CPUがリセット解除時にアドレスを参照するメモリを前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切り替えるよう指示する前記切替信号を送信する切替指示部と、
前記CPUのリセット解除信号を送信して前記揮発性の内蔵メモリ内に記憶された前記所定のプログラムを実行させる実行指示部と、
を具備することを特徴とするプログラムダウンロード装置。
A first device having at least a CPU, a flash memory storing an operation program of the CPU, and a serial I / F, and a part of the operation program from the first device via the serial I / F Or a program download device for a camera system comprising a second device that uses a predetermined program that has downloaded everything,
The second device includes:
CPU,
Volatile internal memory,
A non-volatile external memory storing the operation program of the CPU;
A first switching unit that switches between the nonvolatile external memory and the volatile built-in memory according to a switching signal from the first device;
With
The first device includes:
A stop instruction unit for transmitting a stop signal to stop the operation of the CPU;
A transfer storage unit for transmitting and storing the predetermined program to the volatile internal memory while the operation of the CPU is stopped;
Upon completion of transmission of the program, a stop release unit that releases a stop of operation of the CPU by transmitting a stop release signal;
A switching instruction unit that transmits the switching signal instructing the CPU to switch the memory that refers to an address when the reset is released from the nonvolatile external memory to the volatile built-in memory;
An execution instruction unit that transmits a reset release signal of the CPU to execute the predetermined program stored in the volatile internal memory;
A program download device comprising:
前記揮発性の内蔵メモリは内蔵RAMであり、
前記不揮発性の外部メモリはフラッシュメモリであることを特徴とする請求項1または2に記載のプログラムダウンロード装置。
The volatile built-in memory is a built-in RAM;
3. The program download device according to claim 1, wherein the nonvolatile external memory is a flash memory.
前記第2の装置は、前記第1の装置から前記所定のプログラムを受信し、前記揮発性の内蔵メモリに送信する第1のシリアルI/Fをさらに有することを特徴とする請求項1〜3のいずれか1つに記載のプログラムダウンロード装置。   The second device further includes a first serial I / F that receives the predetermined program from the first device and transmits the program to the volatile built-in memory. The program download apparatus as described in any one of these. 前記第2の装置は、前記CPUと通信し、前記所定のプログラムの実行終了信号及び動作OK/NG信号を前記第1の装置に送信する第2のシリアルI/Fと、
前記CPUの動作停止中に前記第1の装置からリセット信号が入力されたときに、前記第2のシリアルI/Fを前記第1の装置とのシリアル通信が可能なように切替える第2の切替部と、
をさらに有することを特徴とする請求項1〜4のいずれか1つに記載のプログラムダウンロード装置。
A second serial I / F that communicates with the CPU and transmits an execution end signal and an operation OK / NG signal of the predetermined program to the first device;
Second switching for switching the second serial I / F so that serial communication with the first device is possible when a reset signal is input from the first device while the operation of the CPU is stopped And
The program download device according to claim 1, further comprising:
前記第2のシリアルI/Fは、前記第1の装置が、前記第2の装置に対して所定の処理を行わせるための指示を送信するのに用いられることを特徴とする請求項5に記載のプログラムダウンロード装置。   6. The second serial I / F is used for the first device to transmit an instruction for causing the second device to perform a predetermined process. The program download device described. 前記CPU、前記揮発性の内蔵メモリ、前記第1の切替部、前記第1のシリアルI/F及び前記第2のシリアルI/F、前記第2の切替部は、同一半導体基板上に形成されていることを特徴とする請求項5または6に記載のプログラムダウンロード装置。   The CPU, the volatile built-in memory, the first switching unit, the first serial I / F, the second serial I / F, and the second switching unit are formed on the same semiconductor substrate. The program download device according to claim 5, wherein the program download device is provided. 前記第2の装置は、カメラシステムであり、
前記第1の装置は、前記カメラシステムとは別体の外部装置であり、
前記動作プログラム及び前記所定のプログラムは、カメラシステムのメンテナンスプログラムであることを特徴とする請求項1〜7のいずれか1つに記載のプログラムダウンロード装置。
The second device is a camera system;
The first device is an external device separate from the camera system,
The program download device according to claim 1, wherein the operation program and the predetermined program are camera system maintenance programs.
前記第1の装置は、カメラシステムのマスタ部であり、
前記第2の装置は、前記カメラシステムのスレーブ部であり、
前記動作プログラムは、カメラシステムの制御プログラム及び画像処理プログラムを含むメインプログラムであり、
前記所定のプログラムは、カメラシステムの画像処理プログラムであることを特徴とする請求項2〜7のいずれか1つに記載のプログラムダウンロード装置。
The first device is a master unit of a camera system;
The second device is a slave unit of the camera system;
The operation program is a main program including a camera system control program and an image processing program,
The program download device according to claim 2, wherein the predetermined program is an image processing program of a camera system.
前記外部装置は、前記カメラシステムからメンテナンスプログラム実行終了を示す信号及び動作OK/NGを示す信号を受信し、前記信号の状態をそれぞれ告知する告知部をさらに有することを特徴とする請求項8に記載のプログラムダウンロード装置。   9. The external device according to claim 8, further comprising a notification unit that receives a signal indicating the end of execution of a maintenance program and a signal indicating operation OK / NG from the camera system, and notifies each of the states of the signals. The program download device described. 前記第2の装置は、メンテナンスプログラム実行終了及び動作OK/NGに関する情報を告知する告知部をさらに有することを特徴とする請求項8に記載のプログラムダウンロード装置。   9. The program download device according to claim 8, wherein the second device further includes a notification unit for notifying information on completion of maintenance program execution and operation OK / NG. 前記マスタ部は、前記スレーブ部から画像処理プログラム実行終了を示す信号及び動作OK/NGを示す信号を受信し、前記信号の状態を告知する告知部をさらに有することを特徴とする請求項9に記載のプログラムダウンロード装置。   10. The master unit according to claim 9, further comprising a notification unit that receives a signal indicating completion of image processing program execution and a signal indicating operation OK / NG from the slave unit, and notifies the state of the signal. The program download device described. 前記スレーブ部は、画像処理プログラム実行終了及び動作OK/NGに関する情報を告知する告知部をさらに有することを特徴とする請求項9に記載のプログラムダウンロード装置。   10. The program download device according to claim 9, wherein the slave unit further includes a notification unit that notifies information related to completion of the image processing program execution and operation OK / NG. 動作プログラムが記憶されたフラッシュメモリを有する第1の装置と、CPUと、揮発性の内蔵メモリと、前記CPUの制御プログラムが記憶された不揮発性の外部メモリと、リセット解除時にアドレスを参照するメモリを、前記第1の装置からの切替信号により前記不揮発性の外部メモリと前記揮発性の内蔵メモリとで切替える第1の切替部とを備え、前記第1の装置から前記動作プログラムの一部または全てをダウンロードした所定のプログラムを使用する第2の装置とからなるシステムのプログラムダウンロード方法であって、
前記第1の装置からの停止信号により前記CPUの動作を停止させることと、
前記CPUの動作停止中に、前記第1の装置から前記所定のプログラムを前記揮発性の内蔵メモリに送信して記憶させることと、
前記プログラムの送信完了に伴い、停止解除信号を送信して前記CPUの動作停止を解除することと、
前記第1の装置からの切替信号により前記CPUがアドレスを参照するメモリを前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切替えることと、
前記第1の装置からのリセット解除信号により、前記揮発性の内蔵メモリに記憶された前記所定のプログラムを実行させることと、
を具備することを特徴とするプログラムダウンロード方法。
A first device having a flash memory in which an operation program is stored, a CPU, a volatile built-in memory, a nonvolatile external memory in which a control program for the CPU is stored, and a memory that refers to an address when reset is released Is switched between the nonvolatile external memory and the volatile built-in memory by a switching signal from the first device, and a part of the operation program from the first device or A program download method for a system comprising a second device that uses a predetermined program that has downloaded everything,
Stopping the operation of the CPU by a stop signal from the first device;
Sending the predetermined program from the first device to the volatile built-in memory for storage while the CPU is stopped;
Upon completion of transmission of the program, a stop release signal is transmitted to release the operation stop of the CPU;
Switching the memory to which the CPU refers to an address from the nonvolatile external memory to the volatile built-in memory by a switching signal from the first device;
Causing the predetermined program stored in the volatile built-in memory to be executed by a reset release signal from the first device;
A program download method comprising:
少なくともCPUと、該CPUの動作プログラムが記憶されたフラッシュメモリと、シリアルI/Fとを有する第1の装置と、CPUと、揮発性の内蔵メモリと、前記CPUの動作プログラムが記憶された不揮発性の外部メモリと、リセット解除時にアドレスを参照するメモリを、前記第1の装置からの切替信号により前記不揮発性の外部メモリと前記揮発性の内蔵メモリとで切替える第1の切替部とを備え、前記第1の装置から前記シリアルI/Fを介して前記動作プログラムの一部または全てをダウンロードした所定のプログラムを使用する第2の装置とからなるカメラシステムのプログラムダウンロード方法であって、
前記第1の装置からの停止信号により前記CPUの動作を停止させることと、
前記CPUの動作停止中に、前記第1の装置から前記所定のプログラムを前記揮発性の内蔵メモリに送信して記憶させることと、
前記プログラムの送信完了に伴い、停止解除信号を送信して前記CPUの動作停止を解除することと、
前記切替信号により、前記CPUがアドレスを参照するメモリを前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切替えることと、
前記第1の装置からのリセット解除信号により、前記揮発性の内蔵メモリに記憶された前記所定のプログラムを実行させることと、
を具備することを特徴とするプログラムダウンロード方法。
A first device having at least a CPU, a flash memory storing a CPU operation program, and a serial I / F; a CPU; a volatile built-in memory; and a nonvolatile memory storing the CPU operation program And a first switching unit that switches between the nonvolatile external memory and the volatile built-in memory according to a switching signal from the first device. A program download method for a camera system comprising a second device that uses a predetermined program downloaded from the first device via the serial I / F, part or all of the operation program,
Stopping the operation of the CPU by a stop signal from the first device;
Sending the predetermined program from the first device to the volatile built-in memory for storage while the CPU is stopped;
Upon completion of transmission of the program, a stop release signal is transmitted to release the operation stop of the CPU;
Switching the memory from which the CPU refers to an address from the nonvolatile external memory to the volatile built-in memory by the switching signal;
Causing the predetermined program stored in the volatile built-in memory to be executed by a reset release signal from the first device;
A program download method comprising:
動作プログラムが記憶されたフラッシュメモリを有する第1の装置と、該第1の装置から前記動作プログラムの一部または全てをダウンロードした所定のプログラムを使用する第2の装置とからなるカメラシステムであって、
前記第2の装置は、
CPUと、
揮発性の内蔵メモリと、
前記CPUの制御プログラムが記憶された不揮発性の外部メモリと、
前記CPUがリセット解除時にアドレスを参照するメモリを、前記第1の装置からの切替信号により前記不揮発性の外部メモリと前記揮発性の内蔵メモリとで切替える第1の切替部と、
を備え、
前記第1の装置は、
停止信号を送信して前記CPUの動作を停止させる停止指示部と、
前記CPUの動作停止中に、前記所定のプログラムを前記揮発性の内蔵メモリに送信して記憶させる転送記憶部と、
前記プログラムの送信完了に伴い、停止解除信号を送信して前記CPUの動作停止を解除する停止解除部と、
前記CPUがリセット解除時にアドレスを参照するメモリを前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切替えるよう指示する前記切替信号を送信する切替指示部と、
前記CPUのリセット解除信号を送信して前記揮発性の内蔵メモリに記憶された前記所定のプログラムを実行させる実行指示部と、
を具備することを特徴とするカメラシステム。
A camera system comprising a first device having a flash memory in which an operation program is stored and a second device using a predetermined program obtained by downloading a part or all of the operation program from the first device. And
The second device includes:
CPU,
Volatile internal memory,
A non-volatile external memory in which the CPU control program is stored;
A first switching unit that switches between the nonvolatile external memory and the volatile built-in memory according to a switching signal from the first device;
With
The first device includes:
A stop instruction unit for transmitting a stop signal to stop the operation of the CPU;
A transfer storage unit for transmitting and storing the predetermined program to the volatile built-in memory while the operation of the CPU is stopped;
Upon completion of transmission of the program, a stop release unit that releases a stop of operation of the CPU by transmitting a stop release signal;
A switching instruction unit that transmits the switching signal that instructs the CPU to switch a memory that refers to an address when the reset is released from the nonvolatile external memory to the volatile built-in memory;
An execution instruction unit that transmits a reset release signal of the CPU to execute the predetermined program stored in the volatile built-in memory;
A camera system comprising:
少なくともCPUと、該CPUの動作プログラムが記憶されたフラッシュメモリと、シリアルI/Fとを有する第1の装置と、該第1の装置から前記シリアルI/Fを介して前記動作プログラムの一部または全てをダウンロードした所定のプログラムを使用する第2の装置とからなるカメラシステムであって、
前記第2の装置は、
CPUと、
揮発性の内蔵メモリと、
前記CPUの動作プログラムが記憶された不揮発性の外部メモリと、
前記CPUがリセット解除時にアドレスを参照するメモリを、前記第1の装置からの切替信号により前記不揮発性の外部メモリと前記揮発性の内蔵メモリとで切替える第1の切替部と、
を備え、
前記第1の装置は、
停止信号を送信して前記CPUの動作を停止させる停止指示部と、
前記CPUの動作停止中に、所定のプログラムを前記揮発性の内蔵メモリに送信して記憶させる転送記憶部と、
前記プログラムの送信完了に伴い、停止解除信号を送信して前記CPUの動作停止を解除する停止解除部と、
前記CPUがリセット解除時にアドレスを参照するメモリを前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切り替えるよう指示する前記切替信号を送信する切替指示部と、
前記CPUのリセット解除信号を送信して前記揮発性の内蔵メモリ内に記憶された前記所定のプログラムを実行させる実行指示部と、
を具備することを特徴とするカメラシステム。
A first device having at least a CPU, a flash memory storing an operation program of the CPU, and a serial I / F, and a part of the operation program from the first device via the serial I / F Or a camera system comprising a second device that uses a predetermined program that has downloaded everything,
The second device includes:
CPU,
Volatile internal memory,
A non-volatile external memory storing the operation program of the CPU;
A first switching unit that switches between the nonvolatile external memory and the volatile built-in memory according to a switching signal from the first device;
With
The first device includes:
A stop instruction unit for transmitting a stop signal to stop the operation of the CPU;
A transfer storage unit that transmits and stores a predetermined program to the volatile internal memory while the operation of the CPU is stopped;
Upon completion of transmission of the program, a stop release unit that releases a stop of operation of the CPU by transmitting a stop release signal;
A switching instruction unit that transmits the switching signal that instructs the CPU to switch a memory that references an address when the reset is released from the nonvolatile external memory to the volatile built-in memory;
An execution instructing unit that transmits a reset release signal of the CPU to execute the predetermined program stored in the volatile built-in memory;
A camera system comprising:
JP2005259501A 2004-09-08 2005-09-07 Program downloading apparatus and method, and camera system Pending JP2006109427A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005259501A JP2006109427A (en) 2004-09-08 2005-09-07 Program downloading apparatus and method, and camera system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004261225 2004-09-08
JP2005259501A JP2006109427A (en) 2004-09-08 2005-09-07 Program downloading apparatus and method, and camera system

Publications (1)

Publication Number Publication Date
JP2006109427A true JP2006109427A (en) 2006-04-20

Family

ID=36378558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005259501A Pending JP2006109427A (en) 2004-09-08 2005-09-07 Program downloading apparatus and method, and camera system

Country Status (1)

Country Link
JP (1) JP2006109427A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008029903A1 (en) * 2006-09-07 2008-03-13 Ricoh Company, Ltd. Semiconductor integrated circuit, system device including semiconductor integrated circuit, and semiconductor integrated circuit control method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946577A (en) * 1995-07-28 1997-02-14 Canon Inc Image pickup device
JPH1097303A (en) * 1996-09-19 1998-04-14 Nissan Motor Co Ltd I/o switching device of sequencer
JP2003141096A (en) * 2001-11-05 2003-05-16 Hitachi Ltd Semiconductor integrated circuit device, system and development method for system
JP2003199029A (en) * 2001-12-28 2003-07-11 Canon Inc Information processor, photographing apparatus, information processing system, information processing method, memory medium and program

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946577A (en) * 1995-07-28 1997-02-14 Canon Inc Image pickup device
JPH1097303A (en) * 1996-09-19 1998-04-14 Nissan Motor Co Ltd I/o switching device of sequencer
JP2003141096A (en) * 2001-11-05 2003-05-16 Hitachi Ltd Semiconductor integrated circuit device, system and development method for system
JP2003199029A (en) * 2001-12-28 2003-07-11 Canon Inc Information processor, photographing apparatus, information processing system, information processing method, memory medium and program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008029903A1 (en) * 2006-09-07 2008-03-13 Ricoh Company, Ltd. Semiconductor integrated circuit, system device including semiconductor integrated circuit, and semiconductor integrated circuit control method
CN101356516B (en) * 2006-09-07 2011-12-07 株式会社理光 Semiconductor integrated circuit, system device including semiconductor integrated circuit, and semiconductor integrated circuit control method
US8495277B2 (en) 2006-09-07 2013-07-23 Ricoh Company, Ltd. Semiconductor integrated circuit, system device including semiconductor integrated circuit, and semiconductor integrated circuit control method

Similar Documents

Publication Publication Date Title
JP2010541105A (en) Firmware image update and management
GB2435118A (en) Method of booting up a slave processor by the boot loader of the slave loading the boot program from the memory attached to the master processor.
JP2007048262A (en) Multimedia program download control system and method for device provided with multimedia processor
CN107430564A (en) Microcontroller device with multiple independent microcon-trollers
JP5997867B2 (en) Device driver registration apparatus and device driver registration method using the same
JP2019128946A (en) Method for updating firmware and electronic device using the same
JP6303670B2 (en) Multiple CPU start circuit, multiple CPU start method, and multiple CPU start circuit program
US10162647B2 (en) Information apparatus
JP2005258996A (en) Remote maintenance system for fpga
JP2006109427A (en) Program downloading apparatus and method, and camera system
JP6996429B2 (en) In-vehicle communication device and in-vehicle device activation method
KR20080033613A (en) Memory card and method for updating of memory card program
JP2009099092A (en) Mobile information terminal
JP6967119B2 (en) Communication equipment and its test method
US20150095915A1 (en) Information processing apparatus, information processing method, and program
JP2008197906A (en) Electronic circuit, slave board, writing control program and data update method
JP2004348327A (en) Digital signal processor and digital signal processing method
CN100470475C (en) Program downloading apparatus and method camera system
JP4791792B2 (en) Digital signal processor system and boot method thereof.
JP5223612B2 (en) Disk controller and firmware update method
KR20020077052A (en) Microcomputer and data processing device
KR101900729B1 (en) Method for running PLC operating system
JP2004258935A (en) Semiconductor device
JP2011054017A (en) Controller of vending machine
JP2006011844A (en) Boot system, boot method, and data processor using this boot method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914