JP2006108149A - 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、及び薄膜電子装置 - Google Patents
薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、及び薄膜電子装置 Download PDFInfo
- Publication number
- JP2006108149A JP2006108149A JP2004288700A JP2004288700A JP2006108149A JP 2006108149 A JP2006108149 A JP 2006108149A JP 2004288700 A JP2004288700 A JP 2004288700A JP 2004288700 A JP2004288700 A JP 2004288700A JP 2006108149 A JP2006108149 A JP 2006108149A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- region
- thin film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 例えばTFT等の薄膜半導体装置において、耐電圧性を高め、オフリーク電流を低減する。
【解決手段】 チャネル領域、ソース領域及びドレイン領域を含むと共に島状の平面パターンを有する半導体膜と、この上又は下に積層されたゲート絶縁膜と、これを介してチャネル領域に対向配置されたゲート電極とを備える。ゲート絶縁膜は、半導体膜における島状の平面パターンの周辺領域とゲート電極との層間に挟持される第1部分において、局所的に厚く形成されている。
【選択図】 図1
【解決手段】 チャネル領域、ソース領域及びドレイン領域を含むと共に島状の平面パターンを有する半導体膜と、この上又は下に積層されたゲート絶縁膜と、これを介してチャネル領域に対向配置されたゲート電極とを備える。ゲート絶縁膜は、半導体膜における島状の平面パターンの周辺領域とゲート電極との層間に挟持される第1部分において、局所的に厚く形成されている。
【選択図】 図1
Description
本発明は、例えば薄膜トランジスタ(以下適宜TFTと称する)等の薄膜半導体装置、これを備えた液晶装置、有機EL(Electro-Luminescence)装置等の等の電気光学装置、及び各種電子機器の技術分野に関する。更に、このような薄膜半導体装置の製造方法及び、例えばコンデンサ等の薄膜電子装置の技術分野に関する。
この種の薄膜半導体装置は、例えばその製造時に、基板上で半導体膜が島状の平面パターンを持つように形成され、その上にゲート絶縁膜が形成され、更にその上にゲート電極が形成される。ここで、島状の平面パターンを有する半導体膜のエッジ部(即ち、パターンエッジ部)では特に、その上に形成されるゲート絶縁膜のカバレッジが大なり小なり悪い。このため、係るエッジ部では、ゲート絶縁膜を介して対向配置されたゲート電極と、チャネル領域やこれに隣接するソース領域及びドレイン領域との間における耐電圧性が低下し、オフリーク電流が増大することが知られている。このようなゲート絶縁膜のカバレッジを改善すべく、半導体膜をエッジ部において、テーパー形状にする技術が提案されている(非特許文献1、特許文献1等参照)。
IEEE Trans. On Electron Devices, vol. ED-25, No. 8 (1978) pp. 971-978)
特開2004−6951号公報
しかしながら、非特許文献1の技術によれば、半導体膜の島状の平面パターン上における酸化膜のカバレッジが悪いために、不純物拡散を行う際に、チャネル領域のうちソース領域又はドレイン領域に隣接する個所における半導体膜のエッジ部において、ゲート電極の脇から不純物がV字状に半導体膜中に入り込んでしまう。この結果、チャネル領域を構成する半導体膜のエッジ部に沿った部分では、実質的にソース領域及びドレイン領域間の距離が短くなり、ソース−ドレイン間の耐電圧性が低下してしまうという問題点がある。
また、特許文献1の技術によれば、テーパー形状の採用によって、ゲート電極のカバレッジ自体は改善可能かも知れないが、チャネル領域のうちソース領域又はドレイン領域に隣接する個所における半導体膜のエッジ部に、ゲート電極が重なる個所では、ゲート電圧がテーパー形状の領域にも印加される。このため、係るテーパー形状の領域付近における、耐電圧性が低下することは避けられず、オフリーク電流が無視し得ない程に発生してしまうという技術的問題点がある。
そこで本発明は、上記問題点に鑑みなされたものであり、耐電圧性に優れておりオフリーク電流が低減された、例えばTFT等の薄膜半導体装置、これを備えた、例えば液晶装置、有機EL装置等の電気光学装置及び電子機器、このような薄膜半導体装置の製造方法、並びに同じように耐電圧性に優れた、例えばコンデンサ等の薄膜電子装置を提供することを課題とする。
本発明の薄膜半導体装置は上記課題を解決するために、チャネル領域、ソース領域及びドレイン領域を含むと共に島状の平面パターンを有する半導体膜と、該半導体膜の上又は下に積層されたゲート絶縁膜と、該ゲート絶縁膜を介して前記チャネル領域に対向配置されたゲート電極とを備えており、前記半導体膜は、前記島状の平面パターンの外周辺に沿う周辺領域と、該周辺領域で囲まれた中央領域とから構成され、前記周辺領域と前記ゲート電極との層間に挟持される前記ゲート絶縁膜の第1部分は、前記中央領域に重なる領域における前記ゲート絶縁膜の中央部分よりも厚く形成されている。
本発明の薄膜半導体装置によれば、半導体膜は、例えばポリシリコン膜、アモルファスシリコン膜等からなり、長方形など島状の平面パターンを有する。ゲート絶縁膜は、例えば、酸化シリコン膜、熱酸化膜、窒化シリコン膜等からなる。ゲート電極は、例えば導電性ポリシリコン膜、導電性金属膜等からなり、このような半導体膜のチャネル領域に、ゲート絶縁膜を介して対向配置されている。ここで特に、半導体膜には、島状の平面パターンの周辺領域、即ち半導体膜の外縁に沿った“外縁部”或いは“パターンエッジ部”が存在する。このような島状の平面パターンの周辺領域では、ゲート絶縁膜のカバレッジが大なり小なり悪い。取り分け、この周辺領域のうち、半導体層、ゲート絶縁膜及びゲート電極からなる三層構造において耐電圧性に支障を来たし易いのは、平面的に見て該周辺領域とゲート電極とが交差する個所である。即ち、この個所では、半導体膜の段差に起因してゲート絶縁膜の膜質が基本的に悪い上に、3次元的に見て周辺領域における半導体膜のエッジ部が、ゲート電極に向かってゲート絶縁膜側に角張っているので、電界集中も起こりやすい。
しかるに本発明では、ゲート絶縁膜は、この半導体膜における周辺領域とゲート電極との層間に挟持される、その第1部分において、半導体層の中央領域に重なる領域におけるその中央部分よりも厚く形成されている。即ちゲート絶縁膜は、その第1部分において、局所的に厚く形成されている。ここに「局所的に厚く形成されている」とは、ゲート絶縁膜における他の部位に比べて概ね厚く形成されており、第1部分が、第1部分を含むその付近におけるゲート絶縁膜の表面から凸状又は土手状に盛り出している意味である。そして、このような厚膜構造を有する第1部分は、半導体膜における周辺領域、即ち半導体膜の外縁部或いはパターンエッジ部に沿って、ゲート電極を横切るように長手状にある程度延びる形で形成されている。尚、このような厚膜構造を有する第1部分は、多層構造や単一層構造の絶縁膜のパターニング等により、均一膜厚を有するゲート絶縁膜における特殊な膜厚部分として、例えば局所的に複数膜が積層された部分として、形成すればよい。
このように、周辺領域において耐電圧に支障を来たす可能性の高い個所については、第1部分として、ゲート絶縁膜は、局所的に膜厚に構成されている。即ち、第1部分においては、ゲート絶縁膜は、絶縁膜としての機能が高い。言い換えれば、耐電圧に支障を来たす可能性の高い個所について、ゲート絶縁膜による絶縁機能を、その局所的な厚膜構造によって補っていると言える。よって、一般にゲート絶縁膜のカバレッジが、この第1部分付近で局所的に悪いにも拘わらず、本発明ではここでの耐電圧が顕著に上昇する。このため、オフリーク電流が低減する。加えて、周辺領域における半導体膜が角張っていることによる“電界集中”についても、当該角張っている部分上に又は下に積層される形で、膜厚の第1部分が存在しているので、顕著に低減される。よって、ゲート絶縁膜のカバレッジの良否によらず、電界集中によって耐電圧性が低下する事態を効果的に回避することも可能となる。
しかも、ゲート絶縁膜は、その中央部分については第1部分のように厚膜ではなく、好ましくは第1部分以外の主な部分は全域に渡って第1部分より薄い均一膜厚を有するように構成されている。例えば、チャネル領域の中央を占める主要部分或いは大部分や、ドレイン領域及びソース領域の中央を夫々占める主要部分或いは大部分は、第1部分より薄い均一膜厚を有するように構成されている。これにより、ゲート絶縁膜を無用に厚く構成する事態を回避できる。上述の如くゲート絶縁膜において、耐電圧の上昇及び電界集中の低減という顕著なる効果を奏しつつも、ゲート絶縁膜を単純に厚くしてしまうことによる薄膜半導体装置本来の特性を劣化させてしまうような事態は生じないので、本発明は実践上極めて優れている。
以上の結果、耐電圧性に優れており、オフリーク電流が低減された、薄膜トランジスタ等の薄膜半導体装置を実現できる。この際、非特許文献1の技術の如く半導体膜のテーパー形状の付近で不純物がV字状に半導体膜中に入り込んでしまう事態を、避けることができる。また、特許文献1の技術の如く半導体膜のテーパー形状の付近で耐電圧性が低下する事態を、避けることもできる。
本発明の薄膜半導体装置は上記課題を解決するために、前記第1部分を含めて前記周辺領域上又は下に積層された前記ゲート絶縁膜の周辺部分は、前記中央部分よりも厚く形成されている。
本発明の薄膜半導体装置によれば、ゲート絶縁膜は、第1部分のみならず、ゲート電極から離れた半導体膜の周辺領域に沿って、好ましくはその全周に渡って厚く形成されている。よって、ゲート電極から離れた周辺領域において、半導体膜が角張っていることによる“電界集中”についても、当該角張っている部分上に又は下に積層されているゲート絶縁膜の厚膜部分の存在によって、顕著に低減される。
本発明の薄膜半導体装置の一態様では、当該薄膜半導体装置は、LDD(Lightly Doped Drain)型の薄膜トランジスタとして構成されている。
この態様によれば、LDD型の薄膜トランジスタにおいて、耐電圧性を向上させることができ、オフリーク電流を低減させることが可能となる。この際、ゲート絶縁膜における第1部分が厚膜に構成されていても、LDD型の薄膜トランジスタにおけるLDD特有の性能に支障を来たすことは殆ど又は実践上全くない。尚、ゲート絶縁膜のうち、LDD領域上又は下に積層される部分についても、第1部分と同様に厚膜に形成してもよいし、第1部分とは異なり薄膜に形成してもよい。
本発明の薄膜半導体装置の他の態様では、当該薄膜半導体装置は、前記ゲート電極として並列配置された二つのゲート電極を有するダブルゲート型の薄膜トランジスタとして構成されている。
この態様によれば、ダブルゲート型の薄膜トランジスタにおいて、耐電圧性を向上させることができ、オフリーク電流を低減させることが可能となる。この際、二つのゲート電極間を占める半導体膜のゲート間領域における周辺領域に対しては、耐電圧に支障を来たす可能性の高い個所であるとして、第1部分と同様の要領でゲート絶縁膜を厚く形成してもよい。
この態様では、当該薄膜半導体装置は、前記ダブルゲート型であって且つ、LDD(Lightly Doped Drain)型の薄膜トランジスタとして構成されてもよい。
このように構成すれば、LDD型且つダブルゲート型の薄膜トランジスタにおいて、耐電圧性を向上させることができ、オフリーク電流を低減させることが可能となる。この際、ゲート間領域における周辺領域に対しては、LDD領域を除く部分に限って、第1部分と同様の要領でゲート絶縁膜を厚く形成してもよい。更に、半導体膜のゲート間領域の全域を、LDD領域の一種として機能させるように構成しつつ、ゲート間領域における周辺領域に対しては、ゲート絶縁膜を第1部分とは異なり薄く形成してもよいし、或いは、第1部分と同様の要領でゲート絶縁膜を厚く形成してもよい。
本発明の薄膜半導体装置の他の態様では、前記半導体膜は、前記ソース領域及び前記ドレイン領域の少なくとも一方の領域が延設されてなる一方の容量電極を更に含み、前記一方の容量電極に、誘電体膜として前記ゲート絶縁膜と同一膜を介して対向配置される他方の容量電極を更に備えており、前記同一膜は、前記周辺領域と前記他方の容量電極との層間に挟持される第2部分において、前記中央部分よりも厚く形成されている。
この態様によれば、一方の容量電極を構成する半導体膜において耐電圧に支障を来たす可能性の高い個所に対しては、第1部分と同様の要領で、ゲート絶縁膜と同一膜の第2部分が厚く形成されている。従って、薄膜トランジスタのソース領域又はドレイン領域に一方の容量電極が接続されており、耐電圧性及びオフリーク電流特性に優れたコンデンサ或いは蓄積容量を構築することが可能となる。
尚、他方の容量電極は、一方の容量電極よりも平面形状が一回り大きいように構成してもよい。このように構成すれば、一方の容量電極を構成する半導体膜において、他方の容量電極に向かって角張っているが故に、耐電圧に支障を来たす可能性の高い個所については、第5部分として確実にその耐電圧性を向上させることができる。
この態様では、前記他方の容量電極は、前記ゲート電極と同一層から形成されており、前記誘電体膜は、前記ゲート絶縁膜と同一層から形成されてよい。
このように構成すれば、一方の容量電極を半導体膜におけるソース及びドレイン領域と同一機会に形成することが可能となり、他方の容量電極をゲート電極と同一機会に形成することが可能となり、誘電体膜をゲート絶縁膜と同一機会に形成することが可能となるので、製造工程上大変有利である。
本発明の電気光学装置は上記課題を解決するために、上述した本発明に係る薄膜半導体装置(但し、その各種態様を含む)及び該薄膜半導体装置により制御される表示素子を夫々含む複数の画素部と、該複数の画素部を駆動するために前記薄膜半導体装置に電気的に接続された配線とを備える。
本発明の電気光学装置によれば、耐電圧性に優れ且つオフリーク電流特性に優れた上述した本発明の薄膜半導体装置によって各画素部において、例えば、液晶素子、有機EL素子等の表示素子に対して、アクティブマトリクス制御、スイッチング制御、駆動制御、選択制御等の各種駆動を行えるので、高品位の画像表示を実現可能となる。
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品位の画像を表示可能な、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなど、更には電気光学装置を露光用ヘッドとして用いたプリンタ、コピー、ファクシミリ等の画像形成装置など、各種電子機器を実現できる。また、本発明の電子機器として、例えば電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)等を実現することも可能である。
本発明の薄膜半導体装置の製造方法は上記課題を解決するために、基板上に島状の平面パターンを有する半導体膜を形成する工程と、該半導体膜上に第1絶縁膜を形成する工程と、該第1絶縁膜を、少なくとも前記半導体膜における前記島状の平面パターンの周辺領域に選択的に残すようにエッチングを施す工程と、該エッチングが施された後における前記第1絶縁膜上及び前記半導体膜上に、第2絶縁膜を形成する工程と、該第2絶縁膜上にゲート電極を形成する工程とを備える。
本発明の薄膜半導体装置の製造方法によれば、先ず、例えば半導体基板、石英基板、ガラス基板等の基板が用意される。その後この基板上に、島状の平面パターンを有する半導体膜が、例えばポリシリコン膜、アモルファスシリコン膜等から形成される。その後、この半導体膜上に第1絶縁膜が、例えば酸化シリコン膜、熱酸化膜、窒化シリコン膜等から形成される。その後、エッチングが施されて、この第1絶縁膜は、少なくとも半導体膜における島状の平面パターンの周辺領域に選択的に残される。例えば、チャネル領域の中央を占める主要部分或いは大部分や、ドレイン領域及びソース領域の中央を夫々占める主要部分或いは大部分上からは、第1絶縁膜はエッチング除去される。そして、第1部分としてゲート絶縁膜を厚く形成する必要がある領域に、第1絶縁膜が残される。但し、平面的に見て、半導体膜が形成されていない領域に、第1絶縁膜が残されても、特段の支障はない。即ち、この領域に第1絶縁膜が残されてもよいし、そうでなくてもよい。その後このエッチングが施された後における第1絶縁膜上及び半導体膜上に、第2絶縁膜が、例えば酸化シリコン膜、熱酸化膜、窒化シリコン膜等から形成される。すると、第1部分に選択的に残された第1絶縁膜及び第2絶縁膜から、第1部分が局所的に厚く形成されたゲート絶縁膜が形成されることになる。その後この第2絶縁膜上に、即ちゲート絶縁膜上に、ゲート電極が、例えば導電性ポリシリコン膜、導電性金属膜等から形成される。尚、これらの工程の間に適宜、構築すべき薄膜トランジスタがN型であるかP型であるかに応じた所定種類の不純物がドープされる。
従って、上述した本発明の薄膜半導体装置を、比較的容易にして製造できる。
本発明の薄膜電子装置は上記課題を解決するために、島状の平面パターンを有する導電性の第1膜と、該第1膜の上又は下に積層された絶縁膜と、該絶縁膜を介して前記第1膜に対向配置された所定の平面パターンを有する導電性の第2膜とを備えており、前記第1膜は、前記島状の平面パターンの外周辺に沿う周辺領域と、該周辺領域で囲まれた中央領域とから構成され、前記周辺領域と前記第2膜との層間に挟持される前記絶縁膜の第1部分は、前記中央領域に重なる領域における前記絶縁膜の中央部分よりも厚く形成されている。
本発明の薄膜電子装置によれば、第1膜は、例えば導電性ポリシリコン膜、導電性アモルファスシリコン膜等からなり、長方形など島状の平面パターンを有する。絶縁膜は、例えば、酸化シリコン膜、熱酸化膜、窒化シリコン膜等からなり、第1膜の上又は下に積層される。第2膜は、例えば導電性ポリシリコン膜、導電性金属膜等からなり、第1膜に、絶縁膜を介して対向配置されている。ここで特に、第1膜には、島状の平面パターンの周辺領域、即ち第1膜の外縁に沿った“外縁部”或いは“パターンエッジ部”が存在する。このような島状の平面パターンの周辺領域では、絶縁膜のカバレッジが大なり小なり悪い。取り分け、この周辺領域のうち、第1膜、絶縁膜及び第2膜からなる三層構造において耐電圧性に支障を来たし易いのは、平面的に見て該周辺領域と第2膜とが対向する部分である。即ち、この個所では、第1膜の段差に起因して絶縁膜の膜質が基本的に悪い上に、第1膜のエッジ部が第2膜に向かって絶縁膜側に角張っているので、電界集中も起こりやすい。
しかるに本発明では、絶縁膜は、この第1膜における周辺領域と第2膜との層間に挟持される、その第1部分において、第1膜の中央領域に重なる領域におけるその中央部分よりも厚く形成されている。即ち絶縁膜は、その第1部分において、局所的に厚く形成されている。このように、周辺領域において耐電圧に支障を来たす可能性の高い個所については、第1部分として、絶縁膜は、局所的に膜厚に構成されている。即ち、第1部分においては、絶縁膜は、絶縁膜としての機能が高い。言い換えれば、耐電圧に支障を来たす可能性の高い個所について、絶縁膜による絶縁機能を、その局所的な厚膜構造によって補っていると言える。
よって、一般に絶縁膜のカバレッジが、この第1部分付近で局所的に悪いにも拘わらず、本発明ではここでの耐電圧が顕著に上昇する。加えて、周辺領域における第1膜が角張っていることによる“電界集中”についても、当該角張っている部分上に又は下に積層される形で、膜厚の第1部分が存在しているので、顕著に低減される。よって、絶縁膜のカバレッジの良否によらず、電界集中によって耐電圧性が低下する事態を効果的に回避することも可能となる。
しかも、絶縁膜は、その中央部分については、第1部分のように厚膜ではなく、好ましくは第1部分以外の主な部分は全域に渡って第1部分より薄い均一膜厚を有するように構成されている。これにより、絶縁膜を無用に厚く構成する事態を回避できる。上述の如く絶縁膜において、耐電圧の上昇及び電界集中の低減という顕著なる効果を奏しつつも、絶縁膜を単純に厚くしてしまうことによる、例えばコンデンサ容量を低下させてしまうような事態は生じないので、本発明は実践上極めて優れている。
以上の結果、耐電圧性に優れており、例えば電極や配線上を絶縁膜を介して他の配線や電極が通過する基本構造を有する、例えばコンデンサ或いは蓄積容量等の各種の薄膜電子装置を実現できる。
本発明の薄膜電子装置の一の態様では、前記第1膜は、一方の容量電極を有し、前記第2膜は、前記一方の容量電極に、前記絶縁膜を誘電体膜として対向配置された他方の容量電極を有する。
この態様によれば、耐電圧性に優れた、コンデンサ或いは蓄積容量を実現できる。
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
以下本発明の各種実施形態を図面に基づいて説明する。
(薄膜半導体装置の第1実施形態)
本発明の薄膜半導体装置の第1実施形態について図1から図5を参照して説明する。本実施形態は、セルフアライン型であり且つトップゲート型のTFTに本発明を適用したものである。
本発明の薄膜半導体装置の第1実施形態について図1から図5を参照して説明する。本実施形態は、セルフアライン型であり且つトップゲート型のTFTに本発明を適用したものである。
先ず本発明の薄膜半導体装置としてのTFTの構成について図1から図3を参照して説明する。図1は、本実施形態に係るTFTの平面図であり、図2は、そのB−B’断面図であり、図3は、そのC−C’断面図である。
図1から図3において、TFTは、素子基板10上に、チャネル領域401Cと不純物がドープされたソース領域401S及びドレイン領域401Dとを含むと共に島状の平面パターンを有する半導体膜401と、チャネル領域401Cにゲート絶縁膜402を介して対向配置されたゲート電極403とを備える。素子基板10は、ガラス基板、、石英基板、半導体基板、樹脂基板等からなる。半導体膜401は、低温ポリシリコン膜、高温ポリシリコン膜、アモルファスシリコン膜、単結晶膜等からなる。ソース領域401S及びドレイン領域401Dは、TFTがNチャネル型であるか又はPチャネル型であるかに応じてP(リン)、B(ボロン)等の所定種類の不純物が高濃度にドープされることで、導電性を有するように構成されている。更に、ソース領域401S及びドレイン領域401Dには、不図示のソース電極及びドレイン電極、若しくは配線が夫々接続されている。ゲート絶縁膜402は、酸化シリコン膜、窒化シリコン膜、熱酸化膜等の単一層構造又は多層膜構造を有する絶縁膜から構成されている。ゲート電極403は、導電性のポリシリコン膜、導電性の金属膜等から構成されている。
本実施形態では特に、半導体膜401における島状の平面パターンの周辺領域上に形成された、ゲート絶縁膜402の周辺領域412は、そのうち周辺領域412とゲート電極403との層間に挟持される第1部分412eを含めて、局所的に厚く形成されている。具体的には、図1において周辺領域412より中央寄りの中央領域411及び反対に周辺領域412より外側の領域と比べて、ゲート絶縁膜402の周辺領域412が厚くなるように構成されている。これにより、半導体膜401の矩形の輪郭に沿って、城壁状に突出した凸部がゲート絶縁膜402の表面に形成されている。ゲート電極403は、第1部分412e上では、その凸状に応じて凸状に盛り上がっている(図3参照)。
次に図4及び図5を参照して、以上のように構成された本実施形態の作用について説明する。ここに図4(a)は、一の比較例における図3のゲート絶縁膜402の周辺領域412のうち第1部分412eに対応する部分付近の部分拡大断面図であり、図4(b)は、本実施形態の一具体例における図3のゲート絶縁膜402の周辺領域412のうち第1部分412e付近の部分拡大断面図である。図5(a)は、他の比較例における図3のゲート絶縁膜402の周辺領域412のうち第1部分412eに対応する部分付近の部分拡大断面図であり、図5(b)は、本実施形態の他の具体例における図3のゲート絶縁膜402の周辺領域412のうち第1部分412e付近の部分拡大断面図である。
図4(a)において、一の比較例は、図1から図3に示した本実施形態の構成と同様に、素子基板10上に、半導体層401’、ゲート絶縁膜402’及びゲート電極403を有するが、ゲート絶縁膜402’において、局所的に厚く形成された周辺領域412或いは第1部分412eが設けられていない。即ち、ゲート絶縁膜402’の周辺領域は、中央領域411(図1参照)と同じように均一な膜厚を有する。従って、一の比較例においては、ゲート絶縁膜402’の外縁に沿った周辺領域、即ち“外縁部”或いは“パターンエッジ部”では、ゲート絶縁膜402’のカバレッジが悪い(図4(a)中、部分501a参照)。この部分501aでは、半導体膜401’の段差に起因してゲート絶縁膜402’の膜質が基本的に悪い上に、ゲート電極403と半導体膜401’との距離が近接しており、耐電圧性に支障を来たし易い。しかも、半導体膜401’のエッジ部が、ゲート電極403に向かってゲート絶縁膜402’側に角張っているので、電界集中も起こり易い。
図4(b)に示すように、本実施形態の一具体例においても、同様に、半導体膜401の周辺領域では、ゲート絶縁膜402のカバレッジが悪い(図4(b)中、部分501b参照)。即ち、ゲート絶縁膜402の周辺領域412では、カバレッジが悪く、そのうち特にゲート電極403と半導体膜401との層間に挟持された第1部分412eでは、耐電圧性に支障を来たし易い。しかるに、本実施形態では、ゲート絶縁膜402のうち、第1部分412eを含めて周辺領域412は、局所的に厚く形成されている。従って、第1部分412eにおいては、絶縁膜としての機能が高められている。即ち、最も耐電圧に支障を来たす可能性の高い個所について(図4(b)中、部分501b参照)、ゲート絶縁膜402による絶縁機能を、高抵抗の第1部412eにおいて補っている。
このように本実施形態によれば、一の比較例の場合と同じくゲート絶縁膜402のカバレッジが、この第1部分412e付近で局所的に悪くても、一の比較例の場合とは異なり、ここでの耐電圧が顕著に上昇する。このため、オフリーク電流が低減する。
図5(a)において、他の比較例は、図1から図3に示した本実施形態の構成と同様に、素子基板10上に、半導体層401”、ゲート絶縁膜402”及びゲート電極403を有するが、ゲート絶縁膜402’において、局所的に厚く形成された周辺領域412或いは第1部分412eが設けられていない。即ち、ゲート絶縁膜402’の周辺領域は、中央領域411(図1参照)と同じように均一な膜厚を有する。但し、他の比較例においては、図4(a)に示した一の比較例の場合と異なり、半導体膜401”’の外縁に沿った周辺領域では、ゲート絶縁膜402”のカバレッジが悪くない。即ち、ゲート絶縁膜402”は、膜厚及び形状において、何らの欠陥はない。しかし、この場合にも、半導体膜401”のゲート絶縁膜402”の側に角張った個所502aでは、電界集中によって耐電圧性が低下する。このため、矢印503aの如き絶縁破壊が、半導体膜401”の他の個所と比べて生じやすい。
図5(b)に示すように、本実施形態の他の具体例においても同様に、半導体膜401のゲート絶縁膜402の側に角張った個所502bでは、電界集中は相対的には生じやすい。しかるに、第1部分412eは、周辺領域412の一部分として、ゲート絶縁膜402の他の部位と比べて膜厚が大きく、第1部分412eにおいては、ゲート絶縁膜402の絶縁膜としての機能は高められている。よって、電界集中による矢印503bの如き絶縁破壊は、第1部分412eによって、図5(a)の場合と比較して、格段に起こり難くなっている。
このように本実施形態によれば、他の比較例の場合と同じくゲート絶縁膜402のカバレッジが、この第1部分412e付近で良かったとしても、他の比較例の場合とは異なり、ここでの耐電圧が顕著に上昇する。このため、オフリーク電流が低減する。
尚、本実施形態では、周辺領域412のうち第1部分412e以外の部分についても、膜厚が大きく絶縁機能が高められているので、ゲート電極403から離れた周辺領域412において半導体膜401が角張っていることによる“電界集中”についても(図5参照)、当該角張っている部分における、厚膜の周辺領域412の存在によって、顕著に低減される。
以上の結果、本実施形態によれば、耐電圧性に優れており、オフリーク電流が低減された、TFTを実現できる。
(薄膜半導体装置の第1実施形態の製造方法)
次に以上のように構成される第1実施形態に係るTFTの製造方法について、図6を参照して説明する。ここに図6は、第1実施形態に係るTFTの製造方法を、図2に対応する個所における断面図として順を追って示す工程図である。
次に以上のように構成される第1実施形態に係るTFTの製造方法について、図6を参照して説明する。ここに図6は、第1実施形態に係るTFTの製造方法を、図2に対応する個所における断面図として順を追って示す工程図である。
図6において、先ず工程(1)では、素子基板10上に、CVD(Chemical Vapor Deposition)、エピタキシャル成長、貼り合わせ等によって、半導体膜を形成後、フォトリソグラフィ及びエッチングを用いたパターニングにより、所定の平面パターンを有する半導体膜401(図1参照)を形成する。
その後、工程(2)では、熱酸化、CVD等によって、ゲート絶縁膜401の一部となる第1絶縁膜402Lを素子基板10上の一面に形成する。
その後、工程(3)では、フォトリソグラフィ及びエッチングを用いたパターニングにより、第1絶縁膜402Lを、半導体膜401の周辺領域及び半導体膜401が形成されていない素子基板10上にのみ残す。即ち、中央領域411(図1参照)に対応する領域に形成された第1絶縁膜402については、エッチングにより除去する。但し、半導体膜401の周辺領域を覆う個所以外の個所については、第1絶縁膜402Lを除去することも可能である。
その後、工程(4)では、CVD等によって、ゲート絶縁膜401の一部となる第2絶縁膜402Uを素子基板10上の一面に形成する。これにより、第1絶縁膜402L及び第2絶縁膜402Uを含む多層構造を有するゲート絶縁膜402が形成される。即ち、ゲート絶縁膜402は、その周辺領域412が局所的に厚膜となるように形成される。
その後、工程(5)では、CVD、PVD、スパッタリング等により、ゲート電極403となる膜を素子基板10上の一面に形成後、フォトリソグラフィ及びエッチングを用いたパターニングにより、所定の平面パターンを有するゲート電極403(図1参照)を形成する。その後、ゲート電極403をマスクとして、即ちセルフアライン方式で、不純物ドープを行うことで、低抵抗化されたソース領域401S及びドレイン領域401D(図1参照)を形成し、洗浄等の後工程が行なわれる。
以上の結果、第1実施形態に係るTFTが、比較的効率良く且つ容易に製造される。
(薄膜半導体装置の第2実施形態)
本発明の薄膜半導体装置の第2実施形態について図7を参照して説明する。本実施形態は、第1実施形態の場合と同様に、セルフアライン型であり且つトップゲート型のTFTに本発明を適用したものである。但し、第2実施形態は、第1実施形態とは異なり、ダブルゲート型のTFTとして構築されている。図7は、本実施形態に係るTFTの平面図である。尚、図7において、図1から図6を参照して説明した第1実施形態と同様の構成要素については、同様の参照符号を付し、それらの説明については適宜省略する。
本発明の薄膜半導体装置の第2実施形態について図7を参照して説明する。本実施形態は、第1実施形態の場合と同様に、セルフアライン型であり且つトップゲート型のTFTに本発明を適用したものである。但し、第2実施形態は、第1実施形態とは異なり、ダブルゲート型のTFTとして構築されている。図7は、本実施形態に係るTFTの平面図である。尚、図7において、図1から図6を参照して説明した第1実施形態と同様の構成要素については、同様の参照符号を付し、それらの説明については適宜省略する。
図7において、TFTは、素子基板10上に、ゲート電極として並列配置された二つのゲート電極403a及び403bを有する。その他の構成については、第1実施形態の場合と同様である。
従って、第2実施形態によれば、ゲート電極403a及び403bと半導体膜401の周辺領域との層間に挟持された厚膜の周辺領域412の存在によって、ダブルゲート型のTFTにおいて、耐電圧性を向上させることができ、オフリーク電流を低減させることが可能となる。
(薄膜半導体装置の第3実施形態)
本発明の薄膜半導体装置の第3実施形態について図8を参照して説明する。本実施形態は、第1実施形態の場合と同様に、トップゲート型のTFTに本発明を適用したものである。但し、第2実施形態は、第1実施形態とは異なり、LDD型のTFTとして構築されている。図8は、本実施形態に係るTFTの平面図である。尚、図8において、図1から図6を参照して説明した第1実施形態と同様の構成要素については、同様の参照符号を付し、それらの説明については適宜省略する。
本発明の薄膜半導体装置の第3実施形態について図8を参照して説明する。本実施形態は、第1実施形態の場合と同様に、トップゲート型のTFTに本発明を適用したものである。但し、第2実施形態は、第1実施形態とは異なり、LDD型のTFTとして構築されている。図8は、本実施形態に係るTFTの平面図である。尚、図8において、図1から図6を参照して説明した第1実施形態と同様の構成要素については、同様の参照符号を付し、それらの説明については適宜省略する。
図8において、TFTは、半導体膜401のうちゲート電極403の直下に位置するチャネル領域に沿って且つチャネル領域に隣接して、LDD領域451及び452を有する。その他の構成については、第1実施形態の場合と同様である。
従って、第3実施形態によれば、LDD型のTFTにおいて、ゲート電極403と半導体膜401の周辺領域との層間に挟持された厚膜の周辺領域412の存在によって、耐電圧性を向上させることができ、オフリーク電流を低減させることが可能となる。
(薄膜半導体装置の第4実施形態)
本発明の薄膜半導体装置の第4実施形態について図9を参照して説明する。本実施形態は、第1実施形態の場合と同様に、トップゲート型のTFTに本発明を適用したものである。但し、第2実施形態は、第1実施形態とは異なり、LDD型且つダブルゲート型のTFTとして構築されている。図9は、本実施形態に係るTFTの平面図である。尚、図9において、図1から図6を参照して説明した第1実施形態又は図7を参照して説明した第2実施形態と同様の構成要素については、同様の参照符号を付し、それらの説明については適宜省略する。
本発明の薄膜半導体装置の第4実施形態について図9を参照して説明する。本実施形態は、第1実施形態の場合と同様に、トップゲート型のTFTに本発明を適用したものである。但し、第2実施形態は、第1実施形態とは異なり、LDD型且つダブルゲート型のTFTとして構築されている。図9は、本実施形態に係るTFTの平面図である。尚、図9において、図1から図6を参照して説明した第1実施形態又は図7を参照して説明した第2実施形態と同様の構成要素については、同様の参照符号を付し、それらの説明については適宜省略する。
図9において、TFTは、素子基板10上に、ゲート電極として並列配置された二つのゲート電極403a及び403bを有する。これら二つのゲート電極403a及び403bの間の領域412Cでは、その全域がLDD領域とされている。その他の構成については、第1実施形態の場合と同様である。
従って、第4実施形態によれば、LDD型且つダブルゲート型のTFTにおいて、ゲート電極403a及び403bと半導体膜401の周辺領域との層間に挟持された厚膜の周辺領域412の存在によって、耐電圧性を向上させることができ、オフリーク電流を低減させることが可能となる。
(薄膜半導体装置の第5実施形態)
本発明の薄膜半導体装置の第5実施形態について図10を参照して説明する。本実施形態は、第1実施形態の場合と同様に、トップゲート型のTFTに本発明を適用したものである。但し、第5実施形態は、第1実施形態とは異なり、LDD型且つダブルゲート型のTFTとして構築されている。図10は、本実施形態に係るTFTの平面図である。尚、図10において、図1から図6を参照して説明した第1実施形態又は図7を参照して説明した第2実施形態と同様の構成要素については、同様の参照符号を付し、それらの説明については適宜省略する。
本発明の薄膜半導体装置の第5実施形態について図10を参照して説明する。本実施形態は、第1実施形態の場合と同様に、トップゲート型のTFTに本発明を適用したものである。但し、第5実施形態は、第1実施形態とは異なり、LDD型且つダブルゲート型のTFTとして構築されている。図10は、本実施形態に係るTFTの平面図である。尚、図10において、図1から図6を参照して説明した第1実施形態又は図7を参照して説明した第2実施形態と同様の構成要素については、同様の参照符号を付し、それらの説明については適宜省略する。
図10において、TFTは、素子基板10上に、ゲート電極として並列配置された二つのゲート電極403a及び403bを有する。半導体膜401のうち平面的に見て、二つのゲート電極403a及び403bの間を占めるゲート間領域の中央部分411Cを除く、チャネル領域に沿って且つチャネル領域に隣接するLDD領域412Lが、設けられている。他方、ゲート間領域の中央部分411Cは、中央領域411と同じく、高濃度にドープされて低抵抗の領域とされている。その他の構成については、第1実施形態の場合と同様である。
従って、第5実施形態によれば、LDD型且つダブルゲート型のTFTにおいて、ゲート電極403a及び403bと半導体膜401の周辺領域との層間に挟持された厚膜の周辺領域412の存在によって、耐電圧性を向上させることができ、オフリーク電流を低減させることが可能となる。
(薄膜電子装置の実施形態)
本発明の薄膜電子装置の実施形態について図11及び図12を参照して説明する。本実施形態は、上述した薄膜半導体装置に係る実施形態におけるドレイン領域から延設された半導体膜部分から一方の容量電極が構成されている、蓄積容量(コンデンサ)に本発明を適用したものである。図11は、本実施形態に係る蓄積容量の平面図であり、図12は、そのD−D’断面図である。
本発明の薄膜電子装置の実施形態について図11及び図12を参照して説明する。本実施形態は、上述した薄膜半導体装置に係る実施形態におけるドレイン領域から延設された半導体膜部分から一方の容量電極が構成されている、蓄積容量(コンデンサ)に本発明を適用したものである。図11は、本実施形態に係る蓄積容量の平面図であり、図12は、そのD−D’断面図である。
図11及び図12において、蓄積容量70は、素子基板10上に、TFT30のドレイン領域1eから延設された第1容量電極701と、TFT30のゲート絶縁膜と同一の絶縁膜2からなる誘電体膜と、この誘電体膜を介して、第1容量電極701と対向配置されており且つTFT30のゲート電極3aと同一膜からなる第2容量電極3bとを備える。第2容量電極3bは、容量線300と一体的に形成されており、容量線300を介して所定電位の電源に電気的に接続されている。尚、TFT30は、ソース領域1b及びドレイン領域1e間に、二つのゲート3aを有するダブルゲート型且つトップゲート型のTFTとして構築されており、その具体的な構成は、例えば上述した第2実施形態(図6参照)、第4実施形態(図9参照)又は第5実施形態(図10参照)の如きである。本実施形態では、第1容量電極701が、本発明に係る「第1膜」の一例であり、第2容量電極3bが、本発明に係る「第2膜」の一例である。
本実施形態では特に、絶縁膜2のうち、第1容量電極701の周辺領域に対向す周辺領域412についても、やはり膜厚が大きくなるように構成されている。従って、本実施形態によれば、カバレッジが悪く、耐電圧性に支障を来たし易く且つ電界集中が発生しやすい、第1容量電極701の周辺領域では、前述した実施形態に係るTFT30を構成する半導体膜401の周辺領域の場合と同様に、膜厚の周辺領域412が、絶縁膜2における絶縁機能を補うように作用する。
このように本実施形態によれば、絶縁膜2のカバレッジが、第1容量電極701の周辺領域付近で局所的に悪くても、ここでの耐電圧が顕著に上昇する。或いは、絶縁膜2のカバレッジが、この領域付近で良かったとしても、ここでの耐電圧が顕著に上昇する。
以上の結果、本実施形態によれば、耐電圧性に優れた蓄積容量(コンデンサ)70を実現できる。
加えて、本実施形態では、第1容量電極701を半導体膜におけるソース領域1b及びドレイン領域1eと同一機会に形成することが可能となり、第2容量電極3bをゲート電極3aと同一機会に形成することが可能となり、誘電体膜をゲート絶縁膜と同一機会に形成することが可能となるので、TFT30と、そのドレイン1eに接続された蓄積容量70とを同一の素子基板10上に作り込む上で、製造工程上大変有利である。
(電気光学装置の実施形態)
本発明の電気光学装置の実施形態について図13から図15を参照して説明する。本実施形態は、前述した薄膜半導体装置に係る実施形態と前述した蓄積容量に係る実施形態とを各画素部に含んでなるアクティブマトリクス駆動方式の液晶装置に、本発明を適用したものである。
本発明の電気光学装置の実施形態について図13から図15を参照して説明する。本実施形態は、前述した薄膜半導体装置に係る実施形態と前述した蓄積容量に係る実施形態とを各画素部に含んでなるアクティブマトリクス駆動方式の液晶装置に、本発明を適用したものである。
先ず本実施形態における画素部の電気的な構成について図13を参照して説明する。ここに、図13は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素部における各種素子、配線等の等価回路である。
図13において、複数の画素部100aには、それぞれ、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
また、TFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。
画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板20に形成された対向電極21との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素部100aの単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素部100aの単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
なお、保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極21との間に形成される液晶容量と並列に蓄積容量70を付加する。例えば、画素電極9aの電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量70により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い電気光学装置を実現することができる。
本実施形態では特に、TFT30は、前述したTFT(図1から図10参照)の各種実施形態と同様の構成を有しており、蓄積容量70は、前述した蓄積容量(図11及び図12参照)の実施形態と同様の構成を有しており、夫々耐電圧が高い。また、本実施形態では、本発明に係る「配線」の一例が、走査線3a、データ線6a及び容量線300から構成されている。
次に、上述したような画素部100aの具体的な構成について、図14及び図15を参照して説明する。ここに、図14は、画素部100aの平面図であり、図15は、図14のA−A´断面図である。
図14において、素子基板10上には、上述したTFT30、走査線3a、データ線6a、蓄積容量70等のほか、透明電極8、反射電極9等が設けられている。
反射電極9は、素子基板10上に、マトリクス状に形成されており、これら各反射電極9に対し、透明電極8を介して、画素スイッチング用のTFT30が電気的に接続されている。また、反射電極9には、透過窓14が形成され、透過窓14に対応する領域は、透明電極8によって覆われている。このような反射電極9は、アルミニウムや銀、若しくはこれらの合金、又はチタン、窒化チタン、モリブデン、タンタル等との積層膜から構成されており、透明電極8は、ITO(インディウム・ティン・オキサイド)等から構成されている。
一方、反射電極9及び透明電極8の下には、図15に示すように、凹凸形成層13、及びその上層の凹凸層7(いずれも、図14では示されない)が形成されている。ここで凹凸形成層13及び凹凸層7は、例えば、有機系樹脂等の感光性樹脂からなり、特に前者は、基板面に点在するブロック塊を含むような形で形成される層であり、後者は、このような凹凸形成層13を含む基板の全面を覆うような形で形成される層である。したがって、凹凸層7の表面は、凹凸形成層13を構成するブロック塊の点在態様に応じて、いわば「うねる」こととなり、その結果、凹凸パターン9gが形成されることになる。図14においては、この凹凸パターン9gが円形状で示されており、該円形状の部分は、その他の部分に比べて、図14の紙面に向かってこちら側に突出した形となっていることを示している。即ち、当該円形状の部分における、図14の紙面に向かって向こう側には、凹凸層7、そして前記ブロック塊が形成されているのである(図15参照)。
このような構成を備える本実施形態の電気光学装置では、透明電極8及び透過窓14を利用することで、透過モードによる画像表示を行うことが可能となり、反射電極9並びに凹凸形成層13、凹凸層7及び凹凸パターン9gを利用することで、反射モードによる画像表示を行うことが可能となる。即ち、前者の構成により規定される領域は、図示されない内部光源から発せられた光を図14の紙面向こう側からこちら側に至るように透過させる透過領域であり、後者の構成により規定される領域は、紙面こちら側から前記反射電極9に至って反射した後、再び紙面こちら側に至らせるような反射領域となる。なお、後者の場合では特に、凹凸パターン9gによって光の散乱反射が起きるから、画像の視野角依存性を小さくすることができる。
さて、図14に戻り、反射電極9を形成する領域の縦横の境界に沿っては、データ線6a、走査線3a及び容量線300が形成され、TFT30は、データ線6a及び容量線300に対して接続されている。即ち、データ線6aは、コンタクトホールを介してTFT30の高濃度ソース領域1dに電気的に接続され、透明電極8は、コンタクトホール15及び中継層6bを介してTFT30の高濃度ドレイン領域1eに電気的に接続されている。また、TFT30のチャネル領域1a´に対向するように走査線3aが延在している。TFT30は、前述した第5実施形態(図10参照)の如き、LDD型且つダブルゲート型であり、半導体膜1におけるチャネル領域1a’の両脇に、低濃度のLDD領域1bを夫々備え、二つのゲート3a間には、高濃度の中央部分1cを備える。
尚、蓄積容量70は、画素スイッチング用のTFT30を形成するための半導体膜1の延設部分1fを導電化したものを第1容量電極701とし、この第1容量電極701に、走査線3aと同層であり且つ容量線300と一体的に形成された第2容量電極3bが、対向配置された構造になっている。
図15においては上記の他、素子基板10上に、厚さが100〜500nmのシリコン酸化膜(絶縁膜)からなる下地保護膜111が形成され、この下地保護膜111とTFT30の上に、厚さが300〜800nmのシリコン酸化膜からなる第1層間絶縁膜4、更に、第1層間絶縁膜4の上に厚さが100〜800nmのシリコン窒化膜からなる第2層間絶縁膜5(表面保護膜)、第3層間絶縁膜7等が形成されている。但し、場合により、この第2層間絶縁膜5は、形成してなくてもよい。また、素子基板10側には、その最上層として、配向膜16が形成されている。その他、図15においては、各種構成要素を電気的に接続するコンタクトホール等が設けられる。一方、対向基板20側には、画素部100a間のいわば隙間を縫うように延在する遮光膜23、基板全面に形成された対向電極21及び配向膜22が、この順に積層するように形成されている。そして、素子基板10及び対向基板20の間には、電気光学物質の一例たる液晶層50が挟持されている。
以上のように構成された本発明の電気光学装置によれば、耐電圧性に優れ且つオフリーク電流特性に優れたTFT30及び耐電圧性に優れた蓄積容量70によって、各画素部100aにおいて、アクティブマトリクス駆動を行えるので、高品位の画像表示を実現可能となる。
(電子機器)
次に、上述した電気光学装置が各種の電子機器に適用される場合について図16及び図17を参照して説明する。
次に、上述した電気光学装置が各種の電子機器に適用される場合について図16及び図17を参照して説明する。
先ず、この電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図16は、このパーソナルコンピュータの構成を示す斜視図である。図16において、コンピュータ1200は、キーボード1202を備えた本体部1204と、電気光学装置を用いて構成された表示ユニット1206とを備えている。
更に、この電気光学装置を、携帯電話に適用した例について説明する。図17は、この携帯電話の構成を示す斜視図である。図17において、携帯電話1300は、複数の操作ボタン1302と共に電気光学装置を備えるものである。尚、図17中、電気光学装置には符号1005を付して示してある。
この他にも、電気光学装置は、ノート型のパーソナルコンピュータ、PDA、テレビ、ビューファインダ、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、POS端末、タッチパネルを備えた装置等に、更にはプリンタ、コピー、ファクシミリなどの画像形成装置における露光用ヘッド等に適用することができる。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、及び薄膜電子装置もまた、本発明の技術的範囲に含まれるものである。
10…素子基板、30…TFT、70…蓄積容量、100a…画素部、401…半導体膜、401S…ソース領域、401D…ドレイン領域、402…ゲート絶縁膜、403、403a、403b…ゲート電極、411…中央領域、412…周辺領域、412e…第1部分、412L、451、452…LDD領域
Claims (12)
- チャネル領域、ソース領域及びドレイン領域を含むと共に島状の平面パターンを有する半導体膜と、
該半導体膜の上又は下に積層されたゲート絶縁膜と、
該ゲート絶縁膜を介して前記チャネル領域に対向配置されたゲート電極と
を備えており、
前記半導体膜は、前記島状の平面パターンの外周辺に沿う周辺領域と、該周辺領域で囲まれた中央領域とから構成され、
前記周辺領域と前記ゲート電極との層間に挟持される前記ゲート絶縁膜の第1部分は、前記中央領域に重なる領域における前記ゲート絶縁膜の中央部分よりも厚く形成されていることを特徴とする薄膜半導体装置。 - 前記第1部分を含めて前記周辺領域上又は下に積層された前記ゲート絶縁膜の周辺部分は、前記中央部分よりも厚く形成されていることを特徴とする請求項1に記載の薄膜半導体装置。
- 当該薄膜半導体装置は、LDD(Lightly Doped Drain)型の薄膜トランジスタとして構成されていることを特徴とする請求項1に記載の薄膜半導体装置。
- 当該薄膜半導体装置は、前記ゲート電極として並列配置された二つのゲート電極を有するダブルゲート型の薄膜トランジスタとして構成されていることを特徴とする請求項1に記載の薄膜半導体装置。
- 当該薄膜半導体装置は、前記ダブルゲート型であって且つ、LDD(Lightly Doped Drain)型の薄膜トランジスタとして構成されていることを特徴とする請求項4に記載の薄膜半導体装置。
- 前記半導体膜は、前記ソース領域及び前記ドレイン領域の少なくとも一方の領域が延設されてなる一方の容量電極を更に含み、
前記一方の容量電極に、誘電体膜として前記ゲート絶縁膜と同一膜を介して対向配置される他方の容量電極を更に備えており、
前記同一膜は、前記周辺領域と前記他方の容量電極との層間に挟持される第2部分において、前記中央部分よりも厚く形成されていることを特徴とする請求項1から5のいずれか一項に記載の薄膜半導体装置。 - 前記他方の容量電極は、前記ゲート電極と同一層から形成されていることを特徴とする請求項6に記載の薄膜半導体装置。
- 請求項1から7のいずれか一項に記載の薄膜半導体装置及び該薄膜半導体装置により制御される表示素子を夫々含む複数の画素部と、
該複数の画素部を駆動するために前記薄膜半導体装置に電気的に接続された配線と
を備えたことを特徴とする電気光学装置。 - 請求項8に記載の電気光学装置を具備することを特徴とする電子機器。
- 基板上に島状の平面パターンを有する半導体膜を形成する工程と、
該半導体膜上に第1絶縁膜を形成する工程と、
該第1絶縁膜を、少なくとも前記半導体膜における前記島状の平面パターンの周辺領域に選択的に残すようにエッチングを施す工程と、
該エッチングが施された後における前記第1絶縁膜上及び前記半導体膜上に、第2絶縁膜を形成する工程と、
該第2絶縁膜上にゲート電極を形成する工程と、
を備えたことを特徴とする薄膜半導体装置の製造方法。 - 島状の平面パターンを有する導電性の第1膜と、
該第1膜の上又は下に積層された絶縁膜と、
該絶縁膜を介して前記第1膜に対向配置された所定の平面パターンを有する導電性の第2膜と
を備えており、
前記第1膜は、前記島状の平面パターンの外周辺に沿う周辺領域と、該周辺領域で囲まれた中央領域とから構成され、
前記周辺領域と前記第2膜との層間に挟持される前記絶縁膜の第1部分は、前記中央領域に重なる領域における前記絶縁膜の中央部分よりも厚く形成されていることを特徴とする薄膜電子装置。 - 前記第1膜は、一方の容量電極を有し、
前記第2膜は、前記一方の容量電極に、前記絶縁膜を誘電体膜として対向配置された他方の容量電極を有することを特徴とする請求項13に記載の薄膜電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004288700A JP2006108149A (ja) | 2004-09-30 | 2004-09-30 | 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、及び薄膜電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004288700A JP2006108149A (ja) | 2004-09-30 | 2004-09-30 | 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、及び薄膜電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006108149A true JP2006108149A (ja) | 2006-04-20 |
Family
ID=36377554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004288700A Withdrawn JP2006108149A (ja) | 2004-09-30 | 2004-09-30 | 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、及び薄膜電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006108149A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008058850A (ja) * | 2006-09-04 | 2008-03-13 | Mitsubishi Electric Corp | 表示装置とその製造方法 |
JP2010039229A (ja) * | 2008-08-06 | 2010-02-18 | Hitachi Displays Ltd | 表示装置 |
-
2004
- 2004-09-30 JP JP2004288700A patent/JP2006108149A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008058850A (ja) * | 2006-09-04 | 2008-03-13 | Mitsubishi Electric Corp | 表示装置とその製造方法 |
JP2010039229A (ja) * | 2008-08-06 | 2010-02-18 | Hitachi Displays Ltd | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8071985B2 (en) | Display device and method of manufacturing the same | |
US10976630B2 (en) | Display device | |
US20110134045A1 (en) | Method of fabricating an organic electroluminescent device and system of displaying images | |
US20100136754A1 (en) | Thin film transistor and method of fabricating thin film transistor substrate | |
US7616267B2 (en) | Pixel structure for flat panel display | |
US20110263053A1 (en) | Method for manufacturing pixel structure | |
JP2018125340A (ja) | 表示装置 | |
US8158986B2 (en) | System for display images and fabrication method thereof | |
US11043545B2 (en) | Display substrate, fabricating method thereof, and display device | |
US20100187536A1 (en) | Array substrate for liquid crystal display and method for fabricating the same | |
US20220293640A1 (en) | Display device | |
US8624255B2 (en) | Array substrate and method of fabricating the same | |
JP5437895B2 (ja) | 表示装置及びその製造方法 | |
JP4905136B2 (ja) | 液晶装置 | |
CN114256314A (zh) | 显示基板及其制备方法、显示装置 | |
US8049847B2 (en) | Pixel structure of transflective liquid crystal display array substrate and method for fabricating the same | |
JP2008177457A (ja) | 半導体装置の製造方法、電気光学装置の製造方法、およびハーフトーンマスク | |
US11574592B2 (en) | Display device | |
CN213752709U (zh) | 阵列基板及显示装置 | |
JP2006108149A (ja) | 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、及び薄膜電子装置 | |
US11532679B2 (en) | Method of fabricating array substrate, array substrate, and display apparatus | |
US8576207B2 (en) | Self-emission type display and method for fabricating the same | |
JP2006100506A (ja) | 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、及び薄膜電子装置 | |
JP2009199029A (ja) | 電気光学装置、電子機器 | |
JP6488328B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071204 |