JP2006108126A - Printed wiring board and its manufacturing method - Google Patents

Printed wiring board and its manufacturing method Download PDF

Info

Publication number
JP2006108126A
JP2006108126A JP2004288270A JP2004288270A JP2006108126A JP 2006108126 A JP2006108126 A JP 2006108126A JP 2004288270 A JP2004288270 A JP 2004288270A JP 2004288270 A JP2004288270 A JP 2004288270A JP 2006108126 A JP2006108126 A JP 2006108126A
Authority
JP
Japan
Prior art keywords
resistor
layers
printed wiring
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004288270A
Other languages
Japanese (ja)
Other versions
JP4433971B2 (en
Inventor
Mitsuteru Endo
充輝 遠藤
Kenji Kawamoto
憲治 河本
Akihiko Furuya
明彦 古屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2004288270A priority Critical patent/JP4433971B2/en
Publication of JP2006108126A publication Critical patent/JP2006108126A/en
Application granted granted Critical
Publication of JP4433971B2 publication Critical patent/JP4433971B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the size of a resistive element and to prevent a decline in reliability due to a difference in level, etc. <P>SOLUTION: The printed wiring board comprises a substrate 20, an insulating layer 30 formed on the substrate 20, a pair of second interconnection layers 90A and 90B selectively formed on the insulating film 30. The printed wiring board includes, inside the insulating layer 30, a pair of first interconnection layers 40A and 40B selectively formed on the substrate 20, a pair of conductive layers 50A and 50B which are formed between the first interconnection layers 40A and 40B by half-etching the first interconnection layers 40A and 40B, noble metal layers 60A and 60B so formed as to cover part of the conductive layers 50A and 50B, resistor 70 formed in close contact with the noble metal layers 60A and 60B between the conductive layers 50A and 50B, and connection layer 80 for electrically connecting the first interconnection layers 40A and 40B and the second interconnection layers 90A and 90B. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、例えばLCR等の受動素子を予め内蔵したプリント配線板およびその製造方法に係り、特に、内蔵する抵抗素子のサイズを縮小でき、且つ段差や凹凸に起因した信頼性の低下を阻止し得るプリント配線板及びその製造方法に関する。   The present invention relates to a printed wiring board in which passive elements such as LCR are embedded in advance and a method for manufacturing the same, and in particular, the size of a built-in resistance element can be reduced and a decrease in reliability due to a step or unevenness is prevented. The present invention relates to a printed wiring board to be obtained and a manufacturing method thereof.

近年、電子機器の高性能化・小型化の要求に伴い、回路部品の高密度化・高機能化が一層進んでいる。例えば、プリント配線板に電子部品を実装する場合、実装密度を高めつつ、ノイズ低減機能を持たせるためにコンデンサ素子(C)、レジスタ素子(R)、インダクタ素子(L)等の受動素子を基板に内蔵した構造のプリント配線板が用いられている。   In recent years, with the demand for higher performance and smaller size of electronic devices, the density and functionality of circuit components have been further increased. For example, when an electronic component is mounted on a printed wiring board, a passive element such as a capacitor element (C), a resistor element (R), or an inductor element (L) is used as a substrate in order to provide a noise reduction function while increasing the mounting density. A printed wiring board with a built-in structure is used.

このようなプリント配線板では、受動素子を内蔵するため、通常の受動素子に比べて小型の受動素子が望まれている。例えば、プリント配線板に内蔵するために適した構造の抵抗素子としては、抵抗素子電極(導電層)間に、抵抗材料を配置した構造の抵抗素子が広く知られている。抵抗体の配置方法としては、めっきや抵抗性金属箔の積層後、エッチング等でパターニングする方法(例えば、特許文献1参照。)と、配線回路(配線層)及び抵抗素子電極(導電層)形成後に樹脂系の抵抗体をスクリーン印刷等によって部分的に積層する方法(例えば、特許文献2参照。)がある。このうち後者の方法は、前者の方法に比べて、材料を効率的に使用でき、工程を少なくできるという利点がある。   Since such a printed wiring board incorporates a passive element, a passive element that is smaller than a normal passive element is desired. For example, as a resistance element having a structure suitable for being incorporated in a printed wiring board, a resistance element having a structure in which a resistance material is disposed between resistance element electrodes (conductive layers) is widely known. As a method for arranging the resistors, a method of patterning by etching or the like after plating or resistive metal foil is laminated (for example, refer to Patent Document 1), and a wiring circuit (wiring layer) and a resistance element electrode (conductive layer) are formed. There is a method of partially laminating a resin-based resistor later by screen printing or the like (for example, see Patent Document 2). Of these, the latter method has the advantage that the material can be used more efficiently and the number of steps can be reduced compared to the former method.

ところが、後者の方法により抵抗素子を形成した場合、図6に示すように、銅配線の一部よりなる抵抗素子電極(導電層)120A,120Bとカーボンペーストよりなる抵抗体130が直接接触するため、界面の接触抵抗の影響が大きくなる。特に、高温高湿条件下(気温40℃、相対湿度95%)では、界面の腐食等により抵抗値が大きく増加する(例えば、非特許文献1参照。)。   However, when the resistance element is formed by the latter method, as shown in FIG. 6, the resistance element electrodes (conductive layers) 120A and 120B made of a part of the copper wiring and the resistor 130 made of carbon paste are in direct contact with each other. The influence of the contact resistance at the interface is increased. In particular, under high temperature and high humidity conditions (temperature 40 ° C., relative humidity 95%), the resistance value greatly increases due to interface corrosion or the like (see, for example, Non-Patent Document 1).

そこで、図7に示すように、抵抗素子電極(導電層)120A,120Bと抵抗体130の間に電気的接続性に優れた銀ペースト140A,140Bを挟むことにより、界面の接触抵抗を抑えた構造の抵抗素子が考案されている。また、抵抗素子電極部(導電層)120A,120Bに金めっき処理を施した抵抗素子などもある(例えば、特許文献3参照。)。   Therefore, as shown in FIG. 7, the contact resistance at the interface is suppressed by sandwiching the silver pastes 140A and 140B having excellent electrical connectivity between the resistance element electrodes (conductive layers) 120A and 120B and the resistor 130. A resistive element having a structure has been devised. In addition, there is a resistive element in which the resistive element electrode portions (conductive layers) 120A and 120B are subjected to gold plating (see, for example, Patent Document 3).

このように抵抗素子電極部(導電層)120A,120Bと抵抗体130の間に銀ペースト140A,140Bを配置した構造にすることにより、界面の接触抵抗の影響を抑えた抵抗素子を形成することができる。
特開2003−168851号公報 特開平1−295482号公報 特開平11−340633号公報 師岡 功: "埋め込み受動部品技術に使用されるポリマー抵抗体", エレクトロニクス実装学会誌,VOL.6,NO.4,pp.294−299,2003
In this way, by forming a structure in which the silver pastes 140A and 140B are disposed between the resistance element electrode portions (conductive layers) 120A and 120B and the resistor 130, a resistance element in which the influence of the contact resistance at the interface is suppressed is formed. Can do.
JP 2003-168851 A JP-A-1-295482 Japanese Patent Laid-Open No. 11-340633 Isao Shioka: "Polymer resistor used in embedded passive component technology", Journal of Japan Institute of Electronics Packaging, VOL. 6, NO. 4, pp. 294-299, 2003

しかしながら、図7に示した構造のプリント配線板では、抵抗体130の長さが各抵抗素子電極120A,120B上及び各抵抗素子電極120A,120Bの内側に印刷された銀ペースト140Aと銀ペースト140B間の距離となるため、銀ペースト140A,140Bの印刷精度が抵抗素子の長さに影響する。なお、銀ペースト140A,140Bは、互いに段差を有する抵抗素子電極120A,120Bと基板110とに印刷されるので、多少、印刷精度が低下する場合が生じてしまう。そのため、エッチングで形成した抵抗素子電極120A,120B間の距離が抵抗体130の長さとなる図6の構造に比べ、抵抗素子の長さを設計値に合わせ込むことが難しい。この設計値への合わせ込みの精度をあげるには抵抗体のレーザトリミングを行う必要がある。しかしながら、基板110上の全てをレーザトリミングにより修正することは煩雑であり、コストがかかる。また、あまりに大きく規格から外れた素子は電気的特性が悪くなるので修正ができない等の問題もあって、現実的でない。まとめると、図7に示した構造は、段差に起因して銀ペースト140A,140Bの印刷精度が低下し、抵抗体130の長さが設計値から外れ、信頼性を低下させてしまうことを現実には避けられない状況にある。   However, in the printed wiring board having the structure shown in FIG. 7, the length of the resistor 130 is the silver paste 140A and the silver paste 140B printed on the resistance element electrodes 120A and 120B and inside the resistance element electrodes 120A and 120B. Therefore, the printing accuracy of the silver pastes 140A and 140B affects the length of the resistance element. Since the silver pastes 140A and 140B are printed on the resistance element electrodes 120A and 120B and the substrate 110 having steps, the printing accuracy may be slightly reduced. Therefore, it is difficult to adjust the length of the resistance element to the design value as compared with the structure of FIG. 6 in which the distance between the resistance element electrodes 120A and 120B formed by etching is the length of the resistor 130. In order to increase the accuracy of adjustment to this design value, it is necessary to perform laser trimming of the resistor. However, correcting everything on the substrate 110 by laser trimming is cumbersome and costly. Also, an element that is too large and deviated from the standard is unrealistic due to problems such as an inability to be corrected because the electrical characteristics deteriorate. In summary, the structure shown in FIG. 7 is that the printing accuracy of the silver pastes 140A and 140B is reduced due to the step, and the length of the resistor 130 is out of the design value, and the reliability is lowered. Is in an unavoidable situation.

また、抵抗体130と抵抗素子電極120A,120Bの間に銀ペースト140A,140Bを挟むと抵抗素子のサイズが大きくなるという問題点がある。   Further, when the silver pastes 140A and 140B are sandwiched between the resistor 130 and the resistor element electrodes 120A and 120B, there is a problem that the size of the resistor element increases.

また、良導電性を実現するために銀フィラーが高充填されている銀ペースト140A,140Bを、抵抗素子電極120A,120Bと樹脂基板110上の段差部分150にスクリーン印刷するため、サーマルサイクル試験で段差部分150にクラック151が生じる心配があり、抵抗素子の信頼性を低下させる可能性がある。   In addition, in order to achieve good conductivity, silver pastes 140A and 140B highly filled with silver filler are screen-printed on the resistance element electrodes 120A and 120B and the stepped portion 150 on the resin substrate 110. There is a concern that a crack 151 may occur in the stepped portion 150, which may reduce the reliability of the resistance element.

また、配線の凹凸が存在する樹脂基板110上に銀ペースト140A,140Bあるいは抵抗体130をスクリーン印刷するため、印刷時に銀ペーストあるいはカーボンペーストのにじみや飛散等が起こり易い。よって、抵抗素子間あるいは抵抗素子配線間の密度を上げることが難しく、また、絶縁に対する信頼性を低下させ易い。   Further, since the silver pastes 140A and 140B or the resistor 130 are screen-printed on the resin substrate 110 on which the wiring unevenness exists, the silver paste or carbon paste is likely to bleed or scatter during printing. Therefore, it is difficult to increase the density between the resistance elements or between the resistance element wirings, and it is easy to reduce the reliability of insulation.

本発明は上記実情に鑑みてなされたもので、内蔵する抵抗素子のサイズを縮小でき、且つ段差や凹凸に起因した信頼性の低下を阻止し得るプリント配線板及びその製造方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and provides a printed wiring board capable of reducing the size of a built-in resistance element and preventing deterioration in reliability due to a step or unevenness and a method for manufacturing the same. Objective.

請求項1に対応する発明は、基板と、前記基板上に選択的に形成された1対の配線層と、前記各配線層の一部がハーフエッチングされて形成された1対の導電層と、前記各導電層を被覆するようにめっき形成された1対の貴金属層と、前記各導電層を電気的に接続するように前記各貴金属層上及び前記導電層間の基板上に選択的に印刷されて形成された抵抗体とを有するプリント配線板である。   The invention corresponding to claim 1 includes a substrate, a pair of wiring layers selectively formed on the substrate, and a pair of conductive layers formed by partially etching each of the wiring layers. A pair of noble metal layers plated to cover each conductive layer, and selectively printing on each noble metal layer and the substrate between the conductive layers so as to electrically connect each conductive layer And a printed wiring board having a resistor formed in this manner.

請求項2に対応する発明は、請求項1に対応するプリント配線板において、前記各貴金属層は銀めっき膜からなるプリント配線板である。   The invention corresponding to claim 2 is the printed wiring board corresponding to claim 1, wherein each of the noble metal layers is a printed wiring board made of a silver plating film.

請求項3に対応する発明は、請求項1または請求項2に対応するプリント配線板において、前記各導電層の表面は粗面化処理されているプリント配線板である。   The invention corresponding to claim 3 is the printed wiring board corresponding to claim 1 or claim 2, wherein the surface of each conductive layer is roughened.

請求項4に対応する発明は、基板上に選択的に1対の配線層を形成する工程と、前記各配線層の一部を露出させる第1開口部を有して前記各配線層を被覆するレジスト層を前記基板上に選択的に形成する工程と、前記第1開口部内の前記各配線層をハーフエッチングして1対の導電層を形成する工程と、前記ハーフエッチングされた各導電層の一部に1対の貴金属層を形成する工程と、前記貴金属層の形成後、前記レジスト層を除去する工程と、前記各導電層間の基板上及び前記各貴金属層上に抵抗体を形成する工程とを備えたプリント配線板の製造方法である。   The invention corresponding to claim 4 includes a step of selectively forming a pair of wiring layers on a substrate and a first opening that exposes a part of each wiring layer to cover each wiring layer. A step of selectively forming a resist layer on the substrate, a step of half-etching the wiring layers in the first opening to form a pair of conductive layers, and the half-etched conductive layers Forming a pair of noble metal layers on a part of the substrate, removing the resist layer after forming the noble metal layer, and forming a resistor on the substrate between the conductive layers and on the noble metal layers. A printed wiring board manufacturing method comprising the steps.

請求項5に対応する発明は、請求項4に対応するプリント配線板の製造方法において、前記各貴金属層を形成する工程は、当該各貴金属層としての銀めっき膜を銀めっき処理により形成する工程を含んでいるプリント配線板の製造方法である。   The invention corresponding to claim 5 is the method of manufacturing a printed wiring board corresponding to claim 4, wherein the step of forming each noble metal layer is a step of forming a silver plating film as each noble metal layer by a silver plating process. Is a method of manufacturing a printed wiring board containing

請求項6に対応する発明は、請求項4または請求項5に対応するプリント配線板の製造方法において、前記ハーフエッチングする工程と前記貴金属層を形成する工程との間に、前記ハーフエッチングされた各導電層を粗面化処理する工程を更に具備したプリント配線板の製造方法である。   The invention corresponding to claim 6 is the method of manufacturing a printed wiring board corresponding to claim 4 or claim 5, wherein the half etching is performed between the half etching step and the step of forming the noble metal layer. It is the manufacturing method of the printed wiring board which further comprised the process of roughening each conductive layer.

<作用>
従って、請求項1に対応する発明は以上のような手段を講じたことにより、各導電層の一部を被覆するようにめっき形成された1対の貴金属層と、各導電層間に各貴金属層上に形成された抵抗体とを備えた構成により、従来の図7に示した構造に比べ、各導電層間の基板上には貴金属層を印刷しないことから、抵抗素子のサイズを縮小しつつ、段差に起因した印刷精度の低下を解消できる。更に、予め各導電層をハーフエッチングで薄くしたので、配線の凹凸に起因した印刷精度の低下をも阻止できる。よって、内蔵する抵抗素子のサイズを縮小でき、且つ段差や凹凸に起因した信頼性の低下を阻止することができる抵抗素子を内蔵したプリント配線板を提供することができる。
<Action>
Therefore, in the invention corresponding to claim 1, by taking the above-mentioned means, a pair of noble metal layers plated so as to cover a part of each conductive layer, and each noble metal layer between each conductive layer Compared to the conventional structure shown in FIG. 7, the structure including the resistor formed on the upper portion does not print the noble metal layer on the substrate between the conductive layers. It is possible to eliminate the decrease in printing accuracy caused by the level difference. Furthermore, since each conductive layer is thinned by half etching in advance, it is possible to prevent a decrease in printing accuracy due to the unevenness of the wiring. Therefore, it is possible to provide a printed wiring board having a built-in resistor element that can reduce the size of the built-in resistor element and can prevent a decrease in reliability due to a step or unevenness.

請求項2に対応する発明は、各貴金属層としては銀めっき膜からなるプリント配線板であるので、他の貴金属に比べ安価にもかかわらず特性のバランスが良い傾向がある。よって、請求項1に対応する作用に加え、安価で且つ特性に優れた抵抗素子を内蔵したプリント配線板を提供することができる。   Since the invention corresponding to claim 2 is a printed wiring board made of a silver plating film as each noble metal layer, there is a tendency that the balance of the characteristics is good in spite of its low cost compared with other noble metals. Therefore, in addition to the operation corresponding to claim 1, it is possible to provide a printed wiring board that incorporates a resistor element that is inexpensive and has excellent characteristics.

請求項3に対応する発明は、各導電層の表面が粗面化処理されているので、請求項1,2に対応する作用に加え、抵抗体の密着性が向上し、信頼性に優れた抵抗素子を内蔵したプリント配線板を提供することができる。   In the invention corresponding to claim 3, since the surface of each conductive layer is roughened, in addition to the action corresponding to claims 1 and 2, the adhesion of the resistor is improved and the reliability is excellent. A printed wiring board having a built-in resistance element can be provided.

請求項4に対応する発明は、ハーフエッチングされた各導電層間に各貴金属層に密着するように抵抗体を形成する工程を備えているので、導電層がハーフエッチングにより薄くなり印刷精度がよく、精度よく貴金属層を形成することができる。   Since the invention corresponding to claim 4 includes a step of forming a resistor so that each noble metal layer is in close contact with each half-etched conductive layer, the conductive layer is thinned by half-etching, and the printing accuracy is good. A noble metal layer can be formed with high accuracy.

また、各導電層間の基板上には貴金属層を印刷しないことから、抵抗素子のサイズを縮小することができる。よって、抵抗素子のサイズを縮小でき、且つ段差や凹凸に起因した信頼性の低下を阻止できる抵抗素子を内蔵したプリント配線板を提供することができる。   In addition, since the noble metal layer is not printed on the substrate between the conductive layers, the size of the resistance element can be reduced. Therefore, it is possible to provide a printed wiring board having a built-in resistance element that can reduce the size of the resistance element and prevent a decrease in reliability due to a step or unevenness.

請求項5に対応する発明は、貴金属層を形成する工程としては銀めっき膜を形成しているので、請求項4に対応する作用に加え、他の貴金属に比べ安価にもかかわらず特性のバランスが良いプリント配線板を製造することができる。   In the invention corresponding to claim 5, since the silver plating film is formed as the step of forming the noble metal layer, in addition to the action corresponding to claim 4, the balance of characteristics despite the low cost compared to other noble metals. A good printed wiring board can be manufactured.

請求項6に対応する発明は、ハーフエッチングされた各導電層を粗面化処理する工程を更に具備しているので、請求項4,5に対応する作用に加え、抵抗体の密着性が向上し、信頼性に優れた抵抗素子を内蔵したプリント配線板を提供することができる。   Since the invention corresponding to claim 6 further includes a step of roughening each half-etched conductive layer, in addition to the action corresponding to claims 4 and 5, the adhesion of the resistor is improved. In addition, it is possible to provide a printed wiring board having a built-in resistance element with excellent reliability.

以上説明したように本発明によれば、内蔵する抵抗素子のサイズを縮小でき、且つ段差や凹凸に起因した信頼性の低下を阻止し得るプリント配線板及びその製造方法を提供することができる。   As described above, according to the present invention, it is possible to provide a printed wiring board capable of reducing the size of a built-in resistance element and preventing a decrease in reliability due to a step or unevenness and a method for manufacturing the same.

以下、本発明の一実施形態について図面を参照しながら説明する。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

図1は本発明の一実施形態に係るプリント配線板の構造の一例を示す断面図である。このプリント配線板10は、基板20と、基板20上に形成された絶縁層30と、絶縁層30上に選択的に形成された1対の第2配線層90A,90Bとを備えている。   FIG. 1 is a sectional view showing an example of the structure of a printed wiring board according to an embodiment of the present invention. The printed wiring board 10 includes a substrate 20, an insulating layer 30 formed on the substrate 20, and a pair of second wiring layers 90 </ b> A and 90 </ b> B selectively formed on the insulating layer 30.

また、プリント配線板10は、絶縁層30内に、抵抗素子11を有しており、基板20上に選択的に形成された1対の第1配線層40A,40Bと、第1配線層40Aと第1配線層40B間に各第1配線層40A,40Bに対してハーフエッチングされて形成された1対の導電層50A,50Bと、各導電層50A,50Bの一部を被覆するように形成された1対の貴金属層60A,60Bと、各導電層50A,50B間に各貴金属層60A,60Bに密着するように形成された抵抗体70とを備えている。ここで、抵抗素子のための導電層は少なくとも1対設けられていればよく、必要とする抵抗素子の数だけ設けることができる。さらにキャパシタの電源やインダクタを同時に作りこんでも良い。   Further, the printed wiring board 10 includes the resistance element 11 in the insulating layer 30, and a pair of first wiring layers 40 </ b> A and 40 </ b> B selectively formed on the substrate 20 and the first wiring layer 40 </ b> A. A pair of conductive layers 50A and 50B formed by half-etching each of the first wiring layers 40A and 40B between the first wiring layer 40B and a part of each of the conductive layers 50A and 50B. A pair of formed noble metal layers 60A and 60B, and a resistor 70 formed so as to be in close contact with the noble metal layers 60A and 60B between the conductive layers 50A and 50B. Here, it is sufficient that at least one pair of conductive layers for the resistance elements is provided, and as many resistance layers as necessary can be provided. Furthermore, a capacitor power supply and an inductor may be formed at the same time.

また、この抵抗素子11は、接続層80A,80Bにより、各第1配線層40A,40Bと各第2配線層90A,90Bとが電気的に接続されている。ここで、第1配線層40A,40Bと第2配線層90A,90Bとが接続層で接続されているものとしたが、これに限らず、どこかで導通がとれていれば良く、例えば接続層は基板を貫通して下方から第1配線層40A,40Bに接続していてもよく、導電層に直接接続してもよい。   Further, in the resistance element 11, the first wiring layers 40A and 40B and the second wiring layers 90A and 90B are electrically connected by the connection layers 80A and 80B. Here, the first wiring layers 40A and 40B and the second wiring layers 90A and 90B are connected by the connection layer. However, the present invention is not limited to this. The layer may penetrate the substrate and be connected to the first wiring layers 40A and 40B from below or may be directly connected to the conductive layer.

なお、抵抗素子11は、抵抗体70、導電層50A,50B及び貴金属層60A,60Bを備えている。   The resistance element 11 includes a resistor 70, conductive layers 50A and 50B, and noble metal layers 60A and 60B.

基板20は、絶縁層30が形成される樹脂基板である。また、基板20上に、抵抗素子11を備えている。   The substrate 20 is a resin substrate on which the insulating layer 30 is formed. In addition, the resistance element 11 is provided on the substrate 20.

絶縁層30は、プリプレグ,樹脂付き銅箔,ビルドアップ基板用絶縁樹脂フィルムあるいはワニスのいずれの形態であっても構わないが、プリント配線板10に内蔵される抵抗素子11の埋め込み性、作業性等を考慮するとビルドアップ基板用絶縁樹脂フィルムを用いることが好ましい。また、一般にエポキシ樹脂等の熱硬化性樹脂は硬化温度が高くなるほど架橋密度が高くなる傾向にあり、例えば一度硬化させた抵抗体70をさらに高い温度で加熱すると熱硬化性樹脂の硬化が進行し、抵抗値が下がる傾向にある。従って、抵抗素子11のプリント配線板10への内蔵前後での抵抗値の変化を少なくする観点から、絶縁樹脂のプレス・ラミネート・硬化等における最高到達温度は抵抗体70の硬化時における最高到達温度よりも低いことが好ましい。   The insulating layer 30 may be in the form of a prepreg, a resin-coated copper foil, an insulating resin film for a build-up board, or a varnish, but the embedding property and workability of the resistance element 11 built in the printed wiring board 10 In view of the above, it is preferable to use an insulating resin film for build-up substrates. In general, a thermosetting resin such as an epoxy resin tends to have a higher crosslinking density as the curing temperature becomes higher. For example, when the resistor 70 that has been cured once is heated at a higher temperature, the curing of the thermosetting resin proceeds. The resistance value tends to decrease. Therefore, from the viewpoint of reducing the change in the resistance value before and after the resistance element 11 is embedded in the printed wiring board 10, the maximum temperature achieved during pressing, laminating, and curing of the insulating resin is the maximum temperature achieved when the resistor 70 is cured. Is preferably lower.

第1配線層40A,40Bは、絶縁層30内であって、基板20上に形成される導体回路の配線であり、例えば銅により形成されるものである。なお、第1配線層40A,40Bは、図2(上面図)に概念を示すように、導電層50A,50Bと電気的に接続され、プリント配線板10上の電気回路の一部として機能する。   The first wiring layers 40A, 40B are conductor circuit wirings formed on the substrate 20 in the insulating layer 30, and are formed of, for example, copper. The first wiring layers 40A and 40B are electrically connected to the conductive layers 50A and 50B and function as part of an electric circuit on the printed wiring board 10 as shown in FIG. 2 (top view). .

導電層50A,50Bは、抵抗素子の電極であり、例えば銅により形成されるものである。第1配線層40A,40Bをハーフエッチングすることで形成され、第1配線層40A,40Bと電気的に接続されている。なお、接続信頼性と印刷信頼性の両立の観点から、ハーフエッチングは導電層の厚みが5〜15μmの範囲になるように行うことが好ましい。   The conductive layers 50A and 50B are electrodes of a resistance element, and are formed of, for example, copper. The first wiring layers 40A and 40B are formed by half-etching and are electrically connected to the first wiring layers 40A and 40B. From the viewpoint of achieving both connection reliability and printing reliability, half etching is preferably performed so that the thickness of the conductive layer is in the range of 5 to 15 μm.

また、導電層50A,50B(貴金属層60A,60Bを形成する面)は、薬液処理により粗面化されている。粗面化による表面粗さRaは、1.0〜2.0μmの範囲内にあることが好ましい。これは、表面粗さRaが1.0μm未満では、貴金属めっき処理を行っても、凹凸形状が貴金属めっきにより埋まってしまい、抵抗体70や絶縁層30との充分な密着性が得られないからである。一方、表面粗さRaが2.0μmを超えると、導電層50A,50Bの電極形状が崩れてしまい、抵抗素子の設計値への合わせ込みが難しくなるからである。   The conductive layers 50A and 50B (surfaces on which the noble metal layers 60A and 60B are formed) are roughened by chemical treatment. The surface roughness Ra due to roughening is preferably in the range of 1.0 to 2.0 μm. This is because when the surface roughness Ra is less than 1.0 μm, even if the noble metal plating process is performed, the uneven shape is buried by the noble metal plating, and sufficient adhesion to the resistor 70 and the insulating layer 30 cannot be obtained. It is. On the other hand, if the surface roughness Ra exceeds 2.0 μm, the electrode shapes of the conductive layers 50A and 50B are destroyed, and it becomes difficult to adjust the resistance elements to the design values.

貴金属層60A,60Bは、それぞれ導電層50A,50Bの一部を被覆する貴金属薄膜であり、銀や金により形成されるものである。コスト低減の観点から銀が使用される場合が多い。銀を使用する場合、貴金属層60A,60Bは、置換型無電界銀めっき処理により形成される。この置換型無電解銀めっき処理を、抵抗体70に接する部分のみに施すことにより、銀を導電層50A,50Bの全面に付ける場合に比べて、めっき面積が少ないため、銀めっきのコストを抑えている。また、導電層50Aと導電層50Bのピッチが細かくてもマイグレーションの懸念が少ない等の効果がある。なお、銀めっきのめっき厚は0.2μm以上、0.4μm以下の範囲にあることが好ましい。銀めっきが0.2μm未満の厚さでは抵抗体70と導電層50A,50Bとの接触抵抗を充分に低減できず、一方、0.4μmを超える厚さでは接触抵抗の低減ができないからである。導電層50A,50Bの表面粗さが1.0〜2.0μmの範囲であり、かつ貴金属層の厚さが0.2μ以上0.4μm以下の範囲であれば、接触抵抗が十分低減でき、かつ密着性も維持できる。   The noble metal layers 60A and 60B are noble metal thin films covering portions of the conductive layers 50A and 50B, respectively, and are formed of silver or gold. Silver is often used from the viewpoint of cost reduction. When silver is used, the noble metal layers 60A and 60B are formed by substitutional electroless silver plating. By applying this substitutional electroless silver plating treatment only to the portion in contact with the resistor 70, the plating area is smaller than when silver is applied to the entire surface of the conductive layers 50A and 50B, thereby reducing the cost of silver plating. ing. In addition, even if the pitch between the conductive layer 50A and the conductive layer 50B is fine, there is an effect that there is little fear of migration. In addition, it is preferable that the plating thickness of silver plating exists in the range of 0.2 micrometer or more and 0.4 micrometer or less. This is because when the thickness of the silver plating is less than 0.2 μm, the contact resistance between the resistor 70 and the conductive layers 50A and 50B cannot be sufficiently reduced, whereas when the thickness exceeds 0.4 μm, the contact resistance cannot be reduced. . If the surface roughness of the conductive layers 50A and 50B is in the range of 1.0 to 2.0 μm and the thickness of the noble metal layer is in the range of 0.2 to 0.4 μm, the contact resistance can be sufficiently reduced, In addition, adhesion can be maintained.

抵抗体70は、熱硬化性樹脂と導電性フィラーを主成分としている。熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ポリイミド樹脂等の熱硬化性樹脂、及びこれを変性した樹脂、またはこれらの樹脂と熱可塑性樹脂の混合物等を用いることができる。特に、基板20との密着性、耐薬品性、コストの観点からエポキシ樹脂を用いることが好ましい。導電性フィラーとしては安価なカーボンを用いることが好ましい。導電性フィラー以外にシリカ等の無機フィラーが加えてあっても構わない。なお、市販のカーボンペーストをそのまま使用することができる。   The resistor 70 is mainly composed of a thermosetting resin and a conductive filler. As the thermosetting resin, a thermosetting resin such as an epoxy resin, a phenol resin, a melamine resin, or a polyimide resin, a resin obtained by modifying the thermosetting resin, a mixture of these resins and a thermoplastic resin, or the like can be used. In particular, it is preferable to use an epoxy resin from the viewpoint of adhesion to the substrate 20, chemical resistance, and cost. It is preferable to use inexpensive carbon as the conductive filler. In addition to the conductive filler, an inorganic filler such as silica may be added. A commercially available carbon paste can be used as it is.

また、抵抗体70の粘度は、特に限定されるものではないが、メタルマスクでのスクリーン印刷をする場合、500〜1000ポイズ程度であることが好ましい。これは、500ポイズ未満の粘度であると印刷後に抵抗ペーストがだれて印刷形状が悪くなる傾向にあるからである。一方、1000ポイズを超える粘度だと印刷後にレベリングを行っても、印刷時に混入した気泡が抜けづらく、気泡が原因で抵抗体70にクラック等が発生することがあるからである。   The viscosity of the resistor 70 is not particularly limited, but is preferably about 500 to 1000 poise when performing screen printing with a metal mask. This is because when the viscosity is less than 500 poise, the resistance paste is applied after printing and the printed shape tends to deteriorate. On the other hand, if the viscosity is more than 1000 poise, even if leveling is performed after printing, bubbles mixed during printing are difficult to escape and cracks may occur in the resistor 70 due to the bubbles.

接続層80A,80Bは、絶縁層30にCOレーザ等でビア加工した後に、無電界銅めっき、電気銅めっきを行い、第1配線層40A,40Bと第2配線層90A,90Bとを電気的に接続するものである。 The connection layers 80A and 80B are formed by via-processing the insulating layer 30 with a CO 2 laser or the like, and then performing electroless copper plating and electrolytic copper plating to electrically connect the first wiring layers 40A and 40B and the second wiring layers 90A and 90B. Connected.

第2配線層90A,90Bは、絶縁層30上に形成される導体回路の配線となるものである。第1配線層40A,40Bに電気的に接続することで、絶縁層30の中に形成された抵抗素子11を使用することができる。   The second wiring layers 90 </ b> A and 90 </ b> B are conductor circuit wirings formed on the insulating layer 30. The resistance element 11 formed in the insulating layer 30 can be used by being electrically connected to the first wiring layers 40A and 40B.

次に、以上のように構成されたプリント配線板の製造方法の一例を図3及び図4の工程断面図を用いて説明する。   Next, an example of a method for manufacturing a printed wiring board configured as described above will be described with reference to the process cross-sectional views of FIGS.

始めに、基板20上の片面銅張積層板(第1金属層)41表面の銅箔をエッチングして、1対の第1配線層40A,40Bを形成する(図3(A),(B))。   First, the copper foil on the surface of the single-sided copper-clad laminate (first metal layer) 41 on the substrate 20 is etched to form a pair of first wiring layers 40A and 40B (FIGS. 3A and 3B). )).

続いて、基板20上に市販のめっきレジスト100をロールラミネータでラミネートし、抵抗体70の形成領域を露光・現像して開口部101を形成する(図3(C),(D))。   Subsequently, a commercially available plating resist 100 is laminated on the substrate 20 with a roll laminator, and the formation region of the resistor 70 is exposed and developed to form the opening 101 (FIGS. 3C and 3D).

なお、めっきレジスト100で使用する感光性樹脂は、ドライフィルム・液状どちらの形態であっても良く、市販のめっきレジストやビルドアップ多層プリント配線板用感光性絶縁樹脂フィルムまたはワニスをそのまま使用してもよい。ここで、ビルドアップ多層プリント配線板用感光性絶縁樹脂を用いる場合、この絶縁性樹脂を取り除かず、露光・現像して開口部101を形成した後、感光性絶縁樹脂を熱硬化する。このようにして形成した開口部101に抵抗体70を印刷形成・乾燥・硬化させた後、再度絶縁樹脂フィルムまたはワニスで絶縁層30を形成する。この後は通常のビルドアップ多層プリント配線板の工程と同様にして多層化する。   Note that the photosensitive resin used in the plating resist 100 may be in either a dry film or liquid form, and a commercially available plating resist, a photosensitive insulating resin film for build-up multilayer printed wiring boards, or a varnish is used as it is. Also good. Here, when using the photosensitive insulating resin for build-up multilayer printed wiring boards, the insulating insulating resin is not removed, and after exposing and developing to form the opening 101, the photosensitive insulating resin is thermally cured. After the resistor 70 is printed, formed and dried in the opening 101 thus formed, the insulating layer 30 is formed again with an insulating resin film or varnish. Thereafter, multilayering is performed in the same manner as in a normal build-up multilayer printed wiring board process.

次に、この開口部101内の第1配線層40A,40Bの一部をハーフエッチングして導電層50A,50Bを形成した後、例えばメックエッチボンドCZ−8101等の薬液で処理して導電層50A,50Bの表面を表面粗さRaを1.0〜2.0μmの範囲内に粗面化する(図3(E))。接続信頼性と印刷信頼性の両立の観点から、ハーフエッチングは導電層の厚みが5〜15μmの範囲になるように行うことが好ましい。ここで、置換型無電解銀めっき処理をする前に、あらかじめ導電層50A,50Bの銅箔を粗面化しておく理由は、通常の粗化薬液では銀めっきの付着した銅箔を粗面化できない、または粗面化できたとしても付着した銀めっきの厚さが薄くて下地の銅が露出してしまうからである。すなわち、銀めっき処理の前に銅箔を粗面化しておくことで銀めっきを銅箔の形状に沿って付着させることができ、抵抗体70と導電層50A,50Bとの密着性を充分に確保することが可能となる。   Next, part of the first wiring layers 40A and 40B in the opening 101 is half-etched to form conductive layers 50A and 50B, and then treated with a chemical solution such as MEC-etch bond CZ-8101, for example. The surfaces of 50A and 50B are roughened within a surface roughness Ra of 1.0 to 2.0 μm (FIG. 3E). From the viewpoint of achieving both connection reliability and printing reliability, half etching is preferably performed so that the thickness of the conductive layer is in the range of 5 to 15 μm. Here, the reason why the copper foils of the conductive layers 50A and 50B are roughened in advance before the substitution-type electroless silver plating treatment is that the normal roughening chemical solution roughens the copper foil to which silver plating is attached. This is because even if the surface cannot be formed or roughened, the deposited silver plating is thin and the underlying copper is exposed. That is, by roughening the copper foil before the silver plating treatment, the silver plating can be attached along the shape of the copper foil, and the adhesion between the resistor 70 and the conductive layers 50A and 50B is sufficiently obtained. It can be secured.

続いて、基板20を置換型無電解銀めっき処理すると、開口部101内の導電層50A,50Bの形状に沿って、厚さ0.2〜0.4μm程度の薄い銀めっき膜からなる貴金属層60A,60Bが形成される(図3(F))。   Subsequently, when the substrate 20 is subjected to substitutional electroless silver plating, a noble metal layer made of a thin silver plating film having a thickness of about 0.2 to 0.4 μm is formed along the shape of the conductive layers 50A and 50B in the opening 101. 60A and 60B are formed (FIG. 3F).

次に、めっきレジスト100を基板20及び第1配線層40A,40Bから剥離する(図4(A))。   Next, the plating resist 100 is peeled from the substrate 20 and the first wiring layers 40A and 40B (FIG. 4A).

続いて、導電層50A,50Bの間に、導電層50A、50B上の貴金属層60A,60Bとそれぞれ一部が重なるように粘度500〜1000ポイズのカーボンペーストからなる抵抗体70を、開口を有する金属からなるメタルマスクによりスクリーン印刷し、所定の条件で乾燥させる(図4(B))。乾燥後に、ペースト状の抵抗体70を最高到達温度が180℃以上となるような温度条件で硬化させる。この際、硬化後の抵抗体70の厚さを20μm前後にする。   Subsequently, a resistor 70 made of carbon paste having a viscosity of 500 to 1000 poise is provided between the conductive layers 50A and 50B so as to partially overlap the noble metal layers 60A and 60B on the conductive layers 50A and 50B. Screen printing is performed using a metal mask made of metal and dried under predetermined conditions (FIG. 4B). After drying, the paste-like resistor 70 is cured under temperature conditions such that the maximum temperature reached 180 ° C. or higher. At this time, the thickness of the cured resistor 70 is set to about 20 μm.

ここで、抵抗体70のスクリーン印刷にメタルマスクを用いる理由は、基板20表面が平滑で密着した状態で印刷可能であれば、耐久性もあり、印刷精度が優れているからである。なお、導電層50A,50Bがハーフエッチングされているので、基板20表面はメタルマスクを使用可能な程度には平滑性がある。これに対し、通常のテトロンあるいはステンレス等のメッシュ状のスクリーン版による印刷では印刷面の制約は少ないが、スクリーン版と基板との間に数ミリ程度のギャップをとりスキージで版を強く押し込むことによりカーボンペーストを印刷するので、カーボンペーストのにじみや押し込むことによる開口部の変形、さらには繰り返し印刷することによる乳剤の劣化やテトロンあるいはステンレス繊維の歪み等が生じやすい。そのため、ここではメタルマスクを用いている。   Here, the reason why the metal mask is used for the screen printing of the resistor 70 is that if the printing can be performed in a state where the surface of the substrate 20 is smooth and in close contact, there is durability and printing accuracy is excellent. Since the conductive layers 50A and 50B are half-etched, the surface of the substrate 20 is smooth enough to use a metal mask. On the other hand, normal printing with mesh-type screen plates such as Tetron or stainless steel has few restrictions on the printing surface, but by pressing the plate strongly with a squeegee with a gap of several millimeters between the screen plate and the substrate. Since the carbon paste is printed, the deformation of the opening due to the blotting or pushing of the carbon paste, the deterioration of the emulsion due to repeated printing, the distortion of the tetron or the stainless fiber, etc. are likely to occur. Therefore, a metal mask is used here.

次に、抵抗体70が形成された基板20上に絶縁層30を形成する(図4(C))。絶縁層30は、市販のビルドアップ多層プリント配線板用絶縁樹脂フィルムを真空ラミネータで、例えば温度130℃、圧力3kg/cm程度の条件でラミネートし、170℃で1時間程度絶縁樹脂を硬化させて形成する。 Next, the insulating layer 30 is formed over the substrate 20 over which the resistor 70 is formed (FIG. 4C). The insulating layer 30 is obtained by laminating a commercially available insulating resin film for build-up multilayer printed wiring boards with a vacuum laminator, for example, under conditions of a temperature of 130 ° C. and a pressure of about 3 kg / cm 2 , and the insulating resin is cured at 170 ° C. for about 1 hour. Form.

続いて、絶縁層30をCOレーザでビア加工し、ビアホール81A,81Bを形成する(図4(D))。そして、無電解銅めっき、電気銅めっきを行いビアホール81A,81B内に接続層80A,80Bを形成するとともに、接続層80A,80B上及び絶縁層30上に第2金属層91を形成する((図4(E))。この際、接続層80A,80Bは、絶縁層30を介して第1配線層40A,40Bと第2金属層91とを電気的に接続するように銅めっき処理されている。 Subsequently, the insulating layer 30 is subjected to via processing with a CO 2 laser to form via holes 81A and 81B (FIG. 4D). Then, electroless copper plating and electrolytic copper plating are performed to form connection layers 80A and 80B in the via holes 81A and 81B, and a second metal layer 91 is formed on the connection layers 80A and 80B and the insulating layer 30 (( 4E) At this time, the connection layers 80A and 80B are subjected to copper plating so as to electrically connect the first wiring layers 40A and 40B and the second metal layer 91 via the insulating layer 30. Yes.

次に、第2金属層91を選択的にエッチングし、絶縁層30上に第2配線層90A,90Bを形成する(図4(F))。これにより、抵抗素子を内蔵したプリント配線板10を形成することができる。   Next, the second metal layer 91 is selectively etched to form second wiring layers 90A and 90B on the insulating layer 30 (FIG. 4F). Thereby, the printed wiring board 10 incorporating the resistance element can be formed.

上述したように本実施形態によれば、各導電層50A,50Bの一部を被覆するように形成された1対の貴金属層60A,60Bと、各導電層50A,50B間に各貴金属層60A,60Bに密着して形成された抵抗体70とを備えた構成により、従来の図7に示した構造に比べ、各導電層50A,50B間の基板20上には貴金属層60A,60Bを印刷しないことから、抵抗素子のサイズを縮小しつつ、段差に起因した印刷精度の低下を解消できる。更に、予め各導電層50A,50Bをハーフエッチングで薄くしたので、配線の凹凸に起因した印刷精度の低下をも阻止できる。よって、内蔵する抵抗素子のサイズを縮小でき、且つ段差や凹凸に起因した信頼性の低下を阻止することができる抵抗素子を内蔵したプリント配線板を提供することができる。   As described above, according to the present embodiment, a pair of noble metal layers 60A and 60B formed so as to cover a part of each of the conductive layers 50A and 50B, and each noble metal layer 60A between the conductive layers 50A and 50B. , 60B, the noble metal layers 60A, 60B are printed on the substrate 20 between the conductive layers 50A, 50B as compared with the conventional structure shown in FIG. Therefore, it is possible to eliminate the decrease in printing accuracy due to the step while reducing the size of the resistance element. Further, since the conductive layers 50A and 50B are thinned in advance by half etching, it is possible to prevent a decrease in printing accuracy due to the unevenness of the wiring. Therefore, it is possible to provide a printed wiring board having a built-in resistor element that can reduce the size of the built-in resistor element and can prevent a decrease in reliability due to a step or unevenness.

また、貴金属層60A,60Bは銀めっき膜からなるプリント配線板であるので、他の貴金属に比べ安価で安定した特性を示す傾向がある。よって、安価で且つ特性の安定性に優れた抵抗素子を内蔵したプリント配線板を提供することができる。   Further, since the noble metal layers 60A and 60B are printed wiring boards made of a silver plating film, they tend to exhibit cheap and stable characteristics as compared with other noble metals. Therefore, it is possible to provide a printed wiring board that incorporates a resistive element that is inexpensive and has excellent characteristic stability.

さらに、各導電層50A、50Bの表面が粗面化処理されているので、抵抗体70の密着性が向上し、抵抗体70と導電層50A,50Bの接触抵抗を減らすことができる。   Furthermore, since the surface of each conductive layer 50A, 50B is roughened, the adhesion of the resistor 70 is improved, and the contact resistance between the resistor 70 and the conductive layers 50A, 50B can be reduced.

また、置換型無電解貴金属めっきのめっき厚が0.2μm以上、0.4μm以下の範囲内にあるので、必要最低限のめっき厚で抵抗体70と導電層50A,50B間の接触抵抗を減らすことができ、処理時間やコストを削減することができる。   Further, since the plating thickness of the substitutional electroless noble metal plating is in the range of 0.2 μm or more and 0.4 μm or less, the contact resistance between the resistor 70 and the conductive layers 50A and 50B is reduced with the minimum necessary plating thickness. Processing time and cost can be reduced.

さらに、抵抗体70に、熱硬化性樹脂に導電性フィラーを分散させた抵抗材料を用いているので、一般に高温焼成が必要とされる抵抗体形成が耐熱性の低い有機基板上でも可能である。   Further, since the resistor 70 is made of a resistance material in which a conductive filler is dispersed in a thermosetting resin, it is possible to form a resistor that generally requires high-temperature firing even on an organic substrate with low heat resistance. .

また、粗面化処理された抵抗素子電極(導電層50A,50B)の表面粗さRaを、1μm以上2μm以下の範囲内にしているので、粗面化した抵抗素子電極(導電層50A,50B)上に貴金属めっきが付着しても銅箔の凹凸形状が充分に残っており、抵抗素子電極(導電層50A,50B)と抵抗体70の密着性を充分に確保することができる。   Further, since the surface roughness Ra of the resistance element electrodes (conductive layers 50A, 50B) subjected to the roughening treatment is set in the range of 1 μm or more and 2 μm or less, the roughened resistance element electrodes (conductive layers 50A, 50B). ) Even if the noble metal plating is deposited on the copper foil, the copper foil has a sufficient uneven shape, and the adhesion between the resistance element electrodes (conductive layers 50A and 50B) and the resistor 70 can be sufficiently secured.

さらに、抵抗素子電極(導電層50A,50B)をあらかじめハーフエッチングしているので、抵抗体70をスクリーン印刷する際、段差が軽減され印刷精度を向上することができるとともに、従来の段差部分に生じ易かったクラックを生じにくくさせることができる。   In addition, since the resistive element electrodes (conductive layers 50A and 50B) are half-etched in advance, when screen printing the resistor 70, the level difference can be reduced and the printing accuracy can be improved, and the conventional level difference portion can occur. It is possible to make it difficult to generate cracks that were easy.

また、抵抗体70を、最高到達温度が180℃以上となるような温度条件下で硬化させて形成しており、一般的な多層プリント配線板用絶縁材料の硬化温度以上で抵抗体70を硬化させているので、絶縁層30を形成する前後で、抵抗素子11の抵抗値変化を少なくすることができる。   Further, the resistor 70 is formed by curing under a temperature condition such that the maximum temperature reaches 180 ° C. or more, and the resistor 70 is cured at a temperature higher than the curing temperature of a general multilayer printed wiring board insulating material. Therefore, the resistance value change of the resistance element 11 can be reduced before and after the insulating layer 30 is formed.

さらに、抵抗素子11を内蔵する絶縁層30を形成する際、プレスあるいはラミネート及び硬化工程における最高到達温度を抵抗体70の硬化時の最高到達温度よりも低くしているので、絶縁層30を形成する前後で、抵抗素子11の抵抗値変化を少なくすることができる。   Further, when forming the insulating layer 30 containing the resistance element 11, the maximum temperature reached in the pressing or laminating and curing process is lower than the maximum temperature achieved when the resistor 70 is cured, so the insulating layer 30 is formed. The resistance value change of the resistance element 11 can be reduced before and after.

また、メタルマスクで抵抗ペーストをスクリーン印刷しているので、印刷精度に優れた抵抗体70を形成することができる。また、通常のメッシュ版に比べてメタル版のスクリーン印刷は、耐久性に優れるためコストの削減にも効果がある。   Further, since the resistor paste is screen-printed with a metal mask, the resistor 70 having excellent printing accuracy can be formed. In addition, the screen printing of the metal plate is more durable than the normal mesh plate, and is effective in reducing the cost.

なお、上記実施形態は、貴金属層60A,60Bの形成後に、レジスト100を剥離し、抵抗体70を印刷した場合について説明したが、これに限らず、貴金属層60A,60Bの形成後に、抵抗体70を印刷し、レジスト100を剥離する順序で製造しても、本発明を同様に実施して同様の効果を得ることができる。   In the above embodiment, the case where the resist 100 is peeled off and the resistor 70 is printed after the noble metal layers 60A and 60B are formed has been described. However, the present invention is not limited thereto, and the resistor is formed after the noble metal layers 60A and 60B are formed. Even if it prints 70 and it manufactures in the order which peels the resist 100, this invention can be implemented similarly and the same effect can be acquired.

また、上記実施形態は、基板20上に1層のビルドアップ層を形成した場合について説明したが、これに限らず、基板20として両面銅張積層板を用いて両面にビルドアップ層を形成したものも包含し、ビルドアップ層を2層以上形成し、基板20と直接接していない絶縁層に抵抗素子11が形成されている構造のプリント配線板も包含する。   Moreover, although the said embodiment demonstrated the case where the one buildup layer was formed on the board | substrate 20, not only this but the buildup layer was formed in both surfaces using the double-sided copper clad laminated board as the board | substrate 20. In addition, a printed wiring board having a structure in which two or more build-up layers are formed and the resistance element 11 is formed in an insulating layer that is not in direct contact with the substrate 20 is also included.

<実施例>
以下に実施例及び比較例を示して本発明を具体的に説明するが、本発明はこれに限定されるものではない。
<Example>
EXAMPLES The present invention will be specifically described below with reference to examples and comparative examples, but the present invention is not limited thereto.

実施例及び比較例に示す製造方法で製造した抵抗素子を内蔵したプリント配線板について、(1)抵抗値測定、(2)抵抗素子占有面積比較、(3)高温高湿試験、(4)貴金属めっきまたは銀ペーストの絶縁信頼性試験、(5)サーマルサイクル試験(TCT)を行った。評価方法は以下に示す通りである。   About the printed wiring board which incorporated the resistance element manufactured with the manufacturing method shown in an Example and a comparative example, (1) Resistance value measurement, (2) Comparison of resistance element occupation area, (3) High temperature, high humidity test, (4) Noble metal Insulation reliability test of plating or silver paste, (5) Thermal cycle test (TCT) was performed. The evaluation method is as follows.

◇実施例の評価方法
(1)<抵抗値測定>
抵抗値の設計値が100Ωである抵抗素子を内蔵したプリント配線板100個について、マルチメーターで抵抗値を測定し、平均抵抗値、標準偏差(σ)、3σの値を得た。これにより、抵抗値のばらつきに対する抵抗素子の信頼性を評価した。
◇ Evaluation method of example (1) <Measurement of resistance value>
The resistance value was measured with a multimeter for 100 printed wiring boards having a resistance element with a designed resistance value of 100Ω, and the average resistance value, standard deviation (σ), and 3σ values were obtained. This evaluated the reliability of the resistance element with respect to the dispersion | variation in resistance value.

(2)<素子占有面積比較>
抵抗値の設計値が100Ωである抵抗素子を内蔵したプリント配線板における、抵抗素子の占有面積を算出した。なお、抵抗素子は抵抗体、導電層、貴金属層から構成される部分である。これにより、製造方法に対する抵抗素子のサイズの大小を比較した。
(2) <Element occupation area comparison>
The occupation area of the resistance element in the printed wiring board in which the resistance element having a resistance value design value of 100Ω was incorporated was calculated. The resistance element is a portion composed of a resistor, a conductive layer, and a noble metal layer. Thereby, the size of the resistance element with respect to the manufacturing method was compared.

(3)<高温高湿試験>
抵抗素子を内蔵したプリント配線板を、温度40℃、湿度95%の条件下に1000時間置いた。試験前後の抵抗値を測定し、抵抗値の変化を求めた。これにより、高温高湿条件下での界面の腐食等に対する抵抗素子の信頼性を評価した。
(3) <High temperature and high humidity test>
A printed wiring board with a built-in resistor was placed under conditions of a temperature of 40 ° C. and a humidity of 95% for 1000 hours. The resistance value before and after the test was measured to determine the change in resistance value. This evaluated the reliability of the resistance element with respect to the corrosion of the interface under high temperature and high humidity conditions.

(4)<絶縁信頼性試験>
抵抗体を印刷・硬化させる工程を除いて、全く同一の条件で製造した試験基板を40個作成し、この試験基板を高度加速寿命試験装置に温度121℃、湿度85%の条件下で投入して、20Vの電圧を168時間印加し、絶縁抵抗の経時測定を行った。試験基板は、JIS−C5012規格に基づいて100μm/100μmの櫛形電極(導電層)を、実施例および各参考例で使用した基板と同一の基板上にパターニングして作成した。また、比較例1ではL/S=100μm/100μmの櫛形電極(導電層)を銀ペーストで印刷形成した。そして、抵抗値が10Ω以下となったものを絶縁不良と判定して評価した。これにより、銀めっきもしくは銀ペーストの信頼性を評価した。
(4) <Insulation reliability test>
Except for the process of printing and curing the resistor, 40 test boards manufactured under exactly the same conditions were prepared, and these test boards were put into a highly accelerated life test apparatus under conditions of a temperature of 121 ° C and a humidity of 85%. Then, a voltage of 20 V was applied for 168 hours, and the insulation resistance was measured over time. The test substrate was prepared by patterning 100 μm / 100 μm comb-shaped electrodes (conductive layers) on the same substrate used in the examples and the respective reference examples based on the JIS-C5012 standard. In Comparative Example 1, a comb electrode (conductive layer) of L / S = 100 μm / 100 μm was printed and formed with a silver paste. Then, the resistance value of 10 6 Ω or less was judged as an insulation failure and evaluated. Thereby, the reliability of silver plating or silver paste was evaluated.

(5)<サーマルサイクル試験(TCT)>
抵抗値の設計値が100Ωである抵抗素子を内蔵したプリント配線板100個について、低温槽−40℃、高温槽125℃、さらし時間30分の条件で1000サイクルTCTを行い、試験後の抵抗値が10Ω以上となった素子をクラックによる不良と判定して評価した。これにより、温度変化に対する抵抗素子の信頼性を評価した。
(5) <Thermal cycle test (TCT)>
For 100 printed wiring boards with a built-in resistance element whose resistance value is 100Ω, 1000 cycles TCT was performed under conditions of a low temperature bath of −40 ° C., a high temperature bath of 125 ° C. and an exposure time of 30 minutes, and the resistance value after the test An element with a current of 10 6 Ω or more was evaluated as a defect due to a crack. This evaluated the reliability of the resistance element with respect to a temperature change.

◇実施例の製造方法
[実施例1]
始めに、銅厚18μmの0.6mmのBTレジン両面銅張積層板(第1金属層){三菱ガス化学社製}を脱脂・洗浄した後、エッチングレジストをラミネート・露光・現像し、不要部分の銅箔をエッチングして導体回路(第1配線層)及び抵抗素子電極(導電層)を形成した。この時、それぞれの抵抗素子電極(導電層)の抵抗体長さ方向の設計値は200μmであった。この基板にめっきレジストRY−3225{日立化成工業社製}をロールラミネータでラミネートした後、レジストを露光・現像して抵抗素子電極部分のみを開口させた。
◇ Production method of Example [Example 1]
First, after degreasing and washing a 0.6 mm BT resin double-sided copper-clad laminate (first metal layer) {Mitsubishi Gas Chemical Co., Ltd.} with a copper thickness of 18 μm, the etching resist is laminated, exposed and developed, and unnecessary parts The copper foil was etched to form a conductor circuit (first wiring layer) and a resistance element electrode (conductive layer). At this time, the design value of each resistive element electrode (conductive layer) in the resistor length direction was 200 μm. After plating resist RY-3225 {manufactured by Hitachi Chemical Co., Ltd.} was laminated on this substrate with a roll laminator, the resist was exposed and developed to open only the resistive element electrode portion.

さらに、この抵抗素子電極をハーフエッチングして厚さ約10μmとした後、メックエッチボンドCZ−8101{メック社製}で表面粗さRaが1.2μmとなる条件で粗面化処理した。表面粗さRaは、レーザ顕微鏡にて測定した。この基板を置換型無電解銀めっきIM−SILVER{日本高純度化学社製}にて処理を行い、抵抗素子電極(導電層)を厚さ0.3μmの銀めっき(貴金属層)で被覆した。   Further, this resistance element electrode was half-etched to a thickness of about 10 μm, and then subjected to a surface roughening treatment with Mec Etch Bond CZ-8101 (manufactured by Mec) under the condition that the surface roughness Ra was 1.2 μm. The surface roughness Ra was measured with a laser microscope. This substrate was treated with substitutional electroless silver plating IM-SILVER {manufactured by Nippon Kogyo Kagaku Co., Ltd.}, and the resistive element electrode (conductive layer) was coated with silver plating (noble metal layer) having a thickness of 0.3 μm.

めっきレジストを剥離した後、カーボンペーストTU−100−8(抵抗体){アサヒ化学研究所社製}を抵抗素子電極と200μmづつ重なるように200メッシュステンレスクリーン版を用いてスクリーン印刷した。印刷に使用したカーボンペースト(抵抗体)の粘度をビスコテスターVT−04で測定したところ、700ポイズ前後であった。また、抵抗素子電極間に挟まれる抵抗体の設計寸法は幅0.5mm、長さ0.67mmであった。   After the plating resist was peeled off, carbon paste TU-100-8 (resistor) {manufactured by Asahi Chemical Laboratory Co., Ltd.} was screen-printed using a 200 mesh stainless steel clean plate so as to overlap with the resistance element electrode by 200 μm. When the viscosity of the carbon paste (resistor) used for printing was measured with a Bisco Tester VT-04, it was around 700 poise. The design dimensions of the resistor sandwiched between the resistor element electrodes were 0.5 mm in width and 0.67 mm in length.

このようにして印刷された抵抗ペースト(抵抗体)を90℃で30分間乾燥させた後、200℃で1時間硬化させた。硬化後の抵抗体の膜厚を測定したところ膜厚は約20μmであった。   The resistance paste (resistor) printed in this manner was dried at 90 ° C. for 30 minutes and then cured at 200 ° C. for 1 hour. When the thickness of the cured resistor was measured, the thickness was about 20 μm.

この基板上に樹脂付き銅箔ARCC R−0870(絶縁層付き第2金属層){松下電工社製}を真空プレス機にて圧力30kgf/cm、温度170℃で1時間かけて積層した。さらにビア形成部の銅箔をエッチングし、COレーザでビア加工を行った。この後、無電解銅めっき、電気銅めっきによりビアを電気的に接続する接続層を形成し、エッチングにより所定の導体パターン(第2配線層)を形成して、絶縁層内に抵抗素子を内蔵したプリント配線板を製造した。 On this board | substrate, copper foil ARCC R-0870 with resin (2nd metal layer with an insulating layer) {made by Matsushita Electric Works Co., Ltd.} was laminated for 1 hour at a pressure of 30 kgf / cm 2 and a temperature of 170 ° C. with a vacuum press. Further, the copper foil in the via forming portion was etched, and via processing was performed with a CO 2 laser. Thereafter, a connection layer for electrically connecting vias is formed by electroless copper plating and electrolytic copper plating, a predetermined conductor pattern (second wiring layer) is formed by etching, and a resistance element is built in the insulating layer. A printed wiring board was manufactured.

[比較例1]
実施例1との比較例であり、従来の製造方法で抵抗素子を内蔵したプリント配線板を製造した例である。すなわち、導電層を貴金属めっき処理による薄膜ではなく、銀ペーストにより形成している。
[Comparative Example 1]
It is a comparative example with Example 1, and is an example which manufactured the printed wiring board which incorporated the resistive element with the conventional manufacturing method. That is, the conductive layer is formed of silver paste, not a thin film formed by noble metal plating.

始めに、実施例1と同じ両面銅張積層板(第1金属層){三菱ガス化学社製}に実施例1と同様にして導体回路(第1配線層)及び抵抗素子電極(導電層)を形成した。この時、それぞれの抵抗素子電極の抵抗体長さ方向の設計値は200μmであった。次に、導電性銀ペーストLS−504J{アサヒ化学研究所社製}を一対の抵抗素子電極上それぞれに200μmずつと抵抗素子電極よりも内側の基板樹脂上に400μmの計600μmにわたって325メッシュステンレススクリーン版でスクリーン印刷した。乾燥・硬化後に、銀ペースト硬化物の膜厚を測定したところ、膜厚は約15μmであった。   First, the same double-sided copper-clad laminate (first metal layer) as in Example 1 {Mitsubishi Gas Chemical Co., Ltd.} is used in the same manner as in Example 1 to conduct a conductor circuit (first wiring layer) and a resistance element electrode (conductive layer). Formed. At this time, the design value of each resistive element electrode in the resistor length direction was 200 μm. Next, a conductive silver paste LS-504J (manufactured by Asahi Chemical Laboratory Co., Ltd.) is formed on a pair of resistance element electrodes 200 μm and 400 μm on the substrate resin inside the resistance element electrodes, for a total of 600 μm, 325 mesh stainless screen Screen printed on plate. When the film thickness of the cured silver paste was measured after drying and curing, the film thickness was about 15 μm.

この一対の銀ペースト硬化物のうち、最も内側の200μmの部分に重なるようにカーボンペーストTU−100−8(抵抗体){アサヒ化学研究所社製}を200メッシュステンレスクリーン版でスクリーン印刷した。カーボンペースト(抵抗体)の粘度はビスコテスターVT−04で測定したところ、700ポイズ前後であった。また、銀ペースト硬化物の間に挟まれる抵抗体の設計寸法は幅1.0mm、長さ1.34mmであった。このようにして抵抗体が印刷された基板を、90℃で30分間乾燥させた後、200℃で1時間硬化させた。硬化後の抵抗体の膜厚は約20μmであった。この基板を、メックエッチボンドCZ−8101(メック社製)で処理し、抵抗素子電極(導電層)の銅箔を粗面化した。   Carbon paste TU-100-8 (resistor) {manufactured by Asahi Chemical Laboratory Co., Ltd.} was screen-printed with a 200-mesh stainless steel clean plate so as to overlap the innermost 200 μm portion of the cured silver paste. The viscosity of the carbon paste (resistor) was about 700 poise as measured with a Bisco Tester VT-04. Moreover, the design dimensions of the resistor sandwiched between the cured silver pastes were a width of 1.0 mm and a length of 1.34 mm. The substrate on which the resistor was printed in this way was dried at 90 ° C. for 30 minutes and then cured at 200 ° C. for 1 hour. The film thickness of the cured resistor was about 20 μm. This board | substrate was processed by the MEC etch bond CZ-8101 (made by a MEC company), and the copper foil of the resistance element electrode (conductive layer) was roughened.

その後、この基板上にビルドアップ多層プリント配線板用絶縁樹脂フィルムABF−GX{味の素ファインテクノ社製}を真空ラミネータにて温度130℃、圧力3kgでラミネートした後、170℃で1時間硬化させて絶縁層を形成した。COレーザでビア加工を行った後、アルカリ性過マンガン酸塩による粗面化処理・無電解銅めっき・電気銅めっきを行い、ビアを電気的に接続する接続層と共に第2金属層を形成した。この後、エッチングにより所定の導体パターン(第2配線層)を形成して、絶縁層内に抵抗素子を内蔵したプリント配線板を製造した。 After that, an insulating resin film ABF-GX {manufactured by Ajinomoto Fine Techno Co., Ltd.} for build-up multilayer printed wiring board is laminated on this substrate at a temperature of 130 ° C. and a pressure of 3 kg using a vacuum laminator, and then cured at 170 ° C. for 1 hour. An insulating layer was formed. After via processing with a CO 2 laser, roughening treatment with alkaline permanganate, electroless copper plating, and electrolytic copper plating were performed, and a second metal layer was formed together with a connection layer for electrically connecting the via. . Thereafter, a predetermined conductor pattern (second wiring layer) was formed by etching, and a printed wiring board in which a resistance element was built in the insulating layer was manufactured.

[参考例1]
実施例1の参考例であり、製造工程の順番を変えて抵抗素子を内蔵したプリント配線板を製造した例である。すなわち、レジストを剥離してから抵抗体を印刷するのではなく、抵抗体を印刷してからレジストを剥離している。
[Reference Example 1]
It is a reference example of Example 1, and is an example in which a printed wiring board having a built-in resistance element is manufactured by changing the order of the manufacturing process. That is, the resist is not printed after the resist is peeled, but the resist is peeled after the resistor is printed.

始めに、実施例1と同じ両面銅張積層板(第1金属層){三菱ガス化学社製}に実施例1と同様にして導体回路(第1配線層)及び抵抗素子電極(導電層)を形成した。この時、それぞれの抵抗素子電極(導電層)の抵抗体長さ方向の設計値は100μmであった。この基板にめっきレジストRY−3225{日立化成工業社製}をロールラミネータでラミネートした後、レジストを露光・現像して抵抗体形成領域と同一の領域を開口させた。さらに、開口部にある一対の抵抗素子電極(導電層)をハーフエッチングして厚さ約10μmとした後、メックエッチボンドCZ−8101{メック社製}で抵抗素子電極(導電層)を表面粗さRaが1.2μmとなる条件で粗面化処理した。この基板を置換型無電解銀めっきIM−SILVER{日本高純度化学社製}にて処理を行い、抵抗素子電極を厚さ0.3μmの銀めっき(貴金属層)で被覆した。   First, the same double-sided copper-clad laminate (first metal layer) as in Example 1 {Mitsubishi Gas Chemical Co., Ltd.} is used in the same manner as in Example 1 to conduct a conductor circuit (first wiring layer) and a resistance element electrode (conductive layer). Formed. At this time, the design value of each resistive element electrode (conductive layer) in the resistor length direction was 100 μm. After plating resist RY-3225 (manufactured by Hitachi Chemical Co., Ltd.) was laminated on this substrate with a roll laminator, the resist was exposed and developed to open the same region as the resistor forming region. Further, after half-etching a pair of resistance element electrodes (conductive layers) in the opening to a thickness of about 10 μm, the resistance element electrodes (conductive layers) are roughened with Mec Etch Bond CZ-8101 (MEC). The surface was roughened under the condition that Ra was 1.2 μm. This substrate was treated with substitutional electroless silver plating IM-SILVER {manufactured by Nippon Kogyo Kagaku Co., Ltd.}, and the resistance element electrode was coated with silver plating (noble metal layer) having a thickness of 0.3 μm.

このようにして、銀めっきで被覆された一対の抵抗素子電極があるめっきレジストの開口部に、カーボンペーストTU−100−8(抵抗体){アサヒ化学研究所社製}を抵抗素子電極と100μmづつ重なるようにメタルマスクを用いてスクリーン印刷した。印刷に使用したカーボンペースト(抵抗体)の粘度をビスコテスターVT−04で測定したところ、700ポイズ前後であった。また、抵抗素子電極(導電層)間に挟まれる抵抗体の設計寸法は幅0.5mm、長さ0.67mmであった。   In this way, carbon paste TU-100-8 (resistor) {manufactured by Asahi Chemical Laboratory Co., Ltd.} and the resistance element electrode and 100 μm are formed in the opening of the plating resist having a pair of resistance element electrodes coated with silver plating. Screen printing was performed using a metal mask so as to overlap each other. When the viscosity of the carbon paste (resistor) used for printing was measured with a Bisco Tester VT-04, it was around 700 poise. The design dimensions of the resistor sandwiched between the resistive element electrodes (conductive layers) were 0.5 mm in width and 0.67 mm in length.

このようにして抵抗体が印刷された基板を90℃で30分間乾燥させた後、めっきレジストを剥離し、抵抗ペースト(抵抗体)を200℃で1時間硬化させた。硬化後の抵抗体の膜厚を測定したところ約20μmであった。   After the substrate on which the resistor was printed in this manner was dried at 90 ° C. for 30 minutes, the plating resist was peeled off and the resistor paste (resistor) was cured at 200 ° C. for 1 hour. When the thickness of the cured resistor was measured, it was about 20 μm.

この基板上にビルドアップ多層プリント配線板用絶縁樹脂フィルムABF−GX{味の素ファインテクノ社製}を真空ラミネータにて温度130℃、圧力3kgでラミネートした後、170℃で1時間硬化させて絶縁層を形成した。COレーザでビア加工を行った後、アルカリ性過マンガン酸塩による粗面化処理・無電解銅めっき・電気銅めっきを行い、ビアを電気的に接続する接続層と共に第2金属層を形成した。この後、エッチングにより所定の導体パターン(第2配線層)を形成して、絶縁層内に抵抗素子を内蔵したプリント配線板を製造した。 An insulating resin film ABF-GX {manufactured by Ajinomoto Fine-Techno Co., Ltd.} for build-up multilayer printed wiring board is laminated on this substrate with a vacuum laminator at a temperature of 130 ° C. and a pressure of 3 kg, and then cured at 170 ° C. for 1 hour to form an insulating layer Formed. After via processing with a CO 2 laser, roughening treatment with alkaline permanganate, electroless copper plating, and electrolytic copper plating were performed, and a second metal layer was formed together with a connection layer for electrically connecting the via. . Thereafter, a predetermined conductor pattern (second wiring layer) was formed by etching, and a printed wiring board in which a resistance element was built in the insulating layer was manufactured.

[比較例2]
実施例1との比較例であり、導電層をハーフエッチングせずに抵抗素子を内蔵したプリント配線板を製造した例である。
[Comparative Example 2]
It is a comparative example with Example 1, and is the example which manufactured the printed wiring board which incorporated the resistive element, without carrying out half etching of the conductive layer.

始めに、実施例1と同じ両面銅張積層板(第1金属層){三菱ガス化学社製}に実施例1と同様にして導体回路(第1配線層)及び抵抗素子電極(導電層)を形成した。この時、それぞれの抵抗素子電極(導電層)の抵抗体長さ方向の設計値は200μmであった。この基板にめっきレジストをラミネート・露光・現像し、抵抗素子電極(導電層)部分のみを開口させた後、メックエッチボンドCZ−8101{メック社製}で処理して銅箔を粗面化させた。さらに、この抵抗素子電極(導電層)にIM−SILVER{日本高純度化学社製}で無電界銀めっき処理を行い、厚さ0.3μmの銀めっき皮膜(貴金属層)を形成した。   First, the same double-sided copper-clad laminate (first metal layer) as in Example 1 {Mitsubishi Gas Chemical Co., Ltd.} is used in the same manner as in Example 1 to conduct a conductor circuit (first wiring layer) and a resistance element electrode (conductive layer). Formed. At this time, the design value of each resistive element electrode (conductive layer) in the resistor length direction was 200 μm. After plating resist is laminated, exposed, and developed on this substrate, only the resistance element electrode (conductive layer) portion is opened, and then processed with Mec Etch Bond CZ-8101 (Mec Co., Ltd.) to roughen the copper foil. It was. Furthermore, this resistance element electrode (conductive layer) was subjected to electroless silver plating with IM-SILVER {manufactured by Nippon Kogyo Kagaku Co., Ltd.} to form a silver plating film (noble metal layer) having a thickness of 0.3 μm.

めっきレジストを剥離した後、銀めっきで被覆された抵抗素子電極(導電層)上にカーボンペーストTU−100−8(抵抗体){アサヒ化学研究所社製}を抵抗素子電極と200μmづつ重なるように200メッシュステンレススクリーン版でスクリーン印刷した。印刷に使用したカーボンペースト(抵抗体)の粘度をピスコテスターVT−04で測定したところ、700ポイズ前後であった。また、抵抗素子電極(導電層)間に挟まれる抵抗体の設計寸法は幅1.0mm、長さ1.34mmであった。   After stripping the plating resist, carbon paste TU-100-8 (resistor) {manufactured by Asahi Chemical Laboratory Co., Ltd.} is overlapped with the resistive element electrode by 200 μm on the resistive element electrode (conductive layer) coated with silver plating. Were screen printed with a 200 mesh stainless steel screen plate. When the viscosity of the carbon paste (resistor) used for printing was measured with Piscotester VT-04, it was around 700 poise. The design dimensions of the resistor sandwiched between the resistive element electrodes (conductive layers) were 1.0 mm in width and 1.34 mm in length.

このようにして抵抗体が印刷された基板を90℃で30分間乾燥させた後、200℃で1時間硬化させた。硬化後の抵抗体の膜厚を測定したところ、膜厚は約20μmであった。この基板を実施例1の製造方法と同様の方法で絶縁層及び導体回路等を形成し、絶縁層内に抵抗素子を内蔵したプリント配線板を製造した。   Thus, after the board | substrate with which the resistor was printed was dried at 90 degreeC for 30 minutes, it was hardened at 200 degreeC for 1 hour. When the thickness of the cured resistor was measured, the thickness was about 20 μm. An insulating layer, a conductor circuit, and the like were formed on this substrate in the same manner as the manufacturing method of Example 1, and a printed wiring board in which a resistance element was built in the insulating layer was manufactured.

[実施例2]
実施例1に対して、導電層を粗面化処理せずに抵抗素子を内蔵したプリント配線板を製造した例である。
[Example 2]
This is an example in which a printed wiring board with a built-in resistance element was manufactured without roughening the conductive layer with respect to Example 1.

始めに、実施例1と同じ両面銅張積層板(第1金属層){三菱ガス化学社製}に実施例1と同様にして導体回路(第1配線層)及び抵抗素子電極(導電層)を形成した。この時、それぞれの抵抗素子電極(導電層)の抵抗体長さ方向の設計値は200μmであった。この基板にめっきレジストをラミネート・露光・現像し、抵抗素子電極(導電層)部分のみを開口させた後、この抵抗素子電極(導電層)をハーフエッチングして厚さ約10μmとした。この後、IM−SILVER{日本高純度化学社製}で無電界銀めっき処理を行い、厚さ0.3μmの銀めっき皮膜(貴金属層)を形成した。     First, the same double-sided copper-clad laminate (first metal layer) as in Example 1 {Mitsubishi Gas Chemical Co., Ltd.} is used in the same manner as in Example 1 to conduct a conductor circuit (first wiring layer) and a resistance element electrode (conductive layer). Formed. At this time, the design value of each resistive element electrode (conductive layer) in the resistor length direction was 200 μm. After plating resist was laminated, exposed and developed on this substrate to open only the resistive element electrode (conductive layer) portion, this resistive element electrode (conductive layer) was half-etched to a thickness of about 10 μm. Thereafter, an electroless silver plating treatment was performed using IM-SILVER {manufactured by Nippon Kogyo Kagaku Co., Ltd.} to form a silver plating film (noble metal layer) having a thickness of 0.3 μm.

めっきレジストを剥離した後、銀めっきで被覆された抵抗素子用電極(導電層)上にカーボンペーストTU−100−8(抵抗体){アサヒ化学研究所社製}を抵抗素子電極と200μmづつ重なるように200メッシュステンレススクリーン版でスクリーン印刷した。印刷に使用したカーボンペースト(抵抗体)の粘度をピスコテスターVT−04で測定したところ、700ポイズ前後であった。また、抵抗素子電極(導電層)間に挟まれる抵抗体の設計寸法は幅1.0mm、長さ1.34mmであった。   After the plating resist is peeled off, carbon paste TU-100-8 (resistor) {manufactured by Asahi Chemical Laboratory Co., Ltd.} is overlapped with the resistive element electrode by 200 μm on the resistive element electrode (conductive layer) coated with silver plating. Screen printed with a 200 mesh stainless screen. When the viscosity of the carbon paste (resistor) used for printing was measured with Piscotester VT-04, it was around 700 poise. The design dimensions of the resistor sandwiched between the resistive element electrodes (conductive layers) were 1.0 mm in width and 1.34 mm in length.

このようにして抵抗体が印刷された基板を90℃で30分間乾燥させた後、200℃で1時間硬化させた。硬化後の抵抗体の膜厚を測定したところ、膜厚は約20μmであった。この基板を、メックエッチボンドCZ−8101{メック社製}で処理して銅箔を粗面化した後、実施例1の製造方法と同様の方法で絶縁層及び導体回路等を形成し、絶縁層内に抵抗素子を内蔵したプリント配線板を製造した。   Thus, after the board | substrate with which the resistor was printed was dried at 90 degreeC for 30 minutes, it was hardened at 200 degreeC for 1 hour. When the thickness of the cured resistor was measured, the thickness was about 20 μm. After this substrate was treated with Mec Etch Bond CZ-8101 (made by Mec Co., Ltd.) to roughen the copper foil, an insulating layer, a conductor circuit, and the like were formed by the same method as the production method of Example 1 to insulate. A printed wiring board with a resistive element built in the layer was manufactured.

[実施例3]
実施例1に対して、導電層の粗面化処理を不十分にした場合に抵抗素子を内蔵したプリント配線板を製造した例である。
[Example 3]
This is an example in which a printed wiring board having a built-in resistance element is manufactured when the roughening treatment of the conductive layer is made insufficient with respect to Example 1.

始めに、実施例1と同じ両面銅張積層板(第1金属層){三菱ガス化学社製}に実施例1と同様にして導体回路(第1配線層)及び抵抗素子電極(導電層)を形成した。この時、それぞれの抵抗素子電極(導電層)の抵抗体長さ方向の設計値は200μmであった。この基板にめっきレジストRY−3225{日立化成工業社製}をロールラミネータでラミネートした後、レジストを露光・現像して、抵抗素子電極(導電層)部分のみを開口させた。さらに、この抵抗素子電極(導電層)をハーフエッチングして厚さ約10μmとした後、メックエッチボンドCZ−8101{メック社製}で、Ra=0.5μmとなる条件で粗面化処理した。この基板を置換型無電界銀めっきIM−SILVER{日本高純度化学社製}にて処理を行い、抵抗素子電極(導電層)を厚さ0.3μmの銀めっき(貴金属層)で皮膜した。 めっきレジストを剥離した後、カーボンペーストTU−100−8(抵抗体){アサヒ化学研究所社製}を抵抗素子電極と200μmづつ重なるように200メッシュステンレスクリーン版を用いてスクリーン印刷した。印刷に使用したカーボンペースト(抵抗体)の粘度をビスコテスターVT−04で測定したところ、700ポイズ前後であった。また、抵抗素子電極(導電層)間に挟まれる抵抗体の設計寸法は幅0.5mm、長さ0.67mmであった。   First, the same double-sided copper-clad laminate (first metal layer) as in Example 1 {Mitsubishi Gas Chemical Co., Ltd.} is used in the same manner as in Example 1 to conduct a conductor circuit (first wiring layer) and a resistance element electrode (conductive layer) Formed. At this time, the design value of each resistive element electrode (conductive layer) in the resistor length direction was 200 μm. After plating resist RY-3225 {manufactured by Hitachi Chemical Co., Ltd.} was laminated on this substrate with a roll laminator, the resist was exposed and developed to open only the resistance element electrode (conductive layer) portion. Further, this resistance element electrode (conductive layer) was half-etched to a thickness of about 10 μm, and then roughened with Mec Etch Bond CZ-8101 (manufactured by Mec) under the condition of Ra = 0.5 μm. . This substrate was treated with substitution-type electroless silver plating IM-SILVER {manufactured by Nippon Kogyo Kagaku Co., Ltd.}, and the resistance element electrode (conductive layer) was coated with silver plating (noble metal layer) having a thickness of 0.3 μm. After the plating resist was peeled off, carbon paste TU-100-8 (resistor) {manufactured by Asahi Chemical Laboratory Co., Ltd.} was screen-printed using a 200 mesh stainless steel clean plate so as to overlap with the resistance element electrode by 200 μm. When the viscosity of the carbon paste (resistor) used for printing was measured with a Bisco Tester VT-04, it was around 700 poise. The design dimensions of the resistor sandwiched between the resistive element electrodes (conductive layers) were 0.5 mm in width and 0.67 mm in length.

このようにして印刷された抵抗ペースト(抵抗体)を90℃で30分間乾燥させた後、200℃で1時間硬化させた。硬化後の抵抗体の膜厚を測定したところ膜厚は約20μmであった。この基板を、メックエッチボンドCZ−8101{メック社製}で処理して、銅箔を粗面化した後、実施例1の製造方法と同様の方法で絶縁層及び導体回路等を形成し、絶縁層内に抵抗素子を内蔵したプリント配線板を製造した。   The resistance paste (resistor) printed in this manner was dried at 90 ° C. for 30 minutes and then cured at 200 ° C. for 1 hour. When the thickness of the cured resistor was measured, the thickness was about 20 μm. After this substrate is treated with Mec Etch Bond CZ-8101 {made by Mec Co., Ltd.} to roughen the copper foil, an insulating layer, a conductor circuit and the like are formed by the same method as the production method of Example 1, A printed wiring board having a resistance element built in the insulating layer was manufactured.

◇実施例の測定結果
実施例1の測定結果は、図5に示すように、比較例1と比較して、極めて良い測定値を示している。
<Measurement Result of Example> As shown in FIG. 5, the measurement result of Example 1 shows extremely good measurement values as compared with Comparative Example 1.

具体的には、設計値100Ωにおける実施例1の平均抵抗値は97.2Ωであり、比較例1は78Ωである。また、実施例1の標準偏差σの値は5.4であり、比較例1は14.54である。また、実施例1の3σの値は16.2であり、比較例1は43.62である。   Specifically, the average resistance value of Example 1 at a design value of 100Ω is 97.2Ω, and Comparative Example 1 is 78Ω. In addition, the value of the standard deviation σ of Example 1 is 5.4, and Comparative Example 1 is 14.54. Moreover, the value of 3σ of Example 1 is 16.2, and Comparative Example 1 is 43.62.

これにより、実施例1は、比較例1よりも、高い精度で抵抗体を印刷でき、段差や凹凸に起因した信頼性(印刷精度)の低下を阻止することを確認できた。   As a result, it was confirmed that Example 1 was able to print the resistor with higher accuracy than Comparative Example 1, and prevented a decrease in reliability (printing accuracy) due to steps and irregularities.

実施例1の素子占有面積の値は2.436mmであり、比較例1は4.572mmである。これにより、実施例1は、比較例1よりも、抵抗体の大きさを縮小しても精度良く印刷できることを確認できた。 The value of the element occupation area of Example 1 is 2.436 mm 2 , and Comparative Example 1 is 4.572 mm 2 . As a result, it was confirmed that Example 1 can print with higher accuracy than Comparative Example 1 even if the size of the resistor is reduced.

実施例1の高温高湿試験に対する抵抗値変化は2.1%であり、比較例1は2.1%である。これにより、実施例1は、比較例1と同程度に、高温高湿条件下の界面の腐食等による抵抗値の増大を阻止できることを確認できた。   The change in the resistance value of Example 1 with respect to the high-temperature and high-humidity test is 2.1%, and Comparative Example 1 is 2.1%. Thereby, it was confirmed that Example 1 can prevent an increase in resistance value due to corrosion of the interface under the high temperature and high humidity condition, as in Comparative Example 1.

40個のサンプル数における実施例1の絶縁信頼性試験に対する不良発生数は0個であり、比較例1は29個である。これにより、実施例1は、比較例1とは異なり、寿命による劣化を阻止できることを確認できた。   In the number of samples of 40, the number of failures with respect to the insulation reliability test of Example 1 is 0, and that of Comparative Example 1 is 29. Thereby, unlike the comparative example 1, it has confirmed that Example 1 can prevent deterioration by a lifetime.

100個のサンプル数における実施例1のTCT試験に対する不良発生数は0個であり、比較例1は26個である。これにより、実施例1は、比較例1とは異なり、温度変化によるクラックを抑制できることを確認できた。   The number of defects with respect to the TCT test of Example 1 in 100 samples is 0, and that in Comparative Example 1 is 26. Thereby, unlike Comparative Example 1, it was confirmed that Example 1 can suppress cracks due to temperature changes.

以上示したように、本発明によれば、従来の抵抗素子を内蔵したプリント配線板に比べて、抵抗素子のサイズを縮小でき、且つ段差や凹凸に起因した信頼性の低下を阻止できるプリント配線板及びその製造方法を提供することができた。   As described above, according to the present invention, compared to a conventional printed wiring board incorporating a resistive element, the size of the resistive element can be reduced and the reliability of the printed wiring can be prevented from being deteriorated due to steps or irregularities. A board and a method for manufacturing the same could be provided.

なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine a component suitably in different embodiment.

本発明の一実施形態に係るプリント配線板の構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the printed wiring board which concerns on one Embodiment of this invention. 同実施形態に係るプリント配線板の構造の一例を概念的に示す上面図である。It is a top view which shows notionally an example of the structure of the printed wiring board concerning the embodiment. 同実施形態に係るプリント配線板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the printed wiring board which concerns on the same embodiment. 同実施形態に係るプリント配線板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the printed wiring board which concerns on the same embodiment. 同実施形態に係るプリント配線板の実施例及び比較例の結果を示す図である。It is a figure which shows the result of the Example and comparative example of a printed wiring board which concern on the embodiment. 従来のプリント配線板の構造を示す断面図である。It is sectional drawing which shows the structure of the conventional printed wiring board. 従来のプリント配線板の構造を示す断面図である。It is sectional drawing which shows the structure of the conventional printed wiring board.

符号の説明Explanation of symbols

10・・・プリント配線板、11・・・抵抗素子、20・・・基板、30・・・絶縁層、40A,40B・・・第1配線層、41・・・第1金属層、50A,50B・・・導電層、60A,60B・・・貴金属層、70・・・抵抗体、80A,80B・・・接続層、81A,81B・・・ビアホール、90A,90B・・・第2配線層、91・・・第2金属層、100・・・めっきレジスト、101・・・開口部。   DESCRIPTION OF SYMBOLS 10 ... Printed wiring board, 11 ... Resistance element, 20 ... Board | substrate, 30 ... Insulating layer, 40A, 40B ... 1st wiring layer, 41 ... 1st metal layer, 50A, 50B ... conductive layer, 60A, 60B ... noble metal layer, 70 ... resistor, 80A, 80B ... connection layer, 81A, 81B ... via hole, 90A, 90B ... second wiring layer 91 ... 2nd metal layer, 100 ... Plating resist, 101 ... Opening part.

Claims (6)

基板と、
前記基板上に選択的に形成された1対の配線層と、
前記各配線層の一部がハーフエッチングされて形成された1対の導電層と、
前記各導電層を被覆するようにめっき形成された1対の貴金属層と、
前記各導電層を電気的に接続するように前記各貴金属層上及び前記導電層間の基板上に選択的に印刷されて形成された抵抗体と
を有することを特徴とするプリント配線板。
A substrate,
A pair of wiring layers selectively formed on the substrate;
A pair of conductive layers formed by half-etching a part of each wiring layer;
A pair of noble metal layers plated to cover each conductive layer;
A printed wiring board comprising: a resistor formed by selectively printing on each noble metal layer and a substrate between the conductive layers so as to electrically connect the conductive layers.
請求項1に記載のプリント配線板において、
前記各貴金属層は銀めっき膜からなることを特徴とするプリント配線板。
In the printed wiring board of Claim 1,
Each said noble metal layer consists of a silver plating film, The printed wiring board characterized by the above-mentioned.
請求項1または請求項2に記載のプリント配線板において、
前記各導電層の表面は粗面化処理されていることを特徴とするプリント配線板。
In the printed wiring board according to claim 1 or 2,
A printed wiring board, wherein the surface of each conductive layer is roughened.
基板上に選択的に1対の配線層を形成する工程と、
前記各配線層の一部を露出させる第1開口部を有して前記各配線層を被覆するレジスト層を前記基板上に選択的に形成する工程と、
前記第1開口部内の前記各配線層をハーフエッチングして1対の導電層を形成する工程と、
前記ハーフエッチングされた各導電層の一部に1対の貴金属層を形成する工程と、
前記貴金属層の形成後、前記レジスト層を除去する工程と、
前記各導電層間の基板上及び前記各貴金属層上に抵抗体を形成する工程と
を備えたことを特徴とするプリント配線板の製造方法。
Selectively forming a pair of wiring layers on a substrate;
Selectively forming a resist layer on the substrate having a first opening exposing a part of each wiring layer and covering each wiring layer;
Half-etching each wiring layer in the first opening to form a pair of conductive layers;
Forming a pair of noble metal layers on a portion of each of the half-etched conductive layers;
Removing the resist layer after forming the noble metal layer;
And a step of forming a resistor on the substrate between the conductive layers and on the noble metal layer.
請求項4に記載のプリント配線板の製造方法において、
前記各貴金属層を形成する工程は、当該各貴金属層としての銀めっき膜を銀めっき処理により形成する工程を含んでいることを特徴とするプリント配線板の製造方法。
In the manufacturing method of the printed wiring board of Claim 4,
The step of forming each noble metal layer includes a step of forming a silver plating film as each noble metal layer by a silver plating process.
請求項4または請求項5に記載のプリント配線板の製造方法において、
前記ハーフエッチングする工程と前記貴金属層を形成する工程との間に、前記ハーフエッチングされた各導電層を粗面化処理する工程を更に具備したことを特徴とするプリント配線板の製造方法。
In the manufacturing method of the printed wiring board of Claim 4 or Claim 5,
A method of manufacturing a printed wiring board, further comprising a step of roughening each half-etched conductive layer between the half-etching step and the noble metal layer forming step.
JP2004288270A 2004-09-30 2004-09-30 Printed wiring board and manufacturing method thereof Expired - Fee Related JP4433971B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004288270A JP4433971B2 (en) 2004-09-30 2004-09-30 Printed wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004288270A JP4433971B2 (en) 2004-09-30 2004-09-30 Printed wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2006108126A true JP2006108126A (en) 2006-04-20
JP4433971B2 JP4433971B2 (en) 2010-03-17

Family

ID=36377535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004288270A Expired - Fee Related JP4433971B2 (en) 2004-09-30 2004-09-30 Printed wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4433971B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020045436A1 (en) * 2018-08-28 2020-03-05 京セラ株式会社 Wiring board and electronic device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020045436A1 (en) * 2018-08-28 2020-03-05 京セラ株式会社 Wiring board and electronic device
CN112586092A (en) * 2018-08-28 2021-03-30 京瓷株式会社 Wiring substrate and electronic device
JPWO2020045436A1 (en) * 2018-08-28 2021-08-26 京セラ株式会社 Wiring boards and electronic devices
EP3846597A4 (en) * 2018-08-28 2022-05-18 Kyocera Corporation Wiring board and electronic device
JP7100707B2 (en) 2018-08-28 2022-07-13 京セラ株式会社 Wiring boards and electronic devices
US11395405B2 (en) 2018-08-28 2022-07-19 Kyocera Corporation Wiring substrate and electronic device

Also Published As

Publication number Publication date
JP4433971B2 (en) 2010-03-17

Similar Documents

Publication Publication Date Title
US7346982B2 (en) Method of fabricating printed circuit board having thin core layer
US7570491B2 (en) Printed circuit board with embedded capacitors therein, and process for manufacturing the same
US20040118602A1 (en) Printed circuit board with embedded capacitors and manufacturing method thereof
JP4818888B2 (en) Manufacturing method of printed wiring board with built-in resistor
KR100752017B1 (en) Manufacturing Method of Printed Circuit Board
JP4639733B2 (en) Method for manufacturing printed wiring board
JPH1187865A (en) Printed circuit board and its manufacture
JP4433971B2 (en) Printed wiring board and manufacturing method thereof
JP4752281B2 (en) Printed wiring board with built-in resistor
JP4479180B2 (en) Multilayer circuit board manufacturing method
JP4396426B2 (en) Resistance element and multilayer printed wiring board incorporating the resistance element
JP4549807B2 (en) Multilayer printed wiring board manufacturing method, multilayer printed wiring board, and electronic device
KR100747020B1 (en) Resistence embedded PCB and manufacturing method thereof
JP4701853B2 (en) Multi-layer wiring board with built-in resistance element and resistance value adjustment method for the resistance element
JP2007088207A (en) Printed wiring board having resistance element and its manufacturing method
JP4029005B2 (en) Wiring board manufacturing method
KR100704917B1 (en) Printed circuit board and the manufacturing method thereof
JP2007027238A (en) Resistive element and multilayer wiring board incorporating the same, and method of adjusting resistance value of resistive element
JP2004179485A (en) Printed wiring board and method of manufacturing the same
JP2007214409A (en) Wiring substrate having built-in passive element and manufacturing method thereof
KR100932535B1 (en) Printed circuit board with embedded resistor and manufacturing method
JP4492071B2 (en) Wiring board manufacturing method
JP2006319023A (en) Method of forming capacitor for wiring board with built-in part
JPH0529316B2 (en)
JP4645212B2 (en) Wiring circuit board built-in resistance element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091221

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees