JP2006100863A - Power source separating structure of semiconductor device and semiconductor manufacturing method - Google Patents
Power source separating structure of semiconductor device and semiconductor manufacturing method Download PDFInfo
- Publication number
- JP2006100863A JP2006100863A JP2005378643A JP2005378643A JP2006100863A JP 2006100863 A JP2006100863 A JP 2006100863A JP 2005378643 A JP2005378643 A JP 2005378643A JP 2005378643 A JP2005378643 A JP 2005378643A JP 2006100863 A JP2006100863 A JP 2006100863A
- Authority
- JP
- Japan
- Prior art keywords
- region
- power supply
- power source
- element region
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
本発明は複数電源を備える半導体装置に関し、特にIO領域や内部領域等の素子領域を複数の領域に電源分離するための電源分離構造および半導体装置の製造方法に関するものである。 The present invention relates to a semiconductor device provided with a plurality of power supplies, and more particularly to a power supply isolation structure for isolating an element region such as an IO region or an internal region into a plurality of regions and a method for manufacturing the semiconductor device.
複数の異なる電源で動作する半導体素子を一つの半導体基板上に構築している半導体装置では、異なる電源の半導体素子が隣接配置されると、基板やウェルを通して隣接する半導体素子間で漏れ電流が発生する。また、一つの電源の電源ノイズが基板やウェルを通して他の電源で動作する隣接配置された半導体素子に伝わり半導体素子ないし半導体装置全体の正常な動作が阻害されてしまう。そのため、この種の半導体装置では、異なる電源の半導体素子を絶縁分離するための電源分離構造を設ける必要がある。従来の半導体装置では、このような電源分離構造として、カットバッファと称される電源分離ブロックを形成することが行われている。 In a semiconductor device in which semiconductor elements that operate with a plurality of different power supplies are built on one semiconductor substrate, if semiconductor elements with different power supplies are arranged adjacent to each other, a leakage current is generated between the adjacent semiconductor elements through the substrate and the well. To do. In addition, power noise of one power source is transmitted to adjacent semiconductor elements that are operated by another power source through a substrate or well, and normal operation of the semiconductor element or the entire semiconductor device is hindered. Therefore, in this type of semiconductor device, it is necessary to provide a power supply isolation structure for insulating and isolating semiconductor elements of different power sources. In a conventional semiconductor device, a power supply separation block called a cut buffer is formed as such a power supply separation structure.
例えば、図1はカットバッファを使用した時の電源分離構造の概念図であり、ここでは半導体装置のチップ1の周辺に沿って設けられるIO領域2とチップ中央部の内部領域3をそれぞれ複数の電源に分離した例を示している。また、電源配線4として、それぞれ異なる電圧の電源配線(5V)4A、電源配線(3.3V)4B、電源配線(2.5V)4Cが設けられており、IO領域2はこれらの電源配線4に対応してそれぞれ異なる電圧のIO領域(5V)2A,IO領域(3.3V)2B,IO領域(2.5V)2Cとして区画形成されている。そして、各IO領域2A,2B,2Cの境界に沿ってカットバッファと呼ばれる電源分離バッファ5を配置し、電気的に電源を遮断している。なお、内部領域3はそれぞれ異なる電圧の内部領域(5V)3A、内部領域(3.3B)3B、内部領域(2.5V)3Cに分離されるが、ここでは内部領域でのカットバッファについての図示は省略している。なお、図において符号6は電極パッドである。
For example, FIG. 1 is a conceptual diagram of a power source separation structure when a cut buffer is used. Here, a plurality of IO regions 2 provided along the periphery of the
図6は前記した従来のカットバッファ5の形成工程を示す断面図である。先ず、図6(a)のように、P型シリコン基板101上にフォトリソグラフィ技術を用いて電源分離部にフォトレジスト111を形成し、イオン(リン)注入工程及び拡散工程を経て電源分離部121を挟んだ領域にそれぞれNウェル102を構成する。次いで、図6(b)のように、フォトリソグラフィ技術を用いてフォトレジスト112を形成し、このフォトレジスト112をマスクとしてイオン(ヒ素)注入し、かつ拡散することにより、前記各Nウェル102内にN+ 領域103を形成する。さらに、図6(c)のように、前記電源分離部121を除く領域にフォトリソグラフィ技術を用いてフォトレジスト113を形成し、このフォトレジスト113をマスクとしてイオン(ボロン)注入しかつ拡散することにより、P+ 領域104を形成する。これにより前記カットバッファ5が形成される。しかる後、図7(a)のように、層間絶縁膜131を形成し、前記各N+ 領域103及びP+ 領域104につながるコンタクト132を形成し、これらコンタクト132を介して電源配線4、ここでは電源配線(5V)4A、電源配線(3.3V)4B、GND配線4Dを形成する。
FIG. 6 is a cross-sectional view showing a process of forming the
このように形成されるカットバッファでは、電源配線(5V)4Aと電源配線(3.3V)4Bにつながる各N+ 領域103はNウェル102内に形成されており、また各Nウェル102はP型シリコン基板101上に離間配置され、しかも各Nウェル102間のP型シリコン基板101にはGND配線4Dに接続されたP+ 領域104が形成されているため、電源配線(5V)4Aと電源配線(3.3V)4Bからの電流は各Nウェル102内の外側に漏れることがなく、両電源を絶縁分離することが可能になる。なお、図1の内部領域3において電源分離を行う場合には、図7(b)に示すように、Nウェル102間にGND用のP+ 領域104を形成せず、両Nウェル102の外側にGND配線に接続されるP+ 領域104を形成する構造が採用されることもある。また、入出力ライン等に乗ったサージノイズを速やかにVDDラインに逃す半導体装置の保護構造が、例えば特許文献1に記載されている。
このようなカットバッファでは、図7(a)に示したように、IO領域の形成と同時に、電源分離部には半導体素子を構成するMOSトランジスタ等の素子と深さや幅が合致したNウェル102やN+ 領域103及びP+ 領域104を形成する必要がある。そのため、電源分離部の位置変更を伴うリワーク時はIO電源分離用バッファを下地のNウェル領域102から順次形成し直さなければならず、下地からのリワークが必須となり、開発費、工期共に増大していた。また、設計プロセスや展開されるファミリ毎に素子の深さや幅など設計基準が違うため、IO領域のカットバッファを設計しても設計プロセスやファミリが変われば再設計が必須となり、開発工数および開発費用が増大していた。さらにIO領域にカットバッファを挿入する際にパッド情報の変更を手作業で行うため、人的ミスによる不具合混入リスクも発生していた。このことは、図7(b)に示した構成のカットバッファについても同様であり、電源分離部の位置変更時は下地からのリワークが必須になるという問題があった。
In such a cut buffer, as shown in FIG. 7A, at the same time as the formation of the IO region, an N well 102 having the same depth and width as the MOS transistor constituting the semiconductor element is formed in the power source separation portion. N +
特にあらかじめ、トランジスタ領域等の下地の構造を共通に作りこんでおき、配線等の上部の構造のみを注文に応じて作り変えるいわゆるゲートアレイ等のマスタースライス型半導体装置では、あらかじめ電源の分離部の位置が固定されており、その位置にしかカットバッファは配置されていなかったため、配線工程で電源分離部の位置を変えることはできなかった。 In particular, in a master slice type semiconductor device such as a gate array in which a base structure such as a transistor region is previously created in common and only an upper structure such as a wiring is changed according to an order, a power supply separation unit is provided in advance. Since the position is fixed and the cut buffer is arranged only at that position, the position of the power source separation unit cannot be changed in the wiring process.
本発明の主な目的は、IO領域および内部領域の電源分離構造の位置変更を伴うリワークを容易に行うことを可能にした電源分離構造及びこのような電源分離構造を備える半導体装置の製造方法を提供するものである。 SUMMARY OF THE INVENTION The main object of the present invention is to provide a power supply isolation structure that makes it possible to easily perform rework that involves changing the position of the power supply isolation structure in the IO region and the internal region, and a method for manufacturing a semiconductor device having such a power supply isolation structure. It is to provide.
本発明は、異なる電源で駆動する素子領域にはダイオード構造の電源分離部が複数位置にそれぞれ存在し、かつ選択された電源分離部に対して異なる電源の電源配線がそれぞれ逆極性に接続されていることを特徴とする。この場合、電源分離部は、一導電型の半導体基板に形成された逆導電型のウェルと、当該ウェルに形成された一導電型の不純物層とで構成される。本発明における電源分離部は、素子領域を構成するウェルとは独立したウェルに形成される。あるいは、素子領域を構成するウェルの一部領域において構成される。 In the present invention, power source separation parts having a diode structure are present in a plurality of positions in element regions driven by different power sources, and power supply wirings of different power sources are connected to the selected power source separation parts in opposite polarities. It is characterized by being. In this case, the power source separation unit is composed of a reverse conductivity type well formed in a one conductivity type semiconductor substrate and a one conductivity type impurity layer formed in the well. In the present invention, the power source separation portion is formed in a well independent of the wells constituting the element region. Or it is comprised in the partial area | region of the well which comprises an element area | region.
また、本発明の製造方法は、一導電型の半導体基板の表面に逆導電型の複数のトランジスタ形成用ウェルと、隣接する前記トランジスタ形成用ウェルの間に配置され、表面の一部に一導電型の不純物領域を含む逆導電型の分離用ウェルとをそれぞれ形成する工程と、前記半導体基板の表面に配線を施して任意の回路機能を実現する工程とを含み、前記配線を施す工程では、互いに電源分離しようとする隣接するトランジスタ形成用ウェルの間に配置された前記分離用ウェル及びこれに含まれる前記不純物領域に対して逆極性での配線接続を行うことを特徴とする。特に、隣接するトランジスタ形成用ウェルに異なる電源を配線接続する場合にはその隣接するトランジスタ形成用ウェル間に配置された電源分離部としての前記分離用ウェルに前記異なる電源のうち絶対値の高い方の電源を配線接続し、前記不純物領域に絶対値の低い方の電源を配線接続することにより、異なる電源が供給される隣接配置されたトラジスタ形成用ウェル間の電源分離を行う。また、隣接するトランジスタ形成用ウェルに同じ電源を配線接続する場合には、その間に配置された前記電源分離部の分離用ウェルおよび不純物領域には配線接続を行わないようにする。 Also, the manufacturing method of the present invention is arranged on the surface of a one-conductivity-type semiconductor substrate between a plurality of opposite-conductivity-type transistor-forming wells and the adjacent transistor-forming wells, and a part of the surface has one-conductivity. A step of forming each of the opposite conductivity type isolation wells including the impurity region of the type, and a step of providing a wiring on the surface of the semiconductor substrate to realize an arbitrary circuit function. A wiring connection with a reverse polarity is performed with respect to the isolation well disposed between adjacent transistor formation wells to be separated from each other and the impurity regions included therein. In particular, when different power sources are connected to adjacent transistor forming wells, the higher one of the different power sources among the different power sources in the separating well as the power source separating portion disposed between the adjacent transistor forming wells. Is connected to the impurity region, and the power supply having the lower absolute value is connected to the impurity region, thereby separating the power between adjacent transistor forming wells to which different power is supplied. Further, when the same power supply is connected to adjacent wells for forming a transistor, no wiring connection is made to the isolation well and the impurity region of the power supply isolation portion arranged between them.
本発明の電源分離構造によれば、異なる電源で駆動する素子領域にはダイオード構造の電源分離部が複数位置にそれぞれ存在し、かつ選択された電源分離部に対して異なる電源の電源配線がそれぞれ逆極性に接続されているので、従来のように素子領域の形成と同時にカットバッファを形成する必要がなく、配線工程時に電源分離部を選択して電源配線を接続することで形成でき、次のような効果を得ることができる。第1に、電源分離位置の変更に伴うリワークでも、上層工程の変更のみで対応可能であり開発費、工期を共に大幅に削減することが可能である。第2に、設計プロセス、ファミリ展開毎に設計しなくてはならなかった電源分離バッファが、ファミリ展開、設計プロセスを意識する必要が無くなり、開発工数および開発費が大幅に削減可能である。第3に、電源分離バッファ挿入によるパッド情報変更の手作業に伴う、不具合の混入リスクを回避することができる。 According to the power supply isolation structure of the present invention, there are a plurality of diode power supply isolation portions in the element regions driven by different power supplies, and power supply wirings of different power sources for the selected power supply isolation portions, respectively. Since it is connected in reverse polarity, it is not necessary to form a cut buffer at the same time as the formation of the element region as in the prior art, and it can be formed by selecting the power supply separation part and connecting the power supply wiring during the wiring process. Such effects can be obtained. First, rework associated with a change in the power supply separation position can be handled only by changing the upper layer process, and both development costs and work periods can be significantly reduced. Secondly, the power supply separation buffer that had to be designed for each design process and family development eliminates the need to be aware of the family development and design process, and can greatly reduce development man-hours and development costs. Thirdly, it is possible to avoid a risk of mixing in troubles due to manual operation of changing pad information by inserting a power supply separation buffer.
本発明の製造方法によれば、複数のトランジスタ形成用ウェルにそれぞれ回路素子を形成する半導体装置において、それらのウェルが同一電源となるか異電源となるかにかかわらず、トランジスタ形成用ウェルとウェルとの間に不純物領域を含む分離用ウェルからなる電源分離部を形成しておき、この電源分離部に対する電源配線を変えることにより任意のトランジスタ形成用ウェルとウェルとの間で電源を分離することができる。さらに、本発明によれば、電源分離部への配線は分離する電源の配線だけでよく、グランド配線は用いないので、グランド配線レイアウトの負担を軽減することができる。 According to the manufacturing method of the present invention, in a semiconductor device in which circuit elements are respectively formed in a plurality of transistor formation wells, regardless of whether the wells have the same power supply or different power supplies, the transistor formation well and the well A power supply isolation part composed of an isolation well including an impurity region is formed between the power supply line and the power supply wiring for the power supply isolation part is changed to separate the power supply between any well for forming a transistor and the well. Can do. Furthermore, according to the present invention, the wiring to the power source separation unit may be only the power source wiring to be separated, and the ground wiring is not used. Therefore, the burden of the ground wiring layout can be reduced.
次に、本発明の実施例1を図面を参照して説明する。図1を再度参照すると、一つの半導体チップ1上に5V,3.3V,2.5Vの異なる電源で駆動するIO領域2と内部領域3が構成されている。すなわち、半導体チップ1の周辺には電極パッド6が配列されており、その内側に沿ってIO領域2が配設され、中央領域には内部領域3が配設されている。前記IO領域2は駆動される電源電圧によってIO領域(5V)2A、IO領域(3.3V)2B、IO領域(2.5V)2Cに区画されている。同様に内部領域3も内部領域(5V)3A、内部領域(3.3V)3B、内部領域(2.5V)3Cに区画されている。また、前記IO領域2と内部領域3との境界領域ないしこれに近い領域にはそれぞれ電源配線(5V)4A、電源配線(3.3V)4B、電源配線(2.5V)4Cがリング状に配設された電源配線4が延長状態に形成されている。
Next,
このような半導体装置において、図2ないし図5は前記IO領域2のうち、IO領域(3.3V)2BとIO領域(2.5V)2Cとの電源分離構造を説明するための図である。図2は電源配線を接続する前の半導体チップ1のレイアウト図であり、半導体チップ1の周辺に沿って形成されているIO領域(2.5V)2C及びこれに隣接するIO領域(3.3V)2Bの領域内には、適宜間隔をおいて電源分離部7が形成されている。この電源分離部7は図1に仮想線で示した従来のカットバッファ5に代わるものである。しかし、この電源分離部7は、隣接するIO領域が、同一電源であるか異電源であるかに係わらず、IO領域とIO領域の間に設けている点で従来のカットバッファと異なる。すなわち、電源分離部7は、IO領域2BとIO領域2Cとの間だけでなく、IO領域2BとIO領域2Bとの間、およびIO領域2CとIO領域2Cとの間にもあらかじめ設けておく。または、本来一つのIO領域に結合できる一つのIO領域2BとIO領域2Cとをそれぞれ電源分離部7で分離し、それぞれ複数のIO領域2Bと2B、あるいは2Cと2Cに分けている。
In such a semiconductor device, FIGS. 2 to 5 are diagrams for explaining a power source separation structure of the IO region (3.3V) 2B and the IO region (2.5V) 2C in the IO region 2. . FIG. 2 is a layout diagram of the
図3(a)は図2のAA線拡大断面図であり、P型シリコン基板11には各IO領域(3.3V)2B,IO領域(2.5V)2Cを構成するNウェル12(12B,12C)が形成され、これらのNウェル12にはNウェル12Cについてのみ符号を付して説明するように、ゲート絶縁膜21、ゲート電極22、P+ 型ソース・ドレイン領域23等からなるMOSトランジスタ20が形成されている。そして、前記各IO領域(3.3V)2BやIO領域(2.5V)2Cを構成するNウェル12B,12Cのそれぞれの間、あるいは相互の間に前記電源分離部7として、独立したNウェル13が形成され、さらにこのNウェル13内にはP+ 領域14が形成されている。これらのNウェル13とP+ 領域14はそれぞれIO領域2を構成しているNウェル12と、ソース・ドレイン領域としてのP+ 領域23と同時工程で形成される。前記電源分離部7は前述のようにIO領域2の延長方向に所要の寸法毎に予め複数個形成される。また、電源分離部7はIO領域2をチップ1の周方向に沿って互いに隔絶するような平面形状に形成されることが好ましい。
FIG. 3A is an enlarged cross-sectional view taken along line AA of FIG. 2, and an N well 12 (12B) constituting each IO region (3.3V) 2B and IO region (2.5V) 2C is formed on the P-
このように形成された半導体チップにおいて、図3(b)に示すように、P型シリコン基板11上に層間絶縁膜15及びコンタクト16を形成し、さらにその上に電源配線4を形成して電源接続を行い、IO領域の設計された領域に対して電源配線(3.3V)4Bと電源配線(2.5V)4Cをそれぞれ接続することで、前記IO領域(3.3V)2BとIO領域(2.5V)2Cに所定の電位が供給される。また、これと同時に、図4に示すように、IO領域(3.3V)2BとIO領域(2.5V)2Cとの境界に位置されている電源分離部7に対し、高電位側の電源配線(3.3V)4BをNウェル13に接続し、低電位側の電源配線(2.5V)4CをP+ 領域14に接続する。なお、同一電源が接続されるIO領域の間の電源分離部、たとえばIO領域2Bと2Bとの間や2Cと2Cとの間の電源分離部7にも電源を接続してもよいが、本実施例では基板との間の容量や基板に対するリーク電流を減らすため電源は接続していない。
In the semiconductor chip thus formed, as shown in FIG. 3B, an
このように構成することで、電源分離部7ではNウェル13とP+ 領域14とでPN接合によるダイオードが形成されることになり、しかも高電位の電源配線(3.3V)4BがNウェル13に接続され、低電位の電源配線(2.5V)4CがP+ 領域14に接続されているため、このダイオードは逆極性に接続されることになる。したがって、ダイオードの整流作用によって電源配線(3.3V)4Bと電源配線(2.5V)4Cとが電気的にクランプされることになり、この結果IO領域(3.3V)2BとIO領域(2.5V)2Cとが電源分離部7によって電源分離されることになる。たとえば、高電位の電源配線(3.3V)4Bに電源ノイズが入っても、電源電離部7で吸収するのでNウェル12Cに3.3V系の電源ノイズが伝わることを防ぐことができる。また、従来のカットバツファでの電源分離には、図7に示すように4A,4B,4Cの3種類の電源配線が必要であったのに対して、電源分離部7での分離にはグランド配線は不要であり、4B,4Cの2種類の電源配線しか必要とされず、電源配線のレイアウトが容易になる。
With this configuration, in the power
このように、本実施例では、予め配設されている複数の電源分離部7を選択し、当該電源分離部7のNウェル13とP+ 領域14にそれぞれ電源配線(3.3V)4Bと電源配線(2.5V)4Cを選択的に接続するように電源配線4及びコンタクト16を形成することで、IO領域2を任意の位置において電源分離することが可能になる。したがって、電源分離部の位置変更によるリワークの必要が生じた場合には、電源分離部7のNウェル13やP+ 領域14はIO領域2の素子に対応した深さや幅に形成されているので変更する必要はなく、単に電源分離部を変更するとともに、当該電源分離部に接続するコンタクト及び電源配線を変更するのみでよい。これにより、従来の問題が解消できる。すなわち、第1に、電源分離箇所変更に伴うリワークでも、上層工程を変更するのみで対応可能であり開発費、工期共に大幅に削減することが可能になる。第2に、設計プロセス、ファミリ展開毎に設計しなくてはならなかった電源分離バッファが、ファミリ展開、設計プロセスを意識する必要が無くなり、開発工数および開発費が大幅に削減することが可能になる。第3に、電源分離用バッファの挿入によるパッド情報変更の手作業に伴う、不具合の混入リスクが回避できる。
As described above, in this embodiment, a plurality of power
図5は本発明を内部領域に適用した実施例2の一部の平面図である。図1に示したように内部領域3はそれぞれ異なる電圧の内部領域(5V)3A、内部領域(3.3V)3B、内部領域(2.5V)3Cで構成されており、内部領域3を構成するMOSトランジスタを形成する際に、これと同時に適宜の箇所に電源分離部7を形成する。電源分離部7の構成はIO領域2での場合と同様にNウェル13とP+ 領域14とで構成されるので、ここでは断面構造の図示は省略する。そして、図5に示したように、内部領域(3.3V)3Bと内部領域(2.5V)3Cとを電源分離する場合には、これらの境界に沿って延在する複数個の電源分離部7を選択した上で、選択した電源分離部7の各Nウェル13に対して電源枝配線(3.3V)8Bをそれぞれ接続し、各P+ 領域14に対して電源枝配線(2.5V)8Cをそれぞれ接続する。接続にはコンタクト16を使用する。しかる上で、電源枝配線(3.3V)8Bを電源配線(3.3V)4Bに接続し、電源枝配線(2.5V)8Cを電源配線(2.5V)4Cに接続する。
FIG. 5 is a plan view of a part of the second embodiment in which the present invention is applied to the inner region. As shown in FIG. 1, the internal region 3 is composed of an internal region (5V) 3A, an internal region (3.3V) 3B, and an internal region (2.5V) 3C having different voltages. At the same time as forming the MOS transistor to be performed, the power
このようにすることで、内部回路(3.3V)3Bと内部回路(2.5V)3Cとを電源分離するために選択された電源分離部7では、Nウェル13とP+ 領域14とでPN接合によるダイオードが形成されることになり、しかも高電位の電源配線(3.3V)4BがNウェル13に接続され、低電位の電源配線(2.5V)4CがP+ 領域14に接続されているため、ダイオードが逆極性に接続されることになる。これにより、電源配線(3.3V)4Bと電源配線(2.5V)4Cとが電気的にクランプされ、内部領域(3.3V)3Bと内部領域(2.5V)3Cとが選択された複数の電源分離部7によって電源分離されることになる。
In this way, in the power
したがって、この実施例2においても、内部領域の設計変更等によって電源分離部の位置変更によるリワークの必要が生じた場合には、電源分離部7のNウェル13やP+ 領域14は内部領域3の素子に対応した深さや幅に形成されているので変更する必要はなく、単に複数の電源分離部7の選択を変更するとともに、当該電源分離部7に接続するコンタクト16位置及び電源枝配線8B,8Cのパターンを変更するのみでよく、前記実施例1のIO領域の場合と同様に従来の問題が解消できるようになる。すなわち、同一電源となるか、異電源となるかに係わらずあらかじめ内部回路を複数のウェルに分離して配置し、それらのウェルの間に電源分離部を配置しておくことにより、隣接するウェルが異電源の場合は、電源分離部にそれぞれ隣接するウェルに供給する電源を配線することにより、隣接するウェル間で電源を分離することができ、また、電源ノイズによる影響を防ぐことができる。
Therefore, also in the second embodiment, when the rework is required due to the change of the position of the power source separation part due to the change of the design of the inner region, the N well 13 and the P +
ここで前記各実施例においては、電源分離部はIO領域或いは内部領域を構成しているNウェルとは独立したNウェルに形成しているが、必ずしも専用に形成する必要はなく、分離したいIO領域や内部領域の近傍に存在しているNウェルとP+ 領域を利用し、これらに電源配線を接続して電源分離部を構成するようにしてもよい。 Here, in each of the above embodiments, the power source separation portion is formed in the N well independent of the IO well or the N well constituting the internal region. The power supply separation unit may be configured by using the N well and the P + region existing in the vicinity of the region and the internal region and connecting the power supply wiring to these.
また、前記実施例では電源分離部の構成として、P型シリコン基板にNウェルを形成し、このNウェル内にP+ 領域を形成した例を示しているが、逆の導電型で構成することも可能である。逆の導電型で構成する場合には、分離用ウェルPウェル、このPウェル内のN+不純物領域には、いずれもN型基板に対して負の電源を接続することになる。しかし、分離を要する電圧の異なる2電源のうち、絶対値の高い方の電源を分離用ウェルに接続し、絶対値の低い方の電源を不純物領域に接続することでは前記実施例と同じである。 In the above-described embodiment, an example in which an N well is formed in a P-type silicon substrate and a P + region is formed in the N well is shown as the configuration of the power source separation unit. Is also possible. In the case of the reverse conductivity type, a negative power source is connected to the N-type substrate in both the separation well P well and the N + impurity region in the P well. However, of the two power supplies having different voltages that require separation, the power supply having the higher absolute value is connected to the separation well, and the power supply having the lower absolute value is connected to the impurity region, which is the same as the previous embodiment. .
1 半導体チップ
2 IO領域
2A IO領域(5V)
2B IO領域(3.3V)
2C IO領域(2.5V)
3 内部領域
3A 内部領域(5V)
3B 内部領域(3.3V)
3C 内部領域(2.5V)
4 電源配線
4A 電源配線(5V)
4B 電源配線(3.3V)
4C 電源配線(2.5V)
5 カットバッファ
6 電極パッド
7 電源分離部
8B 電源枝配線(3.3V)
8C 電源枝配線(2.5V)
11 P型シリコン基板
12 Nウェル
13 Nウェル
14 P+ 領域
20 MOSトランジスタ
1 Semiconductor chip 2
2B IO area (3.3V)
2C IO area (2.5V)
3
3B internal area (3.3V)
3C internal area (2.5V)
4
4B Power supply wiring (3.3V)
4C power supply wiring (2.5V)
5 Cut
8C Power supply branch wiring (2.5V)
11 P-type silicon substrate 12 N well 13 N well 14 P +
Claims (10)
第1、第2および第3素子領域と、
前記第1素子領域と前記第2素子領域の間に形成された第1電源分離部と、
前記第2素子領域と前記第3素子領域の間に形成された第2電源分離部と、
が設けられ、
前記第1電源分離部が、前記第1素子領域と前記第2素子領域との間の電源を分離し、
前記第2電源分離部が、前記第2素子領域と前記第3素子領域との間の電源を分離しないこと、
を特徴とする半導体装置。 On the semiconductor substrate,
First, second and third element regions;
A first power source separation part formed between the first element region and the second element region;
A second power source separation part formed between the second element region and the third element region;
Is provided,
The first power source separation unit separates a power source between the first element region and the second element region;
The second power source separation unit does not isolate the power source between the second element region and the third element region;
A semiconductor device characterized by the above.
第1、第2および第3素子領域と、
前記第1素子領域と前記第2素子領域との間に形成された第1PN接合と、
前記第2素子領域と前記第3素子領域との間に形成された第2PN接合と、
が設けられ、
前記第1PN接合には配線が施され、前記第2PN接合には配線が施されていないこと、
を特徴とする半導体装置。 On the semiconductor substrate,
First, second and third element regions;
A first PN junction formed between the first element region and the second element region;
A second PN junction formed between the second element region and the third element region;
Is provided,
The first PN junction is wired and the second PN junction is not wired;
A semiconductor device characterized by the above.
第1導電型のトランジスタ形成用ウェルを有し、
前記ウェルの深さと前記トランジスタ形成用ウェルの深さとが実質的に同じであること、
を特徴とする請求項8に記載の半導体装置。 The first element region is
Having a first conductivity type transistor forming well;
The depth of the well and the depth of the transistor formation well are substantially the same;
The semiconductor device according to claim 8.
第2導電型のソース・ドレイン領域を有し、
前記不純物領域の深さと前記ソース・ドレイン領域の深さとが実質的に同じあること、
を特徴とする請求項8もしくは請求項9に記載の半導体装置。 The first element region is
Having source / drain regions of the second conductivity type;
The depth of the impurity region and the depth of the source / drain region are substantially the same;
The semiconductor device according to claim 8, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005378643A JP4504916B2 (en) | 2002-10-30 | 2005-12-28 | Semiconductor device power supply separation structure and semiconductor device having the power supply separation structure |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002315459 | 2002-10-30 | ||
JP2005378643A JP4504916B2 (en) | 2002-10-30 | 2005-12-28 | Semiconductor device power supply separation structure and semiconductor device having the power supply separation structure |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003370102A Division JP3821811B2 (en) | 2002-10-30 | 2003-10-30 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006100863A true JP2006100863A (en) | 2006-04-13 |
JP4504916B2 JP4504916B2 (en) | 2010-07-14 |
Family
ID=36240309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005378643A Expired - Fee Related JP4504916B2 (en) | 2002-10-30 | 2005-12-28 | Semiconductor device power supply separation structure and semiconductor device having the power supply separation structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4504916B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10320186B2 (en) | 2015-11-27 | 2019-06-11 | Samsung Electronics Co., Ltd. | Display drive chip |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4173891B2 (en) | 2005-03-22 | 2008-10-29 | 本田技研工業株式会社 | Sound effect generator for moving objects |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0922985A (en) * | 1995-07-05 | 1997-01-21 | Fujitsu Ltd | Method and apparatus for designing layout, semiconductor chip designing apparatus using the same and the semiconductor chip |
JPH11297842A (en) * | 1998-04-15 | 1999-10-29 | Nec Corp | Automatic layout wiring device, method of semiconductor integrated circuit, and storage medium loaded therewith |
JP2002141415A (en) * | 2000-08-23 | 2002-05-17 | Rohm Co Ltd | Semiconductor device and method of manufacturing the same |
-
2005
- 2005-12-28 JP JP2005378643A patent/JP4504916B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0922985A (en) * | 1995-07-05 | 1997-01-21 | Fujitsu Ltd | Method and apparatus for designing layout, semiconductor chip designing apparatus using the same and the semiconductor chip |
JPH11297842A (en) * | 1998-04-15 | 1999-10-29 | Nec Corp | Automatic layout wiring device, method of semiconductor integrated circuit, and storage medium loaded therewith |
JP2002141415A (en) * | 2000-08-23 | 2002-05-17 | Rohm Co Ltd | Semiconductor device and method of manufacturing the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10320186B2 (en) | 2015-11-27 | 2019-06-11 | Samsung Electronics Co., Ltd. | Display drive chip |
Also Published As
Publication number | Publication date |
---|---|
JP4504916B2 (en) | 2010-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6469354B1 (en) | Semiconductor device having a protective circuit | |
TWI387095B (en) | Shared electrostatic discharge protection for integrated circuit output drivers | |
US20100181621A1 (en) | Signal and power supply integrated esd protection device | |
US20090072314A1 (en) | Depletion Mode Field Effect Transistor for ESD Protection | |
JP2006245390A (en) | Semiconductor integrated circuit device and its manufacturing method | |
US7868423B2 (en) | Optimized device isolation | |
US9899471B2 (en) | Compact CMOS device isolation | |
JP2006074012A (en) | Bidirectional type electrostatic discharge protection element | |
KR100223352B1 (en) | Semiconductor integrated circuit device | |
JP5547934B2 (en) | Semiconductor device, semiconductor device manufacturing method, and semiconductor device layout method | |
JP4864344B2 (en) | Semiconductor device | |
JP2003031669A (en) | Semiconductor device | |
JP4504916B2 (en) | Semiconductor device power supply separation structure and semiconductor device having the power supply separation structure | |
JP3821811B2 (en) | Manufacturing method of semiconductor device | |
KR100449874B1 (en) | Semiconductor integrated circuit device | |
JP4890838B2 (en) | Layout design method and layout design tool for semiconductor integrated circuit | |
JP5994457B2 (en) | Semiconductor device | |
JP2004207702A (en) | Power transistor and semiconductor integrated circuit using it | |
US6320233B1 (en) | CMOS semiconductor device | |
JP2009187987A (en) | Semiconductor device | |
JP5383357B2 (en) | Semiconductor device | |
JP2004200601A (en) | Open-drain-oriented mosfet, and semiconductor integrated circuit device using same | |
KR100325185B1 (en) | Semiconductor integrated circuit | |
JPS60223157A (en) | Semiconductor device | |
JP2649938B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051228 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100423 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |