JP2006100438A - Light emitting device and image recording apparatus - Google Patents

Light emitting device and image recording apparatus Download PDF

Info

Publication number
JP2006100438A
JP2006100438A JP2004282786A JP2004282786A JP2006100438A JP 2006100438 A JP2006100438 A JP 2006100438A JP 2004282786 A JP2004282786 A JP 2004282786A JP 2004282786 A JP2004282786 A JP 2004282786A JP 2006100438 A JP2006100438 A JP 2006100438A
Authority
JP
Japan
Prior art keywords
light
terminal
emitting
light emitting
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004282786A
Other languages
Japanese (ja)
Other versions
JP4578195B2 (en
Inventor
Hironori Yoshii
浩紀 喜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004282786A priority Critical patent/JP4578195B2/en
Publication of JP2006100438A publication Critical patent/JP2006100438A/en
Application granted granted Critical
Publication of JP4578195B2 publication Critical patent/JP4578195B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a reliable light emitting device in which transfer switch elements of optical excitation are integrated with simplified entire structure. <P>SOLUTION: The light emitting device comprises multiple three-terminal light emitting switch elements 15 capable of controlling a threshold voltage or current from outside by radiating light, and controls a three-terminal light emitting element 14 corresponding to the three-terminal light emitting switch element 15 by electrically connecting gate terminals. Relating to the three-terminal light emitting switch element 15, one of adjoining elements protrudes to the other side while the other one runs along the protruded part when viewed from above. Since one side of the three-terminal light emitting switch element 15 protrudes to the other side while the other side runs along the protruded part, the areas of a light receiver and light emitter are larger, resulting in improving light transmission efficiency between adjoining elements. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、発光サイリスタを具備した、光励起による転送スイッチ素子を集積した自己走査型の発光装置に関し、さらにこの発光装置を用いた画像記録装置に関するものである。   The present invention relates to a self-scanning light-emitting device having a light-emitting thyristor and integrated transfer switch elements by optical excitation, and further relates to an image recording apparatus using the light-emitting device.

画像記録装置のうち電子写真プリンタの露光装置の一つである光プリンタヘッドとして用いられている発光装置として、pnpn構造を持つ負性抵抗素子である発光サイリスタを発光素子に使用し、これを発光素子列として配置して発光状態の転送が実現できる発光装置とするものが提案されており、これを光プリンタヘッドに用いることで、実装上簡便となること、発光素子アレイをコンパクトに作製できること等が示されている(例えば、特許文献1,2を参照。)。   A light-emitting thyristor, which is a negative resistance element having a pnpn structure, is used as a light-emitting device as a light-emitting device used as an optical printer head that is one of the exposure devices of an electrophotographic printer among image recording devices. Proposals have been made for light emitting devices that can be arranged as element rows and realize light emission state transfer. By using this for an optical printer head, it is easy to mount and a light emitting element array can be made compact. (For example, refer to Patent Documents 1 and 2).

図5に、このような発光状態の転送機能(自己走査機能)を有する従来の第1の発光装置の基本構造の概略回路構成を示す等価回路図ならびに各クロックパルスおよび発光強度の波形を示す線図を示す。発光サイリスタT0〜Tnは略直線状に配列され、各発光サイリスタの発光が順次隣接する発光サイリスタに入射するように構成されている。なお、この発光サイリスタT0〜Tnは、上面視の形状が矩形状となっている。このような発光サイリスタT0〜Tnはそれぞれ光照射を受けることによってそのしきい電圧もしくはしきい電流が低下する特性を持つため、発光している発光サイリスタに隣接している発光サイリスタのしきい電圧もしくはしきい電流が下がることとなる。また、各発光サイリスタのアノード端子に対して3本のクロックラインφ1,φ2,φ3がそれぞれ発光サイリスタ2個おきに繰返し接続されており、各クロックラインφ1,φ2,φ3にはそれぞれ電流源I,I,Iが接続されており、その電流量を発光信号φIが制御するように構成されている(例えば、特許文献2,3を参照。)。 FIG. 5 is an equivalent circuit diagram showing a schematic circuit configuration of a basic structure of a conventional first light emitting device having such a light emission state transfer function (self-scanning function), and lines showing waveforms of clock pulses and light emission intensity. The figure is shown. The light emitting thyristors T0 to Tn are arranged in a substantially linear shape, and are configured such that the light emission of each light emitting thyristor sequentially enters the adjacent light emitting thyristor. The light-emitting thyristors T0 to Tn have a rectangular shape when viewed from above. Such light emitting thyristors T0 to Tn each have a characteristic that their threshold voltage or threshold current is reduced by receiving light irradiation. Therefore, the threshold voltage of the light emitting thyristor adjacent to the light emitting thyristor or The threshold current will drop. In addition, three clock lines φ1, φ2, φ3 are repeatedly connected to every two light emitting thyristors to the anode terminal of each light emitting thyristor, and each clock line φ1, φ2, φ3 has a current source I 1. , I 2 , I 3 are connected, and the light emission signal φI controls the amount of current (see, for example, Patent Documents 2 and 3).

図5を用いて、従来の第1の発光装置における発光状態の転送機能の動作について説明する。まず、スタートパルスラインφSがローレベルからハイレベルに変化し、これによって、最初の発光サイリスタT0がオフ状態からオン状態へ変化して発光する。発光サイリスタT0からの発光は隣接する発光サイリスタT1に入射し、光励起によりその発光のしきい電圧を下げる。このとき、発光サイリスタT2以降は発光サイリスタT1よりも発光サイリスタT0から離れているため、それらへの入射光は弱く、発光のしきい電圧の低下は小さい。すなわち、発光サイリスタT0からの距離が大きいほど入射光は弱まり、その発光サイリスタにおけるしきい電圧の変化も小さくなる。この状態で、次にクロックラインφ1がローレベルからハイレベルに変化すると、発光サイリスタT1の発光のしきい電圧が発光サイリスタT0からの光照射により低下しているため、クロックラインφ1のハイレベルをそのしきい電圧に合わせたレベルとすることにより、発光サイリスタT1がオフ状態からオン状態へ変化して発光する。このとき、同じクロックラインφ1が接続されている発光サイリスタT4は、発光サイリスタT0から十分離れているためその発光のしきい電圧の低下はほとんどないので、発光サイリスタT1を発光させるレベルのクロックラインφ1のハイレベルでは発光せず、よって発光サイリスタT1のみがオン状態となって発光する。次に、スタートパルスφSをローレベルとすることで、発光サイリスタT0はオン状態からオフ状態へ変化して発光が終了する。これによりオン状態がT0からT1へ転送される。   The operation of the light emitting state transfer function in the conventional first light emitting device will be described with reference to FIG. First, the start pulse line φS changes from the low level to the high level, whereby the first light emitting thyristor T0 changes from the off state to the on state and emits light. The light emitted from the light emitting thyristor T0 enters the adjacent light emitting thyristor T1, and the threshold voltage of the light emission is lowered by light excitation. At this time, since the light-emitting thyristor T2 and the subsequent light-emitting thyristors T0 are further away from the light-emitting thyristor T0, the incident light is weaker and the threshold voltage for light emission is less lowered. That is, the greater the distance from the light emitting thyristor T0, the weaker the incident light, and the smaller the change in threshold voltage in the light emitting thyristor. Next, when the clock line φ1 changes from the low level to the high level in this state, the light emission threshold voltage of the light emitting thyristor T1 is reduced by the light irradiation from the light emitting thyristor T0. By setting the level according to the threshold voltage, the light emitting thyristor T1 changes from the off state to the on state and emits light. At this time, since the light emitting thyristor T4 to which the same clock line φ1 is connected is sufficiently away from the light emitting thyristor T0, there is almost no decrease in the threshold voltage of the light emission, so that the clock line φ1 at a level for causing the light emitting thyristor T1 to emit light. No light is emitted at the high level, and only the light emitting thyristor T1 is turned on to emit light. Next, by setting the start pulse φS to a low level, the light-emitting thyristor T0 changes from the on state to the off state, and light emission ends. As a result, the ON state is transferred from T0 to T1.

以下同様に、各クロックパルスφ1〜φ3の波形を図5に示す線図のように変化させることにより、次に発光サイリスタT1から発光サイリスタT2へ、その次に発光サイリスタT2から発光サイリスタT3へと時間とともにオン状態(発光状態)が転送される。   Similarly, by changing the waveforms of the clock pulses φ1 to φ3 as shown in the diagram of FIG. 5, the light emitting thyristor T1 is then changed to the light emitting thyristor T2, and then the light emitting thyristor T2 is changed to the light emitting thyristor T3. The on state (light emission state) is transferred with time.

例えば、クロックラインφ3のみがハイレベルにあり、発光サイリスタT3がオン状態にあるとき、発光サイリスタT3からの発光は隣接する発光サイリスタT2,T4に最も強く入射してこれらの発光のしきい電圧を低下させる。このとき、発光サイリスタT1,T5はそれぞれ発光サイリスタT2,T4に比べて発光サイリスタT3から遠方にあるためこれらに発光サイリスタT3から入射する光は弱く、これらの発光のしきい電圧はあまり低下しない。この状態でクロックラインφ1がローレベルからハイレベルに変化すると、発光サイリスタT4のしきい電圧VTH(T4)は発光サイリスタT1のしきい電圧VTH(T1)に比べてより低下しているため、クロックパルスφ1のハイレベル電圧VをVTH(T4)<V<VTH(T1)と設定することで発光サイリスタT4のみがオン状態となって発光し、発光サイリスタT1はオフ状態のままとなる。そして次にクロックラインφ3をハイレベルからローレベルにすることで発光サイリスタT3はオフ状態になり、オン状態(発光状態)は発光サイリスタT3から発光サイリスタT4へ転送される。 For example, when only the clock line φ3 is at a high level and the light-emitting thyristor T3 is in the on state, the light emission from the light-emitting thyristor T3 is most strongly incident on the adjacent light-emitting thyristors T2 and T4, and the threshold voltage of these light emission is set. Reduce. At this time, since the light-emitting thyristors T1 and T5 are located farther from the light-emitting thyristor T3 than the light-emitting thyristors T2 and T4, the light incident from the light-emitting thyristor T3 is weak, and the threshold voltage of the light emission does not decrease so much. In this state, when the clock line φ1 changes from the low level to the high level, the threshold voltage V TH (T4) of the light emitting thyristor T4 is lower than the threshold voltage V TH (T1) of the light emitting thyristor T1. , a high-level voltage V H of the clock pulse φ1 only V TH (T4) <V H <V TH (T1) and the light-emitting thyristor by setting T4 emits light in the oN state, the light-emitting thyristor T1 is in an off state Will remain. Then, when the clock line φ3 is changed from the high level to the low level, the light emitting thyristor T3 is turned off, and the on state (light emitting state) is transferred from the light emitting thyristor T3 to the light emitting thyristor T4.

このようにクロックラインφ1,φ2,φ3のクロックパルスのハイレベルを互いに少しずつ重なるように設定することで、発光サイリスタT0〜Tnのオン状態(発光状態)は順次転送されていく。   In this way, by setting the high levels of the clock pulses on the clock lines φ1, φ2, and φ3 so as to slightly overlap each other, the on states (light emitting states) of the light emitting thyristors T0 to Tn are sequentially transferred.

また、図5の線図に示すように、発光サイリスタT3のみを強く発光させる場合には、発光サイリスタT3が発光するタイミングに合わせて発光信号φIをハイレベルにする。これにより、その時のオン状態の発光素子である発光サイリスタT3のみが印加される電流量が増加し、発光強度L(T3)も大きくなる。   Further, as shown in the diagram of FIG. 5, when only the light emitting thyristor T3 emits light strongly, the light emission signal φI is set to the high level in accordance with the timing at which the light emitting thyristor T3 emits light. As a result, the amount of current applied only to the light-emitting thyristor T3 which is the light-emitting element at that time is increased, and the light emission intensity L (T3) is also increased.

従来の第1の発光装置は、この発光サイリスタT3の発光を外部へ照射する光として利用するものである。   The conventional first light-emitting device uses light emitted from the light-emitting thyristor T3 as light for irradiating the outside.

しかしながら、この従来の第1の発光装置では、図5に示す発光強度L(T0)〜L(T5)の線図からも分かるように、光プリンタヘッド等に適用する場合には、外部へ照射させる光を発光させる時以外でもスイッチング信号を転送するためのオン状態(発光状態)にある各発光サイリスタからある程度の発光(バイアス光)を生じる。これはオン状態を維持するための電流により各発光サイリスタから弱い発光が生じるためであるが、この従来の第1の発光装置を画像記録装置の光プリンタヘッド等に適用する場合は、このバイアス光も感光体に照射されてしまって本来の画像記録のための照射光に対してノイズとして作用するため、画像品質を悪化させる原因となるという問題点がある。   However, in this conventional first light-emitting device, as can be seen from the diagrams of the light emission intensities L (T0) to L (T5) shown in FIG. Even when light to be emitted is not emitted, a certain amount of light emission (bias light) is generated from each light emitting thyristor in an on state (light emission state) for transferring a switching signal. This is because weak light emission is generated from each light-emitting thyristor due to the current for maintaining the on-state. However, when this conventional first light-emitting device is applied to an optical printer head or the like of an image recording apparatus, this bias light is used. However, since the photosensitive member is irradiated with light and acts as noise with respect to the irradiation light for original image recording, there is a problem that the image quality is deteriorated.

そこで、このような問題点を解消するため、スイッチング信号の転送のための素子を分離してそれらの素子を電気的に制御する構造のものが提案されている(例えば、特許文献4を参照。)。   In order to solve such problems, a structure in which elements for transferring a switching signal are separated and these elements are electrically controlled has been proposed (see, for example, Patent Document 4). ).

図6にそのような自己走査機能を有する従来の第2の発光装置の基本構造の概略回路構成を等価回路図で示す。この従来の第2の発光装置における発光サイリスタアレイは、信号転送のためのスイッチ用のスイッチ用サイリスタ(T1〜Tn)が略直線状に配列された部分と、外部へ照射する光の発光用の発光用サイリスタ(L1〜Ln)が略直線状に配列された部分とを有している。なお、このスイッチ用サイリスタ(T1〜Tn)および発光用サイリスタ(L1〜Ln)は、上面視の形状が矩形状となっている。このようなスイッチ用サイリスタと発光用サイリスタとはそれぞれの対応したゲート端子同士が電気的に接続されており(例えば、n番目のスイッチ用サイリスタTnとn番目の発光用サイリスタLnとのゲート端子同士が接続される。)、1番目のスイッチ用サイリスタT1のゲート端子はスタートパルスラインφSに接続される。また、スイッチ用サイリスタT1〜Tnの各々のゲート端子は負荷抵抗Rを介して制御用電源VGKに接続され、アノード端子には2本のクロックラインφ1,φ2がそれぞれ1つおきに接続される。 FIG. 6 is an equivalent circuit diagram showing a schematic circuit configuration of a basic structure of a conventional second light emitting device having such a self-scanning function. The light-emitting thyristor array in the conventional second light-emitting device has a portion in which switch thyristors (T1 to Tn) for switching signals are arranged substantially linearly, and a light-emitting device for emitting light to be irradiated to the outside. The light emitting thyristors (L1 to Ln) have portions arranged in a substantially straight line. The switch thyristors (T1 to Tn) and the light emitting thyristors (L1 to Ln) have a rectangular shape when viewed from above. Such switch thyristors and light-emitting thyristors are electrically connected at their corresponding gate terminals (for example, the gate terminals of the n-th switch thyristor Tn and the n-th light-emitting thyristor Ln). The gate terminal of the first switch thyristor T1 is connected to the start pulse line φS. The gate terminals of the switch thyristors T1 to Tn are connected to the control power supply V GK via the load resistor RL, and the clock terminals φ1 and φ2 are connected to every other one of the anode terminals. The

また、2番目のスイッチ用サイリスタT2のゲート端子には1番目のスイッチ用サイリスタT1のゲート端子が転送方向指定ダイオードDを介して電気的に接続され、以後、同様の接続の繰り返しで各ゲート端子が電気的に接続されている。   The gate terminal of the first switch thyristor T1 is electrically connected to the gate terminal of the second switch thyristor T2 via the transfer direction designating diode D. Thereafter, each gate terminal is repeatedly connected in the same manner. Are electrically connected.

このような従来の第2の発光装置における、従来の電気制御によるスイッチ素子を用いた発光状態の転送および発光について説明する。   A description will be given of the light emission state transfer and light emission using a switch element by conventional electrical control in such a conventional second light emitting device.

発光状態の転送はスタートパルスラインφSがハイレベルからローレベルに変化することにより始まる。これにより、電気的に1番目のスイッチ用サイリスタT1の発光のしきい電圧が低下する。このときクロックラインφ2をローレベルからハイレベルにすることで、1番目のスイッチ用サイリスタT1がオン状態になり発光する。2番目のスイッチ用サイリスタT2以降は、転送方向指定ダイオードDにより、1番目のスイッチ用サイリスタT1から離れるほど転送方向指定ダイオードDの順方向電圧降下分に応じてスイッチ用サイリスタT2,T3・・のゲート端子にかかる電圧が上昇する。そのため、同じクロックラインφ2が接続されている3番目のスイッチ用サイリスタT3では発光のしきい電圧が転送方向指定ダイオードD2つ分の順方向電圧降下分だけ上昇することとなるので、クロックパルスφ2のハイレベルがこの3番目のスイッチ用サイリスタT3の発光のしきい電圧以下となるようなスタートパルスを用いることで、1番目のスイッチ用サイリスタT1のみがオン状態になり発光することとなる。   The light emission state transfer starts when the start pulse line φS changes from the high level to the low level. As a result, the threshold voltage for light emission of the first switch thyristor T1 is lowered. At this time, the clock line φ2 is changed from the low level to the high level, so that the first switch thyristor T1 is turned on to emit light. After the second switch thyristor T2, the transfer direction designation diode D causes the switch thyristors T2, T3,... According to the forward voltage drop of the transfer direction designation diode D as the distance from the first switch thyristor T1 increases. The voltage applied to the gate terminal rises. Therefore, in the third switch thyristor T3 to which the same clock line φ2 is connected, the light emission threshold voltage is increased by the forward voltage drop corresponding to the two transfer direction designating diodes D, so that the clock pulse φ2 By using a start pulse whose high level is equal to or lower than the threshold voltage for light emission of the third switch thyristor T3, only the first switch thyristor T1 is turned on to emit light.

この状態で発光用サイリスタL1〜Ln用の電源ラインφIをローレベルからハイレベルにすると、1番目の発光用サイリスタL1においては発光のオン条件がゲート端子同士が電気的に接続されている1番目のスイッチ用サイリスタT1のオン条件と同じになるため、1番目の発光用サイリスタL1がオン状態になって発光し、1番目の発光部が発光して点灯することになる。次に、電源ラインφIをローレベルに戻すことにより、1番目の発光用サイリスタL1はオフ状態になり発光が終了する。   In this state, when the power supply line φI for the light emitting thyristors L1 to Ln is changed from the low level to the high level, in the first light emitting thyristor L1, the light emission on condition is the first in which the gate terminals are electrically connected to each other. Therefore, the first light emitting thyristor L1 is turned on and emits light, and the first light emitting unit emits light and is lit. Next, by returning the power supply line φI to the low level, the first light-emitting thyristor L1 is turned off and light emission ends.

次に、1番目のスイッチ用サイリスタT1から2番目のスイッチ用サイリスタT2への発光状態の転送(オン条件の転送)について説明する。1番目の発光用サイリスタL1がオフ状態になってもクロックラインφ2がハイレベルのままなので、1番目のスイッチ用サイリスタT1はオン状態(発光状態)を保持する。このとき、2番目のスイッチ用サイリスタT2では1番目のスイッチ用サイリスタT1に比べて転送方向指定ダイオードD1つ分の順方向電圧降下分だけゲート端子にかかる電圧が高くなり、同じクロックラインφ1が接続されている4番目のスイッチ用サイリスタT4はそれよりさらに転送方向指定ダイオードD2つ分の順方向電圧降下分だけゲート端子にかかる電圧が高くなる。この状態でクロックラインφ1をローレベルからハイレベルにしたとき、2番目のスイッチ用サイリスタT2の発光のしきい電圧と2番目のスイッチ用サイリスタT4の発光のしきい電圧との間の電圧となるようにクロックパルスφ1のハイレベルを選べば、2番目のスイッチ用サイリスタT2のみがオン状態になり発光する。   Next, the light emission state transfer (transfer of the ON condition) from the first switch thyristor T1 to the second switch thyristor T2 will be described. Even when the first light-emitting thyristor L1 is turned off, the clock line φ2 remains at the high level, so the first switch thyristor T1 is kept in the on-state (light-emitting state). At this time, the voltage applied to the gate terminal of the second switch thyristor T2 is higher than the first switch thyristor T1 by the forward voltage drop of one transfer direction designation diode D, and the same clock line φ1 is connected. In the fourth switching thyristor T4, the voltage applied to the gate terminal is further increased by the forward voltage drop of two transfer direction designating diodes D. When the clock line φ1 is changed from the low level to the high level in this state, the voltage is between the light emission threshold voltage of the second switch thyristor T2 and the light emission threshold voltage of the second switch thyristor T4. Thus, if the high level of the clock pulse φ1 is selected, only the second switch thyristor T2 is turned on to emit light.

こうして2番目のスイッチ用サイリスタT2がオン状態(発光状態)となった後、クロックラインφ2をハイレベルからローレベルにすることにより、1番目のスイッチ用サイリスタT1は1番目の発光用サイリスタL1がオフ状態となったのと同様にオフ状態になり発光か終了する。このとき、スタートパルスラインφSがローレベルからハイレベルに変化しているため、転送方向指定ダイオードDにより1番目のスイッチ用サイリスタT1のゲート端子にかかる電圧はほぼ制御用電源VGKの電圧に等しくなり、発光のしきい電圧が最も低いスイッチ用サイリスタは2番目のスイッチ用サイリスタT2となる。こうして、スイッチ用サイリスタのオン状態(発光状態)は1番目のスイッチ用サイリスタT1から2番目のスイッチ用サイリスタT2に転送される。そして、このとき電源ラインφIをローレベルからハイレベルにすると、2番目の発光用サイリスタL2のみがオン状態となり発光する。 After the second switch thyristor T2 is turned on (light emission state) in this way, the first switch thyristor T1 becomes the first light emission thyristor L1 by changing the clock line φ2 from the high level to the low level. In the same manner as when the light is turned off, the light is turned off and light emission ends. At this time, since the start pulse line φS changes from the low level to the high level, the voltage applied to the gate terminal of the first switch thyristor T1 by the transfer direction designation diode D is substantially equal to the voltage of the control power supply V GK. Thus, the switch thyristor having the lowest emission threshold voltage is the second switch thyristor T2. Thus, the ON state (light emission state) of the switch thyristor is transferred from the first switch thyristor T1 to the second switch thyristor T2. At this time, when the power supply line φI is changed from the low level to the high level, only the second light emitting thyristor L2 is turned on to emit light.

以上の操作を順次繰り返すことにより、スイッチ用サイリスタT0〜Tnの発光状態が順次転送され、それに対応させて発光用サイリスタL1〜Lnの発光状態の制御を行なうことができる。
特開昭49−124992号公報 特許第2577034号公報 特許第3020177号公報 特許第2577089号公報 特開2001−077421号公報
By sequentially repeating the above operations, the light emission states of the switch thyristors T0 to Tn are sequentially transferred, and the light emission states of the light emission thyristors L1 to Ln can be controlled accordingly.
JP-A-49-124992 Japanese Patent No. 2757334 Japanese Patent No. 3020177 Japanese Patent No. 2577089 JP 2001-077421

上記の従来の第1の発光装置では、発光サイリスタが発光する光を受光して隣接する発光サイリスタが光励起する構成のため、発光サイリスタ同士の光の伝達効率が高いことが要求される。しかしながら、スイッチング信号を転送するために発光サイリスタから放射される光のうちには隣接する発光サイリスタに照射されず発光サイリスタを保持する基板に吸収されたり、外部に照射されたりする光があるため、隣接する発光サイリスタで受光できる光量が少なくなるという問題点がある。また、スイッチング信号を転送するためのバイアス光の発生により、光プリンタヘッド等へ適用した場合に画像品質が悪化するという問題点がある。   In the above conventional first light emitting device, the light emitted from the light emitting thyristor is received and the adjacent light emitting thyristor is optically excited. Therefore, it is required that the light transmission thyristors have high light transmission efficiency. However, among the light emitted from the light-emitting thyristor to transfer the switching signal, there is light that is not irradiated to the adjacent light-emitting thyristor but is absorbed by the substrate holding the light-emitting thyristor or is irradiated to the outside. There is a problem that the amount of light that can be received by the adjacent light emitting thyristors is reduced. Further, there is a problem that image quality deteriorates when applied to an optical printer head or the like due to generation of bias light for transferring a switching signal.

また、上記の従来の第2の発光装置では、スイッチ用サイリスタでの信号転送に発光サイリスタの光励起を利用しない構成のため、スイッチ用サイリスタ間での光の伝達効率が高いことは重要ではない。しかしながら、スイッチング信号の転送のために電気的に駆動するスイッチ素子としてスイッチ用サイリスタを用い、その電気的制御により発光素子としての発光用サイリスタの発光状態の転送を実現しているため、転送方向指定のための転送方向指定ダイオードDやスイッチ用サイリスタのゲート端子にかかる電圧を制御するための負荷抵抗R等を必要としており、これらをサイリスタ(pnpn)構造の一部を使用して形成している。そのためスイッチ用サイリスタ部の構造が複雑となり、製造に際しても工程数が多くなってしまい生産性に劣るという問題点がある。 Further, in the above-described conventional second light emitting device, since light excitation of the light emitting thyristor is not used for signal transfer in the switch thyristor, it is not important that the light transmission efficiency between the switch thyristors is high. However, since a switching thyristor is used as a switch element that is electrically driven to transfer a switching signal, and the light emission state of the light-emitting thyristor as a light-emitting element is transferred by its electrical control, the transfer direction is designated. And a load resistance RL for controlling the voltage applied to the gate terminal of the switching thyristor are required, and these are formed by using a part of the thyristor (pnpn) structure. Yes. For this reason, the structure of the switch thyristor is complicated, and the number of processes is increased in manufacturing, resulting in poor productivity.

本発明は以上のような従来の技術における問題点に鑑みてなされたものであり、その目的は、全体構造を簡素化することが可能であり、信頼性にも優れた、光励起による転送スイッチ素子を集積した構成の発光装置において、スイッチ用サイリスタ間における発光の伝達効率を高めることができる発光装置を提供することにある。また、本発明の他の目的は、本発明の発光装置を用いた、画像品質の良好な記録画像を得られる画像記録装置を提供することにある。   The present invention has been made in view of the problems in the conventional technology as described above, and an object of the present invention is to provide a transfer switch element by optical excitation that can simplify the overall structure and is excellent in reliability. It is an object of the present invention to provide a light emitting device that can enhance the transmission efficiency of light emission between switch thyristors. Another object of the present invention is to provide an image recording apparatus using the light emitting device of the present invention to obtain a recorded image with good image quality.

本発明における発光装置は、発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子とカソード端子とゲート端子とを有する3端子発光スイッチ素子を多数個、1つの前記3端子発光スイッチ素子からの発光が隣接する前記3端子発光スイッチ素子に入射するように基板上に直線状に配列するとともに、前記3端子発光スイッチ素子の各々の前記アノード端子または前記カソード端子にクロックラインを接続した3端子発光スイッチ素子アレイと、
発光のしきい電圧またはしきい電流を外部からゲート端子を介して電気的に制御可能な、アノード端子とカソード端子と前記ゲート端子とを有する3端子発光素子を多数個、前記3端子発光スイッチ素子に対応させて前記基板上に配列するとともに、前記3端子発光素子の前記ゲート端子をそれぞれ対応する前記3端子発光スイッチ素子の前記ゲート端子と電気的に接続し、前記3端子発光素子の前記アノード端子または前記カソード端子を発光のための電圧または電流を供給するラインに接続した3端子発光素子アレイとを具備しており、
前記3端子発光スイッチ素子および前記3端子発光素子は、それぞれ一方導電型半導体基板の上に、第1の一方導電型半導体層と第1の他方導電型半導体層と第2の一方導電型半導体層と第2の他方導電型半導体層とが順次積層されているとともに、前記第2の他方導電型半導体層に前記アノード端子または前記カソード端子を、前記一方導電型半導体基板または前記第1の一方導電型半導体層に前記カソード端子または前記アノード端子を、前記第2の一方導電型半導体層に前記ゲート端子をそれぞれ電気的に接続した発光サイリスタであり、
前記3端子発光スイッチ素子は、上面視の形状が、隣接する素子間で一方が他方側に張り出しているとともに他方がその張出し部に沿うようになっていることを特徴とするものである。
The light-emitting device according to the present invention includes a large number of three-terminal light-emitting switch elements having an anode terminal, a cathode terminal, and a gate terminal that can control the light emission threshold voltage or threshold current by irradiating light from the outside. The light emitted from the three terminal light emitting switch elements is linearly arranged on the substrate so as to enter the adjacent three terminal light emitting switch elements, and the anode terminal or the cathode terminal of each of the three terminal light emitting switch elements. A three-terminal light emitting switch element array having a clock line connected to
A number of three-terminal light-emitting elements having an anode terminal, a cathode terminal, and the gate terminal, the threshold voltage or threshold current of light emission being electrically controllable from the outside via the gate terminal, the three-terminal light-emitting switch element The gate terminals of the three-terminal light-emitting elements are electrically connected to the gate terminals of the corresponding three-terminal light-emitting switch elements, and the anodes of the three-terminal light-emitting elements are arranged on the substrate. A three-terminal light-emitting element array in which the terminal or the cathode terminal is connected to a line for supplying voltage or current for light emission;
The three-terminal light-emitting switching element and the three-terminal light-emitting element are each formed on a first conductive semiconductor substrate, a first one conductive semiconductor layer, a first other conductive semiconductor layer, and a second one conductive semiconductor layer. And the second other conductivity type semiconductor layer are sequentially laminated, and the anode terminal or the cathode terminal is connected to the second other conductivity type semiconductor layer, and the one conductivity type semiconductor substrate or the first one conductivity type. A light emitting thyristor in which the cathode terminal or the anode terminal is electrically connected to the type semiconductor layer, and the gate terminal is electrically connected to the second one-conductivity type semiconductor layer,
The three-terminal light-emitting switch element is characterized in that the shape in a top view is such that one of the adjacent elements projects to the other side and the other extends along the projecting portion.

また、本発明の発光装置は、上記構成において、前記3端子発光スイッチ素子アレイと前記3端子発光素子アレイとが前記基板上に並列に配設されているとともに、前記3端子発光スイッチ素子からの発光のうち前記基板の表面に垂直方向の発光と前記3端子発光素子方向の発光と前記3端子発光素子の反対方向の発光とを遮光する遮光層が設けられていることを特徴とするものである。   In the light emitting device of the present invention, the three-terminal light-emitting switch element array and the three-terminal light-emitting element array are arranged in parallel on the substrate in the above configuration, A light-shielding layer is provided on the surface of the substrate to block light emitted in the vertical direction, light emitted in the direction of the three-terminal light-emitting element, and light emitted in the opposite direction of the three-terminal light-emitting element. is there.

本発明の画像記録装置は、上記各構成のいずれかの本発明の発光装置を感光体への露光装置に使用していることを特徴とするものである。   An image recording apparatus of the present invention is characterized in that the light emitting device of the present invention having any one of the above-described structures is used in an exposure device for a photoreceptor.

本発明の発光装置によれば、発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子とカソード端子とゲート端子とを有する3端子発光スイッチ素子を多数個、1つの3端子発光スイッチ素子からの発光が隣接する3端子発光スイッチ素子に入射するように基板上に直線状に配列するとともに、3端子発光スイッチ素子の各々のアノード端子またはカソード端子にクロックラインを接続した3端子発光スイッチ素子アレイと、発光のしきい電圧またはしきい電流を外部からゲート端子を介して電気的に制御可能な、アノード端子とカソード端子とゲート端子とを有する3端子発光素子を多数個、3端子発光スイッチ素子に対応させて基板上に配列するとともに、3端子発光素子のゲート端子をそれぞれ対応する3端子発光スイッチ素子のゲート端子と電気的に接続し、3端子発光素子のアノード端子またはカソード端子を発光のための電圧または電流を供給するラインに接続した3端子発光素子アレイとを具備しており、3端子発光スイッチ素子および3端子発光素子は、それぞれ一方導電型半導体基板の上に、第1の一方導電型半導体層と第1の他方導電型半導体層と第2の一方導電型半導体層と第2の他方導電型半導体層とが順次積層されているとともに、第2の他方導電型半導体層にアノード端子またはカソード端子を、一方導電型半導体基板または第1の一方導電型半導体層にカソード端子またはアノード端子を、第2の一方導電型半導体層にゲート端子をそれぞれ電気的に接続した発光サイリスタであり、3端子発光スイッチ素子は、上面視の形状が、隣接する素子間で一方が他方側に張り出しているとともに他方がその張出し部に沿うようになっていることから、三端子発光スイッチ素子による信号転送を発光サイリスタの光励起により行なう構成としたことで、三端子発光スイッチ素子アレイ部に転送方向指定ダイオードやゲート電圧制御のための負荷抵抗等を必要とせず、従来の発光装置に比べて簡素化したアレイ構造で三端子発光スイッチ素子アレイ部を構成することができ、製造に際しても工程数を削減することができる。また、3端子発光スイッチ素子と3端子発光素子とを個別に設けているため、従来の第1の発光装置におけるような発光スイッチ素子と発光素子とを兼ねることによるバイアス光の問題もないので、本発明の発光装置を電子写真式の画像記録装置に用いると、優れた画像品質の記録画像を得ることができる。さらに、3端子発光スイッチ素子の上面視の形状が、隣接する素子間で一方が他方側に張り出しているとともに他方がその張出し部に沿うようになっていることから、3端子発光スイッチ素子の発光部および受光部の面積が増え、3端子発光スイッチ素子の光取り出し効率および受光感度を高めることができるため発光の伝達効率の高いものとなる。なお、この発光サイリスタにおいて、発光部は第1の他方導電型半導体層と第2の一方導電型半導体層とから成り、受光部は第1の一方導電型半導体層と第1の他方導電型半導体層と第2の一方導電型半導体層とから成るものとする。   According to the light emitting device of the present invention, a large number of three-terminal light emitting switch elements having an anode terminal, a cathode terminal, and a gate terminal, which can control the light emission threshold voltage or threshold current by irradiating light from the outside. The three-terminal light-emitting switch elements are arranged in a straight line on the substrate so that light emitted from one three-terminal light-emitting switch element is incident on an adjacent three-terminal light-emitting switch element, and a clock line is connected to each anode terminal or cathode terminal of the three-terminal light-emitting switch element. A three-terminal light-emitting switch element array, and a three-terminal light-emitting element having an anode terminal, a cathode terminal, and a gate terminal that can electrically control a threshold voltage or a threshold current of light emission from the outside via a gate terminal Are arranged on the substrate in correspondence with the three-terminal light-emitting switch element, and the gate terminal of the three-terminal light-emitting element is A three-terminal light-emitting element array electrically connected to a gate terminal of the corresponding three-terminal light-emitting switch element, and an anode terminal or a cathode terminal of the three-terminal light-emitting element connected to a line for supplying voltage or current for light emission; Each of the three-terminal light-emitting switch element and the three-terminal light-emitting element has a first one-conductivity-type semiconductor layer, a first other-conductivity-type semiconductor layer, and a second one-conductor-conductivity on a one-conductivity-type semiconductor substrate, respectively. A semiconductor layer and a second other conductive semiconductor layer are sequentially stacked, and an anode terminal or a cathode terminal is provided on the second other conductive semiconductor layer, and one conductive semiconductor substrate or the first one conductive semiconductor is provided. A light emitting thyristor in which a cathode terminal or an anode terminal is electrically connected to a layer, and a gate terminal is electrically connected to a second one-conductivity type semiconductor layer. Since the child has a shape in a top view in which one of the adjacent elements protrudes to the other side and the other extends along the protruding part, the signal transfer by the three-terminal light emitting switch element is performed by the light emitting thyristor. By adopting a configuration that uses light excitation, the three-terminal light-emitting switch element array section does not require a transfer direction designating diode or a load resistance for gate voltage control, and has a simplified array structure compared to conventional light-emitting devices. A terminal light emitting switch element array section can be formed, and the number of processes can be reduced in manufacturing. In addition, since the three-terminal light-emitting switch element and the three-terminal light-emitting element are individually provided, there is no problem of bias light due to the combined use of the light-emitting switch element and the light-emitting element as in the conventional first light-emitting device. When the light emitting device of the present invention is used in an electrophotographic image recording apparatus, a recorded image with excellent image quality can be obtained. Furthermore, since the shape of the top view of the three-terminal light-emitting switch element is such that one of the adjacent elements protrudes to the other side and the other extends along the protruding portion, the light emission of the three-terminal light-emitting switch element The area of the light receiving portion and the light receiving portion is increased, and the light extraction efficiency and light receiving sensitivity of the three-terminal light emitting switch element can be increased, so that the light transmission efficiency is high. In this light emitting thyristor, the light emitting portion includes a first other conductive semiconductor layer and a second one conductive semiconductor layer, and the light receiving portion includes the first one conductive semiconductor layer and the first other conductive semiconductor. And a second one-conductivity-type semiconductor layer.

また、本発明の発光装置によれば、上記構成において、3端子発光スイッチ素子アレイと3端子発光素子アレイとが基板上に並列に配設されているとともに、3端子発光スイッチ素子からの発光のうち基板の表面に垂直方向の発光と3端子発光素子方向の発光と3端子発光素子の反対方向の発光とを遮光する遮光層が設けられているときには、3端子発光スイッチ素子アレイからの漏れ光のうち基板の表面に垂直方向の発光と3端子発光素子方向の発光と3端子発光素子の反対方向の発光とはこの遮光層によって十分に遮光されるので、3端子発光スイッチ素子アレイにおいて発光状態を転送すべき隣接した3端子発光スイッチ素子方向への発光のみを効率良く利用することができ、漏れ光の影響を抑制することができるとともに、3端子発光素子アレイからの出力光のみを外部に効率良く取り出すことができるものとなる。   According to the light-emitting device of the present invention, in the above configuration, the three-terminal light-emitting switch element array and the three-terminal light-emitting element array are arranged in parallel on the substrate, and light emitted from the three-terminal light-emitting switch element is emitted. Among these, when a light-shielding layer is provided on the surface of the substrate to block light emitted in the vertical direction, light emitted in the direction of the three-terminal light-emitting element, and light emitted in the direction opposite to the three-terminal light-emitting element, light leaked from the three-terminal light-emitting switch element array The light emission in the direction perpendicular to the surface of the substrate, the light emission in the direction of the three-terminal light-emitting element, and the light emission in the direction opposite to the three-terminal light-emitting element are sufficiently shielded by this light-shielding layer. Light can be efficiently used only in the direction of the adjacent three-terminal light-emitting switch element to which the light is transferred, the influence of leakage light can be suppressed, and It becomes that can be efficiently extracted only the output light from the array to the outside.

そして、本発明の画像記録装置によれば、電子写真方式の画像記録装置であって、本発明の発光装置を感光体への露光装置に使用していることから、露光装置としての発光装置において感光体への画像露光を行なうための発光素子と信号転送のためのスイッチ素子とを一体的に集積化したものとすることができるので、発光装置を実装して露光装置を構成する回路基板を小型化することができ、またこの回路基板とのワイヤボンディングの数や回路基板に搭載すべき駆動ICの数を低減することができるので、小型化が可能で、かつ低コストの露光装置を備えた画像記録装置を提供することができるものとなる。また、従来の発光装置におけるようなバイアス光の問題もないので、電子写真方式の画像記録によって優れた画像品質の画像を得ることができるものとなる。   According to the image recording apparatus of the present invention, since the electrophotographic image recording apparatus uses the light emitting device of the present invention for the exposure device for the photosensitive member, in the light emitting device as the exposure device. Since the light emitting element for performing image exposure on the photosensitive member and the switch element for signal transfer can be integrated, a circuit board that mounts the light emitting device and constitutes the exposure apparatus is provided. The size can be reduced, and the number of wire bondings to the circuit board and the number of drive ICs to be mounted on the circuit board can be reduced, so that it is possible to reduce the size and provide a low-cost exposure apparatus. An image recording apparatus can be provided. Further, since there is no problem of bias light as in the conventional light emitting device, an image with excellent image quality can be obtained by electrophotographic image recording.

以下、図面を参照して本発明の発光装置の実施の形態の例について説明する。   Hereinafter, an example of an embodiment of a light emitting device of the present invention will be described with reference to the drawings.

図1は本発明の発光装置の実施の形態の一例を示す平面図であり、図2は図1におけるA−A’線断面図である。   FIG. 1 is a plan view showing an example of an embodiment of a light emitting device of the present invention, and FIG. 2 is a cross-sectional view taken along line A-A ′ in FIG. 1.

図1および図2に示すように、本発明の発光装置は、発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子とカソード端子とゲート端子とを有する3端子発光スイッチ素子15を多数個、1つの3端子発光スイッチ素子15からの発光が隣接する3端子発光スイッチ素子15に入射するように基板1上に直線状に配列するとともに、3端子発光スイッチ素子15の各々のアノード端子またはカソード端子にクロックライン(φ1,φ2,φ3)11を接続した3端子発光スイッチ素子アレイと、発光のしきい電圧またはしきい電流を外部からゲート端子を介して電気的に制御可能な、アノード端子とカソード端子とゲート端子とを有する3端子発光素子14を多数個、3端子発光スイッチ素子15に対応させて基板1上に配列するとともに、3端子発光素子14のゲート端子をそれぞれ対応する3端子発光スイッチ素子15のゲート端子とゲート間配線10によって電気的に接続し、3端子発光素子14のアノード端子またはカソード端子を発光のための電圧または電流を供給するライン(φI)9に接続した3端子発光素子アレイとを具備しており、3端子発光スイッチ素子15および3端子発光素子14は、それぞれ一方導電型半導体基板1の上に、第1の一方導電型半導体層2と第1の他方導電型半導体層3と第2の一方導電型半導体層4と第2の他方導電型半導体層5とが順次積層されているとともに、第2の他方導電型半導体層5にアノード端子またはカソード端子を、一方導電型半導体基板1または第1の一方導電型半導体層2に、(この例ではカソード端子またはアノード端子を一方導電型半導体基板1に、ゲート端子を第2の一方導電型半導体層4に)それぞれ電気的に接続した発光サイリスタであり、3端子発光スイッチ素子15は、上面視の形状が、隣接する素子間で一方が他方側に張り出しているとともに他方がその張出し部に沿うようになっているものである。   As shown in FIGS. 1 and 2, the light-emitting device of the present invention has an anode terminal, a cathode terminal, and a gate terminal, which can control the threshold voltage or threshold current of light emission by irradiating light from the outside. A number of three-terminal light-emitting switch elements 15 are arranged in a straight line on the substrate 1 so that light emitted from one three-terminal light-emitting switch element 15 is incident on an adjacent three-terminal light-emitting switch element 15, and a three-terminal light-emitting switch A three-terminal light-emitting switch element array in which clock lines (φ1, φ2, φ3) 11 are connected to the anode terminal or cathode terminal of each element 15, and a threshold voltage or threshold current for light emission from the outside via a gate terminal A plurality of three-terminal light-emitting elements 14 having anode terminals, cathode terminals, and gate terminals, which can be controlled in a controlled manner, in correspondence with the three-terminal light-emitting switch elements 15. And the gate terminals of the three-terminal light-emitting elements 14 are electrically connected to the corresponding gate terminals of the three-terminal light-emitting switch elements 15 by the inter-gate wirings 10, and the anode terminals or the cathode terminals of the three-terminal light-emitting elements 14 are connected to each other. A three-terminal light-emitting element array connected to a line (φI) 9 for supplying a voltage or current for light emission, and each of the three-terminal light-emitting switch element 15 and the three-terminal light-emitting element 14 has one conductive type semiconductor substrate The first one-conductivity-type semiconductor layer 2, the first other-conductivity-type semiconductor layer 3, the second one-conductivity-type semiconductor layer 4, and the second other-conductivity-type semiconductor layer 5 are sequentially stacked on the substrate 1. In addition, an anode terminal or a cathode terminal is provided on the second other conductive type semiconductor layer 5, and one conductive type semiconductor substrate 1 or the first one conductive type semiconductor layer 2 (in this example, a cathode terminal or a cathode terminal). A light emitting thyristor in which an anode terminal is electrically connected to one conductive type semiconductor substrate 1 and a gate terminal is electrically connected to a second one conductive type semiconductor layer 4, and the three-terminal light emitting switch element 15 has a top view shape, One of the adjacent elements projects to the other side and the other extends along the projecting portion.

この例において、発光サイリスタを発光素子として用いた素子アレイは、信号転送のためのスイッチ用の発光サイリスタである3端子発光スイッチ素子15が直線状に配列された3端子発光スイッチ素子アレイに、これと同様の発光サイリスタからなるスタート用スイッチサイリスタ16が接続された部分と、発光用の発光サイリスタである3端子発光素子14が直線状に配列された3端子発光スイッチ素子アレイの部分とからなり、それぞれの素子アレイに対応した3端子発光スイッチ素子15のゲート端子と、3端子発光素子14のゲート端子とが、ゲート端子同士を共通化した配線であるゲート間配線10により電気的に接続されている。また、スタート用スイッチサイリスタ16のゲート端子は、スタートパルスラインφSに接続されており、3端子発光スイッチ素子アレイの各3端子発光スイッチ素子15のアノード端子には、3本のクロックライン(φ1,φ2,φ3)11がそれぞれ順々に順次2個おきに1本ずつ接続されている。   In this example, an element array using a light emitting thyristor as a light emitting element is a three terminal light emitting switch element array in which three terminal light emitting switch elements 15 which are light emitting thyristors for switching signals are arranged linearly. A start switch thyristor 16 comprising the same light emitting thyristors, and a three terminal light emitting switch element array in which three terminal light emitting elements 14 which are light emitting thyristors are arranged in a straight line, The gate terminal of the three-terminal light-emitting switch element 15 corresponding to each element array and the gate terminal of the three-terminal light-emitting element 14 are electrically connected by an inter-gate wiring 10 that is a wiring in which the gate terminals are shared. Yes. The gate terminal of the start switch thyristor 16 is connected to the start pulse line φS, and three clock lines (φ1, φ1) are connected to the anode terminal of each three-terminal light-emitting switch element 15 of the three-terminal light-emitting switch element array. .phi.2, .phi.3) 11 are connected one by one every two in turn.

そして、3端子発光スイッチ素子アレイと3端子発光素子アレイとが基板1上に並列に配設されることにより、電子写真方式の画像記録装置用の光プリンタヘッド等のラインヘッドとしての発光装置に用いられる。   Then, the three-terminal light-emitting switch element array and the three-terminal light-emitting element array are arranged in parallel on the substrate 1, so that a light-emitting device as a line head such as an optical printer head for an electrophotographic image recording apparatus can be obtained. Used.

また、本発明に用いる発光サイリスタを構成する各半導体層のエネルギーギャップおよびキャリア密度は、発光サイリスタの受光感度,外部への光取り出し効率および発光効率を高めるように設計することが好ましい。具体的には、第1の他方導電型半導体層3および第2の一方導電型半導体層4のエネルギーギャップに比べ、第1の一方導電型半導体層2および第2の他方導電型半導体層5のエネルギーギャップを大きくすればよい。   In addition, the energy gap and carrier density of each semiconductor layer constituting the light emitting thyristor used in the present invention are preferably designed so as to increase the light receiving sensitivity, the light extraction efficiency to the outside, and the light emitting efficiency of the light emitting thyristor. Specifically, the first one-conductivity-type semiconductor layer 2 and the second one-conductivity-type semiconductor layer 5 are compared with the energy gap between the first other-conductivity-type semiconductor layer 3 and the second one-conductivity-type semiconductor layer 4. What is necessary is just to enlarge an energy gap.

このようなエネルギーギャップとすることで、第1の他方導電型半導体層3と第2の一方導電型半導体層4とからなる発光部で発生した光が、第1の一方導電型半導体層2および第2の他方導電型半導体層5に吸収されることなく隣接する発光サイリスタに照射されるため、光取り出し効率の高い発光サイリスタとなる。なお、このような発光サイリスタにおいて受光部は、第1の一方導電型半導体層2と第1の他方導電型半導体層3と第2の一方導電型半導体層4とからなる。   By setting such an energy gap, the light generated in the light emitting portion composed of the first other-conductivity-type semiconductor layer 3 and the second one-conductivity-type semiconductor layer 4 is converted into the first one-conductivity-type semiconductor layer 2 and Since the adjacent light emitting thyristor is irradiated without being absorbed by the second other conductive type semiconductor layer 5, it becomes a light emitting thyristor with high light extraction efficiency. In such a light emitting thyristor, the light receiving section is composed of a first one-conductivity-type semiconductor layer 2, a first other-conductivity-type semiconductor layer 3, and a second one-conductivity-type semiconductor layer 4.

このような発光サイリスタにおいて、一方導電型をn型,他方導電型をp型とした発光サイリスタは、クロックライン10(φ1),11(φ2),12(φ3)およびライン8(φI)がアノード端子に接続される構成となり、カソード電圧を0Vとすると、発光サイリスタに電圧または電流を印加する電源に正電源を用いることができるため好ましい。また、一方導電型をp型,他方導電型をn型としても、バイアス電圧の極を反対とすることにより一方導電型をn型,他方導電型をp型とした発光サイリスタと同様の動作を得ることができる。このため、発光部の光取り出し効率および発光効率や受光部の受光感度が最適となるように発光サイリスタを構成する各半導体層の組み合わせを選択し、これらの各半導体層を作製するための製造上の観点から導電型を決定してもよい。   In such a light emitting thyristor, a light emitting thyristor having one conductivity type as n type and the other conductivity type as p type has clock lines 10 (φ1), 11 (φ2), 12 (φ3) and line 8 (φI) as anodes. It is preferable that the cathode voltage be 0 V because a positive power source can be used as a power source for applying voltage or current to the light emitting thyristor. Also, even if one conductivity type is p-type and the other conductivity type is n-type, the same operation as a light-emitting thyristor having one conductivity type n-type and the other conductivity type p-type can be achieved by reversing the polarity of the bias voltage. Obtainable. For this reason, the combination of the semiconductor layers constituting the light-emitting thyristor is selected so that the light extraction efficiency and the light-emitting efficiency of the light-emitting part and the light-receiving sensitivity of the light-receiving part are optimized, and the manufacturing process for manufacturing these semiconductor layers is selected. From the point of view, the conductivity type may be determined.

以下、一方導電型をn型,他方導電型をp型として説明する。これにより、本発明の発光装置は第2の他方導電型半導体層5にアノード端子が接続され、このアノード端子に3本のクロックライン(φ1,φ2,φ3)11が順々に接続され、一方導電型半導体基板1にカソード端子が接続され、3端子発光素子14のアノード端子に発光のための電圧または電流を供給するライン9(φI)が接続された構成となる。   In the following description, one conductivity type is n-type and the other conductivity type is p-type. Thus, in the light emitting device of the present invention, the anode terminal is connected to the second other conductive type semiconductor layer 5, and three clock lines (φ1, φ2, φ3) 11 are sequentially connected to the anode terminal. A cathode terminal is connected to the conductive semiconductor substrate 1, and a line 9 (φI) for supplying voltage or current for light emission is connected to the anode terminal of the three-terminal light-emitting element 14.

一方導電型(n型)半導体基板1は、III/V族半導体層やII/VI族半導体層が成長可能なものであり、例えば、GaAs,InP,GaP,Si,Ge等からなる。   On the other hand, the conductive type (n-type) semiconductor substrate 1 is one on which a III / V group semiconductor layer or a II / VI group semiconductor layer can be grown, and is made of, for example, GaAs, InP, GaP, Si, Ge, or the like.

第1の一方導電型(n型)半導体層2は、キャリア密度は1×1018cm−3程度のものが望ましく、例えば、GaAs,AlGaAs,InGaP等からなる。 The first one-conductivity type (n-type) semiconductor layer 2 preferably has a carrier density of about 1 × 10 18 cm −3 and is made of, for example, GaAs, AlGaAs, InGaP, or the like.

第1の他方導電型(p型)半導体層3は、エネルギーギャップが第1の一方導電型(n型)半導体層2より小さく、キャリア密度は1×1018cm−3程度のものが望ましく、例えば、AlGaAs,GaAs等からなる。特に、この層の厚みを50〜1000Åとすると、受光部のフォトトランジスタとして機能する部分(npn部)の電流増幅率が大きくなるので、効率良く外部からの光を受光できるものとなる。 The first other conductivity type (p-type) semiconductor layer 3 preferably has an energy gap smaller than that of the first one conductivity type (n-type) semiconductor layer 2 and a carrier density of about 1 × 10 18 cm −3 . For example, it is made of AlGaAs, GaAs or the like. In particular, when the thickness of this layer is 50 to 1000 mm, the current amplification factor of the portion functioning as a phototransistor (npn portion) of the light receiving portion increases, so that light from the outside can be efficiently received.

第2の一方導電型(n型)半導体層4は、エネルギーギャップが第1の一方導電型(n型)半導体層2より小さく、キャリア密度は全層の中で最も小さく1×1016cm−3〜1×1017cm−3程度のものであることが望ましく、例えば、GaAs,AlGaAs等からなる。 The second one-conductivity-type (n-type) semiconductor layer 4 has an energy gap smaller than that of the first one-conductivity-type (n-type) semiconductor layer 2, and the carrier density is the smallest among all layers, 1 × 10 16 cm −. It is desirable that it is about 3 to 1 × 10 17 cm −3 , and it is made of, for example, GaAs, AlGaAs or the like.

第2の他方導電型(p型)半導体層5は、エネルギーギャップが第1の他方導電型(p型)半導体層3および第2の一方導電型(n型)半導体層4よりも大きいものが望ましく、例えば、AlGaAs,InAlGaP等からなるものとすると、高い内部量子効率を得ることができる。   The second other conductivity type (p-type) semiconductor layer 5 has an energy gap larger than that of the first other conductivity type (p-type) semiconductor layer 3 and the second one conductivity type (n-type) semiconductor layer 4. Desirably, for example, when it is made of AlGaAs, InAlGaP or the like, high internal quantum efficiency can be obtained.

なお、図2において一方導電型(n型)半導体基板1と、第1の一方導電型(n型)半導体層2との間には、一方導電型(n型)バッファ層を介在させてもよい。また、第2の他方導電型(p型)半導体層5とアノード端子との間には、他方導電型(p型)オーミックコンタクト層6を介在させてもよい。   In FIG. 2, a one-conductivity (n-type) buffer layer may be interposed between the one-conductivity-type (n-type) semiconductor substrate 1 and the first one-conductivity-type (n-type) semiconductor layer 2. Good. Further, the other conductivity type (p-type) ohmic contact layer 6 may be interposed between the second other conductivity type (p-type) semiconductor layer 5 and the anode terminal.

7は、オーミックコンタクト層6上にオーミック接合をして設けられ、アノード端子として機能する金属層であり、例えば、Au,AuGe,AuZn等からなる。ここで、図2に示すように、金属層7を、オーミックコンタクト層6のほぼ全面を覆うように形成することにより、発光サイリスタの各半導体層への電界を均一化でき、これによって放射される光の発光強度を増すことができる。   Reference numeral 7 denotes a metal layer that is provided in ohmic contact with the ohmic contact layer 6 and functions as an anode terminal, and is made of, for example, Au, AuGe, AuZn, or the like. Here, as shown in FIG. 2, by forming the metal layer 7 so as to cover almost the entire surface of the ohmic contact layer 6, the electric field to each semiconductor layer of the light-emitting thyristor can be made uniform and radiated thereby. The light emission intensity can be increased.

8はクロックライン(φ1,φ2,φ3)11あるいは発光のための電圧または電流を供給するライン(φI)9と、発光サイリスタの各半導体層との電気的絶縁を確保するための絶縁層であり、ポリイミド等の透光性があり、かつ平坦性のある絶縁性膜が用いられる。   Reference numeral 8 denotes an insulating layer for ensuring electrical insulation between the clock line (φ1, φ2, φ3) 11 or a line (φI) 9 for supplying voltage or current for light emission and each semiconductor layer of the light emitting thyristor. An insulating film having translucency and flatness such as polyimide is used.

ライン(φI)9は、3端子発光素子アレイの各発光サイリスタのオーミックコンタクト層7に接続され、その一部にスタート用スイッチサイリスタ16のゲート端子としての機能を持たせたものであり、例えば、Au,AuGe,Ni,Al等からなる。なお、ライン(φI)9とオーミックコンタクト層6との間に、ライン(φI)とともにアノード端子として機能する金属層7を介在させてもよい。   A line (φI) 9 is connected to the ohmic contact layer 7 of each light emitting thyristor of the three-terminal light emitting element array, and a part thereof has a function as a gate terminal of the start switch thyristor 16. It consists of Au, AuGe, Ni, Al or the like. A metal layer 7 that functions as an anode terminal together with the line (φI) may be interposed between the line (φI) 9 and the ohmic contact layer 6.

ゲート間配線10は、第2の一方導電型(n型)半導体層4とオーミック接合をして発光サイリスタにおけるゲート端子として機能するものであり、例えば、Au,AuGe,Ni等からなる。   The inter-gate wiring 10 functions as a gate terminal in the light-emitting thyristor by forming an ohmic junction with the second one-conductivity type (n-type) semiconductor layer 4 and is made of, for example, Au, AuGe, Ni, or the like.

クロックライン(φ1,φ2,φ3)11は、例えば、Au,AuGe,Ni,Al等からなる。   The clock line (φ1, φ2, φ3) 11 is made of, for example, Au, AuGe, Ni, Al or the like.

13は、一方導電型(n型)半導体基板1とオーミック接合をして、カソード端子として機能する裏面電極であり、例えば、Au,AuGe,Ni等からなる。   Reference numeral 13 denotes a back electrode which is in ohmic contact with the one-conductivity type (n-type) semiconductor substrate 1 and functions as a cathode terminal, and is made of, for example, Au, AuGe, Ni or the like.

ここで、3端子発光スイッチ素子15は、上面視の形状が、隣接する素子間で一方が他方側に張り出しているとともに他方がその張出し部に沿うようになっている。図1に示す例では、3端子発光スイッチ素子15の上面視の形状は、一方の3端子発光スイッチ素子15の3端子発光素子14側の端部に隣接する他方の3端子発光スイッチ素子15に向けて伸びる第1の凸部を設け、他方の3端子発光スイッチ素子15の3端子発光素子14と反対側の端部に一方の3端子発光スイッチ素子15に向けて伸びる第2の凸部を設けた形状として、隣接する3端子発光スイッチ素子15間で一方の3端子発光スイッチ素子15の第1の凸部と他方の3端子発光スイッチ素子15の第2の凸部とが対向するように配置することで、一方の3端子発光スイッチ素子15が第1の凸部により他方の3端子発光スイッチ素子15側に張り出しているとともに、他方の3端子発光スイッチ素子15が第2の凸部により一方の3端子発光スイッチ素子15の張出し部(第1の凸部)に沿うようになるものとしている。また、図3(a)〜(c)にそれぞれ本発明の発光装置における3端子発光スイッチ素子15の上面視の形状の例の模式的な要部平面図を示す。図3において、隣接する3端子発光スイッチ素子15間で、一方が他方側に張り出している張出し部を15aとし、この張出し部15aに沿うようになっている部位を15bとして説明する。3端子発光スイッチ素子15の上面視の形状は、図3(a)に示すように、平行四辺形状としてもよいし、図3(b)に示すように、隣接する素子の一方に凸部(張出し部15a)を設け、他方にその凸部(張出し部15a)を囲うように、つまり、張出し部15aに沿うように凹部15bを設けた形状としてもよいし、図3(c)に示すように、多数の凹凸を有する形状として、隣接する3端子発光スイッチ素子15間でこれらの凹凸形状が噛み合う様に配列することで、隣接する素子間で一方が他方側に張り出しているとともに他方がその張出し部15aに沿うような部位15bを有する形状としたものとしてもよい。また、図1および図3(b),(c)の凸部および凹部の角部が丸みを帯びた形状としてもよい。なお、図3(a)〜(c)において破線で示した15cは、クロックライン(φ1,φ2,φ3)11が接続される部位を示している。   Here, the shape of the three-terminal light-emitting switch element 15 in a top view is such that one of the adjacent terminals projects to the other side and the other extends along the projecting portion. In the example shown in FIG. 1, the shape of the top view of the three-terminal light-emitting switch element 15 is the same as that of the other three-terminal light-emitting switch element 15 adjacent to the end of the one-terminal three-terminal light-emitting switch element 15 on the three-terminal light-emitting element 14 side. A first convex portion extending toward the three-terminal light-emitting switch element 15 is provided at the end opposite to the three-terminal light-emitting element 14 of the other three-terminal light-emitting switch element 15. As the provided shape, the first convex portion of one three-terminal light emitting switch element 15 and the second convex portion of the other three-terminal light emitting switch element 15 face each other between adjacent three-terminal light emitting switch elements 15. By arranging, one of the three-terminal light-emitting switch elements 15 protrudes to the other three-terminal light-emitting switch element 15 side by the first convex part, and the other three-terminal light-emitting switch element 15 extends from the second convex part. Overhanging part of one 3-terminal light emitting switch element 15 It is assumed to be along the (first convex portion). FIGS. 3A to 3C are schematic plan views of main parts of examples of the shape of the top view of the three-terminal light emitting switch element 15 in the light emitting device of the present invention. In FIG. 3, a protruding portion where one of the adjacent three-terminal light-emitting switch elements 15 extends to the other side is denoted by 15a, and a portion along the protruding portion 15a is denoted by 15b. The shape of the top view of the three-terminal light-emitting switch element 15 may be a parallelogram shape as shown in FIG. 3A, or a convex portion (on one of adjacent elements as shown in FIG. 3B). A projecting portion 15a) may be provided and the other projecting portion (the projecting portion 15a) may be enclosed on the other side, that is, a recess 15b may be provided along the projecting portion 15a, as shown in FIG. In addition, as a shape having a large number of projections and depressions, by arranging the projections and depressions between adjacent three-terminal light emitting switch elements 15 so as to mesh with each other, one of the adjacent elements projects to the other side and the other is It is good also as a shape which has the site | part 15b which follows the overhang | projection part 15a. Moreover, it is good also as a shape where the convex part of FIG. 1, FIG.3 (b), (c) and the corner | angular part of a recessed part were rounded. 3A to 3C, 15c indicated by a broken line indicates a portion to which the clock line (φ1, φ2, φ3) 11 is connected.

このような形状の3端子発光スイッチ素子15は、上面視の形状が矩形である従来の3端子発光スイッチ素子15に比べて、隣接する素子側の側面の受光部面積および発光部面積が大きくなるため、受光感度および光取り出し効率が向上し、発光装置に用いたときには素子間の光伝達効率の高いものとすることができる。また、3端子発光スイッチ素子15の上面視の形状が隣接する素子間で一方が他方側に張り出しているとともに他方がその張出し部に沿うようになっていることから、隣接する素子間で一方の素子の受光部と他方の素子の発光部との距離を素子の各部位においてばらつくことなくほぼ一定とすることができ、隣接する素子を密に配置することができるので、3端子発光スイッチ素子アレイを大型化することなく光伝達効率を高めることができる。さらに、製造に際しても、3端子発光スイッチ素子15を構成する発光サイリスタの各半導体層のパターニング形状を変えるだけでよいため、工程数を増やすことなく製造できるものとなる。   The three-terminal light-emitting switch element 15 having such a shape has a larger light-receiving area and light-emitting area on the side surface on the adjacent element side than the conventional three-terminal light-emitting switch element 15 having a rectangular shape when viewed from above. Therefore, the light receiving sensitivity and the light extraction efficiency are improved, and when used in a light emitting device, the light transmission efficiency between elements can be made high. Also, since the shape of the top view of the three-terminal light-emitting switch element 15 is such that one of the adjacent elements projects to the other side and the other extends along the projecting portion, The distance between the light receiving part of the element and the light emitting part of the other element can be made substantially constant without variation in each part of the element, and adjacent elements can be arranged densely. The light transmission efficiency can be increased without increasing the size of the light source. Furthermore, since it is only necessary to change the patterning shape of each semiconductor layer of the light-emitting thyristor constituting the three-terminal light-emitting switch element 15 in manufacturing, the manufacturing can be performed without increasing the number of processes.

また、発光サイリスタの発光部から照射される光(光線)が隣接する発光サイリスタの受光部に到達する際の受光部における光量を算出する光線追跡シミュレーションにより、発光サイリスタの受光部における光量分布を受光部の形状を変えて計算すると、発光サイリスタの受光部形状が凸状となる部分で受光する光の光量が多くなることが分かった。従って、3端子発光スイッチ素子15は、上面視の形状を、図1および図3に示す形状のように一箇所以上の凸部または凹部を設けるようにして隣接する3端子発光スイッチ素子15間で一方が他方側に張り出しているとともに他方がその張出し部に沿うようにすることで、従来の矩形状の場合に比べて素子間の光伝達効率を向上できる。   In addition, the light quantity distribution in the light receiving part of the light emitting thyristor is received by the ray tracing simulation that calculates the light quantity in the light receiving part when the light (light ray) irradiated from the light emitting part of the light emitting thyristor reaches the light receiving part of the adjacent light emitting thyristor. If the shape of the light-receiving thyristor is calculated by changing the shape of the light-emitting thyristor, it is found that the amount of light received by the light-receiving thyristor is convex. Accordingly, the three-terminal light-emitting switch element 15 has a shape in a top view between adjacent three-terminal light-emitting switch elements 15 by providing one or more convex portions or concave portions as shown in FIGS. 1 and 3. By making one project to the other side and the other along the projecting portion, the light transmission efficiency between the elements can be improved as compared with the conventional rectangular shape.

中でも、図3(b)に示す形状において、3端子発光スイッチ素子15の凸部を設けた側をスイッチング信号の受信側、すなわち隣接する3端子発光スイッチ素子15からの発光が入射する側とし、隣接する3端子発光スイッチ素子15の凸部を囲うように凹部を設けた側をスイッチング信号の発信側、すなわち隣接する3端子発光スイッチ素子15へ光を出射する側とすることで、隣接する3端子発光スイッチ素子15から照射される光が、3端子発光スイッチ素子15の凸部で集中して受光できるため、さらに隣接する素子間の光伝達効率を高くすることができる。   Among them, in the shape shown in FIG. 3B, the side of the three-terminal light-emitting switch element 15 provided with the convex portion is the switching signal receiving side, that is, the side on which light emitted from the adjacent three-terminal light-emitting switch element 15 is incident. The side where the concave portion is provided so as to surround the convex portion of the adjacent three-terminal light emitting switch element 15 is the switching signal transmission side, that is, the side that emits light to the adjacent three-terminal light emitting switch element 15. Since the light emitted from the terminal light emitting switch element 15 can be concentrated and received by the convex portion of the three terminal light emitting switch element 15, the light transmission efficiency between adjacent elements can be further increased.

ここで、隣接する3端子発光スイッチ素子15間で一方の素子の凸部と他方の素子の凹部とが近接していることが好ましい。また、受光効率を高めるために凸部は大きい程が好ましいが、一定の大きさの基板1に一定個数の3端子発光スイッチ素子15が配列されている場合に凸部の形状が大き過ぎると、製造の際に、3端子発光スイッチ素子15のパターニングが困難となり生産性が低くなるため、受光効率と生産性とを考慮して凸部の大きさを決定すればよい。   Here, it is preferable that the convex portion of one element and the concave portion of the other element are close to each other between the adjacent three-terminal light emitting switch elements 15. Further, in order to increase the light receiving efficiency, it is preferable that the convex portion is large. However, when a certain number of three-terminal light emitting switch elements 15 are arranged on the substrate 1 having a certain size, if the shape of the convex portion is too large, During manufacture, patterning of the three-terminal light emitting switch element 15 becomes difficult and productivity is lowered. Therefore, the size of the convex portion may be determined in consideration of light receiving efficiency and productivity.

例えば、600dpiの密度で3端子発光スイッチ素子15が配列している3端子発光スイッチ素子アレイにおいて、横方向(配列方向)の長さが30μm,縦方向の長さが40μmの矩形状の3端子発光スイッチ素子15を用いた場合に比べ、縦方向の長さが同じく40μmで、横方向に10μmの第1および第2の凸部を設けた、図1に示す3端子発光スイッチ素子15を用いた場合には、受光する光量が約40%向上する。   For example, in a three-terminal light-emitting switch element array in which three-terminal light-emitting switch elements 15 are arranged at a density of 600 dpi, the rectangular three terminals are 30 μm in the horizontal direction (arrangement direction) and 40 μm in the vertical direction. Compared with the case where the light emitting switch element 15 is used, the three-terminal light emitting switch element 15 shown in FIG. 1 having the same length in the vertical direction of 40 μm and the first and second protrusions of 10 μm in the horizontal direction is used. If this occurs, the amount of light received is improved by about 40%.

また、12は遮光層であり、特に3端子発光スイッチ素子アレイと3端子発光素子アレイとが基板1上に並列に配設されているときに、3端子発光スイッチ素子15からの発光のうち基板1の表面に垂直方向の発光と3端子発光素子14方向の発光とを遮光するものとして設けられる。このような遮光層12を設けることにより、3端子発光スイッチ素子アレイからの漏れ光のうち基板1の表面に垂直方向の発光と3端子発光素子14方向の発光と3端子発光素子14の反対方向の発光とはこの遮光層12によって十分に遮光されるので、本発明の発光装置を電子写真方式の画像記録装置に露光装置として用いた場合に、そのような漏れ光による画像の劣化が発生せず優れた画像品質を得ることができるものとなる。このような遮光層12は、3端子発光スイッチ素子15からの発光を2〜3μm程度の厚みでほぼ完全に吸収するようなものであれば種々の材料が使用可能であり、例えば、ポリイミド等をスピンコーティングし、フォトエッチングで所定のパターンに加工して形成すればよい。また、この遮光層12によって3端子発光スイッチ素子15からの発光を反射して隣接する3端子発光スイッチ素子15の受光部に効率よく入射させるには、遮光層12は、3端子発光スイッチ素子15の発光波長(600〜800nm)をほぼ完全に吸収し、あるいは発光波長に対して反射率が高く、絶縁層8より屈折率が低いポリイミド等の絶縁材料から成るものを用いるのが好ましい。このように遮光層12に、漏れ光を遮光する機能に加えて、3端子発光スイッチ素子15からの発光を反射する機能を持たせることで、3端子発光スイッチ素子15の受光部へ入射される光量がより多くなるので、受光効率の極めて高い発光装置とすることができる。   Reference numeral 12 denotes a light shielding layer. In particular, when the three-terminal light-emitting switch element array and the three-terminal light-emitting element array are arranged in parallel on the substrate 1, the substrate out of the light emitted from the three-terminal light-emitting switch element 15. The light emission in the vertical direction and the light emission in the direction of the three-terminal light-emitting element 14 are shielded on the surface of 1. By providing such a light shielding layer 12, light emitted from the three-terminal light-emitting switch element array is emitted in the direction perpendicular to the surface of the substrate 1, emitted in the direction of the three-terminal light-emitting element 14, and opposite to the three-terminal light-emitting element 14. This light emission is sufficiently shielded by the light shielding layer 12, so that when the light emitting device of the present invention is used as an exposure device in an electrophotographic image recording apparatus, image deterioration due to such leaked light occurs. Therefore, excellent image quality can be obtained. Various materials can be used for the light shielding layer 12 as long as the light from the three-terminal light emitting switch element 15 is absorbed almost completely with a thickness of about 2 to 3 μm. For example, polyimide or the like can be used. The film may be formed by spin coating and processing into a predetermined pattern by photoetching. Further, in order to reflect light emitted from the three-terminal light-emitting switch element 15 by the light-shielding layer 12 and efficiently enter the light-receiving portion of the adjacent three-terminal light-emitting switch element 15, the light-shielding layer 12 includes the three-terminal light-emitting switch element 15 It is preferable to use a material made of an insulating material such as polyimide that absorbs the light emission wavelength (600 to 800 nm) almost completely, or has a high reflectance with respect to the light emission wavelength and a refractive index lower than that of the insulating layer 8. In this way, the light shielding layer 12 has a function of reflecting the light emitted from the three-terminal light emitting switch element 15 in addition to the function of shielding the leaked light, and is incident on the light receiving portion of the three-terminal light emitting switch element 15. Since the amount of light increases, a light emitting device with extremely high light receiving efficiency can be obtained.

なお、以上の構成の本発明の発光装置において、一方導電型をp型,他方導電型をn型としてもよく、これにより、本発明の発光装置は第2の他方導電型半導体層5にカソード端子が接続され、このカソード端子にクロックライン(φ1,φ2,φ3)11が順々に接続され、一方導電型半導体基板1にアノード端子が接続され、3端子発光素子14のカソード端子に発光のための電圧または電流を供給するライン9(φI)が接続された構成となる。この場合、一方導電型(p型)半導体基板1としては、例えばGaAs,InP,GaP,Si,Ge等を用いればよい。   In the light emitting device of the present invention having the above configuration, one conductivity type may be p-type and the other conductivity type may be n-type, so that the light emitting device of the present invention has a cathode on the second other conductivity type semiconductor layer 5. Terminals are connected, and clock lines (φ1, φ2, φ3) 11 are sequentially connected to the cathode terminals, while an anode terminal is connected to the conductive semiconductor substrate 1, and light is emitted to the cathode terminals of the three-terminal light-emitting element 14. Therefore, the line 9 (φI) for supplying the voltage or current is connected. In this case, for example, GaAs, InP, GaP, Si, Ge or the like may be used as the one-conductivity type (p-type) semiconductor substrate 1.

図4は本発明の発光装置の実施の形態の例における基本構造の概略回路構成を示す等価回路図である。3端子発光スイッチ素子アレイを構成する3端子発光スイッチ素子15としての発光サイリスタT0〜Tnと、3端子発光素子アレイを構成する3端子発光素子14としての発光サイリスタL1〜Lnとが、それぞれ直線状に配列されて並列に配設されており、それぞれの素子アレイの対応した発光サイリスタT1〜Tnのゲート端子と発光サイリスタL1〜Lnのゲート端子とが電気的に接続されており(例えば、3端子発光スイッチ素子アレイのi番目(i<n)の発光サイリスタTiのゲート端子と、3端子発光素子アレイのi番目の発光サイリスタLiのゲート端子とが接続される。)、スタート用のスイッチサイリスタT0のゲート端子にはスタートパルスラインφSが接続されて信号入力部とされている。このスタート用のスイッチサイリスタT0を含めて、3端子発光スイッチ素子アレイの発光サイリスタのアノード端子には、3本のクロックライン(φ1〜φ3)がそれぞれ順々に2個おきに1本ずつ接続されている。   FIG. 4 is an equivalent circuit diagram showing a schematic circuit configuration of the basic structure in the example of the embodiment of the light emitting device of the present invention. The light emitting thyristors T0 to Tn as the three terminal light emitting switch elements 15 constituting the three terminal light emitting switch element array and the light emitting thyristors L1 to Ln as the three terminal light emitting elements 14 constituting the three terminal light emitting element array are respectively linear. The gate terminals of the corresponding light emitting thyristors T1 to Tn and the gate terminals of the light emitting thyristors L1 to Ln of each element array are electrically connected (for example, three terminals). The gate terminal of the i-th (i <n) light-emitting thyristor Ti of the light-emitting switch element array is connected to the gate terminal of the i-th light-emitting thyristor Li of the 3-terminal light-emitting element array.), The start switch thyristor T0 A start pulse line φS is connected to the gate terminal of the gate terminal to serve as a signal input section. Including the start switch thyristor T0, three clock lines (φ1 to φ3) are connected to the anode terminal of the light emitting thyristor of the three-terminal light emitting switch element array, every two in turn. ing.

このように構成された例を基に、本発明の発光装置におけるスイッチング信号の転送および発光の動作について説明する。   Based on the example configured as described above, switching signal transfer and light emission operation in the light emitting device of the present invention will be described.

スイッチング信号の転送のスタートは、スタート用のスイッチサイリスタT0のアノード端子に接続されたクロックラインφ3がハイレベルになり、スタートパルスラインφSがハイレベルからローレベル(発光サイリスタT0の発光条件を満たすゲート電圧以下の電圧)に変化することにより始まる。これによりスタート用のスイッチサイリスタT0がオン状態になり、発光する。このスタート用のスイッチサイリスタT0からの発光は、その一部が近傍の次の発光サイリスタT1に最も強く入射するよう構成されており、この光照射により発光サイリスタT1の発光のしきい電圧が低下する。   The transfer of the switching signal is started by changing the clock line φ3 connected to the anode terminal of the start switch thyristor T0 to the high level and the start pulse line φS from the high level to the low level (the gate satisfying the emission condition of the light emitting thyristor T0). It starts by changing to a voltage below the voltage. As a result, the start switch thyristor T0 is turned on to emit light. The light emitted from the start switch thyristor T0 is configured so that a part thereof is most strongly incident on the next light emitting thyristor T1, and the light emission threshold voltage of the light emitting thyristor T1 is reduced by this light irradiation. .

次に、発光サイリスタT0から発光サイリスタT1へのオン条件の転送について説明する。発光サイリスタT0からの発光による光照射により、発光サイリスタT1の発光のしきい電圧が低下し、この状態で発光サイリスタT1のアノード端子に接続されているクロックラインφ1をローレベルからハイレベルに変化させる。このとき、同じクロックラインφ1がアノード端子に接続されている発光サイリスタT4は、スタート用のスイッチサイリスタT0から十分離れているため、スタート用のスイッチサイリスタT0の発光の光照射による発光のしきい電圧の低下はほとんどない。そこで、クロックラインφ1のハイレベルV(φ1)を、発光サイリスタT4の発光のしきい電圧VTH(T4)と発光サイリスタT1の発光のしきい電圧VTH(T1)との間の電圧となるように設定すれば(すなわち、V(φ1)をVTH(T1)<V(φ1)<VTH(T4)と設定すれば)、発光サイリスタT1のみがオン状態になり発光する。 Next, transfer of the ON condition from the light emitting thyristor T0 to the light emitting thyristor T1 will be described. The light emission by the light emission from the light emitting thyristor T0 reduces the light emission threshold voltage of the light emitting thyristor T1, and in this state, the clock line φ1 connected to the anode terminal of the light emitting thyristor T1 is changed from the low level to the high level. . At this time, since the light emitting thyristor T4 having the same clock line φ1 connected to the anode terminal is sufficiently away from the start switch thyristor T0, the threshold voltage of light emission due to light emission of the light emission of the start switch thyristor T0. There is almost no decline. Therefore, the high level V H (φ1) of the clock line φ1 is set to a voltage between the light emission threshold voltage V TH (T4) of the light emitting thyristor T4 and the light emission threshold voltage V TH (T1) of the light emitting thyristor T1. If this is set (that is, if V H (φ1) is set as V TH (T1) <V H (φ1) <V TH (T4)), only the light-emitting thyristor T1 is turned on and emits light.

発光サイリスタT1がオン状態となって発光した後、クロックラインφ3をハイレベルからローレベルに変化させることにより、発光サイリスタT0はオフ状態になり発光が終了する。こうして3端子発光スイッチ素子アレイを構成する発光サイリスタのオン状態はスタート用のスイッチサイリスタT0から次の発光サイリスタT1に転送される。このとき、スタートパルスラインφSをローレベルからハイレベルに変化させることにより、再度クロックラインφ3をハイレベルに変化させても、スタート用のスイッチサイリスタT0はオフ状態を保つ。ここで、発光のための電圧または電流を供給するラインφIをローレベルからハイレベルにする。3端子発光素子アレイの1番目の発光サイリスタL1は対応する3端子発光スイッチ素子アレイの発光サイリスタT1がオン状態のため、そのゲート端子にかかる電圧はほぼ0Vとなるが、3端子発光素子アレイの2番目の発光サイリスタL2は3端子発光スイッチ素子アレイの対応する発光サイリスタT2がオフ(光励起)状態であり、3端子発光素子アレイの1,2番目の発光サイリスタL1,L2の発光のしきい電圧をそれぞれVTH(L1),VTH(L2)とすると、前述したようにクロックラインφ1のハイレベルV(φI)をVTH(L1)<V(φI)<VTH(L2)となるように設定すれば、発光サイリスタL1のみオン状態となり、発光する。そして、発光のための電圧または電流を供給するラインφIをハイレベルからローレベルにすると、3端子発光素子アレイの1番目の発光サイリスタL1はオフになり発光は終了する。 After the light emitting thyristor T1 is turned on and emits light, the light emitting thyristor T0 is turned off and the light emission ends by changing the clock line φ3 from the high level to the low level. Thus, the ON state of the light-emitting thyristor constituting the three-terminal light-emitting switch element array is transferred from the start switch thyristor T0 to the next light-emitting thyristor T1. At this time, by changing the start pulse line φS from the low level to the high level, the start switch thyristor T0 is kept off even if the clock line φ3 is changed to the high level again. Here, the line φI for supplying the voltage or current for light emission is changed from the low level to the high level. In the first light-emitting thyristor L1 of the three-terminal light-emitting element array, since the light-emitting thyristor T1 of the corresponding three-terminal light-emitting switch element array is in the on state, the voltage applied to its gate terminal is approximately 0V. In the second light-emitting thyristor L2, the corresponding light-emitting thyristor T2 of the three-terminal light-emitting switch element array is in an off (light-excited) state, and the threshold voltage of light emission of the first and second light-emitting thyristors L1 and L2 of the three-terminal light-emitting element array Are V TH (L1) and V TH (L2), respectively, the high level V H (φI) of the clock line φ1 is expressed as V TH (L1) <V H (φI) <V TH (L2) as described above. If so, only the light-emitting thyristor L1 is turned on and emits light. When the line φI for supplying the voltage or current for light emission is changed from the high level to the low level, the first light-emitting thyristor L1 of the three-terminal light-emitting element array is turned off and the light emission ends.

以上のようにして3端子発光スイッチ素子アレイによるスイッチング信号の転送とそれに対応させた3端子発光素子アレイによる発光の動作とを順次繰り返すことにより、スタート用のスイッチサイリスタT0のオン状態(発光状態)がスイッチング信号として発光サイリスタT1,T2,T3・・・へと順次転送され、それに対応して発光サイリスタL1,L2,L3・・・の発光動作の制御が行なわれる。   By sequentially repeating the switching signal transfer by the three-terminal light-emitting switch element array and the light-emission operation by the corresponding three-terminal light-emitting element array as described above, the start switch thyristor T0 is turned on (light-emitting state). Are sequentially transferred to the light emitting thyristors T1, T2, T3... As a switching signal, and the light emitting operation of the light emitting thyristors L1, L2, L3.

なお、3端子発光スイッチ素子アレイの動作のためにクロックパルスを供給するクロックラインとしてφ1,φ2,φ3の3本が必要な理由は、3端子発光スイッチ素子アレイにおいてスイッチング信号が転送されて発光状態にある例えば発光サイリスタT2に対しては、その発光による光が両隣の発光サイリスタT1およびT3に照射されてこれらが共に発光のしきい電圧またはしきい電流が低下した状態にあるため、クロックラインが2本では発光サイリスタT2の次にT1およびT3の両方が発光状態になってしまい、T1からT2へ、T2からT3へと順次転送していくことができないためである。   The reason why three clock lines φ1, φ2 and φ3 are required as clock lines for supplying clock pulses for the operation of the three-terminal light-emitting switch element array is that the switching signal is transferred in the three-terminal light-emitting switch element array to emit light. For example, for the light emitting thyristor T2, the light emitting thyristor T1 and T3 adjacent to each other is irradiated with light emitted from the light emitting thyristor T2, and both of them are in a state where the threshold voltage or threshold current of the light emission is lowered. This is because both T1 and T3 are in a light emitting state next to the light emitting thyristor T2, and cannot be sequentially transferred from T1 to T2 and from T2 to T3.

そして、本発明の画像形成装置は、電子写真方式の画像形成装置であって、本発明の発光装置を感光体への露光装置に使用しているものである。その構成例は、例えば、感光体と帯電装置と露光装置と現像装置と転写装置と定着装置とを有しており、その感光体への露光装置を、本発明の発光サイリスタによる3端子発光スイッチ素子15および3端子発光素子14を集積化したアレイを、回路基板上に直線状に配置してそれぞれ3端子発光スイッチ素子アレイおよび3端子発光素子アレイを有する発光装置とし、これを用いて同じ回路基板に駆動用ドライバーIC等を搭載して構成する。   The image forming apparatus of the present invention is an electrophotographic image forming apparatus in which the light emitting device of the present invention is used as an exposure device for a photoreceptor. The configuration example includes, for example, a photoconductor, a charging device, an exposure device, a developing device, a transfer device, and a fixing device, and the exposure device for the photoconductor is a three-terminal light emitting switch using the light emitting thyristor of the present invention. An array in which the elements 15 and the three-terminal light-emitting elements 14 are integrated is arranged on a circuit board in a straight line to form a light-emitting device having a three-terminal light-emitting switch element array and a three-terminal light-emitting element array, respectively. A driver IC is mounted on the board.

このような構成の本発明の画像形成装置によれば、本発明の発光装置を感光体への露光装置に使用していることから、本発明の発光サイリスタによる3端子発光スイッチ素子15および3端子発光素子14を集積化したアレイを用いて露光装置を安価に製造することができ、また、露光装置からバイアス光や漏れ光も発生しないので、安価で高画質の画像が形成できる露光装置を備えた画像形成装置を提供できるものとなる。   According to the image forming apparatus of the present invention having such a configuration, since the light emitting device of the present invention is used for the exposure device for the photosensitive member, the three-terminal light emitting switch element 15 and the three terminals by the light emitting thyristor of the present invention are used. An exposure apparatus can be manufactured at low cost using an array in which the light-emitting elements 14 are integrated, and since the exposure apparatus does not generate bias light or leakage light, it has an exposure apparatus that can form high-quality images at low cost. An image forming apparatus can be provided.

なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。   In addition, this invention is not limited to the above-mentioned form, A various change, improvement, etc. are possible in the range which does not deviate from the summary of this invention.

本発明の発光装置の実施の形態の一例を示す要部平面図である。It is a principal part top view which shows an example of embodiment of the light-emitting device of this invention. 図1におけるA−A’線断面図である。FIG. 2 is a cross-sectional view taken along line A-A ′ in FIG. 1. (a)〜(c)はそれぞれ本発明の発光装置における3端子発光スイッチ素子15の上面視の形状の例を示す模式的な平面図である。(A)-(c) is a typical top view which shows the example of the shape of the top view of the 3 terminal light emission switch element 15 in the light-emitting device of this invention, respectively. 本発明の発光装置の実施の形態の一例における基本構造の概略回路構成を示す等価回路図である。It is an equivalent circuit diagram which shows the schematic circuit structure of the basic structure in an example of embodiment of the light-emitting device of this invention. 従来の第1の発光装置の基本構造の概略回路構成を示す等価回路図ならびに各クロックパルスおよび発光強度の波形を示す線図である。It is the equivalent circuit diagram which shows the schematic circuit structure of the basic structure of the conventional 1st light-emitting device, and the diagram which shows the waveform of each clock pulse and light emission intensity. 従来の第2の発光装置の基本構造の概略回路構成を示す等価回路図である。It is an equivalent circuit diagram which shows the schematic circuit structure of the basic structure of the conventional 2nd light-emitting device.

符号の説明Explanation of symbols

1・・・基板
2・・・第1の一方導電型半導体層
3・・・第1の他方導電型半導体層
4・・・第2の一方導電型半導体層
5・・・第2の他方導電型半導体層
6・・・オーミックコンタクト層
7・・・金属層
8・・・絶縁層
9・・・ライン(φI)
10・・・ゲート間配線
11・・・クロックライン(φ1、φ2、φ3)
12・・・遮光層
13・・・裏面電極
14・・・3端子発光素子
15・・・3端子発光スイッチ素子
T0,T1,T2,T3〜Tn・・・発光サイリスタ(3端子発光スイッチ素子15)
L1,L2,L3〜Ln・・・発光サイリスタ(3端子発光素子14)
DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... 1st one conductivity type semiconductor layer 3 ... 1st other conductivity type semiconductor layer 4 ... 2nd one conductivity type semiconductor layer 5 ... 2nd other conductivity type Type semiconductor layer 6 ... ohmic contact layer 7 ... metal layer 8 ... insulating layer 9 ... line (φI)
10 ... Wiring between gates
11 ・ ・ ・ Clock line (φ1, φ2, φ3)
12 ... Light shielding layer
13 ... Back electrode
14 ... 3 terminal light emitting device
15 ... 3 terminal light emitting switch element T0, T1, T2, T3 to Tn ... light emitting thyristor (3 terminal light emitting switch element 15)
L1, L2, L3 to Ln ... Light-emitting thyristor (3-terminal light-emitting element 14)

Claims (3)

発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子とカソード端子とゲート端子とを有する3端子発光スイッチ素子を多数個、1つの前記3端子発光スイッチ素子からの発光が隣接する前記3端子発光スイッチ素子に入射するように基板上に直線状に配列するとともに、前記3端子発光スイッチ素子の各々の前記アノード端子または前記カソード端子にクロックラインを接続した3端子発光スイッチ素子アレイと、
発光のしきい電圧またはしきい電流を外部からゲート端子を介して電気的に制御可能な、アノード端子とカソード端子と前記ゲート端子とを有する3端子発光素子を多数個、前記3端子発光スイッチ素子に対応させて前記基板上に配列するとともに、前記3端子発光素子の前記ゲート端子をそれぞれ対応する前記3端子発光スイッチ素子の前記ゲート端子と電気的に接続し、前記3端子発光素子の前記アノード端子または前記カソード端子を発光のための電圧または電流を供給するラインに接続した3端子発光素子アレイとを具備しており、
前記3端子発光スイッチ素子および前記3端子発光素子は、それぞれ一方導電型半導体基板の上に、第1の一方導電型半導体層と第1の他方導電型半導体層と第2の一方導電型半導体層と第2の他方導電型半導体層とが順次積層されているとともに、前記第2の他方導電型半導体層に前記アノード端子または前記カソード端子を、前記一方導電型半導体基板または前記第1の一方導電型半導体層に前記カソード端子または前記アノード端子を、前記第2の一方導電型半導体層に前記ゲート端子をそれぞれ電気的に接続した発光サイリスタであり、
前記3端子発光スイッチ素子は、上面視の形状が、隣接する素子間で一方が他方側に張り出しているとともに他方がその張出し部に沿うようになっていることを特徴とする発光装置。
A large number of three-terminal light-emitting switch elements having an anode terminal, a cathode terminal, and a gate terminal, each of which can control a light-emission threshold voltage or a threshold current by irradiating light from the outside. Are arranged in a straight line on the substrate so that light emitted from the three-terminal light-emitting switch elements is incident on the adjacent three-terminal light-emitting switch elements, and a clock line is connected to the anode terminal or the cathode terminal of each of the three-terminal light-emitting switch elements. A terminal light emitting switch element array;
A number of three-terminal light-emitting elements having an anode terminal, a cathode terminal, and the gate terminal, the threshold voltage or threshold current of light emission being electrically controllable from the outside via the gate terminal, the three-terminal light-emitting switch element The gate terminals of the three-terminal light-emitting elements are electrically connected to the gate terminals of the corresponding three-terminal light-emitting switch elements, and the anodes of the three-terminal light-emitting elements are arranged on the substrate. A three-terminal light-emitting element array in which the terminal or the cathode terminal is connected to a line for supplying voltage or current for light emission;
The three-terminal light-emitting switching element and the three-terminal light-emitting element are each formed on a first conductive semiconductor substrate, a first one conductive semiconductor layer, a first other conductive semiconductor layer, and a second one conductive semiconductor layer. And the second other conductivity type semiconductor layer are sequentially laminated, and the anode terminal or the cathode terminal is connected to the second other conductivity type semiconductor layer, and the one conductivity type semiconductor substrate or the first one conductivity type. A light emitting thyristor in which the cathode terminal or the anode terminal is electrically connected to the type semiconductor layer, and the gate terminal is electrically connected to the second one-conductivity type semiconductor layer,
The three-terminal light emitting switch element is characterized in that the shape of the top view is such that one of the adjacent terminals projects to the other side and the other extends along the projecting portion.
前記3端子発光スイッチ素子アレイと前記3端子発光素子アレイとが前記基板上に並列に配設されているとともに、前記3端子発光スイッチ素子からの発光のうち前記基板の表面に垂直方向の発光と前記3端子発光素子方向の発光と前記3端子発光素子の反対方向の発光とを遮光する遮光層が設けられていることを特徴とする請求項1記載の発光装置。 The three-terminal light-emitting switch element array and the three-terminal light-emitting element array are arranged in parallel on the substrate, and light emitted from the three-terminal light-emitting switch element is emitted in a direction perpendicular to the surface of the substrate. The light-emitting device according to claim 1, further comprising a light-shielding layer that shields light emitted in the direction of the three-terminal light-emitting element and light emitted in a direction opposite to the three-terminal light-emitting element. 請求項1または請求項2記載の発光装置を感光体への露光装置に使用していることを特徴とする画像記録装置。 An image recording apparatus, wherein the light emitting device according to claim 1 or 2 is used in an exposure device for a photosensitive member.
JP2004282786A 2004-09-28 2004-09-28 Light emitting device and image recording device Expired - Fee Related JP4578195B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004282786A JP4578195B2 (en) 2004-09-28 2004-09-28 Light emitting device and image recording device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004282786A JP4578195B2 (en) 2004-09-28 2004-09-28 Light emitting device and image recording device

Publications (2)

Publication Number Publication Date
JP2006100438A true JP2006100438A (en) 2006-04-13
JP4578195B2 JP4578195B2 (en) 2010-11-10

Family

ID=36239976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004282786A Expired - Fee Related JP4578195B2 (en) 2004-09-28 2004-09-28 Light emitting device and image recording device

Country Status (1)

Country Link
JP (1) JP4578195B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010221444A (en) * 2009-03-19 2010-10-07 Fuji Xerox Co Ltd Light emitting apparatus, printing head, and image forming apparatus
US9070817B2 (en) 2012-09-21 2015-06-30 Kabushiki Kaisha Toshiba Photocoupler and semiconductor light emitting element

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04336474A (en) * 1991-05-13 1992-11-24 Ricoh Co Ltd Semiconductor light function element
JPH0992885A (en) * 1995-09-25 1997-04-04 Nippon Sheet Glass Co Ltd Surface light emitting element and self-scanning light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04336474A (en) * 1991-05-13 1992-11-24 Ricoh Co Ltd Semiconductor light function element
JPH0992885A (en) * 1995-09-25 1997-04-04 Nippon Sheet Glass Co Ltd Surface light emitting element and self-scanning light emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010221444A (en) * 2009-03-19 2010-10-07 Fuji Xerox Co Ltd Light emitting apparatus, printing head, and image forming apparatus
US9070817B2 (en) 2012-09-21 2015-06-30 Kabushiki Kaisha Toshiba Photocoupler and semiconductor light emitting element

Also Published As

Publication number Publication date
JP4578195B2 (en) 2010-11-10

Similar Documents

Publication Publication Date Title
EP0917212B1 (en) Self-scanning light-emitting element array
JP2577034B2 (en) Self-scanning light emitting element array and driving method thereof
US6614055B1 (en) Surface light-emitting element and self-scanning type light-emitting device
JP3647968B2 (en) Self-scanning light emitting device
JP6123559B2 (en) Light-emitting thyristor, self-scanning light-emitting element array, optical writing head and image forming apparatus, light-emitting thyristor, and method of manufacturing self-scanning light-emitting element array
JP2013051255A (en) Light emitting element, light emitting element array, optical writing head and image forming apparatus
JP5310960B1 (en) Light emitting thyristor, self-scanning light emitting element array, optical writing head, and image forming apparatus
JP4068172B2 (en) Surface emitting thyristor and self-scanning light emitting device
JP2015038913A (en) Light-emitting element, self-scanning light-emitting element array, optical writing head, and image formation device
JP4443304B2 (en) Light emitting device and image forming apparatus
JPH09283794A (en) Surface light-emitting element and self-scanning type light-emitting device
JP4578195B2 (en) Light emitting device and image recording device
JP2016152244A (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
JP4673655B2 (en) Light emitting device and image forming apparatus
JP4578191B2 (en) Light emitting device and image recording device
JP4637517B2 (en) Light emitting device and image recording device
JP4511262B2 (en) Light emitting device and image recording device
JP4763437B2 (en) Optical scanning device, light emitting device, and image forming apparatus
JP2758587B2 (en) Optical device using self-scanning light emitting element array
JP2006297721A (en) Optical scanning type switching apparatus, light emitting apparatus and image forming apparatus
JP2006286982A (en) Light-emitting apparatus and image forming apparatus
JP2854556B2 (en) Self-scanning light emitting element array and driving method thereof
JP2006303331A (en) Light emitting apparatus and image forming apparatus
JP2006286983A (en) Optically scanning switching device, light emitting device, and image forming apparatus
JP4704110B2 (en) Optical scanning device driving method and optical scanning device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100824

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees