JP2006096007A - Head substrate, recording head, head cartridge, and recorder - Google Patents
Head substrate, recording head, head cartridge, and recorder Download PDFInfo
- Publication number
- JP2006096007A JP2006096007A JP2004287996A JP2004287996A JP2006096007A JP 2006096007 A JP2006096007 A JP 2006096007A JP 2004287996 A JP2004287996 A JP 2004287996A JP 2004287996 A JP2004287996 A JP 2004287996A JP 2006096007 A JP2006096007 A JP 2006096007A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- head
- wiring
- voltage
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Abstract
Description
本発明はヘッド基板、記録ヘッド、ヘッドカートリッジ、及び記録装置に関し、特に、例えば、インクジェット方式に従って記録を行う複数の記録素子を備えたヘッド基板、そのヘッド基板を用いた記録ヘッド、その記録ヘッドとインクタンクとを内蔵したヘッドカートリッジ、及びその記録ヘッド或いはヘッドカートリッジを用いて記録を行う記録装置に関する。 The present invention relates to a head substrate, a recording head, a head cartridge, and a recording apparatus, and in particular, for example, a head substrate including a plurality of recording elements that perform recording according to an inkjet method, a recording head using the head substrate, a recording head, and the recording head The present invention relates to a head cartridge incorporating an ink tank, and a recording apparatus that performs recording using the recording head or the head cartridge.
熱エネルギーを利用したインクジェットのプリンタは低価格で、普通紙を用いることができ、カラー記録が容易で、高画質であるなどの理由で広く用いられている。 Ink jet printers using thermal energy are widely used because they are inexpensive, can use plain paper, are easy to color record, and have high image quality.
図11は従来の一般的なサーマルインクジェット方式の記録ヘッド(以下、記録ヘッドという)の駆動回路の構成を示す図である。 FIG. 11 is a diagram showing a configuration of a driving circuit of a conventional general thermal ink jet recording head (hereinafter referred to as a recording head).
図11に示されるように、基板上に形成されたヒータ101とこれを駆動するパワートランジスタ102が電源のVH配線106とGNDH配線107との間に接続される構成となっている。一方、制御回路108は記録データと制御信号とを入力して発生したオン/オフ信号109をパワートランジスタ102に与えてヒータ101を駆動する。
As shown in FIG. 11, a
最近の多数のヒータを備えた記録ヘッドの場合、その駆動には時分割駆動を採用することに加え、ヒータからの発熱量を一定にしながら、且つ多数のヒータを均一に駆動するよう、以下に例示するような様々な面を考慮した提案がなされている。 In the case of a print head equipped with a large number of recent heaters, in addition to adopting time-division driving, the following is performed so that a large number of heaters can be driven uniformly while keeping the amount of heat generated from the heater constant. Proposals have been made in consideration of various aspects as exemplified.
(1)時分割駆動と分散駆動の面から
多数作り込まれた発熱素子全てを同時に駆動すると大電流が流れることで電流経路の電圧降下が大きくなるとともに大きな電源容量が必要となって駆動困難に陥る。また、インクを吐出するノズル間の相互的な大きな圧力干渉も生じて均一な吐出が妨げられる。
(1) From the aspect of time-division drive and distributed drive When all the heat generating elements built in are driven at the same time, a large current flows, resulting in a large voltage drop in the current path and a large power supply capacity, making it difficult to drive. I fall. Further, a large mutual pressure interference occurs between the nozzles that eject the ink, thereby preventing uniform ejection.
そこで、特許文献1では、多数のヒータを備えた記録ヘッドの場合、ヒータ群を複数のブロックに分けて各ブロックを時分割駆動する方法を提案している。また、特許文献2では、ブロック内における隣接する発熱素子が連続して選択されないように、同時駆動する発熱素子を分散させて駆動する方法を提案している。このように、電力面とインク吐出面の両方に配慮して時分割駆動と分散駆動を組み合わせた方法が採用されている。なお、時分割駆動の多くは回路規模を小さくするためにマトリクス回路構成が採用されている。
Therefore,
(2)均一な駆動の面から
記録ヘッドの基板上において、薄膜または厚膜抵抗からなるヒータをトランジスタ等で構成するスイッチング回路で駆動するが、高品位な画像に記録するためには吐出されるインク液滴量を一定にさせることが必要とされ、駆動面においては電源電圧や周囲温度、そして個別部品や形成部材の特性バラツキに関わらず、ヒータの発熱量を一定、且つ複数のヒータ間で均一に駆動することが求められる。
(2) From the aspect of uniform driving On the substrate of the recording head, a heater made of a thin film or thick film resistor is driven by a switching circuit composed of a transistor or the like, but is ejected to record a high-quality image It is necessary to make the amount of ink droplets constant. Regardless of the power supply voltage, the ambient temperature, and the characteristics of individual parts and forming members on the drive surface, the heating value of the heater is constant and between the heaters. It is required to drive uniformly.
(3)ブロック個別配線の面から
分散駆動を組み合わせた時分割駆動は、一つのブロックをNビット(即ち、N個のヒータ)で構成し、ある瞬間瞬間で見ると、ブロック内で1ビット(1個のヒータ)のみを選択駆動するものある。従って、これがMブロックあるとき、全体での同時駆動ビット数はNとなる。
(3) From the standpoint of block individual wiring, time-division driving combined with distributed driving consists of one block consisting of N bits (ie, N heaters). There is one that selectively drives only one heater. Therefore, when there are M blocks, the total number of simultaneously driven bits is N.
以下、この時分割の構成をMブロック×Nビット時分割と言う。 Hereinafter, this time division configuration is referred to as M block × N bit time division.
図12は時分割駆動する記録ヘッドの基板への給電構成を示す図である。 FIG. 12 is a diagram showing a power feeding configuration to the substrate of the recording head that is time-division driven.
図12に示す構成では、基板左右の短辺側204、206から給電する。また、この図に示す構成では、基板201の中央長辺方向にインク供給口202が位置し、これを挟むように両側に2つのノズル列が配置されている。ここで言及している記録ヘッドでは総計(M×N)個のヒータ、即ち、これに対応した(M×N)個のノズルがある。そして、このノズルに1から(M×N)番目までノズル番号を付したとき、この記録ヘッドでは(M×N)個のノズルが千鳥状に配置され、あたかも2つのノズル列が存在するようになる。ここで、奇数のノズル番号が付されたノズル列をODD側ノズル列と呼び、偶数のノズル番号が付されたノズル列をEVEN側ノズル列と呼ぶ。
In the configuration shown in FIG. 12, power is supplied from the
また、図12に示すように、ODD側ノズル列203aとEVEN側ノズル列203bのインク供給口202から離れた側には、ノズルに対応するヒータとこれを駆動するドライバIC205が配置されている。このような構成の記録ヘッドを駆動する場合、2列のノズル列を一点鎖線で示されているように、ODD_L、ODD_R、EVEN_L、EVEN_Rの4つの領域に分割して同時動作させる。
As shown in FIG. 12, heaters corresponding to the nozzles and
従って、この場合、4つの領域個別に電源と制御線を給電することになるが、基板を複数並べて記録幅を長くする記録ヘッドの構成に対応するために給電点は基板201の短辺側204、206側に配置される。
Therefore, in this case, the power supply and the control line are fed separately for each of the four regions. However, in order to correspond to the configuration of the recording head in which a plurality of substrates are arranged to increase the recording width, the feeding point is the
図13は図12に示したODD_Lの領域の電源供給の配線の例を示す回路図である。 FIG. 13 is a circuit diagram showing an example of power supply wiring in the ODD_L region shown in FIG.
ブロック内で1ビット(即ち、1ヒータ)のみを選択駆動する時分割駆動では、全てのヒータに均一な電圧を印加させるために、図13に示されるように、Mブロック×Nビット時分割の駆動回路に配線される電源のVH配線106とGNDH配線107は、給電点103から分岐して各ブロックへ個別に配線して各ブロック間の配線抵抗を等しくするように設計される。
In time-division driving in which only one bit (that is, one heater) is selectively driven in the block, in order to apply a uniform voltage to all the heaters, as shown in FIG. The power
ここでの配線に関するレイヤ構成は、Al配線2層構造のプロセスで、その内、1層を電源配線用として、もう1層をヒータや入出力信号とドライバICとを接続する入出力信号配線用に充てている。なお、配線の長いところについては部分的にAl配線にCuメッキを施して一定の配線抵抗になるように制御している。なお、Al+Cuで対応できる配線抵抗仕様の場合は、前述のように、部分的にCuメッキを施して各ブロックへの均等幅で配線し、対応できない配線抵抗仕様の場合はさらに配線長に応じて幅を変えて一定抵抗にする。このようにすることで、給電点からブロックまでの距離に係わらず、電源配線での電圧降下がブロック間で同じになり、全てのヒータに同じ電圧が印加されるようにしている。 The layer structure related to wiring here is a process of Al wiring two-layer structure, of which one layer is for power supply wiring and the other layer is for input / output signal wiring for connecting a heater, input / output signal and driver IC It is devoted to. In addition, about the place where wiring is long, Cu plating is partially performed to Al wiring, and it controls so that it may become fixed wiring resistance. In the case of wiring resistance specifications that can be handled by Al + Cu, as described above, Cu plating is partially applied and wiring is performed with a uniform width to each block. Change the width to a constant resistance. In this way, regardless of the distance from the feeding point to the block, the voltage drop in the power supply wiring is the same between the blocks, and the same voltage is applied to all the heaters.
(4)パルス幅補正の面から
ヒータの発熱量は抵抗値と印加電圧と印加時間によって制御される。この内、抵抗値は製造プロセス上、発明者が確認する限り、基板内、基板間、ウェハ間、ロット間など全体で約20%のバラツキが発生し、このバラツキを補正する駆動手段として、特許文献3では、基板上に作り込んだ吐出用のヒータと同一プロセスで形成したダミーヒータの抵抗値を参照し、この参照値に応じて印加時間となるパルス幅を調整して最適化駆動する方法を提案している。
(4) From the aspect of pulse width correction The amount of heat generated by the heater is controlled by the resistance value, applied voltage, and applied time. Of these, as long as the inventor confirms the resistance value in the manufacturing process, there is a variation of about 20% in the substrate, between the substrates, between the wafers, between the lots, and the like.
また、特許文献4では、駆動回路を基板内に内蔵する構成とし、ヒータを駆動するスイッチング素子であるMOSトランジスタのON抵抗バラツキに対して特許文献3と同様に、基板上に作り込んだMOSトランジスタと同プロセスで形成したダミーMOSトランジスタのON抵抗値を参照し、この参照値に応じてパルス幅を調整して最適化駆動する方法を提案している。そして、このようなヒータの抵抗バラツキ、MOSトランジスタのON抵抗バラツキをまとめてパルス幅補正して均一駆動する。
Further, in
また、図13に示す配線例では、VH電源110から記録ヘッドの基板までは配線抵抗Rcが介在する。時分割駆動で同時ON電流が大幅軽減されるにしても、記録データに応じて同時駆動されるビット数が変動することには変わらないわけで、配線抵抗の電圧降下による電圧変動は依然として残る。この負荷変動による電圧変動を補正する駆動手段として、特許文献5では、同時駆動するビット数に応じて、予め定めた同時ONビット数と配線抵抗の電圧降下との関係に基づいてパルス幅を変えて最適化駆動する方法を提案している。
In the wiring example shown in FIG. 13, a wiring resistance Rc is interposed from the
このように、時分割駆動において、上記のようなパルス幅補正とブロック個別配線を導入して、ヒータの発熱量を一定にするとともに、且つ複数のヒータを均一に駆動するようにしている。
しかしながら上記従来例では、ヒータの発熱量変動への対策として、ブロック個別配線、パルス幅補正を導入して対応が図られているが、ブロック個別配線は記録ヘッドの長尺化に伴い基板寸法面への影響が大きくなること、パルス幅補正駆動は合わせ込み設計と複雑な制御で開発工数が多くかかること、ヒータの発熱量に影響を与える要因には他にもあることなどが指摘され一定の効果はあっても十分な対応手段とはいえない。 However, in the above-mentioned conventional example, as a countermeasure against the heat generation fluctuation of the heater, the individual block wiring and the pulse width correction are introduced to cope with it. It has been pointed out that there are other factors that affect the amount of heat generated by the heater. Even if it is effective, it cannot be said to be a sufficient countermeasure.
以下、夫々の要因について具体的に述べる。 Each factor will be specifically described below.
(1)記録ヘッドの長尺化に伴う基板寸法への影響
時分割駆動を前提としたブロック個別配線は、上述のように、不可欠な設計用件であるが、ブロック数が増えるほど、即ち、長尺の記録ヘッドでは、電源配線の本数が増えることで電源配線の領域が基板幅方向に大幅に増加する。
(1) Influence on substrate size due to lengthening of recording head Individual block wiring based on time-division driving is an indispensable design requirement as described above, but as the number of blocks increases, In a long recording head, the area of the power supply wiring is greatly increased in the substrate width direction as the number of power supply wirings is increased.
例えば、図13に示す配線の例において、領域ODD_Lの記録幅を約6インチとし、88ブロック×40ビットの記録素子を時分割駆動する場合、駆動設計上、VH配線の個別配線抵抗RVH=50Ω、GNDH配線の個別配線抵抗RGNDH=50Ω、配線長L=1.7mm〜152.4mm、Al配線膜厚0.6μm、Cu膜厚5μmとする必要がある時、VH配線106とGNDH配線107の設計は、次のように見積もれる。
For example, in the example of the wiring shown in FIG. 13, when the recording width of the region ODD_L is about 6 inches and the recording element of 88 blocks × 40 bits is time-division driven, the individual wiring resistance R VH of the VH wiring is set in terms of driving design.
即ち、Al配線に部分Cuメッキする構成でVH配線106とGNDH配線107のライン(WL)/スペース(WS)=10μm/10μmのとき、
VH配線領域の幅(WVH) =1.76mm、
GNDH配線領域の幅(WGNDH)=1.76mm、
電源配線領域(WP)=WVH + WGNDH =3.52mm
となる。
That is, when the line (WL) / space (WS) of the
VH wiring area width (W VH ) = 1.76 mm,
GNDH wiring area width (W GNDH ) = 1.76 mm,
Power supply wiring area (WP) = W VH + W GNDH = 3.52 mm
It becomes.
なお、ドライバIC205の短辺側寸法は従来例においては2.5mmである。
Note that the short side dimension of the
図14は上記見積もりに基づく基板外観図である。 FIG. 14 is an external view of the substrate based on the above estimation.
以上の検討から、電源配線領域が合計で3.52mmも必要で、ドライバIC205の短辺側寸法2.5mmを大幅に超えることは、電源配線のためだけに基板面積が大きくなり、マザーボード当たりの基板が取れる数が減ることを意味する。さらに、基板面積の増加は、歩留り低下とヒータ抵抗のバラツキ増加にもつながり、結果的にコスト増加になってしまう。
From the above consideration, the power supply wiring area requires a total of 3.52 mm, and the fact that the dimension of the short side of the
ノズルからのインク吐出周波数を落としてブロック数を減らすことで、ある程度までは基板幅を大きくせずに設計することは可能だが、高速記録を特徴とする長尺の記録ヘッドにとっては高速性が半減されてしまうので意味がない。このように、記録ヘッド基板はなるべく面積を小さくしながら、その生産コストを抑えることが求められるわけである。このような理由から、コストを抑えるための基板幅のスリム化の観点でみると、ブロック個別配線は、少なくとも「電源配線領域幅<ドライバIC幅」という条件を満たすような効率的な配線がなされることが求められる。 By reducing the ink ejection frequency from the nozzles and reducing the number of blocks, it is possible to design without increasing the substrate width to some extent, but for a long recording head featuring high-speed recording, the high-speed performance is halved. It is meaningless because it will be done. As described above, it is required to suppress the production cost of the recording head substrate while reducing the area as much as possible. For this reason, from the viewpoint of slimming down the substrate width to reduce costs, the block individual wiring is efficiently wired so as to satisfy the condition of “power supply wiring area width <driver IC width”. Is required.
(2)合わせ込み設計と複雑制御
従来例で述べたように、パルス幅補正のためにダミー素子をモニタして最適パルス幅を設定することは比較的簡単な構成で実現できて有効な手段である。一方、パルス幅補正のために同時駆動ビット数に応じて最適パルス幅を設定することは、コネクタの接触抵抗やケーブルの配線抵抗などの寄生抵抗をヒータ抵抗に対して十分に小さくするように設計することに加えて、これら寄生抵抗のバラツキを管理する必要がある。また、記録装置本体側で記録データをモニタしてパルス幅を設定する複雑な制御も必要になる。このようなパルス幅補正では寄生抵抗の微妙な合わせ込み設計と複雑制御が強いられるという問題がある。
(2) Matching design and complex control As described in the previous example, monitoring the dummy elements for pulse width correction and setting the optimum pulse width is an effective means that can be realized with a relatively simple configuration. is there. On the other hand, setting the optimal pulse width according to the number of simultaneously driven bits for pulse width correction is designed to make the parasitic resistance such as connector contact resistance and cable wiring resistance sufficiently smaller than the heater resistance. In addition, it is necessary to manage variations in these parasitic resistances. Further, complicated control for monitoring the recording data and setting the pulse width on the recording apparatus main body side is also required. In such pulse width correction, there is a problem that fine adjustment design and complicated control of parasitic resistance are forced.
(3)他の要因
他の要因としては、(a)ヒータに電力を供給する電源電圧のバラツキや電圧変動は、直接ヒータに印加される電圧の変動になること、(b)MOSトランジスタのオン抵抗は温度変化やゲート電圧によっても変動することなどがあるが、電源電圧の変動に対しては、製品出荷時に電圧バラツキを少なくするために出荷時調整仕様を厳しくすることで対処し、MOSトランジスタのオン抵抗変動については、影響が他の要因よりも少ないことから無視割り切って扱われてきた。しかしながら、いずれの対応も決定的な対策となっていないのが現状である。
(3) Other factors Other factors include: (a) variations in power supply voltage that supplies power to the heater and voltage fluctuations result in fluctuations in the voltage applied directly to the heater; (b) turning on the MOS transistor The resistance may fluctuate due to temperature changes or gate voltage, but the power supply voltage fluctuation is dealt with by tightening the factory adjustment specifications to reduce the voltage variation at the time of product shipment. On-resistance fluctuations have been neglected because they have less influence than other factors. However, at present, none of the measures is a decisive measure.
本発明は上記従来例に鑑みてなされたもので、電源配線系の電圧変動やバラツキに関わらず、全ての記録素子に均一な駆動条件を駆動することが可能なヘッド基板、記録ヘッド、ヘッドカートリッジ、及びその記録ヘッドやヘッドカートリッジを用いて記録を行う記録装置を提供することを目的としている。 The present invention has been made in view of the above-described conventional example. A head substrate, a recording head, and a head cartridge capable of driving uniform driving conditions for all recording elements regardless of voltage fluctuations and variations in the power supply wiring system. An object of the present invention is to provide a recording apparatus that performs recording using the recording head and the head cartridge.
上記目的を達成するため本発明のヘッド基板は以下の構成からなる。 In order to achieve the above object, the head substrate of the present invention has the following configuration.
即ち、時分割駆動するために複数のブロックに分割された複数の記録素子を備えたヘッド基板であって、前記複数の記録素子各々に対応し、該記録素子を駆動する複数の駆動素子と、前記複数のブロック毎に備えられ、前記複数の記録素子に定電流を通電する複数の定電流回路と、外部から入力される基準電圧と調整信号とに基づいて制御電流を発生するD/Aコンバータと、前記制御電流をコレクタ入力する第1のパワートランジスタと有し、前記定電流の値を制御することを特徴とする。 That is, a head substrate including a plurality of recording elements divided into a plurality of blocks for time-division driving, a plurality of driving elements corresponding to each of the plurality of recording elements and driving the recording elements; A plurality of constant current circuits provided for each of the plurality of blocks and supplying a constant current to the plurality of recording elements, and a D / A converter that generates a control current based on a reference voltage and an adjustment signal input from the outside And a first power transistor that receives the control current as a collector, and controls the value of the constant current.
一方、この定電流回路は、1つのブロックに含まれる複数の記録素子を駆動する複数の駆動素子の一端を共通接続し、その共通接続端をコレクタ入力する第2のパワートランジスタと、第1のパワートランジスタと第1のカレントミラー回路を構成する第3のパワートランジスタと、第3のパワートランジスタのコレクタと接続される第4のパワートランジスタと、第4のパワートランジスタと第1のカレントミラー回路とは異なる第2のカレントミラー回路を構成する第5のパワートランジスタと、第5のパワートランジスタのコレクタ出力をアノード入力するダイオードとを有することが好ましい。 On the other hand, this constant current circuit includes a second power transistor that commonly connects one end of a plurality of drive elements that drive a plurality of recording elements included in one block, and inputs the common connection end to a collector; A power transistor and a third power transistor constituting a first current mirror circuit; a fourth power transistor connected to a collector of the third power transistor; a fourth power transistor; and a first current mirror circuit; It is preferable to have a fifth power transistor constituting a different second current mirror circuit and a diode for anode input of the collector output of the fifth power transistor.
さらに、前記複数のブロック毎に第2のパワートランジスタのエミッタ出力に接続される抵抗を備え、前記定電流値が、前記ダイオードによって生じる電圧と前記抵抗により制御されるようにすると良い。 Further, it is preferable that a resistor connected to the emitter output of the second power transistor is provided for each of the plurality of blocks, and the constant current value is controlled by the voltage generated by the diode and the resistor.
なお、前記ダイオードに流れる電流は、第1及び第2のカレントミラー回路によって定められる。 The current flowing through the diode is determined by the first and second current mirror circuits.
また、前記抵抗の一端が共通接地線とダイオードのカソードに接続されると良い。 Further, it is preferable that one end of the resistor is connected to the common ground line and the cathode of the diode.
またさらに、前記定電圧回路、及び前記駆動素子を前記ヘッド基板の外縁からはみだすように実装されるようにしても良い。 Furthermore, the constant voltage circuit and the drive element may be mounted so as to protrude from the outer edge of the head substrate.
前記複数の記録素子は、熱エネルギーを発生する電気熱変換体である。 The plurality of recording elements are electrothermal transducers that generate thermal energy.
また他の発明によれば、上記構成のヘッド基板を用いた記録ヘッドを備える。 According to another invention, a recording head using the head substrate having the above-described configuration is provided.
好ましくは、その記録ヘッドはインクを記録媒体に吐出して記録を行なうインクジェット記録ヘッドであると良い。 Preferably, the recording head is an ink jet recording head that performs recording by discharging ink onto a recording medium.
さらに他の発明によれば、上記インクジェット記録ヘッドとそのインクジェット記録ヘッドに供給するためのインクを貯留するインクタンクとを有することを特徴とするヘッドカートリッジを備える。 According to another aspect of the invention, there is provided a head cartridge comprising the ink jet recording head and an ink tank for storing ink to be supplied to the ink jet recording head.
またさらに他の発明によれば、上記構成の記録ヘッド或いは上記構成のヘッドカートリッジを用いて記録を行なう記録装置を備える。 According to still another aspect of the invention, a recording apparatus that performs recording using the recording head having the above-described configuration or the head cartridge having the above-described configuration is provided.
従って本発明によれば、時分割駆動する各ブロックの記録素子に定電流を通電して駆動することができるので、たとえ、記録素子の数が非常に多く記録素子までの配線が長くなるために記録素子までに生じる電圧降下が駆動条件によってばらつくとしても、常に記録素子に対して一定のエネルギーを投入して駆動することができるという効果がある。 Therefore, according to the present invention, the recording element of each block that is time-division driven can be driven by applying a constant current, so that the number of recording elements is very large and the wiring to the recording elements becomes long. Even if the voltage drop that occurs up to the recording element varies depending on the driving conditions, there is an effect that the recording element can always be driven by supplying a certain amount of energy.
また、その定電流は外部からの調整信号により制御することができるので、記録素子への印加電圧のマージン量を減らすことが可能になり、その結果、記録素子へのストレスが軽減され耐久性の向上するという利点もある。 Further, since the constant current can be controlled by an adjustment signal from the outside, it is possible to reduce the margin amount of the voltage applied to the recording element. As a result, the stress on the recording element is reduced and durability is improved. There is also an advantage of improvement.
さらに、記録素子の駆動回路や定電圧回路をヘッド基板の外縁からはみだすように実装することで、基板幅を短くすることできるという効果がある。 Further, by mounting the drive circuit of the recording element and the constant voltage circuit so as to protrude from the outer edge of the head substrate, there is an effect that the substrate width can be shortened.
またさらに、電源電圧バラツキも許容できるので、従来行われてきた記録ヘッドの出荷時調整を必要としないという利点もある。 Furthermore, since variations in the power supply voltage can be allowed, there is an advantage that adjustment at the time of shipment of the recording head, which has been conventionally performed, is not necessary.
以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。 Hereinafter, preferred embodiments of the present invention will be described more specifically and in detail with reference to the accompanying drawings.
なお、この明細書において、「記録」(「プリント」という場合もある)とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。 In this specification, “recording” (sometimes referred to as “printing”) is not only for forming significant information such as characters and figures, but also for human beings visually perceived regardless of significance. Regardless of whether or not it has been manifested, it also represents a case where an image, a pattern, a pattern, or the like is widely formed on a recording medium or the medium is processed.
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。 “Recording medium” refers not only to paper used in general recording apparatuses but also widely to cloth, plastic film, metal plate, glass, ceramics, wood, leather, and the like that can accept ink. Shall.
さらに、「インク」(「液体」と言う場合もある)とは、上記「記録(プリント)」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理(例えば記録媒体に付与されるインク中の色剤の凝固または不溶化)に供され得る液体を表すものとする。 Furthermore, “ink” (sometimes referred to as “liquid”) is to be interpreted broadly in the same way as the definition of “recording (printing)” above. It represents a liquid that can be used for forming a pattern or the like, processing a recording medium, or processing an ink (for example, solidification or insolubilization of a colorant in ink applied to the recording medium).
またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。 Furthermore, unless otherwise specified, the “nozzle” collectively refers to an ejection port or a liquid channel communicating with the ejection port and an element that generates energy used for ink ejection.
<インクジェット記録装置の説明(図1)>
図1は本発明の代表的な実施形態であるインクジェット記録装置1の構成の概要を示す外観斜視図である。
<Description of Inkjet Recording Apparatus (FIG. 1)>
FIG. 1 is an external perspective view showing an outline of the configuration of an ink
図1に示すように、インクジェット記録装置(以下、記録装置という)は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド3を搭載したキャリッジ2にキャリッジモータM1によって発生する駆動力を伝達機構4より伝え、キャリッジ2を矢印A方向に往復移動させるとともに、例えば、記録紙などの記録媒体Pを給紙機構5を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド3から記録媒体Pにインクを吐出することで記録を行なう。
As shown in FIG. 1, an ink jet recording apparatus (hereinafter referred to as a recording apparatus) transmits a driving force generated by a carriage motor M1 to a
また、記録ヘッド3の状態を良好に維持するためにキャリッジ2を回復装置10の位置まで移動させ、間欠的に記録ヘッド3の吐出回復処理を行う。
Further, in order to maintain the state of the
記録装置1のキャリッジ2には記録ヘッド3を搭載するのみならず、記録ヘッド3に供給するインクを貯留するインクカートリッジ6を装着する。インクカートリッジ6はキャリッジ2に対して着脱自在になっている。
In addition to mounting the
図1に示した記録装置1はカラー記録が可能であり、そのためにキャリッジ2にはマゼンタ(M)、シアン(C)、イエロ(Y)、ブラック(K)のインクを夫々、収容した4つのインクカートリッジを搭載している。これら4つのインクカートリッジは夫々独立に着脱可能である。
The
さて、キャリッジ2と記録ヘッド3とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド3は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、この実施形態の記録ヘッド3は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用しており、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。
Now, the
さらに、図1において、14は記録媒体Pを搬送するために搬送モータM2によって駆動される搬送ローラである。
Further, in FIG. 1,
なお、上述した例では、記録ヘッドとインクを貯留するインクカートリッジとは分離可能な構成であるが、以下に説明するように、これら記録ヘッドとインクカートリッジとが一体となったヘッドカートリッジをキャリッジ2に搭載しても良い。
In the above-described example, the recording head and the ink cartridge for storing ink are separable. However, as described below, the head cartridge in which these recording head and ink cartridge are integrated is used as the
図2はヘッドカートリッジの構成の一例を示す外観斜視図である。 FIG. 2 is an external perspective view showing an example of the configuration of the head cartridge.
図2に示されているように、インクジェットカートリッジIJCはブラックインクを吐出するカートリッジIJCKとシアン(C)、マゼンタ(M)、イエロ(Y)の3色のカラーインクを吐出するカートリッジIJCCから構成されており、これら2つのカートリッジは互いに対して分離可能であり、夫々独立にキャリッジ2と脱着可能である。
As shown in FIG. 2, the ink jet cartridge IJC is composed of a cartridge IJCK that discharges black ink and a cartridge IJCC that discharges three color inks of cyan (C), magenta (M), and yellow (Y). These two cartridges are separable from each other and can be detached from the
カートリッジIJCKはブラックインクを貯留するインクタンクITKとブラックインクを吐出して記録する記録ヘッドIJHKとから成り立っているが、これらは一体型の構成となっている。同様に、カートリッジIJCCはシアン(C)、マゼンタ(M)、イエロ(Y)の3色のカラーインクを貯留するインクタンクITCとこれらカラーインクを吐出して記録する記録ヘッドIJHCとから成り立っているが、これらは一体型の構成となっている。なお、この実施例ではインクタンク内にインクが充填されているカートリッジとなっている。 The cartridge IJCK includes an ink tank ITK that stores black ink and a recording head IJHK that discharges and records black ink. These cartridges have an integrated configuration. Similarly, the cartridge IJCC includes an ink tank ITC that stores three color inks of cyan (C), magenta (M), and yellow (Y), and a recording head IJHC that discharges and records these color inks. However, these are integrated. In this embodiment, the ink tank is filled with ink.
さらに、図2から明らかなように、ブラックインクを吐出するノズル列、シアンインクを吐出するノズル列、マゼンタインクを吐出するノズル列、イエロインクを吐出するノズル列はキャリッジ移動方向に並んで配置され、ノズルの配列方向はキャリッジ移動方向とは交差する方向となっている。 Further, as apparent from FIG. 2, the nozzle row for ejecting black ink, the nozzle row for ejecting cyan ink, the nozzle row for ejecting magenta ink, and the nozzle row for ejecting yellow ink are arranged side by side in the carriage movement direction. The nozzle arrangement direction intersects the carriage movement direction.
<インクジェット記録装置の制御構成(図3)>
図3は図1に示した記録装置の制御構成を示すブロック図である。
<Control Configuration of Inkjet Recording Apparatus (FIG. 3)>
FIG. 3 is a block diagram showing a control configuration of the recording apparatus shown in FIG.
図3に示すように、コントローラ600は、MPU601、後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納したROM602、キャリッジモータM1の制御、搬送モータM2の制御、及び、記録ヘッド3の制御のための制御信号を生成する特殊用途集積回路(ASIC)603、画像データの展開領域やプログラム実行のための作業用領域等を設けたRAM604、MPU601、ASIC603、RAM604を相互に接続してデータの授受を行うシステムバス605、以下に説明するセンサ群からのアナログ信号を入力してA/D変換し、デジタル信号をMPU601に供給するA/D変換器606などで構成される。
As shown in FIG. 3, the
また、図2において、610は画像データの供給源となるコンピュータ(或いは、画像読取り用のリーダやデジタルカメラなど)でありホスト装置と総称される。ホスト装置610と記録装置1との間ではインタフェース(I/F)611を介して画像データ、コマンド、ステータス信号等を送受信する。
In FIG. 2,
さらに、620はスイッチ群であり、電源スイッチ621、プリント開始を指令するためのプリントスイッチ622、及び記録ヘッド3のインク吐出性能を良好な状態に維持するための処理(回復処理)の起動を指示するための回復スイッチ623など、操作者による指令入力を受けるためのスイッチから構成される。630はホームポジションhを検出するためのフォトカプラなどの位置センサ631、環境温度を検出するために記録装置の適宜の箇所に設けられた温度センサ632等から構成される装置状態を検出するためのセンサ群である。
Further,
さらに、640はキャリッジ2を矢印A方向に往復走査させるためのキャリッジモータM1を駆動させるキャリッジモータドライバ、642は記録媒体Pを搬送するための搬送モータM2を駆動させる搬送モータドライバである。
Further, 640 is a carriage motor driver that drives a carriage motor M1 for reciprocating scanning of the
ASIC603は、記録ヘッド3による記録走査の際に、RAM602の記憶領域に直接アクセスしながら記録ヘッドに対して記録素子(ヒータ)の駆動データ(DATA)を転送する。
The
次に、上記構成の記録装置の記録ヘッドに用いられるヘッド基板についてのいくつかの実施例について説明する。 Next, some examples of the head substrate used in the recording head of the recording apparatus having the above configuration will be described.
図4はこの実施例に従うヘッド基板の構成を示す図である。なお、図4において、既に従来で説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。 FIG. 4 is a diagram showing the configuration of the head substrate according to this embodiment. In FIG. 4, the same components as those already described in the prior art are denoted by the same reference numerals, and the description thereof is omitted.
最初にこのヘッド基板の基本構成とその動作を説明する。 First, the basic configuration and operation of the head substrate will be described.
<基本構成>
従来例の図11で説明した構成要素に加えて、この実施例のヘッド基板には、ヒータ101の印加電流(Iset)を設定する定電流回路113、ヒータのGNDH側端子電圧(VREF)を検知するセンス線114が備えられ、従来例と同様に各ブロックがNビット(即ち、N個のヒータとN個のパワートランジスタ)からなるM個のブロック(第1ブロックから第Mブロック)から構成される。なお、この実施例では、従来例のMOSトランジスタではなく、バイポーラトランジスタが用いられている。
<Basic configuration>
In addition to the components described with reference to FIG. 11 of the conventional example, the head substrate of this embodiment includes a constant
そして、この実施例ではMブロック×Nビット時分割駆動に対応するように、Nビット単位で構成したパワートランジスタ102にヒータ101が接続される。そして、ヒータ101のもう一方の端子は、印加電源となるVH配線106に接続される。パワートランジスタ102の出力側はブロック単位(即ち、N個づつ)で共通化されて定電流回路113の1つの端子に接続される。定電流回路のもう一方の端子はGNDH配線107に接続されるとともに、センス線114が引き出されて定電流回路113の更にもう一つの端子であるバイアス電圧を発生する電圧源の端子(不図示)に接続される。なお、VH配線106とGNDH配線107とは、給電点103からM個のブロック夫々への共通配線としている。
In this embodiment, the
<動作原理>
このように電源系の配線が形成されることから、このヘッド基板の電源配線については共通インピーダンスをもつ特性となり、ブロックの場所よってVH配線106側およびGNDH配線107側の電圧降下が異なる。また、ヒータの同時駆動ビット数によっても電圧降下は異なってくる。定電流回路113は、センス線114によりGNDH配線107側のGNDH端子電圧を参照したリファレンス電圧(VREF)を基準に設定電流(ISET)を流す。
<Operating principle>
Since the power supply wiring is formed in this way, the power supply wiring of the head substrate has a characteristic having a common impedance, and the voltage drop on the
この設定電流(ISET)は、定電流回路113内部で発生するバイアス電圧で制御されるもので、このバイアス電圧の基準電圧をGNDH端子電圧とすることで、GNDH配線107の電圧変動に係わらずGNDH配線107に対して一定のバイアス電圧が発生されることになり、一定の電流を流すように動作する。また、このような一定電流を流す動作は、VH配線106の電圧変動に影響されることもない。このように、この実施例ではVH配線106とGNDH配線107の電圧変動を吸収して、ヒータ101に一定電流を流すように定電流駆動する。
This set current (I SET ) is controlled by a bias voltage generated inside the constant
次に、このような駆動の実施例を説明する。ここでのヘッド基板の主な駆動仕様は次の通りである。 Next, an example of such driving will be described. The main drive specifications of the head substrate here are as follows.
記録幅Lインチ、4領域並列駆動、領域あたりMブロック×Nビット時分割、ノズル数Mブロック×Nビット×4領域×2列=8×M×N、ヒータ抵抗値RH、ヒータ印加電流IHである。 Recording width L inch, 4 area parallel drive, M block x N bit time division per area, number of nozzles M block x N bit x 4 area x 2 rows = 8 x M x N, heater resistance value RH, heater applied current IH is there.
なお、記録ヘッドの構成は従来例で言及した図12に示した構成と同じで、基板201の中央長辺方向にインク供給口202が位置し、これを挟むように両側にODD側ノズル列203aとEVEN側ノズル列203bが配置され、ノズルに対応するヒータとこれを駆動するドライバIC205が各ノズル列のインク供給口より遠い側に配置される。そして、この記録ヘッドを駆動する際は、2列のノズル列をODD_L、ODD_R、EVEN_L、EVEN_Rの4つの領域に分割して同時動作させる。従って、4つの領域に電源と制御線を個別給電することになるが、ヘッド基板を複数並べる構成に対応するために給電点は基板短辺側204、206に配置される。
The configuration of the recording head is the same as the configuration shown in FIG. 12 referred to in the conventional example, and the
図5は上述した給電構成で駆動される1つの領域(N個のヒータ×M個のブロック)の回路構成を示す図である。なお、この図も従来例で言及したのと同じ構成要素には同じ参照番号を付しており、その説明は省略する。 FIG. 5 is a diagram showing a circuit configuration of one region (N heaters × M blocks) driven by the above-described power supply configuration. In this figure, the same components as those mentioned in the conventional example are denoted by the same reference numerals, and the description thereof is omitted.
図5に示すように、各ブロックには、Nビット単位で内部が構成されたドライバIC205が備えられる。
As shown in FIG. 5, each block is provided with a
そして、Mブロック×Nビット時分割駆動に対応するように、Nビット単位で内部が構成されたドライバIC205の一端にヒータ101が接続される。また、Nビットドライバに1つの定電流回路113が備えられる。ヒータ101のもう一方の端子は、VH配線106に接続される。なお、定電流回路113とGNDH配線107との間には設定抵抗(Rset)115が接続される。この抵抗の役割は前述したように一定バイアス電圧のもとに設定電流(ISET)を設定することである。さて、設定抵抗(Rset)115のGNDH配線側にはセンス線114が接続される。VH配線106とGNDH配線107は、Al配線にCuメッキを施した構成で、給電点103から第1〜Mブロックまで共通配線を形成している。
Then, the
このようにVH配線は共通配線されることから、ブロックの場所よってVH配線106側とGNDH配線107側の電圧降下が異なる。また同時駆動ビット数によっても電圧降下が異なる。
Since the VH wiring is thus common, the voltage drop on the
ここで前述した駆動仕様に基づき、VH配線106とGNDH配線107の抵抗、配線幅を求めてみる。従来例と比較できるように、個別配線の抵抗50Ω相当の共通配線抵抗を設定する。
Here, the resistance and the wiring width of the
個別配線をブロック数M本束ねた抵抗値と考えて、VH配線抵抗RVH//=RVH/M、GNDH配線抵抗RGNDH//=RGNDH/Mとする。配線条件も同じAl膜厚、Cu膜厚とすれば、配線幅はスペースWSを除いた分となるので、VH配線幅WVH//=WLM、GNDH配線幅WGNDH//=WLM、故に、電源配線領域の幅WP//=M(WVH//+WGNDH//)となる。 Assuming that the individual wiring is a resistance value obtained by bundling M blocks, VH wiring resistance R VH // = R VH / M and GNDH wiring resistance R GNDH // = R GNDH / M. If the wiring conditions are the same Al film thickness and Cu film thickness, the wiring width will be the amount excluding the space W S , so VH wiring width W VH // = W L M, GNDH wiring width W GNDH // = W L M, therefore, the width W P // = M of the power supply wiring region (W VH // + W GNDH // ).
この結果は、従来例のスペースWSが寄与しないことを示す。この時の配線抵抗RVH//、RGNDH//による電圧降下は、給電点103から最も遠い第Mブロックのところが最大になる。
This result indicates that the space W S of the conventional example does not contribute. At this time, the voltage drop due to the wiring resistances R VH // , R GNDH // is maximized at the Mth block farthest from the
これを見積もると、VH配線側の電圧降下ΔVVH=(RVH///M)×IH×M=RVH//・IH、GNDH配線側の電圧降下ΔVGNDH=(RGNDH///M)×IH×M=RGNDH//・IHとなる。 Estimating this, voltage drop ΔV VH on the VH wiring side = (R VH // / M) × I H × M = R VH // · I H , voltage drop on the GNDH wiring side ΔV GNDH = (R GNDH // / M) × I H × M = R GNDH // · I H
従って、GNDH配線107側、つまりセンス線114の電圧値は最大でRGNDH//・IH変動することになる。一方、VH配線106側は、電圧変動RVH//・IHを有してヒータ101にVH電圧が供給される。
Therefore, the voltage value on the
なお、給電点103における必要なVH電圧(VVH@CHIP)は、
VVH@CHIP=ΔVVH+ΔVGNDH+IHRH+定電流駆動回路の損失
=IH(RVH//+RGNDH//+RH)+定電圧駆動回路の損失
となる。
The necessary VH voltage (V VH @ CHIP ) at the
V VH @ CHIP = ΔV VH + ΔV GNDH + I H R H + Constant current drive circuit loss
= I H (R VH // + R GNDH // + R H ) + Constant voltage drive circuit loss.
さらには、外部から供給するVH電源110と基板との間をつなぐケーブル111の電圧降下が存在する。VH側ケーブル111とGNDH側ケーブル112の抵抗を夫々、Rcとした時、VH電源110に必要なVH電源電圧(VVH)は、
VVH=VVH@CHIP+2RC・IH・M
となる。
Furthermore, there is a voltage drop in the
V VH = V VH @ CHIP + 2R C・ I H・ M
It becomes.
次に、このように設計されたVH配線106とGNDH配線107を踏まえて、定電圧駆動するドライバIC205について説明する。
Next, the
図6は定電流駆動の、Yブロック×Nビットで構成されたドライバICの機能構成を示すブロック図である。 FIG. 6 is a block diagram showing a functional configuration of a driver IC composed of Y blocks × N bits for constant current driving.
このドライバICは、図6に示されるように、Nビットのドライバ312がY個ブロック備えられる構成となっており、これらY個のブロックの外側には、DATAIN信号により記録データと選択ビットアドレスを受信して並び替えるシフトレジスタ301、記録データを格納するラッチ302、選択ビットアドレスを格納するラッチ303、印加パルス信号(_HE)との論理積をとるANDゲート304、選択ビットアドレスに基づいてブロック内の1ビットを選択するNラインデコーダ305、記録データと選択ビットとの論理積をとるANDゲート306、ヒータ印加電流を制御する定電流回路内のバイアス電圧を微調整するためのバイアス電圧に対応するデータをSDI信号として受信し、これに対応するバイアス制御電流を出力するD/Aコンバータ307、バイアス電圧に対応するデータ(バイアス電圧調整データ)を入力格納するシフトレジスタ309とラッチ308が備えられる。
As shown in FIG. 6, this driver IC has a configuration in which Y blocks 312 of N bits are provided. Outside these Y blocks, recording data and a selected bit address are received by a DATAIN signal. A
シフトレジスタ301にはクロック信号(CLK1)に従って記録データ、選択ビットアドレスの順でデータが格納される。従って、1セットの記録データと選択ビットアドレスとが入力されたとき、レジスタ310には記録データがレジスタ310には選択ビットアドレスが格納されることになる。
Data is stored in the
ここで、このような構成のドライバICの動作について説明する。 Here, the operation of the driver IC having such a configuration will be described.
まず、記録データを格納しているシフトレジスタ301のレジスタ310の出力をラッチ信号(_LT)の入力タイミングでラッチ302に取り込み、ANDゲート304でヒータへの印加パルス幅信号(_HE)と論理積をとって、その演算結果を出力する。以下、この演算結果をセグメント信号という。
First, the output of the
一方、選択ビットアドレスを格納しているレジスタ311の出力をラッチ信号(_LT)の入力タイミングでラッチ303に取り込み、Nラインデコーダ305で選択ビット信号を出力する。以下、この信号をコモン信号という。
On the other hand, the output of the
次に、このセグメント信号とコモン信号とをANDゲート306に入力する。このようにして、ANDゲート306ではマトリクス回路が構成される。このようにして、記録データの配列であるセグメント信号と選択ビット信号の配列であるコモン信号とでマトリクスを構成し、両者の論理積をとって時分割駆動信号を発生する。これは、各ブロック内で任意の1つのヒータ(1ビット)を選択し、その選択したヒータに通電して駆動するための信号である。この時分割駆動信号をY個のNビットドライバ312が記録のオン/オフ信号として受信し、ヒータを時分割駆動する。
Next, the segment signal and the common signal are input to the AND
他方、Nビットドライバ312はD/Aコンバータ307からのバイアス制御電流を受けて定電流回路のバイアス電圧を発生する回路を備える。また、各ブロックには出力端子Oi1〜OiN(i=1,Y)、設定抵抗(Rset)115の接続端子REXi(i=1,Y)、センス線114の接続端子GNDHREFi(i=1,Y)が備えられている。
On the other hand, the N-
外部の制御回路から転送されるシリアルデータ信号(SDI)はまず、シフトレジスタ309に格納され、これをラッチ信号(_LT2)の入力タイミングでラッチ308に取り込む。そして、D/Aコンバータ307では、取り込んだSDI信号に応じたバイアス制御電流を発生して各ブロックに出力する。なお、D/Aコンバータ307の分解能はヒータ101に流す電流を微調整する範囲や精度に応じて決定すれば良い。
The serial data signal (SDI) transferred from the external control circuit is first stored in the
次に、ANDゲート306に入力されるコモン信号とセグメント信号とによって形成されるマトリクスからのヒータ駆動信号と、D/Aコンバータ307からのバイアス制御電流とセンス信号線からのGNDH電圧変動とに基づいて定電流駆動するNビットドライバ312の内部構成とその動作について説明する。
Next, based on the heater drive signal from the matrix formed by the common signal and segment signal input to the AND
図7は定電流駆動するNビットドライバ312の内部構成を示す回路図である。
FIG. 7 is a circuit diagram showing an internal configuration of an N-
Nビットドライバ312は、図7に示すように、ヒータを駆動するn個のパワートランジスタQ1〜Qn、定電流駆動するトランジスタQ(n+1)、パワートランジスタQ(n+1)のバイアス電圧VBIAを発生するダイオードD1〜D3、トランジスタQ(n+2)〜Q(n+4)から構成される。
As shown in FIG. 7, the N-
また、Nビットドライバ312には設定電流Isetを設定する設定抵抗Rset115とパワートランジスタQ(n+5)が外付けされている。そして、トランジスタQ(n+2)〜Q(n+4)とパワートランジスタQ(n+5)とによりダイオードD1〜D3にバイアス電流IBIAを供給する定電流回路を構成する。また、D/Aコンバータ307によりバイアス電流(ID/A)が設定制御される。
The N-
また、n個のヒータ101にはパワートランジスタQ1〜Qnの出力端子O1〜Onが接続され、ヒータのもう一方の端子は、VH配線106に共通接続される。一方、パワートランジスタQ1〜Qnのエミッタが共通接続されて、定電流回路のパワートランジスタQ(n+1)のコレクタに接続される。そして、パワートランジスタQ(n+1)のエミッタが接続端子REXを経てNビットドライバ312の外部に出力され、設定抵抗(Rset)115と接続され、そのベースはダイオードD1のアノードに接続される。
The
さて、ダイオードD1〜D3が図7に示されるように、直列に接続されており、ダイオードD3のカソードからの出力は接続端子GNDHREFを介して外部に取り出されセンス線115に接続される。ダイオードD1〜D3は、パワートランジスタQ(n+2)〜Q(n+5)で構成される定電流回路のトランジスタQ(n+2)から定電流を受けてパワートランジスタQ(n+1)のバイアス電圧(VBIA)を発生するとともに、そのバイアス電圧(VBIA)の監視用としてVBIA端子を介して外部に引き出される。
The diodes D1 to D3 are connected in series as shown in FIG. 7, and the output from the cathode of the diode D3 is taken out to the outside via the connection terminal GNDHREF and connected to the
また、パワートランジスタQ(n+2)〜Q(n+5)で構成される定電流回路において、トランジスタQ(n+2)とQ(n+3)で第1のカレントミラー回路を構成し、更にこれをコントロールする第2のカレントミラー回路がトランジスタQ(n+4)とQ(n+5)で構成される。 Further, in the constant current circuit constituted by the power transistors Q (n + 2) to Q (n + 5), a first current mirror circuit is constituted by the transistors Q (n + 2) and Q (n + 3) and further controlled. Current mirror circuit is composed of transistors Q (n + 4) and Q (n + 5).
第2のカレントミラー回路にはD/Aコンバータ307が接続されて、バイアス制御電流ID/Aを供給する。第2のカレントミラー回路は他のブロックに対しても設けられており、各ブロックで同様のカレントミラー回路を構成して一つのD/Aコンバータ307で共通に制御される。D/Aコンバータ307には基準電圧VREFと上述のようにバイアス電圧調整データが外部から入力される。
A D /
なお、VH配線106とVH端子の電圧は同じであるが、VH端子はパワートランジスタQ(n+2)〜Q(n+5)で構成される定電流回路の電源となるために電圧変動の大きいVH配線106とは別の端子を介して与えられている。同様に、GNDH端子はGNDH配線107と同じ電圧であるが、GNDH端子はパワートランジスタQ(n+2)〜Q(n+5)で構成される定電流回路の電源となるために電圧変動の大きいGNDH配線107とは別に与えられている。
Note that although the voltages of the
この実施例のNビットドライバ312では、GNDH配線107を基準にバイアス電圧VBIAを発生している。このバイアス電圧(VBIA)からパワートランジスタQ(n+1)のベース−エミッタ間電圧(Vbe)を引いた残りの電圧が設定抵抗(RSET)115に印加されて設定電流(ISET)が流れる。即ち、設定抵抗(RSET)115とバイアス電圧(VBIA)とで所望のヒータ印加電流(IH)となるように設定電流(ISET)が制御できる。
In the N-
設定電流(ISET)は、
ISET(=IH)=(VBIA −Vbe)/RSET
となる。
The set current (I SET ) is
I SET (= I H ) = (V BIA −V be ) / R SET
It becomes.
この実施例では、ダイオードの順方向電圧でバイアス電圧(VBIA)を発生させる構成となっているので、設定抵抗(RSET)に印加される電圧はほぼ固定値となる。従って、設定電流(ISET)は実質、設定抵抗(RSET)で設定される。なお、バイアス電圧(VBIA)は、バイアス電流(IBIA)、温度、パワートランジスタQ(n+1)の電流増幅率より若干変動する。安定で均一な駆動が必要な場合は、定電流回路の(IBIA−VBIA)特性に応じた制御をD/Aコンバータ307からのバイアス制御電流(ID/A)で行なう。
In this embodiment, since the bias voltage (V BIA ) is generated by the forward voltage of the diode, the voltage applied to the setting resistor (R SET ) has a substantially fixed value. Accordingly, the set current (I SET ) is substantially set by the set resistor (R SET ). The bias voltage (V BIA ) varies slightly depending on the bias current (I BIA ), temperature, and current amplification factor of the power transistor Q (n + 1). When stable and uniform driving is required, control according to the (I BIA -V BIA ) characteristic of the constant current circuit is performed with the bias control current (I D / A ) from the D /
パワートランジスタQ(n+2)〜Q(n+5)で構成される定電流回路はカレントミラー構成なので、バイアス電流:IBIA=ID/Aの関係となる。 Since the constant current circuit composed of the power transistors Q (n + 2) to Q (n + 5) has a current mirror configuration, a relationship of bias current: I BIA = I D / A is established.
なお、この実施例では、バイアス電圧(VBIA)を発生する素子としてダイオードを取り上げて説明してきたが、この素子を抵抗に置き換えても良い。抵抗を用いる場合は1素子でバイアス電圧(VBIA)を広く取ることができる。ただし、パワートランジスタQ(n+1)のベース電流に応じてバイアス電圧(VBIA)の変動量が大きくなるので、定電流回路の(IBIA−VBIA)特性に応じた制御が不可欠となる。 In this embodiment, the diode has been described as an element for generating the bias voltage (V BIA ). However, this element may be replaced with a resistor. When a resistor is used, a wide bias voltage (V BIA ) can be obtained with one element. However, since the amount of fluctuation of the bias voltage (V BIA ) increases according to the base current of the power transistor Q (n + 1), control according to the (I BIA −V BIA ) characteristic of the constant current circuit is indispensable.
次に、この定電流駆動回路を動作させるために必要なVH電圧(VVH@IC)を見積もると、
VVH@IC=RHIH
+パワートランジスタQ1のコレクタ−エミッタ間電圧(Vce)
+パワートランジスタQ(n+1)コレクタ−エミッタ間電圧(Vce)
+RSETIH
となる。
Next, when the VH voltage (V VH @ IC ) necessary for operating this constant current drive circuit is estimated,
V VH @ IC = R H I H
+ Voltage between collector and emitter of power transistor Q1 (Vce)
+ Power transistor Q (n + 1) collector-emitter voltage (Vce)
+ R SET I H
It becomes.
ここで、定電流駆動回路での損失電圧(VLOSS)は、
VLOSS=Q1のVce+Q(n+1)のVce+RSETIH
となる。
Here, the loss voltage (V LOSS ) in the constant current drive circuit is
V LOSS = Vce of Q1 + Vce of Q (n + 1) + R SET I H
It becomes.
なお、Q(n+1)のVceは0.数V以上であり、VVH@ICに応じて変動する。言い換えれば、VVH@ICから必要電圧分(RHIH+Q1のVce+RSETIH)を差し引いたオーバ電圧分を吸収する。 The Vce of Q (n + 1) is 0. It is several V or more and varies according to V VH @ IC . In other words, it absorbs V VH @-over voltage of minus the required voltage of (R H I H + Q1 of Vce + R SET I H) from IC.
改めて、給電点103における必要なVH電圧(VVH@CHIP)は、
VVH@CHIP=ΔVVH+ΔVGNDH+IHRH+VLOSS
となる。
Again, the required VH voltage (V VH @ CHIP ) at the
V VH @ CHIP = ΔV VH + ΔV GNDH + I H R H + V LOSS
It becomes.
最終的に必要なVH電源電圧(VVH)を見積もると、
VVH=VVH@CHIP+2RCIHM
となる。
Estimating the final VH power supply voltage (V VH )
V VH = V VH @ CHIP + 2R C I H M
It becomes.
次に従来例に習って具体的な仕様や定数を上記式に与えて従来例と比較してみる。 Next, following the conventional example, give specific specifications and constants to the above formula and compare with the conventional example.
ここでの条件は、88ブロック×40ビット時分割駆動、ヒータ抵抗値RH=230Ω、ヒータ印加電流IH=80mA、個別配線50Ω相当の共通配線抵抗、ケーブル抵抗RC=0.1Ωとする。このような条件下、この実施例に従うヘッド基板では以下のような結果が得られた。即ち、
VH配線抵抗: RVH// =50Ω/88本=0.568Ω/ビット、
GNDH配線抵抗:RGNDH//=50Ω/88本=0.568Ω/ビット、
VH配線幅: WVH//=10μm×88本=0.88mm、
GNDH配線幅: WGNDH//=10μm×88本=0.88mm、
電源配線領域の幅:WP//=88本(0.88mm+0.88mm)
=1.76mmである。
The conditions here are 88 blocks × 40 bits time-division drive, heater resistance value R H = 230Ω, heater application current I H = 80 mA, common wiring resistance equivalent to individual wiring 50Ω, and cable resistance R C = 0.1Ω. . Under such conditions, the following results were obtained with the head substrate according to this example. That is,
VH wiring resistance: R VH // = 50Ω / 88 lines = 0.568Ω / bit,
GNDH wiring resistance: R GNDH // = 50Ω / 88 lines = 0.568Ω / bit,
VH wiring width: W VH // = 10 μm × 88 lines = 0.88 mm,
GNDH wiring width: W GNDH // = 10 μm × 88 lines = 0.88 mm,
Power wiring area width: W P // = 88 (0.88 mm + 0.88 mm)
= 1.76 mm.
これは従来例のWP=3.52mmの半分であり、ドライバICの短辺側幅寸法2.5mmよりも小さく、「電源配線領域幅<ドライバIC幅」とする効率的な配線を達成している。また、基板幅は、ODD側ノズル列で1.76mm、EVEN側ノズル列で1.76mmで合計3.56mmにスリム化される。このスリム化は前述したように従来例にはあったスペースWS=10μmを無くした配線としたためである。 This is half of W P = 3.52 mm of the conventional example, which is smaller than the width dimension of the short side of the driver IC of 2.5 mm, and achieves efficient wiring with “power supply wiring area width <driver IC width”. ing. The substrate width is 1.76 mm for the ODD side nozzle row and 1.76 mm for the EVEN side nozzle row, and is slimmed to a total of 3.56 mm. This slimming is because, as described above, the wiring is eliminated from the space W S = 10 μm, which was in the conventional example.
続いて、VH電源電圧(VVH)の見積もりを示す。 Next, an estimate of the VH power supply voltage (V VH ) is shown.
VH配線側の電圧降下:
ΔVVH=0.568Ω×80mA=0.045V
GNDH配線側(センス線)の電圧降下:
ΔVGNDH=0.568Ω×80mA=0.045V
Q1のVce =0.6V
設定抵抗(RSET)の電圧降下:
バイアス電圧(VBIA)−Q(n+1)のVbe=1.2V
ここで、VBIA=0.6V+0.6V+0.6V=1.8V、
Q(n+1)のVbe=0.6V、
RSET=1.2V/80mA=15Ω
(なお、Q(n+1)のベース電流は無視)
VH電圧@IC:
VVH@IC=(80mA×230Ω)+0.6V+Q(n+1)のVce
+1.2V=20.2V+Q(n+1)のVce
損失電圧(Q(n+1)のVce=0.6Vとする):
VLOSS=0.6V+0.6V+1.2V=2.4V
VH電圧@給電点:
VVH@CHIP=4V+4V+(80mA×230Ω)+2.4V
=28.8V
VH電源電圧:
VVH=28.8V+(2×0.1Ω×80mA×88ビット)
=30.2V
最後に、このように設計した回路定数を適用した本実施例の定電圧駆動回路でシミュレーションした結果を説明する。
Voltage drop on the VH wiring side:
ΔV VH = 0.568Ω × 80mA = 0.045V
Voltage drop on the GNDH wiring side (sense line):
ΔV GNDH = 0.568Ω × 80mA = 0.045V
Qce Vce = 0.6V
Voltage drop of set resistor (R SET ):
Bbe of the bias voltage (V BIA ) −Q (n + 1) = 1.2V
Here, V BIA = 0.6V + 0.6V + 0.6V = 1.8V,
Vbe of Q (n + 1) = 0.6V,
R SET = 1.2V / 80mA = 15Ω
(Note that Q (n + 1) base current is ignored)
VH voltage @ IC:
V VH @ IC = (80 mA × 230Ω) +0.6 V + Q (n + 1) Vce
+ 1.2V = 20.2V + Q (n + 1) Vce
Loss voltage (Vce of Q (n + 1) = 0.6V):
V LOSS = 0.6V + 0.6V + 1.2V = 2.4V
VH voltage @ feeding point:
V VH @ CHIP = 4V + 4V + (80mA × 230Ω) + 2.4V
= 28.8V
VH power supply voltage:
V VH = 28.8V + (2 × 0.1Ω × 80 mA × 88 bits)
= 30.2V
Finally, the simulation result of the constant voltage driving circuit of the present embodiment to which the circuit constant designed in this way is applied will be described.
図8は図7に示した回路で実現される機能をシミュレーションした結果を示す図である。 FIG. 8 is a diagram showing the result of simulating the function realized by the circuit shown in FIG.
この図は駆動条件として印加パルス幅1μs、88ビット同時駆動を与えて、最も電源電圧変動の大きい第88ブロックをプローブした電圧変動を示している。 This figure shows the voltage fluctuation obtained by probing the 88th block having the largest power supply voltage fluctuation by giving the applied pulse width of 1 μs and the 88-bit simultaneous driving as the driving conditions.
ヒータがオンしている期間、VH電圧波形とGNDH波形は、電流が電源配線経路に流れて電圧降下しており、VH電圧降下ΔVVH=4.2V、GNDH電圧降下ΔVGNDH=4.4Vとなっており、上述した設計例での見積もりとほぼ一致している。 During the period when the heater is on, the VH voltage waveform and the GNDH waveform have a voltage drop due to the current flowing through the power supply wiring path, and VH voltage drop ΔV VH = 4.2V, GNDH voltage drop ΔV GNDH = 4.4V. This is almost the same as the estimate in the design example described above.
この時のヒータ印加電流(IH)は、IH=80mAとなっている。 At this time, the heater application current (I H ) is I H = 80 mA.
GNDH電圧降下(ΔVGNDH)はセンス線104の電圧変動でもあり、この変動電圧4.4Vがブロック内部で発生するバイアス電圧VBIAの基準電圧に連動して一定値を保つ。その結果、設定電流(Iset)は一定となってヒータは定電流駆動される。
The GNDH voltage drop (ΔV GNDH ) is also a voltage fluctuation of the
このシミュレーション結果が示すように、電源電圧が数ボルトも変動しているにも関わらず、ヒータには所望の電流が流れることが分かる。また、VH電圧やGNDH電圧が大きく変動するにも関わらずヒータに所望の電流が流れることは、VH電源106の電圧バラツキも許容できることでもあり、従来行われてきた記録ヘッドの出荷時の調整を必要としなくなる。
As shown in the simulation results, it can be seen that a desired current flows through the heater even though the power supply voltage fluctuates by several volts. In addition, the fact that the desired current flows through the heater even though the VH voltage and the GNDH voltage fluctuate greatly means that the voltage variation of the
次に、同時駆動ビット数を変えた場合、つまり負荷を変動させたときのシミュレーション結果について説明する。 Next, simulation results when the number of simultaneously driven bits is changed, that is, when the load is changed will be described.
図9は図7に示した回路で実現される機能をシミュレーションした結果を示す図である。この図は駆動条件として、44ビット同時駆動を与えて、最も電源電圧変動の大きい第88ブロックをプローブした電圧変動を示している。 FIG. 9 is a diagram showing a result of simulating a function realized by the circuit shown in FIG. This figure shows the voltage fluctuation obtained by probing the 88th block having the largest power supply voltage fluctuation by giving 44 bits simultaneous driving as the driving condition.
ヒータがオンしている期間、VH電圧波形とGNDH波形は、電流が電源配線経路に流れて電圧降下しており、VH電圧降下ΔVVH=2.4V、GNDH電圧降下ΔVGNDH=2.4Vとなっている。 While the heater is on, the VH voltage waveform and the GNDH waveform have a voltage drop due to the current flowing through the power supply wiring path, and VH voltage drop ΔV VH = 2.4V, GNDH voltage drop ΔV GNDH = 2.4V. It has become.
この時のヒータ印加電流(IH)は、IH=80mAでほぼ所望の電流を得ている。 At this time, the heater applied current (I H ) is almost equal to I H = 80 mA.
このシミュレーション結果が示すように、負荷が変動してもヒータには所望の電流が流れることが分かる。このことは、従来例のパルス幅補正で説明した同時駆動するビット数に応じてパルス幅を変えて駆動するという制御とバラツキ管理を含めた寄生抵抗の合わせ込み設計を必要としないことを意味する。 As shown in the simulation result, it can be seen that a desired current flows through the heater even if the load fluctuates. This means that the parasitic resistance matching design including control and variation management in which the pulse width is changed according to the number of simultaneously driven bits described in the pulse width correction of the conventional example and variation management is not required. .
従って以上説明した実施例に従えば、電源系の変動やバラツキをドライバICで吸収してヒータへの変動要因を無くすことにより、マージン量を大幅に減らした印加電圧で駆動できる。これにより、ヒータへのストレスを軽減することができ、記録ヘッドの耐久性を向上させることができる。 Therefore, according to the embodiment described above, it is possible to drive with an applied voltage in which the margin amount is greatly reduced by absorbing fluctuations and variations in the power supply system by the driver IC and eliminating the fluctuation factor to the heater. Thereby, the stress to the heater can be reduced, and the durability of the recording head can be improved.
なお、本発明は電源系の変動やバラツキを許容するが、ヒータに一定電流を印加するように制御するのでヒータ個々の抵抗値バラツキに対しては対応できない。従って、この実施例に従うヘッド基板を用いた記録ヘッドを定電流駆動する際には、特許文献3で提案しているように、基板上に作り込んだ吐出用のヒータと同一プロセスで形成したダミーヒータの抵抗値を参照し、この参照値に応じて印加時間となるパルス幅を調整して最適化駆動したり、或いは、特許文献4で提案しているように、ヒータを駆動するパワートランジスタのON抵抗バラツキに対して、基板上に作り込んだパワートランジスタと同プロセスで形成したダミーパワートランジスタのON抵抗値を参照し、この参照値に応じてパルス幅を調整して最適化駆動すると良い。
Although the present invention allows fluctuations and variations in the power supply system, since control is performed so that a constant current is applied to the heater, it is not possible to cope with variations in the resistance value of each heater. Therefore, when the recording head using the head substrate according to this embodiment is driven at a constant current, as proposed in
実施例1ではドライバICをヘッド基板上に実装する例を説明してきたが、ここでは、更なる基板のコストダウンを求め、より基板幅をスリムにするためにオーバハング実装の実施例について説明する。 In the first embodiment, the example in which the driver IC is mounted on the head substrate has been described. Here, an embodiment of overhang mounting will be described in order to further reduce the cost of the substrate and further reduce the substrate width.
オーバハング実装とは、ドライバICを基板のエッジ付近で接合してドライバICを基板の外側にはみ出させた形態の実装で、ドライバICの実装とVH配線に必要なスペースを削減して基板のスリム化を図るようにしている。 Overhang mounting is a mounting in which the driver IC is joined near the edge of the board and the driver IC protrudes from the outside of the board. The space required for mounting the driver IC and VH wiring is reduced, and the board is slimmed. I try to plan.
図10はこの実施例に従うドライバICのオーバハング実装の外観を示す図である。 FIG. 10 is a diagram showing the appearance of overhang mounting of the driver IC according to this embodiment.
なお、図10において、従来例の図12で説明したのと同じ構成要素については同じ参照番号を付してその説明を省略する。 In FIG. 10, the same components as those described in FIG. 12 of the conventional example are denoted by the same reference numerals, and the description thereof is omitted.
この実施例のヘッド基板201は、図12で説明した基板短辺側から給電する構成のヘッド基板からドライバIC205の実装スペースとVH配線を省いた構成となっている。図10と図12とを比較すると分かるように、この実施例ではドライバIC205がヘッド基板201からはみ出すように設けられ、ドライバIC205のはみ出した位置の一端にフレキシブルプリントケーブル(以下、FPC)207を接続し、FPC207を介してドライバIC205に制御線やVH電源線を接続する。
The
そして、FPC207の他端にはプリント基板208を接続して、プリント基板208に制御線やVH電源線を接続する。なお、ヘッド基板201上に形成したGNDH配線への給電は、プリント基板208とヘッド基板201をFPC207を介して接続して、ヘッド基板201の短辺側の両端204、206でとる。また、この実施例のヘッド基板は従来例の図12に示したヘッド基板と同様にODD_L、ODD_R、EVEN_L、EVEN_Rの4つの領域に分割して同時駆動させる。
A printed
また、この実施例に従うヘッド基板を用いる記録ヘッドの構成要素やその動作は実施例1と同じであるが、実施例1と比較してこの実施例のヘッド基板には、ドライバIC205とGNDH配線がないのでその分、基板幅が小さくなる。
Further, the components and operation of the recording head using the head substrate according to this embodiment are the same as those of the first embodiment, but the
ドライバIC205との接続パッドスペースを0.2mmとして片側分ODD_Lの基板幅方向のスリム幅を見積もると、
スリム幅@片側分=GNDH配線幅(0.88mm)−接続パッド(0.2mm)=0.68mmとなる。従って、ODDノズル列側とEVENノズル列側とを合わせて基板全体としてみれば1.36mmもスリム化される。
Estimating the slim width in the substrate width direction of ODD_L for one side with the connection pad space with the
Slim width @ one side = GNDH wiring width (0.88 mm) −connection pad (0.2 mm) = 0.68 mm. Therefore, when the ODD nozzle row side and the EVEN nozzle row side are combined and viewed as the whole substrate, the thickness is reduced by 1.36 mm.
一方、GNDH配線はFPC207、プリント基板208側に共通配線する。
On the other hand, the GNDH wiring is commonly connected to the
このような構成のため、VH配線については、その配線幅や厚みの制約が緩く配線できるので、実施例1よりも大幅に配線抵抗を小さくすることができる。Cu配線、厚み12μm、幅1mm、領域ODD_Lにおける配線長152.4mmとしたとき、GNDH配線抵抗は、GNDH配線抵抗=抵抗率(1.69×10-8)×配線長(152.4mm)/(厚み:12μm×幅:1mm)=0.214Ωとなる。
With such a configuration, the VH wiring can be wired with less restrictions on the wiring width and thickness, so that the wiring resistance can be significantly reduced as compared with the first embodiment. When the wiring length is Cu wiring, thickness 12 μm,
GNDH配線での電圧降下(ΔVGNDH)は、
ΔVGNDH=GNDH配線抵抗(0.214Ω)×(80mA×88ビット)=1.5V
となり、GNDH配線電圧降下(ΔVGNDH)は実施例1での4Vから2.5Vとなる。
The voltage drop (ΔV GNDH ) in the GNDH wiring is
ΔV GNDH = GNDH wiring resistance (0.214Ω) × (80 mA × 88 bits) = 1.5V
Thus, the GNDH wiring voltage drop (ΔV GNDH ) is changed from 4 V to 2.5 V in the first embodiment.
従って、VH電源電圧(VVH)は、
VVH=実施例1のVH電源電圧(30.2V)−2.5V=27.7V
となる。
Therefore, the VH power supply voltage (V VH ) is
V VH = VH power supply voltage (30.2V) of Example 1−2.5V = 27.7V
It becomes.
従ってこの実施例に従えば、ドライバICのオーバハング実装と実施例1で説明した定電圧駆動回路を組み合わせることにより、更なるヘッド基板のスリム化と電源電圧の低減化とを両立させることもできる。 Therefore, according to this embodiment, by combining the overhang mounting of the driver IC and the constant voltage driving circuit described in the first embodiment, it is possible to achieve both further slimming of the head substrate and reduction of the power supply voltage.
なお、以上説明した実施例では、ヒータによる熱エネルギーを利用したインクジェット記録ヘッドを取り上げて説明してきたが、本発明はこれによって限定されるものではなく、例えば、記録素子にヒータを用いているサーマル記録ヘッドにも適用できる。 In the embodiment described above, the ink jet recording head using the heat energy by the heater has been described. However, the present invention is not limited to this, and for example, a thermal using a heater for the recording element. It can also be applied to recording heads.
さらに、以上の実施例において、記録ヘッドから吐出される液滴はインクであるとして説明し、さらにインクタンクに収容される液体はインクであるとして説明したが、その収容物はインクに限定されるものではない。例えば、記録画像の定着性や耐水性を高めたり、その画像品質を高めたりするために記録媒体に対して吐出される処理液のようなものがインクタンクに収容されていても良い。 Furthermore, in the above embodiments, the liquid droplets ejected from the recording head have been described as ink, and the liquid stored in the ink tank has been described as ink. However, the storage is limited to ink. It is not a thing. For example, a treatment liquid discharged to the recording medium may be accommodated in the ink tank in order to improve the fixability and water resistance of the recorded image or to improve the image quality.
以上の実施例は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する手段(例えば電気熱変換体やレーザ光等)を備え、前記熱エネルギーによりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。 The above embodiment includes means (for example, an electrothermal converter or a laser beam) that generates thermal energy as energy used to perform ink ejection, particularly in the ink jet recording system, and the ink is generated by the thermal energy. By using a system that causes a change in the state of recording, it is possible to achieve higher recording density and higher definition.
また以上の実施例はシリアルスキャンタイプのインクジェット記録装置を例として説明したが、本発明はこれに限らず、記録可能な記録媒体の最大幅の長さを持つフルライン記録ヘッドを用いたインクジェット記録装置にも、本発明は有効に適用できる。そのような記録ヘッドとしては、複数の記録ヘッドの組合せによってその長さを満たす構成や、一体的に形成された1個の記録ヘッドとしての構成のいずれでもよい。 In the above embodiment, the serial scan type inkjet recording apparatus has been described as an example. However, the present invention is not limited to this, and inkjet recording using a full line recording head having the maximum width of a recordable recording medium. The present invention can be effectively applied to an apparatus. As such a recording head, either a configuration satisfying the length by a combination of a plurality of recording heads or a configuration as a single recording head formed integrally may be used.
加えて、以上の実施例のようなシリアルスキャンタイプのものでも、装置本体に固定された記録ヘッド、あるいは装置本体に装着されることで装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のカートリッジタイプの記録ヘッドを用いた場合にも本発明は有効である。 In addition, even the serial scan type as in the above-described embodiments is mounted on the recording head fixed to the apparatus main body or the apparatus main body so that the electrical connection with the apparatus main body and the ink from the apparatus main body The present invention is also effective when an exchangeable cartridge type recording head that can be supplied is used.
さらに加えて、本発明のインクジェット記録装置の形態としては、コンピュータ等の情報処理機器の画像出力装置として用いられるものの他、リーダ等と組合せた複写装置、さらには送受信機能を有するファクシミリ装置の形態を採るもの等であってもよい。 In addition, the ink jet recording apparatus according to the present invention may be used as an image output apparatus for information processing equipment such as a computer, a copying apparatus combined with a reader, or a facsimile apparatus having a transmission / reception function. It may be one taken.
3 記録ヘッド
101 ヒータ
102 パワートランジスタ
103 給電点
106 VH配線
107 GNDH配線
108 制御回路
109 オン/オフ信号
110 VH電源
111 VH側ケーブル
112 GNDH側ケーブル
113 定電流回路
114 センス線
115 設定抵抗
201 基板
202 インク供給口
203a ODD側ノズル列
203b EVEN側ノズル列
205 ドライバIC
204、206 基板短辺側
301 シフトレジスタ
302、303、308 ラッチ
304、306 ANDゲート
305 Nラインデコーダ
307 D/Aコンバータ
309 シフトレジスタ
310 レジスタ
312 Nビットドライバ
600 コントローラ
3
204, 206 Substrate
Claims (11)
前記複数の記録素子各々に対応し、該記録素子を駆動する複数の駆動素子と、
前記複数のブロック毎に備えられ、前記複数の記録素子に定電流を通電する複数の定電流回路と、
外部から入力される基準電圧と調整信号とに基づいて制御電流を発生するD/Aコンバータと、
前記制御電流をコレクタ入力する第1のパワートランジスタと有し、
前記定電流の値を制御することを特徴とするヘッド基板。 A head substrate provided with a plurality of recording elements divided into a plurality of blocks for time division driving,
A plurality of drive elements corresponding to each of the plurality of recording elements and driving the recording elements;
A plurality of constant current circuits provided for each of the plurality of blocks, and supplying a constant current to the plurality of recording elements;
A D / A converter that generates a control current based on a reference voltage and an adjustment signal input from the outside;
A first power transistor for collector input of the control current;
A head substrate that controls the value of the constant current.
1つのブロックに含まれる複数の記録素子を駆動する複数の駆動素子の一端を共通接続し、該共通接続端をコレクタ入力する第2のパワートランジスタと、
前記第1のパワートランジスタと第1のカレントミラー回路を構成する第3のパワートランジスタと、
前記第3のパワートランジスタのコレクタと接続される第4のパワートランジスタと、
前記第4のパワートランジスタと前記第1のカレントミラー回路とは異なる第2のカレントミラー回路を構成する第5のパワートランジスタと、
前記第5のパワートランジスタのコレクタ出力をアノード入力するダイオードとを有することを特徴とする請求項1に記載のヘッド基板。 The constant current circuit is:
A second power transistor that commonly connects one end of a plurality of drive elements that drive a plurality of recording elements included in one block, and that collects the common connection end;
A third power transistor constituting a first current mirror circuit with the first power transistor;
A fourth power transistor connected to the collector of the third power transistor;
A fifth power transistor constituting a second current mirror circuit different from the fourth power transistor and the first current mirror circuit;
The head substrate according to claim 1, further comprising: a diode that inputs a collector output of the fifth power transistor as an anode.
前記定電流値は、前記ダイオードによって生じる電圧と前記抵抗により制御されることを特徴とする請求項2に記載のヘッド基板。 A resistor connected to the emitter output of the second power transistor for each of the plurality of blocks;
The head substrate according to claim 2, wherein the constant current value is controlled by a voltage generated by the diode and the resistance.
A recording apparatus that performs recording using the recording head according to claim 8 or 9 or the head cartridge according to claim 10.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004287996A JP2006096007A (en) | 2004-09-30 | 2004-09-30 | Head substrate, recording head, head cartridge, and recorder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004287996A JP2006096007A (en) | 2004-09-30 | 2004-09-30 | Head substrate, recording head, head cartridge, and recorder |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006096007A true JP2006096007A (en) | 2006-04-13 |
Family
ID=36236277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004287996A Withdrawn JP2006096007A (en) | 2004-09-30 | 2004-09-30 | Head substrate, recording head, head cartridge, and recorder |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006096007A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010100016A (en) * | 2008-10-27 | 2010-05-06 | Canon Inc | Head substrate, recording head, head cartridge, and recording device |
JP7499644B2 (en) | 2020-08-25 | 2024-06-14 | 東芝テック株式会社 | Multi-output driver circuit |
-
2004
- 2004-09-30 JP JP2004287996A patent/JP2006096007A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010100016A (en) * | 2008-10-27 | 2010-05-06 | Canon Inc | Head substrate, recording head, head cartridge, and recording device |
JP7499644B2 (en) | 2020-08-25 | 2024-06-14 | 東芝テック株式会社 | Multi-output driver circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6116714A (en) | Printing head, printing method and apparatus using same, and apparatus and method for correcting said printing head | |
JP4989433B2 (en) | Head substrate, recording head, head cartridge, and recording apparatus | |
JP4933057B2 (en) | Head substrate, recording head, and recording apparatus | |
JP5184869B2 (en) | Head substrate, recording head, head cartridge, and recording apparatus | |
US7581805B2 (en) | Recording head and recording apparatus | |
JP3927902B2 (en) | Inkjet recording head, inkjet recording apparatus having the recording head, and substrate for inkjet recording head | |
JP5032964B2 (en) | Head substrate, recording head, head cartridge, and recording apparatus | |
JP4596757B2 (en) | Recording head test equipment | |
JP4785375B2 (en) | Inkjet recording head substrate, recording head, head cartridge, and recording apparatus | |
US6582045B2 (en) | Printing apparatus and printing control method | |
JP2004181678A (en) | Recording head | |
JP4799389B2 (en) | Head substrate, recording head, head cartridge, and recording apparatus | |
JP2006096007A (en) | Head substrate, recording head, head cartridge, and recorder | |
JP2006007762A (en) | Substrate for recording head, recording head, head cartridge, and recorder | |
JP4974664B2 (en) | RECORDING HEAD SUBSTRATE, RECORDING HEAD OR HEAD CARTRIDGE USING THE SUBSTRATE, AND RECORDING DEVICE USING THE RECORDING HEAD | |
JP2006095888A (en) | Head substrate, recording head, head cartridge, and recorder | |
JP2006095887A (en) | Head substrate, recording head, head cartridge, recorder, and adjustment method of the recording head | |
US7452050B2 (en) | Head substrate, printhead, head cartridge, and printing apparatus using the printhead or head cartridge | |
JP2010131862A (en) | Head substrate and inkjet recording head | |
JP2006007761A (en) | Substrate for recording head, recording head, head cartridge and recorder | |
JP2005138428A (en) | Board for recording head, recording head employing that board, driving method of recording head, and recorder employing that recording head | |
JP4289976B2 (en) | Recording head driving method, recording head element substrate, recording head, head cartridge, and recording apparatus | |
JP5230093B2 (en) | Element substrate, recording head, recording apparatus | |
JP2009248399A (en) | Head substrate, recording head, head cartridge, and recording apparatus | |
JP2009101532A (en) | Head substrate, recording head, head cartridge, and recorder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071204 |