JP2006086480A - Ceramic wiring board and method of fabricating the same - Google Patents
Ceramic wiring board and method of fabricating the same Download PDFInfo
- Publication number
- JP2006086480A JP2006086480A JP2004272560A JP2004272560A JP2006086480A JP 2006086480 A JP2006086480 A JP 2006086480A JP 2004272560 A JP2004272560 A JP 2004272560A JP 2004272560 A JP2004272560 A JP 2004272560A JP 2006086480 A JP2006086480 A JP 2006086480A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- gold
- ceramic
- nickel
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、セラミック配線基板及びその製造方法に関する。更に詳しくは、本発明は、電子部品に設けられた金バンプを用いたフリップチップ実装、及び金ワイヤを用いたワイヤボンディング実装等における金バンプ及び金ワイヤ等との接合性に優れた電極パッドを備えるセラミック配線基板及びその製造方法に関する。
本発明は、各種の電子部品を、セラミック配線基板にフリップチップ工法及びワイヤボンディング工法等により実装する場合に用いることができる。
The present invention relates to a ceramic wiring board and a manufacturing method thereof. More specifically, the present invention provides an electrode pad excellent in bondability with gold bumps, gold wires, etc. in flip chip mounting using gold bumps provided on electronic components and wire bonding mounting using gold wires. The present invention relates to a ceramic wiring board and a manufacturing method thereof.
The present invention can be used when various electronic components are mounted on a ceramic wiring substrate by a flip chip method, a wire bonding method, or the like.
近年、電子機器における薄型化、軽量化及び高機能化により、配線基板への電子部品の実装密度の向上が必要とされ、ワイヤボンディング工法及びフリップチップ工法等の実装方法が開発され、実用化されている。また、半導体の更なる高集積、高機能化がなされ、これにともなってより多くの入出力端子がより微小な間隔で配置されるようになり、この小型化への対応が容易なフリップチップ工法の改良、開発がなされている。このフリップチップ工法としては、配線基板の外部電極としてはんだバンプを形成し、このはんだバンプと電子部品の外部電極とを当接させ、はんだをリフローさせて接続させるはんだバンプ工法が知られている（例えば、特許文献１参照。）。 In recent years, with the reduction in thickness, weight and functionality of electronic devices, it has been necessary to improve the mounting density of electronic components on a wiring board, and mounting methods such as wire bonding and flip chip have been developed and put to practical use. ing. In addition, as semiconductors are further highly integrated and functionalized, more input / output terminals are arranged at finer intervals, making it easy to deal with this miniaturization. Improvements and developments have been made. As this flip chip method, a solder bump method is known in which a solder bump is formed as an external electrode of a wiring board, the solder bump is brought into contact with an external electrode of an electronic component, and the solder is reflowed to be connected ( For example, see Patent Document 1.)
はんだバンプ工法では、接続部の電機抵抗は低く、接合強度も大きく、信頼性は高い。しかし、はんだを溶融させ、流動させて接合する方法であるため、端子間等の間隔を１００μｍ程度以下にすることは容易ではなく、電子機器の更なる小型化への対応は困難になりつつある。更に、昨今の環境問題への配慮から鉛フリーへの対応も検討されているが、鉛を含有しないはんだを用いた場合は、実装の際の温度をより高温にする必要があり、問題である。このように、はんだバンプ工法では、高集積、高機能化への対応には限界があり、鉛を含有しないはんだを使用する、所謂、鉛フリーへの対応も容易ではない。 In the solder bump method, the electrical resistance of the connecting portion is low, the bonding strength is high, and the reliability is high. However, since it is a method of melting and flowing solder to join, it is not easy to make the interval between terminals 100 μm or less, and it is becoming difficult to cope with further downsizing of electronic devices. . In addition, due to the recent environmental issues, lead-free solutions are also being investigated. However, when using solder that does not contain lead, it is necessary to raise the temperature during mounting, which is a problem. . Thus, in the solder bump method, there is a limit to dealing with high integration and high functionality, and so-called lead-free handling using solder containing no lead is not easy.
このように、はんだバンプ工法には、高集積、高機能化への対応に限界があり、鉛フリーへの対応も容易ではないという問題がある。そこで、配線基板の表面に金めっきを有する電極パッドを形成し、この電極パッドと電子部品の表面に設けられた外部電極とを金ワイヤによりボンディングする超音波ワイヤボンディング工法、及び電極パッドと電子部品の表面に設けられた金バンプとを当接させ、これを超音波により接合させる超音波フリップチップ工法等が開発された。このように金めっき層と金バンプとを接合する方法、及び金めっき層と金ワイヤとを接合する方法等であれば、はんだバンブ工法の場合と比べて更なる高集積、高機能化が可能であり、鉛フリーへの対応のような環境問題もない。 As described above, the solder bump method has a limit in dealing with high integration and high functionality, and there is a problem that it is not easy to cope with lead-free. Therefore, an ultrasonic wire bonding method in which an electrode pad having gold plating is formed on the surface of the wiring board, and the electrode pad and an external electrode provided on the surface of the electronic component are bonded with a gold wire, and the electrode pad and the electronic component An ultrasonic flip chip method or the like has been developed in which a gold bump provided on the surface of the metal is brought into contact with each other and bonded with ultrasonic waves. If the method of joining the gold plating layer and the gold bump and the method of joining the gold plating layer and the gold wire in this way, it is possible to achieve higher integration and higher functionality compared to the solder bump method. And there is no environmental problem such as correspondence to lead-free.
上記のように、より高集積化、高機能化することができる金めっき層と金バンプとを用いた超音波フリップチップ工法、及び金ワイヤを用いた超音波ワイヤボンディング工法等においては、電極間の接合、及び金ワイヤと電極との間の接合の信頼性が高く、電子部品の実装方法として用いられることが多い。しかし、昨今では、配線基板及び電子部品の各々の電気的な接続に関してより高い信頼性が必要とされており、例えば、製品の不良率が０．０００１％以下であることが要求されている。 As described above, in the ultrasonic flip chip method using the gold plating layer and the gold bump, which can be more highly integrated and highly functional, and the ultrasonic wire bonding method using the gold wire, etc. The bonding reliability between the gold wire and the electrode is high, and it is often used as an electronic component mounting method. However, in recent years, higher reliability is required for the electrical connection between the wiring board and the electronic component, and for example, the product defect rate is required to be 0.0001% or less.
本発明は、上記の状況に鑑みてなされたものであり、セラミック配線基板の表面に形成された金めっきを有する電極パッドと、電子部品の表面に設けられた金バンプと、を超音波フリップチップ工法により接合させることができ、また、配線基板と電子部品とを金ワイヤを用いた超音波ワイヤボンディング工法により接続することができ、より信頼性の高い接合部を形成することができるセラミック配線基板及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above situation, and an ultrasonic flip chip includes an electrode pad having gold plating formed on the surface of a ceramic wiring substrate and a gold bump provided on the surface of an electronic component. Ceramic wiring board that can be bonded by a construction method, and can connect a wiring board and an electronic component by an ultrasonic wire bonding method using a gold wire, and can form a more reliable joint. And it aims at providing the manufacturing method.
本発明は以下のとおりである。
１．セラミック基体と、該セラミック基体の内部及び／又は表面に設けられた配線パターンと、該セラミック基体の表面に設けられた電極パッドと、を備え、該電極パッドは、該セラミック基体の表面に設けられ且つ該配線パターンと接続されたメタライズ層と、該メタライズ層の表面に設けられたニッケルめっき層と、該ニッケルめっき層の表面に設けられた金めっき層と、を有するセラミック配線基板において、該金めっき層は、平均粒径０．４５〜１．００μｍの金粒子からなることを特徴とするセラミック配線基板。
２．上記配線パターンは上記セラミック基体の内部に設けられ、上記メタライズ層は、少なくとも、該配線パターンに接続された導体の該セラミック基体の表面に表出している端面を覆って設けられている上記１．に記載のセラミック配線基板。
３．上記ニッケルめっき層は、平均粒径１．００〜５．００μｍのニッケル粒子からなる上記１．又は２．に記載のセラミック配線基板。
４．セラミック基体と、該セラミック基体の内部及び／又は表面に設けられた配線パターンと、該セラミック基体の表面に設けられた電極パッドと、を備え、該電極パッドは、該セラミック基体の表面に設けられ且つ該配線パターンと接続されたメタライズ層と、該メタライズ層の表面に設けられたニッケルめっき層と、該ニッケルめっき層の表面に設けられた金めっき層と、を有するセラミック配線基板の製造方法において、該金めっき層は、０．２０〜１．００Ａ／ｄｍ２の電流密度で設けられることを特徴とするセラミック配線基板の製造方法。
５．上記ニッケルめっき層は７００〜８８０℃で熱処理され、その後、該ニッケルめっき層の表面に上記金めっき層が設けられる上記４．に記載のセラミック配線基板の製造方法。
６．上記ニッケルめっき層は、平均粒径１．００〜５．００μｍのニッケル粒子からなる上記４．又は５．に記載のセラミック配線基板の製造方法。
The present invention is as follows.
1. A ceramic substrate; a wiring pattern provided in and / or on the surface of the ceramic substrate; and an electrode pad provided on the surface of the ceramic substrate, wherein the electrode pad is provided on the surface of the ceramic substrate. And a ceramic wiring board having a metallized layer connected to the wiring pattern, a nickel plating layer provided on the surface of the metallized layer, and a gold plating layer provided on the surface of the nickel plating layer. The plating layer is made of gold particles having an average particle diameter of 0.45 to 1.00 μm.
2. The wiring pattern is provided inside the ceramic substrate, and the metallized layer is provided so as to cover at least an end surface of the conductor connected to the wiring pattern exposed on the surface of the ceramic substrate. The ceramic wiring board according to 1.
3. The nickel plating layer is composed of nickel particles having an average particle diameter of 1.00 to 5.00 μm. Or 2. The ceramic wiring board according to 1.
4). A ceramic substrate; a wiring pattern provided in and / or on the surface of the ceramic substrate; and an electrode pad provided on the surface of the ceramic substrate, wherein the electrode pad is provided on the surface of the ceramic substrate. And a method of manufacturing a ceramic wiring board comprising: a metallized layer connected to the wiring pattern; a nickel plating layer provided on the surface of the metallized layer; and a gold plating layer provided on the surface of the nickel plating layer. The method for manufacturing a ceramic wiring board, wherein the gold plating layer is provided at a current density of 0.20 to 1.00 A / dm 2 .
5. The nickel plating layer is heat-treated at 700 to 880 ° C., and then the gold plating layer is provided on the surface of the nickel plating layer. The manufacturing method of the ceramic wiring board as described in any one of Claims 1-3.
6). The nickel plating layer is composed of nickel particles having an average particle diameter of 1.00 to 5.00 μm. Or 5. The manufacturing method of the ceramic wiring board as described in any one of Claims 1-3.
本発明のセラミック配線基板によれば、この配線基板の表面に設けられた金めっき層を有する電極パッドと、電子部品の表面に設けられた金バンプ及び金ワイヤとの接合性に優れ、セラミック配線基板と電子部品との接続の信頼性を高めることができる。
また、配線パターンはセラミック基体の内部に設けられ、メタライズ層は、少なくとも、配線パターンに接続された導体のセラミック基体の表面に表出している端面を覆って設けられている場合は、セラミック配線基板の外部電極として機能する電極パッドにより、セラミック配線基板と電子部品との接続の信頼性を高めることができる。
更に、ニッケルめっき層が平均粒径１．００〜５．００μｍのニッケル粒子からなる場合は、平均粒径の大きい金粒子からなる金めっき層とすることができ、セラミック配線基板と電子部品との接続の信頼性をより高めることができる。
本発明のセラミック配線基板の製造方法によれば、平均粒径の大きい金粒子からなる金めっき層を容易に形成することができ、この配線基板の表面に設けられた金めっき層を有する電極パッドと、電子部品の表面に設けられた金バンプ及び金ワイヤとの接合性に優れ、セラミック配線基板と電子部品との接続の信頼性を高めることができる。
また、ニッケルめっき層が７００〜８８０℃で熱処理され、その後、金めっき層が設けられる場合は、平均粒径の大きいニッケル粒子からなるニッケルめっき層とすることができ、その表面に設けられる金めっき層も粒径の大きい金粒子からなるものとすることができる。そのため、セラミック配線基板と電子部品との接続の信頼性をより高めることができる。
更に、ニッケルめっき層が平均粒径１．００〜５．００μｍのニッケル粒子からなる場合は、平均粒径の大きい金粒子からなる金めっき層とすることができ、セラミック配線基板と電子部品との接続の信頼性をより高めることができる。
According to the ceramic wiring board of the present invention, the electrode pad having the gold plating layer provided on the surface of the wiring board and the gold bumps and the gold wire provided on the surface of the electronic component are excellent in bonding performance. The reliability of the connection between the substrate and the electronic component can be improved.
In addition, when the wiring pattern is provided inside the ceramic substrate, and the metallized layer is provided so as to cover at least the end surface exposed on the surface of the ceramic substrate of the conductor connected to the wiring pattern, the ceramic wiring substrate The reliability of the connection between the ceramic wiring board and the electronic component can be enhanced by the electrode pad functioning as the external electrode.
Furthermore, when the nickel plating layer is made of nickel particles having an average particle diameter of 1.00 to 5.00 μm, the gold plating layer can be made of gold particles having a large average particle diameter. Connection reliability can be further increased.
According to the method for manufacturing a ceramic wiring board of the present invention, a gold plating layer made of gold particles having a large average particle diameter can be easily formed, and an electrode pad having a gold plating layer provided on the surface of the wiring board And it is excellent in bondability with the gold bump and gold wire provided on the surface of the electronic component, and the reliability of the connection between the ceramic wiring board and the electronic component can be enhanced.
Moreover, when a nickel plating layer is heat-processed at 700-880 degreeC, and a gold plating layer is provided after that, it can be set as the nickel plating layer which consists of nickel particles with a large average particle diameter, and the gold plating provided in the surface The layer can also consist of gold particles with a large particle size. Therefore, the reliability of connection between the ceramic wiring board and the electronic component can be further increased.
Furthermore, when the nickel plating layer is made of nickel particles having an average particle diameter of 1.00 to 5.00 μm, the gold plating layer can be made of gold particles having a large average particle diameter. Connection reliability can be further increased.
［１］セラミック配線基板
以下、例えば、図１〜２０を用いて本発明を詳しく説明する。
セラミック配線基板は、図１のように、上記「電極パッド１」を備え、この電極パッド１は、メタライズ層１１と、その表面に設けられたニッケルめっき層１２と、その表面に設けられた金めっき層１３とを有する。また、セラミック配線基板は、セラミック基体２と、このセラミック基体の内部及び／又は表面に配設された配線パターン３１とを備え、電極パッド１は、セラミック基体の表面に設けられている。
上記「メタライズ層１１」は、セラミック基体２の表面の所定部分に設けられる。このセラミック基体２の表面の所定部分は、配線パターン３１に接続された導体のセラミック基体２の表面に表出している端面等であり、この所定部分としては、例えば、セラミック基体２の表面に表出し且つセラミック基体の内部に配設された配線パターン３１と接続されているビア導体３２の端面が挙げられる。この場合、メタライズ層１１は、少なくともビア導体３２の端面を覆って設けられる。更に、所定部分としては、配線パターン３１に接続され、且つセラミック基体２の側面から表面に配設されている導体の端部が挙げられる。この場合、メタライズ層１１は、少なくとも、セラミック基体２の表面に配設された導体の端部に設けられた電極パッドを覆って設けられる。このメタライズ層の平面形状は特に限定されず、円形、楕円形及び三角形、四角形等の多角形などのいずれであってもよい。また、メタライズ層の寸法も特に限定されない。
[1] Ceramic Wiring Substrate Hereinafter, the present invention will be described in detail with reference to FIGS.
As shown in FIG. 1, the ceramic wiring board includes the “electrode pad 1”. The electrode pad 1 includes a metallized layer 11, a nickel plating layer 12 provided on the surface thereof, and a gold provided on the surface thereof. And a plating layer 13. The ceramic wiring board includes a ceramic substrate 2 and a wiring pattern 31 disposed inside and / or on the surface of the ceramic substrate, and the electrode pad 1 is provided on the surface of the ceramic substrate.
The “metallized layer 11” is provided on a predetermined portion of the surface of the ceramic substrate 2. The predetermined portion on the surface of the ceramic base 2 is an end surface or the like exposed on the surface of the ceramic base 2 of a conductor connected to the wiring pattern 31. The predetermined portion is, for example, the surface on the surface of the ceramic base 2. An end face of the via conductor 32 connected to the wiring pattern 31 arranged inside the ceramic base is mentioned. In this case, the metallized layer 11 is provided so as to cover at least the end face of the via conductor 32. Furthermore, the predetermined portion includes an end portion of a conductor connected to the wiring pattern 31 and disposed on the surface from the side surface of the ceramic substrate 2. In this case, the metallized layer 11 is provided so as to cover at least the electrode pad provided at the end of the conductor disposed on the surface of the ceramic substrate 2. The planar shape of the metallized layer is not particularly limited, and may be any one of a circle, an ellipse, a triangle, a polygon such as a quadrangle, and the like. Further, the dimension of the metallized layer is not particularly limited.
上記「ニッケルめっき層１２」は、メタライズ層１１の表面に設けられる。このニッケルめっき層は、電解めっき法により設けられていてもよいし、無電解めっき法により設けられていてもよいが、結晶化度及び融点を高くすることができ、且つニッケルの拡散が生じ難いニッケルめっき層とすることができる電解めっき法が好ましい。更に、本発明では、このニッケルめっき層の表面に電解めっき法により金めっき層が設けられるため、ニッケルめっき層も電解めっき法により設けることが好ましい。電解めっき法であるときは、ニッケルめっき層は、通常、純ニッケル（通常、純度は約９９．９質量％である。）からなる。一方、無電解めっき法であるときは、ニッケル−硼素めっき層、ニッケル−リンめっき層及びニッケル−コバルトめっき層等とすることができる。更に、ニッケルめっき層は単層でもよく、多層でもよい。多層の場合は２〜５層とすることができる。このニッケルめっき層の厚さ（多層であるときは合計厚さ）は特に限定されないが、０．５〜６μｍ、特に２〜５μｍとすることができる。 The “nickel plating layer 12” is provided on the surface of the metallized layer 11. The nickel plating layer may be provided by an electrolytic plating method or may be provided by an electroless plating method. However, the degree of crystallinity and the melting point can be increased, and nickel does not easily diffuse. An electrolytic plating method capable of forming a nickel plating layer is preferred. Furthermore, in the present invention, since a gold plating layer is provided on the surface of the nickel plating layer by an electrolytic plating method, the nickel plating layer is also preferably provided by an electrolytic plating method. When the electroplating method is used, the nickel plating layer is usually made of pure nickel (usually the purity is about 99.9% by mass). On the other hand, when the electroless plating method is used, a nickel-boron plating layer, a nickel-phosphorous plating layer, a nickel-cobalt plating layer, and the like can be used. Furthermore, the nickel plating layer may be a single layer or a multilayer. In the case of a multilayer, it can be 2 to 5 layers. The thickness of the nickel plating layer (total thickness in the case of multiple layers) is not particularly limited, but may be 0.5 to 6 μm, particularly 2 to 5 μm.
ニッケル粒子はニッケルめっき層を熱処理することで大径化することができ、熱処理したときは、ニッケル粒子の平均粒径は、１．００〜５．００μｍとすることができる。このように、ニッケル粒子を大径化した場合は、ニッケルめっき層の表面に設けられる金めっき層を構成する金粒子の平均粒径を大きくすることができるため好ましい。 Nickel particles can be enlarged in diameter by heat-treating the nickel plating layer. When heat-treated, the average particle diameter of the nickel particles can be 1.00 to 5.00 μm. Thus, it is preferable to increase the diameter of the nickel particles because the average particle diameter of the gold particles constituting the gold plating layer provided on the surface of the nickel plating layer can be increased.
この熱処理により大径化されたニッケル粒子の平均粒径は、例えば、電極パッドの断面を走査型電子顕微鏡により観察し、撮影した写真を用いた説明図である図８及び９等を用いて求めることができる。図８及び９等において、ニッケルめっき層の厚さ方向の中間点を結ぶ中線を引き、この中線上において各々のニッケル粒子の界面間の距離を測定し、これをニッケル粒子の粒径とする。このようにして、複数の視野（例えば、５０視野）における写真からそれぞれのニッケル粒子の粒径を測定し、累積粒径をニッケル粒子の個数で除して平均粒径を算出することができる。 The average particle diameter of the nickel particles enlarged by this heat treatment is obtained, for example, by observing the cross section of the electrode pad with a scanning electron microscope and using FIGS. be able to. 8 and 9, etc., a middle line connecting intermediate points in the thickness direction of the nickel plating layer is drawn, and the distance between the interfaces of each nickel particle is measured on this middle line, and this is used as the particle diameter of the nickel particles. . In this way, the average particle diameter can be calculated by measuring the particle diameter of each nickel particle from photographs in a plurality of visual fields (for example, 50 visual fields) and dividing the cumulative particle diameter by the number of nickel particles.
上記「金めっき層１３」は、ニッケルめっき層１２の表面に設けられる。この金めっき層は電解めっき法により設けられ、通常、純金（通常、純度は９９．００〜９９．９９質量％である。）からなる。この金めっき層の厚さは特に限定されないが、０．０５〜５μｍ、特に０．５〜２μｍとすることができる。 The “gold plating layer 13” is provided on the surface of the nickel plating layer 12. This gold plating layer is provided by an electrolytic plating method and is usually made of pure gold (usually the purity is 99.00 to 99.99% by mass). The thickness of the gold plating layer is not particularly limited, but may be 0.05 to 5 μm, particularly 0.5 to 2 μm.
金めっき層を構成する金粒子の平均粒径は０．４５〜１．００μｍであり、０．５０〜１．００μｍ、特に０．５５〜１．００μｍであることが好ましい。この金粒子の平均粒径が０．４５〜１．００μｍであれば、超音波接合により電極パッドに電子部品の外部電極である金バンプが接合されるとき（図２参照）、及び金ワイヤがボンディングされるとき（図３参照）、に粒子間の滑りが抑えられ、各々の金粒子に超音波が十分に印加されるため、それぞれの粒子の界面が十分に平滑になり、金めっき層と金バンプ及び金ワイヤとの接合性が向上して、接合不良による製品の不良率を低下させることができる。更に、金粒子の粒径が大きいと、ニッケルめっき層からのニッケルの金めっき層の表面への拡散が抑えられ、これによっても接合不良を低減させることができる。 The average particle diameter of the gold particles constituting the gold plating layer is 0.45 to 1.00 μm, preferably 0.50 to 1.00 μm, and particularly preferably 0.55 to 1.00 μm. If the average particle diameter of the gold particles is 0.45 to 1.00 μm, when gold bumps, which are external electrodes of the electronic component, are bonded to the electrode pads by ultrasonic bonding (see FIG. 2), and the gold wires are When bonding is performed (see FIG. 3), slip between particles is suppressed, and ultrasonic waves are sufficiently applied to each gold particle, so that the interface between the particles becomes sufficiently smooth, Bondability with gold bumps and gold wires can be improved, and the defect rate of products due to poor bonding can be reduced. Furthermore, if the particle size of the gold particles is large, diffusion of nickel from the nickel plating layer to the surface of the gold plating layer can be suppressed, and this can also reduce bonding failure.
金粒子の平均粒径は、金めっきの電流密度を高くすることにより大きくすることができる。この金粒子の平均粒径は、ニッケルめっき層を熱処理してニッケル粒子を大径化することによって、より容易に大きくすることができる。金粒子の平均粒径は、金めっきの電流密度を高くすること、及びニッケルめっき層を熱処理し、且つ金めっきの電流密度を高くすることによって、０．４５〜１．００μｍとすることができる。尚、電流密度が高すぎると、金めっき層の表面が変質し、所謂、焼けが発生するため好ましくない。更に、熱処理する温度が高すぎると、ニッケルめっき層に空隙が発生するため好ましくない。従って、ニッケルめっき層を後記のように適度な温度範囲で熱処理してニッケル粒子を大径化し、且つ金めっきの電流密度を後記のように適度に高くして、金粒子の平均粒径を０．４５〜１．００μｍとすることが特に好ましい。 The average particle diameter of the gold particles can be increased by increasing the current density of the gold plating. The average particle diameter of the gold particles can be increased more easily by heat-treating the nickel plating layer to enlarge the nickel particles. The average particle size of the gold particles can be set to 0.45 to 1.00 μm by increasing the current density of the gold plating, heat-treating the nickel plating layer, and increasing the current density of the gold plating. . If the current density is too high, the surface of the gold plating layer changes in quality and so-called burning occurs, which is not preferable. Furthermore, if the temperature for heat treatment is too high, voids are generated in the nickel plating layer, which is not preferable. Accordingly, the nickel plating layer is heat-treated in an appropriate temperature range as described later to increase the diameter of the nickel particles, and the current density of the gold plating is increased appropriately as described later, so that the average particle diameter of the gold particles is 0. It is especially preferable to set it as 45-1.00 micrometer.
金粒子の平均粒径は、例えば、電極パッドの断面を走査型電子顕微鏡により観察し、撮影した写真を用いた説明図である図８及び９等を用いて求めることができる。図８及び９等において、金めっき層の厚さ方向の中間点を結ぶ中線を引き、この中線上において各々の金粒子の界面間（図８及び９における縦の短い実線が各々の金粒子の界面である。）の距離を測定し、これを金粒子の粒径とする。このようにして、複数の視野（例えば、５０視野）における写真からそれぞれの金粒子の粒径を測定し、累積粒径を金粒子の個数で除して平均粒径を算出することができる。 The average particle diameter of the gold particles can be determined using, for example, FIGS. 8 and 9, which are explanatory diagrams using photographs taken by observing the cross section of the electrode pad with a scanning electron microscope. 8 and 9 etc., a middle line connecting the intermediate points in the thickness direction of the gold plating layer is drawn, and on this middle line, between the interfaces of the respective gold particles (the vertical short solid lines in FIGS. 8 and 9 are the respective gold particles). ) Is measured, and this is used as the particle size of the gold particles. In this manner, the average particle size can be calculated by measuring the particle size of each gold particle from photographs in a plurality of fields of view (for example, 50 fields of view) and dividing the cumulative particle size by the number of gold particles.
金粒子は、ニッケルめっき層を熱処理してニッケル粒子を大径化することで、容易に大径化することができる。この金粒子とニッケル粒子の各々の平均粒径は、金粒子の平均粒径が０．４５〜１．００μｍであり、且つニッケル粒子の平均粒径が１．００〜５．００μｍであることが好ましく、金粒子の平均粒径が０．５０〜１．００μｍであり、且つニッケル粒子の平均粒径が１．２０〜５．００μｍであることがより好ましく、金粒子の平均粒径が０．５５〜１．００μｍであり、且つニッケル粒子の平均粒径が１．５０〜５．００μｍであることが特に好ましい。金粒子とニッケル粒子のそれぞれの平均粒径がより大径となることで、超音波接合による接合の信頼性を向上させることができる。 Gold particles can be easily increased in diameter by heat-treating the nickel plating layer to increase the diameter of the nickel particles. The average particle diameter of each of the gold particles and the nickel particles is such that the average particle diameter of the gold particles is 0.45 to 1.00 μm and the average particle diameter of the nickel particles is 1.00 to 5.00 μm. Preferably, the average particle size of the gold particles is 0.50 to 1.00 μm, the average particle size of the nickel particles is more preferably 1.20 to 5.00 μm, and the average particle size of the gold particles is 0.00. It is particularly preferable that the average particle diameter of the nickel particles is 55 to 1.00 μm and the average particle diameter of the nickel particles is 1.50 to 5.00 μm. Since the average particle diameter of each of the gold particles and the nickel particles becomes larger, the reliability of bonding by ultrasonic bonding can be improved.
この金めっき層は、電子部品の外部電極として設けられた金バンプ及びセラミック配線基板に電子部品を実装する際に用いられる金ワイヤ等の金導体と超音波接合される。例えば、図２のように、この金めっき層と、電子部品の表面に外部電極として設けられた金バンプとを、接合部に超音波を印加することにより接合する、フリップチップ工法によって、セラミック配線基板に電子部品が実装されたパッケージとすることができる。また、図３のように、この金めっき層に金ワイヤの一端側を超音波接合し、この金ワイヤの他端側を電子部品の表面に設けられた外部電極に接合する、ワイヤボンディング工法によって、セラミック配線基板に電子部品が実装された他の態様のパッケージとすることができる。 This gold plating layer is ultrasonically bonded to gold bumps provided as external electrodes of the electronic component and a gold conductor such as a gold wire used when the electronic component is mounted on the ceramic wiring board. For example, as shown in FIG. 2, this gold plating layer and a gold bump provided as an external electrode on the surface of an electronic component are bonded by applying ultrasonic waves to the bonding portion, and the ceramic wiring is formed by a flip chip method. It can be a package in which an electronic component is mounted on a substrate. Further, as shown in FIG. 3, one end side of the gold wire is ultrasonically bonded to the gold plating layer, and the other end side of the gold wire is bonded to an external electrode provided on the surface of the electronic component. A package of another aspect in which an electronic component is mounted on a ceramic wiring board can be obtained.
超音波接合の際には、接合部に超音波が印加されるとともに、通常、接合部には所定の押圧力が加えられ、且つ接合部は所定の温度で加熱される。この超音波接合の接合条件としては、用いる装置により最適な超音波出力となるように出力設定をしたうえで、押圧力を４０〜１００Ｎ、加熱温度を１４０〜２１０℃、且つ超音波の印加時間を２０〜５０マイクロ秒とすることができる。 At the time of ultrasonic bonding, ultrasonic waves are applied to the bonded portion, and usually a predetermined pressing force is applied to the bonded portion, and the bonded portion is heated at a predetermined temperature. As the joining conditions of this ultrasonic joining, after setting the output so as to obtain an optimum ultrasonic output depending on the apparatus to be used, the pressing force is 40 to 100 N, the heating temperature is 140 to 210 ° C., and the application time of the ultrasonic wave Can be 20-50 microseconds.
本発明では、ニッケルめっき層を７００〜８８０℃で熱処理し、且つ金めっきの電流密度を０．２０〜１．００Ａ／ｄｍ２とすることで、後記の実施例における「超音波接合及び不良率の評価」と同様にして、押圧力を７０Ｎ、加熱時間を８０℃、且つ超音波の印加時間を１５マイクロ秒として評価したときに、合計不良率を３０％以下とすることができる。また、ニッケルめっき層を８３０〜８７０℃で熱処理し、且つ金めっきの電流密度を０．３０〜１．００Ａ／ｄｍ２とすることで、上記の合計不良率を２７％以下とすることができる。更に、ニッケルめっき層を８４０〜８６０℃で熱処理し、且つ金めっきの電流密度を０．３０〜１．００Ａ／ｄｍ２とすることで、上記の合計不良率を２２％以下とすることができる。 In the present invention, the nickel plating layer is heat-treated at 700 to 880 ° C., and the current density of the gold plating is 0.20 to 1.00 A / dm 2. In the same manner as in “Evaluation”, when the pressing force is 70 N, the heating time is 80 ° C., and the ultrasonic wave application time is 15 microseconds, the total defect rate can be 30% or less. In addition, by heat-treating the nickel plating layer at 830 to 870 ° C. and setting the gold plating current density to 0.30 to 1.00 A / dm 2 , the total defect rate can be reduced to 27% or less. . Furthermore, by heat-treating the nickel plating layer at 840 to 860 ° C. and setting the current density of gold plating to 0.30 to 1.00 A / dm 2 , the total defect rate can be reduced to 22% or less. .
［２］セラミック配線基板の製造方法
本発明のセラミック配線基板を製造する方法は特に限定されず、例えば、本発明のセラミック配線基板の製造方法により製造することができる。
この本発明のセラミック配線基板の製造方法は、セラミック基体と、セラミック基体の内部及び／又は表面に設けられた配線パターンと、セラミック基体の表面に設けられた電極パッドと、を備え、電極パッドは、セラミック基体の表面に設けられ且つ配線パターンと接続されたメタライズ層と、メタライズ層の表面に設けられたニッケルめっき層と、ニッケルめっき層の表面に設けられた金めっき層と、を有するセラミック配線基板の製造方法において、金めっき層は０．２０〜１．００Ａ／ｄｍ２の電流密度で設けられる。
[2] Method for Manufacturing Ceramic Wiring Board The method for manufacturing the ceramic wiring board of the present invention is not particularly limited, and for example, it can be manufactured by the method for manufacturing a ceramic wiring board of the present invention.
The method for manufacturing a ceramic wiring board according to the present invention includes a ceramic base, a wiring pattern provided in and / or on the surface of the ceramic base, and an electrode pad provided on the surface of the ceramic base. A ceramic wiring having a metallized layer provided on the surface of the ceramic substrate and connected to the wiring pattern, a nickel plated layer provided on the surface of the metallized layer, and a gold plated layer provided on the surface of the nickel plated layer In the substrate manufacturing method, the gold plating layer is provided at a current density of 0.20 to 1.00 A / dm 2 .
メタライズ層は、セラミック配線基板のセラミック基体となる未焼成セラミック基体の所定部分にメタライズ組成物を塗布して未焼成メタライズ層を形成し、その後、未焼成セラミック基体と同時焼成することにより設けることができる。この所定部分としては、未焼成セラミック基体に配設された未焼成配線パターンと接続され、且つ未焼成セラミック基体の表面に表出している、例えば、未焼成ビア導体の端面等が挙げられる。未焼成メタライズ層は、少なくとも未焼成ビア導体の表面を覆うようにして形成される。 The metallized layer may be provided by applying a metallized composition to a predetermined portion of an unfired ceramic substrate to be a ceramic substrate of a ceramic wiring substrate to form an unfired metallized layer, and then co-firing with the unfired ceramic substrate. it can. Examples of the predetermined portion include an end face of an unfired via conductor that is connected to the unfired wiring pattern disposed on the unfired ceramic substrate and is exposed on the surface of the unfired ceramic substrate. The unfired metallized layer is formed so as to cover at least the surface of the unfired via conductor.
セラミック基体は、セラミック配線基板において焼成セラミックからなる部分である。セラミック基体を形成するセラミックは特に限定されず、アルミナ、ジルコニア、コーデェライト、ムライト、チタニア、石英、フォルステライト、ワラストナイト、アノーサイト、エンスタタイト、ジオプサイト、アーケルマナイト、ゲーレナイト、スピネル、ガーナイト、並びにチタン酸マグネシウム、チタン酸カルシウム、チタン酸ストロンチウム及びチタン酸バリウム等のチタン酸塩などが挙げられる。このセラミックとしては、絶縁性及び強度等の観点から、アルミナ、ジルコニア、コーデェライト及びムライト等が好ましく、アルミナが特に好ましい。セラミックは１種のみでもよく、例えば、アルミナとジルコニアのように混合して焼成させることができるものであれば、２種以上でもよい。 The ceramic substrate is a portion made of fired ceramic in the ceramic wiring board. The ceramic forming the ceramic substrate is not particularly limited, and alumina, zirconia, cordierite, mullite, titania, quartz, forsterite, wollastonite, anorthite, enstatite, diopsite, akermanite, gehlenite, spinel, garnite, And titanates such as magnesium titanate, calcium titanate, strontium titanate and barium titanate. As the ceramic, alumina, zirconia, cordierite, mullite, and the like are preferable from the viewpoint of insulation and strength, and alumina is particularly preferable. Only one type of ceramic may be used. For example, two or more types of ceramics may be used as long as they can be mixed and fired, such as alumina and zirconia.
また、セラミック基体には、焼結助剤に由来する成分及びガラス成分等を含有させることができる。
焼結助剤に由来する成分は、結晶性の成分でもよく、非晶性の成分でもよい。この焼結助剤に由来する成分としては、ＳｉＯ２、ＭｇＯ、ＳｒＯ及び希土類酸化物等の金属酸化物が挙げられる。更に、ガラス成分としては、Ｓｉ、Ａｌ、Ｎａ、Ｋ、Ｍｇ、Ｃａ、Ｂａ、Ｂ、Ｐｂ、Ｚｎ、Ｚｒ、Ｆｅ及びＴｉ等を含有するものが挙げられる。例えば、アルミノケイ酸ガラス及びアルミノホウケイ酸ガラス等が挙げられる。
Further, the ceramic substrate can contain components derived from the sintering aid, glass components, and the like.
The component derived from the sintering aid may be a crystalline component or an amorphous component. Examples of the component derived from the sintering aid include metal oxides such as SiO 2 , MgO, SrO, and rare earth oxides. Further, examples of the glass component include those containing Si, Al, Na, K, Mg, Ca, Ba, B, Pb, Zn, Zr, Fe, Ti, and the like. Examples thereof include aluminosilicate glass and aluminoborosilicate glass.
未焼成配線パターンが焼成されてなる配線パターンは、セラミック基体の表面又は内部に配設される。この配線パターンの形態は特に限定されず、１層のみがセラミック基体の表面又は内部に配設されていてもよく、２層以上がセラミック基体の表面又は内部に配設されていてもよい。２層以上の配線パターンがセラミック基体の一部を介して配設されている場合、各々の配線パターンはパターン間接続されることにより導通されていてもよく、接続されずにそれぞれが独立した配線パターンであってもよい。
この配線パターンとしては、例えば、通常の導通用配線、抵抗用配線、パッド形状等のコンデンサ用配線及びインダクタンス用配線などが挙げられる。
The wiring pattern formed by firing the unfired wiring pattern is disposed on the surface or inside of the ceramic substrate. The form of this wiring pattern is not particularly limited, and only one layer may be disposed on the surface or inside of the ceramic substrate, or two or more layers may be disposed on the surface or inside of the ceramic substrate. When two or more layers of wiring patterns are arranged through a part of the ceramic substrate, each wiring pattern may be electrically connected by connecting between the patterns, and each of the wiring patterns is independent and not connected. It may be a pattern.
Examples of the wiring pattern include normal conduction wiring, resistance wiring, capacitor wiring such as a pad shape, and inductance wiring.
未焼成セラミック基体は、セラミック原料等を含有するスラリーを用いて作製することができる。このスラリーは、セラミック原料、焼結助剤、バインダ樹脂及び溶剤等を、ボールミル、ビーズミル等の混合機により混合して調製することができる。各々の成分を配合する順序等は特に限定されず、すべての成分を一括してボールミル等に投入して混合してもよく、特定の順序に従って配合し、混合してもよい。セラミック原料としては、前記のセラミック基体を形成することとなるセラミックを用いることができる。 The unfired ceramic substrate can be produced using a slurry containing a ceramic raw material or the like. This slurry can be prepared by mixing a ceramic raw material, a sintering aid, a binder resin, a solvent, and the like with a mixer such as a ball mill or a bead mill. The order in which each component is blended is not particularly limited, and all the components may be put into a ball mill or the like and mixed together, or may be blended and mixed according to a specific order. As the ceramic raw material, a ceramic that will form the ceramic substrate may be used.
焼結助剤としては、セラミック基体を形成するセラミックの種類によって各種のものを用いることができる。この焼結助剤としては、例えば、ＳｉＯ２、ＭｇＯ、ＳｒＯ及び希土類酸化物、並びに加熱によりこれらの酸化物となる炭酸塩、水酸化物等の化合物などが挙げられる。バインダ樹脂としては、アクリル系樹脂、ポリアミド、ポリペプチド、ポリビニルブチラール樹脂、フェノキシ樹脂、セルロース誘導体、ポリオキシエチレン及びポリビニルアルコール等を用いることができる。溶剤としては、トルエン等の芳香族炭化水素類、シクロヘキサン等の脂肪族炭化水素類、アセトン、メチルエチルケトン等のケトン類などを用いることができる。これらの焼結助剤、バインダ樹脂及び溶剤は各々１種のみ用いてもよいし、２種以上を用いてもよい。スラリーには必要に応じて可塑剤、分散剤、消泡剤、着色剤及び酸化剤等のうちの少なくとも１種を配合することもできる。 Various sintering aids can be used depending on the type of ceramic forming the ceramic substrate. Examples of the sintering aid include SiO 2 , MgO, SrO and rare earth oxides, and compounds such as carbonates and hydroxides that become these oxides upon heating. As the binder resin, acrylic resin, polyamide, polypeptide, polyvinyl butyral resin, phenoxy resin, cellulose derivative, polyoxyethylene, polyvinyl alcohol, and the like can be used. As the solvent, aromatic hydrocarbons such as toluene, aliphatic hydrocarbons such as cyclohexane, ketones such as acetone and methyl ethyl ketone, and the like can be used. These sintering aids, binder resins and solvents may be used alone or in combination of two or more. If necessary, at least one of a plasticizer, a dispersant, an antifoaming agent, a coloring agent, an oxidizing agent, and the like can be blended in the slurry.
このスラリーを用いてシートを成形する。このシートは、ドクターブレード法、ロールコータ法等により、ポリエチレンテレフタレート等のポリエステルなどからなる樹脂フィルム及びステンレス鋼等からなる金属プレートなどの支持体の表面において成形することができる。その後、このシートを溶剤の種類等により所定の温度で乾燥させて溶剤を除去し、未焼成セラミックシートを作製する（このシートを１枚のみ用いる場合は、このシートの焼結体がセラミック基体となる。シートを２枚以上用いる場合は、これらのシートが一体に焼成されてなる焼結体がセラミック基体となる。）。 A sheet is formed using this slurry. This sheet can be formed on the surface of a support such as a resin film made of polyester such as polyethylene terephthalate and a metal plate made of stainless steel by a doctor blade method, a roll coater method or the like. Thereafter, the sheet is dried at a predetermined temperature depending on the type of the solvent, and the solvent is removed to produce an unfired ceramic sheet. (When only one sheet is used, the sintered body of this sheet is When two or more sheets are used, a sintered body obtained by integrally firing these sheets is a ceramic substrate.)
上記のようにして形成した未焼成セラミックシートの表面に、スクリーン印刷法等により導電粉末を含有する導体用スラリー等からなる塗膜を配設し、乾燥して、未焼成配線パターンを形成し、未焼成積層体を作製することができる。更に、セラミック配線基板において２層以上の配線パターンがセラミック層の両面に形成され、且つそれらが導通される場合は、未焼成セラミックシートの所定位置に設けられたビアホールにビア充填用ペーストを充填し、この未焼成セラミックシートの両面に未焼成配線パターンを形成することで、未焼成積層体を作製することができる。 On the surface of the unfired ceramic sheet formed as described above, a coating film made of a conductive slurry containing conductive powder is disposed by screen printing or the like, and dried to form an unfired wiring pattern, An unfired laminate can be produced. Further, when two or more wiring patterns are formed on both sides of the ceramic layer in the ceramic wiring substrate and they are conducted, a via filling paste is filled in via holes provided at predetermined positions of the unfired ceramic sheet. By forming an unsintered wiring pattern on both sides of the unsintered ceramic sheet, an unsintered laminate can be produced.
また、セラミック多層配線基板の場合は、未焼成セラミックシートの所定位置に設けられたビアホールにビア充填用ペーストを充填し、この未焼成セラミックシートの未焼成配線パターンが形成された面に、ビアホールにビア充填用ペーストが充填された他の未焼成セラミックシートを積層し、この未焼成セラミックシートの表面に同様にして未焼成配線パターンを形成し、この操作を繰り返すことで、未焼成積層体を作製することができる（このように複数枚のシートを用いる場合は、上記のように、これらのシートが積層された積層体の焼結体がセラミック基体となる。）。ビア充填用ペーストとしては、上記の導体用スラリーと同様の組成を有するもの、及び異なる組成を有するものを用いることができ、同様の組成を有するものが用いられることが多い。 In the case of a ceramic multilayer wiring board, a via filling paste is filled in a via hole provided in a predetermined position of the unfired ceramic sheet, and the via hole is formed on the surface of the unfired ceramic sheet on which the unfired wiring pattern is formed. Laminate another unfired ceramic sheet filled with paste for via filling, form unfired wiring pattern on the surface of this unfired ceramic sheet in the same way, and repeat this operation to make an unfired laminate (When using a plurality of sheets as described above, a sintered body of a laminate in which these sheets are laminated becomes a ceramic substrate as described above.) As the via filling paste, those having the same composition as the above-mentioned conductor slurry and those having a different composition can be used, and those having the same composition are often used.
上記のようにして作製した未焼成積層体を焼成することによりセラミック基体と配線パターンとを備える焼成積層体とすることができる。焼成温度及びこの焼成温度を保持する時間は特に限定されず、セラミック原料の種類等によって設定することができる。また、焼成雰囲気も特に限定されず、セラミック原料の種類等によって、窒素雰囲気及びアルゴン等の不活性ガス雰囲気などの非酸化性雰囲気又は大気雰囲気等の酸化性雰囲気などとすることができる。この非酸化性雰囲気とは、酸素分圧が低い雰囲気であり、通常、酸素分圧が１０Ｐａ以下、特に０．１Ｐａ以下（通常、０．０００１Ｐａ以上）の雰囲気である。 By firing the unfired laminate produced as described above, a fired laminate having a ceramic substrate and a wiring pattern can be obtained. The firing temperature and the time for maintaining this firing temperature are not particularly limited, and can be set according to the type of ceramic raw material and the like. Also, the firing atmosphere is not particularly limited, and may be a non-oxidizing atmosphere such as a nitrogen atmosphere or an inert gas atmosphere such as argon, or an oxidizing atmosphere such as an air atmosphere, depending on the type of ceramic raw material. This non-oxidizing atmosphere is an atmosphere having a low oxygen partial pressure, and is usually an atmosphere having an oxygen partial pressure of 10 Pa or less, particularly 0.1 Pa or less (usually 0.0001 Pa or more).
メタライズ層は、上記のようにして作製した焼成積層体の表面に設けられる。このメタライズ層を設けるために用いられるメタライズ組成物には、焼成によりメタライズ層となる金属粉末、バインダ及び溶剤等が含有される。金属粉末は特に限定されず、各種の金属の粉末を用いることができる。この金属としては、例えば、アルミナ等の高温で焼成されるセラミックと同時焼成することができる融点の高い金属であるタングステン、モリブデン、タンタル等が挙げられる。 The metallized layer is provided on the surface of the fired laminate produced as described above. The metallized composition used for providing the metallized layer contains a metal powder, a binder, a solvent, and the like that become a metallized layer by firing. The metal powder is not particularly limited, and various metal powders can be used. Examples of the metal include tungsten, molybdenum, and tantalum, which are metals having a high melting point that can be simultaneously fired with a ceramic fired at a high temperature such as alumina.
バインダは特に限定されず各種のものを用いることができる。また、未焼成セラミック基体と未焼成メタライズ層とは、通常、同時焼成されるため、この未焼成セラミック基体に含有されるバインダの種類により選択することもできる。このバインダとしては、アクリル系樹脂、セルロース系樹脂、ポリウレタン系樹脂、ポリエステル系樹脂、フェノール系樹脂及びポリビニルアセタール系樹脂等が挙げられる。バインダは１種のみ用いてもよく、２種以上を用いてもよい。 The binder is not particularly limited, and various types can be used. Further, since the unfired ceramic substrate and the unfired metallized layer are usually fired at the same time, they can be selected depending on the type of binder contained in the unfired ceramic substrate. Examples of the binder include acrylic resins, cellulose resins, polyurethane resins, polyester resins, phenol resins, and polyvinyl acetal resins. Only one type of binder may be used, or two or more types of binders may be used.
溶剤は特に限定されず各種のものを用いることができる。この溶剤としては、カルビトール類、セロソルブ類、酢酸エステル類、フタル酸エステル類、セバシン酸エステル類、１価アルコール類及びケトン類等が挙げられる。カルビトール類としては、ブチルカルビトール、メチルカルビトール及びエチルカルビトール等が挙げられる。セロソルブ類としては、メチルセロソルブ、エチルセロソルブ及びブチルセロソルブ等が挙げられる。酢酸エステル類としては、酢酸メチル、酢酸エチル及び酢酸ブチル等が挙げられる。フタル酸エステル類としては、フタル酸ジメチル、フタル酸ジエチル、フタル酸ジブチル及びフタル酸ジオクチル等が挙げられる。セバシン酸エステル類としては、セバシン酸ジメチル、セバシン酸ジエチル、セバシン酸ジブチル及びセバシン酸ジオクチル等が挙げられる。１価アルコール類としては、イソプロピルアルコール等が挙げられる。ケトン類としては、アセトン、シクロヘキサノン及びトリメチルシクロヘキサノン等が挙げられる。溶剤は１種のみ用いてもよく、２種以上を用いてもよい。 The solvent is not particularly limited, and various solvents can be used. Examples of the solvent include carbitols, cellosolves, acetic acid esters, phthalic acid esters, sebacic acid esters, monohydric alcohols, and ketones. Examples of carbitols include butyl carbitol, methyl carbitol, and ethyl carbitol. Examples of cellosolves include methyl cellosolve, ethyl cellosolve, and butyl cellosolve. Examples of acetates include methyl acetate, ethyl acetate, and butyl acetate. Examples of phthalic acid esters include dimethyl phthalate, diethyl phthalate, dibutyl phthalate, and dioctyl phthalate. Examples of sebacic acid esters include dimethyl sebacate, diethyl sebacate, dibutyl sebacate, and dioctyl sebacate. Examples of monohydric alcohols include isopropyl alcohol. Examples of ketones include acetone, cyclohexanone, and trimethylcyclohexanone. Only 1 type may be used for a solvent and 2 or more types may be used for it.
メタライズ組成物には、金属粉末、バインダ及び溶剤の他に、消泡剤、レベリング剤、増粘剤、分散剤、滑剤、酸化防止剤、焼成収縮率調整剤及びセラミック成分等を含有させることもできる。これらは１種のみ用いてもよく、２種以上を用いてもよい。 In addition to the metal powder, binder and solvent, the metallized composition may contain an antifoaming agent, a leveling agent, a thickener, a dispersant, a lubricant, an antioxidant, a firing shrinkage adjusting agent, a ceramic component, and the like. it can. These may be used alone or in combination of two or more.
メタライズ組成物は、金属粉末、バインダ及び溶剤等を混合することで調製することができる。この混合の方法は特に限定されないが、各々の成分を均一に混合することができる方法が好ましい。この混合にはボールミル及びビーズミル等の混合機を用いることが好ましい。更に、混合の順序も特に限定されず、それぞれの成分を一括して混合してもよいし、特定の配合順序に従って混合してもよい。特定の順序に従って混合する場合、例えば、金属粉末と溶剤とをボールミル等に投入して所定時間混合し、その後、バインダと溶剤とを投入し、更に混合し、メタライズ組成物を調製することができる。 The metallized composition can be prepared by mixing a metal powder, a binder, a solvent, and the like. The mixing method is not particularly limited, but a method capable of uniformly mixing each component is preferable. For this mixing, it is preferable to use a mixer such as a ball mill and a bead mill. Furthermore, the order of mixing is not particularly limited, and the respective components may be mixed together or may be mixed according to a specific blending order. When mixing according to a specific order, for example, a metal powder and a solvent can be charged into a ball mill or the like and mixed for a predetermined time, and then a binder and a solvent can be charged and further mixed to prepare a metallized composition. .
メタライズ組成物は、未焼成セラミック基体の所定部分に塗布して用いることができる。この塗布方法は特に限定されず、スクリーン印刷法、ロールコート法及びカーテンコート法等のいずれであってもよい。また、未焼成セラミック基体の所定部分とは、前記のように、未焼成セラミック基体に設けられた未焼成配線パターンと接続され、且つ未焼成セラミック基体の表面に表出している、例えば、未焼成ビア導体の端面等及びその周縁の未焼成セラミック基体の表面等のことである。 The metallized composition can be applied to a predetermined portion of an unfired ceramic substrate. This coating method is not particularly limited, and may be any of screen printing, roll coating, curtain coating, and the like. Further, as described above, the predetermined portion of the unfired ceramic substrate is connected to the unfired wiring pattern provided on the unfired ceramic substrate and is exposed on the surface of the unfired ceramic substrate. The end surface of the via conductor and the surface of the green ceramic substrate at the periphery thereof.
ニッケルめっき層は、電解めっき法又は無電解めっき法により、メタライズ層の表面に設けられる。このニッケルめっき層は、形成されるめっき層の結晶化度及び融点が高いこと、及び金めっき層が電解めっき法により設けられること、を理由として同じく電解めっき法により設けることが好ましい。電解めっき法であるときは、ニッケルめっき層は、通常、純ニッケル（純度約９９．０質量％）からなる。一方、無電解めっき法であるときは、前記のような各種のめっき層等とすることができる。更に、ニッケルめっき層は単層でもよく、多層でもよい。多層であるときは、２〜５層とすることができる。このニッケルめっき層の厚さ（多層であるときは合計厚さ）は特に限定されないが、０．５〜６μｍ、特に２〜５μｍとすることができる。 The nickel plating layer is provided on the surface of the metallized layer by an electrolytic plating method or an electroless plating method. The nickel plating layer is preferably provided by the electrolytic plating method for the same reason because the crystallinity and melting point of the plating layer to be formed are high and the gold plating layer is provided by the electrolytic plating method. When the electrolytic plating method is used, the nickel plating layer is usually made of pure nickel (purity of about 99.0% by mass). On the other hand, when it is an electroless plating method, it can be set as the above various plating layers. Furthermore, the nickel plating layer may be a single layer or a multilayer. When it is a multilayer, it can be made into 2-5 layers. The thickness of the nickel plating layer (total thickness in the case of multiple layers) is not particularly limited, but may be 0.5 to 6 μm, particularly 2 to 5 μm.
ニッケルめっき層を熱処理する条件は特に限定されないが、熱処理の温度は７００〜８８０℃とすることが好ましく、８３０〜８７０℃、特に８４０〜８６０℃とすることがより好ましい。この熱処理の温度が７００〜８８０℃であれば、ニッケルめっき層の表面に設けられる金めっき層を形成する金粒子の平均粒径が所定の範囲となるように、ニッケル粒子を大径化することができ、且つニッケルめっき層に空隙が発生することもない。また、熱処理の時間は温度によもよるが、２〜６時間とすることができ、これによってニッケル粒子を十分に大径化することができる。 The conditions for heat-treating the nickel plating layer are not particularly limited, but the heat treatment temperature is preferably 700 to 880 ° C, more preferably 830 to 870 ° C, and particularly preferably 840 to 860 ° C. If the temperature of this heat treatment is 700 to 880 ° C., the nickel particles should be enlarged so that the average particle diameter of the gold particles forming the gold plating layer provided on the surface of the nickel plating layer is within a predetermined range. And no voids are generated in the nickel plating layer. Further, although the heat treatment time depends on the temperature, it can be 2 to 6 hours, whereby the nickel particles can be sufficiently enlarged.
電解めっき法によりニッケルめっき層を設け、且つ熱処理する場合、ニッケルめっきの電流密度を０．１〜２．０Ａ／ｄｍ２としてニッケルめっき層を設け、且つ熱処理の温度を７００〜８８０℃とすることが好ましく、電流密度を０．３〜１．０Ａ／ｄｍ２とし、且つ熱処理の温度を８３０〜８８０℃とすることがより好ましく、電流密度を０．３〜１．０Ａ／ｄｍ２とし、且つ熱処理の温度を８４０〜８６０℃とすることが特に好ましい。電流密度と熱処理の温度とを上記のようにすることで、ニッケルめっき層及び金めっき層がともに焼け等を生じることがなく、且つ金粒子の平均粒径を容易に所定の範囲とすることができ、金めっき層と、金バンプ及び金ワイヤ等との接合性を十分に向上させることができる。 When a nickel plating layer is provided by an electrolytic plating method and heat treatment is performed, the nickel plating layer is provided with a nickel plating current density of 0.1 to 2.0 A / dm 2 and the heat treatment temperature is 700 to 880 ° C. More preferably, the current density is 0.3 to 1.0 A / dm 2 , the temperature of the heat treatment is more preferably 830 to 880 ° C., the current density is 0.3 to 1.0 A / dm 2 , and The heat treatment temperature is particularly preferably 840 to 860 ° C. By setting the current density and the temperature of the heat treatment as described above, the nickel plating layer and the gold plating layer are not burned, and the average particle diameter of the gold particles can be easily set within a predetermined range. It is possible to sufficiently improve the bondability between the gold plating layer, the gold bump, the gold wire, and the like.
ニッケル粒子はニッケルめっき層を熱処理することで大径化することができ、熱処理したときは、ニッケル粒子の平均粒径は、１．００〜５．００μｍ、特に１．５０〜２．５０μｍとすることができる。このように、ニッケル粒子を大径化した場合は、ニッケルめっき層の表面に設けられる金めっき層を形成する金粒子の平均粒径を容易に所定の範囲とすることができるため好ましい。 The nickel particles can be enlarged by heat-treating the nickel plating layer. When heat-treated, the average particle diameter of the nickel particles is 1.00 to 5.00 μm, particularly 1.50 to 2.50 μm. be able to. Thus, it is preferable to increase the diameter of the nickel particles because the average particle diameter of the gold particles forming the gold plating layer provided on the surface of the nickel plating layer can be easily within a predetermined range.
金めっき層は０．２０〜１．００Ａ／ｄｍ２の電流密度で設けられる。この電流密度は０．３０〜１．００Ａ／ｄｍ２とすることが好ましい。この電流密度が０．２０〜１．００Ａ／ｄｍ２であれば、金粒子が大径化されて所定の平均粒径を有するものとなり、金めっき層と、電子部品に外部電極として設けられた金バンプ及び金ワイヤ等とを超音波接合する際に、各々の金粒子間の滑りを抑えることができ、それぞれの金粒子の表面を十分に平滑にすることができる。これにより、金めっき層と、金バンプ及び金ワイヤ等との接合性を向上させることができ、接合の信頼性を向上させることができる。 Gold plating layer is provided at a current density of 0.20~1.00A / dm 2. This current density is preferably 0.30 to 1.00 A / dm 2 . When the current density is 0.20 to 1.00 A / dm 2 , the gold particles are enlarged to have a predetermined average particle size, and are provided as external electrodes on the gold plating layer and the electronic component. When ultrasonically bonding gold bumps, gold wires, and the like, slippage between the respective gold particles can be suppressed, and the surface of each gold particle can be sufficiently smoothed. As a result, the bondability between the gold plating layer, the gold bump, the gold wire, and the like can be improved, and the reliability of the bond can be improved.
また、ニッケルめっき層を熱処理することで、ニッケル粒子が予め大径化されている場合、この熱処理の温度を７００〜８８０℃とし、且つ金めっきの電流密度を０．２０〜１．００Ａ／ｄｍ２することが好ましく、熱処理の温度を８３０〜８８０℃とし、且つ金めっきの電流密度を０．３０〜１．００Ａ／ｄｍ２することがより好ましく、熱処理の温度を８４０〜８８０℃とし、且つ金めっきの電流密度を０．３０〜１．００Ａ／ｄｍ２することが特に好ましい。ニッケルめっき層の熱処理の温度と金めっきの電流密度とを上記のようにすることで、ニッケルめっき層及び金めっき層がともに焼け及び空隙等を生じることがなく、且つ金粒子の平均粒径を容易に所定の範囲とすることができ、金めっき層と、金バンプ及び金ワイヤ等との接合性を十分に向上させることができる。 Further, when the nickel particles are preliminarily enlarged by heat treating the nickel plating layer, the temperature of this heat treatment is set to 700 to 880 ° C., and the current density of gold plating is set to 0.20 to 1.00 A / dm. 2 is preferable, the heat treatment temperature is 830 to 880 ° C., the gold plating current density is more preferably 0.30 to 1.00 A / dm 2 , the heat treatment temperature is 840 to 880 ° C., and the current density of the gold plating is particularly preferred to 0.30~1.00A / dm 2. By setting the temperature of the heat treatment of the nickel plating layer and the current density of the gold plating as described above, the nickel plating layer and the gold plating layer are not burned or voided, and the average particle size of the gold particles is increased. The predetermined range can be easily set, and the bondability between the gold plating layer, the gold bump, the gold wire, and the like can be sufficiently improved.
以下、実施例により本発明を具体的に説明する。
［１］セラミック配線基板の製造
（１）導体用スラリーの調製
１００質量部のタングステン粉末と、溶媒として５０質量部のアセトンと１７質量部のブチルカルビトールとを、樹脂製の内張りが施されたボールミルに投入し、アルミナ製の球石を用いて、１８時間混合し、粉砕した。その後、ボールミルに、有機バインダとして３質量部のエチルセルロースと、溶媒として１５質量部のアセトンと１２質量部のブチルカルビトールとを混合した有機ビヒクルを投入し、更に２０時間混合し、粉砕して導体用スラリーを調製した。
Hereinafter, the present invention will be described specifically by way of examples.
[1] Manufacture of ceramic wiring substrate (1) Preparation of slurry for conductor 100 parts by weight of tungsten powder, 50 parts by weight of acetone as a solvent and 17 parts by weight of butyl carbitol were provided with a resin lining. The mixture was put into a ball mill, mixed for 18 hours and ground using alumina cobblestone. Thereafter, an organic vehicle in which 3 parts by weight of ethyl cellulose as an organic binder and 15 parts by weight of acetone and 12 parts by weight of butyl carbitol as a solvent are mixed is put into a ball mill. A slurry was prepared.
（２）未焼成アルミナシートの作製
セラミック原料粉末としてアルミナ粉末９２質量％、焼結助剤粉末として、ＳｉＯ２粉末４．５質量％、ＭｇＣＯ３粉末１．５質量％及びＴｉＯ２粉末２．０質量％［以下の他の成分の配合量は、各々のセラミック粉末の合計を１００質量部とした場合の値である。］、分散剤として２．０質量部のモノオレイン酸ソルビタン、溶媒として２０質量部のメチルエチルケトン及び１５質量部のトルエン、をボールミルに投入し、１６時間湿式混合した。その後、有機バインダとして１２質量部のポリビニルブチラール樹脂、可塑剤として４質量部のフタル酸ジオクチル、溶媒として２０質量部のメチルエチルケトン及び１５質量部のトルエン、を投入し、更に１６時間混合し、スラリーを調製した。次いで、このスラリーを用いてドクターブレード法によりシートを成形し、このシートを７０℃で６０分間乾燥して４枚の未焼成アルミナシートを作製した。
(2) Production of unsintered alumina sheet 92% by mass of alumina powder as ceramic raw material powder, 4.5% by mass of SiO 2 powder, 1.5% by mass of MgCO 3 powder and 2.0% of TiO 2 powder as sintering aid powder % By mass [The blending amount of the other components below is a value when the total of each ceramic powder is 100 parts by mass. ] 2.0 parts by mass of sorbitan monooleate as a dispersant and 20 parts by mass of methyl ethyl ketone and 15 parts by mass of toluene as a solvent were placed in a ball mill and wet mixed for 16 hours. Thereafter, 12 parts by weight of polyvinyl butyral resin as an organic binder, 4 parts by weight of dioctyl phthalate as a plasticizer, 20 parts by weight of methyl ethyl ketone and 15 parts by weight of toluene as solvents are added, and further mixed for 16 hours. Prepared. Next, using this slurry, a sheet was formed by the doctor blade method, and this sheet was dried at 70 ° C. for 60 minutes to produce four unfired alumina sheets.
（３）未焼成配線パターンの形成及び未焼成積層体の作製
上記（１）で調製した導体用ペーストを、上記（２）で調製した未焼成アルミナシートのうちの１枚のシートの表面にスクリーン印刷して、未焼成配線パターンを形成した。また、この未焼成セラミックシートの未焼成配線パターンが形成された面に、所定位置にビアホールが形成され、このビアホールに上記（１）で調製した導体用スラリーがビア充填用ペーストとして充填された他の未焼成セラミックシートを積層し、この未焼成セラミックシートの表面に同様にして未焼成配線パターンを形成し、この操作を繰り返して４層の未焼成アルミナシート等からなる未焼成積層体を作製した。尚、最後に積層された未焼成アルミナシートの表面には未焼成配線パターンは形成しなかった。
(3) Formation of unsintered wiring pattern and preparation of unsintered laminate The conductor paste prepared in (1) above is screened on the surface of one of the unsintered alumina sheets prepared in (2) above. Printing was performed to form an unfired wiring pattern. In addition, a via hole is formed at a predetermined position on the surface of the unfired ceramic sheet on which the unfired wiring pattern is formed, and the conductor slurry prepared in the above (1) is filled in the via hole as a via filling paste. The unfired ceramic sheet was laminated, an unfired wiring pattern was formed on the surface of the unfired ceramic sheet in the same manner, and this operation was repeated to produce an unfired laminate comprising four unfired alumina sheets and the like. . Note that an unfired wiring pattern was not formed on the surface of the finally laminated unfired alumina sheet.
（４）未焼成メタライズ層の形成
上記（３）で作製した未焼成積層体の表面のうちの未焼成ビア導体の端面を中心とする部分に、メタライズ組成物［上記（１）で調製した導体用ペーストを用いた。］をスクリーン印刷し、平面形状が正方形の未焼成メタライズ層を形成した。
(4) Formation of unfired metallized layer Metallized composition [conductor prepared in (1) above is formed on the surface of the unfired laminate produced in (3) above, with the end face of the unfired via conductor as the center. A paste was used. ] Was screen-printed to form an unfired metallized layer having a square planar shape.
（５）焼成
上記（３）で作製した、表面に未焼成メタライズ層が形成された未焼成積層体を、大気雰囲気下、１５５０℃で２時間保持して焼成した。このようにして、アルミナからなり、厚さ０．４ｍｍのセラミック基体、タングステンからなる厚さ８μｍの配線パターン、タングステンからなる直径１００μｍのビア導体、及びタングステンからなり、一辺が１００μｍの正方形であって、厚さ１００μｍのメタライズ層を備える焼成積層体を作製した。
(5) Firing The unfired laminate having an unfired metallized layer formed on the surface prepared in (3) above was fired by holding at 1550 ° C. for 2 hours in an air atmosphere. In this way, a ceramic substrate made of alumina and having a thickness of 0.4 mm, a wiring pattern made of tungsten having a thickness of 8 μm, a via conductor made of tungsten having a diameter of 100 μm, and tungsten, and a square having a side of 100 μm. A fired laminate including a metallized layer having a thickness of 100 μm was produced.
（６）ニッケルめっき層の形成
上記（５）で作製した焼成積層体の表面に形成されたメタライズ層の表面に、通常の電解めっき法によりニッケルめっき層を形成した。このニッケルめっきの電流密度は０．５Ａ／ｄｍ２とした。また、この表面にニッケルめっき層が形成された焼成積層体を、８５０℃に設定されたシンター炉に収容し、４時間熱処理した。このようにして形成されたニッケルめっき層の厚さは４μｍであり、ニッケルめっき層を形成するニッケル粒子の前記の方法により測定した平均粒径は１．７μｍであった。
(6) Formation of Nickel Plating Layer A nickel plating layer was formed on the surface of the metallized layer formed on the surface of the fired laminate produced in (5) above by an ordinary electrolytic plating method. The current density of the nickel plating was 0.5A / dm 2. Further, the fired laminated body having the nickel plating layer formed on the surface was accommodated in a sintering furnace set at 850 ° C. and heat-treated for 4 hours. The thickness of the nickel plating layer thus formed was 4 μm, and the average particle diameter of the nickel particles forming the nickel plating layer measured by the above method was 1.7 μm.
（７）金めっき層の形成
上記（６）で焼成積層体の表面に形成されたニッケルめっき層の表面に、通常の電解めっき法により金めっき層を形成した。この金めっきの電流密度は０．３３０Ａ／ｄｍ２とした。また、金めっき層の厚さは１．０μｍであり、金めっき層を形成する金粒子の前記の方法により測定した平均粒径は０．５９μｍであった。
このようにして、図１の模式図のようなセラミック配線基板を製造した。
(7) Formation of gold plating layer A gold plating layer was formed on the surface of the nickel plating layer formed on the surface of the fired laminate in (6) above by an ordinary electrolytic plating method. The current density of the gold plating was 0.330A / dm 2. The thickness of the gold plating layer was 1.0 μm, and the average particle size of the gold particles forming the gold plating layer measured by the above method was 0.59 μm.
In this way, a ceramic wiring board as shown in the schematic diagram of FIG. 1 was manufactured.
［２］金めっきの電流密度及びニッケルめっき層の熱処理の有無による不良率の評価（図１０〜１９参照）
（１）試験体の作製
上記［１］、（２）と同様にして未焼成アルミナシートを８枚作製し、各々の未焼成アルミナシートの表面に、上記［１］、（１）と同様にして調製した導体用スラリーをスクリーン印刷し、未焼成メタライズ層を等間隔に１００個形成した。その後、これらの未焼成積層体を上記［１］、（５）と同様にして焼成し、厚さ０．１ｍｍのアルミナシート５の表面に、一辺が１００μｍの正方形であって、厚さ１００μｍのメタライズ層１１が形成された焼成積層体を４枚作製した。次いで、各々の未焼成積層体のメタライズ層１１の表面に上記［１］、（６）と同様にして厚さ４μｍのニッケルめっき層１２を形成した。
[2] Evaluation of defect rate by current density of gold plating and presence / absence of heat treatment of nickel plating layer (see FIGS. 10 to 19)
(1) Preparation of Specimen Eight unfired alumina sheets were prepared in the same manner as in [1] and (2) above, and the same as in [1] and (1) above on the surface of each unfired alumina sheet. The slurry for conductor prepared in this way was screen-printed to form 100 unfired metallized layers at regular intervals. Thereafter, these unfired laminates were fired in the same manner as in the above [1] and (5), and the surface of the alumina sheet 5 having a thickness of 0.1 mm was a square having a side of 100 μm and having a thickness of 100 μm. Four fired laminates with the metallized layer 11 formed thereon were produced. Next, a nickel plating layer 12 having a thickness of 4 μm was formed on the surface of the metallized layer 11 of each unfired laminate in the same manner as in the above [1] and (6).
次いで、上記のようにしてメタライズ層１１の表面にニッケルめっき層１２が形成された４枚の焼成積層体のうちの２枚を、８５０℃に設定されたシンター炉に収容し、４時間熱処理した。その後、熱処理しない積層体及び熱処理した積層体のそれぞれ２枚のうちの１枚の積層体のニッケルめっき層１２の表面には０．０８３Ａ／ｄｍ２の電流密度で金めっきを施し、他の１枚の積層体のニッケルめっき層１２の表面には０．３３０Ａ／ｄｍ２の電流密度で金めっきを施した。このようにして、（１）ニッケルめっき層の熱処理をせず、且つ金めっきの電流密度が０．０８３Ａ／ｄｍ２である試験体（表１の実験例１）、（２）ニッケルめっき層の熱処理をせず、且つ金めっきの電流密度が０．３３０Ａ／ｄｍ２である試験体（表１の実験例２）、（３）ニッケルめっき層の熱処理をし、且つ金めっきの電流密度が０．０８３Ａ／ｄｍ２である試験体（表１の実験例３）、並びに（４）ニッケルめっき層の熱処理をし、且つ金めっきの電流密度が０．３３０Ａ／ｄｍ２である試験体（表１の実験例４）、の各々の試験体を作製した。尚、図４〜７は、各々の試験体の金めっき層を、走査型電子顕微鏡により観察し、撮影した写真を用いて金めっき層の表面の形態を表す説明図である。 Next, two of the four fired laminates having the nickel plating layer 12 formed on the surface of the metallized layer 11 as described above were accommodated in a sintering furnace set at 850 ° C. and heat-treated for 4 hours. . Thereafter, the surface of the nickel plating layer 12 of one of the two laminates of the non-heat treated laminate and the heat treated laminate is subjected to gold plating at a current density of 0.083 A / dm 2 , and the other 1 The surface of the nickel plating layer 12 of the single laminate was plated with gold at a current density of 0.330 A / dm 2 . In this way, (1) a test body (experimental example 1 in Table 1) in which the nickel plating layer is not heat-treated and the current density of gold plating is 0.083 A / dm 2 , (2) of the nickel plating layer Specimens without heat treatment and gold plating current density of 0.330 A / dm 2 (Experimental example 2 in Table 1), (3) Heat treatment of nickel plating layer, and gold plating current density of 0 0.03 A / dm 2 specimen (Experimental Example 3 in Table 1) and (4) Nickel plating layer heat-treated and gold plating current density of 0.330 A / dm 2 (Table 1) Each test body of Experimental Example 4) was prepared. 4-7 is explanatory drawing showing the form of the surface of a gold plating layer using the photograph which observed the gold plating layer of each test body with the scanning electron microscope, and image | photographed.
（２）超音波接合及び不良率の評価
上記（１）で作製した各々の試験体を用いて、それぞれの金めっき層に金ワイヤをボンディングし、接合の良否を評価した。
試験体（図１０参照）を８０℃に設定されたヒータＨにアルミナシート５の側が接するようにして載置し、金めっき層１３の上方にキャピラリ７に挿通された直径３０μｍの試験用金ワイヤ６を誘導した（図１１参照）。その後、キャピラリ７を下降させて試験用金ワイヤ６の先端の直径７０μｍのボール部６２を金めっき層１３に当接させ、次いで、キャピラリ７を介してボール部６２に７０Ｎの押圧力を加えた状態で、１５マイクロ秒超音波を印加して、金めっき層１３とボール部６２とを接合させた（図１２参照）。その後、キャピラリ７を上昇させた（図１３参照）。このようにして接合させ、次いで、キャピラリ７を上昇させ、接合部分を拡大鏡により倍率１０倍で観察した。その結果、金めっき層１３とボール部６２とが接合されておれば接合性良好であり（図１４参照）、試験用金ワイヤ６がキャピラリ７とともに上昇しまうときは接合不良であり（図１５参照）、表１に「金ワイヤ未接合」と表記した。
(2) Evaluation of ultrasonic bonding and defect rate Using each of the test bodies prepared in the above (1), a gold wire was bonded to each gold plating layer, and the quality of the bonding was evaluated.
A test specimen (see FIG. 10) is placed so that the alumina sheet 5 is in contact with the heater H set at 80 ° C., and a 30 μm diameter test gold wire inserted through the capillary 7 above the gold plating layer 13. 6 was induced (see FIG. 11). Thereafter, the capillary 7 is lowered to bring the ball part 62 having a diameter of 70 μm at the tip of the test gold wire 6 into contact with the gold plating layer 13, and then a pressing force of 70 N is applied to the ball part 62 through the capillary 7. In this state, 15 microsecond ultrasonic waves were applied to join the gold plating layer 13 and the ball part 62 (see FIG. 12). Thereafter, the capillary 7 was raised (see FIG. 13). Bonding was performed in this way, then the capillary 7 was raised, and the bonded portion was observed with a magnifying glass at a magnification of 10 times. As a result, if the gold plating layer 13 and the ball part 62 are bonded, the bonding property is good (see FIG. 14), and when the test gold wire 6 rises with the capillary 7, the bonding is poor (see FIG. 15). ) And in Table 1 “gold wire unbonded”.
上記のようにして、金めっき層１３とボール６２との接合性を評価し、金めっき層１３とボール部６２とが接合されて金接合部６３が形成されていた場合（図１４参照）、試験用金ワイヤ６のワイヤ部６１と金接合部６３とをカッター９により切断した（図１６参照）。その後、金めっき層１３の表面の金接合部６３にブレード８によりせん断力を加えた（図１７参照、この場合のブレード８の先端と金めっき層１３との間隙は１０μｍである。）。このようにして金接合部６３にせん断力を加え、接合部分を拡大鏡により倍率１０倍で観察した。その結果、金接合部６３が展延されて薄層となれば接合性良好であり（図１８参照）、せん断力により金接合部６３が金めっき層１３から剥離してしまうときは接合不良であり（図１９参照）、表１に「金ボール未接合」と表記した。
尚、この超音波接合における不良率の評価は、接合させ難い、即ち、接合不良となり易い接合条件での試験であり、通常の接合条件で評価した場合、実験例１〜４のいずれの場合も不良品はほとんど発生しない。このような厳しい条件で評価したときに、特に、実験例４程度の合計不良率となる場合は、通常の条件で接合した場合の不良率が０．０００１％以下となることが期待される。
As described above, the bondability between the gold plating layer 13 and the ball 62 is evaluated, and when the gold plating layer 13 and the ball portion 62 are bonded to form the gold bonding portion 63 (see FIG. 14), The wire portion 61 and the gold joint portion 63 of the test gold wire 6 were cut by the cutter 9 (see FIG. 16). Thereafter, a shearing force was applied to the gold joint 63 on the surface of the gold plating layer 13 by the blade 8 (see FIG. 17, the gap between the tip of the blade 8 and the gold plating layer 13 in this case is 10 μm). In this way, a shearing force was applied to the gold bonded portion 63, and the bonded portion was observed with a magnifying glass at a magnification of 10 times. As a result, if the gold bonding portion 63 is spread to become a thin layer, the bonding property is good (see FIG. 18), and when the gold bonding portion 63 is peeled off from the gold plating layer 13 by shearing force, the bonding is poor. Yes (see FIG. 19), it is shown in Table 1 as “gold ball not joined”.
In addition, evaluation of the defect rate in this ultrasonic bonding is a test under bonding conditions that are difficult to bond, that is, easy to cause bonding defects. When evaluated under normal bonding conditions, in any of Experimental Examples 1 to 4 There is almost no defective product. When evaluated under such severe conditions, especially when the total defect rate is about the same as that of Experimental Example 4, it is expected that the defect rate when bonded under normal conditions is 0.0001% or less.
表１及び図２０によれば、金めっきの電流密度が小さく、ニッケルめっき層の熱処理もしない実験例１では、合計不良率が各々７７％と高い。一方、金めっきの電流密度が大きく、ニッケルめっき層の熱処理をしない実験例２、並びに金めっきの電流密度は小さく、ニッケルめっき層の熱処理はした実験例３では、実験例１に比べて合計不良率は大きく低下しており、金めっきの電流密度を大きくすること、及びニッケルめっき層を熱処理すること、の効果が裏づけられている。更に、金めっき層の電流密度が大きく、且つニッケルめっき層を熱処理した実験例４では、合計不良率は実験例２及び３に比べて更に低下しており、金めっきの電流密度を大きくすることと、ニッケルめっき層を熱処理することとの相乗効果が裏付けられている。 According to Table 1 and FIG. 20, in Experimental Example 1 where the current density of the gold plating is small and the nickel plating layer is not heat-treated, the total defect rate is as high as 77%. On the other hand, in Experimental Example 2 in which the current density of the gold plating is large and the nickel plating layer is not heat-treated, and in Experimental Example 3 in which the current density of the gold plating is small and the nickel plating layer is heat-treated, the total failure is lower than in Experimental Example 1 The rate is greatly reduced, and the effects of increasing the current density of gold plating and heat treating the nickel plating layer are supported. Furthermore, in Experimental Example 4 in which the current density of the gold plating layer was large and the nickel plating layer was heat-treated, the total defect rate was further reduced as compared with Experimental Examples 2 and 3, and the current density of the gold plating was increased. And the synergistic effect of heat-treating the nickel plating layer.
尚、本発明においては、前記具体的実施例に示すものに限られず、目的、用途に応じて本発明の範囲内で種々変更した実施例とすることができる。例えば、前記の「超音波接合及び不良率の評価」において、ニッケルめっき層を８３０〜８７０℃、特に８４０〜８６０℃で熱処理し、且つ金めっきの電流密度を０．３０〜０．３６Ａ／ｄｍ２、特に０．３２〜０．３４Ａ／ｄｍ２として、金粒子の平均粒径を０．５０〜０．７０μｍ、特に０．５５〜０．６５μｍとした場合に、金ワイヤ未接合は発生せず、金ボール未接合及び合計不良率を２５％以下、特に１５％以下とすることができる。 The present invention is not limited to the specific examples described above, and various modifications can be made within the scope of the present invention depending on the purpose and application. For example, in the above “ultrasonic bonding and evaluation of defect rate”, the nickel plating layer is heat-treated at 830 to 870 ° C., particularly 840 to 860 ° C., and the current density of gold plating is 0.30 to 0.36 A / dm. 2 , especially 0.32 to 0.34 A / dm 2 , when the average particle size of the gold particles is 0.50 to 0.70 μm, particularly 0.55 to 0.65 μm, no unbonded gold wire occurs. Therefore, the unbonded gold balls and the total defect rate can be 25% or less, particularly 15% or less.
１０１；セラミック配線基板、１；電極パッド、１１；メタライズ層、１２；ニッケルめっき層、１３；金めっき層、２；セラミック基体、３１；配線パターン、３２；ビア導体、４；電子部品、４１；外部電極、４２；金ワイヤ、４３；接合部、５；アルミナシート、６；試験用金ワイヤ、６１；ワイヤ部、６２；ボール部、６３；金接合部、６３１；金接合体が展延された金薄層、６３２；金めっき層から剥離した金接合体、７；キャピラリ、８；ブレード、９；カッター、Ｈ；ヒータ。 DESCRIPTION OF SYMBOLS 101; Ceramic wiring board, 1; Electrode pad, 11; Metallized layer, 12; Nickel plating layer, 13; Gold plating layer, 2; Ceramic substrate, 31; Wiring pattern, 32; External electrode, 42; Gold wire, 43; Bonded portion, 5; Alumina sheet, 6; Test gold wire, 61; Wire portion, 62; Ball portion, 63; Gold bonded portion, 631; A thin gold layer, 632; a gold joint peeled from the gold plating layer, 7; a capillary, 8; a blade, 9; a cutter, H;
Claims (6)
該金めっき層は、平均粒径０．４５〜１．００μｍの金粒子からなることを特徴とするセラミック配線基板。 A ceramic substrate; a wiring pattern provided in and / or on the surface of the ceramic substrate; and an electrode pad provided on the surface of the ceramic substrate, wherein the electrode pad is provided on the surface of the ceramic substrate. And a ceramic wiring board having a metallized layer connected to the wiring pattern, a nickel plating layer provided on the surface of the metallized layer, and a gold plating layer provided on the surface of the nickel plating layer,
The gold plating layer is made of gold particles having an average particle diameter of 0.45 to 1.00 μm.
該金めっき層は、０．２０〜１．００Ａ／ｄｍ２の電流密度で設けられることを特徴とするセラミック配線基板の製造方法。 A ceramic substrate; a wiring pattern provided in and / or on the surface of the ceramic substrate; and an electrode pad provided on the surface of the ceramic substrate, wherein the electrode pad is provided on the surface of the ceramic substrate. And a method of manufacturing a ceramic wiring board comprising: a metallized layer connected to the wiring pattern; a nickel plating layer provided on the surface of the metallized layer; and a gold plating layer provided on the surface of the nickel plating layer. ,
The method for producing a ceramic wiring board, wherein the gold plating layer is provided at a current density of 0.20 to 1.00 A / dm 2 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004272560A JP2006086480A (en) | 2004-09-17 | 2004-09-17 | Ceramic wiring board and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004272560A JP2006086480A (en) | 2004-09-17 | 2004-09-17 | Ceramic wiring board and method of fabricating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006086480A true JP2006086480A (en) | 2006-03-30 |
Family
ID=36164693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004272560A Pending JP2006086480A (en) | 2004-09-17 | 2004-09-17 | Ceramic wiring board and method of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006086480A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010182773A (en) * | 2009-02-04 | 2010-08-19 | Shinko Electric Ind Co Ltd | Wiring substrate, electronic device, and electronic device mounting structure |
| US9549481B2 (en) | 2012-07-02 | 2017-01-17 | Seiko Epson Corporation | Method for producing base substrate, method for producing electronic device, base substrate, and electronic apparatus |
-
2004
- 2004-09-17 JP JP2004272560A patent/JP2006086480A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010182773A (en) * | 2009-02-04 | 2010-08-19 | Shinko Electric Ind Co Ltd | Wiring substrate, electronic device, and electronic device mounting structure |
| US9549481B2 (en) | 2012-07-02 | 2017-01-17 | Seiko Epson Corporation | Method for producing base substrate, method for producing electronic device, base substrate, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4507012B2 (en) | Multilayer ceramic substrate | |
| JPH08242062A (en) | Ceramic circuit board backed at low temperature | |
| JP2006196854A (en) | Manufacturing method of metalized ceramic substrate | |
| JP2011114173A (en) | Glass ceramic wiring board, coil-incorporated glass ceramic wiring board, and method of manufacturing glass ceramic wiring board | |
| JP2010525544A (en) | Conductive composition for via hole | |
| JP3652196B2 (en) | Manufacturing method of ceramic wiring board | |
| JP4059148B2 (en) | Conductive paste and ceramic multilayer substrate | |
| JP2006086480A (en) | Ceramic wiring board and method of fabricating the same | |
| WO2009119198A1 (en) | Process for producing ceramic substrate | |
| JP2006073280A (en) | Metalized composition and ceramic wiring board | |
| JP4385484B2 (en) | Multilayer ceramic substrate manufacturing method and copper-based conductive paste | |
| JP4844317B2 (en) | Ceramic electronic component and manufacturing method thereof | |
| JP3630372B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| JPH11111052A (en) | Conductive paste composition, manufacture of conductive paste composition, surface layer conductor forming method, and ceramic multi-layer substrate | |
| JP5268847B2 (en) | Wiring board and manufacturing method thereof | |
| JP2002176236A (en) | Composition for via hole conductor and multilayer ceramic substrate and its producing method | |
| JP2007142223A (en) | Method of manufacturing ceramic substrate | |
| JP4721742B2 (en) | Manufacturing method of electronic parts | |
| JP4726566B2 (en) | Manufacturing method of electronic parts | |
| JP5383363B2 (en) | Wiring board and manufacturing method thereof | |
| JP5230565B2 (en) | Wiring board | |
| JP2010278117A (en) | Method of manufacturing wiring board | |
| JP2007088182A (en) | Ceramic electronic component and its manufacturing method | |
| JP2002198626A (en) | Manufacturing method of low temperature baking ceramic circuit board | |
| JP2008186908A (en) | Manufacturing method for multilayer circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070403 |