JP2006072963A - マイクロプロセッサ - Google Patents
マイクロプロセッサ Download PDFInfo
- Publication number
- JP2006072963A JP2006072963A JP2005124116A JP2005124116A JP2006072963A JP 2006072963 A JP2006072963 A JP 2006072963A JP 2005124116 A JP2005124116 A JP 2005124116A JP 2005124116 A JP2005124116 A JP 2005124116A JP 2006072963 A JP2006072963 A JP 2006072963A
- Authority
- JP
- Japan
- Prior art keywords
- information
- access
- plaintext
- protection
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
Abstract
【解決手段】プロセッサコア110を備えたマイクロプロセッサ100であって、外部から取得した情報が暗号化された暗号化情報である場合に、当該暗号化情報を復号化し、平文を得る復号化手段134と、復号化手段134によって復号化された平文を保持する平文保持手段123と、復号化手段134による復号化が施されたか否かに基づいて、平文に対し保護又は非保護を示す保護属性を付与する保護属性付与手段135と、平文保持手段123に保持されている平文へのアクセス要求を取得するアクセス要求取得手段124と、アクセス要求取得手段124が取得したアクセス要求の要求種別を特定する要求元特定手段124と、要求元および保護属性に基づいて平文へのアクセスを制限するアクセス制御手段124とを備えた。
【選択図】 図1
Description
デバッグ割込制御手段が、デバッグ要求取得手段がデバッグ要求を取得したときに保護属性保持手段が保持している保護属性がすべて保護を示す保護属性である場合に、デバッガからのアクセスを許可するので、デバッガによる不正なアクセスを禁止することができるという効果を奏する。
図1は、本発明にかかるマイクロプロセッサを備えたシステム10の全体構成を示す図である。システム10は、プロセッサ100と外部メモリ200と、ユーザインターフェース300と、外部バス400とを備えている。プロセッサ100は、プロセッサコア110と、内部メモリ120と、ダイレクトメモリアクセスコントローラ(DMAコントローラ)130と、デバッガインターフェース140と、バスインターフェースユニット(BIU)150とを有している。
次に、実施の形態2にかかるシステム10について説明する。実施の形態2にかかるシステム10は、プロセッサコア110に保持されているレジスタ等へのアクセスを制御する。この点で、実施の形態1にかかるシステム10と異なっている。
図16は、実施の形態3にかかるシステム10の全体構成を示す図である。実施の形態3にかかるシステム10のプロセッサコア110は、パイプライン600と、OR回路620と、コアアクセス制御部116とを有している。
次に、実施の形態4にかかるシステム10について説明する。実施の形態4にかかるシステム10においては、鍵IDに基づいて命令メモリ123へのアクセスを制御する。この点で他の実施の形態にかかるシステム10と異なっている。
また、特定の要求種別以外の要求種別によるアクセスを制限することにより、第三者が不正に平文プログラムを読み出すのを防止することができる。
次に、実施の形態5にかかるシステム10について説明する。実施の形態4にかかるシステム10は、プロセッサコア110へのデバッグ割り込みを制限する。また、プロセッサコア110からのトレース情報の出力を制限する。この点で、他の実施の形態にかかるシステム10とは異なる。
次に、命令メモリアクセス制御部124は、プログラムおよび鍵IDをパイプライン600のIFU641に送る(ステップS608)。要求種別がプロセッサコア110による命令フェッチ以外である場合には(ステップS602,No)、エラーを出力する(ステップS610)。
次に、実施の形態6にかかるシステム10について説明する。実施の形態6にかかるシステム10は、データメモリへのアクセスを制限する。この点で、実施の形態4にかかるシステム10と異なる。
100 プロセッサ
110 プロセッサコア
112 実行ユニット
114 カレント保護属性レジスタ
116 コアアクセス制御部
120 内部メモリ
121 命令メモリ部
122 保護属性メモリ
123 命令メモリ
124 命令メモリアクセス制御部
125 データメモリ部
126 保護属性メモリ
127 データメモリ
128 データメモリアクセス制御部
130 DMAコントローラ
132 鍵IDレジスタ
133 鍵テーブル
134 暗号復号器
135 保護属性付与部
136 保護属性決定テーブル
139 鍵ID付与部
140 デバッガインターフェース
150 BIU
160 命令鍵IDメモリ
162 状態メモリ
164 命令メモリ初期化部
172 データ鍵IDメモリ
174 状態メモリ
176 データメモリ初期化部
200 外部メモリ
300 ユーザインターフェース
400 外部バス
500 デバッガ
600 パイプライン
601〜604 実行ユニット
611〜614 カレント保護属性レジスタ
620 OR回路
641〜645 ステージ
651〜655 鍵IDレジスタ
662 デバッグ割込制御部
664 トレース情報出力制御部
Claims (39)
- プロセッサコアを備えたマイクロプロセッサであって、
前記プロセッサコアが利用する情報を外部から取得する情報取得手段と、
前記情報取得手段が取得した情報が暗号化された暗号化情報である場合に、当該暗号化情報を復号化し、平文情報を得る復号化手段と、
前記復号化手段によって復号化された前記平文情報を保持する平文情報保持手段と、
前記復号化手段による復号化が施されたか否かに基づいて、前記平文情報に対し保護又は非保護を示す保護属性を付与する保護属性付与手段と、
前記平文情報保持手段に保持されている前記平文情報へのアクセス要求を取得するアクセス要求取得手段と、
前記アクセス要求取得手段が取得した前記アクセス要求の要求種別を特定する要求種別特定手段と、
前記要求種別特定手段が特定した前記要求種別および前記保護属性付与手段が付与した前記保護属性に基づいて前記平文情報へのアクセスを制御するアクセス制御手段と
を備えたことを特徴とするマイクロプロセッサ。 - 前記保護属性付与手段は、前記復号化手段によって復号化された前記平文情報に対して、保護を示す保護属性を付与し、
前記アクセス制御手段は、保護を示す保護属性が付与された前記平文情報へのアクセスを制限することを特徴とする請求項1に記載のマイクロプロセッサ。 - 前記平文情報保持手段は、前記情報取得手段が取得した情報が暗号化されていない平文情報である場合に、当該平文情報を保持し、
前記保護属性付与手段は、前記復号化手段によって復号化されていない前記平文情報に対し非保護を示す保護属性を付与し、
前記アクセス制御手段は、非保護を示す保護属性が付与された前記平文情報へのアクセスを許可することを特徴とする請求項1または2に記載のマイクロプロセッサ。 - 前記アクセス制御手段は、前記要求種別特定手段が特定した前記要求種別が、予め登録されている登録要求種別以外の要求種別である場合に、前記平文情報へのアクセスを制限することを特徴とする請求項1から3のいずれか一項に記載のマイクロプロセッサ。
- 前記アクセス制御手段は、前記要求種別特定手段が特定した前記要求種別が、予め登録されている登録要求種別である場合に、前記平文情報へのアクセスを許可することを特徴とする請求項1から3のいずれか一項に記載のマイクロプロセッサ。
- 前記アクセス制御手段は、前記要求種別特定手段が特定した前記要求種別が前記登録要求種別以外であって、かつ前記平文情報に保護を示す保護属性が付与されている場合に、当該平文情報へのアクセスを制限することを特徴とする請求項5に記載のマイクロプロセッサ。
- 前記アクセス制御手段は、前記要求種別および前記保護属性に基づいて、前記平文情報へのアクセスを禁止することを特徴とする請求項1から6のいずれか一項に記載のマイクロプロセッサ。
- 前記アクセス制御手段は、前記要求種別および前記保護属性に基づいて、前記平文情報を出力するか、前記平文情報を暗号化した暗号化情報を出力するかを決定することを特徴とする請求項1から7のいずれか一項に記載のマイクロプロセッサ。
- 前記アクセス制御手段は、前記要求種別および前記保護属性に基づいて、前記平文情報への上書きを制限することを特徴とする請求項1から8のいずれか一項に記載のマイクロプロセッサ。
- 前記平文情報保持手段が保持している平文情報の上書きを許可するか否かを示す上書き命令を取得する上書き命令取得手段をさらに備え、
前記アクセス制御手段は、前記上書き命令取得手段が前記上書きを許可する旨を示す上書き命令を取得した場合に、前記平文情報への上書きを許可することを特徴とする請求項9に記載のマイクロプロセッサ。 - 前記アクセス制御手段は、前記要求種別および前記保護属性に基づいて、前記平文情報への上書きの前に、既に保持されている前記平文情報を消去するか否かを決定することを特徴とする請求項1から8のいずれか一項に記載のマイクロプロセッサ。
- 前記復号化手段が復号化を行うときに利用する複数の復号鍵を保持する復号鍵保持手段と、
前記復号鍵保持手段が保持している前記復号鍵を識別する鍵識別情報と、前記保護属性とを対応付けて保持する保護属性テーブルと
をさらに備え、
前記保護属性付与手段は、前記保護属性テーブルにおいて、前記復号化手段が利用した前記復号鍵に対応付けられている保護属性を前記平文情報の保護属性として付与することを特徴とする請求項1から11のいずれか一項に記載のマイクロプロセッサ。 - 前記復号化手段が復号化を行うときに利用すべき前記復号鍵の指定をユーザから受け付ける復号鍵指定手段をさらに備え、
前記復号化手段は、前記復号鍵指定手段によって設定された前記復号鍵を利用して前記暗号化情報を復号化することを特徴とする請求項12に記載のマイクロプロセッサ。 - 前記平文情報保持手段は、複数の前記平文情報と、各平文情報の保護属性とを対応付けて保持し、
前記アクセス制御手段は、前記平文情報保持手段に保持されている各平文情報に対応付けられている保護属性および要求種別に基づいて、平文情報ごとにアクセスを制御することを特徴とする請求項1から13のいずれか一項に記載のマイクロプロセッサ。 - 前記平文情報保持手段は、内部メモリに設けられており、
前記登録要求種別として、前記プロセッサコアによる命令フェッチが登録されており、
前記アクセス制御手段は、前記要求種別特定手段が特定した前記要求種別が前記プロセッサコアによる命令フェッチ以外である場合にアクセスを制限することを特徴とする請求項4に記載のマイクロプロセッサ。 - 前記アクセス制御手段は、前記要求種別および前記保護後属性に基づいて、前記プロセッサコアがプログラムの実行に利用する前記平文情報へのアクセスを制限することを特徴とする請求項1に記載のマイクロプロセッサ。
- 前記プロセッサコアは、前記平文情報保持手段が保持する前記平文情報をパイプラインにより実行し、
前記アクセス制御手段は、前記要求種別および前記プロセッサコアの各ユニットが実行している各平文情報に付与された各保護属性に基づいて、前記プロセッサコアが実行している前記平文情報へのアクセスを制限することを特徴とする請求項16に記載のマイクロプロセッサ。 - 前記パイプラインの各ステージが実行している前記平文情報に対する保護属性を保持する保護属性保持手段を前記ステージ毎に複数備え、
前記アクセス制御手段は、複数の前記保護属性保持手段が保持している各保護属性に基づいて、前記プロセッサコアがプログラムの実行に利用している前記平文情報へのアクセスを制限することを特徴とする請求項17に記載のマイクロプロセッサ。 - 前記アクセス制御手段は、前記プロセッサコアの複数のステージのうち、少なくとも1つのステージが実行している前記平文情報に前記保護を示す保護属性が付与されている場合に、前記プロセッサコアがプログラムの実行に利用している前記平文情報へのアクセスを制限することを特徴とする請求項17または18に記載のマイクロプロセッサ。
- プロセッサコアを備えたマイクロプロセッサであって、
前記プロセッサコアが利用する情報を外部から取得する情報取得手段と、
前記情報取得手段が取得した情報が暗号化された暗号化情報である場合に、当該暗号化情報を復号化し、平文情報を得る復号化手段と、
前記復号化手段によって復号化された前記平文情報を保持する平文情報保持手段と、
前記復号化手段が復号化を行うときに利用する復号鍵を保持する復号鍵保持手段と、
前記平文情報に対し、前記復号鍵保持手段が保持している前記復号鍵を識別する鍵識別情報を付与する鍵識別情報付与手段と、
前記鍵識別情報付与手段が付与した前記鍵識別情報を保持する鍵識別情報保持手段と、
前記平文情報保持手段に保持されている前記平文情報へのアクセス要求を取得するアクセス要求取得手段と、
前記アクセス要求取得手段が取得した前記アクセス要求の要求種別を特定する要求種別特定手段と、
前記要求種別特定手段が特定した前記要求種別および前記鍵識別情報保持手段が保持した前記鍵識別情報に基づいて前記平文情報へのアクセスを制御するアクセス制御手段と
を備えたことを特徴とするマイクロプロセッサ。 - 前記鍵識別情報は、対応する平文情報の保護属性が保護であるか非保護であるかをさらに示す情報であって、
前記アクセス制御手段は、前記鍵識別情報が示す保護属性が保護である場合に前記平文情報へのアクセスを制限することを特徴とする請求項20に記載のマイクロプロセッサ。 - 前記鍵識別情報は、対応する平文情報の保護属性が保護であるか非保護であるかをさらに示す情報であって、
前記アクセス制御手段は、前記鍵識別情報が示す保護属性が非保護である場合に前記平文情報へのアクセスを許可することを特徴とする請求項20または21に記載のマイクロプロセッサ。 - 前記アクセス制御手段は、前記要求種別特定手段が特定した前記要求種別が、予め登録されている登録要求種別以外の要求種別である場合に、前記平文情報へのアクセスを制限することを特徴とする請求項20から22のいずれか一項に記載のマイクロプロセッサ。
- 前記アクセス制御手段は、前記要求種別特定手段が特定した前記要求種別が、予め登録されている登録要求種別である場合に、前記平文情報へのアクセスを許可することを特徴とする請求項20から22のいずれか一項に記載のマイクロプロセッサ。
- 前記アクセス制御手段は、前記要求種別特定手段が特定した前記要求種別が前記登録要求種別以外の要求であって、かつ前記鍵識別情報が示す保護属性が保護である場合に、前記平文情報へのアクセスを制限することを特徴とする請求項24に記載のマイクロプロセッサ。
- 前記アクセス制御手段は、前記要求種別および前記保護属性に基づいて、前記平文情報へのアクセスを禁止することを特徴とする請求項20から25のいずれか一項に記載のマイクロプロセッサ。
- 前記平文情報保持手段の初期化を指示する初期化命令を取得する初期化命令取得手段と、
前記初期化命令取得手段が前記初期化命令を取得した場合に、前記保護属性が非保護であることを示す鍵識別情報を前記鍵識別情報保持手段に保持させる初期化手段と
をさらに備えたことを特徴とする請求項22に記載のマイクロプロセッサ。 - 前記初期化手段により前記鍵識別情報保持手段が初期化された初期化状態であるか否かを示す状態情報を保持する状態保持手段をさらに備え、
前記アクセス制御手段は、前記状態保持手段が初期化状態であることを示す前記状態情報を保持している場合に、前記平文情報へのアクセスを許可することを特徴とする請求項27に記載のマイクロプロセッサ。 - 前記アクセス要求取得手段が取得する前記アクセス要求は、前記鍵識別情報を含み、
前記アクセス制御手段は、さらに前記アクセス要求に含まれる前記鍵識別情報と前記鍵識別情報保持手段が保持している前記鍵識別情報とに基づいて、前記平文情報へのアクセスを制御することを特徴とする請求項20に記載のマイクロプロセッサ。 - 前記アクセス制御手段は、前記アクセス要求に含まれる前記鍵識別情報と前記鍵識別情報保持手段が保持している前記鍵識別情報とが一致する場合に、前記平文情報へのアクセスを許可することを特徴とする請求項29に記載のマイクロプロセッサ。
- 前記アクセス制御手段は、前記要求種別および前記鍵識別情報に基づいて、前記平文情報を出力するか、前記平文情報を暗号化した暗号化情報を出力するかを決定することを特徴とする請求項20から30のいずれか一項に記載のマイクロプロセッサ。
- 前記アクセス制御手段は、前記要求種別および前記鍵識別情報に基づいて、前記プロセッサコアがプログラムの実行に利用する前記平文情報へのアクセスを制限することを特徴とする請求項20に記載のマイクロプロセッサ。
- 前記プロセッサコアは、前記平文情報保持手段が保持する前記平文情報をパイプラインにより実行し、
前記アクセス制御手段は、前記要求種別および前記プロセッサコアの各ユニットが実行している各平文情報に付与された各鍵識別情報に基づいて、前記プロセッサコアがプログラムの実行に利用している前記平文情報へのアクセスを制限することを特徴とする請求項32に記載のマイクロプロセッサ。 - 前記パイプラインの各ステージが実行している前記平文情報に対する鍵識別情報を保持する鍵識別情報保持手段を前記ステージ毎に複数備え、
前記アクセス制御手段は、複数の前記鍵識別情報保持手段が保持している各鍵識別情報に基づいて、前記プロセッサコアがプログラムの実行に利用している前記平文情報へのアクセスを制限することを特徴とする請求項33に記載のマイクロプロセッサ。 - 前記鍵識別情報は、対応する平文情報の保護属性が保護であるか非保護であるかをさらに示す情報であって、
前記アクセス制御手段は、前記プロセッサコアの複数のステージのうち、少なくとも1つのステージが実行している前記平文情報に対する前記鍵識別情報の保護属性が保護を示す場合に、前記プロセッサコアが実行している前記平文情報へのアクセスを制限することを特徴とする請求項33または34に記載のマイクロプロセッサ。 - パイプラインを有するマイクロプロセッサであって、
前記パイプラインの各ステージが実行しているプログラムに対する保護属性を、各ステージに対応付けて保持する保護属性保持手段と、
デバッガからのデバッグ要求を取得するデバッグ要求取得手段と、
前記デバッグ要求取得手段が前記デバッグ要求を取得したときに前記保護属性保持手段が保持している前記保護属性がすべて非保護を示す保護属性である場合に、前記デバッガからのアクセスを許可するデバッグ割込制御手段と
を備えたことを特徴とするマイクロプロセッサ。 - デバッグ割込制御手段は、前記デバッグ要求取得手段が前記デバッグ要求を取得したときに前記保護属性保持手段が保持している前記保護属性のうち少なくとも1つが保護を示す保護属性である場合に、前記デバッガからのアクセスを制限することを特徴とするマイクロプロセッサ。
- プロセッサコアを備えたマイクロプロセッサであって、
前記プロセッサコアが実行しているプログラムに対する保護属性を保持する保護属性保持手段と、
前記保護属性保持手段が保持している前記保護属性が非保護を示す保護属性である場合に、前記マイクロプロセッサから得られたトレース情報の出力を許可するトレース情報出力制御手段と
を備えたことを特徴とするマイクロプロセッサ。 - 前記トレース情報出力制御手段は、前記保護属性保持手段が保持している前記保護属性が保護を示す保護属性である場合に、前記トレース情報の出力を制限することを特徴とするマイクロプロセッサ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005124116A JP4612461B2 (ja) | 2004-06-24 | 2005-04-21 | マイクロプロセッサ |
US11/159,230 US7707645B2 (en) | 2004-06-24 | 2005-06-23 | Microprocessor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004186910 | 2004-06-24 | ||
JP2004226886 | 2004-08-03 | ||
JP2005124116A JP4612461B2 (ja) | 2004-06-24 | 2005-04-21 | マイクロプロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006072963A true JP2006072963A (ja) | 2006-03-16 |
JP4612461B2 JP4612461B2 (ja) | 2011-01-12 |
Family
ID=35515569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005124116A Expired - Fee Related JP4612461B2 (ja) | 2004-06-24 | 2005-04-21 | マイクロプロセッサ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7707645B2 (ja) |
JP (1) | JP4612461B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008033457A (ja) * | 2006-07-26 | 2008-02-14 | Internatl Business Mach Corp <Ibm> | 暗号化ソフトウェアを処理する方法及び中央処理装置 |
JP2008191788A (ja) * | 2007-02-01 | 2008-08-21 | Ricoh Co Ltd | 情報処理装置 |
JP2008197707A (ja) * | 2007-02-08 | 2008-08-28 | Denso Corp | マイクロコンピュータ |
US8286001B2 (en) | 2005-07-27 | 2012-10-09 | International Business Machines Corporation | Method and central processing unit for processing encrypted software |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4204522B2 (ja) * | 2004-07-07 | 2009-01-07 | 株式会社東芝 | マイクロプロセッサ |
JP2007058588A (ja) * | 2005-08-24 | 2007-03-08 | Toshiba Corp | プログラム保護機能を持つプロセッサ |
GB2450505A (en) * | 2007-06-26 | 2008-12-31 | Symbian Software Ltd | Authorised debugging |
JP4976991B2 (ja) * | 2007-11-22 | 2012-07-18 | 株式会社東芝 | 情報処理装置、プログラム検証方法及びプログラム |
JP4916487B2 (ja) * | 2008-06-18 | 2012-04-11 | コニカミノルタビジネステクノロジーズ株式会社 | 情報処理装置及びプログラム |
JP5322620B2 (ja) | 2008-12-18 | 2013-10-23 | 株式会社東芝 | 情報処理装置、プログラム開発システム、プログラム検証方法及びプログラム |
US8959366B2 (en) | 2010-01-28 | 2015-02-17 | Cleversafe, Inc. | De-sequencing encoded data slices |
US20190108366A1 (en) * | 2010-01-28 | 2019-04-11 | International Business Machines Corporation | Secure data transmission utilizing distributed storage |
JP5225412B2 (ja) * | 2011-03-03 | 2013-07-03 | 株式会社東芝 | 通信装置および通信方法 |
US9053233B2 (en) * | 2011-08-15 | 2015-06-09 | Freescale Semiconductor, Inc. | Method and device for controlling debug event resources |
US8751800B1 (en) | 2011-12-12 | 2014-06-10 | Google Inc. | DRM provider interoperability |
US8774410B1 (en) * | 2011-12-23 | 2014-07-08 | Emc Corporation | Secret sharing in cryptographic devices via controlled release of plaintext information |
US11237828B2 (en) * | 2016-04-26 | 2022-02-01 | Onnivation, LLC | Secure matrix space with partitions for concurrent use |
CN105930721B (zh) | 2016-04-28 | 2018-11-23 | 北京小米移动软件有限公司 | 一种管理应用程序的方法和装置 |
US10721067B2 (en) * | 2016-08-10 | 2020-07-21 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Secure processor for multi-tenant cloud workloads |
US10417433B2 (en) | 2017-01-24 | 2019-09-17 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Encryption and decryption of data owned by a guest operating system |
EP4088214A4 (en) * | 2020-02-21 | 2023-08-30 | Hewlett-Packard Development Company, L.P. | COMPUTING DEVICES FOR ENCRYPTION AND DECRYPTION OF DATA |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002182984A (ja) * | 2000-12-15 | 2002-06-28 | Toshiba Corp | データ処理装置 |
JP2003280989A (ja) * | 2002-03-20 | 2003-10-03 | Toshiba Corp | 内部メモリ型耐タンパプロセッサおよび秘密保護方法 |
Family Cites Families (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4847902A (en) * | 1984-02-10 | 1989-07-11 | Prime Computer, Inc. | Digital computer system for executing encrypted programs |
JP3507594B2 (ja) * | 1995-07-31 | 2004-03-15 | 株式会社東芝 | コンピュータ |
US6052780A (en) * | 1996-09-12 | 2000-04-18 | Open Security Solutions, Llc | Computer system and process for accessing an encrypted and self-decrypting digital information product while restricting access to decrypted digital information |
US6708274B2 (en) * | 1998-04-30 | 2004-03-16 | Intel Corporation | Cryptographically protected paging subsystem |
US5963642A (en) * | 1996-12-30 | 1999-10-05 | Goldstein; Benjamin D. | Method and apparatus for secure storage of data |
DE19708616C2 (de) * | 1997-03-03 | 1999-09-02 | Siemens Ag | Elektronische Datenverarbeitungseinrichtung und -system |
US6173403B1 (en) * | 1997-04-30 | 2001-01-09 | Achates Reference Publishing, Inc. | Method and apparatus for distributing information products |
JP3274393B2 (ja) * | 1997-09-22 | 2002-04-15 | 株式会社ディジタル・ビジョン・ラボラトリーズ | ネットワークシステム、データ配信方法、および、配信用データが記録されたコンピュータ読み取り可能な記録媒体 |
US6003117A (en) * | 1997-10-08 | 1999-12-14 | Vlsi Technology, Inc. | Secure memory management unit which utilizes a system processor to perform page swapping |
US6345359B1 (en) * | 1997-11-14 | 2002-02-05 | Raytheon Company | In-line decryption for protecting embedded software |
US6202152B1 (en) * | 1998-01-27 | 2001-03-13 | Philips Semiconductors, Inc. | System and method for accessing information decrypted in multiple-byte blocks |
US20010044901A1 (en) * | 1998-03-24 | 2001-11-22 | Symantec Corporation | Bubble-protected system for automatic decryption of file data on a per-use basis and automatic re-encryption |
US6523118B1 (en) * | 1998-06-29 | 2003-02-18 | Koninklijke Philips Electronics N.V. | Secure cache for instruction and data protection |
FI981902A (fi) * | 1998-09-04 | 2000-03-05 | Sonera Oyj | Turvamoduuli, turvajärjestelmä ja matkaviestin |
US6832318B1 (en) * | 1999-01-15 | 2004-12-14 | Sony Corporation | Method and apparatus for secure distribution of information recorded on fixed media |
US6499106B1 (en) * | 1999-01-15 | 2002-12-24 | Sony Corporation | Method and apparatus for secure distribution of information recorded of fixed media |
US6678803B2 (en) * | 1999-11-03 | 2004-01-13 | Micron Technology, Inc. | Method and device to use memory access request tags |
US7080359B2 (en) * | 2002-01-16 | 2006-07-18 | International Business Machines Corporation | Stack unique signatures for program procedures and methods |
US7296163B2 (en) * | 2000-02-08 | 2007-11-13 | The Trustees Of Dartmouth College | System and methods for encrypted execution of computer programs |
US6983374B2 (en) * | 2000-02-14 | 2006-01-03 | Kabushiki Kaisha Toshiba | Tamper resistant microprocessor |
US6895506B1 (en) * | 2000-05-16 | 2005-05-17 | Loay Abu-Husein | Secure storage and execution of processor control programs by encryption and a program loader/decryption mechanism |
JP4409056B2 (ja) * | 2000-06-30 | 2010-02-03 | 富士通株式会社 | Lsi,lsiを搭載した電子装置、デバッグ方法、lsiのデバッグ装置 |
US7134137B2 (en) * | 2000-07-10 | 2006-11-07 | Oracle International Corporation | Providing data to applications from an access system |
JP2002032265A (ja) * | 2000-07-14 | 2002-01-31 | Hitachi Ltd | キャッシュ・アクセス制御方式およびデータ処理システム |
AU2001270814A1 (en) * | 2000-07-18 | 2002-01-30 | Bitarts Limited | Digital data protection arrangement |
JP4153653B2 (ja) | 2000-10-31 | 2008-09-24 | 株式会社東芝 | マイクロプロセッサおよびデータ保護方法 |
JP4067757B2 (ja) | 2000-10-31 | 2008-03-26 | 株式会社東芝 | プログラム配布システム |
JP4074057B2 (ja) * | 2000-12-28 | 2008-04-09 | 株式会社東芝 | 耐タンパプロセッサにおける暗号化データ領域のプロセス間共有方法 |
JP4098478B2 (ja) | 2001-01-31 | 2008-06-11 | 株式会社東芝 | マイクロプロセッサ |
US7051332B2 (en) * | 2001-05-21 | 2006-05-23 | Cyberscan Technology, Inc. | Controller having a restart engine configured to initiate a controller restart cycle upon receipt of a timeout signal from a watchdog timer |
FR2826531B1 (fr) * | 2001-06-26 | 2003-10-24 | France Telecom | Procede cryptographique pour la protection d'une puce electronique contre la fraude |
US7444476B2 (en) | 2001-07-24 | 2008-10-28 | Texas Instruments Incorporated | System and method for code and data security in a semiconductor device |
JP2003051819A (ja) | 2001-08-08 | 2003-02-21 | Toshiba Corp | マイクロプロセッサ |
US20030079133A1 (en) * | 2001-10-18 | 2003-04-24 | International Business Machines Corporation | Method and system for digital rights management in content distribution application |
JP4128348B2 (ja) * | 2001-10-25 | 2008-07-30 | 富士通株式会社 | データ管理システム |
US7260217B1 (en) * | 2002-03-01 | 2007-08-21 | Cavium Networks, Inc. | Speculative execution for data ciphering operations |
US7089419B2 (en) * | 2002-04-18 | 2006-08-08 | International Business Machines Corporation | Control function with multiple security states for facilitating secure operation of an integrated system |
US6715085B2 (en) * | 2002-04-18 | 2004-03-30 | International Business Machines Corporation | Initializing, maintaining, updating and recovering secure operation within an integrated system employing a data access control function |
US7350081B1 (en) * | 2002-04-29 | 2008-03-25 | Best Robert M | Secure execution of downloaded software |
JP2003330365A (ja) * | 2002-05-09 | 2003-11-19 | Toshiba Corp | コンテンツ配布/受信方法 |
JP2004013987A (ja) | 2002-06-06 | 2004-01-15 | Toshiba Corp | 半導体記憶装置 |
US7203844B1 (en) * | 2002-06-20 | 2007-04-10 | Oxford William V | Method and system for a recursive security protocol for digital copyright control |
JP4115759B2 (ja) | 2002-07-01 | 2008-07-09 | 株式会社東芝 | 耐タンパプロセッサにおける共有ライブラリの使用方法およびそのプログラム |
US7930537B2 (en) * | 2002-08-13 | 2011-04-19 | Nokia Corporation | Architecture for encrypted application installation |
ATE504446T1 (de) * | 2002-12-02 | 2011-04-15 | Silverbrook Res Pty Ltd | Totdüsenausgleich |
JP3880933B2 (ja) | 2003-01-21 | 2007-02-14 | 株式会社東芝 | 耐タンパマイクロプロセッサ及びキャッシュメモリ搭載プロセッサによるデータアクセス制御方法 |
FR2850479B1 (fr) * | 2003-01-24 | 2005-04-29 | France Telecom | Procede cryptographique a cle publique pour la protection d'une puce contre la fraude |
JP2004287590A (ja) * | 2003-03-19 | 2004-10-14 | Matsushita Electric Ind Co Ltd | デバッグシステム、マイクロプロセッサ及びデバッガ |
JP4263976B2 (ja) | 2003-09-24 | 2009-05-13 | 株式会社東芝 | オンチップマルチコア型耐タンパプロセッサ |
JP4307964B2 (ja) * | 2003-11-26 | 2009-08-05 | 株式会社日立製作所 | アクセス制限情報設定方法および装置 |
JP4282472B2 (ja) | 2003-12-26 | 2009-06-24 | 株式会社東芝 | マイクロプロセッサ |
US7348887B1 (en) * | 2004-06-15 | 2008-03-25 | Eigent Technologies, Llc | RFIDs embedded into semiconductors |
JP4447977B2 (ja) * | 2004-06-30 | 2010-04-07 | 富士通マイクロエレクトロニクス株式会社 | セキュアプロセッサ、およびセキュアプロセッサ用プログラム。 |
US20060059368A1 (en) * | 2004-09-10 | 2006-03-16 | International Business Machines Corporation | System and method for processing by distinct entities securely configurable circuit chips |
US20060059369A1 (en) * | 2004-09-10 | 2006-03-16 | International Business Machines Corporation | Circuit chip for cryptographic processing having a secure interface to an external memory |
US7987356B2 (en) * | 2004-11-29 | 2011-07-26 | Broadcom Corporation | Programmable security platform |
-
2005
- 2005-04-21 JP JP2005124116A patent/JP4612461B2/ja not_active Expired - Fee Related
- 2005-06-23 US US11/159,230 patent/US7707645B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002182984A (ja) * | 2000-12-15 | 2002-06-28 | Toshiba Corp | データ処理装置 |
JP2003280989A (ja) * | 2002-03-20 | 2003-10-03 | Toshiba Corp | 内部メモリ型耐タンパプロセッサおよび秘密保護方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8286001B2 (en) | 2005-07-27 | 2012-10-09 | International Business Machines Corporation | Method and central processing unit for processing encrypted software |
JP2008033457A (ja) * | 2006-07-26 | 2008-02-14 | Internatl Business Mach Corp <Ibm> | 暗号化ソフトウェアを処理する方法及び中央処理装置 |
JP2008191788A (ja) * | 2007-02-01 | 2008-08-21 | Ricoh Co Ltd | 情報処理装置 |
JP2008197707A (ja) * | 2007-02-08 | 2008-08-28 | Denso Corp | マイクロコンピュータ |
Also Published As
Publication number | Publication date |
---|---|
US20060005260A1 (en) | 2006-01-05 |
US7707645B2 (en) | 2010-04-27 |
JP4612461B2 (ja) | 2011-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4612461B2 (ja) | マイクロプロセッサ | |
JP4559794B2 (ja) | マイクロプロセッサ | |
JP4886682B2 (ja) | データ処理装置 | |
JP4989543B2 (ja) | メモリドメインを基にしたデータ処理システム内のセキュリティ制御 | |
JP5249399B2 (ja) | 安全なメモリ区分を使用した安全な実行のための方法および装置 | |
US7065215B2 (en) | Microprocessor with program and data protection function under multi-task environment | |
CA2333613C (en) | Method of controlling usage of software components | |
US7107459B2 (en) | Secure CPU and memory management unit with cryptographic extensions | |
US7788487B2 (en) | Data processing apparatus | |
JP4601557B2 (ja) | マルチプロセッサシステムにおいてプロセッサのセキュアな連携を行う方法および装置 | |
EP1396778B1 (en) | Semiconductor device including encryption section, semiconductor device including external interface, and content reproduction method | |
JP2008257735A (ja) | 保護された関数呼び出し | |
US7523279B2 (en) | Information processing apparatus for accessing memory spaces including a user memory space and a secure memory space | |
US20040255199A1 (en) | Debug system, microprocessor, and debugger | |
JP4591163B2 (ja) | バスアクセス制御装置 | |
JP2723231B2 (ja) | ソフトウェア権利管理制御方法 | |
JP2007310601A (ja) | マイクロコンピュータおよびそのソフトウェア保護方法 | |
Khan et al. | Utilizing and extending trusted execution environment in heterogeneous SoCs for a pay-per-device IP licensing scheme | |
JP2007109053A (ja) | バスアクセス制御装置 | |
CN100354787C (zh) | 微处理器 | |
CN100353276C (zh) | 微处理器 | |
US8812872B2 (en) | Memory managment method | |
JP4336690B2 (ja) | 外部インターフェースを有する半導体装置 | |
JP4676547B2 (ja) | 半導体装置およびそのブート方法 | |
US20050210274A1 (en) | Apparatus and method for intellectual property protection using the microprocessor serial number |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4612461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |