JP2006071778A - Liquid crystal display panel - Google Patents
Liquid crystal display panel Download PDFInfo
- Publication number
- JP2006071778A JP2006071778A JP2004252520A JP2004252520A JP2006071778A JP 2006071778 A JP2006071778 A JP 2006071778A JP 2004252520 A JP2004252520 A JP 2004252520A JP 2004252520 A JP2004252520 A JP 2004252520A JP 2006071778 A JP2006071778 A JP 2006071778A
- Authority
- JP
- Japan
- Prior art keywords
- panel
- substrate
- cut
- liquid crystal
- mother
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
本発明は液晶表示パネルに関し、さらに詳しく言えば、多面取りマザー基板から切り出される液晶表示パネルの切断面でのITO付きカレットによるリーク発生を防止する技術に関するものである。 The present invention relates to a liquid crystal display panel, and more particularly to a technique for preventing leakage due to a cullet with ITO on a cut surface of a liquid crystal display panel cut out from a multi-sided mother substrate.
まず、図4により液晶表示パネルの一般的な構成について説明する。この液晶表示パネルはドットマトリクス表示型で、例えば走査電極としてX軸方向に沿って形成された透明電極2を有する第1パネル基板10と、信号電極としてY軸方向に沿って形成された透明電極5を有する第2パネル基板20とを備えている。第1パネル基板10と第2パネル基板20は周辺シール材6を介して圧着され、そのセル内にはTNやSTNなどの液晶物質が封入される。通常、パネル基板10,20はガラス材よりなる。
First, a general configuration of the liquid crystal display panel will be described with reference to FIG. This liquid crystal display panel is a dot matrix display type, for example, a
第1パネル基板10の端子部11には透明電極2のリード配線3が形成されている。図示しないが、第2パネル基板20も図4の紙面と直交する方向に延びる端子部を備え、その端子部にも透明電極5のリード配線が形成されている。透明電極およびそのリード配線は例えばITO(インジウム・錫酸化物)よりなる。なお、一方のパネル基板側にのみ端子部が設けられる場合もある。その場合、他方のパネル基板側の透明電極のリード配線は例えば周辺シール材内に含まれている導電粒子などのトランスファ材を介して端子部にまで引き出される。
A
通常、液晶パネルは生産性の観点から、パネル基板の複数枚分の大きさを有するマザー基板から多面取りされる。すなわち、第1パネル基板10と第2パネル基板20は配向膜形成工程まで別々のマザー基板上で形成されたのち、2枚のマザー基板がいずれか一方のマザー基板側で各パネル基板に印刷された周辺シール材を介して貼り合わされ、その貼り合わせ体から空セル基板(液晶が注入されていないセル基板)が切り出され、その後、液晶注入工程などを経て完成品としての液晶表示パネルが作製される。
Usually, from the viewpoint of productivity, the liquid crystal panel is multi-sided from a mother substrate having a size corresponding to a plurality of panel substrates. That is, after the
このように、液晶表示パネルはいくつもの製造工程を経て作製されるが、その途中で透明電極に静電気が帯電する。特に、マザー基板段階では配向膜をラビング処理する際に透明電極に対する帯電量がもっとも多くなり、極限に達すると隣接する透明電極間で放電が発生し、その際のアーク熱により透明電極や配向膜が損傷し表示不良の原因となることがある。また、マザー基板から切り出された後においては、偏光膜の貼着工程で静電気が多く発生することが知られている。 As described above, the liquid crystal display panel is manufactured through a number of manufacturing processes, and static electricity is charged to the transparent electrode during the manufacturing process. In particular, when the alignment film is rubbed at the mother substrate stage, the charge amount to the transparent electrode is the largest, and when it reaches the limit, discharge occurs between adjacent transparent electrodes, and the arc heat at that time causes the transparent electrode and the alignment film to be discharged. May be damaged and cause display defects. In addition, after being cut out from the mother substrate, it is known that a large amount of static electricity is generated in the polarizing film attaching step.
特許文献1に記載の発明は、上記した製造工程中で生ずる静電破壊を防止する技術を開示している。これについて図5により説明する。図5は上記第1パネル基板10を多面的に形成するマザー基板1の一部分を示す平面図で、他方の第2パネル基板20も同様なマザー基板から多面取りされる。
The invention described in Patent Document 1 discloses a technique for preventing electrostatic breakdown that occurs in the manufacturing process described above. This will be described with reference to FIG. FIG. 5 is a plan view showing a part of the mother substrate 1 on which the
特許文献1に記載の発明によると、各パネル基板形成領域Sに第1パネル基板10の透明電極2を形成するにあたって、その一端側から端子部11に向けてリード配線3を引き出すとともに、透明電極2の他端側からもリード配線13を引き出す。その際、リード配線3を端子部11を超えて隣接するパネル基板形成領域Sにまで引き延ばし、その領域内のリード配線13と微小間隙をもって対向させてアレスタ13aとする。
According to the invention described in Patent Document 1, when forming the
また、マザー基板1の周辺の捨て基板部に各透明電極2を同電位とするためのグランドパターン4を一連に形成する。その際、グランドパターン4に、右側のパネル基板形成領域Sから引き出されているリード配線3との間に微小間隙のアレスタ3aを形成する対向電極4aと、左側のパネル基板形成領域S内に入り込んでその領域内のリード配線13との間に微小間隙のアレスタ13aを形成する対向電極4bとを設ける。アレスタ3a,13aの間隙をともに透明電極2間の間隙よりも狭く設定する。
Further, a series of ground patterns 4 for setting the
これによれば、例えばラビング処理時に透明電極2に多くの静電気が帯電したとしても、その静電気が透明電極2間よりも先にアレスタ3a,13aで放電するため、透明電極や配向膜の静電破壊を防止することができる。また、アレスタ3aを捨て基板部に配置し、アレスタ13aをパネルの非表示領域に配置することにより、表示に悪影響を与えることもない。
According to this, even if a large amount of static electricity is charged in the
各パネル基板形成領域Sでの第1パネル基板10の製造が終了すると、マザー基板1は図示しない相手方(第2パネル基板20側)のマザー基板と貼り合わされ、その貼り合わせ体から空セル基板が切り出される。その切り出しは例えば次のようにして行われる。
When the manufacture of the
図5において、横方向切り出し線をCH,縦方向切り出し線をCLとして、まず横方向切り出し線CHに沿って横一列単位で空セル基板連が切り出され、次にその空セル基板連から空セル基板が縦方向切り出し線CLに沿って個々に切り出される。通常、この切り出しは、例えばロールカッタによりガラス基板に切り溝を入れ、その反対面側から切り溝に応力を加えて分断することにより行われる。 In FIG. 5, assuming that the horizontal cut-out line is CH and the vertical cut-out line is CL, first, empty cell substrate runs are cut out in units of horizontal rows along the horizontal cut-out line CH, and then empty cell substrate runs from the empty cell substrate run. The substrates are cut out individually along the vertical cut lines CL. Usually, this cutting is performed by, for example, putting a cut groove in a glass substrate with a roll cutter and dividing the cut groove by applying stress to the cut groove from the opposite surface side.
このようにして、空セル基板の切り出しを行うのであるが、縦方向切り出し線CLに沿って端子部11の端縁を切断する場合に次のような問題が生ずる。その切断部分を示す図6を参照して、端子部11の端縁には、隣りのパネル基板のリード配線13との間でアレスタ13aを形成するためリード配線3が跨って配線されている。
In this way, the empty cell substrate is cut out, but the following problem occurs when the edge of the
したがって、端子部11の端縁を分断するに伴ってリード配線3も切断されるが、その際、リード配線3の端部から配線材であるITOを有するカレット(cullet;ガラスの微細片)Cが発生し、そのITO付きカレットCが端子部11上に残され、隣接するリード配線3の間を跨いだときにリーク(短絡)が発生する。
Therefore, the
このITO付きカレットCのほとんどは、図4に示す端子部11の上方を覆っている第2パネル基板20の庇部分21を除去して端子部出しを行う際に、端子部11から落下する。しかしながら、端子部出しの際に周辺シール材6側には庇部分21の付け根部分21aがわずかではあるが出っ張るように残されるため、その間にITO付きカレットCが入り込み隣接するリード配線3間をリークさせることが依然としてある。事実、ITO付きカレットCによるリークは0.5%程度の確率で発生している。
Most of the cullet C with ITO falls from the
このITO付きカレットCによるリード配線3間のリークは表示不良となって現れるが、通常、ガラスカレットの大きさは0.1mm以下であるため、その存在自体を見つけることが難しい。したがって、表示不良となった場合の原因を突き止めるのに時間がかかる。
Leakage between the
また、機種によっては、各パネル基板のリード配線が対向した状態で、ともにパネル切り出し線部分を跨るように配線されることがある。このような場合においては、その切り出し線に沿ってパネル基板を分断する際、各パネル基板のリード配線間がITO付きカレットによってリークされることがある。 Further, depending on the model, wiring may be performed so as to straddle the panel cut-out line portion with the lead wirings of the panel substrates facing each other. In such a case, when the panel substrate is divided along the cut-out line, the lead wiring between the panel substrates may be leaked by the cullet with ITO.
したがって、本発明の課題は、多面取りマザー基板から切り出される液晶表示パネルの切断面でのITO付きカレットによるリーク発生率を簡単な方法によって可及的に低く抑えることにある。 Accordingly, an object of the present invention is to suppress a leak occurrence rate due to a cullet with ITO on a cut surface of a liquid crystal display panel cut out from a multi-faced mother substrate as low as possible by a simple method.
上記課題を解決するため、請求項1に記載の発明は、ともに表示用の透明電極が形成された電極形成面同士を対向させて周辺シール材を介して貼り合わせた2枚のパネル基板を含み、上記パネル基板の各々が、同パネル基板の複数枚分の大きさを有するマザー基板上でそれぞれ多面的に形成され、少なくとも一方の上記マザー基板には、製造工程で上記透明電極に帯電される静電気を放電させる一対の放電電極を含むアレスタが形成されており、上記周辺シール材を介して貼り合わされたマザー基板から上記各パネル基板がその外形を画定する切り出し線に沿って個々に切り出される液晶表示パネルにおいて、上記アレスタの少なくとも一方の放電電極が尖鋭突起状で、その一方の放電電極が上記パネル基板側において上記切り出し線に面して配置されていることを特徴としている。 In order to solve the above-mentioned problem, the invention described in claim 1 includes two panel substrates that are bonded together via a peripheral sealing material with the electrode forming surfaces on which the transparent electrodes for display are formed facing each other. Each of the panel substrates is formed in a multifaceted manner on a mother substrate having a size corresponding to a plurality of the panel substrates, and at least one of the mother substrates is charged with the transparent electrode in a manufacturing process. A liquid crystal in which an arrester including a pair of discharge electrodes for discharging static electricity is formed, and each panel substrate is individually cut out from a mother substrate bonded through the peripheral sealing material along a cutting line that defines the outer shape In the display panel, at least one discharge electrode of the arrester has a sharp protrusion shape, and one discharge electrode faces the cut-out line on the panel substrate side. It is characterized by being arranged.
また、請求項2に記載の発明は、ともに表示用の透明電極が形成された電極形成面同士を対向させて周辺シール材を介して貼り合わせた2枚のパネル基板を含み、上記パネル基板の各々が、同パネル基板の複数枚分の大きさを有するマザー基板上でそれぞれ多面的に形成され、少なくとも一方の上記マザー基板には、上記透明電極に連結されたリード配線が上記パネル基板の外形を画定する切り出し線を跨って形成されており、上記周辺シール材を介して貼り合わされたマザー基板から上記各パネル基板が上記切り出し線に沿って個々に切り出される液晶表示パネルにおいて、上記リード配線のうち、上記切り出し線を跨る部分の幅が他の部分の幅より狭くされていることを特徴としている。この請求項2において、上記リード配線の一端が上記マザー基板の捨て基板部に形成されているグランドパターンに接続されていることが好ましい。
The invention according to
請求項1に記載の発明によれば、アレスタに含まれる一対の放電電極の少なくとも一方が尖鋭突起状で、その尖鋭突起状の放電電極が液晶表示パネル側に配置されているため、分断によって発生するITO付きカレットは尖鋭突起の先端からのもので、リード配線間を跨る大きさを有していないことから、ITO付きカレットによるリード配線間のリーク発生率を可及的に小さくすることができる。 According to the first aspect of the present invention, at least one of the pair of discharge electrodes included in the arrester has a sharp projection shape, and the sharp projection-shaped discharge electrode is disposed on the liquid crystal display panel side, and thus is generated due to the division. The cullet with ITO is from the tip of the sharp protrusion, and does not have a size straddling between the lead wires, so that the leak occurrence rate between the lead wires due to the cullet with ITO can be made as small as possible. .
請求項2に記載の発明によれば、透明電極に帯電される静電気をマザー基板の捨て基板部に形成されているグランドパターンに逃すためのリード配線のうちの切り出し線を跨る部分の幅が他の部分の幅より狭くされているため、分断によって発生するITO付きカレットはその幅の狭い部分からのものである。したがって、上記請求項1と同じく、リード配線間を跨る大きさを有していないことから、ITO付きカレットによるリード配線間のリーク発生率を可及的に小さくすることができる。 According to the second aspect of the present invention, the width of the portion of the lead wiring that crosses the cut-out line in order to let the static electricity charged on the transparent electrode escape to the ground pattern formed on the discard substrate portion of the mother substrate is different. Therefore, the cullet with ITO generated by the division is from the narrow part. Therefore, similarly to the first aspect, since it does not have a size straddling between the lead wires, the leak occurrence rate between the lead wires by the cullet with ITO can be made as small as possible.
また、請求項1および請求項2に記載の発明によれば、いずれも発生するITO付きカレットが従来のものより小さいことから、リード配線間の間隔をより狭くすることができる。すなわち、配線密度を高めることができる。 Further, according to the first and second aspects of the present invention, since the cullet with ITO that is generated is smaller than the conventional one, the interval between the lead wires can be made narrower. That is, the wiring density can be increased.
次に、図1ないし図3により本発明の実施形態について説明するが、本発明はこれに限定されるものではない。図1は本発明の液晶表示パネルに含まれる一方のパネル基板の製造に用いられるマザー基板の一部分を示す平面図である。なお、先に説明した従来例と同じであってよい構成要素にはそれと同じ参照符号を用いる。また、液晶表示パネルの基本的な構成については図4を参照されたい。 Next, an embodiment of the present invention will be described with reference to FIGS. 1 to 3, but the present invention is not limited to this. FIG. 1 is a plan view showing a part of a mother substrate used for manufacturing one panel substrate included in the liquid crystal display panel of the present invention. Note that the same reference numerals are used for components that may be the same as those of the conventional example described above. Refer to FIG. 4 for the basic configuration of the liquid crystal display panel.
マザー基板(材質;ガラス材)1には、複数のパネル基板形成領域Sが割り当てられており、この例では、その各パネル基板形成領域S内で先の図4に示されている一方のパネル基板10が形成される。図1にはパネル基板形成領域Sが2つしか示されていないが、実際にはm×nの任意の配列でパネル基板形成領域Sが割り当てられてよい。
A plurality of panel substrate forming regions S are assigned to the mother substrate (material: glass material) 1. In this example, one panel shown in FIG. A
各パネル基板形成領域Sに所定本数の透明電極2を互いに平行に形成する際に、透明電極2の一端側からリード配線3を端子部11に向けて引き出し、また、透明電極2の他端側からもリード配線13を反端子部11側に向けて引き出す。リード配線3,13はITO材により透明電極2と一体に形成される。
When a predetermined number of
マザー基板1の周辺の捨て基板部には、各透明電極2に対するグランドパターン40を形成する。グランドパターン40はマザー基板1内で完結させてもよいし、適当なコネクタやフレキシブル基板などを介してマザー基板1外の接地回路に接続されてもよい。
A
図1の例では、透明電極2に帯電された静電気を放電させるため、3個所にアレスタA1〜A3が設けられる。アレスタA1は図1において左側のパネル基板10の端子部11と右側のパネル基板10との間に設けられ、アレスタA2は右側のパネル基板10とグランドパターン40との間に設けられる。また、アレスタA3は左側のパネル基板10とグランドパターン40との間に設けられる。すなわち、各アレスタA1〜A3は縦方向切り出し線CLを挟んで配置される。
In the example of FIG. 1, arresters A <b> 1 to A <b> 3 are provided at three locations in order to discharge static electricity charged on the
アレスタA1は、端子部11側のリード配線3とリード配線13とを透明電極2間の間隙よりも狭い微小間隙をもって対向させることにより形成されるが、図2(a)に示すように、本発明においてはリード配線3とリード配線13の突き合わせ部分を尖鋭突起状(好ましくは1山の尖鋭突起)の放電電極31,131とする。
The arrester A1 is formed by making the
アレスタA2は、端子部11側のリード配線3とグランドパターン40から引き出される引出電極41とを上記の微小間隙をもって対向させることにより形成される。また、アレスタA3は、反端子部11側のリード配線13とグランドパターン40から引き出される引出電極42とを上記の微小間隙をもって対向させることにより形成される。
The arrester A2 is formed by making the
これらアレスタA2,A3については、図2(b)に示すように、パネル基板10側のリード配線3,13の先端部分を尖鋭突起状の放電電極31,131とすればよい。グランドパターン40側の引出電極41,42については、縦方向切り出し線CLと平行な単なる切り落とし面であってよいが、放電を速やかに行わせることからすれば尖鋭突起状であることが好ましい。
With respect to these arresters A2 and A3, as shown in FIG. 2B, the tip portions of the
これによれば、パネル基板10が縦方向切り出し線CLに沿って分断される際にリード配線3,13から発生するITO付きカレットCは、その先端部分からのものでリード配線間を跨る大きさを有していないため、ITO付きカレットCによるリード配線3,3間およびリード配線13,13間のリーク発生が防止できる。このことは、リード配線間の幅を狭くできること、すなわち配線密度を高めることができることを意味している。
According to this, the cullet C with ITO generated from the
図3は本発明の別の例の要部のみを示している。この例は、図1に示すグランドパターン40が適当なコネクタやフレキシブル基板などを介してマザー基板1外の接地回路に接続される場合についてのもので、透明電極2に帯電された静電気をマザー基板1外の接地回路に逃すため、上記アレスタA1〜A3の部分はすべて電気的に繋げられ、縦方向切り出し線CLを跨る部分、すなわちリード配線3とリード配線13との間,リード配線3と引出電極41との間およびリード配線13と引出電極42との間に幅の狭い接続部50が形成される。
FIG. 3 shows only the main part of another example of the present invention. This example is for the case where the
接続部50の幅は少なくともリード配線の線間幅よりも小さな幅に選択されるが、接続部50は静電気を逃すだけのものであるため、リード配線3,13の幅よりも十分に狭くてよい。したがって、この別の例においても、リード配線3,13から発生するITO付きカレットCは幅の狭い接続部50からのものであるため、先に説明した図1の例と同じく、ITO付きカレットCによるリード配線3,3間およびリード配線13,13間のリーク発生を防止することができる。
The width of the
以上、本発明を図示の例にしたがって説明したが、本発明は、各パネル基板のリード配線が対向した状態で、ともにパネル切り出し線部分を跨るように配線される機種の液晶表示パネル(例えば、本出願人の出願に係る特願2003−187517に記載の液晶表示パネル)にも適用可能である。 As described above, the present invention has been described according to the illustrated example. However, the present invention is a liquid crystal display panel of a model that is wired so as to straddle the panel cut-out line portion with the lead wires of each panel substrate facing each other (for example, The present invention is also applicable to the liquid crystal display panel described in Japanese Patent Application No. 2003-187517 related to the applicant's application.
1 マザー基板
2 透明電極
3,13 リード配線
10 パネル基板
11 端子部
31,131 放電電極
40 グランドパターン
41,42 引出電極
50 接続部
A1〜A3 アレスタ
C ITO付きカレット
CL 縦方向切り出し線
DESCRIPTION OF SYMBOLS 1
Claims (3)
上記アレスタの少なくとも一方の放電電極が尖鋭突起状で、その一方の放電電極が上記パネル基板側において上記切り出し線に面して配置されていることを特徴とする液晶表示パネル。 Both of the panel substrates include two panel substrates that are bonded together via a peripheral sealing material with the electrode forming surfaces on which transparent electrodes for display are formed facing each other, and each of the panel substrates is equivalent to a plurality of panel substrates. Arrestors including a pair of discharge electrodes for discharging static electricity charged on the transparent electrode in the manufacturing process are formed on each of the mother substrates having a size on multiple sides. In the liquid crystal display panel in which each panel substrate is individually cut out along a cutting line that defines the outer shape from the mother substrate bonded through the peripheral sealing material,
A liquid crystal display panel, wherein at least one discharge electrode of the arrester has a sharp protrusion shape, and one of the discharge electrodes is arranged facing the cut-out line on the panel substrate side.
上記リード配線のうち、上記切り出し線を跨る部分の幅が他の部分の幅より狭くされていることを特徴とする液晶表示パネル。 Both of the panel substrates include two panel substrates that are bonded together via a peripheral sealing material with the electrode forming surfaces on which transparent electrodes for display are formed facing each other, and each of the panel substrates is equivalent to a plurality of panel substrates. Each of the mother boards is formed in multiple dimensions on a mother board having a size, and lead wiring connected to the transparent electrode is formed across at least one of the mother boards across a cutting line that defines the outer shape of the panel board. In the liquid crystal display panel in which each panel substrate is individually cut out along the cut line from the mother substrate bonded through the peripheral sealing material,
The liquid crystal display panel according to claim 1, wherein a width of a portion of the lead wiring straddling the cut-out line is narrower than a width of another portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004252520A JP2006071778A (en) | 2004-08-31 | 2004-08-31 | Liquid crystal display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004252520A JP2006071778A (en) | 2004-08-31 | 2004-08-31 | Liquid crystal display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006071778A true JP2006071778A (en) | 2006-03-16 |
Family
ID=36152523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004252520A Pending JP2006071778A (en) | 2004-08-31 | 2004-08-31 | Liquid crystal display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006071778A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111682029A (en) * | 2020-06-15 | 2020-09-18 | 武汉华星光电半导体显示技术有限公司 | Display panel and method for manufacturing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06289411A (en) * | 1993-03-31 | 1994-10-18 | Casio Comput Co Ltd | Production of liquid crystal display device |
JPH09329798A (en) * | 1996-06-13 | 1997-12-22 | Alps Electric Co Ltd | Liquid crystal display element and its production |
JP2000047242A (en) * | 1998-07-31 | 2000-02-18 | Optrex Corp | Liquid crystal panel and its production |
JP2001092371A (en) * | 1999-09-22 | 2001-04-06 | Seiko Epson Corp | Manufacturing method of electrooptical device |
JP2004205729A (en) * | 2002-12-25 | 2004-07-22 | Citizen Watch Co Ltd | Liquid crystal device and method for manufacturing the same |
-
2004
- 2004-08-31 JP JP2004252520A patent/JP2006071778A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06289411A (en) * | 1993-03-31 | 1994-10-18 | Casio Comput Co Ltd | Production of liquid crystal display device |
JPH09329798A (en) * | 1996-06-13 | 1997-12-22 | Alps Electric Co Ltd | Liquid crystal display element and its production |
JP2000047242A (en) * | 1998-07-31 | 2000-02-18 | Optrex Corp | Liquid crystal panel and its production |
JP2001092371A (en) * | 1999-09-22 | 2001-04-06 | Seiko Epson Corp | Manufacturing method of electrooptical device |
JP2004205729A (en) * | 2002-12-25 | 2004-07-22 | Citizen Watch Co Ltd | Liquid crystal device and method for manufacturing the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111682029A (en) * | 2020-06-15 | 2020-09-18 | 武汉华星光电半导体显示技术有限公司 | Display panel and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0772073B1 (en) | Liquid crystal display | |
CN103995385A (en) | Display motherboard and cutting method thereof | |
KR970066681A (en) | Liquid crystal panel substrate, manufacturing method thereof, liquid crystal device and electronic device | |
CN107678596B (en) | Touch substrate mother board, touch display screen and manufacturing method of touch display panel | |
JP5271171B2 (en) | Manufacturing method of image display element | |
JP3255848B2 (en) | Liquid crystal display device and method of manufacturing the same | |
US10459295B2 (en) | Stretched display panel and manufacturing method therefor | |
JP2006071778A (en) | Liquid crystal display panel | |
JP2009237279A (en) | Liquid crystal panel and method for manufacturing the same | |
JP3731405B2 (en) | Manufacturing method of electro-optical device | |
JP3874948B2 (en) | LCD panel | |
WO2016190240A1 (en) | Method for manufacturing display panel | |
JP2005283862A (en) | Liquid crystal display panel | |
JP2006301407A (en) | Display panel | |
JP2006003741A (en) | Liquid crystal display panel | |
WO2023151148A1 (en) | Display panel and mobile terminal | |
JP2006276400A (en) | Empty cell substrate | |
JPS60182413A (en) | Manufacture of liquid-crystal display element | |
CN107153288B (en) | Touch panel and touch display panel | |
JP3138344B2 (en) | Liquid crystal display | |
KR20020057030A (en) | Method for preventing electrostatic of lcd | |
JP3076455B2 (en) | Liquid crystal display device | |
JP2002014370A (en) | Liquid crystal display panel | |
KR20170038435A (en) | Display panel and method of manufacturing the same | |
JP2008216358A (en) | Display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100721 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101117 |