以下、図面を参照しながら本発明の実施形態について詳解する。
A.システム構成
本発明は、2以上の情報処理装置間における動作をホームネットワーク経由で好適に連携させることにより、別々の場所に設定されている各機器における録画予約操作を簡易且つ効率的にするものである。ネットワーク上の機器同士を連携させるために、機器の協調動作により高い演算性能を実現するためのグリッドコンピューティング技術を活用する。
図1には、グリッドコンピューティングを適用して構成される、ネットワークシステムの構成を模式的に示している。
ネットワークは、インターネットやその他の広域ネットワーク、並びに、広域ネットワークとはゲートウェイなどを介して接続されるLAN(Local Area Network)やホームネットワークなどのプライベートなネットワークで構成される。ホームネットワークは、物理的には、10BaseTや100BaseTX、Giga eatherなどの標準的なネットワークインターフェースで構成することができる。また、ホームネットワーク上で他の機器を発見する仕組みとしてUpnp(Universal Plug and Play)を利用することができる。Upnpによれば、ネットワーク接続された機器間で、XML(eXtended Markup Language)形式で記述された定義ファイルを交換し、アドレッシング処理、ディスカバリ処理、サービス要求処理を経て相互認証を行なう。あるいは同一セグメント内での規定の機器情報を記述したパケットのブロードキャストすることによっても実現可能である。
ネットワーク上には、複数の情報処理装置が接続されている。情報処理装置の例として、DVDレコーダやHDレコーダのような、記録メディアを搭載し録画予約機能を備えたAV機器、あるいはコンパクトディスクなどの記録機能を持たない再生専用のAV機器、その他の情報処理装置が挙げられる。また、情報処理装置の他の例は、PDAやパーソナルコンピュータなどの計算機処理システムを挙げることができる。図1に示す例では、ネットワーク9を介して複数の情報処理装置1、2、3、4が接続されている。
A−1.情報処理装置及び情報処理コントローラ
情報処理装置1、2、3、4は、例えば各種のAV(Audio and Visual)機器やポータブル機器である(後述)。
図示の通り、情報処理装置1は、コンピュータ機能部として情報処理コントローラ11を備える。情報処理コントローラ11は、メインプロセッサ21−1、サブプロセッサ23−1、23−2、23−3、DMAC(ダイレクトメモリアクセスコントローラ)25−1、及びDC(ディスクコントローラ)27−1を備えている。情報処理コントローラ11は、ワンチップIC(集積回路)として構成することが望ましい。
メインプロセッサ21−1は、サブプロセッサ23−1、23−2、23−3によるプログラム実行(データ処理)のスケジュール管理と、情報処理コントローラ11(情報処理装置1)の全般的な管理とを行なう。但し、メインプロセッサ21−1内で管理を行なうためのプログラム以外のプログラムが動作するように構成することもできる。この場合、メインプロセッサ21−1はサブプロセッサとしても機能することになる。メインプロセッサ21−1は、LS(ローカル・ストレージ)22−1を備えている。
1つの情報処理コントローラに備わるサブプロセッサは1つでもよいが、望ましくは複数とする。図示の例では、複数の場合である。各サブプロセッサ23−1、23−2、23−3は、メインプロセッサ21−1の制御下で、並列的且つ独立にプログラムを実行し、データを処理する。さらに、場合によってメインプロセッサ21−1内のプログラムがサブプロセッサ23−1、23−2、23−3内のプログラムと連携して動作することもできる。各サブプロセッサ23−1、23−2、23−3も、それぞれLS(ローカルストレージ)24−1、24−2、24−3を備えている。
DMAC(直接メモリアクセスコントローラ)25−1は、情報処理コントローラ11に接続されたDRAM(ダイナミックRAM)などからなるメインメモリ26−1に格納されているプログラム及びデータにプロセッサの介在なしにアクセスするものである。また、DC(ディスクコントローラ)27−1は、情報処理コントローラ11に接続された外部記録部28−1、28−2へのアクセス動作を制御する。
外部記録部28−1、28−2は、固定ディスク(ハードディスク)、あるいはリムーバブルディスクのいずれの形態でもよい。また、リムーバブルディスクとして、MO(磁気ディスク)、CD±RW、DVD±RWなどの光ディスク、メモリディスク、SRAM(スタティックRAM)、ROMなど各種の記録メディアを用いることができる。DC27−1は、ディスクコントローラと称するが、要するに外部記録部コントローラである。図1に示すように、外部記録部28を複数接続できるように、情報処理コントローラ11を構成することができる。
メインプロセッサ21−1、各サブプロセッサ23−1、23−2、23−3、DMAC25−1、及びDC27−1は、バス29−1によって相互接続されている。
情報処理コントローラ11には、当該情報処理コントローラ11を搭載する情報処理装置1をネットワーク全体を通して一意に識別できる識別子が、情報処理装置IDとして割り当てられている。また、メインプロセッサ21−1及び各サブプロセッサ23−1、23−2、23−3に対しても同様に、それぞれを特定できる識別子が、メインプロセッサID及びサブプロセッサIDとして割り当てられる。
他の情報処理装置2、3、4も同様に構成されるので、ここでは説明を省略する。ここで、親番号が同一であるユニットは枝番号が異なっていても、特に断りがない限り同じ働きをするものとする。また、以下の説明において枝番号が省略されている場合には、枝番号の違いによる差異を生じないものとする。
A−2.各サブプロセッサからメインメモリへのアクセス
上述したように、1つの情報処理コントローラ内の各サブプロセッサ23は、独立にプログラムを実行し、データを処理するが、異なるサブプロセッサがメインメモリ26内の同一領域に対して同時に読み出し又は書き込みを行なった場合には、データの不整合を生じ得る。そこで、サブプロセッサ23からメインメモリ26へのアクセスは、以下のような手順によって行なう。
図2(A)には、メインメモリ26内のロケーションを示している。同図に示すように、メインメモリ26は複数のアドレスを指定できるメモリロケーションによって構成され、各メモリロケーションに対してデータの状態を示す情報を格納するための追加セグメントが割り振られる。追加セグメントは、F/Eビット、サブプロセッサID及びLSアドレス(ローカル・ストレージアドレス)を含むものとされる。また、各メモリロケーションには、後述のアクセス・キーも割り振られる。F/Eビットは、以下のように定義される。
F/Eビット=0は、サブプロセッサ23によって読み出されている処理中のデータ、又は空き状態であるため最新データではない無効データであり、読み出し不可であることを示す。また、F/Eビット=0は、当該メモリ・ロケーションにデータ書き込み可能であることを示し、書き込み後に1に設定される。
F/Eビット=1は、当該メモリロケーションのデータがサブプロセッサ23によって読み出されておらず、未処理の最新データであることを示す。当該メモリ・ロケーションのデータは読み出し可能であり、サブプロセッサ23によって読み出された後に0に設定される。また、F/Eビット=1は、当該メモリ・ロケーションがデータ書き込み不可であることを示す。
さらに、上記F/Eビット=0(読み出し不可/書き込み可)の状態において、当該メモリ・ロケーションについて読み出し予約を設定することは可能である。F/Eビット=0のメモリロケーションに対して読み出し予約を行なう場合には、サブプロセッサ23は、読み出し予約を行なうメモリロケーションの追加セグメントに、読み出し予約情報として当該サブプロセッサ23のサブプロセッサID及びLSアドレスを書き込む。
その後、データ書き込み側のサブプロセッサ23により、読み出し予約されたメモリ・ロケーションにデータが書き込まれ、F/Eビット=1(読み出し可/書き込み不可)に設定されたとき、あらかじめ読み出し予約情報として追加セグメントに書き込まれたサブプロセッサID及びLSアドレスに読み出される。
複数のサブプロセッサによってデータを多段階に処理する必要がある場合、このように各メモリロケーションのデータの読み出し/書き込みを制御することにより、前段階の処理を行なうサブプロセッサ23が処理済みのデータをメインメモリ26上の所定のアドレスに書き込んだ後に即座に、後段階の処理を行なう別のサブプロセッサ23が前処理後のデータを読み出すことが可能となる。
また、図2(B)には、各サブプロセッサ23内のLS24におけるメモリロケーションを示している。同図に示すように、各サブプロセッサ23内のLS24も、複数のアドレスを指定できるメモリロケーションによって構成される。各メモリロケーションに対しては、同様に追加セグメントが割り振られる。追加セグメントは、ビジービットを含むものとされる。
サブプロセッサ23がメインメモリ26内のデータを自身のLS24のメモリロケーションに読み出すときには、対応するビジービットを1に設定して予約する。ビジービットが1であるメモリロケーションには、他のデータは格納することができない。LS24のメモリロケーションに読み出し後、ビジービットは0になり、任意の目的に使用できるようになる。
図2(A)に示すように、さらに、各情報処理コントローラと接続されたメインメモリ26には、メインメモリ26内の領域を画定する複数のサンドボックスが含まれる。メインメモリ26は、複数のメモリロケーションから構成されるが、サンドボックスは、これらのメモリロケーションの集合である。各サンドボックスは、サブプロセッサ23毎に割り当てられ、該当するサブプロセッサが排他的に使用することができる。すなわち、各々のサブプロセッサ23は、自身に割り当てられたサンドボックスを使用できるが、この領域を超えてデータのアクセスを行なうことはできない。
さらに、メインメモリ26の排他的な制御を実現するために、図2(C)に示すようなキー管理テーブルが用いられる。キー管理テーブルは、情報処理コントローラ内のSRAMのような比較的高速のメモリに格納され、DMAC25と関連付けられる。キー管理テーブル内の各エントリには、サブプロセッサID、サブプロセッサ・キー及びキーマスクが含まれる。
サブプロセッサ23がメインメモリ26を使用する際のプロセスは、以下の通りである。まず、サブプロセッサ23はDMAC25に、読み出し又は書き込みのコマンドを出力する。このコマンドには、自身のサブプロセッサIDと、使用要求先であるメインメモリ26のアドレスが含まれる。
DMAC25は、このコマンドを実行する前にキー管理テーブルを参照し、使用要求元のサブプロセッサのサブプロセッサキーを調べる。次に、DMAC25は、調べた使用要求元のサブプロセッサキーと、使用要求先であるメインメモリ26内の図2(A)に示したメモリロケーションに割り振られたアクセスキーとを比較して、2つのキーが一致した場合にのみ、上記のコマンドを実行する。
図2(C)に示したキー管理テーブル上のキーマスクは、その任意のビットが1になることによって、そのキーマスクに関連付けられたサブプロセッサキーの対応するビットが0又は1になることができる。
例えば、サブプロセッサキーが1010であるとする。通常、このサブプロセッサキーによって1010のアクセスキーを持つサンドボックスへのアクセスだけが可能になる。しかし、このサブプロセッサキーと関連付けられたキーマスクが0001に設定されている場合には、キーマスクのビットが1に設定された桁のみにつき、サブプロセッサキーとアクセスキーとの一致判定がマスクされ、このサブプロセッサキー1010によってアクセスキーが1010又は1011のいずれかであるアクセスキーを持つサンドボックスへのアクセスが可能となる。
以上のようにして、メインメモリ26のサンドボックスの排他性が実現される。すなわち、1つの情報処理コントローラ内に配置された複数のサブプロセッサによってデータを多段階に処理する必要がある場合、前段階の処理を行なうサブプロセッサと、後段階の処理を行なうサブプロセッサのみが、メインメモリ26の所定アドレスにアクセスできるようになり、データを保護することができる。
このようなメモリの排他制御は、例えば以下のように使用することができる。まず、情報処理装置の起動直後においては、キーマスクの値はすべてゼロである。メインプロセッサ内のプログラムが実行され、サブプロセッサ内のプログラムと連携動作するものとする。第1のサブプロセッサにより出力された処理結果データを一旦メインメモリに格納し、第2のサブプロセッサに入力したいときには、該当するメインメモリ領域は、当然どちらのサブプロセッサからもアクセス可能である必要がある。このような場合に、メインプロセッサ内のプログラムは、キーマスクの値を適切に変更し、複数のサブプロセッサからアクセスできるメインメモリ領域を設けることにより、サブプロセッサによる多段階的の処理を可能にする。より具体的には、他の情報処理装置からのデータ→第1のサブプロセッサによる処理→第1のメインメモリ領域→第2のサブプロセッサによる処理→第2のメインメモリ領域、という手順で多段階処理が行なわれるときには、以下のような設定のままでは、第2のサブプロセッサは第1のメインメモリ領域にアクセスすることができない。
第1のサブプロセッサのサブプロセッサ・キー:0100、
第1のメインメモリ領域のアクセス・キー :0100、
第2のサブプロセッサのサブプロセッサ・キー:0101、
第2のメインメモリ領域のアクセス・キー :0101
そこで、第2のサブプロセッサのキーマスクを0001にすることにより、第2のサブプロセッサによる第1のメインメモリ領域へのアクセスを可能にすることができる。
A−3.ソフトウェアセルの生成及び構成
図1のネットワークシステムでは、情報処理装置1、2、3、4間での分散処理のために、情報処理装置1、2、3、4間でソフトウェアセルが伝送される。すなわち、ある情報処理装置内の情報処理コントローラに含まれるメインプロセッサ21は、コマンド、プログラム及びデータを含むソフトウェアセルを生成し、ネットワーク9を介して他の情報処理装置に送信することによって、処理を分散することができる。
図3には、ソフトウェアセルの構成の一例を示している。図示のソフトウェアセルは、送信元ID、送信先ID、応答先ID、セルインターフェース、DMAコマンド、プログラム、及びデータによって構成される。
送信元IDには、ソフトウェアセルの送信元である情報処理装置のネットワークアドレス及び当該情報処理装置内の情報処理コントローラの情報処理装置ID、さらに、当該情報処理装置内の情報処理コントローラが備えるメインプロセッサ21及び各サブプロセッサ23の識別子(メインプロセッサID及びサブプロセッサID)が含まれる。
送信先ID及び応答先IDには、ソフトウェアセルの送信先である情報処理装置、及びソフトウェアセルの実行結果の応答先である情報処理装置についての同じ情報がそれぞれ含まれる。
セルインターフェースは、ソフトウェアセルの利用に必要な情報であり、グローバルID、必要なサブプロセッサの情報、サンドボックスサイズ、及び前回のソフトウェアセルIDで構成される。
グローバルIDは、ネットワーク全体を通して当該のソフトウェアセルを一意的に識別できるものであり、送信元IDと、ソフトウェアセルの作成又は送信の日時(日付及び時刻)に基づいて作成される。
必要なサブプロセッサの情報は、当該ソフトウェアセルの実行に必要なサブプロセッサの数が設定される。サンドボックスサイズは、当該ソフトウェアセルの実行に必要なメインメモリ26内及びサブプロセッサ23のLS24内のメモリ量が設定される。
前回のソフトウェアセルIDは、ストリーミングデータなどのシーケンシャルな実行を要求する1グループのソフトウェアセル内の、前回のソフトウェアセルの識別子である。
ソフトウェアセルの実行セクションは、DMAコマンド、プログラム及びデータで構成される。DMAコマンドには、プログラムの起動に必要な一連のDMAコマンドが含まれ、プログラムには、サブプロセッサ23によって実行されるサブプロセッサプログラムが含まれる。ここでのデータは、このサブプロセッサプログラムを含むプログラムによって処理されるデータである。
さらに、DMAコマンドには、ロードコマンド、キックコマンド、機能プログラム実行コマンド、ステータス要求コマンド、及びステータス返信コマンドが含まれる。
ロードコマンドは、メインメモリ26内の情報をサブプロセッサ23内のLS24にロードするコマンドであり、ロードコマンド自体の他に、メインメモリアドレス、サブプロセッサID及びLSアドレスを含む。メインメモリアドレスは、情報のロード元であるメインメモリ26内の所定領域のアドレスを示す。サブプロセッサID及びLSアドレスは、情報のロード先であるサブプロセッサ23の識別子及びLS24のアドレスを示す。
キックコマンドは、プログラムの実行を開始するコマンドであり、キックコマンド自体の他に、サブプロセッサID及びプログラムカウンタを含む。サブプロセッサIDは、キック対象のサブプロセッサ23を識別し、プログラムカウンタは、プログラム実行用プログラムカウンタのためのアドレスを与える。
機能プログラム実行コマンドは、ある情報処理装置が他の情報処理装置に対して、機能プログラムの実行を要求するコマンドである(後述)。機能プログラム実行コマンドを受信した情報処理装置内の情報処理コントローラは、機能プログラムID(後述)によって、起動すべき機能プログラムを識別する。
ステータス要求コマンドは、送信先IDで示される情報処理装置の現在の動作状態(状況)に関する装置情報を、応答先IDで示される情報処理装置宛に送信要求するコマンドである。機能プログラムについては後述するが、図6に示す情報処理コントローラのメインメモリ26が記憶するソフトウェアの構成図において機能プログラムにカテゴライズされるプログラムである。機能プログラムは、メインメモリ26にロードされ、メインプロセッサ21により実行される。
ステータス返信コマンドは、上記のステータス要求コマンドを受信した情報処理装置が、自身の装置情報を当該ステータス要求コマンドに含まれる応答先IDで示される情報処理装置に応答するコマンドである。ステータス返信コマンドは、実行セクションのデータ領域に装置情報を格納する。
図4には、DMAコマンドがステータス返信コマンドである場合におけるソフトウェアセルのデータ領域の構造を示している。
情報処理装置IDは、情報処理コントローラを備える情報処理装置を識別するための識別子であり、ステータス返信コマンドを送信する情報処理装置のIDを示す。情報処理装置IDは、電源投入時に、その情報処理装置内の情報処理コントローラに含まれるメインプロセッサ21によって、電源投入時の日時、情報処理装置のネットワークアドレス及び情報処理装置内の情報処理コントローラに含まれるサブプロセッサ23の数などに基づいて生成される。
情報処理装置種別IDには、当該情報処理装置の特徴を表す値が含まれる。ここで言う情報処理装置の特徴とは、例えば、ハードディスクレコーダ(後述)、PDA(Personal Digital Assistants)、ポータブルCD(Compact Disc)プレーヤなどである。また、情報処理装置種別IDは、映像音声記録、映像音声再生など、情報処理装置が持つ機能を表すものであってもよい、情報処理装置の特徴や機能を表す値はあらかじめ決められているものとし、情報処理装置種別IDを呼び出すことにより当該情報処理装置の特徴や機能を把握することが可能である。
MS(マスター/スレーブ)ステータスは、後述するように情報処理装置がマスター装置又はスレーブ装置のいずれで動作しているかを表すもので、これが0に設定されている場合にはマスター装置として動作していることを示し、1に設定されている場合にはスレーブ装置として動作していることを示す。
メインプロセッサ動作周波数は、情報処理コントローラ内のメインプロセッサ21の動作周波数を表す。メインプロセッサ使用率は、メインプロセッサ21で現在動作しているすべてのプログラムについての、メインプロセッサ21での使用率を表す。メインプロセッサ使用率は、対象メインプロセッサの全処理能力に対する使用中の処理能力の比率を表した値で、例えばプロセッサ処理能力評価のための単位であるMIPS[Million Instructions Per Second]を単位として算出され、又は単位時間当りのプロセッサ使用時間に基づいて算出される。後述のサブプロセッサ使用率についても同様である。
サブプロセッサ数は、当該の情報処理コントローラが備えるサブプロセッサ23の数を表す。サブプロセッサIDは、当該の情報処理コントローラ内の各サブプロセッサ23を識別するための識別子である。
サブプロセッサステータスは、各サブプロセッサ23の状態を表すものであり、unused、reserved,busyなどの状態がある。unusedは、当該サブプロセッサが現在使用されてなく、使用の予約もされていないことを示す。reservedは、現在は使用されていないが、予約されている状態を示す。busyは、現在使用中であることを示す。
サブプロセッサ使用率は、当該のサブプロセッサで現在実行している、又は当該のサブプロセッサに実行が予約されているプログラムについての、当該サブプロセッサでの使用率を表す。すなわち、サブプロセッサ使用率は、サブプロセッサステータスがbusyである場合には、現在の使用率を示し、サブプロセッサステータスがreservedである場合には、後に使用される予定の推定使用率を示す。
サブプロセッサID、サブプロセッサステータス及びサブプロセッサ使用率は、1つのサブプロセッサ23に対して一組設定され、1つの情報処理コントローラ内のサブプロセッサ23に対応する組数が設定される。
メインメモリ総容量及びメインメモリ使用量は、それぞれ、当該の情報処理コントローラに接続されているメインメモリ26の総容量及び現在使用中の容量を表す。
外部記録部数は、当該の情報処理コントローラに接続されている外部記録部28の数を表す。外部記録部IDは、当該の情報処理コントローラに接続されている外部記録部28を一意的に識別する情報である。外部記録部種別IDは、当該の外部記録部の種類(例えば、ハードディスク、CD±RW、DVD±RW、メモリディスク、SRAM、ROMなど)を表す。
外部記録部総容量及び外部記録部使用量は、それぞれ外部記録部IDによって識別される外部記録部28の総容量及び現在使用中の容量を表す。
外部記録部ID、外部記録部種別ID、外部記録部総容量及び外部記録部使用量は、1つの外部記録部28に対して1組設定されるものであり、当該情報処理コントローラに接続されている外部記録部28の数の組数だけ設定される。すなわち、1つの情報処理コントローラに複数の外部記録部が接続されている場合、それぞれの外部記録部には異なる外部記録部IDが割り当てられ、外部記録部種別ID、外部記録部総容量及び外部記録部使用量も別々に管理される。
A−4ソフトウェアセルの実行
ある情報処理装置内の情報処理コントローラに含まれるメインプロセッサ21は、上述したような構成のソフトウェアセルを生成し、ネットワーク9を介して他の情報処理装置及び当該装置内の情報処理コントローラに送信する。送信元の情報処理装置、送信先の情報処理装置、応答先の情報処理装置、及び各装置内の情報処理コントローラは、それぞれ、上記の送信元ID、送信先ID及び応答先IDによって識別される。
ソフトウェアセルを受信した情報処理装置内の情報処理コントローラに含まれるメインプロセッサ21は、そのソフトウェアセルをメインメモリ26に格納する。さらに、送信先のメインプロセッサ21は、ソフトウェアセルを読み出し、それに含まれるDMAコマンドを処理する。
具体的には、送信先のメインプロセッサ21は、まず、ロードコマンドを実行する。これによって、ロードコマンドで指示されたメインメモリアドレスから、ロードコマンドに含まれるサブプロセッサID及びLSアドレスで特定されるサブプロセッサ内のLS24の所定領域に情報がロードされる。ここでロードされる情報は、受信したソフトウェアセルに含まれるサブプロセッサプログラム又はデータ、あるいはその他の指示されたデータである。
次に、メインプロセッサ21は、キックコマンドを、これに含まれるサブプロセッサIDで指示されたサブプロセッサに、同様にキックコマンドに含まれるプログラムカウンタとともに出力する。
指示されたサブプロセッサは、そのキックコマンド及びプログラムカウンタに従って、サブプロセッサプログラムを実行する。そして、実行結果をメインメモリ26に格納した後、実行を完了したことをメインプロセッサ21に通知する。
なお、送信先の情報処理装置内の情報処理コントローラにおいてソフトウェアセルを実行するプロセッサはサブプロセッサ23に限定されるものではなく、メインプロセッサ21がソフトウェアセルに含まれる機能プログラムなどのメインメモリ用プログラムを実行するように指定することも可能である。
この場合には、送信元の情報処理装置は、送信先の情報処理装置宛に、サブプロセッサプログラムの代わりに、メインメモリ用プログラム及びそのメインメモリ用プログラムによって処理されるデータを含み、DMAコマンドがロードコマンドであるソフトウェアセルを送信し、メインメモリ26にメインメモリ用プログラム及びそれによって処理されるデータを記憶させる。
次に、送信元の情報処理装置は、送信先の情報処理装置宛てに、送信先の情報処理装置内の情報処理コントローラについてのメインプロセッサID、メインメモリ・アドレス、メインメモリ用プログラムを識別するための後述の機能プログラムIDなどの識別子、及びプログラムカウンタを含み、DMAコマンドがキックコマンド又は機能プログラム実行コマンドであるソフトウェアセルを送信し、メインプロセッサ21に当該メインメモリ用プログラムを実行させる。
以上のように、本実施形態に係るネットワークシステムでは、送信元の情報処理装置は、サブプロセッサプログラム又はメインメモリ用プログラムをソフトウェアセルによって送信先の情報処理装置に送信するとともに、当該サブプロセッサプログラムを送信先の情報処理装置内の情報処理コントローラに含まれるサブプロセッサ23にロードさせ、当該サブプロセッサプログラム又は当該メインメモリ用プログラムを送信先の情報処理装置に実行させることができる。
送信先の情報処理装置内の情報処理コントローラでは、受信したソフトウェアセルに含まれるプログラムがサブプロセッサプログラムである場合には、当該サブプロセッサプログラムを指定されたサブプロセッサにロードさせる。そして、ソフトウェアセルに含まれるサブプロセッサプログラム又はメインメモリ用プログラムを実行させる。
したがって、ユーザが送信先の情報処理装置を操作しなくても、当該サブプロセッサプログラム又は当該メインメモリ用プログラムを送信先の情報処理装置内の情報処理コントローラにおいて自動的に実行させることができる。
このようにして情報処理装置は、自装置内の情報処理コントローラがサブプロセッサプログラム又は機能プログラムなどのメインメモリ用プログラムを備えていない場合には、ネットワークに接続された他の情報処理装置からそれらを取得することができる。さらに、各サブプロセッサ間ではDMA方式によりデータ転送を行ない、また上述したサンドボックスを使用することにより、1つの情報処理コントローラ内でデータを多段階に処理する必要がある場合でも、高速且つ高セキュリティに処理を実行することができる。
A−5.ネットワークシステムとしての分散処理
図5には、複数の情報処理装置が仮想的な1台の情報処理装置として動作している様子を示している。ソフトウェアセルの使用による分散処理の結果、同図の上段に示すように、ネットワーク9に接続されている複数の情報処理装置1、2、3、4は、同図の下段に示すように、仮想的な1台の情報処理装置7として動作する。但し、このような仮想的な動作を実現するためには、以下のような構成によって、以下のような処理が実行される必要がある。
A−6.システムのソフトウェア構成とプログラムのロード
図6には、個々の情報処理コントローラのメインメモリ26が記憶するソフトウェアの構成を示している。これらのソフトウェア(プログラム)は、情報処理装置に電源が投入される前に、当該の情報処理コントローラに接続される外部記録部28に記録されているものである。各プログラムは、機能又は特徴により、制御プログラム、機能プログラム及びデバイスドライバに分類される。
制御プログラムは、各情報処理コントローラが同じものを備え、各情報処理コントローラのメインプロセッサ21が実行するもので、後述のMS(マスター/スレーブ)マネージャ及び能力交換プログラムを含む。
機能プログラムは、メインプロセッサ21が実行するもので、記録用、再生用、素材検索用など、情報処理コントローラ毎に情報処理装置に応じたものが備えられる。
デバイスドライバは、情報処理コントローラ(情報処理装置)の入出力(送受信)用で、放送受信、モニタ出力、ビットストリーム入出力、ネットワーク入出力など、情報処理コントローラ毎に情報処理装置に応じたものが備えられる。
ケーブルの差し込みなどによって情報処理装置が物理的にネットワーク9に接続された状態で、情報処理装置に主電源が投入され、情報処理装置が電気的・機能的にもネットワーク9に接続されると、その情報処理装置の情報処理コントローラのメインプロセッサ21は、制御プログラムに属する各プログラム、及びデバイスドライバに属する各プログラムを、メインメモリ26にロードする。
プログラムのロード手順としては、メインプロセッサ21は、まず、DC27に読み出し命令を実行させることによって、外部記録部28からプログラムを読み出し、次に、DMAC25に書き込み命令を実行させることによって、そのプログラムをメインメモリ26に書き込む。
機能プログラムに属する各プログラムについては、必要なときに必要なプログラムだけをメモリにロードするように構成してもよく、あるいは他のカテゴリに属するプログラムと同様に、主電源投入直後に各プログラムをロードするように構成してもよい。
機能プログラムに属する各プログラムは、ネットワークに接続されたすべての情報処理装置の外部記録部28に記録されている必要はなく、いずれか1つの情報処理装置の外部記録部28に記録されていれば、前述の方法によって他の情報処理装置からロードすることができるので、結果的に図5の下段に示すように、仮想的な1台の情報処理装置7として機能プログラムを実行することができる。
ここで、前述したようにメインプロセッサ21によって処理される機能プログラムは、サブプロセッサ23によって処理されるサブプロセッサプログラムと連携動作する場合がある。そこでメインプロセッサ21が外部記録部28から機能プログラムを読み出し、メインメモリ26に書き込む際に対象となる機能プログラムと連携動作するサブプロセッサプログラムが存在する場合には、当該サブプロセッサプログラムも併せて同じメインメモリ26に書き込むものとする。この場合、連携動作するサブプロセッサプログラムは1個である場合もあるし、複数個であることもあり得る。複数個である場合には、すべての連携動作するサブプロセッサプログラムをメインメモリ26に書き込むことになる。メインメモリ26に書き込まれたサブプロセッサプログラムはその後、サブプロセッサ23内のLS24に書き込まれ、メインプロセッサ21によって処理される機能プログラムと連携動作する。
そして、サブプロセッサプログラムにもサブプロセッサプログラムIDが割り当てられ、これによりサブプロセッサプログラムを一意的に識別可能である。割り当てられるサブプロセッサプログラムIDは、連携動作する相手となる機能プログラムの機能プログラムIDと関連性のある識別子、例えば機能プログラムIDを親番号とした上で最後尾に枝番号を付加させたものなどであることもあり得るし、連携動作する相手となる機能プログラムの機能プログラムIDとは関連性のない識別子であってもよい。いずれにしても機能プログラムとサブプロセッサプログラムが連携動作する場合には、両者とも相手の識別子であるプログラムIDを自プログラム内に互いに記憶しておく必要がある。機能プログラムが複数個のサブプロセッサプログラムと連携動作する場合にも、当該機能プログラムは複数個あるすべてのサブプロセッサプログラムのサブプロセッサプログラムIDを記憶しておくことになる。
図3のソフトウェアセルに示したように、機能プログラムには、プログラム毎にプログラムを一意的に識別できる識別子が機能プログラムIDとして割り当てられる。機能プログラムIDは、機能プログラムの作成の段階で、作成日時や情報処理装置IDなどから決定される。
メインプロセッサ21は、自身が動作する情報処理装置の装置情報(動作状態に関する情報)を格納するための領域をメインメモリ26に確保し、当該情報を自装置の装置情報テーブルとして記録する。ここで言う装置情報は、図4に示したステータス返信コマンドのデータ領域における情報処理装置ID以下の各情報である。
A−7.システムにおけるマスター/スレーブの決定
上述したネットワークシステムでは、ある情報処理装置への主電源投入時、その情報処理装置の情報処理コントローラのメインプロセッサ21は、マスター/スレーブマネージャ(以下、MSマネージャ)をメインメモリ26にロードし、実行する。
MSマネージャは、自身が動作する情報処理装置がネットワーク9に接続されていることを検知すると、同じネットワーク9に接続されている他の情報処理装置の存在を確認する。ここでの「接続」又は「存在」は、上述したように、情報処理装置が物理的にネットワーク9に接続されているだけでなく、電気的・機能的にもネットワーク9に接続されていることを示す。
また、自身が動作する情報処理装置を自装置、他の情報処理装置を他装置と称する。当該装置も、当該情報処理装置を示すものとする。
MSマネージャが同じネットワーク9に接続されている他の情報処理装置の存在を確認する方法について以下に説明する。
MSマネージャは、DMAコマンドがステータス要求コマンドであり、送信元ID及び応答先IDが当該情報処理装置で、送信先IDを特定しないソフトウェアセルを生成し、当該情報処理装置が接続されたネットワーク上に送信し、ネットワーク接続確認用のタイマーを設定する。タイマーのタイムアウト時間は、例えば10分である。
当該ネットワークシステム上に他の情報処理装置が接続されている場合、その他装置は、上記ステータス要求コマンドのソフトウェアセルを受信し、上記応答先IDで特定されるステータス要求コマンドを発行した情報処理装置に対して、DMAコマンドがステータス返信コマンドで、且つデータとして自身(その他装置)の装置情報を含むソフトウェアセルを送信する。このステータス返信コマンドのソフトウェアセルには、少なくとも当該他装置を特定する情報(情報処理装置ID、メインプロセッサに関する情報、サブプロセッサに関する情報など)、及び当該他装置のMSステータスが含まれる。
ステータス要求コマンドを発行した情報処理装置のMSマネージャは、上記ネットワーク接続確認用のタイマーがタイムアウトするまで、当該ネットワーク上の他装置から送信されるステータス返信コマンドのソフトウェアセルの受信を監視する。その結果、MSステータス=0(マスター装置)を示すステータス返信コマンドが受信された場合には、自装置の装置情報テーブルにおけるMSステータスを1に設定する。これによって、当該装置はスレーブ装置となる。
一方、上記ネットワーク接続確認用のタイマーがタイムアウトするまでの間にステータス返信コマンドがまったく受信されなかった場合、又はMSステータス=0(マスター装置)を示すステータス返信コマンドが受信されなかった場合には、自装置の装置情報テーブルにおけるMSステータスを0に設定する。これによって、当該装置はマスター装置となる。
すなわち、いずれの装置もネットワーク9に接続されていない状態、又はネットワーク9上にマスター装置が存在しない状態において、新たな情報処理装置がネットワーク9に接続されると、当該装置は自動的にマスター装置として設定される。一方、ネットワーク9上に既にマスター装置が存在する状態において、新たな情報処理装置がネットワーク9に接続されると、当該装置は自動的にスレーブ装置として設定される。
マスター装置及びスレーブ装置のいずれについても、MSマネージャは、定期的にステータス要求コマンドをネットワーク9上の他装置に送信してステータス情報を照会することにより、他装置の状況を監視する。この結果、ネットワーク9に接続されている情報処理装置の主電源が遮断され、又はネットワーク9から情報処理装置が切り離されることにより、あらかじめ判定用に設定された所定期間内に特定の他装置からステータス返信コマンドが返信されなかった場合や、ネットワーク9に新たな情報処理装置が接続された場合など、ネットワーク9の接続状態に変化があった場合には、その情報を後述の能力交換プログラムに通知する。
A−8.マスター装置及びスレーブ装置における装置情報の取得
メインプロセッサ21は、MSマネージャから、ネットワーク9に接続された他の情報処理装置の照会及び自装置のMSステータスの設定完了の通知を受けると、能力交換プログラムを実行する。
能力交換プログラムは、自装置がマスター装置である場合には、ネットワーク9に接続されている他のすべての情報処理装置についての装置情報、すなわち各スレーブ装置の装置情報を取得する。
他装置の装置情報の取得は、上述したように、DMAコマンドがステータス要求コマンドであるソフトウェアセルを生成して他装置に送信し、その後、DMAコマンドがステータス返信コマンドで、且つデータとして他装置の装置情報を含むソフトウェアセルを他装置から受信することによって可能である。
能力交換プログラムは、マスター装置である自装置の装置情報テーブルと同様に、ネットワーク9に接続されている他のすべての装置(各スレーブ装置)についての装置情報を格納するための領域を自装置のメインメモリ26に確保し、これら情報を他装置(スレーブ装置)の装置情報テーブルとして記録する。すなわち、マスター装置のメインメモリ26には、自装置を含むネットワーク9に接続されているすべての情報処理装置の装置情報が装置情報テーブルとして記録される。
一方、能力交換プログラムは、自装置がスレーブ装置である場合には、ネットワーク9に接続されている他のすべての装置についての装置情報、すなわちマスター装置及び自装置以外の各スレーブ装置の装置情報を取得し、これら装置情報に含まれる情報処理装置ID及びMSステータスを、自装置のメインメモリ26に記録する。すなわち、スレーブ装置のメインメモリ26には、自装置の装置情報が、装置情報テーブルとして記録されるとともに、自装置以外のネットワーク9に接続されているマスター装置及び各スレーブ装置についての情報処理装置ID及びMSステータスが、別の装置情報テーブルとして記録される。
また、マスター装置及びスレーブ装置のいずれについても、能力交換プログラムは、上記のようにMSマネージャから、新たにネットワーク9に情報処理装置が接続されたことが通知されたときには、その情報処理装置の装置情報を取得し、上述したようにメインメモリ26に記録する。
なお、MSマネージャ及び能力交換プログラムは、メインプロセッサ21で実行されることに限らず、いずれかのサブプロセッサ23で実行されてもよい。また、MSマネージャ及び能力交換プログラムは、情報処理装置の主電源が投入されている間は常時動作する常駐プログラムであることが望ましい。
A−9.情報処理装置がネットワークから切断された場合
マスター装置及びスレーブ装置のいずれについても、能力交換プログラムは、上記のようにMSマネージャから、ネットワーク9に接続されている情報処理装置の主電源が遮断され、又はネットワーク9から情報処理装置が切り離されたことが通知されたときには、その情報処理装置の装置情報テーブルを自装置のメインメモリ26から削除する。
さらに、このようにネットワーク9から切断された情報処理装置がマスター装置である場合には、以下のような方法によって、新たにマスター装置が決定される。
例えば、ネットワーク9から切断されていない情報処理装置は、それぞれ、自装置及び他装置の情報処理装置IDを数値に置き換え、自装置の情報処理装置IDを他装置の情報処理装置IDと比較し、自装置の情報処理装置IDがネットワーク9から切断されていない情報処理装置中で最小である場合、そのスレーブ装置は、マスター装置に移行し、MSステータスを0に設定し、マスター装置として、上述したように、ネットワーク9に接続されている他のすべての情報処理装置(各スレーブ装置)から装置情報を取得して、メインメモリ26に記録する。
A−10.装置情報に基づく分散処理
図5の下段に示したようにネットワーク9に接続されている複数の情報処理装置1、2、3、4を仮想的な1台の情報処理装置7として動作させるためには、マスター装置がユーザの操作及びスレーブ装置の動作状態を把握する必要がある。
図7には、4台の情報処理装置が仮想的な1台の情報処理装置7として動作する様子を示している。図示の例では、情報処理装置1がマスター装置、情報処理装置2、3、4がスレーブ装置A、B、Cとしてそれぞれ動作しているものとする。
ユーザがネットワーク9に接続されている情報処理装置を操作した場合、操作対象がマスター装置1であれば、その操作情報はマスター装置1において直接把握される。また、操作対象がスレーブ装置であれば、その操作情報は操作されたスレーブ装置からマスター装置1に送信される。すなわち、ユーザの操作対象がマスター装置1とスレーブ装置のいずれであるかにかかわらず、その操作情報は常にマスター装置1において把握される。操作情報の送信は、例えば、DMAコマンドが操作情報送信コマンドであるソフトウェアセルによって行なわれる。
そして、マスター装置1内の情報処理コントローラ11に含まれるメインプロセッサ21−1は、その操作情報に従って、実行する機能プログラムを選択する。その際、必要であれば、マスター装置1内の情報処理コントローラ11に含まれるメインプロセッサ21−1は、上記の方法によって自装置の外部記録部28−1、28−2からメインメモリ26−1に機能プログラムをロードするが、他の情報処理装置(スレーブ装置)がマスター装置1に機能プログラムを送信してもよい。
機能プログラムには、その実行単位毎に必要となる、情報処理装置種別ID、メインプロセッサ又はサブプロセッサの処理能力、メインメモリ使用量、外部記録部に関する条件などの装置に関する要求スペック(図4を参照のこと)が規定されている。
マスター装置1内の情報処理コントローラ11に含まれるメインプロセッサ21−1は、各機能プログラムについて必要となる上記の要求スペックを読み出す。また、あらかじめ能力交換プログラムによってメインメモリ26−1に記録された装置情報テーブルを参照し、各情報処理装置の装置情報を読み出す。ここでの装置情報は、図4に示した情報処理装置ID以下の各情報を示し、メインプロセッサ、サブプロセッサ、メインメモリ及び外部記録部に関する情報である。
マスター装置1内の情報処理コントローラ11に含まれるメインプロセッサ21−1は、ネットワーク9上に接続された各情報処理装置の上記装置情報と、機能プログラム実行に必要となる上記要求スペックとを順次比較する。
例えば、機能プログラムが録画機能を必要とする場合には、情報処理装置種別IDに基づいて、録画機能を有する情報処理装置のみを特定して抽出する。さらに、機能プログラムを実行するために必要なメインプロセッサ又はサブプロセッサの処理能力、メインメモリ使用量、外部記録部に関する条件を確保できるスレーブ装置を、実行要求候補装置として特定する。ここで、複数の実行要求候補装置が特定された場合には、当該候補装置から1つの実行要求候補装置を特定して選択する。
実行要求するスレーブ装置が特定されたら、マスター装置1内の情報処理コントローラ11に含まれるメインプロセッサ21−1は、その特定されたスレーブ装置について、自装置内の情報処理コントローラ11に含まれるメインメモリ26−1に記録されている当該スレーブ装置の装置情報テーブルを更新する。
さらに、マスター装置1内の情報処理コントローラ11に含まれるメインプロセッサ21−1は、DMAコマンドが機能プログラム実行コマンドであるソフトウェアセルを生成し、当該ソフトウェアセルのセルインターフェースに、当該機能プログラムに関する必要なサブプロセッサの情報及びサンドボックスサイズ(図3を参照のこと)を設定し、上記実行要求されるスレーブ装置に対して送信する。
機能プログラムの実行を要求されたスレーブ装置は、その機能プログラムを実行するとともに、自装置の装置情報テーブルを更新する。その際、必要であれば、スレーブ装置内の情報処理コントローラに含まれるメインプロセッサ21は、上記の方法によって自装置の外部記録部28からメインメモリ26に機能プログラム及び当該機能プログラムと連携動作するサブプロセッサプログラムをロードする。
機能プログラムの実行を要求されたスレーブ装置の外部記録部28に必要な機能プログラム又は当該機能プログラムと連携動作するサブプロセッサプログラムが記録されていない場合には、他の情報処理装置が当該機能プログラム又はサブプロセッサプログラムをその機能プログラム実行要求先スレーブ装置に送信するように、システムを構成すればよい。
サブプロセッサプログラムについては、前述のロードコマンド及びキックコマンドを利用して他の情報処理装置に実行させることもできる。
機能プログラムの実行終了後、機能プログラムを実行したスレーブ装置内の情報処理コントローラに含まれるメインプロセッサ21は、終了通知をマスター装置1内の情報処理コントローラ11に含まれるメインプロセッサ21−1に送信するとともに、自装置の装置情報テーブルを更新する。マスター装置1内の情報処理コントローラ11に含まれるメインプロセッサ21−1は、その終了通知を受信して、機能プログラムを実行したスレーブ装置の装置情報テーブルを更新する。
マスター装置1内の情報処理コントローラ11に含まれるメインプロセッサ21−1は、自装置及び他装置の装置情報テーブルの参照結果から、当該の機能プログラムを実行することができる情報処理装置として、自身を選択する場合もあり得る。その場合には、マスター装置1が当該の機能プログラムを実行する。
図7に示した例で、ユーザがスレーブ装置A(情報処理装置2)を操作し、当該操作に応じた機能プログラムを別のスレーブ装置B(情報処理装置3)が実行する場合の分散処理について、図8を参照しながら説明する。
図8に示す例では、ユーザがスレーブ装置Aを操作することにより、スレーブ装置Aを含むネットワークシステム全体の分散処理が開始し、まず、スレーブ装置Aは、その操作情報をマスター装置1に送信する(ステップ81)。
マスター装置1は、その操作情報を受信し(ステップ72)、さらに自装置のメインメモリ26−1に記録されている自装置及び他装置の装置情報テーブルから各情報処理装置の動作状態を調べ、受信した操作情報に応じた機能プログラムを実行することができる情報処理装置を選択する(ステップ73)。図示の例では、スレーブ装置Bが選択される場合を示している。
次に、マスター装置1は、その選択したスレーブ装置Bに対して機能プログラムの実行を要求する(ステップ74)。
スレーブ装置Bは、その実行要求を受信し(ステップ95)、さらに、実行要求された機能プログラムを実行する(ステップ96)。
以上のように、ユーザは、1台の情報処理装置のみを操作することによって、他の情報処理装置を操作することなく、複数の情報処理装置1、2、3、4を仮想的な1台の情報処理装置7として動作させることができる。
A−11.各情報処理装置及びシステムの具体例
ネットワーク9を介して互いに接続される情報処理装置1、2、3、4は、上記のような情報処理コントローラ11、12、13、14によって情報処理を行なうものであれば、基本的にはどのような構成でもよい。図9には、情報処理装置の一構成例を示している。
情報処理コントローラ11を備える情報処理装置1の一例は、ハードディスクレコーダである。図10並びに図11には、同図中のハードディスクレコーダのハードウェア構成及びソフトウェア構成をそれぞれ示している。ハードディスクレコーダのハードウェア構成としては、図1に示した外部記録部28−1としてハードディスクを内蔵し、図1に示した外部記録部28−2としてDVD±R/RW、CD±R/RW、Bluray−Disc(登録商標)などの光ディスクを装着できるように構成されるとともに、情報処理コントローラ11のバス29−1に接続されたバス31−1に、放送受信部32−1、映像入力部33−1、音声入力部34−1、映像出力部35−1、音声出力部36−1、操作パネル部37−1、リモコン受光部38−1及びネットワーク接続部39−1が接続されている。
放送受信部32−1、映像入力部33−1及び音声入力部34−1は、放送信号を受信し、又は情報処理装置1の外部から映像信号及び音声信号を入力し、それぞれ所定フォーマットのデジタルデータに変換し、情報処理コントローラ11での処理のためにバス31−1に送出する。映像出力部35−1及び音声出力部36−1は、情報処理コントローラ11からバス31−1に送出された映像データ及び音声データを処理して、デジタルデータのまま、又はアナログ信号に変換して、情報処理装置1の外部に送出するものであり、リモコン受光部38−1は、リモコン送信器43−1からのリモコン(遠隔操作)赤外線信号を受信する。
図9及び図10に示すように、情報処理装置(ハードディスクレコーダ)1の映像出力部35−1及び音声出力部36−1には、モニタ表示装置41及びスピーカ装置42が接続される。
図9に例示した情報処理コントローラ12を備える情報処理装置2も、ハードディスクレコーダで、図10において括弧内に参照番号を付して示すように、情報処理装置1と同様に構成される。但し、図9に示すように、情報処理装置(ハードディスクレコーダ)2には、モニタ表示装置及びスピーカ装置は接続されない。
情報処理装置(ハードディスクレコーダ)1及び2、すなわち情報処理コントローラ11及び12のソフトウェア構成としては、図11に示すように、制御プログラムとして、MSマネージャ及び能力交換プログラムを備え、機能プログラムとして、映像音声記録、映像音声再生、素材検索及び番組録画予約のためのプログラムを備え、デバイスドライバとして、放送受信、映像出力、音声出力、外部記録部入出力及びネットワーク入出力のためのプログラムを備える。
また、情報処理コントローラ13を備える情報処理装置3の他の例は、PDA(Personal Digital Assistants)である。図12には、PDAとして構成される情報処理装置3のハードウェア構成を示している。同図に示す例では、図1に示した外部記録部28−5として、メモリカードディスクを装着できるように構成され、情報処理コントローラ13のバス29−3に接続されたバス51に、液晶表示部52、音声出力部53、カメラ部54、音声入力部55、キーボード部56及びネットワーク接続部57が接続されている。
なお、図1では内部を省略した情報処理コントローラ13は、メインプロセッサ21−3、サブプロセッサ23−7、23−8、23−9、DMAC(ダイレクトメモリアクセスコントローラ)25−3、DC(ディスクコントローラ)27−3及びバス29−3を備え、そのメインプロセッサ21−3は、LS(ローカル・ストレージ)22−3を有し、各サブプロセッサ23−7、23−8、23−9は、LS(ローカル・ストレージ)24−7、24−8、24−9を備えている。
また、図13には、情報処理装置(PDA)3、すなわち情報処理コントローラ13のソフトウェア構成を示している。同図に示すように、制御プログラムとして、MSマネージャ及び能力交換プログラムを備え、機能プログラムとして、映像音声記録、映像音声再生、電話帳、ワープロ及び表計算のためのプログラム、及びWebブラウザを備え、デバイスドライバとして、映像出力、音声出力、カメラ映像入力、マイク音声入力及びネットワーク入出力のためのプログラムを備えている。
また、情報処理コントローラ14を備える情報処理装置4は、ポータブルCDプレーヤである。図14には、ポータブルCDプレーヤのハードウェア構成を示している。図示の例では、ポータブルCDプレーヤは、図1に示した外部記録部28−6として、CD(Compact Disc)を装着できるように構成され、情報処理コントローラ14のバス29−4に接続されたバス61に、液晶表示部62、音声出力部63、操作ボタン部64及びネットワーク接続部65が接続されている。
なお、図1では内部を省略した情報処理コントローラ14は、メインプロセッサ21−4、サブプロセッサ23−10、23−11、23−12、DMAC25−4、DC27−4及びバス29−4を備え、そのメインプロセッサ21−4は、LS22−4を有し、各サブプロセッサ23−10、23−11、23−12は、LS24−10、24−11、24−12を有する。
図15には、情報処理装置(ポータブルCDプレーヤ)4、すなわち情報処理コントローラ14のソフトウェア構成を示している。図示のように、制御プログラムとして、MSマネージャ及び能力交換プログラムを備え、機能プログラムとして、音楽再生のためのプログラムを備え、デバイスドライバとして、音声出力、CD制御及びネットワーク入出力のためのプログラムを備える。
図9に例示したネットワークシステムでは、情報処理装置1、3及び4がネットワーク9上に接続されており、情報処理装置1がマスター装置(MSステータス=0)として、情報処理装置3及び4がスレーブ装置(MSステータス=1)として、設定されているものとする。
この状態で、新たに情報処理装置2がネットワーク9に接続されると、上述した方法によって、情報処理装置2内の情報処理コントローラ12に含まれるメインプロセッサ21−2で実行されているMSマネージャは、他の情報処理装置1、3及び4にMSステータスを照会して、情報処理装置1が既にマスター装置として存在することを認識し、自装置(情報処理装置2)をスレーブ装置(MSステータス=1)に設定する。また、マスター装置に設定されている情報処理装置1は、新たに追加された情報処理装置2を含む各装置の装置情報を収集して、メインメモリ26−1内の装置情報テーブルを更新する。
このような状態で、ユーザによってスレーブ装置である情報処理装置(PDA)3で2時間の放送番組を録画予約するための操作が行なわれた場合について、以下に説明する。
この場合、スレーブ装置である情報処理装置(PDA)3は、ユーザから録画開始時刻、録画終了時刻、録画対象放送チャネル、録画品質などの情報を含む録画予約情報の入力を受け付け、当該録画予約情報及びDMAコマンドとしての録画予約コマンドを含むソフトウェアセルを生成して、マスター装置である情報処理装置1に送信する。
DMAコマンドが録画予約コマンドであるソフトウェアセルを受信した情報処理装置1内の情報処理コントローラ11に含まれるメインプロセッサ21−1は、録画予約コマンドを読み出すとともに、メインメモリ26−1内の装置情報テーブルを参照し、当該録画予約コマンドを実行可能な情報処理装置を特定する。
まず、メインプロセッサ21−1は、装置情報テーブルに含まれる各情報処理装置1、2、3、4の情報処理装置種別IDを読み出して、録画予約コマンドに対応する機能プログラムを実行可能な情報処理装置を抽出する。ここでは、録画機能を示す情報処理装置種別IDを有する情報処理装置1、2が候補装置として特定され、情報処理装置3、4は候補装置から除外される。
次に、マスター装置である情報処理装置1内の情報処理コントローラ11に含まれるメインプロセッサ21−1は、装置情報テーブルを参照して、情報処理装置1、2のメインプロセッサ又はサブプロセッサの処理能力、メインメモリに関する情報などの装置に関する情報を読み出し、情報処理装置1、2が録画予約コマンドに対応する機能プログラムの実行に必要な要求スペックを満足するか否かを判断する。ここでは、情報処理装置1、2とも、録画予約コマンドに対応する機能プログラムの実行に必要な要求スペックを満足するものとする。
さらに、メインプロセッサ21−1は、装置情報テーブルを参照して、情報処理装置1、2の外部記録部に関する情報を読み出し、外部記録部の空き容量が当該録画予約コマンドの実行に必要な容量を満足するか否かを判断する。情報処理装置1、2はハードディスクレコーダであるので、それぞれハードディスク28−1、28−3の、総容量と使用量との差分が、それぞれの空き容量に相当する。
この場合、情報処理装置1のハードディスク28−1の空き容量が、録画時間に換算して10分であり、情報処理装置2のハードディスク28−3の空き容量が、録画時間に換算して20時間であるとする。
このとき、マスター装置である情報処理装置1内の情報処理コントローラ11に含まれるメインプロセッサ21−1は、当該録画予約コマンドの実行に必要な2時間分の空き容量を確保できる情報処理装置を、実行要求先スレーブ装置として特定する。
その結果、情報処理装置2のみが実行要求先スレーブ装置として選択され、マスター装置である情報処理装置1内の情報処理コントローラ11に含まれるメインプロセッサ21−1は、ユーザにより操作された情報処理装置3から送信された録画予約情報を含む当該録画予約コマンドを情報処理装置2に送信して、上記2時間の放送番組の録画予約の実行を要求する。
そして、情報処理装置2内の情報処理コントローラ12に含まれるメインプロセッサ21−2は、当該録画予約コマンドを解析して、録画に必要な機能プログラムを外部記録部であるハードディスク28−3からメインメモリ26−2にロードし、録画予約情報に従って録画を実行する。その結果、録画予約された2時間の放送番組の映像音声データが情報処理装置2のハードディスク28−3に記録される。
このように、図9の例のネットワークシステムにおいても、ユーザは、1台の情報処理装置のみを操作することによって、他の情報処理装置を操作することなく、複数の情報処理装置1、2、3、4を仮想的な1台の情報処理装置7として動作させることができる。
B.サブプロセッサによる画像処理の実行
上述したように、本発明に係る情報処理システムは、自己のローカルストレージ上に展開されたプログラムを実行可能な1以上のサブプロセッサと、サブプロセッサにプログラムの実行を命令するメインプロセッサとを備えたマルチプロセッサ構成である。このようなマルチプロセッサ構成の情報処理システムによれば、各サブプロセッサの連携により、1つのプロセッサでは負荷の高い処理を分散して実現可能となり、あるいは関連する2以上のデータ処理を同期・協調して実行することができるようになるので、ユーザに対し高機能・高付加価値のサービスを提供することができる。
各プロセッサはシステムバスを介してメインメモリを共有しており、システムの処理データはメインメモリ上に展開される。メインプロセッサは、メインメモリ上のデータ処理を各サブプロセッサに割り当て、その処理実行を指示する。サブプロセッサは、データ処理を実行するためのサブプロセッサプログラムをロードし、メインプロセッサからの指示によりプログラムを起動して、メインメモリ上のデータの処理を実行する。
本発明に係るマルチプロセッサ構成のシステムでは、各サブプロセッサはそれぞれ専用のローカルストレージを備えており、メインメモリ上にあるデータの処理を行なう際に、自己のローカルストレージをいわゆるキャッシュメモリとして使用する。これによって、メインプロセッサ並びに複数のサブプロセッサからメインメモリへのアクセス競合を回避するとともに、システムバスのトラフィック増加を抑止することができる。
ところが、メインメモリからローカルストレージへデータをDMA転送する度にアドレス計算を行なう必要があるため、データ取得時間が長くなり、復号システムのパフォーマンスを低下させてしまうという問題がある。
例えば、マルチプロセッサシステムを構成する1つのサブプロセッサを用いて、MPEGのようにフレーム間の差分情報のみを圧縮符号化した圧縮画像の復号化処理を行なうという復号システムでは、符号化された差分情報と、差分情報抽出に使用した参照フレームデータが必要であることから、保存されている参照フレームデータを適宜読み込んで画像データの復号処理を行なう必要がある。画像フレームのサイズは、HDサイズ画像では1フレーム当たり3Mから6Mバイト程度に登るため、記憶容量当たりの単価が安いメインメモリがフレームメモリとして用いられる。そして、サブプロセッサのローカルストレージのサイズはメインメモリよりも小さいことから、参照するデータが異なる場合にメインメモリとローカルストレージ間でデータ転送が発生する。
具体的には、マルチプロセッサ上においてMPEGなどの処理においてマクロブロック単位での処理がある場合、MPEG2を例にすると、参照フレームデータを使用してデコードデータを計算する。その際フレームデータと演算を行なっているプロセッサ間でDMAが必要となり、取得までのオーバーヘッドが問題となる。
一般的にDMAなどによってデータを取得するオーバーヘッドは、デコードデータの他の処理によって隠蔽化する方法が一般的に知られている。しかしながら、オーバーヘッドの時間が減らされる訳ではなく、データの取得時間を隠蔽かできない場合は、処理ができない時間が増える。
MPEG2などのデコーダはマクロブロック単位で処理が行なわれる。これに対し、MPEGなどにおける画像符号化で用いられるフレームメモリのデータ構造は、輝度成分、色差成分などをそれぞれ画像サイズに合わせて保持している。言い換えれば、輝度成分と色差成分はそれぞれ別のプレーン上に展開されており、同じマクロブロックの輝度成分データ、色差成分データであってもこれらのアドレスは線形的でない。このため、マクロブロックデータ単位でDMA転送する際には、1ライン毎にデータのアドレス再計算が行なわなければならず、データ取得の際の多大なオーバーヘッドとなってしまう。
本発明者らは、MPEGなどのフレーム差分情報を、アドレス計算がなるべく少なくなるようなデータ構造を採用してメインメモリ上に展開することが必要であると思料する。そこで、本発明では、マルチプロセッサアーキテクチャを考慮してデータ転送のデータ構造を変更してフレーム差分情報をメインメモリ上に配置することで、DMAデータ取得時のアドレス計算に伴うコストを減らすようにした。変更したデータはサブプロセッサにおいて演算のためのデータアライメントを考慮した構造とする。
具体的には、本来はそれぞれ画像サイズに合わせて個別のプレーン上に展開される輝度成分、色差成分など複数の画像情報を、マクロブロック単位でアドレスが線形的となるようにメインメモリ上に配置するというデータ構造を採用する。すなわち、各プレーンの画像情報をマクロブロック単位でまとめ、マクロブロックを構成するプレーン毎の画像情報をメインメモリ上に連続的に配置するようにする。この場合、画像圧縮/復号化を行なうときには、マクロブロック単位でのメモリ配列を行なうことにより、1回のデータ(DMA)転送で必要となるアドレス計算が削減されるので、データ転送効率が著しく短縮される。また、メインメモリとキャッシュメモリ間のデータ取得時間の短縮化により、復号システムのパフォーマンスが向上する。
以下では、マルチプロセッサ構成の情報処理システムで画像処理を扱うという実施形態における、サブプロセッサがマクロブロックデータを取得する際のアドレス計算を減少しデータ取得時間の短縮することによりパフォーマンスを向上させる復号システムについて詳解する。
メインプロセッサは、圧縮された画像の復号処理を1つのサブプロセッサに割り当てることができる。この場合、さらに他のサブプロセッサに対し、画像データをユーザの好みの品質に編集する画質改善や、他の符号化方式へ再符号化するリエンコードなど、復号された画像データに対する他の処理を指示し、システム全体として連携動作を行なうことができる。
図16には、1つのサブプロセッサが画像復号処理を行なう場合のマルチプロセッサ構成システムの機能構成を模式的に示している。図示のシステムでは、以下の特徴を持つものとする。
(1)サブプロセッサ毎に専用のローカルストレージを有する。
(2)サブプロセッサは自己のローカルストレージ以外に直接アクセスしない。
(3)メインメモリはDRAMのような比較的低速のメモリ素子が使用される。
(4)サブプロセッサは必要に応じてメインメモリの一部のエリアをローカルストレージにキャッシュする機構を有する。
(5)メインメモリ上のデータを取得する際に、アドレスのアライメントがなされていないと転送効率が低下する。
画像の符号化・復号化処理では、フレーム全体をマクロブロックと呼ばれる小さな領域に分割して信号処理が行なわれる。例えば、標準的な画像圧縮規格の1つであるMPEGにおける基本的な圧縮アルゴリズムは以下の通りである。すなわち、
(1)マクロブロックを符号化単位として時間的画面相関に基づく情報圧縮を行なう。
(2)マクロブロックをサブブロックに細分化して、DCTによる空間的情報圧縮を行なう。
(3)動き補償フレーム間予測などを利用して可変長符号化を行なう。
(4)DCT係数の量子化スケール制御により、全体の符号発生量の制御を行なう。
また、画像圧縮では、圧縮対象のフレームと参照となるフレーム間の差分情報を圧縮するフレーム間符号化が行なわれる。図17には、圧縮された画像信号の復号を行なう場合の基本的な動作手順をフローチャートの形式で示している。
図示の通り、圧縮画像の復号処理フローは、圧縮ストリームの入力(ステップS1)、ストリームの復号(ステップS2)、参照フレームの入力(ステップS3)、画像伸張処理(ステップS4)、復号結果の出力(ステップS5)という一連の処理が、ブロック数判定により(ステップS6)1フレーム毎に行なわれる。
ここで、ステップS1、S3、S5の各処理において、メインメモリとローカルストレージ間でのデータ転送が発生する。メモリ間のデータ転送は複数のモジュールが共通で使用するシステムバスを介して行なわれることから、メインメモリとローカルストレージ間でのデータ転送の処理時間の悪化は、復号システム全体の性能劣化につながる。このため、転送待ちを減少させるような処理方法が求められる。
ステップS1におけるストリーム入力のための転送では、ストリームはメモリ上に連続して配置され、且つ、逐次的に処理されるものなので、データアクセスするためのアドレス計算や、アーキテクチャに依存するようなデータサイズの設定なども実装が容易である。また、サブプロセッサが演算している間に、次のストリームデータを転送しておくことで、転送待ちの処理が問題にならない手法を容易に行なうことができる。
また、ステップS5における復号結果の出力では、複数のマクロブロックが同じアドレスに対して出力結果を書き込むことはなく、またフレーム全体の復号処理が終わるまでの間は出力結果が他のマクロブロックの処理で読み込まれることもない。したがって、デコード結果を後続マクロブロックのデコード処理とは非同期にメインメモリへ転送することができ、これにより性能低下を抑制することができるため、キャッシュ適用の対象外になる。
ここで、ステップS3の参照フレームの入力について考える。画像の圧縮処理では、圧縮対象のフレームと参照となるフレームの差分情報のみを伝送して圧縮効率を高めるフレーム間符号化が行なわれている(前述)。この場合、復号処理には差分情報の生成に使用した参照画像のデータを取得する必要がある。
参照フレーム内の予測に使用した画像データの位置取得には、ストリーム中に符号化されている動きベクトルを用いることで可能となる。参照画像を取得するための手順としては図18にフローチャートの形式で示す処理手順により実現される。
まず、動きベクトルを基に、参照フレーム内の参照位置情報を計算する(ステップS11)。そして、算出された参照位置情報から取得ブロックデータを決定する(ステップS12)。
次いで、取得するべきメモリアドレスを計算し(ステップS13)、取得するべきデータをリスト化する(ステップS14)。そして、このリスト情報を基に、メインメモリからローカルストレージへのデータ転送を開始する(ステップS15)。
このデータ転送が終了するまで待機し(ステップS16)、所望のデータ取得が完了すると(ステップS17)、本処理ルーチン全体を終了する。
ここで、画像情報は、輝度成分Yと、色差成分Cb及びCrに分離される。従来のメモリ配置方式では、これらの画像情報はデータ構造が分かれており、図19に示すように、それぞれ画像サイズに合わせて個別のプレーン上に展開されている。すなわち、輝度成分Yはm_Y_height×m_Y_widthという画像サイズを持ち、色差成分Cr並びにCbはm_C_height×m_C_widthという画像サイズを持つプレーンである。
このような場合、マクロブロックデータを取得する際には、上述したようなフレームメモリ構造のために、図20に示すように、輝度成分Y、及び色差成分Cb、Cr毎にマクロブロックに該当するデータブロックを特定するとともに、各成分のデータブロックにおいて1ライン毎にアドレス計算してDMA転送しなければならない。輝度成分Y、及び色差成分Cb、Crはそれぞれ別のプレーン上に配置されている。したがって、各プレーンからマクロブロックに相当する領域を特定し、輝度成分Y、及び色差成分Cb、Crそれぞれのプレーン上の該当領域からマクロブロックのデータを1ライン毎にアドレス計算してデータ転送を繰り返す。
すなわち、図18に示した処理手順のステップS15では、DMA要求元から受け取ったリスト情報を基にメインメモリからローカルストレージへのデータ転送を開始するが、実際には、図21に示すように、ライン単位でリスト情報を基に1ライン分のDMA転送を行ない(ステップS15−1)、1ラインのDMA転送が終わると次のラインのアドレスをセットする(ステップS15−2)、という処理をリストの全エントリについて繰り返し行なわなければならない(ステップS15−3)。
このように、輝度成分Y、及び色差成分Cb、Crをライン毎にデータ転送し、データ転送の度にアドレス計算が発生し、データ取得の際の多大なオーバーヘッドとなってしまう。輝度成分Yが16ライン、色差成分Cb並びにCrが8ラインで構成される場合、1つのマクロブロックをDMA転送するのに32回のアドレス計算を行なわなければならない。
また、図20に示した例では、輝度成分Yのマクロブロックのサイズが16バイト×16ラインであるのに対し、色差成分Cb及びCrのマクロブロックのサイズは8バイト×8ラインである。1ライン毎にDMA転送を行なうというアーキテクチャの制限などにおいては、例えばメモリのバス幅が16バイトである場合であっても、色差成分Cb及びCrのマクロブロックの読み出しは1ラインすなわちメモリのバス幅よりも小さい8バイトという転送単位で繰り返されることになるため、処理時間の悪化に繋がる。
そこで、本実施形態では、メインメモリ上に置かれる参照フレームデータを、輝度成分Yと色差成分Cb及びCrに分離されたデータ構造から、マクロブロック単位で各成分のデータがメモリ上に連続的に配置されるというデータ構造に変更する。すなわち、これら輝度成分及び色差成分など複数のプレーンからなる画像情報をマクロブロック単位でアドレスが線形的となるようにメインメモリ上に配置する。
このように、マクロブロック単位でアドレスが線形的となるようにメインメモリ上に配置するという、マクロブロック単位でのメモリ配列を行なうことで、1回のデータ(DMA)転送で必要となるアドレス計算が削減される。メインメモリからマクロブロックのデータを取得する際のアドレス計算の回数が減少し、データ取得時間が短縮化することにより、復号システムとしてのパフォーマンスが向上する。
図22には、輝度成分Yと色差成分Cr及びCbからなる参照フレームデータをマクロブロック単位でメモリ上に連続的に配置されるデータ構造を示している。このような場合、マクロブロックの転送を開始するときには、DMAのデータリストを用いる必要はなく、マクロブロックの先頭アドレスとマクロブロックのサイズを指定したDMA要求を1回行なうだけでブロックデータを一度に取得することができ、その間にアドレス計算は発生しない。
また、上述のように参照フレームデータのメモリ配列を変更する際に、サブプロセッサにおいて演算のためのデータアライメントを考慮した構造とするようにしてもよい。すなわち、参照フレームデータをマクロブロック毎にメモリ配列する際に、1ラインのサイズ、メモリのバス幅に合わせることにより、マクロブロックのデータ転送を適当な転送単位で繰り返しなうことにより効率化され、演算などのアーキテクチャに合わせた構造によりパフォーマンス向上に貢献にする。
図23並びに図24には、輝度成分Yと色差成分Cb及びCrからなるフレームデータを図22に示すようにマクロブロック単位でメモリ上に連続的に配列するための処理手順をフローチャートの形式で示している。但し、MPEGなどの画像圧縮技術で扱う画像タイプはフレーム内予測を行なうIピクチャと、フレーム間予測を行なうPピクチャ及びBピクチャに大別され、図23にはフレームない予測画像フレームについてのメモリ配列手順を、図24にはフレーム間予測画像フレームについてのメモリ配列手順を、それぞれ示している。
Iピクチャなどのフレーム内予測画像をメモリ配列する場合、圧縮ストリームを入力し(ステップS21)、これをストリーム復号(ステップS22)並びに画像伸張処理した後(ステップS23)、復号結果をマクロブロック単位で線形的にメインメモリ上に配置していく(ステップS24)。そして、このような処理を所定の処理ブロック数分だけ繰り返し行なう(ステップS25)。
また、PピクチャやBピクチャなどのフレーム間予測画像をメモリ配列する場合、圧縮ストリームを入力し(ステップS31)、これをストリーム復号する(ステップS32)。そして、参照フレームより復号結果をマクロブロック単位で入力して(ステップS33)、画像伸張処理した後(ステップS34)、復号結果をマクロブロック単位で線形的にメインメモリ上に配置していく(ステップS35)。そして、このような処理を所定の処理ブロック数分だけ繰り返し行なう(ステップS36)。
図25には、輝度成分Yと色差成分Cb及びCrからなるフレームデータが図22に示すようにメインメモリ上にマクロブロック単位で連続的に配列されている場合に、サブプロセッサがメインメモリから自己のローカルストレージへマクロブロックデータを取得するための処理手順をフローチャートの形式で示している。
まず、動きベクトルを基に、参照フレーム内の参照位置情報を計算する(ステップS41)。そして、算出された参照位置情報から取得ブロックデータを決定する(ステップS42)。
次いで、取得するべきマクロブロックのアドレスを利用して、マクロブロックデータの転送を開始する(ステップS43)。ここで行なわれるデータ転送は、マクロブロックの先頭アドレスを開始アドレスとして、マクロブロックのサイズ分だけのDMA転送である。マクロブロックの先頭アドレスのみアドレス計算し、先頭アドレスを指定した以降は、アドレスの計算を含まない。
このデータ転送が終了するまで待機し(ステップS44)、所望のデータ取得が完了すると(ステップS45)、本処理ルーチン全体を終了する。
図25に示したマクロブロックのデータ転送処理手順によれは、アドレス位置情報取得によるアドレス計算回数を減少させ、必要なデータを取得することが可能になる。
図26には、輝度成分Yと色差成分Cb及びCrからなる参照フレームデータをマクロブロック単位でメモリ上に配置したデータ構造についての他の例を示している。同図では、色差成分Cb及びCrをまとめて、16バイトすなわちメモリのバス幅に合わせた配列を行なう。このような場合、図22に示したメモリ配置方法の場合と同様に、マクロブロックの転送を開始するときには、DMAのデータリストを用いる必要はなく、マクロブロックの先頭アドレスとマクロブロックのサイズを指定したDMA要求を1回行なうだけでブロックデータを一度に取得することができ、その間にアドレス計算は発生しない。
図20に示した例では、色差成分Cb及びCrへは8バイト単位すなわちメモリのバス幅以下でのアクセスを行なわなければならなかった。これに対し、図26では、色差成分Cb及びCrをまとめて、16バイトすなわちメモリのバス幅に合わせた配列を行なっているので、メモリのバス幅に合わせた転送単位で効率的にデータ転送を繰り返すことが可能であり、処理時間を最短にすることができる。また、サブプロセッサにおける演算の際にアライメント処理が簡略化される。
また、復号化を行なうサブプロセッサがマクロブロックの輝度成分1ライン分(16バイト)の演算をまとめて行なうことが可能なアーキテクチャである場合には、図26に示したようにそれぞれ8バイト×8ラインからなる2つの色差信号のデータ構造をまとめて16バイト単位で1ラインを構成することにより、演算量を減少させることができる。このように、マクロブロック単位でメモリ上に連続配置するようなデータ構造を持ち、なお且つマクロブロック内では各成分のデータをズ26に示すようにまとめたデータ構造を持つことにより、まとめてデータを取得し且つ処理することが可能となり、復号システムのパフォーマンスの向上させることができる。
なお、図26に示した例では、MPEG2デコーダの4:2:0フォーマット(輝度成分(y)が16×16ラインで、色差成分(Cb,Cr)8×8ライン×2、384バイト/MB)について、2つの色差信号のデータ構造をまとめて16バイト単位で1ラインを構成するように示されているが、他のフォーマットにおいても同様に2つの色差信号のデータ構造をまとめて16バイト単位で1ラインを構成することにより、演算量を減少させることができる。例えば4:2:2(輝度成分(y)が16×16ライン、色差成分(Cb,Cr)8×16ライン×2、512バイト/MB)の場合には、図30に示すように、それぞれ8バイト×16ラインからなる2つの色差信号をまとめて16バイト単位で1ラインを構成する構造にすることにより、同様に対応することができる。図26との相違は、色差成分のライン数が、8ラインから16ラインに変わる点である。Cb及びCrの1ラインに関わるデータは図26と同じである。
図27には、図26に示すように色差成分Cb及びCrをまとめてメモリのバス幅に合わせてメインメモリ上にマクロブロック単位で配列されている場合に、サブプロセッサがメインメモリから自己のローカルストレージへマクロブロックデータを取得するための処理手順をフローチャートの形式で示している。
まず、動きベクトルを基に、参照フレーム内の参照位置情報を計算する(ステップS51)。そして、算出された参照位置情報から取得ブロックデータを決定する(ステップS52)。
次いで、取得するべきマクロブロックのアドレスを利用して、マクロブロックデータの転送を開始する(ステップS53)。ここで行なわれるデータ転送は、マクロブロックの戦闘アドレスを開始アドレスとして、マクロブロックのサイズ分だけのDMA転送である。マクロブロックの先頭アドレスのみアドレス計算し、先頭アドレスを指定した以降は、アドレスの計算を含まない。
このデータ転送が終了するまで待機し(ステップS54)、所望のデータ取得が完了すると(ステップS55)、取得データのアライメント調整を行なう(ステップS56)。そして、参照画像の演算処理を行なう(ステップS57)。
図27に示した処理手順によれば、動きベクトルから参照画像の位置情報を計算し、必要なマクロブロックデータの転送を開始する。このとき必要なマクロブロックデータを取得する際に、ライン毎にアドレス計算を行なう必要はなく、必要なマクロブロックデータの先頭アドレスを指定するだけでマクロブロックデータを取得することが可能になる。そして、マクロブロックのデータ構造を変更することによる処理の減少と、アーキテクチャの特徴に合わせて実装することによって取得データアライメント処理、演算においても効果を得ることができる。
参照画像を転送する際、取得するデータによっては、図28に示すように、複数のマクロブロックにまたがる場合がある。その際、アーキテクチャの特徴によりアドレスにアクセスする際には一定のアドレスアライメントされていないと、データ転送ができない条件がよく問題となっている。この場合、取得後に実際に使用するデータのアライメント処理が必要になる。
本実施形態では、アーキテクチャでアドレスアライメントが16×N倍に制限される場合でも、マクロブロックデータのアドレス計算をライン単位にアドレス計算するのではなく、必要なマクロブロック数の単位でアドレス計算すればよく、所望のマクロブロックの先頭アドレスを指定すればライン毎のアドレス再計算を伴うことなくマクロブロックのデータを取得することが可能であるので、パフォーマンスの向上に繋がる。
図28に示した例では、取得したいマクロブロックが、メインメモリ上に配列された4つのマクロブロックにまたがる場合には、これらすべてをサブプロセッサのローカルストレージへDMA転送する。本発明によれば、マクロブロックデータを取得するのに1ライン毎のアドレス計算は不要であり、各マクロブロックの先頭アドレスを指定するだけでよく、オーバーヘッドが少ない。
また、画像の符号化吻合か処理を行なうサブプロセッサがマクロブロックの輝度成分1ライン分(16バイト)の演算をまとめて行なうことが可能なアーキテクチャである場合には、図26示したように8バイト×8ラインからなるデータ構造を持つ2つの色差信号Cb及びCrも、まとめて16バイト単位で1ラインからなるデータ構成を作成することで演算量を減少させることが可能になる。
以上説明したように、マクロブロック単位でメモリ上に連続配置するようなデータ構造を持ち、なお且つマクロブロック内のデータ構造を図26に示したようにまとめたデータを取得し、処理させることで、復号システムのシステムパフォーマンスの向上させることができる。