JP2006066335A - 電子放出素子、電子放出装置、表示装置、および電子放出素子の製造方法 - Google Patents

Abstract

【課題】この発明は、電子の放出効率が高い電子放出素子、この電子放出素子を複数整列配置した電子放出装置、この電子放出装置に画像表示部を組み合わせた表示装置、および上記電子放出素子の製造方法を提供することを課題とする。
【解決手段】電子放出素子１６は、基板上に互いに離間して形成した一対の素子電極４０、４０、および一対の素子電極をつなぐように形成された導電膜４４を有する。導電膜４４は、素子電極４０よりアノード電極に向けて突出した凸面４２を介して、一対の素子電極４０、４０をつなぐように形成され、凸面４２の中央に電子放出部３２を有する。凸面４２の幅をある値より狭くすることで、電子放出部３２を飛び越えた電子が導電膜４４上でスキャッタリングする際に、電子が着地する領域を狭くし、電子の放出効率を向上させる。
【選択図】 図６

Description

この発明は、基板上に離間して形成した一対の素子電極間に電位差を与えることにより導電膜の電子放出部から電子を放出させる電子放出素子、この電子放出素子を基板上に複数個整列配置した電子放出装置、この電子放出装置から放出される電子により蛍光体を光らせて画像を表示する表示装置、および上記電子放出素子の製造方法に関する。

従来、電子放出素子として、例えば、絶縁性の基板上に形成された導電性薄膜に電流を流すことにより電子を放出させる現象を利用した表面伝導型電子放出素子が知られている。また、この表面伝導型電子放出素子を電子源とした平面パネル構造の表示装置として表面伝導型電子放出ディスプレイ（以下、ＳＥＤと称する）が知られている。

ＳＥＤの電子放出素子は、例えば、絶縁性の基板上に、一定のギャップを介して対向した一対の電極パターンを形成し、ギャップを介して一対の電極パターンをつなぐように導電性の薄膜（以下、導電膜と称する）を設け、一対の電極パターン間に電位差を与えることによりギャップの略中間位置で導電膜に亀裂（以下、電子放出部と称する）を生じさせることにより形成される（例えば、特許文献１参照。）。

そして、この電子放出素子を動作させる場合、一対の電極パターン間に電位差を与えることにより、導電膜に形成された亀裂、すなわち電子放出部から電子を放出させる。すなわち、ＳＥＤの動作時には、外部から画像データに基づく駆動信号が与えられ、複数の電子放出素子の電極対に選択的に電位差が与えられて電子が放出される。そして、各電子放出素子に一対一で対応して設けられた蛍光体スクリーンの各画素が選択的に励起発光されて画像が表示される。

しかし、上述した従来の電子放出素子では、電子放出部を飛び越えた電子が導電膜上で複数回に渡って跳ねる散乱現象（以下、この現象をスキャッタリングと称する）を繰り返し、その間に殆どの電子が導電膜を介して電極に流れ、スキャッタリング中のごく僅かな電子、すなわち素子電圧に基づく電界から逃れた電子だけがアノード電圧によって加速されて蛍光体スクリーンに到達する（例えば、非特許文献１）。このため、従来の電子放出素子では、電子の放出効率が数％程度と極めて低く、電子の放出効率の高い電子放出素子の開発が望まれている。
特開平９−２３７５７１号公報 M.Okuda et al 「Electron Trajectory Analysis of Surface Conduction Electeon Emitter Displays (SEDs)」SID 98 DIGEST p.185(1998)

この発明の目的は、電子の放出効率が高い電子放出素子、この電子放出素子を複数整列配置した電子放出装置、この電子放出装置に画像表示部を組み合わせた表示装置、および上記電子放出素子の製造方法を提供することにある。

上記目的を達成するため、この発明の電子放出素子は、導電膜と、この導電膜に亀裂を生じせしめて形成される細長い電子放出部と、この電子放出部に駆動電圧を印加する一対の素子電極と、を有し、上記導電膜は、上記駆動電圧の印加により上記電子放出部を飛び越えた電子が該導電膜上で散乱する際に、散乱した電子が該導電膜に着地可能な領域を少なくとも狭める形状に形成されていることを特徴とする。

上記発明によると、導電膜上で散乱（スキャッタリング）した電子の少なくとも一部が導電膜に着地できなくなり、導電膜を介して電極に流れなくなった電子が有効な電子として放出されて電子の放出効率が高くなる。

また、この発明の電子放出素子は、基材上に互いに離間して形成された一対の素子電極と、これら一対の素子電極をつなぐように上記基材上に形成された導電膜と、上記一対の素子電極の間で上記導電膜に亀裂を生じせしめて形成された細長い電子放出部と、を有し、上記基材は、上記一対の素子電極の間に、上記電子放出部を飛び越えた電子を加速するアノード電極に向けて上記一対の素子電極より突出した細長い凸面を有し、上記電子放出部は、上記凸面の略中央に位置することを特徴とする。

また、この発明の電子放出素子は、基材上に形成された細長い凸部と、この凸部を挟んで上記基材上に形成された一対の素子電極と、上記凸部を介して上記一対の素子電極をつなぐように形成された導電膜と、上記凸部の略中央で上記導電膜に亀裂を生じせしめて形成された電子放出部と、を有することを特徴とする。

また、この発明の電子放出素子の製造方法は、基板に湾曲した凸面を有する細長い凸部を形成する工程と、この凸部を挟んで一対の素子電極を形成する工程と、上記凸面を介して上記一対の素子電極をつなぐ導電膜を形成する工程と、上記一対の素子電極間に電位差を与えて上記凸面の頂部で上記導電膜に細長い亀裂を生じせしめて電子放出部を形成する工程と、を有し、上記凸面の曲率は、上記電子放出部に駆動電圧を印加した際に該電子放出部を飛び越えて散乱した電子のうち少なくとも一部の電子が上記導電膜に着地できない曲率に設定されていることを特徴とする。

さらに、この発明の電子放出素子の製造方法は、基板に細長い凸面を形成する工程と、この凸面の両側に一対の素子電極を形成する工程と、上記凸面を介して上記一対の素子電極をつなぐ導電膜を形成する工程と、上記一対の素子電極間に電位差を与えて上記凸面の略中央で上記導電膜に細長い亀裂を生じせしめて電子放出部を形成する工程と、を有し、上記凸面に形成された上記電子放出部から該凸面の縁までの幅は、上記電子放出部に駆動電圧を印加した際に該電子放出部を飛び越えて散乱した電子のうち少なくとも一部の電子が着地できない幅に設定されていることを特徴とする。

この発明の電子放出素子、電子放出装置、および表示装置は、上記のような構成および作用を有しているので、電子の放出効率を高くできる。

以下、図面を参照しながら、この発明の実施の形態について詳細に説明する。
始めに、図１乃至図４を参照して、本発明の実施の形態に係る表示装置の一例として、ＳＥＤ（Surface-conduction Electron-emitter Display）１について説明する。図１は、前面基板２を部分的に切り欠いた状態のＳＥＤ１の真空外囲器１０を示す斜視図であり、図２は、図１の真空外囲器１０を線分II-IIで切断した断面図であり、図３は、図２の断面を部分的に拡大した部分拡大断面図であり、図４は、背面基板４の配線構造を示す模式図である。

図１乃至図３に示すように、ＳＥＤ１は、それぞれ矩形のガラス板からなる前面基板２および背面基板４を備え、これらの基板は約１．０〜２．０ｍｍの隙間をおいて互いに平行に対向配置されている。なお、背面基板４は、前面基板２より１回り大きいサイズを有する。また、前面基板２および背面基板４は、ガラスからなる矩形枠状の側壁６を介して周縁部同志が接合され、内部が真空の扁平な平面パネル構造の真空外囲器１０を構成している。

前面基板２の内面には本発明の画像表示部として機能する蛍光体スクリーン１２が形成されている。この蛍光体スクリーン１２は、赤、青、緑の蛍光体層Ｒ、Ｇ、Ｂ、および遮光層１１を並べて構成され、これらの蛍光体層はストライプ状あるいはドット状に形成されている。また、蛍光体スクリーン１２上には、アルミニウム等からなるメタルバック１４（アノード電極）が形成されている。

背面基板４の内面には、蛍光体スクリーン１２の蛍光体層Ｒ、Ｇ、Ｂを励起発光させるための電子ビームを放出する多数の表面伝導型の電子放出素子１６が設けられている。これらの電子放出素子１６は、画素毎、すなわち蛍光体層Ｒ、Ｇ、Ｂ毎に対応して複数列および複数行に配列されている。各電子放出素子１６は、後述する電子放出部を有する導電膜、この電子放出部に電圧を印加する一対の素子電極等で構成されている。また、背面基板４の内面上には、各電子放出素子１６に駆動電圧を与えるための多数本の配線１８がマトリックス状に設けられ、その端部は真空外囲器１０の外部に引き出されている。

接合部材として機能する側壁６は、例えば、低融点ガラス、低融点金属等の封着材２０により、前面基板２の周縁部および背面基板４の周縁部に封着され、これらの基板同士を接合している。本実施の形態では、背面基板４と側壁６をフリットガラス２０ａを用いて接合し、前面基板２と側壁６をインジウム２０ｂを用いて接合した。もし、配線１８のある背面基板４と側壁６を低融点金属で封着する場合は、配線１８と封着材２０の電気ショートを避けるため、中間層として絶縁層を設ける必要がある。

また、ＳＥＤ１は、前面基板２と背面基板４の間にガラスからなる複数の細長い板状のスペーサ８を備えている。本実施の形態において、スペーサ８は、複数の細長いガラス板としたが、矩形板状の金属板からなるグリッド（図示せず）と、グリッドの両面に一体的に立設された多数の柱状のスペーサ（図示せず）と、で構成しても良い。

各スペーサ８は、上述したメタルバック１４、および蛍光体スクリーン１２の遮光層１１を介して前面基板２の内面に当接する上端８ａ、および背面基板４の内面上に設けられた配線１８上に当接する下端８ｂを有する。しかして、これら複数のスペーサ８は、前面基板２および背面基板４の外側から作用する大気圧荷重を支持し、基板間の間隔を所定値に維持している。

さらに、ＳＥＤ１は、前面基板２のメタルバック１４と背面基板４との間にアノード電圧Ｖａを印加する図示しない電圧供給部を備えている。電圧供給部は、例えば、背面基板４の電位を０Ｖに設定し、メタルバック１４の電位を１０ｋＶ程度にするよう、両者の間にアノード電圧Ｖａを印加する。

そして、上記ＳＥＤ１において、画像を表示する場合、配線１８に接続した図示しない駆動回路を介して電子放出素子１６の素子電極間に素子電圧Ｖｆを与え、任意の電子放出素子１６の電子放出部から電子ビームを放出するとともに、メタルバック１４にアノード電圧Ｖａを印加する。電子放出部から放出された電子ビームは、アノード電圧Ｖａにより加速され、蛍光体スクリーン１２に到達する。これにより、蛍光体スクリーン１２の蛍光体層Ｒ、Ｇ、Ｂが励起されて発光し、カラー画像を表示する。

また、上記構造のＳＥＤ１を製造する場合、予め、蛍光体スクリーン１２およびメタルバック１４の設けられた前面基板２を用意し、電子放出素子１６および配線１８が設けられているとともに側壁６およびスペーサ８が接合された背面基板４を用意しておく。そして、前面基板２、および背面基板４を図示しない真空チャンバ内に配置し、真空チャンバ内を真空排気した後、側壁６を介して前面基板２を背面基板４に接合する。これにより、複数のスペーサ８を備えたＳＥＤ１が製造される。

図４に示すように、背面基板４上には、多数の電子放出素子１６を接続する多数本の配線１８がマトリックス状に設けられている。このように、多数の電子放出素子１６をマトリックス状に配線して背面基板４上に配置した構造が、本発明の電子放出装置として機能する。電子放出素子１６の配列については、種々のものを採用できるが、ここでは、図４を用いてその一例を説明する。

電子放出装置は、背面基板４の内面に、多数の電子放出素子１６を整列配置して構成される。すなわち、図中Ｘ方向（図中左右方向）にｎ個、Ｙ方向（図中上下方向）にｍ個の電子放出素子１６が形成されている。

各電子放出素子１６の一方の素子電極は、それぞれ同じ行にある電子放出素子１６同士で共通の配線により接続されている。これをＹ配線と呼ぶ。Ｙ配線は、Ｙ1からＹmまでｍ本ある。また、各電子放出素子１６の他方の電極は、それぞれ同じ列にある電子放出素子１６同士で共通の配線により接続されている。これをＸ配線と呼ぶ。Ｘ配線は、Ｘ1からＸnまでｎ本ある。

Ｘ配線およびＹ配線は、各電子放出素子１６の後述する一対の素子電極と同様な材料で、同様な成膜およびパターニング方法で形成される。また、全てのＸ配線とＹ配線との間には交差点があるが、全ての交差点は図示しない絶縁膜により、電気的に絶縁されているものとする。この絶縁膜として、例えば、真空蒸着法、印刷<BR>法、スパッタ法等を用いて形成されるＳｉＯ₂等がある。

例えば、Ｙ配線には、Ｙ方向に配列した電子放出素子１６の行を選択するための信号電圧（走査信号）が印加され、Ｘ配線にはＸ方向に配列した電子放出素子１６の電流を変調するための信号電圧（変調信号）が印加されるようになっている。従って、各電子放出素子１６に印加される駆動電圧Ｖｆは、各電子放出素子１６に印加される走査信号と変調信号の差電圧として供給される。

例えば、特定の電子放出素子１６に着目して、Ｙ配線にマイナスしきい値電圧Ｖf［Ｖ］を印加し、Ｘ配線に０［Ｖ］を印加した場合は、素子電極間にはしきい値電圧Ｖｆが印加されることになる。

従って、例えば、配線Ｙ1にマイナスのしきい値電圧Ｖf［Ｖ］を印加（走査信号を入力）し、配線Ｘ1に０［Ｖ］、Ｘ2〜Ｘnには０［Ｖ］以上の任意電圧（変調信号）を印加する事により、配線Ｙ1と配線Ｘ1に配線された電子放出素子１６では、素子電流は放出されず、その他の電子放出素子１６では任意の素子電流が放出されることになる。

この様に、上記構成の電子放出装置においては、単純なマトリクス配線を用いて、特定の電子放出素子１６を選択的に独立して駆動することが可能である。

次に、上述した表面伝導型の電子放出素子１６の特性について、図５を参照して考察する。図５には、一般的な電子放出素子１６の要部の構造、すなわち電子放出部３２周辺の構造を部分的に拡大した断面図を示してある。

電子放出素子１６は、上述したＸ配線およびＹ配線にそれぞれ接続された一対の素子電極（ここでは図示省略）を有し、素子電極をつなぐ導電膜３０を有する。ここでは、導電膜３０の膜厚は、５０［ｎｍ］程度に設定されているものとする。また、導電膜３０の略中央には、素子電極間に高電圧をパルス印加することにより形成される細長い亀裂、すなわち電子放出部３２が形成されている。ここでは、電子放出部３２のギャップ幅は、３［ｎｍ］程度に設定されているものとする。

上記構造の一般的な電子放出素子１６において、一対の素子電極間に駆動電圧Ｖｆを印加すると、電子放出部３２を電子が飛び越えて導電膜３０上で複数回に渡ってスキャッタリングする。スキャッタリングの回数は、駆動電圧Ｖｆ、アノード電圧Ｖａ、前面基板２と背面基板４との間のギャップ、すなわちバキュームスペーシングＨ、電子放出部３２の幅等によって決定される。

図５には、平均して３回スキャッタリングした後、アノード電極に向けて電子が加速される例を示してある。この例では、電子放出部３２を飛び越えた電子が導電膜３０に最初に着地する１次着地点Ｐ1において、飛び越えた電子の約９３．７［％］が導電膜３０を介して素子電極に流れ、残りの電子が導電膜３０から跳躍する。そして、この跳躍した電子が着地する２次着地点Ｐ2において、約４．４［％］の電子が導電膜３０を介して流れ、残りの電子が再び跳躍する。さらに、この跳躍した電子が着地する３次着地点Ｐ3において、約１．３［％］の電子が導電膜３０を介して流れ、残りの僅かな電子だけが、駆動電圧Ｖｆに基づく電界による影響下から逃れて、アノード電圧Ｖａによって蛍光体スクリーン１２に向けて加速される。

このため、上述した一般的な電子放出素子１６においては、素子電極間に流れる電子に対する放出電子の割合は、０．６［％］程度となっており、電子の放出効率が極めて低くなっている。

これに対し、本願発明者等は、電子の放出効率を高めることのできる電子放出素子を開発した。図６には、この発明の第１の実施の形態に係る電子放出素子１６の要部の構造を部分的に拡大した模式図を示してある。

本実施の形態の電子放出素子１６は、背面基板４からメタルバック１４（アノード電極）に向けて一対の素子電極４０より突出した細長い凸面４２を有し、この凸面４２を介して一対の素子電極４０をつなぐように導電膜４４を形成したことを特徴としている。電子放出素子１６の電子放出部３２は、上述したように、素子電極間にパルス電圧を印加することにより導電膜３０に形成される細長い亀裂であるため、凸面４２上に電子放出部３２を形成するためには、凸面４２を細長く形成する必要がある。

特に、凸面４２の幅（図６で左右方向の長さ）は、以下のように設定する必要がある。つまり、電子放出部３２を飛び越えた電子が導電膜４４上でスキャッタリングする際に、スキャッタリングした電子が導電膜４４に着地可能な領域を少なくとも狭める幅に設定されている。より具体的には、電子放出部３２から凸面４２の縁までの距離が、後述するスキャッタリング距離Ｘｓより短く設定される。

これにより、例えば、図５に示した例と比較すると、３次着地点Ｐ3を無くすことができ、２次着地点Ｐ2で跳躍した全ての電子が導電膜４４に着地不可能となり、本来、３次着地点Ｐ3で導電膜４４に流れるはずの電子もアノード電圧によって加速されて蛍光体スクリーン１２に到達することになる。つまり、スキャッタリングした電子が着地可能な領域、すなわち凸面４２の幅を上述した程度に狭くすることで、放出する電子を増やすことができる。

また、電子放出部３２から凸面４２の縁までの距離をさらに短くすることにより、例えば図５で説明した例で、２次着地点Ｐ2をも無くすことができ、放出可能な電子の量をさらに増やすことができる。

図７には、アノード電圧Ｖａを１［ｋＶ］〜１２［ｋＶ］まで変化させて、スキャッタリング距離Ｘｓ、および平均散乱回数を調べた結果を表にして示してある。ここでは、電子放出部３２の幅を３［ｎｍ］に設定し、前面基板２と背面基板４との間の距離を２．０［ｍｍ］に設定し、駆動電圧Ｖｆを１５［Ｖ］に設定した。なお、ここで言うスキャッタリング距離Ｘｓとは、この距離を超えた全ての電子がアノード側に加速される電子放出部３２からの距離である。また、ここで言う電子放出部３２平均散乱回数とは、電子放出部３２から放出された電子が、導電膜４４上でスキャッタリングする平均回数である。

これによると、スキャッタリング距離Ｘｓは、アノード電圧Ｖａが高くなるにつれて短くなっているのが分かる。より詳細には、スキャッタリング距離Ｘｓは、一対の素子電極４０、４０間に印加する駆動電圧をＶｆとし、前面基板２と背面基板４との間の距離をＨとし、アノード電圧をＶａとした場合、実験的に下の式を満たす値をとる。

Ｘｓ＝Ｖｆ・Ｈ／（π・Ｖａ）
例えば、上述した条件下で、アノード電圧Ｖａを１０［ｋＶ］に設定した場合、スキャッタリング距離Ｘｓは１．０［μｍ］となる。つまり、この場合、スキャッタリングした電子が導電膜４４に着地可能な領域を少なくとも狭めるためには、電子放出部３２から凸面４２の縁までの距離を少なくともスキャッタリング距離Ｘｓより短くすれば良い。このため、本実施の形態では、電子放出部３２から凸面４２の縁までの幅を１．０［μｍ］未満に設定した。

次に、上記構造の電子放出素子１６の製造方法について、図８乃至図１４を参照して説明する。ここでは、背面基板４の内面に電子放出素子１６を直接形成するのではなく、Ｓｉ基板（基材）に電子放出素子１６を形成する場合について説明する。

まず、図８に示すように、平らなＳｉ基板５０を用意し、その上面に均一な膜厚のＳｉＯ₂膜５２を形成する。そして、図９に示すように、上述した凸面４２の幅に合わせてＳｉＯ₂膜５２をパターニングし、図１０に示すように、このパターニングしたＳｉＯ₂膜５２’をマスク材として、Ｓｉ基板５０をウェットエッチングやケミカルドライエッチングによりエッチングする。

この後、図１１に示すように、プラズマ酸化等によりＳｉ基板５０の上面側に熱酸化膜（ＳｉＯ₂）５１を形成し、図１２に示すように、マスク５２’を介して電極膜５４（素子電極４０）を成膜する。そして、図１３に示すように、マスク５２’を除去するとともに、ＳｉＯ₂膜５１を僅かにエッチングし、図１４に示すように、凸面４２を介して一対の素子電極４０をつなぐように導電膜４４を成膜する。

最後に、一対の素子電極４０間にパルス状の高電圧を印加して細長い凸面４２の略中央で導電膜４４に亀裂を生じさせて電子放出部３２を形成する。この後、必要に応じて、電子放出部３２の幅を一定にするための活性化処理を施して電子放出部３２のエッジにカーボンを付着する。

以上のように、本実施の形態の電子放出素子１６によると、アノード側に突出した凸面４２上に電子放出部３２を形成し、スキャッタリングの際に電子が導電膜４４に着地する領域を少なくとも狭くしたため、スキャッタリングによって素子電極４０に流れる電子の量を減らすことができ、電子の放出効率を高めることができる。

図１５には、この発明の第２の実施の形態に係る電子放出素子７０の要部の概略構造の断面図を示してある。この電子放出素子７０は、一対の素子電極４０よりアノード側に突出した頂部を有する湾曲した凸面６０を有する。凸面６０が所定の曲率で湾曲している以外、上述した第１の実施の形態と同様の構造を有するため、同様に機能する構成要素には同一符号を付してその詳細な説明を省略する。

凸面６０の曲率半径は、上述した第１の実施の形態の電子放出素子１６における電子放出部３２から凸面４２の縁までの幅と同じように決定される。例えば、上述したスキャッタリング距離Ｘｓが１．０［μｍ］であるものと仮定した場合、凸面６０の曲率半径は、１．０［μｍ］未満に設定される。

これにより、上述した第１の実施の形態と同様の効果を奏し得るとともに、第１の実施の形態の電子放出素子１６と比較してより電界を集中させることができ強い電界を形成でき、電子の放出効率をより高めることができる。

なお、この発明は、上述した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上述した実施の形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、上述した実施の形態に示される全構成要素から幾つかの構成要素を削除しても良い。更に、異なる実施の形態に亘る構成要素を適宜組み合わせても良い。

この発明の実施の形態に係るＳＥＤの真空外囲器を示す外観斜視図。 図１の真空外囲器を線分II−IIに沿って切断した断面斜視図。 図２の断面を部分的に拡大して示す部分拡大断面図。 図１のＳＥＤの配線構造を説明するための図。 電子放出素子の特性を説明するための動作説明図。 この発明の第１の実施の形態に係る電子放出素子の要部の構造を部分的に拡大して示す部分拡大断面図。 アノード電圧を変えた場合における電子のスキャッタリング距離および平均散乱回数の関係を示す表。 図６の電子放出素子を製造する方法を説明するための図。 図６の電子放出素子を製造する方法を説明するための図。 図６の電子放出素子を製造する方法を説明するための図。 図６の電子放出素子を製造する方法を説明するための図。 図６の電子放出素子を製造する方法を説明するための図。 図６の電子放出素子を製造する方法を説明するための図。 図６の電子放出素子を製造する方法を説明するための図。 この発明の第２の実施の形態に係る電子放出素子の要部の構造を部分的に拡大して示す部分拡大断面図。

符号の説明

１…ＳＥＤ、２…前面基板、４…背面基板、６…側壁、８…スペーサ、１０…真空外囲器、１２…蛍光体スクリーン、１４…メタルバック、１６、７０…電子放出素子、１８…配線、３０…導電膜、３２…電子放出部、４０…素子電極、４２…凸面、４４…導電膜、５０…Ｓｉ基板、５１…熱酸化膜、５２…ＳｉＯ₂膜、５２’…マスク、５４…電極膜、６０…凸面。

Claims (10)

1. 導電膜と、この導電膜に亀裂を生じせしめて形成される細長い電子放出部と、この電子放出部に駆動電圧を印加する一対の素子電極と、を有する電子放出素子であって、
   上記導電膜は、上記駆動電圧の印加により上記電子放出部を飛び越えた電子が該導電膜上で散乱する際に、散乱した電子が該導電膜に着地可能な領域を少なくとも狭める形状に形成されていることを特徴とする電子放出素子。
2. 上記導電膜は、上記電子放出部を飛び越えた電子を加速するアノード電極に向けて上記一対の素子電極より突出した細長い凸面の略中央に上記電子放出部が位置し、且つ上記凸面を介して上記一対の素子電極をつなぐように形成されていることを特徴とする請求項１に記載の電子放出素子。
3. 基材上に互いに離間して形成された一対の素子電極と、これら一対の素子電極をつなぐように上記基材上に形成された導電膜と、上記一対の素子電極の間で上記導電膜に亀裂を生じせしめて形成された細長い電子放出部と、を有する電子放出素子であって、
   上記基材は、上記一対の素子電極の間に、上記電子放出部を飛び越えた電子を加速するアノード電極に向けて上記一対の素子電極より突出した細長い凸面を有し、
   上記電子放出部は、上記凸面の略中央に位置することを特徴とする電子放出素子。
4. 上記凸面は上記電子放出部を頂部に有する曲面であることを特徴とする請求項２または請求項３に記載の電子放出素子。
5. 基材上に形成された細長い凸部と、
   この凸部を挟んで上記基材上に形成された一対の素子電極と、
   上記凸部を介して上記一対の素子電極をつなぐように形成された導電膜と、
   上記凸部の略中央で上記導電膜に亀裂を生じせしめて形成された電子放出部と、
   を有することを特徴とする電子放出素子。
6. 上記凸部は、湾曲した凸面を有し、この凸面の頂部に上記電子放出部が位置していることを特徴とする請求項５に記載の電子放出素子。
7. 請求項１乃至６のいずれかに記載の電子放出素子を基板上に複数個並べて配置した電子放出装置であって、外部から与えられる信号に応じて各電子放出素子の素子電極に選択的に駆動電圧を与えることにより上記複数の電子放出素子から選択的に電子を放出させる電子放出装置。
8. 請求項７に記載の電子放出装置と、
   この電子放出装置の複数の電子放出素子から選択的に放出される電子によって画像を表示する画像表示部と、
   を有することを特徴とする表示装置。
9. 基板に湾曲した凸面を有する細長い凸部を形成する工程と、
   この凸部を挟んで一対の素子電極を形成する工程と、
   上記凸面を介して上記一対の素子電極をつなぐ導電膜を形成する工程と、
   上記一対の素子電極間に電位差を与えて上記凸面の頂部で上記導電膜に細長い亀裂を生じせしめて電子放出部を形成する工程と、を有し、
   上記凸面の曲率は、上記電子放出部に駆動電圧を印加した際に該電子放出部を飛び越えて散乱した電子のうち少なくとも一部の電子が上記導電膜に着地できない曲率に設定されていることを特徴とする電子放出素子の製造方法。
10. 基板に細長い凸面を形成する工程と、
    この凸面の両側に一対の素子電極を形成する工程と、
    上記凸面を介して上記一対の素子電極をつなぐ導電膜を形成する工程と、
    上記一対の素子電極間に電位差を与えて上記凸面の略中央で上記導電膜に細長い亀裂を生じせしめて電子放出部を形成する工程と、を有し、
    上記凸面に形成された上記電子放出部から該凸面の縁までの幅は、上記電子放出部に駆動電圧を印加した際に該電子放出部を飛び越えて散乱した電子のうち少なくとも一部の電子が着地できない幅に設定されていることを特徴とする電子放出素子の製造方法。

Images