JP2006048318A - 制御システム - Google Patents
制御システム Download PDFInfo
- Publication number
- JP2006048318A JP2006048318A JP2004227537A JP2004227537A JP2006048318A JP 2006048318 A JP2006048318 A JP 2006048318A JP 2004227537 A JP2004227537 A JP 2004227537A JP 2004227537 A JP2004227537 A JP 2004227537A JP 2006048318 A JP2006048318 A JP 2006048318A
- Authority
- JP
- Japan
- Prior art keywords
- control
- program
- memory
- auxiliary device
- management device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Programmable Controllers (AREA)
Abstract
【課題】 分散した制御装置からメモリのみ参照し制御装置間の通信によるオーバヘッドをなくし制御の高速化を図れる制御システムを提供することである。
【解決手段】 制御管理装置1の制御管理装置用ソフトウェア管理手段5は、制御補助装置2の設置を検出したときはその制御補助装置2の制御分担内容を制御プログラムの単位プログラムごとに判断してデータメモリ10に書き込み、制御補助装置2にその内容を通知すると共に制御管理装置1と制御補助装置2間で同期をとりながら周辺装置15に対する制御を行う。制御補助装置2の制御補助装置用ソフトウェア管理手段12は、自己が実行する制御内容について制御管理装置1のプログラムメモリ8の制御プログラムを参照し制御管理装置用ソフトウェア管理手段5から通知された制御内容を実行する。
【選択図】 図1
【解決手段】 制御管理装置1の制御管理装置用ソフトウェア管理手段5は、制御補助装置2の設置を検出したときはその制御補助装置2の制御分担内容を制御プログラムの単位プログラムごとに判断してデータメモリ10に書き込み、制御補助装置2にその内容を通知すると共に制御管理装置1と制御補助装置2間で同期をとりながら周辺装置15に対する制御を行う。制御補助装置2の制御補助装置用ソフトウェア管理手段12は、自己が実行する制御内容について制御管理装置1のプログラムメモリ8の制御プログラムを参照し制御管理装置用ソフトウェア管理手段5から通知された制御内容を実行する。
【選択図】 図1
Description
本発明は、複数の制御装置間で周辺装置を分散制御する制御システムに関する。
一般に、複数の制御装置間で分散制御を行う制御システムでは、プログラムを分割し各制御装置に実行を依頼する。このとき制御システムでは各制御装置間で同期をとりながらシステムの周辺装置の制御を行う場合が多く、この同期を採るときに各制御装置間でオペレーションプログラムによるメッセージのやりとりが行われている(例えば、特許文献1参照)。
特開平6−131017号公報
しかし、特許文献1のものでは、分散した制御装置間のメッセージ処理が多くなるので、そのメッセージ処理に時間が取られ制御周期を高速化することができない。
本発明の目的は、分散した制御装置からメモリのみ参照し制御装置間の通信によるオーバヘッドをなくし制御の高速化を図ることができる制御システムを提供することである。
本発明の制御システムは、複数台の周辺装置に対する制御を行う制御管理装置と、前記制御管理装置の制御に対する補助を行う制御補助装置とを備え、前記制御管理装置は、各周辺装置を制御するための複数の単位プログラムからなる制御プログラムが格納されたプログラムメモリと、前記制御補助装置が実行する制御分担内容を記憶するデータメモリと、前記制御補助装置の設置を検出したときはその制御補助装置の制御分担内容を制御プログラムの単位プログラムごとに判断して前記データメモリに書き込み前記制御補助装置にその内容を通知すると共に前記制御管理装置と前記制御補助装置間で同期をとりながら前記周辺装置に対する制御を行う制御管理装置用ソフトウェア管理手段とを有し、前記制御補助装置は、前記制御管理装置用ソフトウェア管理手段から通知された自己が実行する制御内容について前記制御管理装置のプログラムメモリの制御プログラムを参照し前記制御管理装置用ソフトウェア管理手段から通知された制御内容を実行する制御補助装置用ソフトウェア管理手段を有したことを特徴とする。
本発明によれば、制御管理装置の制御管理装置用ソフトウェア管理手段が新たに設置された制御補助装置を検出した場合に、その制御補助装置が実行する制御分担内容をデータメモリに書き込む構成としたので、システム稼動中であっても制御システムの運転を停止させることなく制御の分散を行うことができると共に高速に制御することができる。
以下、本発明の実施の形態を説明する。図1は本発明の実施の形態に係わる制御システムの構成図である。制御管理装置1と制御補助装置2とはバス3を介して接続され、バス3には周辺装置15が接続されている。そして、制御管理装置1はバス3に接続される管理CPUバス4を有しており、この管理CPUバス4に、管理CPU16、システムメモリ6、プログラムメモリ7、8、9、データメモリ10が接続されている。管理CPU16内には制御管理装置用ソフトウェア管理手段5が形成されている。
また、制御補助装置2はバス3に接続される補助CPUバス11を有しており、この補助CPUバス11に、補助CPU17、システムメモリ13、プログラムメモリ14が接続されている。補助CPU17内には制御補助装置用ソフトウェア管理手段17が形成されている。図1においては、1台の制御補助装置2及び1台の周辺装置15しか図示していないが、実際には制御管理装置1には複数台の制御補助装置2及び複数台の周辺装置15が接続される。
制御管理装置1の管理CPU16は制御管理装置1全体を統括制御するものであり、この管理CPU16内に形成された制御管理装置用ソフトウェア管理手段5は、後述するように、制御補助装置2がバス3に実装されている場合に管理作業を行うものである。
システムメモリ6は、オペレーションプログラムを格納するメモリであり、プログラムメモリ7は、制御管理装置1と制御補助装置2全体の制御手順についての制御プログラムを格納するメモリである。プログラムメモリ8は、新たに追加された制御補助装置2がある場合に、その制御補助装置2で実行する制御プログラムをどのような手順で分散するかについてのプログラムである制御補助装置実行分散プログラムを格納したメモリである。プログラムメモリ9は、削除された制御補助装置2がある場合に、その制御補助装置2で実行していた制御プログラムをどのような手順で統合するかについてのプログラムである制御補助装置実行統合プログラムを格納したメモリである。また、データメモリ10は、各制御補助装置2を管理するのに必要な種々の項目を含んだ制御補助装置管理テーブルのデータを格納するためのメモリである。
制御補助装置2は、バス3に接続される補助CPUバス11を有しており、この補助CPUバス11に制御補助装置用ソフトウェア管理手段12、システムメモリ13が接続されている。システムメモリ13は、この制御補助装置2の制御内容についてのオペレーションプログラムを格納するメモリであり、プログラムメモリ14は、制御補助装置2で実行する制御プログラムを格納するメモリである。制御補助装置用ソフトウェア管理手段12は、バス3を介し制御管理装置1のプログラムメモリ7、データメモリ10の内容を参照する。制御システムによっては、プログラムメモリ7の一部をプログラムメモリ14に転送する。制御補助装置2は、このプログラムメモリ7またはプログラムメモリ14を参照しながら制御を行うことになる。
プログラムメモリ14は必ずしも設ける必要はなく、制御管理装置用ソフトウェア管理手段5から通知された自己が実行する制御内容について、制御補助装置用ソフトウェア管理手段12は制御管理装置1のプログラムメモリ7の制御プログラムを参照し、制御管理装置用ソフトウェア管理手段5から通知された制御内容を実行するようにしてもよい。
図2は、制御管理装置1内のデータメモリ10の構成図である。実行装置プログラムビット列メモリ10aは、制御プログラムをn本のプログラムに分割し、その分割プログラムをどの制御管理装置1または制御補助装置2が実行するのかのデータを格納するメモリである。実行開始プログラムビット列メモリ10bは、その分割プログラム毎に他のどの分割プログラムの実行が終わったらその分割プログラムを実行してよいかについてのデータを格納するメモリである。実行完了プログラムビット列メモリ10cは、制御管理装置1または制御補助装置2が分割プログラムの実行を完了したかのデータを格納するメモリである。そして、プログラム実行時間メモリ10dは、制御管理装置1または制御補助装置2が分割プログラムの実行にかかった時間データを格納するメモリである。
次に、動作を説明する。制御管理装置1の管理CPU16は、システムメモリ6に格納されたオペレーションプログラムに基づき動作するようになっており、制御管理装置1の起動時には、管理CPU16の制御管理装置用ソフトウェア管理手段5が起動され、制御管理装置用ソフトウェア管理手段5による処理が行われた後に、プログラムメモリ7に格納された制御プログラムに基づいてプログラム命令を実行する。
図3は、制御管理装置用ソフトウェア管理手段5の動作を示すフローチャートである。まず制御システムが起動すると、システムメモリ6に格納されたオペレーションプログラムに基づいてプログラム制御の起動処理が開始される(ST1)。そして、制御管理装置用ソフトウェア管理手段5は、制御補助装置2が新規に実装されたか否かについて判別し(ST2)、新規に実装されたと判別すればプログラムメモリ8に格納されている制御補助装置実行分散プログラムに基づいて、制御補助装置2で実行する制御プログラムを分散する処理を行う(ST3)。すなわち、制御管理装置用ソフトウェア管理手段5は、分割した制御プログラムを適当に分散し、データメモリ10の実行装置プログラムビット列メモリ10aの該当制御装置番号のプログラム番号のビットをセットする。なお、制御管理装置用ソフトウェア管理手段5は、ステップST2の判定で新規に実装された制御補助装置2がないと判断すればステップST4に移行する。
次いで、制御管理装置用ソフトウェア管理手段5は、除去された制御補助装置があるか否かを判別し(ST4)、除去されたものがあると判別すれば、プログラムメモリ9に格納された制御補助装置実行統合プログラムに基づいて、制御補助装置2の制御プログラムを削除する処理を行う(ST5)。すなわち、データメモリ10を参照し、このデータメモリ10の該当する項目を削除し、削除された制御補助装置2で実行されていた制御プログラムを別の制御補助装置2または制御管理装置1に割り振り統合する。また、制御管理装置用ソフトウェア管理手段5は、ステップST4の判定で除去された制御補助装置2がないと判別すればステップST6に移行する。
次いで、制御管理装置用ソフトウェア管理手段5は、制御装置(制御管理装置1及び制御補助装置2)間のプログラム実行時間のばらつきが規定より大きいか否かについて判別する(ST6)。そして、ばらつきが大きいと判別した場合は、データメモリ10に格納されている実行装置プログラムビット列メモリ10aの再編を行う(ST7)。そして、制御管理装置用ソフトウェア管理手段5は、プログラム実行時間メモリ10dが規定時間より大きいかについて判断する(ST8)。そして、規定時間より大きいと判別した場合は、データメモリ10に格納されている実行装置プログラムビット列メモリ10aの間引きを行い(ST9)、プログラム制御処理に移行する(ST10)。
図4は、図3におけるステップST10のプログラム制御処理内容を示すフローチャートである。ステップST2〜ステップST9の処理が行われた後、制御管理装置1の管理CPU16は周辺装置15に対するデータの入出力処理を行ない(ST10−1)、全ての制御補助装置2に対して、プログラム実行開始を通知する(ST10−2)。そして、自装置で実行する制御プログラムがあるか否かの判別をデータメモリ10の実行装置プログラムビット列メモリ10aと実行完了プログラムビット列メモリ10cとを突き合わせることにより行う(ST10−3)。
ステップST10−3で「YES」の判別を行った場合、制御管理装置用ソフトウェア管理手段5は、今度はこのプログラムを実行してよいか否かを判別を実行開始プログラムビット列メモリ10bと実行完了プログラムビット列メモリ10cとを突き合わせることにより行う(ST10−4)。
ステップST10−4で「YES」の判別を行った場合、プログラムメモリ7に格納された制御プログラムを起動する。起動された制御プログラムはその内容に応じた制御を実行し(ST10−5)、その実行が完了したら実行完了プログラムビット列メモリ10cのプログラムのビットを1にし(ST10−6)、プログラム実行時間をプログラム実行時間メモリ10dに設定する(ST10−7)。そして再びステップST10−3に戻る。
ステップST10−4で「NO」の判別を行った場合、すなわち実行すべき分割プログラムはあるが、実行できる状態になっていないと判別した場合、ステップST10−3に戻り、他に実行できる分割プログラムがないかどうかを判別する。
ステップST10−3で「NO」の判別を行った場合、すなわち自装置内で実行すべき分割プログラムの実行が完了した場合、制御管理装置用ソフトウェア管理手段5は、実行完了プログラムビット列メモリ10cを参照し、全ての分割プログラムが終了するか否かを判別し、全ての分割プログラムが完了していない場合待ちつづけ、終了した場合にプログラム制御処理を完了する(ST10−8)。
次に、図5は、制御補助装置2の制御補助装置用ソフトウェア管理手段12の動作を示すフローチャートである。制御補助装置用ソフトウェア管理手段12では、システムメモリ13に格納されたオペレーションプログラムに基づいてプログラム制御の起動処理が開始される(ST11)。そして、自装置で実行する制御プログラムがあるか否かの判別をデータメモリ10の実行装置プログラムビット列メモリ10aと実行完了プログラムビット列メモリ10cとを突き合わせることにより行う(ST12)。
ステップST12で「YES」の判別を行った場合、制御補助装置用ソフトウェア管理手段12は、今度はこのプログラムを実行してよいか否かを判別を実行開始プログラムビット列メモリ10bと実行完了プログラムビット列メモリ10cとを突き合わせることにより行う(ST13)。
ステップST13で「YES」の判別を行った場合、プログラムメモリ14に格納された制御プログラムを起動する。起動された制御プログラムはその内容に応じた制御を実行し(ST14)、その実行が完了したら実行完了プログラムビット列メモリ10cのプログラムのビットを1にし(ST15)、プログラム実行時間をプログラム実行時間メモリ10dに設定する(ST16)。そして再びステップST12に戻る。
ステップST13で「NO」の判別を行った場合、すなわち実行すべき分割プログラムはあるが、実行できる状態になっていないと判別した場合、ステップST12に戻り、他に実行できる分割プログラムがないかどうかを判別する。そして、ステップST12で「NO」の判別を行った場合は処理を終了する。
1…制御管理装置、2…制御補助装置、3…バス、4…管理CPUバス、5…制御管理装置用ソフトウェア管理手段、6…システムメモリ、7…プログラムメモリ、8…プログラムメモリ、9…プログラムメモリ、10…データメモリ、10a…実行装置プログラムビット列メモリ、10b…実行開始プログラムビット列メモリ、10c…実行完了プログラムビット列メモリ、10d…プログラム実行時間メモリ、11…補助CPUバス、12…制御補助装置用ソフトウェア管理手段、13…システムメモリ、14…プログラムメモリ、15…周辺装置、16…管理CPU、17…補助CPU
Claims (5)
- 複数台の周辺装置に対する制御を行う制御管理装置と、前記制御管理装置の制御に対する補助を行う制御補助装置とを備え、前記制御管理装置は、各周辺装置を制御するための複数の単位プログラムからなる制御プログラムが格納されたプログラムメモリと、前記制御補助装置が実行する制御分担内容を記憶するデータメモリと、前記制御補助装置の設置を検出したときはその制御補助装置の制御分担内容を制御プログラムの単位プログラムごとに判断して前記データメモリに書き込み前記制御補助装置にその内容を通知すると共に前記制御管理装置と前記制御補助装置間で同期をとりながら前記周辺装置に対する制御を行う制御管理装置用ソフトウェア管理手段とを有し、前記制御補助装置は、前記制御管理装置用ソフトウェア管理手段から通知された自己が実行する制御内容について前記制御管理装置のプログラムメモリの制御プログラムを参照し前記制御管理装置用ソフトウェア管理手段から通知された制御内容を実行する制御補助装置用ソフトウェア管理手段を有したことを特徴とする制御システム。
- 前記制御補助装置は、自己が実行する制御内容の制御プログラムを格納するためのプログラムメモリを有し、前記制御管理装置用ソフトウェア管理手段から通知された制御内容の制御プログラムを前記制御管理装置から自己のプログラムメモリに転送し、自己のプログラムメモリの読み出しに基づき前記周辺装置の制御を行うことを特徴とする請求項1記載の制御システム。
- 前記制御管理装置用ソフトウェア管理手段は、新たに制御補助装置を検出したときは、新たに制御分担を再構築し、その制御補助装置に制御内容を通知することを特徴とする請求項1または2記載の制御システム。
- 前記制御管理装置用ソフトウェア管理手段は、前記制御管理装置と前記制御補助装置間の各周辺装置に対する制御の実行時間が大きく異なる場合には、前記制御管理装置と前記制御補助装置間で実行時間が大きく異ならないように制御の割り振りを行うことを特徴とする請求項1乃至3のいずれか一記載の制御システム。
- 前記制御管理装置用ソフトウェア管理手段は、前記制御管理装置または前記制御補助装置の制御の実行時間が指定された時間より大きい場合には、指定された単位プログラムを実行しないことを特徴とする請求項4記載の制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004227537A JP2006048318A (ja) | 2004-08-04 | 2004-08-04 | 制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004227537A JP2006048318A (ja) | 2004-08-04 | 2004-08-04 | 制御システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006048318A true JP2006048318A (ja) | 2006-02-16 |
Family
ID=36026803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004227537A Pending JP2006048318A (ja) | 2004-08-04 | 2004-08-04 | 制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006048318A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012524355A (ja) * | 2009-04-20 | 2012-10-11 | ピルツ ゲーエムベーハー アンド コー.カーゲー | 安全コントローラおよび自動化設備を制御する方法 |
-
2004
- 2004-08-04 JP JP2004227537A patent/JP2006048318A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012524355A (ja) * | 2009-04-20 | 2012-10-11 | ピルツ ゲーエムベーハー アンド コー.カーゲー | 安全コントローラおよび自動化設備を制御する方法 |
US9128480B2 (en) | 2009-04-20 | 2015-09-08 | Pilz Gmbh & Co. Kg | Safety controller and method for controlling an automated installation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5119686B2 (ja) | 情報処理装置および設定方法 | |
JP5229326B2 (ja) | マルチコアcpuにおける消費電力制御方法,消費電力制御プログラム及び情報処理システム | |
JP2007207026A (ja) | Dma転送装置 | |
JPH04332002A (ja) | プログラマブル制御装置 | |
JP6790686B2 (ja) | 制御装置、制御方法およびプログラム | |
CN106537364A (zh) | 存储事务 | |
CN103020243A (zh) | 一种数据库主从复制结构更换方法及装置 | |
JP2008186175A (ja) | オペレーティングシステムの起動制御方法及び情報処理装置 | |
US8176307B2 (en) | Method and system for post-build modification of firmware binaries to support different hardware configurations | |
WO2020134830A1 (zh) | 一种算法程序加载的方法及相关装置 | |
US20170269870A1 (en) | Memory controller, nonvolatile storage device, nonvolatile storage system, and memory control method | |
JP5124430B2 (ja) | 仮想マシンの移行方法、サーバ、及び、プログラム | |
WO2011027626A1 (ja) | メモリ管理方法、計算機システム及びコンピュータ可読媒体 | |
JP2001306341A (ja) | コンピュータシステムおよびコンピュータ読み取り可能な記録媒体 | |
JP5319619B2 (ja) | スケールアウト構成に対応したソフトウェア配布システム、方法、及びプログラム | |
JP2015022681A (ja) | 情報処理装置および情報処理装置におけるソフトウェア更新方法 | |
JP5518143B2 (ja) | 仮想マシンの移行方法、サーバ、プログラム、及び、仮想マシンシステム | |
JP2006048318A (ja) | 制御システム | |
CN107832154B (zh) | 一种多进程处理方法、处理装置及应用 | |
JP2008226111A (ja) | 2重化コントローラシステム、その稼動系コントローラ | |
US8806078B2 (en) | Information processing device and program product | |
CN111866013B (zh) | 一种云安全产品管理平台部署方法、装置、设备及介质 | |
JP2007249635A (ja) | データ転送装置及びデータ転送方法 | |
JP2010211596A (ja) | マルチタスクシステムにおけるシステム起動方法 | |
JP6146092B2 (ja) | 仮想化システム、仮想サーバ、仮想マシン制御方法、及び仮想マシン制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070322 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090721 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091117 |