JP2006048132A - 分岐予測装置、分岐予測装置の制御方法、情報処理装置 - Google Patents

分岐予測装置、分岐予測装置の制御方法、情報処理装置 Download PDF

Info

Publication number
JP2006048132A
JP2006048132A JP2004224157A JP2004224157A JP2006048132A JP 2006048132 A JP2006048132 A JP 2006048132A JP 2004224157 A JP2004224157 A JP 2004224157A JP 2004224157 A JP2004224157 A JP 2004224157A JP 2006048132 A JP2006048132 A JP 2006048132A
Authority
JP
Japan
Prior art keywords
branch
branch history
error
information
history information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004224157A
Other languages
English (en)
Inventor
Emi Yokoi
恵美 横井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004224157A priority Critical patent/JP2006048132A/ja
Priority to EP04257223A priority patent/EP1622001A3/en
Priority to US10/994,411 priority patent/US20060026469A1/en
Publication of JP2006048132A publication Critical patent/JP2006048132A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842Speculative instruction execution
    • G06F9/3844Speculative instruction execution using dynamic branch prediction, e.g. using branch history tables
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802Instruction prefetching
    • G06F9/3804Instruction prefetching for branches, e.g. hedging, branch folding
    • G06F9/3806Instruction prefetching for branches, e.g. hedging, branch folding using address prediction, e.g. return stack, branch history buffer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861Recovery, e.g. branch miss-prediction, exception handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

【課題】 分岐予測装置の可用性を損なうことなく、分岐予測装置の過渡的あるいは固定的な読み出しエラーに起因する情報処理装置の性能低下を防止する。
【解決手段】 分岐予測装置30は、分岐履歴記憶装置31を備え、分岐予測のための分岐履歴記憶装置31のアクセス時にエラーが検出されると検索インデックス保持部33にエラー発生ラインのインデックスを保持し、このインデックスを記憶装置書き込みインデックス生成部36にセットして、書き込み許可信号32bを書き込み指示信号生成部39に入力して当該エラーラインにゼロデータを書き込むことによる消去動作を行うことで、以降のアクセス時のエラー(偶数パリティ)を回避する。ライン単位の消去か、全ラインの消去、消去を全く行わないかは、消去方法設定レジスタ40の設定内容によって外部から選択的に制御できる。
【選択図】図1

Description

本発明は、分岐予測技術および情報処理技術に関し、特に、情報処理装置内に設けられた分岐予測機構等におけるエラー処理技術等に適用して有効な技術に関する。
たとえば、演算ユニット内でパイプライン処理を行なうマイクロプロセッサ等の情報処理装置では、いくつもの命令を流れ作業的に同時に実行するため、分岐命令でメモリ内の別の部分にジャンプしてしまうと、分岐しないものとして先読みしていた後続の命令をすべて破棄しなくてはならず、処理効率が低下する。これを防ぐため、分岐命令の分岐先を予測し、分岐先の命令列をパイプラインに先読みするための分岐予測技術が知られている。たとえば、分岐命令のアドレスと、当該分岐命令による過去の分岐先アドレスとをペアで分岐履歴情報として記憶しておき、分岐命令に遭遇したとき、分岐履歴情報に基づいて分岐予測を行い、予測された分岐アドレス以降の命令列を先読みすることで、分岐命令に起因するパイプライン処理の乱れを防止して性能低下を回避するものである。
これまでは、分岐履歴情報を記憶する記憶装置に宇宙線によるビット反転(ソフトエラー)等のエラーが起きた際、特別にこれを消去する手段を持たなかったため、別の有効なデータで上書きされるのを待つ他なく、いったんエラーが起きれば、そのエラー箇所へのアクセスが起きるごとにエラーの報告を行っていた。エラーの報告があれば、通常、エラー要因を調べるべく必要なデータの回収を行うため、一部ないし全部の回路を停止し、スキャンを行う。つまり、エラー箇所へのアクセスの度に、既に回収したデータを無駄に再回収する、という事態を招いていた。
回路の全停止が多大な損害を生むことはもちろんのこと、一部の停止でも、その間、他のエラー検出を阻害したり、余計な回路の動作によって性能低下を引き起こしたりなど、影響は計り知れない。
特許文献1には、分岐ヒストリテーブルにてエラーが検出された場合、エントリアドレスにより指定されるエントリを無効化するとともに使用不可状態にする無効化手段を備えた障害処理方式が開示されている。
特許文献2には、複数レベルに設けられた分岐ヒストリテーブルにおける各エントリが複数レベルに対応して当該エントリの障害状況を示すビットを含むように構成し、前記ビットにて前記エントリの使用の可否を判別する技術が開示されている。
特許文献3には、分岐ヒストリテーブルの各エントリに対応してエラーによる内容の有効/無効を示す情報を持つ技術が開示されている。
特許文献4には、分岐ヒストリテーブルからの分岐命令アドレスの読み出し経路に当該分岐命令アドレスのエラーの有無をチェックするチェック回路を設け、エラーが検出された場合に、分岐ヒストリテーブルからの以降の分岐命令アドレスの供給を抑止して、当該エラーの処理後の命令再開の可能性を向上させる技術が開示されている。
しかしながら、これらの特許文献1〜3の技術では、ソフトエラー等の過渡的なエラーでも当該エントリが恒久的に使用不能となり、分岐ヒストリテーブルの可用性が低下するという技術的課題がある。
また、特許文献4の技術は、分岐ヒストリテーブルにおけるエラー発生後の事後対策であり、分岐ヒストリテーブルにおける過渡的なエラーの発生に起因する上述の回路の全停止等の技術的課題は解決できない。
特開平3−48335号公報 特開平3−257526号公報 特開平4−273528号公報 特開平5−233282号公報
本発明の目的は、情報処理装置に備えられた分岐予測装置の可用性を損なうことなく、分岐予測装置の過渡的あるいは固定的な読み出しエラーに起因する情報処理装置の性能低下を防止することにある。
本発明の他の目的は、分岐予測装置が実装される情報処理装置の状況に応じて、分岐予測装置における過渡的あるいは固定的な読み出しエラーの多様な対策を実現することにある。
本発明の第1の観点は、分岐の成立/不成立を予測するための分岐履歴情報が格納される分岐履歴記憶装置と、
前記分岐履歴情報の読み出しエラーを検出する故障検出機構と、
前記読み出しエラーが検出された前記分岐履歴情報の記憶領域を消去する消去機構と、
を含む分岐予測装置を提供する。
本発明の第2の観点は、分岐の成立/不成立を予測するための分岐履歴情報が格納される分岐履歴記憶装置と、前記分岐履歴情報の読み出しエラーを検出する故障検出機構とを含む分岐予測装置の制御方法であって、前記読み出しエラーが検出された前記分岐履歴情報を消去する分岐予測装置の制御方法を提供する。
本発明の第3の観点は、命令を実行する演算ユニットと、前記演算ユニットに入力される前記命令の先読みを行う命令フェッチ制御ユニットと、前記命令フェッチ制御ユニットにて先読みされた前記命令が分岐命令の場合に、前記分岐命令の分岐先アドレスを予測するための分岐予測装置とを含む情報処理装置であって、
前記分岐予測装置は、
分岐の成立/不成立を予測するための分岐履歴情報が格納される分岐履歴記憶装置と、
前記分岐履歴情報の読み出しエラーを検出する故障検出機構と、
前記読み出しエラーが検出された前記分岐履歴情報の記憶領域を消去する消去機構と、
を含む情報処理装置を提供する。
上述のように、本発明では、エラーを検出して一度エラー報告を行ったものについては、再度のエラー報告の発生を防止するため、ECC(Error Correction Code)などで故障データを復元できる場合を除いて、無害なデータを生成することは簡単ではないため、エラーデータを消去する。消去は、全ゼロデータを書き込むことで行う。単なる一時的なエラー、つまりソフトエラーであれば、エラーデータを消去しさえすれば、また通常使用が可能であるものなので、エラーデータの消去は多重エラー報告の防止以上に大変意味のあることである。
さらに、固定故障であれば、何度エラーを消したところでまたエラーを検出するので、消去を繰り返してもエラーが頻発するようであれば、固定故障であることが考えられるので、エラー回数をカウントするなどすれば、ソフトエラーかどうかを判別することも可能である。そして固定故障であると判断出来れば、故障の記憶装置を早期に見つけて交換することも可能となる。
たとえば、分岐履歴記憶装置のエラー検出のためのパリティは、同一データグループ内でデータ種別や特定ビット数毎にもつ。パリティエラーが起きた場合にどれだけの範囲を消去するのが最小単位となるかは分岐履歴記憶装置の実装形態に依存する。一度の記憶装置の読み出しで、同一データグループ内で全てのデータが必要とされる装置ならば、同一データグループ内で、あるデータだけがパリティエラーとなっていたとしても、そのデータだけを消去しても無意味である。そのような場合は、そのデータグループ全てを消去する、もしくは、そのデータグループに属するバリッド情報があるならば、バリッド情報を無効化する。
さらに、格納データの論理単位と物理単位は必ずしも一致しない。論理単位毎にデータの消去が行えるならばそれで行えばよいが、それが出来ないならば、物理単位毎に消去を行う必要がある。物理単位毎に消去を行う場合は、本来消去したい範囲を越えた消去を行う必要も出てくる。その場合は、消去にともなう不利益がともなうことも考えられるので、実装方法については熟考されねばならない。
エラーデータの消去は、たえば、特定のレジスタを設け、このレジスタの設定に基づいていくつかの方法を選択的に実行することが出来るようにする。たとえば、以下の方法が考えられる。
すなわち、(1)エラーを検出した箇所を含む、論理最小データ単位のみの消去または論理最小データ単位を含む消去可能な物理データ単位を消去する。(2)エラーを検出した記憶装置単体の消去を行う。(3)エラーを検出した箇所の消去を行わない。
一番無駄無く消去の効果をあげる方法は、もちろん(1)のエラーした箇所を含む最小データ単位のみの消去である。記憶装置の形態によっては、エラーしたデータのバリッド情報を落とすだけでもよい。
上述の(2)の装置単体の消去を行うならば、その消去期間の全てにおいて、分岐記憶装置の使用を抑止する手段を講じなければならない。
上述の(3)の消去を行わないという選択肢の効用は以下の通りである。すなわち、消去を行うことは性能低下を防ぐ手段ではあるが、消去動作を行っている間はもちろん、記憶装置を使用することが出来ないため、場合によっては、消去動作そのものが、記憶装置の使用頻度を下げることになり、逆に性能低下を引き起こす可能性も否めない。
エラー箇所への度重なるアクセスがないのであれば、わざわざ消去動作を行う必要性がないからである。また、消去を行わない、という選択肢を残すことによって、消去を行った場合との性能比較を行うことが出来、将来の分岐予測装置の改良のための情報を収集する手段となる。
本発明によれば、情報処理装置に備えられた分岐予測装置の可用性を損なうことなく、分岐予測装置の過渡的あるいは固定的な読み出しエラーに起因する情報処理装置の性能低下を防止することができる。
また、分岐予測装置が実装される情報処理装置の状況に応じて、分岐予測装置における過渡的あるいは固定的な読み出しエラーの多様な対策を講ずることが可能になる。
以下、図面を参照しながら、本発明の実施の形態について詳細に説明する。
図1は、本発明の一実施の形態である分岐予測装置の構成の一例を示す図であり、図2は、本実施の形態の分岐予測装置を含む情報処理装置において、分岐予測に関係する部分を取り出して例示した概念図、図3は、本実施の形態の分岐予測装置に備えられた分岐履歴記憶装置における格納データの構成の一例を示す概念図、図4は、本実施の形態の分岐予測装置を含む情報処理装置の構成の一例を示すブロック図である。
まず、図4に例示されるように、本実施の形態の情報処理装置10は、外部の主記憶(メモリ20)から命令を先読みするための命令キャッシュ11aを備えたキャッシュ制御ユニット11と、命令の読み出しアドレスを生成するプログラムカウンタ18と、このプログラムカウンタ18の値に基づいて、キャッシュ制御ユニット11に主記憶からの命令の先読みを制御する命令フェッチ制御ユニット17と、主記憶との間でデータの読み出しや書き込みを行うオペランドキャッシュユニット12aを備えたキャッシュ制御ユニット12を備えている。
キャッシュ制御ユニット11の後段には、命令キャッシュ11aから読み出した命令を一時的に保持する命令バッファ13と、この命令バッファ13から読み出した命令をデコードするデコーダ14と、デコードされた命令のうち、分岐命名が保持される分岐リザベーションステーション15と、分岐命令以外の命令が保持されるその他リザベーションステーション15−1と、複数の系列の演算ユニット16を備えている。
また、分岐命令およびそれ以外の命令のすべての命令の完了状態を管理するための命令完了管理ユニット19と、分岐リザベーションステーション15からの完了情報を利用して後述のように分岐予測を行う分岐予測装置30が設けられている。
そして、命令フェッチ制御ユニット17は、命令フェッチ要求17aを命令キャッシュ11aに送出する。キャッシュ制御ユニット11は主記憶から命令キャッシュ11aに命令を先読みさせ、命令キャッシュ11aの命令は、命令バッファ13を経由してデコーダ14にて解釈され、当該命令が分岐命令の場合は分岐リザベーションステーション15に保持されるとともに、命令完了管理ユニット19に登録される。
また、当該命令が分岐命令以外の命令(たとえばレジスタ演算命令、アドレス演算命令等)の場合には、その他リザベーションステーション15−1に保持され、演算ユニット16に対する固定小数点演算、浮動小数点演算、論理演算等の各種演算要求の発行を行い、あるいは、主記憶から演算ユニット16内のレジスタにデータを読み出すためのロード要求や、レジスタから主記憶へデータを書き込むためのストア要求の発行を行う。
図1に例示されるように、本実施の形態の分岐予測装置30は、分岐リザベーションステーション15からの分岐命令の完了報告15aの情報に基づいて図3に例示されるような形式で分岐履歴情報を記憶する分岐履歴記憶装置31と、分岐履歴記憶装置31のアクセス時のエラーの有無をパリティチェック等の方法で検出する故障検出部32と、を備えている。
分岐履歴記憶装置31は、たとえばRAM(Random Access Memory)等の記憶媒体を用いて構成されたセットアソシアティブ方式の連想記憶機構を構成している。
さらに、分岐予測装置30は、分岐履歴記憶装置31をアクセスするためのインデックスを生成する記憶装置検索インデックス生成部37と、エラー発生時のインデックス値を保持する検索インデックス保持部33と、分岐リザベーションステーション15からの分岐命令の完了情報またはエラー発生時の無効化のデータを書き込むためのインデックスなどから書き込みインデックスを生成する記憶装置書き込みインデックス生成部36と、エラー発生時に分岐履歴記憶装置31の全域を消去するためのインデックスを生成する記憶装置全インデックスカウンタ34と、検索インデックス保持部33と記憶装置全インデックスカウンタ34の出力を選択するセレクタ35と、記憶装置書き込みインデックス生成部36と記憶装置検索インデックス生成部37の出力を選択して分岐履歴記憶装置31をアクセスするセレクタ38と、エラー発生時の消去動作の種別を外部から指定するための消去方法設定レジスタ40と、この消去方法設定レジスタ40の設定状態に基づいて、セレクタ35を切り替えるための部分消去選択信号41aまたは全体消去選択信号41bを出力する選択信号生成部41と、分岐履歴記憶装置31に対するデータ書き込みにおけるデータ書き込み信号を生成する書き込み指示信号生成部39と、を備えている。
本実施の形態の場合、消去方法設定レジスタ40には、エラーが発生したエントリ(ライン)単位の消去を行う処理と、分岐履歴記憶装置31の全ラインの消去を行う処理と、なにもしないことを指定することが可能になっている。また、この消去方法設定レジスタ40には、消去方法としてゼロデータを書き込む方法、または、後述のバリッドフラグ31cを操作する方法のいずれかを選択的に指定するための情報を設定することもできる。
故障検出部32は、エラー検出時に、エラー発生信号32aを検索インデックス保持部33、記憶装置全インデックスカウンタ34に出力するとともに、書き込み許可信号32bを書き込み指示信号生成部39に出力する。選択信号生成部41は、エラー発生時の消去時に書き込み許可信号41cを書き込み指示信号生成部39に出力する。
故障検出部32には、分岐履歴記憶装置31で発生したエラー情報を記録するエラー情報保持部50と、エラー情報収集部60が接続されている。エラー情報保持部50には、エラー種別毎に対応して設けられたハードウェア回路からなる複数のスキャンチェーン51が設けられ、エラー種別毎に対応してエラー情報保持部50における保持情報を回収して外部に出力する動作が可能になっている。
エラー情報保持部50に格納されるエラーに関する情報には、エラーしたRAM媒体のラインアドレス(RAMのアクセスアドレスを保持しておく)、エラーしたデータ、エラーしたRAM媒体の番号などがある。
エラー情報収集部60には、エラー回収スキャン制御部61、頻度カウンタ62、回路停止制御部63が接続されている。そして、エラー情報収集部60は、エラー回収スキャン制御部61によりスキャンチェーン51を起動して、エラー情報保持部50からのエラー情報収集を行う。また、回路停止制御部63は、故障検出部32から報告され、頻度カウンタ62に記録されたエラー発生頻度が所定の閾値を超えた場合に回路停止制御部63により全体回路の動作を停止させる動作を行う。
上述のように、分岐履歴記憶装置31は、たとえばRAM等の記憶媒体を用いて構成されたセットアソシアティブ方式の連想記憶機構を構成している。そして、図3に例示されているように、命令完了管理ユニット19に格納され、分岐リザベーションステーション15からの完了報告がなされた分岐命令のアドレス値の上位側の一部ビットからなるタグ部31aと、当該分岐命令にて実際に分岐した分岐先のアドレスを示す分岐先アドレス31bとが対応付けて格納されている。また、このタグ部31aと分岐先アドレス31bのペアの各々には、当該ペアの情報の有効/無効を示すバリッドフラグ31cと、図示しないパリティビット(本実施の形態の場合、偶数パリティ)などが設けられている。
なお、図3の例では、簡単のため、1アドレス(命令)単位に格納する例を示しているが、複数命令単位に分岐履歴記憶装置31に格納してもよい。
また、図3に例示した分岐履歴記憶装置31の各エントリは、分岐履歴記憶装置31を構成する物理的に同一のRAM媒体に格納されることに限らず、複数の異なるRAM媒体に分散して格納されるようにしてもよい。
セットアソシアティブ方式の分岐履歴記憶装置31で利用可能なエントリ数をn、ウェイ数をwとすると、記憶装置書き込みインデックス生成部36、記憶装置検索インデックス生成部37では、インデックスのビット数=log2(n/w)を、分岐命令のアドレス値から切り出してインデックス値として用いて分岐履歴記憶装置31の各ラインのアクセスを行う。
そして、命令フェッチ制御ユニット17からの命令フェッチ要求17aに際して、各エントリは、分岐命令のアドレス値の一部ビットからなるインデックスをキーとしてアクセスされ、タグ部31aが一致したエントリがヒットした場合に、当該エントリの分岐先アドレス31bを分岐予測値として出力し、命令フェッチ制御ユニット17は、この分岐先アドレス31bで命令キャッシュ11aからフェッチする動作を行うことで分岐予測動作が実現される。
以下、図5、図6および図7のフローチャート等を参照して、本実施の形態における情報処理装置10および分岐予測装置30の作用の一例について説明する。
まず、情報処理装置10の動作の過程で命令完了管理ユニット19に登録され、分岐リザベーションステーション15からの完了報告15aが行われた場合、この完了報告15aに含まれる分岐命令アドレスと、当該分岐命令にて実際に分岐した分岐先アドレスの情報が、分岐予測装置30の記憶装置書き込みインデックス生成部36および書き込み指示信号生成部39に入力され、図3の形式で登録される。
次に、情報処理装置10の実行過程で、プログラムカウンタ18の値に基づいて命令フェッチ制御ユニット17からキャッシュ制御ユニット11に命令フェッチ要求17aが発行されると、キャッシュ制御ユニット11では、要求された命令のフェッチアドレスで分岐予測装置30の検索を行い(ステップ101)、ヒットの有無を判定する(ステップ102)。そして、ヒットした場合、すなわち、当該命令が分岐命令で、過去の分岐履歴のエントリが分岐履歴記憶装置31に存在する場合、ヒットしたエントリの分岐先アドレス31bを予測値として命令フェッチ制御ユニット17に出力し(ステップ103)、この命令フェッチ制御ユニット17では、分岐先アドレス31b以降を先読みするようにキャッシュ制御ユニット11に指示する。
また、ステップ102でヒットしない場合には、命令フェッチアドレスに、所定の増分値N(たとえばN=32バイト)を加算したアドレス値を新たな命令フェッチアドレスとする(ステップ104)。
そして、分岐リザベーションステーション15からの再命令フェッチ要求の有無を判定し(ステップ105)、再命令フェッチ要求があった場合(分岐予測結果である分岐先アドレス31bの先読みが無効だった場合)には、再命令フェッチアドレスを命令フェッチアドレスとして(ステップ106)、次の命令フェッチを実行する。
上述のステップ101の検索処理を行う分岐予測装置30においては、記憶装置検索インデックス生成部37で、命令フェッチ要求17aのアドレス値から上述のようにしたインデックス値を生成して、セレクタ38を経由してこのインデックス値を分岐履歴記憶装置31に与えることで分岐履歴記憶装置31内を検索する過程で(ステップ111)、必要に応じてエラー判定処理を実行し(ステップ112)、ヒットした場合には読み出しデータとして分岐先アドレス31bを出力する(ステップ113)。
このステップ112のエラー判定処理は、図7のフローチャートに示されるように実行される。すなわち、分岐履歴記憶装置31からの読み出しデータのパリティエラーの有無を判定し(ステップ121)、エラーの場合には、故障検出部32から出力されるエラー発生信号32aの出力を契機に当該エラー検出ラインのアドレス(インデックス)を検索インデックス保持部33に保持し(ステップ122)、エラー情報をエラー情報保持部50に格納するとともに(ステップ123)、エラー情報収集部60に対してエラー報告を行う(ステップ124)。
そして、消去方法設定レジスタ40の設定内容を調べ(ステップ125)、エラーが発生したライン単位の消去が指定されている場合には、検索インデックス保持部33に保持されているインデックス値をセレクタ35で選択して記憶装置書き込みインデックス生成部36にセットするとともに、故障検出部32から出力される書き込み許可信号32bに基づいて書き込み指示信号生成部39にて書き込み(消去)指示を行うことで、読み出し時にパリティエラーが発生した領域にすべてゼロデータを書き込むことで消去を行う(ステップ126)。これにより、偶数パリティによるエラー判定の場合には、消去はエラーと判定されない。なお、この消去では、バリッドフラグ31cを無効な値に設定することで当該ラインの消去を行ってもよい。
ステップ125でライン単位の消去指定ではないと判定された場合には、さらに消去方法設定レジスタ40に全ライン消去が指定されているか否かを判定し(ステップ127)、全ライン消去が指定されていた場合には、記憶装置全インデックスカウンタ34にて、全ラインのインデックスを逐次発生して記憶装置書き込みインデックス生成部36にセットするとともに、選択信号生成部41から書き込み許可信号41cを書き込み指示信号生成部39に入力することで、分岐履歴記憶装置31の全ラインの消去(ゼロデータの書き込みまたはバリッドフラグ31cによるライン無効化設定)を行う(ステップ128)。
さらに、ステップ127で全ライン消去ではない判定された場合には、消去動作は行わずにエラー処理を終了する。
また、エラー情報収集部60では、エラー回収スキャン制御部61にてスキャンチェーン51を起動してエラー情報保持部50に保持されているエラー情報を回収して外部に出力する動作を行う。また、頻度カウンタ62に保持されているエラー発生頻度の値が所定の閾値を超えた場合には、回路停止制御部63にて分岐履歴記憶装置31の周辺回路の動作を停止させる。
分岐履歴記憶装置31の読み出しアクセスにおけるパリティエラーは、分岐予測の成功率に影響を及ぼす、つまりは情報処理装置10の性能に影響を及ぼすのみであり、通常使用を続けることが出来なくなる致命的なエラーとはならないが、エラー検出時には、エラー検出報告を行い、また回路の一部を停止してそのエラーに関する情報をスキャンによって回収する
致命的なエラーや、通常使用に影響しないエラーなど、エラー種別毎にスキャンチェーンを構成し、ある種のエラーが起きた際には、そのエラー種別のスキャンチェーンだけ通常のクロックを停止して、スキャン回収を行う。
このように、分岐履歴記憶装置31のエラーは、致命的ではないにしても性能に影響を及ぼすが、本実施の形態の場合には、パリティエラーが検出されたラインをゼロデータの書き込み(0−write)等で消去するので、たとえばソフトエラー等でパリティエラーとなったラインにアクセスがあるたびにエラーとなることが回避される。
分岐履歴記憶装置31のエラーは、通常使用には影響がなく、性能低下にのみ関わる。エラーが起きたことが一度報告できれば、エラー個所を積極的に消去してやればよく、これを行うことによって、情報処理装置10の全体を巻き込んだ大規模なエラー回収などを引き起こすことがなくなる。
この結果、エラーの発生毎に行われるエラー回収動作に起因する性能低下や、頻度カウンタ62に記録されたエラー頻度が所定の閾値を超過したことに起因して回路停止制御部63が動作し、情報処理装置10の全体が動作停止に陥ることが回避される。
また、エラーの発生したラインに対してはゼロデータの書き込みによる消去または、バリッドフラグ31cの書き込みによる無効化によって領域解放を行うので、エラー発生領域が使用不能になることが回避され、分岐履歴記憶装置31の可用性が低下することもない。
すなわち、分岐履歴記憶装置31の可用性を損なうことなく、分岐履歴記憶装置31のエラー発生に起因する情報処理装置10の性能低下を防止することが可能になる。
また、消去方法設定レジスタ40を設け、この消去方法設定レジスタ40における設定内容によって、エラー発生における分岐履歴記憶装置31での消去方法をライン単位の消去、全ラインの消去、RAM媒体全体の消去、消去を全く行わない、等に多様に設定できるので、分岐予測装置30が実装される情報処理装置10の使用状況に応じて、分岐予測装置30における過渡的あるいは固定的な読み出しエラーの多様な対策を実現することが可能になる。
すなわち、エラーの起きる原因というのは完全に解明されているわけではないので、固定故障の切り分けも含め、消去方法として複数の手段を用意して選択できるようにすることで、より効率の良い手段を、場合によって選ぶことが出来、信頼性強化に非常に効果的である。
なお、本発明は、上述の実施の形態に例示した構成に限らず、その趣旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
(付記1)
分岐の成立/不成立を予測するための分岐履歴情報が格納される分岐履歴記憶装置と、
前記分岐履歴情報の読み出しエラーを検出する故障検出機構と、
前記読み出しエラーが検出された前記分岐履歴情報の記憶領域を消去する消去機構と、
を含むことを特徴とする分岐予測装置。
(付記2)
付記1記載の分岐予測装置において、前記分岐履歴記憶装置の前記分岐履歴情報の読み出しを行う前記記憶領域を指定する読み出し位置指定情報を保持する位置情報保持手段をさらに備え、
前記位置情報保持手段に保持された読み出し位置情報に基づいて前記分岐履歴情報を読み出した時に前記読み出しエラーが検出された場合、前記消去機構は前記位置情報保持手段に保持された読み出し位置情報を用いて、当該読み出しエラーが検出された前記分岐履歴情報または当該分岐履歴情報を含む前記記憶領域の消去を行うことを特徴とする分岐予測装置。
(付記3)
付記1記載の分岐予測装置において、前記消去機構は、前記読み出しエラーが検出された前記分岐履歴記憶装置の全記憶領域を消去することを特徴とする分岐予測装置。
(付記4)
付記1記載の分岐予測装置において、前記消去機構は、前記読み出しエラーが検出された前記分岐履歴情報の格納領域にゼロデータを書き込むことで当該分岐履歴情報の消去を行うことを特徴とする分岐予測装置。
(付記5)
付記1記載の分岐予測装置において、前記分岐履歴記憶装置には、個々の前記分岐履歴情報の有効または無効を区別するための識別情報が設定され、前記消去機構は、前記識別情報を無効化することで前記分岐履歴情報の消去を行うことを特徴とする分岐予測装置。
(付記6)
付記1記載の分岐予測装置において、前記読み出しエラーが検出された前記分岐履歴情報の格納領域の選択的な消去を行う第1の操作、または前記読み出しエラーが検出された前記分岐履歴記憶装置の全記憶領域を消去を行う第2の操作、または読み出しエラーとなった前記分岐履歴情報の消去を抑止する第3の操作、のいずれかの操作を外部から選択的に前記消去機構に指定するための消去動作制御機構をさらに備えたことを特徴とする分岐予測装置。
(付記7)
付記1記載の分岐予測装置において、前記読み出しエラーが検出された前記分岐履歴情報の格納領域の消去を行う方法として、ゼロデータを書き込むことで前記分岐履歴情報の消去を行う第1の方法、または個々の前記分岐履歴情報の有効または無効を区別するための識別情報を無効化することで前記分岐履歴情報の消去を行う第2の方法、のいずれかの操作を外部から選択的に前記消去機構に指定するための消去動作制御機構をさらに備えたことを特徴とする分岐予測装置。
(付記8)
分岐の成立/不成立を予測するための分岐履歴情報が格納される分岐履歴記憶装置と、前記分岐履歴情報の読み出しエラーを検出する故障検出機構とを含む分岐予測装置の制御方法であって、前記読み出しエラーが検出された前記分岐履歴情報を消去することを特徴とする分岐予測装置の制御方法。
(付記9)
付記8記載の分岐予測装置の制御方法において、前記分岐履歴情報の読み出しエラーが発生した時の読み出し位置情報を用いて、当該読み出しエラーが検出された前記分岐履歴情報または当該分岐履歴情報を含む前記記憶領域の消去を行うことを特徴とする分岐予測装置の制御方法。
(付記10)
付記8記載の分岐予測装置の制御方法において、前記読み出しエラーが検出された前記分岐履歴記憶装置の全記憶領域を消去することを特徴とする分岐予測装置の制御方法。
(付記11)
付記8記載の分岐予測装置の制御方法において、前記消去機構は、前記読み出しエラーが検出された前記分岐履歴情報の格納領域にゼロデータを書き込むことで当該分岐履歴情報の消去を行うことを特徴とする分岐予測装置の制御方法。
(付記12)
付記8記載の分岐予測装置の制御方法において、前記分岐履歴記憶装置には個々の前記分岐履歴情報の有効または無効を区別するための識別情報を設け、前記識別情報を無効化することで前記分岐履歴情報の消去を行うことを特徴とする分岐予測装置の制御方法。
(付記13)
付記8記載の分岐予測装置の制御方法において、前記読み出しエラーが検出された前記分岐履歴情報の選択的な消去を行う第1の操作、または前記読み出しエラーが検出された前記分岐履歴記憶装置の全記憶領域を消去を行う第2の操作、または読み出しエラーとなった前記分岐履歴情報の消去を抑止する第3の操作、のいずれかの操作を外部から選択的に指定するためのレジスタを設け、前記レジスタの設定情報を書き換えることで、第1、第2および第3の操作のいずれかを選択的に実行させることを特徴とする分岐予測装置の制御方法。
(付記14)
付記8記載の分岐予測装置の制御方法において、前記読み出しエラーが検出された前記分岐履歴情報の消去を行う方法として、ゼロデータを書き込むことで前記分岐履歴情報の消去を行う第1の方法、または個々の前記分岐履歴情報の有効または無効を区別するための識別情報を無効化することで前記分岐履歴情報の消去を行う第2の方法、のいずれかの操作を外部から選択的に指定するためのレジスタを設け、前記レジスタの設定情報を書き換えることで、第1の方法または第2の方法のいずれかを選択的に実行させることを特徴とする分岐予測装置の制御方法。
(付記15)
命令を実行する演算ユニットと、前記演算ユニットに入力される前記命令の先読みを行う命令フェッチ制御ユニットと、前記命令フェッチ制御ユニットにて先読みされた前記命令が分岐命令の場合に、前記分岐命令の分岐先アドレスを予測するための分岐予測装置とを含む情報処理装置であって、
前記分岐予測装置は、
分岐の成立/不成立を予測するための分岐履歴情報が格納される分岐履歴記憶装置と、
前記分岐履歴情報の読み出しエラーを検出する故障検出機構と、
前記読み出しエラーが検出された前記分岐履歴情報の記憶領域を消去する消去機構と、
を含むことを特徴とする情報処理装置。
(付記16)
付記15記載の情報処理装置において、前記分岐予測装置は、前記分岐履歴記憶装置の前記分岐履歴情報の読み出しを行う前記記憶領域を指定する読み出し位置指定情報を保持する位置情報保持手段をさらに備え、
前記位置情報保持手段に保持された読み出し位置情報に基づいて前記分岐履歴情報を読み出した時に前記読み出しエラーが検出された場合、前記消去機構は前記位置情報保持手段に保持された読み出し位置情報を用いて、当該読み出しエラーが検出された前記分岐履歴情報または当該分岐履歴情報を含む前記記憶領域の消去を行うことを特徴とする情報処理装置。
(付記17)
付記15記載の情報処理装置において、前記分岐予測装置の前記消去機構は、前記読み出しエラーが検出された前記分岐履歴記憶装置の全記憶領域を消去することを特徴とする情報処理装置。
(付記18)
付記15記載の情報処理装置において、前記分岐予測装置の前記消去機構は、前記読み出しエラーが検出された前記分岐履歴情報の格納領域にゼロデータを書き込むことで当該分岐履歴情報の消去を行うことを特徴とする情報処理装置。
(付記19)
付記15記載の情報処理装置において、前記分岐予測装置の前記分岐履歴記憶装置には、個々の前記分岐履歴情報の有効または無効を区別するための識別情報が設定され、前記消去機構は、前記識別情報を無効化することで前記分岐履歴情報の消去を行うことを特徴とする情報処理装置。
(付記20)
付記15記載の情報処理装置において、前記分岐予測装置には、さらに、前記読み出しエラーが検出された前記分岐履歴情報の格納領域にゼロデータを書き込むことで当該分岐履歴情報の消去を行う第1の操作、または個々の前記分岐履歴情報の有効または無効を区別するための識別情報を無効化することで前記分岐履歴情報の消去を行う第2の操作、または読み出しエラーとなった前記分岐履歴情報の消去を抑止する第3の操作、のいずれかの操作を外部から選択的に前記消去機構に指定するための消去動作制御機構を備えたことを特徴とする情報処理装置。
本発明の一実施の形態である分岐予測装置の構成の一例を示す図である。 本発明の一実施の形態である分岐予測装置を含む情報処理装置において、分岐予測に関係する部分を取り出して例示した概念図である。 本発明の一実施の形態である分岐予測装置に備えられた分岐履歴記憶装置における格納データの構成の一例を示す概念図である。 本発明の一実施の形態である分岐予測装置を含む情報処理装置の構成の一例を示すブロック図である。 本発明の一実施の形態である情報処理装置および分岐予測装置の作用の一例を示すフローチャートである。 本発明の一実施の形態である情報処理装置および分岐予測装置の作用の一例を示すフローチャートである。 本発明の一実施の形態である情報処理装置および分岐予測装置の作用の一例を示すフローチャートである。
符号の説明
10 情報処理装置
11 キャッシュ制御ユニット
11a 命令キャッシュ
12 キャッシュ制御ユニット
12a オペランドキャッシュユニット
13 命令バッファ
14 デコーダ
15 分岐リザベーションステーション
15−1 その他リザベーションステーション
15a 完了報告
16 演算ユニット
17 命令フェッチ制御ユニット
17a 命令フェッチ要求
18 プログラムカウンタ
19 命令完了管理ユニット
20 メモリ
30 分岐予測装置
31 分岐履歴記憶装置
31a タグ部
31b 分岐先アドレス
31c バリッドフラグ
32 故障検出部
32a エラー発生信号
32b 書き込み許可信号
33 検索インデックス保持部
34 記憶装置全インデックスカウンタ
35 セレクタ
36 記憶装置書き込みインデックス生成部
37 記憶装置検索インデックス生成部
38 セレクタ
39 書き込み指示信号生成部
40 消去方法設定レジスタ
41 選択信号生成部
41a 部分消去選択信号
41b 全体消去選択信号
41c 書き込み許可信号
50 エラー情報保持部
51 スキャンチェーン
60 エラー情報収集部
61 エラー回収スキャン制御部
62 頻度カウンタ
63 回路停止制御部

Claims (10)

  1. 分岐の成立/不成立を予測するための分岐履歴情報が格納される分岐履歴記憶装置と、
    前記分岐履歴情報の読み出しエラーを検出する故障検出機構と、
    前記読み出しエラーが検出された前記分岐履歴情報の記憶領域を消去する消去機構と、
    を含むことを特徴とする分岐予測装置。
  2. 請求項1記載の分岐予測装置において、前記分岐履歴記憶装置の前記分岐履歴情報の読み出しを行う前記記憶領域を指定する読み出し位置指定情報を保持する位置情報保持手段をさらに備え、
    前記位置情報保持手段に保持された読み出し位置情報に基づいて前記分岐履歴情報を読み出した時に前記読み出しエラーが検出された場合、前記消去機構は前記位置情報保持手段に保持された読み出し位置情報を用いて、当該読み出しエラーが検出された前記分岐履歴情報または当該分岐履歴情報を含む前記記憶領域の消去を行うことを特徴とする分岐予測装置。
  3. 請求項1記載の分岐予測装置において、前記消去機構は、前記読み出しエラーが検出された前記分岐履歴記憶装置の全記憶領域を消去することを特徴とする分岐予測装置。
  4. 請求項1記載の分岐予測装置において、前記消去機構は、前記読み出しエラーが検出された前記分岐履歴情報の格納領域にゼロデータを書き込むことで当該分岐履歴情報の消去を行うことを特徴とする分岐予測装置。
  5. 請求項1記載の分岐予測装置において、前記分岐履歴記憶装置には、個々の前記分岐履歴情報の有効または無効を区別するための識別情報が設定され、前記消去機構は、前記識別情報を無効化することで前記分岐履歴情報の消去を行うことを特徴とする分岐予測装置。
  6. 請求項1記載の分岐予測装置において、前記読み出しエラーが検出された前記分岐履歴情報の格納領域の選択的な消去を行う第1の操作、または前記読み出しエラーが検出された前記分岐履歴記憶装置の全記憶領域を消去を行う第2の操作、または読み出しエラーとなった前記分岐履歴情報の消去を抑止する第3の操作、のいずれかの操作を外部から選択的に前記消去機構に指定するための消去動作制御機構をさらに備えたことを特徴とする分岐予測装置。
  7. 分岐の成立/不成立を予測するための分岐履歴情報が格納される分岐履歴記憶装置と、前記分岐履歴情報の読み出しエラーを検出する故障検出機構とを含む分岐予測装置の制御方法であって、前記読み出しエラーが検出された前記分岐履歴情報を消去することを特徴とする分岐予測装置の制御方法。
  8. 命令を実行する演算ユニットと、前記演算ユニットに入力される前記命令の先読みを行う命令フェッチ制御ユニットと、前記命令フェッチ制御ユニットにて先読みされた前記命令が分岐命令の場合に、前記分岐命令の分岐先アドレスを予測するための分岐予測装置とを含む情報処理装置であって、
    前記分岐予測装置は、
    分岐の成立/不成立を予測するための分岐履歴情報が格納される分岐履歴記憶装置と、
    前記分岐履歴情報の読み出しエラーを検出する故障検出機構と、
    前記読み出しエラーが検出された前記分岐履歴情報の記憶領域を消去する消去機構と、
    を含むことを特徴とする情報処理装置。
  9. 請求項8記載の情報処理装置において、前記分岐予測装置は、前記分岐履歴記憶装置の前記分岐履歴情報の読み出しを行う前記記憶領域を指定する読み出し位置指定情報を保持する位置情報保持手段をさらに備え、
    前記位置情報保持手段に保持された読み出し位置情報に基づいて前記分岐履歴情報を読み出した時に前記読み出しエラーが検出された場合、前記消去機構は前記位置情報保持手段に保持された読み出し位置情報を用いて、当該読み出しエラーが検出された前記分岐履歴情報または当該分岐履歴情報を含む前記記憶領域の消去を行うことを特徴とする情報処理装置。
  10. 請求項8記載の情報処理装置において、前記分岐予測装置には、さらに、前記読み出しエラーが検出された前記分岐履歴情報の格納領域の選択的な消去を行う第1の操作、または前記読み出しエラーが検出された前記分岐履歴記憶装置の全記憶領域を消去を行う第2の操作、または読み出しエラーとなった前記分岐履歴情報の消去を抑止する第3の操作、のいずれかの操作を外部から選択的に前記消去機構に指定するための消去動作制御機構を備えたことを特徴とする情報処理装置。
JP2004224157A 2004-07-30 2004-07-30 分岐予測装置、分岐予測装置の制御方法、情報処理装置 Pending JP2006048132A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004224157A JP2006048132A (ja) 2004-07-30 2004-07-30 分岐予測装置、分岐予測装置の制御方法、情報処理装置
EP04257223A EP1622001A3 (en) 2004-07-30 2004-11-22 Branch prediction device and control method thereof
US10/994,411 US20060026469A1 (en) 2004-07-30 2004-11-23 Branch prediction device, control method thereof and information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004224157A JP2006048132A (ja) 2004-07-30 2004-07-30 分岐予測装置、分岐予測装置の制御方法、情報処理装置

Publications (1)

Publication Number Publication Date
JP2006048132A true JP2006048132A (ja) 2006-02-16

Family

ID=35148945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004224157A Pending JP2006048132A (ja) 2004-07-30 2004-07-30 分岐予測装置、分岐予測装置の制御方法、情報処理装置

Country Status (3)

Country Link
US (1) US20060026469A1 (ja)
EP (1) EP1622001A3 (ja)
JP (1) JP2006048132A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060218385A1 (en) * 2005-03-23 2006-09-28 Smith Rodney W Branch target address cache storing two or more branch target addresses per index
US20070266228A1 (en) * 2006-05-10 2007-11-15 Smith Rodney W Block-based branch target address cache
US7827392B2 (en) * 2006-06-05 2010-11-02 Qualcomm Incorporated Sliding-window, block-based branch target address cache
US9336125B2 (en) * 2011-08-24 2016-05-10 University Of Washington Through Its Center For Commercialization Systems and methods for hardware-assisted type checking
US11604690B2 (en) * 2016-07-24 2023-03-14 Pure Storage, Inc. Online failure span determination
CN109299018B (zh) * 2018-08-15 2023-12-29 深圳拓邦股份有限公司 一种Flash存储器中历史数据的读取方法及装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4679141A (en) * 1985-04-29 1987-07-07 International Business Machines Corporation Pageable branch history table
US4853840A (en) * 1986-01-07 1989-08-01 Nec Corporation Instruction prefetching device including a circuit for checking prediction of a branch instruction before the instruction is executed
US4991080A (en) * 1986-03-13 1991-02-05 International Business Machines Corporation Pipeline processing apparatus for executing instructions in three streams, including branch stream pre-execution processor for pre-executing conditional branch instructions
US5247518A (en) * 1988-09-02 1993-09-21 Hitachi, Ltd. High-speed ring lan system
US5210831A (en) * 1989-10-30 1993-05-11 International Business Machines Corporation Methods and apparatus for insulating a branch prediction mechanism from data dependent branch table updates that result from variable test operand locations
JPH03257526A (ja) * 1990-03-07 1991-11-18 Nec Corp 分岐ヒストリテーブルの障害処理方式
JPH0820950B2 (ja) * 1990-10-09 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチ予測型分岐予測機構
US6055621A (en) * 1996-02-12 2000-04-25 International Business Machines Corporation Touch history table
US6560693B1 (en) * 1999-12-10 2003-05-06 International Business Machines Corporation Branch history guided instruction/data prefetching
US6877089B2 (en) * 2000-12-27 2005-04-05 International Business Machines Corporation Branch prediction apparatus and process for restoring replaced branch history for use in future branch predictions for an executing program
US7134005B2 (en) * 2001-05-04 2006-11-07 Ip-First, Llc Microprocessor that detects erroneous speculative prediction of branch instruction opcode byte
US6965982B2 (en) * 2001-06-29 2005-11-15 International Business Machines Corporation Multithreaded processor efficiency by pre-fetching instructions for a scheduled thread

Also Published As

Publication number Publication date
US20060026469A1 (en) 2006-02-02
EP1622001A3 (en) 2008-01-23
EP1622001A2 (en) 2006-02-01

Similar Documents

Publication Publication Date Title
TWI412039B (zh) 記憶體系統
JP4283221B2 (ja) 繰返し失敗したメモリ位置を無効にする実行をイネーブルにするため、失敗したメモリ位置を追跡する各種方法及び装置
TWI388988B (zh) 記憶體系統
CN102648457B (zh) 使用混合存储来延伸ssd生存期
TWI406129B (zh) 記憶體系統
TWI420310B (zh) 記憶體系統
JP4551940B2 (ja) メモリシステム
JP4643671B2 (ja) メモリシステム
TWI533201B (zh) 縮減交易回復的快取控制
US7689804B2 (en) Selectively protecting a register file
US8499123B1 (en) Multi-stage pipeline for cache access
US9710378B2 (en) Writing an address conversion table for nonvolatile memory wear leveling
KR100526178B1 (ko) 플래시 메모리 액세스 장치 및 방법
US7412620B2 (en) Method for testing ability to recover from cache directory errors
KR100972807B1 (ko) 에러 정정 코드 생성 방법 및 메모리 관리 장치
US7290179B2 (en) System and method for soft error handling
JP2006048132A (ja) 分岐予測装置、分岐予測装置の制御方法、情報処理装置
JP3890910B2 (ja) 命令の実行結果予測装置
US8645670B2 (en) Specialized store queue and buffer design for silent store implementation
US7062611B2 (en) Dirty data protection for cache memories
JP4703673B2 (ja) メモリシステム
TW202147105A (zh) 處理器管線之間接跳越提取級操作
US9348591B2 (en) Multi-level tracking of in-use state of cache lines
JP2015108986A (ja) 情報処理装置、情報処理装置の試験命令列及び試験方法
JPH0773106A (ja) キャッシュメモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081028