JP2006048015A - 表示装置及びそれを用いた電子機器 - Google Patents

Abstract

【課題】本発明は、ゴーストとよばれる表示不良の発生を防止する表示装置及びその駆動方法、並びにテレビジョン装置を提供することを課題とする。
【解決手段】本発明は、従来は１つであったゲート用制御信号（ＧＷＥ）を、第１のゲート用制御信号（ＧＷＥ１）と第２のゲート用制御信号（ＧＷＥ２）の２つに分ける、又は、従来用いていた１つのゲート用制御信号（ＧＷＥ）に加えて、パルス幅制御信号（ＰＷＣ）を用いることで、ソースドライバが画素にビデオ信号を出力する期間と、消去用のゲートドライバがゲート線を選択する期間とが重ならないように設定する。そして、消去動作を行う画素に対してビデオ信号の書き込みが行われないようにすることで、ゴーストとよばれる表示不良の発生を防止する。
【選択図】図１

Description

本発明は、発光素子を含む表示装置及びその駆動方法、テレビジョン装置に関する。

また本発明は、発光素子を含む表示装置を用いた電子機器に関する。

近年、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を代表とする発光素子を含む表示装置の開発が進められ、自発光型ゆえの高画質、広視野角、薄型、軽量等の利点を活かして、幅広い利用が期待されている。

発光素子を含む表示装置において、新規の駆動方法および回路を用いることにより、デューティ比（発光期間と、発光期間と非発光期間の合計の期間との比）の低下に起因した、輝度不足を始めとした問題点を改善することを目的とするものがある（例えば、特許文献１参照）。上記の特許文献１は、１ゲート信号線選択期間内に、異なる複数段の画素に信号を書き込む点に特徴がある。それにより、ある段の画素において、信号を入力してから次の信号を入力するまでの時間を、画素への書き込み時間を確保した上である程度任意に設定することにより、サステイン（点灯）期間を任意に設定し、高デューティ比を実現する。また、リセット線を設けることなく、電気光学装置の多階調表示を時間階調方式により行う方法を提供するものがある（例えば、特許文献２参照）。
特開２００１−３２４９５８号公報 特開２００２−１７５０４７号公報

上記の特許文献１、２の駆動方法を採用すると、ゴーストとよばれる表示不良が発生することがあった。ゴーストとは、例えば、表示画面の中央に画像（ここでは白いボックスとする）を表示する際に、その上下に、同じ画像が表示されてしまう現象である（図１５参照）。このようなゴーストとよばれる表示不良の発生は、ソースドライバが画素にビデオ信号を出力する期間と、消去用の第２のゲートドライバがゲート線を選択する期間（ここではｉ行目のゲート線とする）とが重なった期間（図面ではＴｋで示す）が生じてしまい、消去動作を行う画素に対してビデオ信号の書き込みが行われてしまうことが原因である（図１６参照）。上記の実情を鑑み、本発明は、ゴーストとよばれる表示不良の発生を防止する表示装置及びその駆動方法、並びにテレビジョン装置を提供することを課題とする。

本発明は、従来は１つであったゲート用制御信号（ＧＷＥ）を、第１のゲート用制御信号（ＧＷＥ１）と第２のゲート用制御信号（ＧＷＥ２）の２つに分けることで、ソースドライバが画素にビデオ信号を出力する期間と、消去用のゲートドライバがゲート線を選択する期間とが重ならないように設定する。そして、消去動作を行う画素に対してビデオ信号の書き込みが行われないようにすることで、ゴーストとよばれる表示不良の発生を防止する。

本発明は、従来用いていた１つのゲート用制御信号（ＧＷＥ）に加えて、パルス幅制御信号（ＰＷＣ）を用いることで、ソースドライバが画素にビデオ信号を出力する期間と、消去用のゲートドライバがゲート線を選択する期間とが重ならないように設定する。そして、消去動作を行う画素に対してビデオ信号の書き込みが行われないようにすることで、ゴーストとよばれる表示不良の発生を防止する。

本発明の表示装置は、複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバと、制御信号発生回路を有する。複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御するスイッチング用トランジスタ（第１のトランジスタ）と、発光素子の発光と非発光を制御する駆動用トランジスタ（第２のトランジスタ）と、ビデオ信号を保持する容量素子とを有する。ソースドライバは、パルス出力回路と、ラッチ回路と、制御信号発生回路から出力されるソース用制御信号に基づき動作する選択回路とを有する。

第１のゲートドライバと第２のゲートドライバの各々は、パルス出力回路と、制御信号発生回路から出力される第１のゲート用制御信号と第２のゲート用制御信号に基づき動作するバッファ回路とを有する。

または、第１のゲートドライバと第２のゲートドライバの各々は、パルス出力回路と、制御信号発生回路から出力されるゲート用制御信号とパルス幅制御信号に基づき動作するバッファ回路とを有する。

上記構成を有する表示装置において、バッファ回路は、少なくとも３つの入力ノードと、１つの出力ノードとを有する。そして、３つの入力ノードのうち、１つはパルス出力回路に接続し、１つは第１のゲート用制御信号線を介して制御信号発生回路に接続し、残りの１つは第２のゲート用制御信号線を介して制御信号発生回路に接続し、出力ノードはゲート線に接続する。

または、上記構成を有する表示装置において、バッファ回路は、３つの入力ノードのうち、１つはパルス出力回路に接続し、１つはゲート用制御信号線に接続し、残りの１つはパルス幅制御信号線に接続し、出力ノードはゲート線に接続する。

本発明の表示装置は、複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバと、信号を生成する回路（制御信号発生回路に相当）を有する。複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタ（スイッチング用トランジスタに相当）と、発光素子の発光と非発光を制御する第２のトランジスタ（駆動用トランジスタに相当）と、ビデオ信号を保持する容量素子とを有する。ソースドライバは、パルス出力回路と、ラッチ回路と、回路から出力される第１の信号に基づき動作する選択回路を有する。第１のゲートドライバと第２のゲートドライバの各々は、パルス出力回路と、信号を生成する回路から出力される第２の信号と第３の信号に基づき動作するバッファ回路を有する。

第１の信号は、ソース用制御信号に相当する。また、第２の信号と第３の信号は、第２の信号が第１のゲート用制御信号に相当し、第３の信号が第２のゲート用制御信号に相当する場合と、第２の信号がゲート用制御信号に相当し、第３の信号がパルス幅制御信号に相当する場合の２つの場合がある。

第１のゲートドライバと第２のゲートドライバの各々は、パルス出力回路と、回路から出力される第２の信号と第３の信号に基づき動作するバッファ回路を有する。バッファ回路は、少なくとも３つの入力ノードと、１つの出力ノードとを有する。３つの入力ノードのうち、１つはパルス出力回路に接続し、１つは第１の信号線（第１の制御信号線ともいう）を介して回路に接続し、残りの１つは第２の信号線（第２の制御信号線ともいう）を介して回路に接続する。また、出力ノードはゲート線に接続する。第１の信号線と第２の信号線は、第１の信号線が第１のゲート用制御信号線に相当し、第２の信号線が第２のゲート用制御信号線に相当する場合と、第１の信号線がゲート用制御信号線に相当し、第２の信号線がパルス幅制御信号線に相当する場合の２つの場合がある。

第１のゲート用制御信号と第２のゲート用制御信号は、第１の電位のときの第１の期間と、第２の電位のときの第２の期間の長さが異なる信号である。また、パルス幅制御信号は、第１の電位のときの第１の期間と、第２の電位のときの第２の期間の長さが異なる信号である。第１の電位と第２の電位の一方の電位は、Ｈレベルの信号の電位に相当し、第１の電位と第２の電位の他方の電位は、Ｌレベルの信号の電位に相当する。

本発明の表示装置は、複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバと、制御信号発生回路を有する。１フレーム期間は書き込み期間と点灯期間を有し、書き込み期間は複数のゲート選択期間を有し、複数のゲート選択期間の各々は第１のサブゲート選択期間と第２のサブゲート選択期間を有する。

第１のサブゲート選択期間において、制御信号発生回路から伝達される第１のゲート用制御信号と第２のゲート用制御信号、又はゲート用制御信号とパルス幅制御信号に基づき、第１のゲートドライバが含むバッファ回路は動作状態となり、第２のゲートドライバが含むバッファ回路はハイインピーダンス状態となり、第１のゲートドライバが含むバッファ回路は第１のゲート線を選択する。また、制御信号発生回路から伝達されるソース用制御信号に基づき、ソースドライバは第１のゲート線に接続するトランジスタを含む画素にビデオ信号を出力する。

第２のサブゲート選択期間において、制御信号発生回路から伝達される第１のゲート用制御信号と第２のゲート用制御信号、又はゲート用制御信号とパルス幅制御信号に基づき、第１のゲートドライバが含むバッファ回路はハイインピーダンス状態となり、第２のゲートドライバが含むバッファ回路は動作状態となり、第２のゲートドライバが含むバッファ回路は第２のゲート線を選択する。また、制御信号発生回路から伝達されるソース用制御信号に基づき、ソースドライバは第２のゲート線に接続するトランジスタを含む画素に消去信号を出力する。

そして、ソースドライバがビデオ信号を出力する期間と、第２のゲート線を選択する期間は重ならないことを特徴とする。

なお、ハイインピーダンス状態とは、回路の出力が電気的に接続されていない状態を指す。また、動作状態とは、ハイインピーダンス状態の反対の意味であり、回路の出力が電気的に接続された状態を指す。

上記構成を有する本発明により、ゴーストとよばれる表示不良の発生を防止することができる。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）

本発明の表示装置は、画素１０がマトリクス状に複数配置された画素領域４０と、第１のゲートドライバ４１と、第２のゲートドライバ４２と、ソースドライバ４３とを有する（図１参照）。第１のゲートドライバ４１と第２のゲートドライバ４２は、画素領域４０を挟んで対向するように配置するか、画素領域４０の上下左右の四方のうちの一方に配置する。

また、本発明の表示装置は、ソース用制御信号（ＳＷＥ）と、第１の制御信号（Ｓｉｇｎａｌ１）と、第２の制御信号（Ｓｉｇｎａｌ２）とを生成する制御信号発生回路３９とを有する。

制御信号発生回路３９が発生する信号を具体的に説明すると、第１の制御信号（Ｓｉｇｎａｌ１）が第１のゲート用制御信号（ＧＷＥ１、ＧＷＥ１Ｂ、ＧＷＥ１ＢはＧＷＥ１の反転信号）であり、第２の制御信号（Ｓｉｇｎａｌ２）が第２のゲート用制御信号（ＧＷＥ２、ＧＷＥ２Ｂ、ＧＷＥ２ＢはＧＷＥ２の反転信号）の場合と、第１の制御信号（Ｓｉｇｎａｌ１）がゲート用制御信号（ＧＷＥ、ＧＷＥＢ、ＧＷＥＢはＧＷＥの反転信号）であり、第２の制御信号（Ｓｉｇｎａｌ２）がパルス幅制御信号（ＰＷＣ）の場合の合わせて２つの場合がある。

第１の制御信号が第１のゲート用制御信号（ＧＷＥ１、ＧＷＥ１Ｂ）であり、第２の制御信号が第２のゲート用制御信号（ＧＷＥ２、ＧＷＥ２Ｂ）の場合、制御信号発生回路３９は、第１の制御信号線３７を介してＧＷＥ１を出力し、第２の制御信号線３８を介してＧＷＥ２を出力し、第１の制御信号線７１を介してＧＷＥ１Ｂ（ＧＷＥ１の反転信号）を出力し、第２の制御信号線７２を介してＧＷＥ２Ｂ（ＧＷＥ２の反転信号）を出力する。または、制御信号発生回路３９は、第１の制御信号線３７を介してＧＷＥ１Ｂを出力し、第２の制御信号線３８を介してＧＷＥ２Ｂを出力し、第１の制御信号線７１を介してＧＷＥ１を出力し、第２の制御信号線７２を介してＧＷＥ２を出力する。

上記の２つの場合、第１の制御信号線３７、７１は第１のゲート用制御信号線ともよび、第２の制御信号線３８、７２は第２のゲート用制御信号線ともよぶ。また、第１のゲート用制御信号は、ＧＷＥ１とＧＷＥ１Ｂの総称とし、第２のゲート用制御信号は、ＧＷＥ２とＧＷＥ２Ｂの総称とする。なお、第１の制御信号線３７と第２の制御信号線３８、又は、第１の制御信号線７１と第２の制御信号線７２にインバータを設けることで、第１の制御信号線３７、７１に同じ信号（つまりＧＷＥ１又はＧＷＥ１Ｂ）を出力し、第２の制御信号線３８、７２に同じ信号（つまりＧＷＥ２又はＧＷＥ２Ｂ）を出力してもよい。

第１の制御信号がゲート用制御信号（ＧＷＥ）であり、第２の制御信号がパルス幅制御信号（ＰＷＣ）の場合、制御信号発生回路３９は、第１の制御信号線３７を介してＧＷＥを出力し、第２の制御信号線３８を介してＰＷＣを出力し、第１の制御信号線７１を介してＧＷＥＢ（ＧＷＥの反転信号）を出力し、第２の制御信号線７２を介してＰＷＣを出力する。または、制御信号発生回路３９は、第１の制御信号線３７を介してＧＷＥＢを出力し、第２の制御信号線３８を介してＰＷＣを出力し、第１の制御信号線７１を介してＧＷＥを出力し、第２の制御信号線７２を介してＰＷＣを出力する。

上記の２つの場合、第１の制御信号線３７、７１はゲート用制御信号線ともよび、第２の制御信号線３８、７２はパルス幅制御信号線ともよぶ。また、ゲート用制御信号はＧＷＥとＧＷＥＢの総称とする。なお、第１の制御信号線３７又は７１には、インバータを設けることで、第１の制御信号線３７と７１に同じ信号（つまりＧＷＥ又はＧＷＥＢ）を出力してもよい。

画素１０は、ソース線Ｓｘ（ｘは自然数、ｍは２以上の整数、１≦ｘ≦ｍ）と、ゲート線Ｇｙ（ｙは自然数、ｎは２以上の整数、１≦ｙ≦ｎ）が絶縁体を介して交差する領域に複数の素子を含む。また、画素１０は、発光素子１３と、容量素子１６と、２つのトランジスタとを有する。２つのトランジスタのうち、１つは画素１０に対するビデオ信号の入力を制御するスイッチング用トランジスタ１１であり、もう１つは発光素子１３の点灯（発光）と非点灯（非発光）を制御する駆動用トランジスタ１２である。スイッチング用トランジスタ１１、駆動用トランジスタ１２は共に電界効果型トランジスタであり、ゲート電極、ソース電極、ドレイン電極の３つの端子を有する。

スイッチング用トランジスタ１１のゲート電極はゲート線Ｇｙに接続し、ソース電極及びドレイン電極の一方はソース線Ｓｘに接続し、他方は駆動用トランジスタ１２のゲート電極に接続する。駆動用トランジスタ１２のソース電極及びドレイン電極の一方は電源線Ｖｘ（ｘは自然数、１≦ｘ≦ｍ）に接続し、他方は発光素子１３の画素電極に接続する。発光素子１３の対向電極は対向電源１８に接続する。容量素子１６は駆動用トランジスタ１２のゲート電極とソース電極の間に設けられる。

駆動用トランジスタ１２のソース電極（ソース、ソース領域ともいう）及びドレイン電極（ドレイン、ドレイン領域ともいう）の一方（電源線Ｖｘに接続されている側のノードに相当）は、一定の電位に保たれている。また、発光素子１３の対向電極は、配線を介して、対向電源１８に接続されている。発光素子１３の対向電極は、一定の電位に保たれている。

スイッチング用トランジスタ１１、駆動用トランジスタ１２の導電型は制約されず、Ｎ型（Ｎチャネル型）とＰ型（Ｐチャネル型）のどちらの導電型でもよいが、図示する構成では、スイッチング用トランジスタ１１はＮ型、駆動用トランジスタ１２はＰ型の場合を示す。電源線Ｖｘの電位と対向電源１８の電位も制約されないが、発光素子１３に順方向バイアス又は逆方向バイアスの電圧が印加されるように、互いに異なる電位に設定する。

上記構成を有する本発明の表示装置は、画素１０に配置するトランジスタの個数が２つである点を特徴とする。上記特徴により、１つの画素１０にレイアウトするトランジスタの個数が少なくし、またトランジスタの個数が少ないことから、必然的に配置する配線の本数を少なくすることができるため、高開口率、高精細化、高歩留まりを実現する。また、高開口率が実現すると、光を発する面積の増加に伴って、ある電圧に対する発光素子の輝度を下げることができる。つまり、ある電圧に対する発光素子の電流密度を下げることができる。従って、表示装置の駆動電圧を下げることができるため、表示装置の消費電力を削減することができる。また、表示装置の駆動電圧を下げることで、発光素子１３の信頼性を向上させることができる。

また、本発明の表示装置は、駆動用トランジスタ１２を線形領域で動作させることを特徴とする。上記特徴により、飽和領域で動作させる場合と比較すると、表示装置自体の駆動電圧を低くすることができるため、消費電力を削減することができる。

スイッチング用トランジスタ１１、駆動用トランジスタ１２を構成する半導体は、非晶質半導体（アモルファスシリコン）、微結晶半導体、多結晶半導体（ポリシリコン）、有機半導体等のいずれもよい。微結晶半導体は、シランガス（ＳｉＨ₄）とフッ素ガス（Ｆ₂）を用いて形成するか、シランガスと水素ガスを用いて形成するか、上記に挙げたガスを用いて薄膜を形成後にレーザ光の照射を行って形成するとよい。

スイッチング用トランジスタ１１、駆動用トランジスタ１２のゲート電極は、導電性材料により単層又は積層で形成する。例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ、タングステン（Ｗ）と窒素（Ｎ）の組成比は制約されない）の積層構造や、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、Ｍｏの積層構造、Ｍｏ、窒化モリブデン（ＭｏＮ、モリブデン（Ｍｏ）と窒素（Ｎ）の組成比は制約されない）の積層構造を採用するとよい。

スイッチング用トランジスタ１１、駆動用トランジスタ１２が含む不純物領域（ソース電極とドレイン電極）に接続する導電層（ソースドレイン配線）は、導電性材料により単層又は積層で形成する。例えば、チタン（Ｔｉ）、アルミニウムシリコン（Ａｌ−Ｓｉ、珪素（Ｓｉ）が添加されたアルミニウム（Ａｌ）に相当する）、Ｔｉの積層構造、Ｍｏ、Ａｌ−Ｓｉ、Ｍｏの積層構造、ＭｏＮ、Ａｌ−Ｓｉ、ＭｏＮの積層構造を採用するとよい。または、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料を用いて形成するとよい。

ソースドライバ４３は、パルス出力回路４４、ラッチ回路４５及び選択回路４６を有する。ラッチ回路４５は第１のラッチ回路４７と第２のラッチ回路４８を有する。

選択回路４６は、制御信号発生回路３９から出力されるソース用制御信号（ＳＷＥ）に基づき動作するものであり、消去用トランジスタ４９と、アナログスイッチ５０を有する。消去用トランジスタ４９とアナログスイッチ５０は、ソース線Ｓｘに対応して、各列に設けられる。インバータ５１は、ソース用制御信号の反転信号を生成するためのものであり、外部からソース用制御信号の反転信号を供給する場合には設けなくてもよい。消去用トランジスタ４９のゲート電極はソース用制御信号線５２を介して制御信号発生回路３９に接続し、ソース電極及びドレイン電極の一方はソース線Ｓｘに接続し、他方は消去用電源５３に接続する。

アナログスイッチ５０は、第２のラッチ回路４８とソース線Ｓｘの間に設けられる。アナログスイッチ５０の入力ノードは第２のラッチ回路４８に接続し、出力ノードはソース線Ｓｘに接続する。アナログスイッチ５０の２つの制御ノードは、一方はソース用制御信号線５２に接続し、他方はインバータ５１を介してソース用制御信号線５２に接続する。

消去用電源５３は、画素１０が含む駆動用トランジスタ１２をオフにする電位を供給するものであり、駆動用トランジスタ１２がＮ型の場合は消去用電源５３の電位をＬレベルとし、駆動用トランジスタ１２がＰ型の場合は消去用電源５３の電位をＨレベルとする。

ソースドライバ４３が含むパルス出力回路４４は、複数のフリップフロップ回路からなるシフトレジスタに相当する。ソースドライバ４３の構成は上記の記載に制約されず、レベルシフタやバッファ、保護回路などを設けてもよい。

パルス出力回路４４には、クロック信号（図面ではＳＣＫと表記）、クロック反転信号（図面ではＳＣＫＢと表記）及びスタートパルス（図面ではＳＳＰと表記）が入力され、これらの信号のタイミングに従って、第１のラッチ回路４７にサンプリングパルスを出力する。

データ（図面ではＤＡＴＡと表記）が入力される第１のラッチ回路４７は、サンプリングパルスが入力されるタイミングに従って、１列目から最終列目までビデオ信号を保持する。第２のラッチ回路４８は、ラッチパルス（図面ではＳＬＡＴと表記）が入力されると、第１のラッチ回路４７に保持されていたビデオ信号を、一斉に第２のラッチ回路４８に転送する。

第１のゲートドライバ４１はパルス出力回路５４とバッファ回路５５を有する。第２のゲートドライバ４２はパルス出力回路５６とバッファ回路５７を有する。バッファ回路５５、５７の各々は、制御信号発生回路３９から出力される第１の制御信号（Ｓｉｇｎａｌ１）と第２の制御信号（Ｓｉｇｎａｌ２）に基づき動作する。バッファ回路５５、５７の各々は少なくとも３つの入力ノードと１つの出力ノードを有する。３つの入力ノードのうち、１つはパルス出力回路５４又はパルス出力回路５６に接続し、１つは第１の制御信号線３７、７１を介して制御信号発生回路３９に接続し、残りの１つは第２の制御信号線３８、７２を介して制御信号発生回路３９に接続する。出力ノードはゲート線Ｇｙに接続する。バッファ回路５５とバッファ回路５７は、第１の制御信号と第２の制御信号に基づき、一方が動作状態となり、他方がハイインピーダンス状態となる。

なお、バッファ回路５５、５７は、少なくとも３つ以上の入力ノードを有する。但し、バッファ回路５５、５７は、３つ以上の入力ノードを有していてもよい。

第１のゲートドライバ４１が含むパルス出力回路５４、第２のゲートドライバ４２が含むパルス出力回路５６は、複数のフリップフロップ回路からなるシフトレジスタやデコーダ回路に相当する。パルス出力回路５４、５６として、デコーダ回路を適用すれば、ゲート線Ｇｙをランダムに選択することができる。ゲート線Ｇｙをランダムに選択することができると、時間階調方式を適用した場合に生じる疑似輪郭の発生を抑制することができる。また、第１のゲートドライバ４１と第２のゲートドライバ４２の構成も上記の記載に制約されず、レベルシフタやバッファを設けてもよい。また、第１のゲートドライバ４１、第２のゲートドライバ４２内に保護回路を設けてもよい。

パルス出力回路５４、５６がシフトレジスタの場合、パルス出力回路５４には、クロック信号（図面ではＧ１ＣＫと表記）、クロック反転信号（図面ではＧ１ＣＫＢと表記）、スタートパルス（図面ではＧ１ＳＰと表記）が入力され、これらの信号のタイミングに従って、バッファ回路５５に順次パルスを出力する。パルス出力回路５６には、クロック信号（図面ではＧ２ＣＫと表記）、クロック反転信号（図面ではＧ２ＣＫＢと表記）、スタートパルス（図面ではＧ２ＳＰと表記）が入力され、これらの信号のタイミングに従って、バッファ回路５７に順次パルスを出力する

次に、上記構成を有する本発明の表示装置の動作について図２のタイミングチャートを参照して説明する。

まず、第１の制御信号が第１のゲート用制御信号（ＧＷＥ１）であり、第２の制御信号が第２のゲート用制御信号（ＧＷＥ２）の場合について説明する。また、期間Ｔ１、Ｔ２をゲート選択期間の半分の期間とし、期間Ｔ１は第１のサブゲート選択期間、期間Ｔ２は第２のサブゲート選択期間とする。そして、ＧＷＥ１がＨレベルでＧＷＥ２がＬレベルのときを期間Ｔ３、ＧＷＥ１がＬレベルでＧＷＥ２がＨレベルのときを期間Ｔ４、ＧＷＥ１とＧＷＥ２が共にＬレベルのときを期間Ｔ５とし、期間Ｔ３〜Ｔ５における動作について説明する。

なお、図示するタイミングチャートにおいて、期間Ｔ１〜Ｔ４は、期間Ｔ１＞期間Ｔ３、期間Ｔ２＞期間Ｔ４を満たす。また、期間Ｔ５は、期間Ｔ３と期間Ｔ４の間に設けられている。ＧＷＥ１は、Ｈレベル（第１の電位と第２の電位の一方の電位に相当）のときの期間（期間Ｔ３に相当）、Ｌレベル（第１の電位と第２の電位の他方の電位に相当）のときの期間（期間Ｔ１と期間Ｔ２の合計の期間から、期間Ｔ３をのぞいた期間）が異なる信号である。また、ＧＷＥ２は、Ｈレベルのときの期間（期間Ｔ４に相当）、Ｌレベルのときの期間（期間Ｔ１と期間Ｔ２の合計の期間から、期間Ｔ４をのぞいた期間）が異なる信号である。一方、ＳＷＥは、Ｈレベルのときの期間（期間Ｔ１に相当）、Ｌレベルのときの期間（期間Ｔ２に相当）が同じ信号である。

期間Ｔ３において、第１のゲート用制御信号はＨレベルであり、第２のゲート用制御信号はＬレベルである。第１のゲート用制御信号と第２のゲート用制御信号に基づき、バッファ回路５５とバッファ回路５７の一方が動作状態となり、他方がハイインピーダンス状態となるが、ここでは、バッファ回路５５が動作状態となり、バッファ回路５７がハイインピーダンス状態になったとする。動作状態のバッファ回路５５は、ｊ行目（ｊは自然数）のゲート線Ｇｊに、Ｈレベルの信号を伝達する。つまり、バッファ回路５５は、ゲート線Ｇｊを選択する。そうすると、ゲート線Ｇｊに接続するスイッチング用トランジスタ１１はオン状態となる。

また、このとき、ソース用制御信号はＨレベルであり、消去用トランジスタ４９はオフ状態、アナログスイッチ５０は導通状態となる。そうすると、ソースドライバ４３が第２のラッチ回路４８に保持されたビデオ信号は、１行分が同時に複数の信号線Ｓ１〜Ｓｍに伝達される。つまり、ソースドライバ４３は、ゲート線Ｇｊに接続するトランジスタを含む画素に、ビデオ信号を出力する。

そうすると、ビデオ信号は駆動用トランジスタ１２のゲート電極に伝達され、入力されたビデオ信号に従って、駆動用トランジスタ１２はオン状態又はオフ状態となり、発光素子１３が含む２つの電極は、互いに異なる電位又は同電位となる。具体的には、駆動用トランジスタ１２がオン状態になると、発光素子１３が含む２つの電極は互いに異なる電位となり、発光素子１３に電流が流れる。一方、駆動用トランジスタ１２がオフ状態になると、発光素子１３が含む２つの電極は同電位となり、発光素子１３に電流は流れない。このように、ビデオ信号に従って、駆動用トランジスタ１２がオン状態又はオフ状態になり、発光素子１３が含む２つの電極の電位が互いに異なる電位又は同電位となる動作は、書き込み動作とよぶ。

期間Ｔ５において、第１のゲート用制御信号はＬレベルであり、第２のゲート用制御信号はＬレベルである。このとき、ゲート線ＧｙはＬレベルにあり、書き込み動作も消去動作も行われない。

期間Ｔ４において、第１のゲート用制御信号はＬレベルであり、第２のゲート用制御信号はＨレベルである。ここでは、第１のゲートドライバ４１が含むバッファ回路５５はハイインピーダンス状態となり、第２のゲートドライバ４２が含むバッファ回路５７は動作状態になったとする。動作状態のバッファ回路５７は、ｉ行目（ｉは自然数）のゲート線Ｇｉに、Ｈレベルの信号を伝達する。つまり、バッファ回路５７は、ｉ行目のゲート線Ｇｉを選択する。そうすると、画素１０が含むスイッチング用トランジスタ１１はオン状態となる。

また、このとき、ソース用制御信号はＬレベルであり、消去用トランジスタ４９はオン状態、アナログスイッチ５０は非導通状態となる。そうすると、複数の信号線Ｓ１〜Ｓｍは、各列に配置された消去用トランジスタ４９を介して、消去用電源５３と電気的に接続する。つまり、複数の信号線Ｓ１〜Ｓｍは、消去用電源５３と同電位になる。つまり、ソースドライバ４３が含む選択回路４６は、ゲート線Ｇｉに接続するトランジスタを含む画素に、消去信号に相当する消去用電源５３の電位を出力する。

そうすると、消去信号に相当する消去用電源５３の電位は、駆動用トランジスタ１２のゲート電極に伝達され、駆動用トランジスタ１２はオフ状態となり、発光素子１３が含む２つの電極は同電位となる。つまり、発光素子１３が含む両電極間には電流が流れず非発光となる。消去用電源５３の電位が駆動用トランジスタ１２のゲート電極に伝達されて、当該スイッチング用トランジスタ１１がオフ状態になり、発光素子１３が含む２つの電極の電位が同電位になる動作は、消去動作とよぶ。

このように、ゲート線Ｇｙは、期間Ｔ３において第１のゲートドライバ４１により選択され、期間Ｔ４において第２のゲートドライバ４２により選択される。つまり、ゲート線Ｇｙは、第１のゲートドライバ４１と第２のゲートドライバ４２により、相補的に制御される。第１のサブゲート選択期間Ｔ１が含むＴ３と第２のサブゲート選択期間Ｔ２が含むＴ４の一方の期間で書き込み動作を行って、他方の期間で消去動作を行う。

上記の動作を行う本発明によると、消去用の第２のゲートドライバ４２によりゲート線Ｇｙ（上記の形態ではｉ行目のゲート線Ｇｉ）を選択する期間と、ソースドライバ４３がビデオ信号を出力する期間は重ならない。つまり、ソースドライバ４３がビデオ信号を出力する期間であって、いずれのゲート線Ｇｙを選択していない期間（図面ではＴ５で示す）が存在する。そのために、ゴーストとよばれる表示不良の発生を防止することができる。

次に、第１の制御信号がゲート用制御信号（ＧＷＥ）であり、第２の制御信号がパルス幅制御信号（ＰＷＣ）の場合について、図３のタイミングチャートを参照して説明する。また、期間Ｔ１、Ｔ２をゲート選択期間の半分の期間とし、そして、ＧＷＥがＨレベルでＰＷＣがＬレベルのときを期間Ｔ３、ＧＷＥがＬレベルでＰＷＣがＬレベルのときを期間Ｔ４、ＧＷＥがＨレベル又はＬレベルでＰＷＣがＨレベルのときを期間Ｔ５とし、期間Ｔ３〜Ｔ５における動作について説明する。

なお、図示するタイミングチャートにおいて、期間Ｔ１〜Ｔ４は、期間Ｔ１＞期間Ｔ３、期間Ｔ２＞期間Ｔ４を満たす。また、期間Ｔ５は、期間Ｔ３と期間Ｔ４の間に設けられている。ＧＷＥは、Ｈレベル（第１の電位と第２の電位の一方の電位に相当）のときの期間（期間Ｔ１に相当）、Ｌレベル（第１の電位と第２の電位の一方の電位に相当）のときの期間（期間Ｔ２に相当）が同じ信号である。また、ＳＷＥは、Ｈレベルのときの期間（期間Ｔ１に相当）、Ｌレベルのときの期間（期間Ｔ２に相当）が同じ信号である。また、ＰＷＣは、Ｌレベルのときの期間（期間Ｔ３に相当）と、Ｈレベルのときの期間（期間Ｔ５に相当）が異なる信号である。

期間Ｔ３において、バッファ回路５５とバッファ回路５７の一方が動作状態となり、他方がハイインピーダンス状態となるが、ここでは、バッファ回路５５が動作状態となり、バッファ回路５７がハイインピーダンス状態になったとする。動作状態のバッファ回路５５は、ｊ行目（ｊは自然数）のゲート線Ｇｊに、Ｈレベルの信号を伝達する。つまり、バッファ回路５５は、ゲート線Ｇｊを選択する。また、このとき、ソース用制御信号はＨレベルであり、ソースドライバ４３は、ゲート線Ｇｊに接続するトランジスタを含む画素に、ビデオ信号を出力する。

期間Ｔ５において、ゲート用制御信号はＨレベル又はＬレベルであり、パルス幅制御信号はＨレベルである。このとき、ゲート線ＧｙはＬレベルにあり、書き込み動作も消去動作も行われない。

期間Ｔ４において、ここでは、第１のゲートドライバ４１が含むバッファ回路５５はハイインピーダンス状態となり、第２のゲートドライバ４２が含むバッファ回路５７は動作状態になったとする。動作状態のバッファ回路５７は、ｉ行目（ｉは自然数）のゲート線Ｇｉに、Ｈレベルの信号を伝達する。つまり、バッファ回路５５は、ｉ行目のゲート線Ｇｉを選択する。また、このとき、ソースドライバ４３が含む選択回路４６は、ゲート線Ｇｉに接続するトランジスタを含む画素に、消去信号に相当する消去用電源５３の電位を出力する。

このように、ゲート線Ｇｙは、期間Ｔ３において第１のゲートドライバ４１により選択され、期間Ｔ４において第２のゲートドライバ４２により選択される。つまり、ゲート線Ｇｙは、第１のゲートドライバ４１と第２のゲートドライバ４２により、相補的に制御される。第１のサブゲート選択期間Ｔ１が含むＴ３と第２のサブゲート選択期間Ｔ２が含むＴ４の一方の期間で書き込み動作を行って、他方の期間で消去動作を行う。

上記の動作を行う本発明によると、消去用の第２のゲートドライバ４２によりゲート線Ｇｙ（上記の形態ではｉ行目のゲート線Ｇｉ）を選択する期間と、ソースドライバ４３がビデオ信号を出力する期間は重ならない。つまり、ソースドライバ４３がビデオ信号を出力する期間であって、いずれのゲート線Ｇｙを選択していない期間（図面ではＴ５で示す）が存在する。そのために、ゴーストとよばれる表示不良の発生を防止することができる。

また、このように、ｎ行目（ｎは自然数）のゲート線は、第１のゲートドライバ４１のｎ段目の出力と、第２のゲートドライバ４２のｎ段目の出力により制御される。第１のゲートドライバ４１と第２のゲートドライバ４２のうち、一方は、書き込み動作が行われる画素行を選択するゲートドライバであり、他方は、消去動作が行われる画素行を選択するゲートドライバである。

また、上記のような動作を行う本発明は、発光素子１３を強制的にオフにすることができるために、デューティ比の向上を実現する。さらに、発光素子１３を強制的にオフにすることができるにも関わらず、容量素子１６の電荷を放電するＴＦＴ（薄膜トランジスタ）を設ける必要がないために、高開口率を実現する。高開口率を実現すると、光を発する面積の増加に伴って、発光素子の輝度を下げることができる。つまり、駆動電圧を下げることができるため、消費電力を削減することができる。

なお、本発明は、ゲート選択期間を２分割する上記の形態に制約されない。ゲート選択期間を３つ以上に分割してもよい。
（実施の形態２）

本発明の表示装置の構成について図面を参照して説明する。本発明の表示装置は、１つ又は複数のモニター用発光素子６６を含むモニター用回路６４と、定電流源６７と、バッファアンプ６８とを有することを特徴とする（図１参照）。発光素子１３とモニター用発光素子６６は、同一の基板上に設けられており、同一の作製条件により、同一の工程で作成されたものであり、環境温度の変化と経時変化に対して同じ特性又はほぼ同じ特性を有する。１つ又は複数のモニター用発光素子６６を含むモニター用回路６４は、画素領域４０内に設けてもよいし、それ以外の領域に設けてもよい。但し、モニター用回路６４は、画像の表示に影響を及ぼさないように、画素領域４０以外の領域に設けるとよい。定電流源６７と、バッファアンプ６８は、発光素子１３とモニター用発光素子６６と共に、同一の基板２０上に設けられていてもよいし、別の基板上に設けられていてもよい。

モニター用発光素子６６には定電流源６７により一定の電流が供給される。この状態で環境温度の変化と経時変化が生じると、モニター用発光素子６６自体の抵抗値が変化する。そうすると、モニター用発光素子６６の電流値は常に一定なため、モニター用発光素子６６の両電極間の電位差が変化する。

上記構成の場合、モニター用発光素子６６が含む２つの電極のうち、対向電源１８に接続する側の電極の電位は変化せず、モニター用発光素子６６が含む２つの電極のうち、定電流源６７に接続する側の電極（ここでは第１の電極とよぶ）の電位が変化する。変化したモニター用発光素子６６の第１の電極の電位は、バッファアンプ６８の入力端子に入力される。そして、バッファアンプ６８は、出力端子から電位を出力し、当該電位は、駆動用トランジスタ１２を介して、発光素子１３の第１の電極に与えられる。

バッファアンプ６８は、モニター用発光素子６６の第１の電極の電位を発光素子１３の第１の電極に伝達する際に、電位の変動を防止するために設けられている。バッファアンプ６８のように、電位の変動を防止することが可能な回路ならば、バッファアンプ６８ではなく、別の回路を用いてもよい。つまり、モニター用発光素子６６の一方の電極の電位を発光素子１３に伝達する際には、モニター用発光素子６６と発光素子１３の間に、電位の変動を防止するための回路を設けるが、そのような回路として、上記のバッファアンプ６８に制約されず、どのような構成の回路を用いてもよい。上記構成を有する本発明は、環境温度の変化や経時変化による発光素子の電流値の変動を抑制して、信頼性を向上させることができる。

なお、バッファアンプ６８は、電位の変動を防止する回路であり、このような回路は、入力された電位と同じ電位を出力する回路、入力される電位と出力する電位が同じ電位である回路、入力される電位に対応した電位を出力する回路とよぶことができる。図示する構成では、バッファアンプ６８の反転入力端子と出力端子とが互いに接続されている。バッファアンプ６８の入力端子はモニター用発光素子６６（第２の発光素子とよぶことがある）の第１の電極に接続され、バッファアンプ６８の出力端子は発光素子１３（第１の発光素子とよぶことがある）の第１の電極に接続されている。モニター用発光素子６６の第２の電極と発光素子１３の第２の電極は、一定の電位に保たれている。

なお、モニター用発光素子６６に電流が流れすぎないようにするために、モニター用発光素子６６に直列に接続するリミッタ用トランジスタを設けてもよい。そして、リミッタ用トランジスタは常にオン状態にしておく。

また、発光素子１３とモニター用発光素子６６は、普通に動作させると、そのＤｕｔｙ比が異なるものとなる。具体的には、モニター用発光素子６６のＤｕｔｙ比が１００％である一方、発光素子１３のＤｕｔｙ比は全白点灯を行ったとしても、７０％程度となる。そうすると、発光素子１３の総電流量と、モニター用発光素子６６の総電流量が異なるため、モニター用発光素子６６の経時変化の方が早く進んでしまう。従って、発光素子１３とモニター用発光素子６６の総電流量を同じにするために、抵抗素子を設けたり、外部に制御回路を設けたりしてもよい。

また、本発明の表示装置は、電源制御回路６３を有することを特徴とする（図１参照）。電源制御回路６３は、発光素子１３に電源を供給する電源回路６１と制御回路６２を有する。電源回路６１は、駆動用トランジスタ１２と電源線Ｖｘを介して発光素子１３の画素電極に接続する。また、電源回路６１は、電源線を介して、発光素子１３の対向電極に接続する。

発光素子１３の電流が画素電極から対向電極に向かって流れる場合、発光素子１３に順方向バイアスの電圧を印加して、発光素子１３を発光させるときは、電源線Ｖｘの電位が、対向電源１８の電位よりも高くなるように、電源線Ｖｘと対向電源１８の電位差を設定する。一方、発光素子１３に逆方向バイアスの電圧を印加する際は、電源線Ｖｘの電位が、対向電源１８の電位よりも低くなるように、電源線Ｖｘと対向電源１８の電位を設定する。このような電源の設定は、制御回路６２から電源回路６１に所定の信号を供給して行う。

つまり、発光素子１３の一方の電極は、駆動用トランジスタ１２を介して電源線Ｖｘ（第１の電源線ともいう）に接続され、発光素子１３の他方の電極は、第２の電源線を介して対向電源１８に接続されている。電源制御回路６３（単に回路ともいう）は、発光素子１３に順方向バイアスの電圧、又は逆方向バイアスの電圧を印加するために、第１の電源線の電位と第２の電源線の電位を制御する。

電源制御回路６３を用いて、発光素子１３に逆方向バイアスの電圧を印加することで、発光素子１３の経時劣化を抑制し、信頼性を向上させることができる。また、発光素子１３は、異物の付着や、陽極又は陰極にある微細な突起によるピンホール、電界発光層の不均一性を起因として、陽極と陰極の短絡部が発生する初期不良が生じることがある。このような初期不良が発生すると、信号に応じた点灯及び非点灯が行われず、電流のほとんどすべてが短絡部を流れて素子全体が消光する現象が生じたり、特定の画素が点灯又は非点灯しない現象が生じたりして、画像の表示が良好に行われない。

しかしながら、本発明の構成によると、発光素子に逆方向バイアスを印加することができるため、陽極と陰極の短絡部のみに局所的に電流を流し、短絡部を発熱させ、その結果、短絡部を酸化又は炭化して絶縁化（高抵抗化）することができる。その結果、初期不良が生じても、その不良を解消し、画像の表示を良好に行うことができる。

なお、このような初期不良の絶縁化（高抵抗化）は、出荷前に行うとよい。また、初期不良だけでなく、時間の経過に伴い、新たに陽極と陰極の短絡部が発生することがある。このような不良は進行性不良とも呼ばれるが、本発明の構成によると、定期的に発光素子に逆方向バイアスを印加することができるので、進行性不良が生じても、その不良を解消し、画像の表示を良好に行うことができる。なお、発光素子１３に逆方向バイアスの電圧を印加するタイミングには特に制約はない。
（実施の形態３）

本発明のゲートドライバの構成について図面を参照して説明する。第１のゲートドライバ４１と第２のゲートドライバ４２の構成は同じであり、ここでは、第１のゲートドライバ４１の構成について説明する。

第１のゲートドライバ４１は、パルス出力回路５４とバッファ回路５５を有する（図４参照）。また、パルス出力回路５４とバッファ回路５５の間に設けられたインバータ２０６、ＮＡＮＤ２０７を有する。パルス出力回路５４は複数の単位回路２０１を有し、バッファ回路５５も複数の単位回路２０２を有する。パルス出力回路５４は、ＧＣＫ、ＧＣＫＢ、ＧＳＰに基づき、サンプリングパルスを下段に出力する。バッファ回路５５は、パルス出力回路５４の出力と、第１の制御信号（Ｓｉｇｎａｌ１）と、第２の制御信号（Ｓｉｇｎａｌ２）に基づき、ゲート線Ｇｙを選択する。

パルス出力回路５４を構成する単位回路２０１は、トランジスタ２１０〜２１８と、アナログスイッチ２１９と、インバータ２２０とを有する（図５参照）。

また、第１の制御信号（Ｓｉｇｎａｌ１）が第１のゲート用制御信号であり、第２の制御信号（Ｓｉｇｎａｌ２）が第２のゲート用制御信号の場合、バッファ回路５５を構成する単位回路２０２は、ＮＡＮＤ２３２、２３３と、インバータ２３１、２３４〜２３８と、トランジスタ２４０〜２４５と、レベルシフタ２０３、２０４と、保護回路２０５とを有する（図６参照）。

また、第１の制御信号（Ｓｉｇｎａｌ１）がゲート用制御信号であり、第２の制御信号（Ｓｉｇｎａｌ２）がパルス幅制御信号の場合、バッファ回路５５を構成する単位回路２０２は、インバータ２７１〜２７４と、ＮＡＮＤ２７５と、ＮＯＲ２７６と、トランジスタ２７９、２８０と、レベルシフタ２７７、２７８と、保護回路２８１とを有する（図７参照）。

レベルシフタ２０３、２０４、２７７、２７８は、電圧を昇圧する回路である。保護回路２０５、２８１は、静電気に起因した素子の劣化や破壊を抑制することを目的として設けられるものである。保護回路２０５、２８１は、トランジスタ、抵抗素子、容量素子及び整流素子から選択された１種又は複数種から構成される。整流素子とは、整流性を有する素子であり、ゲート電極とドレイン電極が接続されたトランジスタ又はダイオードに相当する。
（実施の形態４）

本発明の表示装置の構成する画素１０のレイアウトについて図８を参照して説明する。このレイアウトでは、スイッチング用トランジスタ１１、駆動用トランジスタ１２、容量素子１６、発光素子１３の画素電極に相当する導電層１９を示す。

次に、このレイアウトのＡ−Ｂ−Ｃに対応する断面構造について図９を参照して説明する。ガラスや石英などの絶縁表面を有する基板２０上にスイッチング用トランジスタ１１、駆動用トランジスタ１２、発光素子１３、容量素子１６が設けられている。

発光素子１３は、画素電極に相当する導電層１９、電界発光層３３、対向電極に相当する導電層３４の積層体に相当する。導電層１９、３４の両者が透光性を有する場合、発光素子１３は、導電層１９に向かう方向と、導電層３４に向かう方向に光を発する。つまり発光素子１３は両面出射を行う。また、導電層１９、３４の一方が透光性を有し、他方が遮光性を有する場合、発光素子１３は導電層１９に向かう方向のみか、導電層３４に向かう方向のみに光を発する。つまり発光素子１３は上面出射又は下面出射を行う。図示する構造では、発光素子１３が下面出射を行う場合の断面構造を示す。

容量素子１６は、駆動用トランジスタ１２のゲート電極とソース電極の間に配置され、当該駆動用トランジスタ１２のゲート・ソース間電圧を保持する。容量素子１６は、スイッチング用トランジスタ１１と駆動用トランジスタ１２のゲート電極と同じ層に設けられた導電層２２ａ、２２ｂ（以下総称して導電層２２と表記）と、駆動用トランジスタ１２のソースドレイン配線に相当する導電層２６と、導電層２２と導電層２６の間の絶縁層により容量を形成する点を特徴とする。

また、容量素子１６は、駆動用トランジスタ１２のソースドレイン配線に相当する導電層２６と、発光素子１３の画素電極と同じ層に設けられた導電層３６と、導電層２６と導電層３６との間の絶縁層により容量を形成する点を特徴とする。なお、図９のレイアウトに示すように、導電層３５は導電層３６に接続する。

上記特徴により、容量素子１６は駆動用トランジスタ１２のゲート・ソース間電圧を保持するのに十分な容量値を得ることができる。また、容量素子１６は、電源線を構成する導電層の下部に設けられており、そのために、容量素子１６の配置による開口率の減少は生じない。また、容量素子１６に、スイッチング用トランジスタ１１と駆動用トランジスタ１２のゲート絶縁膜を用いていないため、ゲートリーク電流を減少させることができ、消費電力を削減することができる。

また、スイッチング用トランジスタ１１、駆動用トランジスタ１２のソースドレイン配線に相当する導電層２４〜２７の厚さは、５００乃至２０００ｎｍ、好ましくは５００乃至１３００ｎｍである点を特徴とする。導電層２４〜２７は、ソース線Ｓｘや電源線Ｖｘを構成しているため、上記特徴のように、導電層２４〜２７の膜厚を厚くすることで、電圧降下による影響を抑制することができる。なお、導電層２４〜２７を厚くすると配線抵抗を小さくすることができるが、逆に、導電層２４〜２７を厚くしすぎると、パターン加工を正確に行うことが困難になったり、表面の凸凹が問題になったりする。つまり、導電層２４〜２７の厚さは、配線抵抗と、パターン加工のし易さと表面の凸凹の影響とを考慮して、上記の範囲内で決定するとよい。

また、本発明の表示装置は、スイッチング用トランジスタ１１、駆動用トランジスタ１２を覆う絶縁層２８、２９（以下総称して第１の絶縁層３０と表記）と、第１の絶縁層３０上に設けられた第２の絶縁層３１とを有し、第２の絶縁層３１上に画素電極に相当する導電層１９を有する点を特徴とする。仮に、第２の絶縁層３１を設けないとすると、ソースドレイン配線に相当する導電層２４〜２７と、導電層１９とは同じ層に設けることになる。そうすると、導電層１９を設ける領域は、導電層２４〜２７を設けた領域以外に制約されてしまう。しかしながら、第２の絶縁層３１を設けることにより、導電層１９を設ける領域のマージンが広がり、高開口率を実現する。この構成は、上面出射の場合に特に有効である。高開口率を実現すると、光を発する面積の増加に伴って、駆動電圧を下げて、消費電力を削減することができる。

なお第１の絶縁層３０と第２の絶縁層３１は、酸化珪素や窒化珪素等の無機材料、ポリイミドやアクリル等の有機材料等を用いて形成する。第１の絶縁層３０と第２の絶縁層３１を同じ材料で形成してもよいし、互いに異なる材料で形成してもよい。また、シロキサン系の材料を用いてもよい。シロキサン系の材料とは、シリコンと酸素との結合で骨格構造が構成される。置換基に少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。又は、置換基として、少なくとも水素を含む有機基とフルオロ基とを用いてもよい。

また、隔壁層（絶縁層、バンクともよぶ）３２は、無機材料と有機材料のどちらの材料を用いて形成してもよい。但し、隔壁層３２に接するように、発光素子１３の電界発光層を設けるため、当該電界発光層にピンホールなどが生じないように、隔壁層３２はその曲率半径が連続的に変化する形状を有するとよい。また、隔壁層３２は、画素間の境界を明確にするために、遮光性を有する材料により形成するとよい。
（実施の形態５）

本発明の表示装置に適用することができる画素回路の例について説明する。

図１０は、図１に示した画素１０の駆動用トランジスタ１２を削除して、新たに、トランジスタ９２、９３と、電源線Ｖａｘ（ｘは自然数、１≦ｘ≦ｌ、ｌは自然数）とを設けた画素回路）である。電源線Ｖａｘは電源９４に接続する。本構成では、トランジスタ９２のゲート電極を一定の電位に保持した電源線Ｖａｘに接続することにより、トランジスタ９２のゲート電極の電位を固定にし、なおかつ飽和領域で動作させる。また、トランジスタ９３は線形領域で動作させて、そのゲート電極には、画素１０の点灯又は非点灯の情報を含むビデオ信号を入力する。線形領域で動作するトランジスタ９３のソースドレイン間電圧の値は小さいため、トランジスタ９３のゲート・ソース間電圧の僅かな変動は、発光素子１３に流れる電流値には影響を及ぼさない。従って、発光素子１３に流れる電流値は、飽和領域で動作するトランジスタ９２により決定される。上記構成を有する本発明は、トランジスタ９２の特性バラツキに起因した発光素子１３の輝度ムラを改善して画質を高めることができる。

つまり、トランジスタ９２のゲート電極（ゲートともいう）は、電源線Ｖａｘに接続され、一定の電位に保たれている。また、トランジスタ９３のソース又はドレインの一方は、電源線Ｖｘに接続され、一定の電位に保たれている。

また、上記以外の画素回路として、図示しないが、カレントミラー回路を適用した画素回路を用いてもよい。

本発明の表示装置には、アナログのビデオ信号、ディジタルのビデオ信号のどちらを用いてもよい。但し、ディジタルのビデオ信号を用いる場合、そのビデオ信号が電圧を用いているのか、電流を用いているのかで異なる。つまり、発光素子の発光時において、画素に入力されるビデオ信号は、電圧のものと、電流のものがある。ビデオ信号が電圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。ビデオ信号が電流のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧が一定のものは定電圧駆動であり、発光素子に流れる電流が一定のものは定電流駆動である。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。本発明の表示装置には、定電流駆動と、定電圧駆動のどちらを用いてもよいが、ビデオ信号は電圧のものを用いる。

また、電界発光層には、一重項励起からの発光を呈する材料（以下一重項励起発光材料と表記）や、三重項励起からの発光を呈する材料（以下三重項励起発光材料と表記）を用いる。例えば、赤色に発光する発光素子、緑色に発光する発光素子及び青色に発光する発光素子のうち、輝度半減時間が比較的短い赤色のものを三重項励起発光材料で形成し、他のものを一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという利点がある。

また、赤色のものと緑色のものとを三重項励起発光材料で形成し、青色のものを一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、さらなる低消費電力化を図ることができる。なお三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などがある。また、電界発光層には、低分子材料、中分子材料、高分子材料のいずれの材料を用いてもよい。

発光素子は、下から陽極、電界発光層、陰極を順に積層する順積み構造と、下から陰極、電界発光層、陽極を順に積層する逆積み構造のどちらを用いてもよい。発光素子が含む陽極又は陰極には、透光性を有するインジウム錫酸化物（ＩＴＯ）や、酸化珪素が添加されたＩＴＯ、インジウム亜鉛酸化物（ＩＺＯ）、ガリウム（Ｇａ）をドープした酸化亜鉛（ＧＺＯ）などを用いるとよい。

また、発光素子は、陽極、電界発光層、電荷発生層、・・・、電界発光層、電荷発生層、・・・、電界発光層、陰極というように、陽極と陰極の間に電界発光層と電荷発生層を積層した構造でもよい。このような素子はタンデム素子ともよばれる。電荷発生層は、金属、酸化モリブデン等の無機半導体、リチウムをドープした有機化合物などからなる。

また、発光素子を含むパネルを用いてカラー表示を行う場合、発光波長帯の異なる電界発光層を画素毎に設けるとよく、典型的には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色に対応した電界発光層を設けるとよい。この場合、赤、緑、青の各色に対応したモニター用発光素子６６を設けて、各色に電源電位を補正するとよい。この場合、発光素子の光の出射側に、その発光波長帯の光を透過するフィルター（着色層）を設けた構成とすると、色純度の向上や、画素部の鏡面化（映り込み）の防止を図ることができる。また、フィルターを設けると、従来必要であるとされていた円偏光板等を省略することが可能となり、電界発光層から出射する光の損失を無くすことができる。さらに、斜方から画素領域を見た場合に起こる色調の変化を低減することができる。

また、電界発光層は単色又は白色の発光を呈する構成とすることができる。白色発光材料を用いる場合には、発光素子の光の出射側に特定の波長の光を透過するフィルターを設けた構成とすれば、カラー表示を行うことができる。
（実施の形態６）

本発明の表示装置の一形態である、画素領域４０と、第１のゲートドライバ４１と、第２のゲートドライバ４２と、ソースドライバ４３とを搭載したパネルについて説明する。基板２０上には、発光素子１３を含む画素を複数有する画素領域４０、第１のゲートドライバ４１、第２のゲートドライバ４２、ソースドライバ４３及び接続フィルム４０７が設けられる（図１１（Ａ）参照）。接続フィルム４０７は外部回路（ＩＣチップ）と接続する。

図１１（Ｂ）はパネルのＡ−Ｂにおける断面図を示し、画素領域４０に設けられた駆動用トランジスタ１２と発光素子１３と容量素子１６と、ソースドライバ４３に設けられたＣＭＯＳ回路４１０を示す。

画素領域４０と第１のゲートドライバ４１、第２のゲートドライバ４２及びソースドライバ４３の周囲にはシール材４０８が設けられ、発光素子１３は、シール材４０８と対向基板４０６により封止される。この封止処理は、発光素子１３を水分から保護するための処理であり、ここではカバー材（ガラス、セラミックス、プラスチック、金属等）により封止する方法を用いるが、熱硬化性樹脂や紫外光硬化性樹脂を用いて封止する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法を用いてもよい。基板２０上に形成される素子は、非晶質半導体に比べて移動度等の特性が良好な結晶質半導体（ポリシリコン）により形成することが好適であり、そうすると、同一表面上におけるモノリシック化が実現される。上記構成を有するパネルは、接続する外部ＩＣの個数が減少するため、小型・軽量・薄型が実現される。

また、図１２はパネルのＣ−Ｄにおける断面図を示し、画素領域４０に設けられた駆動用トランジスタ１２と発光素子１３と容量素子１６と、第１のゲートドライバ４１に設けられたＣＭＯＳ回路４１２、第２のゲートドライバ４２に設けられたＣＭＯＳ回路４１１を示す。図示するパネルでは、第１のゲートドライバ４１と第２のゲートドライバ４２と重なるようにシール材４０８が設けられている点を特徴とする。上記特徴により、狭額縁化を実現する。

なお上記の図１１、１２に示す構成では、発光素子１３の画素電極は透光性を有し、発光素子１３の対向電極は遮光性を有する。従って、発光素子１３は下面出射を行う。

また上記とは異なる構成として、発光素子１３の画素電極は遮光性を有し、発光素子１３の対向電極は透光性を有する場合がある（図１３（Ａ）参照）。この場合、発光素子１３は上面出射を行う。

また上記とは異なる構成として、発光素子１３の画素電極と、発光素子１３の対向電極の両者が透光性を有する場合がある（図１３（Ｂ）参照）。この場合、発光素子１３は両面出射を行う。

下面出射と両面出射を行う場合は、駆動用トランジスタ１２が含む不純物領域に接続する導電層（ソースドレイン配線）は、アルミニウム（Ａｌ）と、モリブデン（Ｍｏ）等の反射率の低い材料とを組み合わせたもので形成するとよい。具体的には、Ｍｏ、Ａｌ−Ｓｉ、Ｍｏの積層構造、ＭｏＮ、Ａｌ−Ｓｉ、ＭｏＮ等の積層構造を採用するとよい。そうすれば、発光素子から発せられた光がソースドレイン配線に反射することを防止することができ、光を外部に取り出すことができる。本発明の表示装置には、下面出射、上面出射、両面出射のいずれの構成を採用してもよい。

なお、図１１、１２に示す構成では、駆動用トランジスタ１２のソースドレイン配線上に絶縁層を設けて、当該絶縁層上に発光素子１３の画素電極を設けている。しかしながら、本発明はこの構成に制約されず、図１３（Ａ）（Ｂ）に示す構成のように、駆動用トランジスタ１２のソースドレイン配線と同じ層に、発光素子１３の画素電極が設けられてもよい。また、駆動用トランジスタ１２のソースドレイン配線と、発光素子１３の画素電極とが積層する部分は、図１３（Ａ）に示すように、駆動用トランジスタ１２のソースドレイン配線が下層で、発光素子１３の画素電極が上層でもよいし、図１３（Ｂ）に示すように、発光素子１３の画素電極が下層で、駆動用トランジスタ１２のソースドレイン配線が上層でもよい。

なお、画素領域４０は絶縁表面上に形成された非晶質半導体（アモルファスシリコン）をチャネル部としたＴＦＴ（薄膜トランジスタ）により構成し、第１のゲートドライバ４１と、第２のゲートドライバ４２と、ソースドライバ４３とはＩＣチップにより構成してもよい。ＩＣチップは、ＣＯＧ方式により基板２０上に貼り合わせたり、基板２０に接続する接続フィルム４０７に貼り合わせたりしてもよい。非晶質半導体は、ＣＶＤ法を用いることで、大面積の基板に簡単に形成することができ、かつ結晶化の工程が不要であることから、安価なパネルの提供を可能とする。また、この際、インクジェット法に代表される液滴吐出法により導電層を形成すると、より安価なパネルの提供を可能とする。
（実施の形態７）

発光素子を含む画素領域を備えた電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図１４を参照して説明する。

携帯情報端末は、本体９２０１、表示部９２０２等を含んでいる（図１４（Ａ）参照）。表示部９２０２は、実施の形態１〜６で示すものを適用することができる。

デジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる（図１４（Ｂ）参照）。表示部９７０１は、実施の形態１〜６で示すものを適用することができる。

携帯端末は、本体９１０１、表示部９１０２等を含んでいる（図１４（Ｃ）参照）。表示部９１０２は、実施の形態１〜６で示すものを適用することができる。

携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる（図１４（Ｄ）参照）。表示部９３０２は、実施の形態１〜６で示すものを適用することができる。このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広く適用することができる。

携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる（図１４（Ｅ）参照）。表示部９４０２は、実施の形態１〜６で示すものを適用することができる。

テレビジョン装置は、本体９５０１、表示部９５０２等を含んでいる（図１４（Ｆ）参照）。表示部９５０２は、実施の形態１〜６で示すものを適用することができる。

上記に挙げた電子機器において、二次電池を用いているものは、消費電力を削減した分、電子機器の使用時間を長持ちさせることができ、二次電池を充電する手間を省くことができる。

表示装置の構成を説明する図。 タイミングチャートを示す図。 タイミングチャートを示す図。 ゲートドライバの構成を説明する図。 ゲートドライバの構成を説明する図。 ゲートドライバの構成を説明する図。 ゲートドライバの構成を説明する図。 表示装置の構成を説明する図。 表示装置の構成を説明する図。 表示装置の構成を説明する図。 表示装置の構成を説明する図。 表示装置の構成を説明する図。 表示装置の構成を説明する図。 電子機器の構成を説明する図。 ゴーストとよばれる表示不良を説明するための図。 タイミングチャートを示す図。

符号の説明

１０ 画素、１１ スイッチング用トランジスタ
１２ 駆動用トランジスタ、１３ 発光素子
１６ 容量素子、１８ 対向電源
１９ 導電層、２０ 基板
３７ 第１の制御信号線、３８ 第２の制御信号線
３９ 制御信号発生回路、４０ 画素領域
４１ 第１のゲートドライバ、４２ 第２のゲートドライバ
４３ ソースドライバ、４４ パルス出力回路
４５、４７、４８ ラッチ回路
４６ 選択回路、４９ 消去用トランジスタ
５０ アナログスイッチ、５１ インバータ
５２ ソース用制御信号線、５３ 消去用電源
５４、５６ パルス出力回路、５５、５７ バッファ回路
５８ インバータ、６１ 電源回路
６２ 制御回路、６３ 電源制御回路
６４ モニター用回路、６６ モニター用発光素子
６７ 定電流源、６８ バッファアンプ
７１ 第１の制御信号線、７２ 第２の制御信号線
９２、９３ トランジスタ、９４ 電源

Claims (26)

1. 複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバと、信号を生成する回路を有し、
   前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光と非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
   前記ソースドライバは、パルス出力回路と、ラッチ回路と、前記信号を生成する回路から出力される第１の信号に基づき動作する選択回路を有し、
   前記第１のゲートドライバと前記第２のゲートドライバの各々は、パルス出力回路と、前記信号を生成する回路から出力される第２の信号と第３の信号に基づき動作するバッファ回路を有することを特徴とする表示装置。
2. 複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバと、信号を生成する回路を有し、
   前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光と非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
   前記ソースドライバは、パルス出力回路と、ラッチ回路と、前記信号を生成する回路から出力される前記第１の信号に基づき動作する選択回路を有し、
   前記第１のゲートドライバと前記第２のゲートドライバの各々は、パルス出力回路と、前記信号を生成する回路から出力される前記第２の信号と前記第３の信号に基づき動作するバッファ回路を有し、
   前記バッファ回路は、少なくとも３つの入力ノードと、１つの出力ノードとを有し、
   前記３つの入力ノードのうち、１つは前記パルス出力回路に接続し、１つは第１の信号線を介して前記信号を生成する回路に接続し、残りの１つは第２の信号線を介して前記信号を生成する回路に接続し、
   前記出力ノードはゲート線に接続することを特徴とする表示装置。
3. 複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバと、信号を生成する回路を有し、
   前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光と非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
   前記ソースドライバは、パルス出力回路と、ラッチ回路と、前記信号を生成する回路から出力されるソース用制御信号に基づき動作する選択回路を有し、
   前記第１のゲートドライバと前記第２のゲートドライバの各々は、パルス出力回路と、前記信号を生成する回路から出力される第１のゲート用制御信号と第２のゲート用制御信号に基づき動作するバッファ回路を有することを特徴とする表示装置。
4. 複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバと、信号を生成する回路を有し、
   前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光と非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
   前記ソースドライバは、パルス出力回路と、ラッチ回路と、前記信号を生成する回路から出力されるソース用制御信号に基づき動作する選択回路を有し、
   前記第１のゲートドライバと前記第２のゲートドライバの各々は、パルス出力回路と、前記信号を生成する回路から出力される第１のゲート用制御信号と第２のゲート用制御信号に基づき動作するバッファ回路を有し、
   前記バッファ回路は、少なくとも３つの入力ノードと、１つの出力ノードとを有し、
   前記３つの入力ノードのうち、１つは前記パルス出力回路に接続し、１つは第１のゲート用制御信号線を介して前記信号を生成する回路に接続し、残りの１つは第２のゲート用制御信号線を介して前記信号を生成する回路に接続し、
   前記出力ノードはゲート線に接続することを特徴とする表示装置。
5. 複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバと、信号を生成する回路を有し、
   前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光と非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
   前記ソースドライバは、パルス出力回路と、ラッチ回路と、前記信号を生成する回路から出力されるソース用制御信号に基づき動作する選択回路を有し、
   前記第１のゲートドライバと前記第２のゲートドライバの各々は、パルス出力回路と、前記信号を生成する回路から出力されるゲート用制御信号とパルス幅制御信号に基づき動作するバッファ回路を有することを特徴とする表示装置。
6. 複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバと、信号を生成する回路を有し、
   前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、前記発光素子の発光と非発光を制御する第２のトランジスタと、前記ビデオ信号を保持する容量素子とを有し、
   前記ソースドライバは、パルス出力回路と、ラッチ回路と、前記信号を生成する回路から出力されるソース用制御信号に基づき動作する選択回路を有し、
   前記第１のゲートドライバと前記第２のゲートドライバの各々は、パルス出力回路と、前記信号を生成する回路から出力されるゲート用制御信号とパルス幅制御信号に基づき動作するバッファ回路を有し、
   前記バッファ回路は、少なくとも３つの入力ノードと、１つの出力ノードとを有し、
   前記３つの入力ノードのうち、１つは前記パルス出力回路に接続し、１つはゲート用制御信号線を介して前記信号を生成する回路に接続し、残りの１つはパルス幅制御信号線を介して前記信号を生成する回路に接続し、
   前記出力ノードはゲート線に接続することを特徴とする表示装置。
7. 請求項１又は請求項２において、
   前記第２の信号と前記第３の信号の各々は、第１の電位のときの第１の期間と、第２の電位のときの第２の期間の長さが異なる信号であることを特徴とする表示装置。
8. 請求項１又は請求項２において、
   前記第２の信号と前記第３の信号の一方は、第１の電位のときの第１の期間と、第２の電位のときの第２の期間の長さが異なる信号であることを特徴とする表示装置。
9. 請求項３又は請求項４において、
   前記第１のゲート用制御信号と前記第２のゲート用制御信号の各々は、第１の電位のときの第１の期間と、第２の電位のときの第２の期間の長さが異なる信号であることを特徴とする表示装置。
10. 請求項５又は請求項６において、
    前記パルス幅制御信号は、第１の電位のときの第１の期間と、第２の電位のときの第２の期間の長さが異なる信号であることを特徴とする表示装置。
11. 請求項１、請求項３又は請求項５のいずれか一項において、
    前記第１のトランジスタのゲートはゲート線に接続され、
    前記第１のトランジスタのソース又はドレインの一方はソース線に接続され、前記第１のトランジスタのソース又はドレインの他方は前記第２のトランジスタのゲートに接続され、
    前記第２のトランジスタのソース又はドレインの一方は一定の電位に保たれており、前記第２のトランジスタのソース又はドレインの他方は前記発光素子に接続されていることを特徴とする表示装置。
12. 請求項２、請求項４又は請求項６のいずれか一項において、
    前記第１のトランジスタのゲートは前記ゲート線に接続され、
    前記第１のトランジスタのソース又はドレインの一方はソース線に接続され、前記第１のトランジスタのソース又はドレインの他方は前記第２のトランジスタのゲートに接続され、
    前記第２のトランジスタのソース又はドレインの一方は一定の電位に保たれており、前記第２のトランジスタのソース又はドレインの他方は前記発光素子に接続されていることを特徴とする表示装置。
13. 請求項１乃至請求項１２のいずれか一項において、
    前記第２のトランジスタは、線形領域で動作することを特徴とする表示装置。
14. 請求項１乃至請求項１３のいずれか一項において、
    前記容量素子の一方の電極は前記第２のトランジスタのゲートに接続され、前記容量素子の他方の電極は前記第２のトランジスタのソース又はドレインの一方に接続されていることを特徴とする表示装置。
15. 請求項１乃至請求項１４のいずれか一項において、
    第３のトランジスタを有し、
    前記第２のトランジスタのソース又はドレインの一方は一定の電位に保たれており、前記第２のトランジスタのソース又はドレインの他方は前記第３のトランジスタのソース又はドレインの一方に接続され、
    前記第３のトランジスタのソース又はドレインの他方は前記発光素子に接続され、前記第３のトランジスタのゲートは一定の電位に保たれていることを特徴とする表示装置。
16. 請求項１乃至請求項１４のいずれか一項において、
    第３のトランジスタを有し、
    前記第２のトランジスタのソース又はドレインの一方は一定の電位に保たれており、前記第２のトランジスタのソース又はドレインの他方は前記第３のトランジスタのソース又はドレインの一方に接続され、
    前記第３のトランジスタのソース又はドレインの他方は前記発光素子に接続され、
    前記第３のトランジスタのゲートは一定の電位に保たれており、
    前記第２のトランジスタは線形領域で動作し、前記第３のトランジスタは飽和領域で動作することを特徴とする表示装置。
17. 請求項１乃至請求項１６のいずれか一項において、
    モニター用発光素子と、前記モニター用発光素子に一定の電流を供給する定電流源と、入力された電位と同じ電位を出力する回路とを有し、
    前記発光素子の一方の電極と前記モニター用発光素子の一方の電極は、前記入力された電位と同じ電位を出力する回路に接続され、
    前記発光素子の他方の電極と前記モニター用発光素子の他方の電極は、一定の電位に保たれていることを特徴とする表示装置。
18. 請求項１乃至請求項１６のいずれか一項において、
    モニター用発光素子と、前記モニター用発光素子に一定の電流を供給する定電流源と、入力された電位と同じ電位を出力する回路とを有し、
    前記発光素子の一方の電極と前記モニター用発光素子の一方の電極は、前記入力された電位と同じ電位を出力する回路に接続され、
    前記発光素子の他方の電極と前記モニター用発光素子の他方の電極は、一定の電位に保たれており、
    前記発光素子と前記モニター用発光素子は、同一の絶縁表面上に設けられていることを特徴とする表示装置。
19. 請求項１乃至請求項１８のいずれか一項において、
    前記発光素子の一方の電極は前記第２のトランジスタを介して第１の電源線に接続され、前記発光素子の他方の電極は第２の電源線に接続され、
    前記発光素子に順方向バイアスの電圧又は逆方向バイアスの電圧を印加するために、前記第１の電源線の電位と前記第２の電源線の電位を制御する回路を有することを特徴とする表示装置。
20. 請求項１乃至請求項１９のいずれか一項において、
    前記第１のゲートドライバと前記第２のゲートドライバの各々は、複数のトランジスタを有することを特徴とする表示装置。
21. 請求項１乃至請求項２０のいずれか一項において、
    前記第１のゲートドライバと前記第２のゲートドライバの各々は、保護回路を有することを特徴とする表示装置。
22. 請求項１乃至請求項２１のいずれか一項において、
    前記発光素子は、第１の導電層と、電界発光層と、第２の導電層が積層して設けられており、
    前記発光素子は、前記第１の導電層と前記第２の導電層の一方又は両方の方向に光を発することを特徴とする表示装置。
23. 請求項１乃至請求項２２のいずれか一項において、
    前記画素領域、前記第１のゲートドライバ、前記第２のゲートドライバ及び前記ソースドライバは、同一の絶縁表面上に設けられていることを特徴とする表示装置。
24. 請求項１乃至請求項２３のいずれか一項において、
    前記発光素子は、ＥＬ素子であることを特徴とする表示装置。
25. 請求項１乃至請求項２４のいずれか一項において、
    前記発光素子から発せられる光の出射側に設けられた着色層を有することを特徴とする表示装置。
26. 請求項１乃至請求項２５のいずれか一項に記載の前記表示装置を用いた電子機器。