JP2006041485A - Lithography bay for small lot size - Google Patents
Lithography bay for small lot size Download PDFInfo
- Publication number
- JP2006041485A JP2006041485A JP2005169852A JP2005169852A JP2006041485A JP 2006041485 A JP2006041485 A JP 2006041485A JP 2005169852 A JP2005169852 A JP 2005169852A JP 2005169852 A JP2005169852 A JP 2005169852A JP 2006041485 A JP2006041485 A JP 2006041485A
- Authority
- JP
- Japan
- Prior art keywords
- lot size
- small lot
- substrates
- substrate
- size substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001459 lithography Methods 0.000 title claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 394
- 238000004519 manufacturing process Methods 0.000 claims abstract description 124
- 239000000969 carrier Substances 0.000 claims abstract description 72
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims description 69
- 238000007689 inspection Methods 0.000 claims description 23
- 238000000059 patterning Methods 0.000 claims description 22
- 238000004140 cleaning Methods 0.000 claims description 12
- 238000005259 measurement Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 description 105
- 230000032258 transport Effects 0.000 description 62
- 238000003860 storage Methods 0.000 description 39
- 238000012546 transfer Methods 0.000 description 34
- 230000008569 process Effects 0.000 description 30
- 230000007246 mechanism Effects 0.000 description 14
- 238000004891 communication Methods 0.000 description 11
- 230000009467 reduction Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000003032 molecular docking Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/70733—Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
- G03F7/70975—Assembly, maintenance, transport or storage of apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/6735—Closed carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
- H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
- H01L21/67781—Batch transfer of wafers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/80—Management or planning
Landscapes
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Environmental & Geological Engineering (AREA)
- Epidemiology (AREA)
- Public Health (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- General Factory Administration (AREA)
Abstract
Description
本出願は、2004年6月10日に出願された米国プロビジョナル特許出願第60/578,792号の優先権を請求する。又、本出願は、2004年1月26日に出願された米国特許出願第10/764,620号の一部継続出願で、その優先権も請求し、該特許出願は、2003年1月27日に出願された米国プロビジョナル特許出願第60/443,001号の優先権を請求する。これら特許出願各々の内容は、参考としてその全体をここに援用する。 This application claims the priority of US Provisional Patent Application No. 60 / 578,792, filed June 10, 2004. This application is a continuation-in-part of US patent application Ser. No. 10 / 764,620 filed on Jan. 26, 2004, and claims its priority. Claim the priority of US Provisional Patent Application No. 60 / 443,001 filed on the day. The contents of each of these patent applications are incorporated herein by reference in their entirety.
本発明は、一般に、半導体デバイス製造システムに係り、より詳細には、小ロットサイズのリソグラフィーベイに関する。 The present invention generally relates to semiconductor device manufacturing systems, and more particularly to small lot size lithography bays.
本出願は、参考としてその全体をここに各々援用する以下の共通に譲渡された出願中の米国特許出願に関連している。 This application is related to the following commonly assigned pending US patent applications, each of which is hereby incorporated by reference in its entirety:
2003年8月28日に出願された「SystemsFor Transporting Substrate Carriers」と題する米国特許出願第10/650,310号(代理人ドケット第6900号);
2003年8月28日に出願された「Methodand Apparatus for Using Substrate Carrier Movement to Actuate Substrate CarrierDoor Opening/Closing」と題する米国特許出願第10/650,312号(代理人ドケット第6976号);
2003年8月28日に出願された「Methodand Apparatus for Unloading Substrate Carriers from Substrate Carrier TransportSystems」と題する米国特許出願第10/650,481号(代理人ドケット第7024号);
2003年8月28日に出願された「Methodand Apparatus for Supplying Substrate to Processing Tool」と題する米国特許出願第10/650,479号(代理人ドケット第7096号);
2002年8月31日に出願された「EndEffector Having Mechanism For Reorienting A Wafer Carrier Between Vertical AndHorizontal Orientations」と題する米国特許出願第60/407,452号(代理人ドケット第7097/L号);
2002年8月31日に出願された「WaferLoading Station with Docking Grippers at Docking Stations」と題する米国特許出願第60/407,337号(代理人ドケット第7099/L号);
2003年8月28日に出願された「SubstrateCarrier Door having Door Latching and Substrate Clamping Mechanism」と題する米国特許出願第10/650,311号(代理人ドケット第7156号);
2003年8月28日に出願された「SubstrateCarrier Handler That Unloads Substrate Carriers Directly From a Moving Conveyor」と題する米国特許出願第10/650,480号(代理人ドケット第7676号);
2004年1月26日に出願された「Methodand Apparatus for Transporting Substrate Carriers」と題する米国特許出願第10/764,982号(代理人ドケット第7163号);
2004年1月26日に出願された「OverheadTransfer Flange and Support for Suspending Substrate Carrier」と題する米国特許出願第10/764,820号(代理人ドケット第8092号);
2003年1月27日に出願された「Apparatusand Method for Storing and Loading Wafer Carriers」と題する米国特許出願第60/443,115号(代理人ドケット第8202号);
2004年11月12日に出願された「Calibrationof High Speed Loader to Substrate Transport System」と題する米国特許出願第10/987,956号(ドケット第8158号);及び
2003年11月13日に出願された「Apparatusand Method for Transporting Substrate Carriers Between Conveyors」と題する米国特許出願第60/520,035号(ドケット第8195/L号)。
US patent application Ser. No. 10 / 650,310 (Attorney Docket No. 6900) entitled “SystemsFor Transporting Substrate Carriers” filed on August 28, 2003;
US patent application Ser. No. 10 / 650,312 (Attorney Docket No. 6976) filed on August 28, 2003, entitled “Method and Apparatus for Using Substrate Carrier Movement to Actuate Substrate Carrier Door Opening / Closing”;
US patent application Ser. No. 10 / 650,481 (Attorney Docket 7024) entitled “Method and Apparatus for Unloading Substrate Carriers from Substrate Carrier Transport Systems” filed on August 28, 2003;
US patent application Ser. No. 10 / 650,479 entitled “Method and Apparatus for Supplying Substrate to Processing Tool” filed Aug. 28, 2003 (Attorney Docket 7096);
US Patent Application No. 60 / 407,452 (Attorney Docket No. 7097 / L) entitled “EndEffector Having Mechanism For Reorienting A Wafer Carrier Between Vertical And Horizontal Orientations” filed on August 31, 2002;
US Patent Application No. 60 / 407,337 (Attorney Docket No. 7099 / L) entitled “Wafer Loading Station with Docking Grippers at Docking Stations” filed August 31, 2002;
US patent application Ser. No. 10 / 650,311 (Attorney Docket No. 7156) entitled “SubstrateCarrier Door having Door Latching and Substrate Clamping Mechanism” filed on August 28, 2003;
US patent application Ser. No. 10 / 650,480 (Attorney Docket No. 7676) filed Aug. 28, 2003, entitled “SubstrateCarrier Handler That Unloads Substrate Carriers Directly From a Moving Conveyor”;
US patent application Ser. No. 10 / 764,982 (Attorney Docket No. 7163) entitled “Method and Apparatus for Transporting Substrate Carriers” filed on Jan. 26, 2004;
US patent application Ser. No. 10 / 764,820 entitled “Overhead Transfer Flange and Support for Suspending Substrate Carrier” filed Jan. 26, 2004 (Attorney Docket No. 8092);
US patent application 60 / 443,115 (Attorney Docket 8202) entitled "Apparatus and Method for Storing and Loading Wafer Carriers" filed on January 27, 2003;
US patent application Ser. No. 10 / 987,956 (Docket No. 8158) entitled “Calibration of High Speed Loader to Substrate Transport System” filed on November 12, 2004; and filed on November 13, 2003. US Patent Application No. 60 / 520,035 (Docket No. 8195 / L) entitled “Apparatus and Method for Transporting Substrate Carriers Between Conveyors”.
半導体デバイスの製造は、通常、シリコン基板、ガラス基板等の基板に対して一連の手順を実行することを含む。これらのステップは、研磨、堆積、エッチング、ホトリソグラフィー、熱処理、等々を含み得る。通常、複数の処理チャンバーを含む単一の処理システム又は「ツール」において多数の異なる処理ステップを実行することができる。しかしながら、製造施設内の他の処理位置では他のプロセスの実行が要求されるケースが一般的であり、従って、製造施設内で1つの処理位置から別の処理位置へ基板を搬送することが必要となる。製造されるべき半導体デバイスの形式に基づいて、比較的多数の処理ステップを、製造施設内の多数の異なる処理位置で実行することが必要となる。 The manufacture of semiconductor devices typically involves performing a series of procedures on a substrate such as a silicon substrate, a glass substrate or the like. These steps may include polishing, deposition, etching, photolithography, heat treatment, and so on. In general, a number of different processing steps can be performed in a single processing system or “tool” including multiple processing chambers. However, it is common for other processing locations in the manufacturing facility to require execution of other processes, and therefore it is necessary to transport substrates from one processing location to another in the manufacturing facility. It becomes. Based on the type of semiconductor device to be manufactured, a relatively large number of processing steps need to be performed at a number of different processing locations within the manufacturing facility.
密封型ポッド、カセット、コンテナ等の基板キャリア内で1つの処理位置から別の処理位置へ基板を搬送することが従来行われている。又、自動誘導ビヒクル、オーバーヘッド搬送システム、基板キャリア取り扱いロボット等の自動基板キャリア搬送装置を使用して、基板キャリアを製造施設内の位置から位置へ移動したり、又は基板キャリアを基板キャリア搬送装置から又は基板キャリア搬送装置へ移送したりすることも従来行われている。 Conventionally, a substrate is transported from one processing position to another processing position in a substrate carrier such as a sealed pod, cassette, or container. Also, using an automatic substrate carrier transfer device such as an automatic guide vehicle, overhead transfer system, substrate carrier handling robot, etc., the substrate carrier can be moved from position to location within the manufacturing facility, or the substrate carrier can be moved from the substrate carrier transfer device. Or it is conventionally performed to transfer to a substrate carrier conveyance device.
個々の基板に対して、バージン基板の形成又は受け入れから、出来上がった基板から半導体デバイスを切断するまでの全製造プロセスは、週又は月数で測定される経過時間を必要とすることがある。従って、典型的な製造施設では、いかなる所与の時間にも、非常に多数の基板が「進行中ワーク」(WIP)として存在し得る。製造施設にWIPとして存在する基板は、運転資本の非常に大きな投資を表し、基板当りの製造コストを高める傾向がある。 For an individual substrate, the entire manufacturing process from forming or receiving a virgin substrate to cutting a semiconductor device from the finished substrate may require an elapsed time measured in weeks or months. Thus, in a typical manufacturing facility, a very large number of substrates can exist as “work in progress” (WIP) at any given time. Substrates that exist as WIP in manufacturing facilities represent a very large investment of working capital and tend to increase the manufacturing cost per substrate.
製造施設がフル稼働であるときには、WIPが減少すると、資本及び製造コストが低下する。WIPの減少は、例えば、製造施設内で各基板を処理するための平均全経過時間を減少することで達成できる。 When the manufacturing facility is in full operation, reducing WIP reduces capital and manufacturing costs. A reduction in WIP can be achieved, for example, by reducing the average total elapsed time for processing each substrate in the manufacturing facility.
前記で組み入れた2003年8月28日出願の「Systemfor Transporting Semiconductor Substrate Carriers」と題する米国特許出願第10/650,310号(代理人ドケット第6900号)は、基板キャリア搬送システムであって、これがサービスする製造施設の運転中に常時移動するように意図された基板キャリアのためのコンベアを備えた基板キャリア搬送システムを開示している。この常時移動するコンベアは、製造施設内の基板の搬送を容易にし、製造施設における各基板の全「ドエル」又は「サイクル」時間を減少することが意図される。従って、同じ工場生産高を得るのに必要なWIPが少なくなるので、WIP減少を達成することができる。 US patent application Ser. No. 10 / 650,310 (Attorney Docket No. 6900) entitled “System for Transporting Semiconductor Substrate Carriers” filed on Aug. 28, 2003, incorporated hereinabove, is a substrate carrier transport system comprising: A substrate carrier transport system is disclosed that includes a conveyor for substrate carriers that are intended to move constantly during operation of a serviced manufacturing facility. This constantly moving conveyor is intended to facilitate transport of the substrate within the manufacturing facility and reduce the total “dwell” or “cycle” time of each substrate in the manufacturing facility. Accordingly, the WIP required to obtain the same factory output is reduced, so that the WIP reduction can be achieved.
本発明の第1の態様においては、(1)各々13個未満の基板を保持するように適応された複数の小ロットサイズ基板キャリアに基板を保管するステップと、(2)半導体デバイス製造施設のリソグラフィーベイ内で小ロットサイズ基板キャリアの少なくとも1つを搬送するステップと、を備えた方法が提供される。 In a first aspect of the invention, (1) storing a substrate in a plurality of small lot size substrate carriers each adapted to hold less than 13 substrates, and (2) a semiconductor device manufacturing facility Conveying at least one of a small lot size substrate carrier in a lithography bay.
本発明の第2の態様においては、小ロットサイズのリソグラフィーベイが提供される。この小ロットサイズのリソグラフィーベイは、(1)複数のリソグラフィーツールと、(2)小ロットサイズの基板キャリアをリソグラフィーツールへ搬送するように適応された小ロットサイズの搬送システムとを備えている。各小ロットサイズの基板キャリアは、13個より少数の基板を保持するように適応される。他の多数の態様も提供される。 In a second aspect of the invention, a small lot size lithography bay is provided. The small lot size lithography bay comprises (1) a plurality of lithography tools and (2) a small lot size transport system adapted to transport a small lot size substrate carrier to the lithography tool. Each small lot size substrate carrier is adapted to hold fewer than 13 substrates. Numerous other aspects are also provided.
本発明の他の特徴及び態様は、以下の詳細な説明、特許請求の範囲、及び添付図面から更に完全に明らかとなろう。 Other features and aspects of the present invention will become more fully apparent from the following detailed description, the appended claims and the accompanying drawings.
本発明は、半導体デバイス製造施設、例えば、半導体デバイス製造施設のリソグラフィー部分(ベイ)におけるサイクル時間を減少することに係る。サイクル時間は、ロットサイズを減少するか、及び/又は高速搬送システムを使用して、小ロットサイズの基板キャリアを、リソグラフィーベイの処理、計測及び/又は検査ツール間で搬送することにより、減少される。 The present invention relates to reducing cycle time in a semiconductor device manufacturing facility, eg, a lithography portion (bay) of a semiconductor device manufacturing facility. Cycle time is reduced by reducing lot size and / or transporting small lot size substrate carriers between lithography bay processing, metrology and / or inspection tools using a high speed transport system. The
ここで使用する「小ロット」サイズの基板キャリアとは、通常13個又は25の基板を保持する従来の「大ロット」サイズの基板キャリアより著しく少数の基板しか保持しないように適応される基板キャリアを指す。一例として、一実施形態では、小ロットサイズのキャリアは、5個以下の基板を保持するように適応される。他の小ロットサイズの基板キャリアを使用してもよい(例えば、1、2、3、4、5、6、7又はそれ以上の基板を保持するが、大ロットサイズの基板キャリアより著しく少ない基板を保持する小ロットサイズのキャリア)。例えば、一実施形態では、各小ロットサイズの基板キャリアは、半導体デバイス製造施設内で基板キャリアを人間が搬送することもあり得るように著しく少数の基板を保持してもよい。 As used herein, a “small lot” size substrate carrier is a substrate carrier that is adapted to hold significantly fewer substrates than a conventional “large lot” size substrate carrier that typically holds 13 or 25 substrates. Point to. As an example, in one embodiment, a small lot size carrier is adapted to hold no more than 5 substrates. Other small lot size substrate carriers may be used (eg, holding 1, 2, 3, 4, 5, 6, 7 or more substrates, but significantly less than large lot size substrate carriers Hold small lot size carrier). For example, in one embodiment, each small lot size substrate carrier may hold a significantly smaller number of substrates such that a human may transport the substrate carrier within a semiconductor device manufacturing facility.
サイクル時間の減少
従来の半導体デバイス製造施設では、基板が、通常、キャリア当たり25個の基板を保持する基板キャリアで搬送される。このようなケースでは、製造施設は、基板25個のロットサイズを使用すると言える。
Cycle Time Reduction In conventional semiconductor device manufacturing facilities, substrates are typically transported on a substrate carrier that holds 25 substrates per carrier. In such a case, it can be said that the manufacturing facility uses a lot size of 25 substrates.
基板ロットを処理するためのサイクル時間(CT)は、次の式を使用して決定することができる。 The cycle time (CT) for processing a substrate lot can be determined using the following equation:
CT=ロット処理時間+通過時間+ツール待機時間
ロット処理時間(LPT)は、1つのロット内の各基板(例えば、標準的なロットサイズについては25個の基板)を処理するのに必要な時間である。ロット処理時間は、例えば、各基板をその基板キャリアから処理ツールの処理チャンバーへ移送し、基板を処理し、次いで、基板をその基板キャリアへ戻すのに必要な時間を含む。通過時間(TT)とは、1つのロット(例えば、基板キャリア)を1つの処理ツールから別の処理ツールへ移送するのに必要な時間(例えば、基板キャリアが第1のツールで閉じたときと、第2のツールで開いたときとの間の時間)を指す。
CT = lot processing time + passing time + tool wait time The lot processing time (LPT) is the time required to process each substrate in a lot (eg, 25 substrates for a standard lot size). It is. Lot processing time includes, for example, the time required to transfer each substrate from its substrate carrier to the processing chamber of the processing tool, process the substrate, and then return the substrate to its substrate carrier. The transit time (TT) is the time required to transfer one lot (eg, substrate carrier) from one processing tool to another (eg, when the substrate carrier is closed with the first tool). , The time between when the second tool is opened).
ツール待機時間(TWT)とは、ロットの基板がツールで処理されるまでロットが処理ツールで待機しなければならない時間を指す。各ロットが各処理ツールに到着した直後に処理されると仮定すれば、ツール待機時間はゼロであり、最小サイクル時間(CTMIN)は、次のようになる。 Tool wait time (TWT) refers to the time that a lot must wait on a processing tool before the lot's substrates are processed on the tool. Assuming that each lot is processed immediately after arriving at each processing tool, the tool wait time is zero and the minimum cycle time (CTMIN) is:
CTMIN=ロット処理時間+通過時間
前記式から、固定の通過時間に対して、サイクル時間は、ロットサイズと共に長くなることが明らかである(ロット内の各基板は、一般に、そのロットを次の処理ツールへ移送できるまでに、そのロット内の他の全ての基板が処理されるのを待機しなければならないからである)。従って、小さなロットサイズ(例えば、少数の基板しか保持しない基板キャリア)を使用することにより、通過時間が著しく増加しない限り、サイクル時間を減少することができる。通過時間を増加せずに、1基板のロットサイズ(例えば、1個の基板しか保持しない基板キャリア)を使用することにより、サイクル時間を最小にすることができる。というのは、次の処理ステップのための新たな処理ツールへ搬送されるまで他の基板の処理を待機しなければならない基板がないからである。
CTMIN = lot processing time + passing time From the above equation, it is clear that for a fixed passing time, the cycle time increases with the lot size (in general, each substrate in a lot will process the lot for the next processing). Because it must wait for all other substrates in the lot to be processed before it can be transferred to the tool). Thus, by using a small lot size (eg, a substrate carrier that holds only a few substrates), the cycle time can be reduced unless the transit time is significantly increased. By using a single substrate lot size (eg, a substrate carrier that holds only one substrate) without increasing the transit time, the cycle time can be minimized. This is because there is no substrate that has to wait to process another substrate until it is transferred to a new processing tool for the next processing step.
一例として、130ナノメーターロジックに対して、処理時間が2日で、通過時間が2日であると仮定する。更に、この例として、25基板のロットサイズに対し、各基板が、そのロット内の他の基板の処理を待機しなければならない時間が10日であると仮定する。25基板ロットに対する最小サイクル時間(CTMIN25)は、次のようになる。 As an example, assume that for 130 nanometer logic, the processing time is 2 days and the transit time is 2 days. Further, for this example, assume that for a lot size of 25 substrates, each substrate must wait 10 days to process other substrates in the lot. The minimum cycle time (CTMIN 25) for a 25 substrate lot is:
CTMIN25=処理時間+ロット待機時間+通過時間
=2日+10日+2日
=14日
しかしながら、単一基板ロットサイズを使用し且つ通過時間を固定に保つと仮定すれば、1基板ロットに対する最小サイクル時間(CTMIN1)は、次のようになる。
CTMIN25 = processing time + lot waiting time + passing time
= 2 days + 10 days + 2 days
= 14 days However, assuming a single substrate lot size is used and the transit time is kept fixed, the minimum cycle time (CTMIN1) for one substrate lot is:
CTMIN1=処理時間+ロット待機時間+通過時間
=2日+0日+2日
=4日
従って、単一基板ロットサイズを使用することで、最小サイクル時間は、73%減少される。
CTMIN1 = processing time + lot waiting time + passing time
= 2 days + 0 days + 2 days
= 4 days Therefore, using a single substrate lot size reduces the minimum cycle time by 73%.
サイクル時間の観点から、単一基板キャリアの使用が好ましいと思われる。しかしながら、各処理ツールに充分な蓄積を与え、ロットをスケジューリングし、プロセス制御戦略を練り、等々の他の問題が、1基板より大きなロットサイズの使用を望ましいものにすることがある。例えば、2、3、4、5、6又はそれ以上の基板を有する小ロットサイズを使用するのが望ましいことがある。このような小ロットサイズの使用でも、従来の大ロットサイズに比してサイクル時間の著しい減少を与えることに注意されたい。 From the perspective of cycle time, it may be preferable to use a single substrate carrier. However, other issues such as providing sufficient storage for each processing tool, scheduling lots, developing process control strategies, etc. may make it desirable to use lot sizes larger than one substrate. For example, it may be desirable to use a small lot size with 2, 3, 4, 5, 6 or more substrates. Note that the use of such small lot sizes also provides a significant reduction in cycle time compared to conventional large lot sizes.
サイクル時間と、製造施設に対するその影響とを、図1及び2を参照して以下に説明する。より詳細には、図1及び2は、ホットロットを使用することにより進行中ワーク(WIP)及びサイクル時間を管理することを示している。小ロットサイズのリソグラフィーベイ内でのサイクル時間の操作は、図3及び4を参照して以下に説明する。 The cycle time and its effect on the manufacturing facility is described below with reference to FIGS. More particularly, FIGS. 1 and 2 illustrate managing work in progress (WIP) and cycle time by using hot lots. The operation of the cycle time within the small lot size lithography bay is described below with reference to FIGS.
製造施設におけるサイクル時間対WIP
上述したように、フル稼働の製造施設については、WIPを減少すると、資本及び製造コストが下がる。しかしながら、WIPの減少は、半導体デバイス製造設備にリスクを課することもある。例えば、製造ライン内の処理ツールが非稼動になると(例えば、装置の故障や、定期的な保守又は清掃等により「ゴー・ダウン」すると)、WIPは、非稼動ツールが稼動状態になる(例えば、「バックオンライン」にもっていかれる)まで、継続工場生産高を許すに充分な基板一時収納作用を与えることができる。一方、不充分なWIPは、製造ラインをアイドル状態に入れてしまうことがある。
Cycle time vs. WIP in manufacturing facilities
As mentioned above, for fully operational manufacturing facilities, reducing WIP reduces capital and manufacturing costs. However, the reduction in WIP may pose a risk to semiconductor device manufacturing facilities. For example, when a processing tool in a production line becomes non-operational (for example, “goes down” due to equipment failure, periodic maintenance or cleaning, etc.), WIP makes a non-operational tool operational (for example, In other words, it is possible to provide a substrate temporary storage function sufficient to allow continuous factory output until “back-on-line”. On the other hand, insufficient WIP can put the production line in an idle state.
一般に、基板当りの平均サイクル時間が半導体デバイス製造施設内で減少されると、平均で、より多くの基板が施設を通して移動できることになるので、進行中ワークの対応的な減少(例えば、同様の、比例的な又はその他の関係の減少)が実現される。本発明の少なくとも1つの実施形態によれば、基板当りの平均サイクル時間は、プライオリティの低い基板のサイクル時間を増加する一方、プライオリティの高い基板のサイクル時間を減少することにより、ほぼ一定に維持することができる。(プライオリティの低い基板及び高い基板は、プライオリティ1からプライオリティ100までといったある範囲のプライオリティ値にわたり、或いは他の適当なプライオリティ範囲にわたり、分布されてもよいことに注意されたい。)このようにして、本発明を使用する半導体デバイス製造施設内では、プライオリティの高い基板のサイクル時間と進行中ワークとの間の関係をデカップル(例えば、弱めるか又は排除)して、プライオリティの高い基板のサイクル時間の減少が、進行中ワークに対応的な減少を生じさせないようにする。
In general, if the average cycle time per substrate is reduced within a semiconductor device manufacturing facility, on average, more substrates can be moved through the facility, so a corresponding reduction in work in progress (e.g., Proportional or other relationship reduction) is realized. According to at least one embodiment of the present invention, the average cycle time per substrate is maintained approximately constant by increasing the cycle time of the lower priority substrate while decreasing the cycle time of the higher priority substrate. be able to. (Note that low and high priority boards may be distributed over a range of priority values, such as priority 1 to
本発明により平均サイクル時間を減少するために、「小ロット」サイズ基板キャリアが、高速基板キャリア搬送システムと共に使用される。この高速基板キャリア搬送システムは、半導体デバイス製造施設内で、従来の搬送システムより著しく高い速度で基板キャリアを搬送することができる(以下に述べるように)。従って、いかなる所与の基板キャリアも、施設を通してより速くルーティングすることができる。 In order to reduce the average cycle time according to the present invention, a “small lot” size substrate carrier is used with a high speed substrate carrier transport system. This high-speed substrate carrier transport system can transport a substrate carrier in a semiconductor device manufacturing facility at a significantly higher speed than conventional transport systems (as described below). Thus, any given substrate carrier can be routed faster through the facility.
半導体デバイス製造中の小ロットサイズの使用
図1は、大及び小ロットサイズの基板キャリアに対し半導体デバイス製造施設(FAB)のサイクル時間又はWIP・対・施設の生産高を例示するグラフである。図1を参照すれば、曲線100は、大ロットサイズの基板キャリアを搬送するように構成された典型的な半導体デバイス製造施設に対するサイクル時間又はWIP・対・施設の生産高を示す。曲線102は、本発明により小ロットサイズの基板キャリアを搬送するように構成された半導体デバイス製造施設に対するサイクル時間又はWIP・対・施設の生産高を示す。
Using Small Lot Sizes During Semiconductor Device Manufacturing FIG. 1 is a graph illustrating semiconductor device manufacturing facility (FAB) cycle time or WIP versus facility output for large and small lot size substrate carriers. Referring to FIG. 1,
曲線100は、施設の生産高がWIPと共にいかに増加するかを示す。WIPが増加し続けるにつれて、施設の生産高も増加する。比較的小さな生産高利得に対して最終的に大きなWIP増加が要求される。従って、施設の生産高を予想できるようにするために、大ロットサイズの施設は、通常、曲線100の膝(参照番号104で示す)の付近で稼動する。このような位置では、施設の生産高がその最大値付近であり、サイクル時間又はWIPが僅かに増加又は減少しても施設の生産高にはあまり影響しない。
曲線102は、小ロットサイズの基板キャリアを高速基板キャリア搬送システム(以下に述べる)と共にいかに使用すれば、WIP及び/又は施設の生産高に影響を及ぼし得るかを示す。例えば、図1に示すように、曲線102は、曲線100に対して右下にシフトされている。このようなシフトは、同じレベルの施設の生産高を、少ないWIPで維持できることを示している(参照番号106で示すように)。或いは又、曲線100で支配された大ロットサイズの施設に存在するのと同じレベルのWIPが、小ロットサイズの施設内で望まれる場合には、小ロットサイズの施設内の生産高を高めることができる(参照番号108で示すように)。本発明の少なくとも1つの実施形態では、工場生産高は、例えば、参照番号110で示すように、WIPを若干下げることで増加される。又、曲線102に沿った他の稼動ポイントを使用してもよい。
曲線102における「最適な」稼動ポイントの選択は、多数のファクタに依存する。例えば、ある製品は、長い製品寿命サイクルと比較的安定した価格とを有する(例えば、工業用装置内に使用されるデバイスのような埋め込み用途のデバイス、又は他の長製品寿命用途のデバイス)。これらの製品に使用されるデバイスは、これを製造して、ほとんど金融リスクのない状態で後日販売するように在庫保管することができる。このようなデバイスの基板は、低プライオリティとして分類され、製造施設の容量を満たすために使用されてもよい。在庫が欠乏するにつれて、これら基板のプライオリティを必要に応じて上げて、約束した取引上の手配(例えば、リードタイム、ストックレベル、等)を満足することができる。
The selection of the “optimal” operating point in
3年から4年は市場に存在するDRAM製品のような成熟した取引対象製品に使用されるデバイスのための基板も、低プライオリティ基板の候補である。これらデバイスの収率は一般的に高いものであり、これらデバイスを使用する製品の取引対象性は、市場の存在を確保する。従って、在庫が時代遅れとなることは起こり難いが、利益の潜在性は、比較的低い。しかしながら、このような基板は、装置を連続的に活用して収入を生み出す製品を作成するよう確保するために、容量を埋めることができる。 Substrates for devices used in mature traded products such as DRAM products that are on the market for 3-4 years are also candidates for low priority substrates. The yield of these devices is generally high, and the tradeability of products that use these devices ensures the existence of the market. Thus, inventory is unlikely to become obsolete, but the potential for profit is relatively low. However, such a substrate can fill the capacity to ensure that the device is continuously utilized to create a product that generates revenue.
新規の製品は、その特徴として、高い粗利益を与える。このような製品に使用されるデバイスの基板には、高いプライオリティが与えられてもよい。このように、製造施設は、粗利益の高い製品に生産を偏らせることで基板当りの利益を高めることができる。新規な製品は、低価格化を推し進めて市場浸透性を拡張する競争及び市場戦略のために急速な販売衰退をしばしば経験する。これらの製品により高いプライオリティを置いて、製造サイクル時間を選択的に減少すると、より高い粗利益で販売できる製品量を増加することができる。又、短い寿命サイクルの製品に使用されるデバイスの基板にも、高いプライオリティを与えることができる。短い寿命サイクルの製品は、例えば、消費者向け電子装置のための特注デバイス、例えば、デジタルカメラ、ビデオゲームコントローラ、セルラー電話コンポーネント等のための特殊メモリを含むことができる。これら形式のデバイスの在庫を形成するときには、それらが時代遅れになりつつあるときに価格が急激に暴落することがあるので、より大きなリスクが存在する。 The new product is characterized by high gross profit. High priority may be given to the substrate of the device used in such products. In this way, the manufacturing facility can increase profit per substrate by biasing production to products with high gross profit. New products often experience a rapid decline in sales due to competition and market strategies that drive lower prices and expand market penetration. By placing higher priority on these products and selectively reducing manufacturing cycle time, the amount of products that can be sold with higher gross margins can be increased. Also, a high priority can be given to the substrate of a device used in a product having a short life cycle. Short life cycle products can include, for example, custom memory for consumer electronics, such as special memory for digital cameras, video game controllers, cellular telephone components, and the like. When creating inventory of these types of devices, there is a greater risk because prices can fall sharply when they are becoming obsolete.
変更を受けたり又は特殊な品質テストを受けたりする特別注文のデバイス又は開発中のデバイスは、製造施設において特別な取り扱いをしばしば受け、このようなデバイスの製造に使用される基板は、「ホットロット(hot lots)」又は「スーパーホットロット(superhot lots)」としばしば称される。ホットロットは、各プロセスステップに対して待ち行列の前部へ移動されるようにしばしばプライオリティが与えられる。スーパーホットロットには、より高いプライオリティを与えることができ、スーパーホットロット基板の到着を待機するように装置を予約し又はアイドル状態に保つことができる。ロット当り13又は25個の基板を使用する従来の製造施設では、ホットロット及びスーパーホットロットを使用すると、プロセスの流れに著しい混乱が生じることがある。しかしながら、以下に詳細に述べるように、本発明により設けられる小ロットサイズの製造施設では、特注及び他の同様のデバイスを、ツール利用ロスがほとんどない状態で、既存の生産流に織り交ぜることができる。このようなデバイスの製造に使用される基板には、製造施設内で最も高いプライオリティを与えることができる。 Custom-made devices that are subject to change or undergo special quality tests or devices that are under development often receive special handling in manufacturing facilities, and the substrates used to manufacture such devices are “hot lots”. Often referred to as “hot lots” or “superhot lots”. Hot lots are often given priority to be moved to the front of the queue for each process step. The super hot lot can be given higher priority and the device can be reserved or idle to wait for the arrival of the super hot lot substrate. In conventional manufacturing facilities using 13 or 25 substrates per lot, the use of hot lots and super hot lots can cause significant disruption to the process flow. However, as described in detail below, the small lot size manufacturing facility provided by the present invention interweaves custom and other similar devices into an existing production stream with little loss of tool utilization. Can do. Substrates used in the manufacture of such devices can be given the highest priority within the manufacturing facility.
小ロットサイズ半導体デバイス製造施設の実施例
図2は、本発明により設けられた小ロットサイズ(SLS)半導体デバイス製造施設200を例示する概略図である。図2を参照すれば、SLS施設200は、小ロットサイズ基板キャリアを複数の処理ツール204へ配送するように適応される高速基板キャリア搬送システム202を備えている。WIPをローカル蓄積するために各処理ツール204又はその付近にはローカル蓄積部又は一時収納部206が設けられている。又、付加的なボリューム蓄積部又は一時収納部208が設けられてもよい(例えば、製造中に生じるWIPのピークを受け入れると共にWIPを長期間蓄積するためのボリュームストック部)。
Example of Small Lot Size Semiconductor Device Manufacturing Facility FIG. 2 is a schematic diagram illustrating a small lot size (SLS) semiconductor
各処理ツール204にはキャリア開放装置210が設けられていて、小ロットサイズの基板キャリアを開放し、そこに収容された基板を、そこから抽出し、処理し及び/又はそこに戻すことができる。以下に詳細に述べるように、小ロットサイズの基板キャリアを、高速搬送システム202から各処理ツール204のキャリア開放装置210へ移送するためのメカニズム(個別に図示せず)が設けられている。
Each
製造施設200の運転を制御するために自動通信及び/又はソフトウェアシステム212が設けられ、これは、例えば、製造実行システム(MES)、材料制御システム(MCS)、スケジューラ、等を含むことができる。又、図2には、処理ツール204への小ロットサイズ基板キャリアの配送を制御するための個別の配送システムコントローラ214が示されている。この配送システムコントローラ214は、自動通信及び/又はソフトウェアシステム212の一部分でもよく、及び/又は個別のMES、MCS又はスケジューラが使用されてもよいことが明らかであろう。
An automatic communication and / or
ほとんどの処理ツールは、(例えば、処理チャンバー当り一度に1個又は2個の基板を処理することにより)大ロットサイズの製造施設においても、基板を小さなバッチで処理する。しかしながら、炉又は湿式処理ツールのような幾つかの処理ツールは、基板を大きなバッチサイズ(例えば、バッチ当り約25から200個の基板)で処理する。従って、小ロットサイズの製造施設200は、大バッチサイズの処理ツールの配送、蓄積及び運転要求を受け入れるように適応されてもよい。1つのこのような大バッチサイズの処理ツールが図2に参照番号216で一例として示されている。
Most processing tools process substrates in small batches, even in large lot size manufacturing facilities (eg, by processing one or two substrates at a time per processing chamber). However, some processing tools, such as furnaces or wet processing tools, process substrates in large batch sizes (eg, about 25 to 200 substrates per batch). Accordingly, the small lot
多くの大バッチサイズの処理ツールは、個別に図示されていない装置フロントエンドモジュール(EFEM)を使用して、大ロットサイズキャリアからロボットブレードで基板を直接取り出す(例えば、一度に1つの基板)。次いで、個々の基板は、処理のための必要な大きさのバッチを形成するように必要に応じて処理ツールにより処理チャンバーへ移送される。このような処理ツールに小ロットサイズ基板キャリアのローカル蓄積部を設けることにより、小ロットサイズの製造施設200内に大バッチサイズ処理ツールの装置フロントエンドモジュールを使用して大きな基板バッチを形成することができる。
Many large batch size processing tools use a device front end module (EFEM), not shown separately, to remove substrates directly from a large lot size carrier with a robot blade (eg, one substrate at a time). Individual substrates are then transferred to the processing chamber by the processing tool as needed to form a batch of the required size for processing. By providing a local storage for small lot size substrate carriers in such processing tools, large substrate batches can be formed in a small lot
他の大バッチサイズ処理ツールは、完全な大ロットサイズキャリアを内部の一時収納部へ引っ張るか、又は多数の基板を大ロットサイズ基板キャリアから内部の一時収納部へ同時に引っ張る。このようなツールの場合に、基板を小ロットサイズ基板キャリアから大ロットサイズ基板キャリアへ移動するソーターモジュール218を、小ロットサイズの製造施設200内に使用してもよい。
Other large batch size processing tools pull the complete large lot size carrier to the internal temporary storage or pull multiple substrates simultaneously from the large lot size substrate carrier to the internal temporary storage. For such tools, a
上述したように、高速搬送システム202は、小ロットサイズ基板キャリアを複数の処理ツール204へ配送するように適応される。このようなシステムは、(例えば、通常の生産中に生じる移動レート要求のピークに応答できるように)通常生産容量に必要とされる平均レートの少なくとも2倍の移動レート容量を有するのが好ましい。更に、このシステムは、工場の異常、偏位及び/又は製造処理の変更(例えば、予定外の保守、プライオリティの変更、製造収率の問題、等)に応答して基板を異なる処理ツールへ向け直し、リルートし又は再移動するための能力を有するのが好ましい。
As described above, the high
2003年8月28日に出願された米国特許出願第10/650,310号(‘310出願)は、小ロットサイズ基板キャリア搬送システム202として使用できる基板キャリア搬送システム(例えば、コンベア)を開示している。この‘310出願の搬送システムは、基板キャリアのアンロード及びロード運転中に移動し続ける。ロード/アンロードメカニズムは、各処理ツール又は処理ツールのグループに関連付けられて、搬送システムが移動している間に基板キャリアを搬送システムにロードし及び/又はそこからアンロードするように動作できる。各ロード/アンロードメカニズムは、搬送システムが基板キャリアを運搬する速度に実質的に一致するようにロード又はアンロード運転中に移動されるロード/アンロード部材を含むことができる。従って、このロード及び/又はアンロード部材は、基板/基板キャリアの穏やかな取り扱いを確保するように適応される。‘310出願の搬送システムは、従来の大ロットサイズ搬送システムより著しく高い速度で運転できると共に、工場の異常、偏位及び/又は製造処理の変更に応答して基板を異なる処理ツールへ向け直し、リルートし及び/又は再移動するのを容易に受け入れることができる。他の基板キャリア搬送システムを同様に使用してもよい。
US patent application Ser. No. 10 / 650,310 filed Aug. 28, 2003 (the '310 application) discloses a substrate carrier transport system (eg, conveyor) that can be used as a small lot size substrate
適当な高速搬送システムの1つの特定の実施形態が、2004年1月26日に出願された米国特許出願第10/764,982号(‘982出願)に説明されている。この‘982出願は、半導体デバイス製造施設の少なくとも一部分内に閉ループを形成すると共にその中で基板キャリアを搬送するステンレススチール又は同様の材料のリボンを含んでもよいコンベアシステムを説明している。リボンの厚い部分が垂直平面内に存在し且つリボンの薄い部分が水平平面内に存在するようにリボンを方向付けすることにより、リボンは、水平平面内で柔軟で且つ垂直平面内で堅牢になる。このような構成では、この発明のコンベアを安価に製作し実施することが許容される。例えば、リボンは、その形成にあまり材料を必要とせず、製造が容易であり、且つ垂直方向に堅牢性/強度があるために、補足的な支持構造(例えば、従来の水平に向けられたベルト型コンベアシステムに使用されるローラ又は他の同様のメカニズム)を伴わずに多数の基板キャリアの重量を支持することができる。更に、コンベアシステムは、注文に応じて如何ようにも作成可能である。というのは、リボンが、その横方向の柔軟性のために、曲げ、かがめ、又は他のやり方で多数の構成へと整形できるからである。 One particular embodiment of a suitable high speed transport system is described in US patent application Ser. No. 10 / 764,982 (the '982 application) filed Jan. 26, 2004. The '982 application describes a conveyor system that may include a ribbon of stainless steel or similar material that forms a closed loop within at least a portion of a semiconductor device manufacturing facility and that carries a substrate carrier therein. By orienting the ribbon so that the thick part of the ribbon is in the vertical plane and the thin part of the ribbon is in the horizontal plane, the ribbon is flexible in the horizontal plane and robust in the vertical plane . In such a configuration, it is allowed to manufacture and carry out the conveyor of the present invention at low cost. For example, ribbons require less material to form, are easy to manufacture, and are robust / strength in the vertical direction, so that supplementary support structures (eg, conventional horizontally oriented belts) The weight of multiple substrate carriers can be supported without the rollers or other similar mechanisms used in the mold conveyor system. Furthermore, the conveyor system can be created in any way according to the order. This is because the ribbon can be bent, bent or otherwise shaped into multiple configurations due to its lateral flexibility.
図2に示すように、SLS製造施設200は、参照番号202’及び202”で示された付加的な高速搬送システムを含むことができる。このような搬送システムは、3つより少数又は多数を使用してもよい。例えば、付加的な高速搬送システムを使用して、小ロットサイズの基板キャリアを製造施設の他の部分、例えば、大ロットサイズの基板キャリアに蓄積された基板を処理する装置、製造施設の異なる物理的エリア(施設の拡張エリアのような)、等々へ移送することができる。又、1つ以上の移送メカニズム220を使用して、基板キャリアを高速搬送システム202、202’及び202”の間で移送し、及び/又は付加的な基板キャリア蓄積を行うことができる。本発明の少なくとも1つの実施形態では、1つ以上の基板キャリアハンドラー及びロータリー基板キャリアステージを使用して、基板キャリアを第1の高速搬送システム(例えば、図2の高速搬送システム202)から取り出して、その基板キャリアを第2の高速搬送システム(例えば、図2の高速搬送システム202’)へ移送したり、又はそれと逆の動作を行ったりすることができる。このようなシステム及び方法は、2003年11月13日に出願された米国プロビジョナル特許出願第60/520,035号(ドケット第8195/L号)に説明されている。
As shown in FIG. 2, the
高速搬送システム202からの基板キャリアの欠乏を回避するために、(上述したように)各処理ツール204は、WIPを保管又は一時収納するためのローカル蓄積部を含むことができる。従って、基板をツールへ配送するための高速搬送システム202を必要としない処理ツールのスタンドアローン動作を与えることができる。多くの従来の処理ツールは、少なくとも2つの大ロットサイズ(例えば、25個)の基板キャリアを受け入れるので、本発明の少なくとも1つの実施形態では、各処理ツール204又はその付近のローカル蓄積部は、各処理ツール又はその付近に多数の小ロットサイズの基板キャリア(例えば、一実施形態では、約50個又はそれ以上の小ロットサイズキャリア)を保管することにより、同様の数の基板を保管するように適応される。又、各処理ツール204又はその付近には、他の又は異なる数の基板キャリアを保管することもできる(例えば、50個より少数、50個より多数、等)。
In order to avoid depletion of substrate carriers from the high
2003年1月27日に出願された米国プロビジョナル特許出願第60/443,115号は、高速ベイ分散型ストッカー(HSBDS)であって、これが作用する高速搬送システムの移動方向に、従来のベイ分散型ストッカーに比して著しく長いシャーシーを有するようなHSBDSを開示している。このHSBDSは、基板キャリアを高速搬送システムにロードしたりそこからアンロードしたりするように適応された高速基板キャリアハンドラーを特徴とする。又、HSBDSは、基板の付加的な一時収納を与えるために基板キャリア蓄積シェルフの付加的なカラムも備えている。ローカル蓄積を与える他のシステムを使用することもできる(例えば、分散型ストッカー、フィールドストッカー、頭上/天井取り付けテーブル又はシェルフ、等)。 US Provisional Patent Application No. 60 / 443,115, filed Jan. 27, 2003, is a high speed bay distributed stocker (HSBDS), in the direction of movement of a high speed transport system in which it operates, An HSBDS is disclosed that has a significantly longer chassis compared to a mold stocker. This HSBDS features a high speed substrate carrier handler adapted to load and unload a substrate carrier from and to a high speed transport system. The HSBDS also includes an additional column of substrate carrier storage shelves to provide additional temporary storage of substrates. Other systems that provide local storage can also be used (eg, distributed stockers, field stockers, overhead / ceiling mounted tables or shelves, etc.).
ボリューム蓄積部又は一時収納部208は、製造中に生じるWIPのピークを受け入れると共にWIPを長期間蓄積するためのボリュームストック部を形成することができる。例えば、保留状態とされた注文、非製品基板、等をボリューム蓄積部又は一時収納部に入れることができる。このようなボリューム蓄積部又は一時収納部の容量の選択は、製造施設の要件により推進される。ボリューム蓄積部又は一時収納部208は、例えば、高速搬送ループに沿った小ロットサイズのストッカー、高速搬送経路上の又は低速搬送経路(図示せず)に沿った大ロットサイズのストッカー、別の形式の高密度蓄積部、分散型ストッカー、フィールドストッカー、頭上及び/又は天井取り付けテーブル又はシェルフ、等を含むことができる。小ロットサイズの基板キャリアに蓄積される基板は、ソーターを経て大ロットサイズのキャリアへ移送され、その後、高密度蓄積位置へ入れられてもよい。
The volume storage unit or
本発明の少なくとも1つの実施形態では、使用頻度の少ない進行中ワーク(例えば、工学的保留状態に入れられた基板、テスト基板、非生産基板、長期間保留用に作られた基板、等の不活性WIP)は、(このような高密度キャリア内に基板を蓄積するコストは、一般に、小ロットサイズのキャリア蓄積部を使用する場合より安価であるので)大きな蓄積容量を有する大ロットサイズ基板キャリアに蓄積することができる。例えば、低使用頻度のWIPは、小ロットサイズキャリアから大ロットサイズキャリアへ移送され(例えば、ソーターを経て)、次いで、ボリュームストッカーに蓄積することができる。低使用頻度のWIPが、所定期間(例えば、5日間又は他の期間)内に処理されない場合には、WIPを小ロットサイズキャリアから大ロットサイズキャリア(例えば、13又は25個の基板を保管するキャリア)へ移送し、次いで、製造施設200内の別の位置へ移送することができる。例えば、ボリューム蓄積部208’は、製造施設200の主処理エリアから離れた位置に低使用頻度のWIPを保管するように適応される大ロットサイズのボリュームストッカーを含むことができる。
In at least one embodiment of the present invention, infrequently used in-progress workpieces (eg, substrates placed in engineering hold, test substrates, non-production substrates, substrates made for long-term hold, etc.) Active WIP) is a large lot size substrate carrier with a large storage capacity (because the cost of storing a substrate in such a high density carrier is generally less expensive than using a small lot size carrier storage section) Can accumulate. For example, low usage WIP can be transferred from a small lot size carrier to a large lot size carrier (eg, via a sorter) and then stored in a volume stocker. If low-use WIP is not processed within a predetermined period (eg, 5 days or other period), store WIP from a small lot size carrier to a large lot size carrier (eg, 13 or 25 substrates) Carrier) and then to another location within the
処理ツール204に基板キャリアをロードしたりアンロードしたりする間に、処理ツール204と製造設備200との間の通信で、ロット識別情報、処理パラメータ、ツール運転パラメータ、処理命令等を与えることができる。自動通信及び/又はソフトウェアシステム212は、この通信及び他の通信を取り扱うように設計される。このような通信は、基板の処理を遅延しないように充分迅速であるのが好ましい。例えば、処理ツールの工場インターフェイスに基板キャリアをロードするための通常の要件は、約200秒未満であり、又、あるケースでは、30秒未満のこともある。
While loading or unloading the substrate carrier to the
本発明の少なくとも1つの実施形態では、自動通信及び/又はソフトウェアシステム212は、基板レベルの追跡(大ロットサイズ環境に通常使用されるキャリアレベル追跡ではなく)を実行するように適応され、必要に応じて、ロットとしてグループ編成された基板を参照してもよい。このような基板ベースの解決策は、製造施設200の性能を高めると共に、ソフトウェア上の制約が小ロットサイズ製造の利益を無効にするのを防止できる。
In at least one embodiment of the present invention, the automatic communication and / or
各処理ツール204におけるキャリア開放装置210(小ロットサイズの基板キャリアを開放して、そこに含まれた基板を、そこから取り出し、処理し、及び/又はそこに戻せるようにする)は、工業規格インターフェイス(例えば、SEMI規格)を使用して、施設規模の実施コストを最小にするのが好ましい。別のキャリア開放メカニズムを使用してもよい。例えば、2003年8月28日に出願された米国特許出願第10/650,311号は、基板キャリアのドアラッチメカニズムであって、このラッチメカニズムと基板移送位置のアクチュエータメカニズム(例えば、半導体デバイス製造中に使用できる処理ツールの)との相互作用により自動的にアンラッチされるドアラッチメカニズムを開示している。又、この同じアクチュエータメカニズムは、基板キャリアの一部分でよい(例えば、且つ搬送中に基板キャリアにより蓄積された基板を固定する)基板クランプメカニズムを解除することもできる。同様に、2003年8月28日に出願された米国特許出願第10/650,312号は、基板移送位置のポートに向かう基板キャリアの移動を使用して基板キャリアのドアを開放させることを説明している。基板移送位置のポートから離れる基板キャリアの移動は、基板キャリアのドアを閉止させる。他のキャリア開放方法及び装置を使用してもよい。
大ロットサイズの製造施設内では比較的低い移動レートが使用されるので、人間のオペレータが、必要なときに(例えば、自動搬送システムが故障したときに)処理ツール間でロットを移動することができる。小ロットサイズの製造の場合には、人間のオペレータの使用が通常不可能なほど、必要な移動レートが大きいものである。その結果、適切な施設運転を確保するために冗長システム(人間のオペレータ以外の)が使用されてもよい。このような冗長システムは、例えば、付加的な制御システムコンピュータ、ソフトウェアデータベース、自動搬送システム等(個別に図示しない)を含むことができる。 Because relatively low transfer rates are used within large lot size manufacturing facilities, human operators can move lots between processing tools when needed (eg, when an automated transport system fails). it can. In the case of small lot size manufacturing, the required transfer rate is so high that it is normally impossible for a human operator to use. As a result, a redundant system (other than a human operator) may be used to ensure proper facility operation. Such redundant systems can include, for example, additional control system computers, software databases, automated transport systems, etc. (not shown separately).
本発明の少なくとも1つの実施形態では、小ロットサイズの製造施設200は、例えば、高速搬送システム202が運転している間に(例えば、移動中で及び/又は他のツールにサービスしている間に)新たな処理ツールをインストールして設定する能力を含むことができる。2004年11月12日に出願された米国特許出願第10/987,956号(8158)は、高速基板キャリア移送ステーション(基板キャリアを高速基板キャリア搬送システムにロードすると共にそこから取り出すための)を、高速基板キャリア搬送システムが移動している間に該搬送システムに対して整列させ且つ校正できるようにする方法を説明している。次いで、移送ステーションの基板キャリアハンドオフ機能をテストして、高速移送ステーションをサービス状態に入れることができる。又、他の方法/システムを使用することもできる。
In at least one embodiment of the present invention, the small lot
図2を参照して上述したような小ロットサイズの製造施設の使用は、従来の大ロットサイズ製造施設に勝る多数の効果を発揮する。例えば、小ロットサイズの製造施設は、大きな多様性を与えることができる。図1を参照して述べたように、処理ツールの同等のセットに対して、小ロットサイズの製造施設は、(1)同等の出力で、サイクル時間を減少して、(2)同等のサイクル時間で、大きな工場生産高で、又は(2)それらの間のあるポイントで、運転することができる。施設の運転条件(対・大ロットサイズの基線)は、サイクル時間の減少又は容量の増加のいずれかにプライオリティを与えるように、ビジネスのニーズ又は他の条件に基づいて同調することができる。更に、高速基板キャリア搬送システムの使用により、特注及び他の同様のデバイスを、ツール利用ロスがほとんどない状態で、既存の生産流に織り交ぜることができる。ホットロット及び/又はスーパーホットロットは、通常、製造施設の生産高レートにほとんど影響なく、小ロットサイズ製造施設内で処理することができる。従って、ホットロット及び/又はスーパーホットロットを処理するのに、余計な容量が必要となることはほとんどない。 The use of a small lot size manufacturing facility as described above with reference to FIG. 2 demonstrates a number of advantages over conventional large lot size manufacturing facilities. For example, a small lot size manufacturing facility can provide great diversity. As described with reference to FIG. 1, for an equivalent set of processing tools, a small lot size manufacturing facility can (1) reduce cycle time with equivalent output and (2) equivalent cycle. Can be operated in time, at large factory output, or (2) at some point in between. Facility operating conditions (vs. large lot size baseline) can be tuned based on business needs or other conditions to give priority to either reduced cycle times or increased capacity. In addition, the use of a high speed substrate carrier transport system allows custom and other similar devices to be interwoven with existing production streams with little tool utilization loss. Hot lots and / or super hot lots can typically be processed within a small lot size manufacturing facility with little impact on the production facility's yield rate. Accordingly, extra capacity is rarely required to process hot lots and / or super hot lots.
以上の説明は、本発明の実施形態のみを開示したものである。前記で開示した装置及び方法の、本発明の範囲内に入る変更が、当業者であれば容易に明らかであろう。例えば、小ロットサイズの製造施設に対する他の構成、例えば、異なる処理ツール、蓄積装置及び/又は搬送システムレイアウト及び/又は形式、より多数又は少数の処理ツール、蓄積装置及び/又は搬送システム、等を使用することができる。少なくとも1つの実施形態では、小ロットサイズの基板キャリアを清掃するために基板キャリアクリーナー222を設けることができる。このように、基板キャリアを清掃して、非適合プロセスの交配汚染を防止することができる。図2に示すような小ロットサイズ半導体デバイス製造施設は、より大きな半導体デバイス製造施設(例えば、1つ以上の他の小ロットサイズ半導体デバイス製造施設及び/又は1つ以上の大ロットサイズ半導体デバイス製造施設を含み得る)の一部分又はサブセットを形成してもよい。例えば、小ロットサイズ半導体デバイス製造施設は、装置生産の相互接続部形成工程の全部又は一部分のサイクル時間を減少するのに使用できる。即ち、本発明により設けられた小ロットサイズ半導体デバイス製造施設は、デバイス処理時間の一部分を選択的に加速するのに使用できる。別の例として、リソグラフィーベイにおいて、小ロットサイズの製造モジュールを使用して、計測、基板再加工、等のサイクル時間を改善することができる。 The above description discloses only the embodiments of the present invention. Modifications of the apparatus and methods disclosed above within the scope of the present invention will be readily apparent to those skilled in the art. For example, other configurations for small lot size manufacturing facilities, such as different processing tools, storage devices and / or transport system layouts and / or types, more or fewer processing tools, storage devices and / or transport systems, etc. Can be used. In at least one embodiment, a substrate carrier cleaner 222 may be provided to clean small lot size substrate carriers. In this way, the substrate carrier can be cleaned to prevent mating contamination of non-conforming processes. A small lot size semiconductor device manufacturing facility such as that shown in FIG. 2 may be a larger semiconductor device manufacturing facility (eg, one or more other small lot size semiconductor device manufacturing facilities and / or one or more large lot size semiconductor device manufacturing facilities). Part or a subset of the facility (which may include facilities). For example, a small lot size semiconductor device manufacturing facility can be used to reduce the cycle time of all or part of an equipment production interconnect formation process. That is, the small lot size semiconductor device manufacturing facility provided by the present invention can be used to selectively accelerate a portion of the device processing time. As another example, in a lithography bay, small lot size manufacturing modules can be used to improve cycle times for metrology, substrate rework, etc.
自動通信及び/又はソフトウェアシステム212、配送システムコントローラ214、及び/又は他の何らかのコントローラは、多数のWIP管理機能を実行するようにプログラムすることもできるし、又は他の仕方で構成することもできる。例えば、本発明の少なくとも1つの実施形態では、このようなシステム及び/又はコントローラは、小ロットサイズ半導体デバイス製造施設200内に所定の進行中ワークレベルを維持するように構成することができ、これは、(1)小ロットサイズ半導体デバイス製造施設200内の低プライオリティ基板の平均サイクル時間を増加し、且つ(2)小ロットサイズ半導体デバイス製造施設200内の高プライオリティ基板の平均サイクル時間を減少して、小ロットサイズ半導体デバイス製造施設200内に所定の進行中ワークレベルをほぼ維持することにより行われる。本発明の別の実施形態では、システム及び/又はコントローラは、(1)1つ以上の処理ツール204の小ロットサイズ基板キャリア蓄積位置内に低プライオリティ基板を含む小ロットサイズ基板キャリアを保管し、且つ(2)1つ以上の処理ツール204に得られる高プライオリティ基板を、その保管された低プライオリティ基板に先立って処理して、高プライオリティ基板のサイクル時間を減少し、しかも、小ロットサイズ半導体デバイス製造施設200内の進行中ワークを対応的に減少しないように、構成することができる。
The automatic communication and / or
本発明の更に別の実施形態では、このようなシステム及び/又はコントローラは、(1)1つ以上の処理ツール204の小ロットサイズ基板キャリア蓄積位置内に低プライオリティ基板を含む小ロットサイズ基板キャリア及び高プライオリティ基板を含む小ロットサイズ基板キャリアを保管し、且つ(2)1つ以上の処理ツール204内で処理を行う前に、高プライオリティ基板を、低プライオリティ基板より平均で短い時間周期中保管して、高プライオリティ基板のサイクル時間を減少し、しかも、小ロットサイズ半導体デバイス製造施設200内の進行中ワークを対応的に減少しないように、構成することができる。
In yet another embodiment of the invention, such a system and / or controller includes (1) a small lot size substrate carrier that includes a low priority substrate within a small lot size substrate carrier storage location of one or
本発明の更に別の実施形態では、このようなシステム及び/又はコントローラは、小ロットサイズ半導体デバイス製造施設200内で高及び低プライオリティ基板を異なるサイクル時間で処理する一方、平均サイクル時間及び進行中ワークを、大ロットサイズ半導体デバイス製造施設の平均サイクル時間及び進行中ワークとほぼ同じレベルに保持するように、構成することができる。
In yet another embodiment of the present invention, such a system and / or controller processes high and low priority substrates at different cycle times in a small lot size semiconductor
本発明の別の実施形態では、このようなシステム及び/又はコントローラは、小ロットサイズ半導体デバイス製造施設200内で基板を、大ロットサイズ半導体デバイス製造施設より短い平均サイクル時間で処理する一方、大ロットサイズ半導体デバイス製造施設とほぼ同じ全体的生産高を維持するように、構成することができる。
In another embodiment of the present invention, such a system and / or controller processes a substrate in a small lot size semiconductor
本発明の更に別の実施形態では、このようなシステム及び/又はコントローラは、小ロットサイズ半導体デバイス製造施設200内で基板を、大ロットサイズ半導体デバイス製造施設とほぼ同じ平均サイクル時間及び進行中ワークで処理する一方、大ロットサイズ半導体デバイス製造施設に対して小ロットサイズ半導体デバイス製造施設200の生産高を増加するように、構成することができる。
In yet another embodiment of the present invention, such a system and / or controller allows a substrate to be placed within a small lot size semiconductor
本発明の更に別の実施形態では、このようなシステム及び/又はコントローラは、(1)所定の時間周期内に処理されるべきでない進行中ワークを識別し、(2)その識別された進行中ワークを小ロットサイズ基板キャリアから大ロットサイズ基板キャリアへ移送し、且つその大ロットサイズ基板キャリアをボリューム蓄積部に保管するように、構成することができる。 In yet another embodiment of the invention, such a system and / or controller (1) identifies an ongoing work that should not be processed within a predetermined time period, and (2) the identified ongoing The workpiece can be transferred from the small lot size substrate carrier to the large lot size substrate carrier, and the large lot size substrate carrier can be stored in the volume storage unit.
小ロットサイズのリソグラフィーベイ
減少されたサイクル時間は、半導体デバイス製造施設のリソグラフィー部分(ベイ)にとって特に効果的である。図3は、本発明により設けられた小ロットサイズリソグラフィーベイ300を例示する上面図である。図3を参照すれば、リソグラフィーベイ300は、湿式清掃処理ツール302と、乾式剥離処理ツール304と、複数の計測及び検査ツール306−312と、複数のパターン化ツール314−328とを備えている。他の個数及び/又は形式の湿式清掃、乾式剥離、計測及び検査、及び/又はパターン化ツールが使用されてもよいことに注意されたい。例えば、個別の計測及び検査ツールが使用されてもよい。
The reduced cycle time for small lot size lithography bays is particularly effective for the lithography portion (bay) of a semiconductor device manufacturing facility. FIG. 3 is a top view illustrating a small lot
湿式清掃処理ツール302及び乾式剥離処理ツール304は、従来のホトレジスト又は他のマスク除去プロセス、或いはリソグラフィー中に不適切に処理された基板を再加工する他の従来プロセスを実行するように適応された「再加工」ツールである。例えば、湿式清掃処理ツール302は、ホトレジスト剥離剤又は他の湿式化学バスを基板に適用させるようにしてもよい。同様に、乾式剥離処理ツール304は、プラズマ処理(例えば、アッシング)を使用して基板を再加工してもよい。他の再加工処理及び/又はツールを、他のツール306−328とインラインで(図示されたように)、或いは他の仕方で配置して、リソグラフィーベイ300内に使用してもよい。
Wet
計測及び検査ツール306−312は、例えば、リソグラフィー処理された基板の臨界寸法、オーバーレイ精度、欠陥レベル及び/又は欠陥形式等を決定するための従来の計測及び検査ツールで構成される。少なくとも1つの実施形態では、計測及び検査ツール306−312は、単一基板用のスタンドアローンツールを含むが、バッチ用及び/又は一体型の計測及び検査ツールが使用されてもよい。 The metrology and inspection tools 306-312 comprise, for example, conventional metrology and inspection tools for determining critical dimensions, overlay accuracy, defect levels, and / or defect types, etc. of lithographically processed substrates. In at least one embodiment, metrology and inspection tools 306-312 include single substrate stand-alone tools, although batch and / or integrated metrology and inspection tools may be used.
パターン化ツール314−328は、レジスト処理、露出、刻印等の1つ以上及び/又はその組合せを実行する従来のリソグラフィーツールを含むことができる。例えば、パターン化ツールは、スタンドアローンレジスト処理ツール、スタンドアローン露出ツール、スタンドアローン刻印ツール、一体型レジスト処理・露出ツール、一体型レジスト処理・刻印ツール、等を含むことができる。少なくとも1つの実施形態では、レジスト処理ツールは、露出ツールと一体化するか、さもなければ、それに接続して、(1)基板キャリアをレジスト処理ツールに配送し、(2)1つ又は複数の基板を基板キャリアから取り出して、レジスト処理ツールを使用してレジスト(例えば、ホトレジスト)をその1つ又は複数の基板に塗布し、(3)1つ又は複数の基板を露出ツールへ移送して露出を行い、(4)1つ及び/又は複数の基板をレジスト処理ツールへ戻して、塗布したレジストを現像し、次いで、(5)1つ又は複数の基板を基板キャリアへ戻す、ということができる。 The patterning tools 314-328 may include conventional lithography tools that perform one or more of resist processing, exposure, engraving, and / or combinations thereof. For example, the patterning tool can include a stand-alone resist processing tool, a stand-alone exposure tool, a stand-alone stamping tool, an integrated resist processing and exposure tool, an integrated resist processing and stamping tool, and the like. In at least one embodiment, the resist processing tool is integrated with or otherwise connected to the exposure tool and (1) delivers the substrate carrier to the resist processing tool, and (2) one or more Remove the substrate from the substrate carrier, apply a resist (eg, photoresist) to the substrate or substrates using a resist processing tool, and (3) transfer the substrate or substrates to the exposure tool for exposure. And (4) return the substrate and / or substrates to the resist processing tool to develop the applied resist and then (5) return the substrate or substrates to the substrate carrier. .
パターン化ツール314−328は、単一基板用又はバッチ用ツールでよい。上述したように、他の個数及び/又は形式の湿式清掃、乾式剥離、計測及び検査、並びにパターン化ツールを使用してもよい。1つ以上の実施形態において、使用される露出ツールは、可視光線又は紫外線を使用して、回路パターンをマスクからレジスト層へ転写することができる。同様に、直接転写の極紫外線、電子ビーム又はX線リソグラフィーツールが使用されてもよい。 The patterning tools 314-328 may be single substrate or batch tools. As noted above, other numbers and / or types of wet cleaning, dry stripping, metrology and inspection, and patterning tools may be used. In one or more embodiments, the exposure tool used can transfer the circuit pattern from the mask to the resist layer using visible or ultraviolet light. Similarly, direct transfer extreme ultraviolet, electron beam or X-ray lithography tools may be used.
図3の実施形態では、小ロットサイズの搬送システム330を使用して、小ロットサイズ基板キャリアをツール302−328間で搬送する。小ロットサイズの搬送システム330は、図2を参照して既に述べた高速搬送システム202と同様でもよいし、或いは別の適当な搬送システムが使用されてもよい。2つ以上の小ロットサイズの搬送システムを使用して、キャリアをツール302−328間で移送することができる。
In the embodiment of FIG. 3, a small lot
図3に更に示すように、小ロットサイズのリソグラフィーベイ300は、1つ以上の基板キャリアストッカー又は同様の装置332−336を備えている。これらストッカー332−336を使用して、従来の大ロットサイズ基板キャリア搬送システム338(25個の基板を保持する基板キャリアを搬送する従来の頭上搬送システムのような)から大ロットサイズの基板キャリアを受け取ることができる。図示された実施形態では、ストッカー332−336は、搬送システム338から大ロットサイズの基板キャリアを受け取り、各大ロットサイズの基板キャリア内の基板を、小ロットサイズの基板キャリアへ移送するように適応される。例えば、1個の25基板の基板キャリアからの基板を取り出して、25個の1基板の基板キャリア、13個の2基板の基板キャリア、9個の3基板の基板キャリア、7個の4基板の基板キャリア、5個の5基板の基板キャリア、4個の7基板の基板キャリア、等々に入れることができる。又、各ストッカー332−336は、大及び/又は小ロットサイズの基板キャリアのためのローカル蓄積部も形成できる。より少数又は多数のストッカー332−336が使用されてもよい。更に、小ロットサイズのリソグラフィーベイ300は、製造施設の別の小ロットサイズベイから(大ロットサイズの搬送システムからではなく)小ロットサイズキャリアを直接受け取るように適応されてもよい。
As further shown in FIG. 3, the small lot
小ロットサイズリソグラフィーベイの動作
図4は、小ロットサイズリソグラフィーベイ300を動作する方法400を例示するフローチャートである。図4を参照すれば、ステップ401において、基板が大ロットサイズ搬送システム338を経て小ロットサイズリソグラフィーベイ300へ配送される。例えば、大ロットサイズ搬送システム338は、25個の基板を各々保持する基板キャリアをストッカー332−334へ配送することができる。次いで、ストッカー332−334は、大ロットサイズのキャリアから小ロットサイズのキャリアへ(例えば、25個の基板を保持するキャリアから、1個、2個、3個、4個、5個、6個、等々の基板を保持するキャリアへ)基板を移送することができる。
Small Lot Size Lithography Bay Operation FIG. 4 is a flowchart illustrating a
その後、ステップ402において、第1の小ロットサイズキャリアが、小ロットサイズの搬送システム330を経てパターン化ツール314−328の1つに搬送される。付加的な小ロットサイズのキャリアをパターン化ツール314−328へ(順次に又は並列に)移送することができる。
Thereafter, in
ステップ403において、第1の小ロットサイズキャリアに収容された1つ又は複数の基板が処理される。その後、ステップ404において、第1キャリアの1つ又は複数の基板がパターン化ツールにおいて処理された後に、第1の小ロットサイズのキャリアは、小ロットサイズの搬送システム330を経て計測及び検査ツール306−312の1つへ搬送することができる。
In
ステップ405において、第1の小ロットサイズキャリア内の1つ又は複数の基板の計測及び/又は検査を実行することができる(例えば、臨界寸法又はオーバーレイ精度、検出レベル又は形式、等を決定するために)。
In
ステップ406において、非常に多数の欠陥の存在、不適切なパターン化、等のエラー状態が基板において検出されるかどうか決定される。エラー状態が検出された場合には、ステップ407において、第1の小ロットサイズ基板キャリア及びその中身を湿式清掃ツール302及び/又は乾式剥離ツール304へ送給させて、再加工(例えば、1つ以上のパターン化ツール314−328内で処理するために剥離、清掃及び準備)することができる。第1の小ロットサイズキャリア内で1つ又は複数の基板においてエラー状態が見つからない場合には、ステップ408において、第1の小ロットサイズの搬送システム330は、小ロットサイズリソグラフィーベイ300内で更に処理するためにパターン化ツール314−328へキャリアを戻すか、或いはストッカー332−338へキャリアを戻すことができる。ストッカー332−338において、基板を蓄積することもできるし、及び/又は小ロットサイズキャリアから大ロットサイズキャリアへ移送し、次いで、大ロットサイズ搬送システム338を経て全製造施設(図示せず)の別のベイへ搬送することもできる。方法400は、これで終了となる。
In
計測及び検査ツール306−312からのデータは、プロセス性能を改善するためにパターン化ツール314−328へフィードバックすることができる(図4のステップ409により仮想線で示すように)。例えば、特徴部の(例えば、レジスト層の)臨界寸法(CD)が小さ過ぎるか又は大き過ぎる場合には、処理結果を改善するように露出時間及び/又はレジスト処理条件を変更することができる。他のプロセスパラメータも同様に操作することができる。小ロットサイズを使用することにより、大ロットサイズを使用するときよりも短い時間遅延でフィードバックデータをパターン化ツールへ与えることができる。フィードバックデータが速いほど、処理結果をより迅速に改善することができ、誤った処理により生じるスクラップを減少することができる。この利益は、最も困難で及び/又は最も肝要なリソグラフィー層にとって特に重要である。これらの層に対し、プロセス仕様を満足するためには、処理された基板からのフィードバックデータに基づいてプロセスパラメータを調整することが必要となろう。 Data from metrology and inspection tools 306-312 can be fed back to patterning tools 314-328 to improve process performance (as shown in phantom by step 409 in FIG. 4). For example, if the critical dimension (CD) of the feature (eg, resist layer) is too small or too large, the exposure time and / or resist processing conditions can be changed to improve the processing results. Other process parameters can be manipulated as well. By using a small lot size, feedback data can be provided to the patterning tool with a shorter time delay than when using a large lot size. The faster the feedback data, the faster the processing results can be improved and the scrap caused by incorrect processing can be reduced. This benefit is particularly important for the most difficult and / or most critical lithography layers. For these layers, to meet process specifications, it may be necessary to adjust process parameters based on feedback data from processed substrates.
小ロットサイズリソグラフィーベイ300は、(例えば、再加工ツール302−304、計測及び検査ツール306−312、パターン化ツール314−328、搬送システム330及び/又はストッカー332−338の1つ以上にインターフェイスし及び/又はそれを制御することにより)上述したようにこのリソグラフィーベイ300の動作を制御するように適応されるコントローラ340(図3)を含むことができる。例えば、コントローラ340は、少なくとも、上述した方法400の1つ以上のステップを開始し及び/又は実行するように適応することができる。コントローラ340は、例えば、1つ以上のマイクロプロセッサ及び/又はマイクロコントローラ、専用ハードウェア、それらの組合せ、等でよく、又、リソグラフィーベイ300の動作を制御するための適当なコンピュータプログラムコードを含んでもよい。
The small lot
コントローラ340は、小ロットサイズリソグラフィーベイ300の動作を制御するために設けられた自動通信及び/又はソフトウェアシステムの一部分を形成してもよく、且つ例えば、製造実行システム(MES)、材料制御システム(MCS)、スケジューラ、等を含んでもよい。処理ツール302−328への小ロットサイズ基板キャリアの配送を制御するための個別の配送システムコントローラ(図示せず)が使用されてもよい。この配送システムコントローラは、上述した自動通信及び/又はソフトウェアシステムの一部分でもよいし、及び/又は個別のMES、MCS又はスケジューラが使用されてもよいことが明らかであろう。
The
リソグラフィーベイ300内に小ロットサイズのキャリアを使用することにより、基板を、従来の大ロットサイズリソグラフィーベイより相当に速く、パターン化ツール314−328内で処理して、計測及び検査ツール306−312へ送給することができる。基板は、遅延(例えば、キャリア内の他の基板が処理されることによる)がほとんど又は全くない(単一の基板キャリアの場合に)状態で計測及び/又は検査へ送出することができる。例えば、一実施形態では、計測遅延を、200プラス基板から20未満の基板へ減少することができる。更に、小ロットサイズキャリアの使用により、基板を並列に異なる計測ツールへ移送することができる。例えば、単一基板キャリアが使用される場合には、第1の基板を臨界寸法計測ツールへ送給し、第2の基板をオーバーレイ計測ツールへ送給し、第3の基板を欠陥計測ツールへ送給し、等々を並列に行うことができる。2つ以上の基板を含む小ロットサイズキャリアでも、大ロットサイズキャリアに関連した大きな待機時間遅延を伴わずに、同様の並列動作を実行することができる。
By using a small lot size carrier in
別の例として、新たなマスク設定を使用すべき場合には、(例えば、設定に不備があった場合に非常に多数の基板を再処理しなければならなくなるのを回避するために)そのマスク設定で多数の基板を処理する前に設定を照合しなければならない。設定の照合を実行するために、多数の基板を処理して計測へ送出することができる。上述したように、小ロットサイズを使用することで、基板の計測及び/又は検査結果を受け取るのに必要な時間が著しく短縮される。従って、マスク設定照合時間が短縮される。別の解決策として、新たなマスク設定が有効であると仮定し、その設定を使用して基板を処理することができる。処理された基板に対する計測に続いて、設定のエラーが検出される。この場合も、小ロットサイズの使用により、計測及び/又は検査からの情報がより迅速に与えられ、再加工しなければならない不備な基板(もしあれば)の数が減少される。異なる測定(例えば、臨界寸法、オーバーレイ、欠陥)を実行する計測及び/又は検査ツールからの素早い並列な情報フィードバックは、処理状態の迅速な、多数の及び/又はほぼ同時の指示を与えることができる(例えば、設定を確認し、生産処理を監視し、処理偏差を検出し、等々のために)。 As another example, if a new mask setting is to be used, that mask (eg, to avoid having to reprocess a large number of substrates if the settings are inadequate). The settings must be verified before processing a large number of substrates. A number of substrates can be processed and sent to measurement to perform setting verification. As described above, using a small lot size significantly reduces the time required to receive substrate metrology and / or inspection results. Accordingly, the mask setting collation time is shortened. Another solution is to assume that the new mask setting is valid and use that setting to process the substrate. Following the measurement on the processed substrate, a setting error is detected. Again, the use of a small lot size provides information from metrology and / or inspection more quickly and reduces the number of defective substrates (if any) that must be reworked. Quick parallel information feedback from metrology and / or inspection tools that perform different measurements (eg, critical dimensions, overlays, defects) can provide quick, multiple and / or nearly simultaneous indications of process status (For example, to confirm settings, monitor production processes, detect process deviations, and so on).
又、小ロットサイズリソグラフィーベイ300及びそれに関連した減少されたサイクル時間を使用することで、ロット及び基板の織り交ぜも許される。例えば、パイプラインを中断せずにモニタ及び/又は小ロットを織り交ぜることができる(例えば、プロセスツール内における基板の連続シーケンス)。ツール内の基板の連続シーケンスにおけるスペース又はギャップ等により基板のパイプラインが中断した場合には、ツールの効率が失われ、正味の有効利用が低下することがある。更に、監視を増加すると共に、利用損失を伴わずにサンプリングを改善することができる。単一(又は小ロットサイズ)基板再加工をリソグラフィーベイ300に含ませることができる。
The use of a small lot
本発明の少なくとも1つの実施形態では、基板がパターン化ツール314−328内で露出及び/又はパターン化された後に、それができるだけ素早く計測へと移動される(例えば、25個の基板を保持する基板キャリアを使用してリソグラフィーベイ内で基板を搬送する場合のように著しく多数の基板が処理されるのを待機することなく)。又、小ロットサイズの基板キャリア(例えば、単一基板キャリア)を異なる計測ツールへ並列に送出することもできる。 In at least one embodiment of the present invention, after the substrate is exposed and / or patterned in the patterning tool 314-328, it is moved to metrology as quickly as possible (eg, holds 25 substrates). Without waiting for a significantly larger number of substrates to be processed, as in the case of transporting substrates in a lithography bay using a substrate carrier). It is also possible to send a small lot size substrate carrier (for example, a single substrate carrier) in parallel to different measurement tools.
スタンドアローン計測が使用されてもよいことに注意されたい。又、ある実施形態では、問題が発見されたときに高速サイクル時間の再加工を与えるために、乾式剥離及び湿式清掃ツールがラインに含まれてもよい(図示せず)。ここに説明したもの以外の小ロットサイズ基板キャリア配送システム、装置及び/又は方法が使用されてもよい。 Note that stand-alone instrumentation may be used. In some embodiments, a dry stripping and wet cleaning tool may also be included in the line (not shown) to provide a fast cycle time rework when a problem is discovered. Small lot size substrate carrier delivery systems, apparatus and / or methods other than those described herein may be used.
以上、本発明をその実施形態について開示したが、他の実施形態も、特許請求の範囲で定義される本発明の精神及び範囲内に入ることを理解されたい。 Although the invention has been disclosed with respect to embodiments thereof, it is to be understood that other embodiments are within the spirit and scope of the invention as defined by the claims.
200・・・小ロットサイズ(SLS)半導体デバイス製造施設、202・・・高速基板キャリア搬送システム、204・・・処理ツール、206・・・ローカル蓄積部又は一時収納部、208・・・ボリューム蓄積部又は一時収納部、210・・・キャリア開放装置、212・・・自動通信及び/又はソフトウェアシステム、214・・・配送システムコントローラ、216・・・大バッチサイズ処理ツール、220・・・移送メカニズム、300・・・小ロットサイズリソグラフィーベイ、302・・・湿式清掃処理ツール、304・・・乾式剥離処理ツール、306−312・・・計測及び検査ツール、314−328・・・パターン化ツール、330・・・小ロットサイズ搬送システム、332−336・・・基板キャリアストッカー、338・・・従来の大ロットサイズ基板キャリア搬送システム
200 ... Small lot size (SLS) semiconductor device manufacturing facility, 202 ... High-speed substrate carrier transport system, 204 ... Processing tool, 206 ... Local storage or temporary storage, 208 ... Volume storage Or temporary storage unit, 210 ... carrier release device, 212 ... automatic communication and / or software system, 214 ... delivery system controller, 216 ... large batch size processing tool, 220 ...
Claims (35)
半導体デバイス製造施設のリソグラフィーベイ内で上記小ロットサイズ基板キャリアの少なくとも1つを搬送するステップと、
を備えた方法。 Storing the substrates in a plurality of small lot size substrate carriers each adapted to hold less than 13 substrates;
Transporting at least one of the small lot size substrate carriers in a lithography bay of a semiconductor device manufacturing facility;
With a method.
(a)13個より多い基板を保管するように適応された大ロットサイズ基板キャリアを大ロットサイズ搬送システムから受け取る工程と、
(b)上記大ロットサイズ基板キャリアから複数の小ロットサイズ基板キャリアへ基板を移送する工程と、
を備えた請求項1に記載の方法。 The above steps of storing the substrates in a plurality of small lot size substrate carriers each adapted to hold less than 13 substrates comprises:
(A) receiving a large lot size substrate carrier adapted to store more than 13 substrates from a large lot size transport system;
(B) transferring the substrate from the large lot size substrate carrier to a plurality of small lot size substrate carriers;
The method of claim 1 comprising:
小ロットサイズの基板キャリアを上記リソグラフィーツールへ搬送するように適応された小ロットサイズ搬送システムと、
を備え、各小ロットサイズの基板キャリアが13個より少数の基板を保持するように適応されたリソグラフィーベイ。 Multiple lithography tools,
A small lot size transport system adapted to transport a small lot size substrate carrier to the lithography tool;
A lithography bay adapted for each small lot size substrate carrier to hold fewer than 13 substrates.
(b)上記大ロットサイズ基板キャリアから複数の小ロットサイズ基板キャリアへ基板を移送する、
というように適応されたストッカーを更に備えた、請求項22に記載のリソグラフィーベイ。 (A) receiving a large lot size substrate carrier adapted to store more than 13 substrates from a large lot size transport system;
(B) transferring the substrate from the large lot size substrate carrier to a plurality of small lot size substrate carriers;
The lithographic bay of claim 22 further comprising a stocker adapted as such.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US57879204P | 2004-06-10 | 2004-06-10 | |
US60/578,792 | 2004-06-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006041485A true JP2006041485A (en) | 2006-02-09 |
JP5183861B2 JP5183861B2 (en) | 2013-04-17 |
Family
ID=35906094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005169852A Expired - Fee Related JP5183861B2 (en) | 2004-06-10 | 2005-06-09 | Method of using a small lot size substrate carrier and semiconductor device manufacturing facility |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5183861B2 (en) |
KR (1) | KR101187844B1 (en) |
CN (1) | CN1734715B (en) |
TW (1) | TWI333233B (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007145314A1 (en) * | 2006-06-15 | 2007-12-21 | Tokyo Electron Limited | Substrate processing system and substrate transfer method |
JP2007335627A (en) * | 2006-06-15 | 2007-12-27 | Tokyo Electron Ltd | Substrate processing system and substrate conveying method |
JP2009099901A (en) * | 2007-10-19 | 2009-05-07 | Sharp Corp | System and method for manufacturing semiconductor |
JP2010010430A (en) * | 2008-06-27 | 2010-01-14 | Murata Mach Ltd | Conveyance system |
JP2015231036A (en) * | 2014-06-06 | 2015-12-21 | キヤノン株式会社 | Lithographic apparatus and article manufacturing method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9618929B2 (en) * | 2014-11-26 | 2017-04-11 | Wafertech, Llc | Method and priority system for inventory management in semiconductor manufacturing |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08148538A (en) * | 1994-11-21 | 1996-06-07 | Hitachi Ltd | Method and system for producing semiconductor device and carrier case |
JP2000188316A (en) * | 1998-12-24 | 2000-07-04 | Hitachi Ltd | Method and device for conveyance and manufacture of semiconductor device using the same |
JP2002236512A (en) * | 2001-02-13 | 2002-08-23 | Sony Corp | Producing method of lot management system and processed body carrying container |
JP2002531941A (en) * | 1998-12-01 | 2002-09-24 | アプライド マテリアルズ インコーポレイテッド | Equipment for moving and storing cassettes |
JP2003100843A (en) * | 2001-09-26 | 2003-04-04 | Dainippon Screen Mfg Co Ltd | Method for managing substrate, system for processing substrate and mounting table |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0950951A (en) * | 1995-08-04 | 1997-02-18 | Nikon Corp | Lithography method and lithography apparatus |
US6540466B2 (en) * | 1996-12-11 | 2003-04-01 | Applied Materials, Inc. | Compact apparatus and method for storing and loading semiconductor wafer carriers |
US6053688A (en) * | 1997-08-25 | 2000-04-25 | Cheng; David | Method and apparatus for loading and unloading wafers from a wafer carrier |
US6431814B1 (en) * | 2000-02-02 | 2002-08-13 | Advanced Micro Devices, Inc. | Integrated wafer stocker and sorter with integrity verification system |
US6673638B1 (en) * | 2001-11-14 | 2004-01-06 | Kla-Tencor Corporation | Method and apparatus for the production of process sensitive lithographic features |
US7148959B2 (en) * | 2002-11-01 | 2006-12-12 | Asml Netherlands B.V. | Test pattern, inspection method, and device manufacturing method |
-
2005
- 2005-06-09 TW TW094119126A patent/TWI333233B/en not_active IP Right Cessation
- 2005-06-09 JP JP2005169852A patent/JP5183861B2/en not_active Expired - Fee Related
- 2005-06-10 KR KR1020050049851A patent/KR101187844B1/en not_active IP Right Cessation
- 2005-06-10 CN CN2005100913025A patent/CN1734715B/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08148538A (en) * | 1994-11-21 | 1996-06-07 | Hitachi Ltd | Method and system for producing semiconductor device and carrier case |
JP2002531941A (en) * | 1998-12-01 | 2002-09-24 | アプライド マテリアルズ インコーポレイテッド | Equipment for moving and storing cassettes |
JP2000188316A (en) * | 1998-12-24 | 2000-07-04 | Hitachi Ltd | Method and device for conveyance and manufacture of semiconductor device using the same |
JP2002236512A (en) * | 2001-02-13 | 2002-08-23 | Sony Corp | Producing method of lot management system and processed body carrying container |
JP2003100843A (en) * | 2001-09-26 | 2003-04-04 | Dainippon Screen Mfg Co Ltd | Method for managing substrate, system for processing substrate and mounting table |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8236132B2 (en) | 2006-06-15 | 2012-08-07 | Tokyo Electron Limited | Substrate processing system and substrate transfer method |
JP2007335626A (en) * | 2006-06-15 | 2007-12-27 | Tokyo Electron Ltd | Substrate processing system and substrate conveying method |
JP2007335627A (en) * | 2006-06-15 | 2007-12-27 | Tokyo Electron Ltd | Substrate processing system and substrate conveying method |
JP4584872B2 (en) * | 2006-06-15 | 2010-11-24 | 東京エレクトロン株式会社 | Substrate processing system and substrate transfer method |
KR101087463B1 (en) | 2006-06-15 | 2011-11-25 | 도쿄엘렉트론가부시키가이샤 | Substrate processing system, substrate conveyance method, and computer readable storage medium |
KR101114787B1 (en) | 2006-06-15 | 2012-02-28 | 도쿄엘렉트론가부시키가이샤 | Substrate processing system and substrate transfer method |
CN101467242B (en) * | 2006-06-15 | 2012-07-04 | 东京毅力科创株式会社 | Substrate processing system and substrate transfer method |
WO2007145314A1 (en) * | 2006-06-15 | 2007-12-21 | Tokyo Electron Limited | Substrate processing system and substrate transfer method |
US8702370B2 (en) | 2006-06-15 | 2014-04-22 | Tokyo Electron Limited | Substrate transfer method for performing processes including photolithography sequence |
JP2009099901A (en) * | 2007-10-19 | 2009-05-07 | Sharp Corp | System and method for manufacturing semiconductor |
JP2010010430A (en) * | 2008-06-27 | 2010-01-14 | Murata Mach Ltd | Conveyance system |
JP2015231036A (en) * | 2014-06-06 | 2015-12-21 | キヤノン株式会社 | Lithographic apparatus and article manufacturing method |
US9915881B2 (en) | 2014-06-06 | 2018-03-13 | Canon Kabushiki Kaisha | Lithography apparatus and article manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
KR101187844B1 (en) | 2012-10-05 |
CN1734715A (en) | 2006-02-15 |
TW200605167A (en) | 2006-02-01 |
JP5183861B2 (en) | 2013-04-17 |
TWI333233B (en) | 2010-11-11 |
KR20060048322A (en) | 2006-05-18 |
CN1734715B (en) | 2011-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7778721B2 (en) | Small lot size lithography bays | |
US7711445B2 (en) | Systems and methods for transferring small lot size substrate carriers between processing tools | |
US7522969B2 (en) | Methods and apparatus for material control system interface | |
JPS646540B2 (en) | ||
JP4004248B2 (en) | Substrate processing apparatus and substrate inspection method | |
JP5065167B2 (en) | Substrate processing method and substrate processing system | |
JP5183861B2 (en) | Method of using a small lot size substrate carrier and semiconductor device manufacturing facility | |
WO2007145314A1 (en) | Substrate processing system and substrate transfer method | |
US9558978B2 (en) | Material handling with dedicated automated material handling system | |
US6403905B1 (en) | Reticle stocking and sorting management system | |
JP4279102B2 (en) | Substrate processing apparatus and substrate processing method | |
JPS61123150A (en) | Production apparatus | |
KR101079487B1 (en) | Method and apparatus for enhanced operation of substrate carrier handlers | |
JP2004087795A (en) | Substrate treatment apparatus and substrate treatment system | |
JP2007335627A (en) | Substrate processing system and substrate conveying method | |
JP4142702B2 (en) | Substrate processing apparatus and substrate processing system | |
US20080125900A1 (en) | Method and apparatus for scheduling material transport in a semiconductor manufacturing facility | |
US20080294282A1 (en) | Use of logical lots in semiconductor substrate processing | |
Sonar et al. | Automation: Key to cycle time improvement in semiconductor manufacturing | |
JP4613604B2 (en) | Automatic transfer system | |
Stanley et al. | Litho clusters with integrated metrology: the next step in continuous flow manufacturing | |
JPS61123151A (en) | Production apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101117 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101122 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110907 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120307 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120606 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5183861 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |