JP2006032924A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2006032924A
JP2006032924A JP2005172733A JP2005172733A JP2006032924A JP 2006032924 A JP2006032924 A JP 2006032924A JP 2005172733 A JP2005172733 A JP 2005172733A JP 2005172733 A JP2005172733 A JP 2005172733A JP 2006032924 A JP2006032924 A JP 2006032924A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
semiconductor
laser
reflective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005172733A
Other languages
Japanese (ja)
Other versions
JP4986415B2 (en
Inventor
Akihisa Shimomura
明久 下村
Hironobu Shoji
博信 小路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005172733A priority Critical patent/JP4986415B2/en
Publication of JP2006032924A publication Critical patent/JP2006032924A/en
Application granted granted Critical
Publication of JP4986415B2 publication Critical patent/JP4986415B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To control the crystal lateral growth position of a semiconductor film without complicating the device. <P>SOLUTION: An insulating substrate is overlaid with a semiconductor film, and a part of the semiconductor film with a reflective film comprising an insulating film. By irradiating with laser beam with the reflective film as a mask, the exposed semiconductor film is crystallized. Moreover, the reflective film is an interlaminated structure of the insulating films with a high refractive index and the insulating films with a low refractive index in the constitution of the invention. Concretely, the reflective film comprises a silicon oxide film and a silicon nitride film formed on the silicon oxide film in contact with it. The reflective film is more preferably laminated of the silicon oxide films and the silicon nitride films in several layers. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置の作製方法に関する。特に、絶縁基板上に形成された半導体膜をレーザー光の照射によりラテラル結晶成長させ、前記ラテラル結晶成長させた半導体膜を用いて形成された薄膜トランジスタ(以下、本明細書においては、「TFT」と略述する。)を有する半導体装置の作製方法に関する。   The present invention relates to a method for manufacturing a semiconductor device. In particular, a semiconductor film formed on an insulating substrate is laterally crystallized by irradiation with laser light, and a thin film transistor formed using the laterally crystallized semiconductor film (hereinafter referred to as “TFT” in this specification). The present invention relates to a method for manufacturing a semiconductor device having the following.

近年、ガラス等の絶縁基板上に形成された半導体膜(特に、非晶質半導体膜)に対してレーザーアニールすることにより、結晶化、または結晶性を向上させる技術が広く研究されている。上記半導体膜としては、珪素がよく用いられている。   In recent years, a technique for crystallizing or improving crystallinity by laser annealing a semiconductor film (particularly an amorphous semiconductor film) formed over an insulating substrate such as glass has been widely studied. Silicon is often used as the semiconductor film.

ガラス基板は、従来多用されていた合成石英ガラス基板と比較し、安価で加工性に富んでおり、大面積基板を容易に作製できる利点がある。一方、ガラス基板は、合成石英ガラス基板と比較し、融点が低いため、基板の上に形成する半導体膜を結晶化させる工程においてあまり加熱することができないという欠点がある。そこで、ガラス基板上に半導体膜を形成して前記半導体膜を結晶化する方法として、レーザーを使用する方法が多用されている。これは、レーザーが基板の温度を余り上昇させることなく、非晶質半導体膜のみに高いエネルギーを与えることが出来るためである。   Compared with a synthetic quartz glass substrate that has been widely used in the past, a glass substrate is inexpensive and rich in workability, and has an advantage that a large-area substrate can be easily manufactured. On the other hand, since the glass substrate has a lower melting point than the synthetic quartz glass substrate, there is a drawback that it cannot be heated so much in the step of crystallizing the semiconductor film formed on the substrate. Therefore, as a method for forming a semiconductor film on a glass substrate and crystallizing the semiconductor film, a method using a laser is frequently used. This is because the laser can give high energy only to the amorphous semiconductor film without excessively increasing the temperature of the substrate.

レーザーアニールにより形成される結晶性半導体膜は、高い移動度を有する。このため、この結晶性半導体膜を用いてTFTを形成し、1枚のガラス基板上に画素部用と駆動回路用のTFTを作製するモノリシック型の液晶電気光学装置等に盛んに利用されている。   A crystalline semiconductor film formed by laser annealing has high mobility. For this reason, a TFT is formed using this crystalline semiconductor film, and it is actively used for a monolithic liquid crystal electro-optical device or the like in which a TFT for a pixel portion and a driver circuit are formed on a single glass substrate. .

また、エキシマレーザーの如き出力の大きいパルス発振方式のレーザービームを、被照射面において、数cm角の四角いスポットや、長さ10cm以上の線状となるように光学系にて加工し、被照射面に対してレーザービームを相対的に走査させてレーザーアニールを行う方法は、生産性が高く工業的に優れているため、広く用いられている。   In addition, a pulse oscillation type laser beam such as an excimer laser is processed by an optical system so that a square spot of several centimeters square or a linear shape of 10 cm or more in length is irradiated on the surface to be irradiated. A method of performing laser annealing by relatively scanning a surface with a laser beam is widely used because it is highly productive and industrially excellent.

特に、線状ビームを用いると、前後左右の走査が必要なスポット状のレーザービームを用いた場合とは異なり、線状ビームの長尺方向に直角な方向のみの走査で被照射面全体にレーザビームを照射することが出来るため、生産性が高い。長尺方向に直角な方向に走査するのは、それが最も効率の良い走査方向であるからである。この高い生産性により、現在レーザーアニール法において、パルス発振のエキシマレーザーのレーザービームを適当な光学系で加工した線状ビームを使用することが、TFTを用いる液晶表示装置等の製造技術の主流になりつつある。また、この技術により、1枚のガラス基板上に画素部を形成するTFT(画素TFT)と、画素部の周辺に設けられる駆動回路のTFTを一体形成したモノリシック型の液晶表示装置を作製することが可能となっている。   In particular, when a linear beam is used, the entire surface to be irradiated is scanned by scanning only in a direction perpendicular to the longitudinal direction of the linear beam, unlike the case of using a spot laser beam that requires scanning in the front, rear, left, and right directions. Productivity is high because the beam can be irradiated. The reason for scanning in the direction perpendicular to the longitudinal direction is that it is the most efficient scanning direction. Due to this high productivity, in the current laser annealing method, the use of a linear beam obtained by processing a laser beam of a pulsed excimer laser with an appropriate optical system has become the mainstream of manufacturing technology for liquid crystal display devices using TFTs. It is becoming. In addition, by this technique, a monolithic liquid crystal display device in which a TFT (pixel TFT) that forms a pixel portion on one glass substrate and a TFT of a driving circuit provided around the pixel portion are integrally formed is manufactured. Is possible.

しかし、レーザーアニール法で作製される結晶性半導体膜は、複数の結晶粒が集合して形成され、その結晶粒の位置と大きさはランダムなものであった。ガラス基板上に作製されるTFTは、素子分離のために前記結晶性半導体膜を島状のパターンに分離して形成している。しかしながら、この場合において、結晶粒の位置や大きさを指定して形成する事はできなかった。結晶粒内と比較して、結晶粒の界面(結晶粒界)には非晶質構造や結晶欠陥などに起因する再結合中心や捕獲中心が無数に存在している。この捕獲中心にキャリアがトラップされると、結晶粒界のポテンシャルが上昇し、キャリアに対して障壁となるため、キャリアの電流輸送特性を低下することが知られている。チャネル形成領域における半導体膜の結晶性は、TFTの電気的特性に重大な影響を及ぼすが、結晶粒界の影響を排除して単結晶の半導体膜で前記チャネル形成領域を形成することはほとんど不可能であった。   However, the crystalline semiconductor film manufactured by the laser annealing method is formed by aggregating a plurality of crystal grains, and the positions and sizes of the crystal grains are random. A TFT manufactured over a glass substrate is formed by separating the crystalline semiconductor film into an island pattern for element isolation. However, in this case, it was not possible to form the crystal grains by specifying the position and size. Compared with the inside of a crystal grain, there are innumerable recombination centers and capture centers due to an amorphous structure, crystal defects, and the like at an interface (crystal grain boundary) of crystal grains. It is known that when carriers are trapped in this trapping center, the grain boundary potential rises and becomes a barrier against the carriers, so that the current transport characteristics of the carriers are reduced. The crystallinity of the semiconductor film in the channel formation region has a significant effect on the electrical characteristics of the TFT, but it is almost impossible to form the channel formation region with a single crystal semiconductor film by eliminating the influence of crystal grain boundaries. It was possible.

このような問題を解決するために、レーザーアニール法において、位置制御され、且つ大粒径の結晶粒を形成する様々な試みがなされている。以下に、半導体膜にレーザービームを照射した後の前記半導体膜の固化過程について説明する。   In order to solve such a problem, various attempts have been made to form crystal grains having a large grain size which are controlled in position in the laser annealing method. The solidification process of the semiconductor film after irradiating the semiconductor film with a laser beam will be described below.

レーザービームの照射によって完全溶融した半導体膜中に結晶核が生成するまでにはある程度の時間が掛かり、完全溶融領域において均一(あるいは不均一)に無数の結晶核が生成し、結晶成長することで、完全溶融した前記半導体膜の固化過程は終了する。この場合に得られる結晶粒の位置と大きさはランダムなものとなる。   It takes a certain amount of time for crystal nuclei to form in a semiconductor film completely melted by laser beam irradiation, and an infinite number of crystal nuclei are generated uniformly (or non-uniformly) in the completely melted region. The solidification process of the completely melted semiconductor film ends. In this case, the position and size of the crystal grains obtained are random.

また、レーザービームの照射によって前記半導体膜が完全溶融することなく、固相半導体領域が部分的に残存している場合には、レーザービームの照射後、前記固相半導体領域から結晶成長が直ちに始まる。既に述べたように、完全溶融領域において結晶核が生成するには、ある程度時間が掛かる。そのため、完全溶融領域において結晶核が生成するまでの間に、前記半導体膜の膜面に対して平行方向(以下、「ラテラル方向」という。)に結晶成長の先端である固液界面(固相半導体領域と完全溶融領域との境界を指す。)が移動することで、結晶粒は膜厚の数十倍もの長さに成長する。このような成長は、完全溶融領域において均一(あるいは不均一)に無数の結晶核が生成し、結晶成長することで終了する。以下、この現象をスーパーラテラル成長と言う。   In addition, when the semiconductor film is not completely melted by the laser beam irradiation and the solid phase semiconductor region partially remains, crystal growth starts immediately from the solid phase semiconductor region after the laser beam irradiation. . As already mentioned, it takes some time for crystal nuclei to form in the complete melting region. Therefore, a solid-liquid interface (solid phase) that is the tip of crystal growth in a direction parallel to the film surface of the semiconductor film (hereinafter referred to as “lateral direction”) until crystal nuclei are generated in the complete melting region. By moving the semiconductor region and the complete melting region, the crystal grains grow to a length of several tens of times the film thickness. Such growth is terminated when a number of crystal nuclei are generated uniformly (or non-uniformly) in the complete melting region and the crystal grows. Hereinafter, this phenomenon is referred to as super lateral growth.

非晶質半導体膜や多結晶半導体膜においても、前記スーパーラテラル成長が実現するレーザービームのエネルギー領域は存在する。しかし、前記エネルギー領域は非常に狭く、また、大粒径の結晶粒の得られる位置については制御できなかった。さらに、大粒径の結晶粒以外の領域は結晶核が無数に生成した微結晶領域、もしくは非晶質領域であった。   Even in an amorphous semiconductor film or a polycrystalline semiconductor film, there is an energy region of a laser beam that realizes the super lateral growth. However, the energy range is very narrow, and the position where large crystal grains are obtained cannot be controlled. Further, the region other than the large crystal grains was a microcrystalline region or an amorphous region in which an infinite number of crystal nuclei were generated.

以上に説明したように、半導体膜が完全溶融するレーザービームのエネルギー領域でラテラル方向の温度勾配を制御する(ラテラル方向への熱流を生じさせる)ことが出来れば、結晶粒の成長位置および成長方向を制御することができる。この方法を実現するために様々な試みがなされている。   As explained above, if the lateral temperature gradient can be controlled in the energy region of the laser beam in which the semiconductor film is completely melted (a heat flow in the lateral direction is generated), the growth position and growth direction of the crystal grains Can be controlled. Various attempts have been made to realize this method.

まず、非晶質半導体膜上に反射膜として金属膜(Cr単層、またはCr膜上にAl膜を形成した積層)を形成し、部分的にエッチングを行って、前記非晶質半導体膜上に金属膜のある領域とない領域を形成する。波長308nmでのCrの反射率は約60%であり、Alの反射率は約90%であるため、波長308nmのレーザービームを照射すると、金属膜の下方の非晶質半導体領域は金属膜で覆われていない非晶質半導体領域に比べてレーザービームが照射されないことになる。つまり、金属膜の下方の非晶質半導体領域と、金属膜で覆われていない非晶質半導体領域とで温度勾配が生じる。そのため、金属膜の下方の非晶質半導体領域で生成した結晶核は、まだ溶融状態にある金属膜で覆われていない非晶質半導体領域へとラテラル成長し、1〜2μmの結晶粒が形成されることが知られている。   First, a metal film (Cr single layer or a laminate in which an Al film is formed on a Cr film) is formed as a reflective film on the amorphous semiconductor film, and is partially etched to form a metal film on the amorphous semiconductor film. A region with and without a metal film is formed. Since the reflectance of Cr at a wavelength of 308 nm is about 60% and the reflectance of Al is about 90%, when a laser beam with a wavelength of 308 nm is irradiated, the amorphous semiconductor region below the metal film is a metal film. The laser beam is not irradiated as compared with the amorphous semiconductor region that is not covered. That is, a temperature gradient is generated between the amorphous semiconductor region below the metal film and the amorphous semiconductor region not covered with the metal film. Therefore, crystal nuclei generated in the amorphous semiconductor region below the metal film are laterally grown to an amorphous semiconductor region not covered with the molten metal film to form crystal grains of 1 to 2 μm. It is known that

しかしながら、この方法は以下の問題点がある。非晶質半導体膜上に金属膜を部分的に形成し、レーザービームを照射して、結晶化を行う方法は、結晶粒の形成される位置は制御できても、単結晶単位では形成する位置を制御することが困難であった。また、非晶質半導体膜上に直接金属膜を形成しているため、非晶質半導体膜中へ金属元素が拡散し、前記非晶質半導体膜を結晶化して作製した結晶質半導体を用いてTFTを作製すると、前記TFTの電気的特性を低下させる原因となる可能性があった。また、金属膜や非晶質半導体膜にクラックやピーリングを発生させる可能性があった。また、金属膜の成膜は、通常スパッタ法により形成されている。スパッタ法は、CVD法と比較して、成膜した際の面内における膜厚のバラツキが大きい。このため、基板が大型化されると、スパッタ法を使用することは将来的に好ましくないといえる。   However, this method has the following problems. In the method of forming a metal film partially on an amorphous semiconductor film and performing crystallization by irradiating a laser beam, the position where the crystal grains are formed can be controlled, but the position where the single crystal unit is formed It was difficult to control. In addition, since the metal film is formed directly on the amorphous semiconductor film, the metal element diffuses into the amorphous semiconductor film, and the crystalline semiconductor produced by crystallizing the amorphous semiconductor film is used. When a TFT is manufactured, there is a possibility that the electrical characteristics of the TFT are deteriorated. In addition, cracks and peeling may occur in the metal film and the amorphous semiconductor film. The metal film is usually formed by sputtering. The sputtering method has a larger variation in the film thickness in the plane when the film is formed than the CVD method. For this reason, when the substrate is enlarged, it can be said that it is not preferable in the future to use the sputtering method.

また、コロンビア大のJames S. Im氏らは、任意の場所にスーパーラテラル成長を実現させることの出来るSequential Lateral Solidification method(以下、「SLS法」という。)を示した(例えば、特許文献1参照。)。
特許第3204986号公報
Also, James S. of Columbia University. Im et al. Showed a sequential lateral solidification method (hereinafter referred to as “SLS method”) that can realize super lateral growth at an arbitrary place (see, for example, Patent Document 1).
Japanese Patent No. 3204986

SLS法は、1ショット毎にスリット状のマスクをスーパーラテラル成長が行なわれる距離程度(約0.75μm)移動させて、結晶化を行うものである。 In the SLS method, crystallization is performed by moving a slit-shaped mask about a distance (about 0.75 μm) at which super lateral growth is performed for each shot.

SLS法を使用すると、スリットを透過したエキシマレーザービームを集光した数ミクロン程度の極細ビームを、ガラス基板上に成膜したアモルファスシリコン膜に照射することにより、ラテラル成長を行なうことが可能である。また、ショット毎の基板の送りピッチをラテラル成長の距離とすることにより、逐次的にラテラル成長を繋げていくことができる。しかしながら、SLS法を使用すると、以下のような問題点がある。   When the SLS method is used, it is possible to perform lateral growth by irradiating an amorphous silicon film formed on a glass substrate with an ultrafine beam of about several microns focused on an excimer laser beam transmitted through a slit. . Further, by making the substrate feed pitch for each shot the lateral growth distance, the lateral growth can be sequentially connected. However, the use of the SLS method has the following problems.

エキシマレーザーは、そのビーム品質があまり良くないため、SLS法を使用するためには、数μmに集光するためのマスクをレーザー照射装置に用いる必要がある。また、マスクは、定期的な交換が必要となる上、焦点距離の短いレンズは焦点深度も浅いため、基板面内で均一に焦点を維持するためには、焦点深度を一定に保つためのオートフォーカス機能が必須になり、通常のレーザー照射装置と比較して装置が複雑かつ高価なものになってしまう。   Since the excimer laser has poor beam quality, in order to use the SLS method, it is necessary to use a mask for condensing light of several μm in the laser irradiation apparatus. In addition, the mask needs to be replaced periodically, and lenses with short focal lengths have a shallow depth of focus. Therefore, in order to maintain a uniform focus within the substrate surface, auto-focusing is required to keep the depth of focus constant. The focus function becomes indispensable, and the apparatus becomes complicated and expensive as compared with a normal laser irradiation apparatus.

本発明は、上記問題点を鑑み、装置を煩雑にせず、半導体膜の結晶ラテラル成長位置を制御することを課題とする。   In view of the above problems, an object of the present invention is to control the crystal lateral growth position of a semiconductor film without complicating the apparatus.

また、本発明は、線状ビームを用いたレーザーアニール装置をそのまま使用して、半導体膜の結晶ラテラル成長位置を制御することを課題とする。   Another object of the present invention is to control a crystal lateral growth position of a semiconductor film by using a laser annealing apparatus using a linear beam as it is.

また、本発明は、結晶粒の位置とその大きさを制御した結晶性半導体膜を作製し、さらに前記結晶性半導体膜をTFTのチャネル形成領域に用いることにより、高速動作が可能なTFTを実現することを課題とする。さらにそのようなTFTを液晶表示装置やエレクトロルミネッセンス材料を用いた表示装置などのさまざまな半導体装置に適用できる技術を提供することを課題とする。   Further, the present invention realizes a TFT capable of high-speed operation by producing a crystalline semiconductor film in which the position and size of crystal grains are controlled and using the crystalline semiconductor film in a TFT channel formation region. The task is to do. It is another object of the present invention to provide a technology that can apply such TFTs to various semiconductor devices such as a liquid crystal display device and a display device using an electroluminescent material.

本発明は、半導体膜の結晶ラテラル成長の位置を制御するために、半導体膜を形成した上に、パターニングされた反射膜を形成する。そして、反射膜をパターニングすることによって露出された半導体膜に、レーザーを照射することにより、前記露出された半導体膜を結晶化する。   In the present invention, in order to control the position of the crystal lateral growth of the semiconductor film, the patterned reflection film is formed on the semiconductor film. Then, the exposed semiconductor film is crystallized by irradiating the semiconductor film exposed by patterning the reflective film with a laser.

本明細書で開示する半導体装置の作製方法に関する発明の構成は、
絶縁基板上に半導体膜を形成し、
前記半導体膜の一部の上に絶縁膜でなる反射膜を形成し、
前記反射膜をマスクとしてレーザー光を照射することにより、露出された前記半導体膜を結晶化することを特徴とする。
The structure of the invention related to the method for manufacturing a semiconductor device disclosed in this specification is as follows.
Forming a semiconductor film on an insulating substrate;
Forming a reflective film made of an insulating film on a part of the semiconductor film;
The exposed semiconductor film is crystallized by irradiating laser light with the reflective film as a mask.

また、本明細書で開示する半導体装置の作製方法に関する発明の別の構成は、
絶縁基板上に半導体膜を形成し、
前記半導体膜上に絶縁膜でなる反射膜を形成し、
前記反射膜をパターニングして前記半導体膜の一部を露出させ、
前記パターニングされた反射膜をマスクとしてレーザー光を照射することにより、前記露出された半導体膜を結晶化することを特徴とする。
Another structure of the invention relating to the method for manufacturing a semiconductor device disclosed in this specification is as follows:
Forming a semiconductor film on an insulating substrate;
Forming a reflective film made of an insulating film on the semiconductor film;
Patterning the reflective film to expose a portion of the semiconductor film;
The exposed semiconductor film is crystallized by irradiating a laser beam using the patterned reflective film as a mask.

また、本明細書で開示する半導体装置の作製方法に関する発明の別の構成は、
絶縁基板上に下地膜を形成し、
前記下地膜上に半導体膜を形成し、
前記半導体膜上に絶縁膜でなる反射膜を形成し、
前記反射膜をパターニングして前記半導体膜の一部を露出させ、
前記パターニングされた反射膜をマスクとしてレーザー光を照射することにより、前記露出された半導体膜を結晶化し、
前記パターニングされた反射膜を除去し、
前記半導体膜の一部をパターニングし、
前記パターニングされた半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記結晶化された半導体膜を薄膜トランジスタのチャネル形成領域に用いることを特徴とする。
Another structure of the invention relating to the method for manufacturing a semiconductor device disclosed in this specification is as follows:
Forming a base film on an insulating substrate;
Forming a semiconductor film on the base film;
Forming a reflective film made of an insulating film on the semiconductor film;
Patterning the reflective film to expose a portion of the semiconductor film;
By irradiating a laser beam using the patterned reflective film as a mask, the exposed semiconductor film is crystallized,
Removing the patterned reflective film;
Patterning a portion of the semiconductor film;
Forming a gate insulating film on the patterned semiconductor film;
Forming a gate electrode on the gate insulating film;
The crystallized semiconductor film is used for a channel formation region of a thin film transistor.

また、本明細書で開示する半導体装置の作製方法に関する発明の別の構成は、
絶縁基板上に下地膜を形成し、
前記下地膜上に半導体膜を形成し、
前記半導体膜に第1のレーザー光を照射し、
前記第1のレーザー光が照射された半導体膜上に絶縁膜でなる反射膜を形成し、
前記反射膜をパターニングして前記半導体膜の一部を露出させ、
前記パターニングされた反射膜をマスクとして第2のレーザー光を照射することにより、前記露出された半導体膜を結晶化することを特徴とする。
Another structure of the invention relating to the method for manufacturing a semiconductor device disclosed in this specification is as follows:
Forming a base film on an insulating substrate;
Forming a semiconductor film on the base film;
Irradiating the semiconductor film with a first laser beam;
Forming a reflective film made of an insulating film on the semiconductor film irradiated with the first laser beam;
Patterning the reflective film to expose a portion of the semiconductor film;
The exposed semiconductor film is crystallized by irradiating a second laser beam using the patterned reflective film as a mask.

また、本明細書で開示する半導体装置の作製方法に関する発明の別の構成は、
絶縁基板上に下地膜を形成し、
前記下地膜上に半導体膜を形成し、
前記半導体膜に第1のレーザー光を照射して結晶性半導体膜を形成し、
前記結晶性半導体膜上に絶縁膜でなる反射膜を形成し、
前記反射膜をパターニングして前記結晶性半導体膜の一部を露出させ、
前記パターニングされた反射膜をマスクとして第2のレーザー光を照射することにより、前記結晶性半導体膜の配向性を維持しつつ、前記露出された半導体膜の結晶性を向上させることを特徴とする。
Another structure of the invention relating to the method for manufacturing a semiconductor device disclosed in this specification is as follows:
Forming a base film on an insulating substrate;
Forming a semiconductor film on the base film;
Irradiating the semiconductor film with a first laser beam to form a crystalline semiconductor film;
Forming a reflective film made of an insulating film on the crystalline semiconductor film;
Patterning the reflective film to expose a portion of the crystalline semiconductor film;
Irradiation with a second laser beam using the patterned reflective film as a mask improves the crystallinity of the exposed semiconductor film while maintaining the orientation of the crystalline semiconductor film. .

また、上記発明の構成において、前記反射膜の下に設けられた半導体膜は、前記第2のレーザー光の照射によって溶融しないことを特徴とする。   In the above structure of the invention, the semiconductor film provided under the reflective film is not melted by the irradiation with the second laser light.

また、上記発明の構成において、前記反射膜は、前記第2のレーザー光を反射することを特徴とする。   In the configuration of the invention described above, the reflective film reflects the second laser light.

また、上記発明の構成において、前記反射膜は、屈折率の高い絶縁膜と屈折率の低い絶縁膜とが交互に積層された構造であることを特徴とする。具体的には、酸化珪素膜と、前記酸化珪素膜上に接して形成された窒化珪素膜と、からなることを特徴とする。より好ましくは、酸化珪素膜と、窒化珪素膜と、を何層か積層して反射膜を形成する。   In the structure of the invention described above, the reflective film has a structure in which insulating films having a high refractive index and insulating films having a low refractive index are alternately stacked. Specifically, it is characterized by comprising a silicon oxide film and a silicon nitride film formed on and in contact with the silicon oxide film. More preferably, a reflective film is formed by stacking several layers of a silicon oxide film and a silicon nitride film.

また、上記発明の構成において、前記反射膜を、プラズマCVD法や減圧CVD法に代表されるCVD法によって形成することを特徴とする。   In the structure of the invention described above, the reflective film is formed by a CVD method typified by a plasma CVD method or a low pressure CVD method.

また、上記発明の構成において、前記反射膜のパターニングを、ドライエッチングによって行うことを特徴とする。   In the configuration of the invention described above, the reflective film is patterned by dry etching.

また、上記発明の構成において、前記パターニングされた反射膜の除去を、ウエットエッチングによって行うことを特徴とする。   In the structure of the invention, the patterned reflective film is removed by wet etching.

また、上記発明の構成において、前記結晶化は、横方向(ラテラル)の結晶成長によりおこり、前記半導体膜は、前記パターニングされた反射膜の下に設けられた半導体膜の領域から前記露出された半導体膜の領域の方向に向けて横方向(ラテラル)に結晶成長していることを特徴とする。   In the configuration of the invention described above, the crystallization is caused by lateral crystal growth, and the semiconductor film is exposed from a region of the semiconductor film provided under the patterned reflective film. Crystal growth is laterally (lateral) toward the region of the semiconductor film.

また、上記発明の構成において、薄膜トランジスタのチャネル形成領域におけるキャリアの移動する方向と前記横方向(ラテラル)に結晶成長している方向とが平行になるように薄膜トランジスタを形成することを特徴とする。   In the structure of the above invention, the thin film transistor is formed so that the carrier moving direction in the channel formation region of the thin film transistor is parallel to the lateral crystal growth direction.

また、上記発明の構成において、前記半導体装置は、液晶表示装置、EL表示装置、集積回路のいずれか一であることを特徴とする。   In the structure of the invention described above, the semiconductor device is any one of a liquid crystal display device, an EL display device, and an integrated circuit.

また、上記発明の構成において、前記半導体装置を、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置、コンピュータ、ゲーム機器、携帯情報端末、画像再生装置のいずれか一に用いることを特徴とする。   In the structure of the above invention, the semiconductor device is used for any one of a video camera, a digital camera, a navigation system, an audio playback device, a computer, a game machine, a portable information terminal, and an image playback device.

本発明は、半導体膜の結晶ラテラル成長位置を制御するために、半導体膜を形成した上に、パターニングされた反射膜を形成する。そして、反射膜をパターニングすることによって露出された半導体膜に、レーザーを照射することにより、前記露出された半導体膜を結晶化する。したがって、数μmに集光するためのマスクをレーザー照射装置に用いることがなく、従来使用しているエキシマレーザーをそのまま使用することができ、基板面内でエピタキシャル成長結晶とラテラル成長結晶を作り分けることも可能となる。   In the present invention, in order to control the crystal lateral growth position of the semiconductor film, the patterned reflection film is formed on the semiconductor film. Then, the exposed semiconductor film is crystallized by irradiating the semiconductor film exposed by patterning the reflective film with a laser. Therefore, a mask for condensing to several μm is not used in the laser irradiation apparatus, and the conventionally used excimer laser can be used as it is, and an epitaxially grown crystal and a laterally grown crystal are separately formed within the substrate surface. Is also possible.

また、新規に装置を購入する必要もないため、コストを削減することもできる。   In addition, since it is not necessary to purchase a new device, the cost can be reduced.

また、反射膜を、屈折率の高い絶縁膜と屈折率の低い絶縁膜とを交互に積層する構造とすることにより、以下の効果を得ることができる。すなわち、屈折率の高い絶縁膜と低い絶縁膜との積層パターンを何層も積層すればするほど反射率を上げることができ、所望の反射率を得る構造を容易に形成することができる。また、積層して形成される反射膜全体としての膜厚を、反射膜を単層膜とした場合に比較して小さくすることができるため、反射膜のパターニングや結晶化後に反射膜を除去する際のエッチングの時間を短縮することができる。これは、単層膜で反射膜を形成した場合に膜厚を薄く形成すると、反射率が低い膜、すなわち反射防止膜として機能してしまうためである。   Moreover, the following effects can be acquired by making a reflection film into the structure which laminates | stacks alternately an insulating film with a high refractive index, and an insulating film with a low refractive index. That is, as the number of laminated patterns of the insulating film having a high refractive index and the insulating film having a low refractive index is increased, the reflectance can be increased, and a structure for obtaining a desired reflectance can be easily formed. In addition, since the thickness of the reflection film formed as a whole can be reduced compared to the case where the reflection film is a single layer film, the reflection film is removed after patterning or crystallization of the reflection film. The etching time can be shortened. This is because when the reflective film is formed of a single layer film, if the film thickness is reduced, the film functions as a film having a low reflectance, that is, an antireflection film.

また、反射防止膜を用いて半導体膜を結晶化する場合と比べ、本発明は以下の有利な効果を奏する。反射防止膜を用いて半導体膜を結晶化する場合、反射防止膜の膜厚のバラツキに応じて反射防止膜の面内において反射率にバラツキが生じる。反射防止膜の面内において反射率にバラツキが生じると、半導体膜に吸収されるエネルギーにバラツキが生じてしまう。この結果、結晶化された半導体膜の結晶性にバラツキが生じてしまう。一方、本発明を用いて作製する結晶性半導体膜は、他の膜を介さず、半導体膜が露出された領域に直接レーザーを照射することによって形成されている。半導体膜が露出された領域に直接レーザーを照射すると、半導体膜が露出された領域に吸収されるエネルギーは、半導体膜が露出された領域の面内において一定となる。この結果、結晶化された半導体膜の結晶性にバラツキが生じにくい。したがって、本発明で作製した結晶性半導体膜をTFTのチャネル形成領域に用いることにより、個々のTFTにおける特性のバラツキをなくすことができる。   Moreover, compared with the case where a semiconductor film is crystallized using an antireflection film, the present invention has the following advantageous effects. When the semiconductor film is crystallized using the antireflection film, the reflectance varies in the plane of the antireflection film according to the variation in the film thickness of the antireflection film. When the reflectance varies within the surface of the antireflection film, the energy absorbed by the semiconductor film varies. As a result, the crystallinity of the crystallized semiconductor film varies. On the other hand, a crystalline semiconductor film manufactured using the present invention is formed by directly irradiating a region where a semiconductor film is exposed without passing through another film. When the region where the semiconductor film is exposed is directly irradiated with laser, the energy absorbed in the region where the semiconductor film is exposed becomes constant in the plane of the region where the semiconductor film is exposed. As a result, the crystallinity of the crystallized semiconductor film is less likely to vary. Therefore, by using the crystalline semiconductor film manufactured according to the present invention for the channel formation region of the TFT, variations in characteristics of individual TFTs can be eliminated.

また、金属膜を反射膜に用いた場合と比較して、半導体膜に対する汚染がない。また、金属膜をCVD法で形成しようとすると有毒ガスを成膜ガスに用いなければならないなどの理由から、スパッタ法を用いて金属膜は形成されている。しかしながら、スパッタ法は基板が大型化していくと、CVD法に比較して成膜時の面内における膜厚のバラツキが生じやすく、反射膜を除去する際にクラックやピーリングを起こしやすい。   Further, there is no contamination of the semiconductor film as compared with the case where a metal film is used for the reflective film. Further, when a metal film is formed by a CVD method, the metal film is formed by a sputtering method because a toxic gas must be used as a film forming gas. However, as the substrate becomes larger in the sputtering method, the film thickness in the surface during film formation tends to vary as compared with the CVD method, and cracks and peeling are likely to occur when the reflective film is removed.

本発明で使用する反射膜は、CVD法によって形成することに何の制約も受けないので、反射膜を除去する際のクラックやピーリングを懸念しなくてよい。   Since the reflective film used in the present invention is not subject to any restrictions on the formation by the CVD method, there is no need to worry about cracks or peeling when the reflective film is removed.

また、本発明で得られる結晶性半導体膜を用いてTFTを形成することにより、電界効果移動度(キャリアの移動速度の電界に対する係数)やサブスレッショルド係数(S値)などの電気特性の優れたTFTが得られる。さらに、このTFTを用いることによって、応答速度などの特性の高さが要求される集積回路を作製する際にも最適である。   In addition, by forming a TFT using the crystalline semiconductor film obtained by the present invention, electric characteristics such as field effect mobility (coefficient of carrier moving velocity with respect to electric field) and subthreshold coefficient (S value) are excellent. A TFT is obtained. Further, the use of this TFT is most suitable for manufacturing an integrated circuit that requires high characteristics such as response speed.

本発明を実施するための最良の形態を、図1を用いながら説明する。なお、以下に説明する本発明の構成において同じ対象物を指す場合、異なる図面においても同一の符号を用いて説明する。   The best mode for carrying out the present invention will be described with reference to FIG. In addition, when referring to the same target object in the structure of this invention demonstrated below, it demonstrates using the same code | symbol in different drawing.

図1(A)〜(D)は、本発明を実施して半導体装置を作製する工程を示す断面図である。   1A to 1D are cross-sectional views illustrating steps of manufacturing a semiconductor device by implementing the present invention.

まず、図1(A)に示すように、ガラス基板や石英基板等の絶縁基板101の上に下地膜102を形成する。下地膜102の成膜方法は、プラズマCVD法や低圧CVD法に代表されるCVD法、スパッタ法などの公知の方法を用いればよい。   First, as illustrated in FIG. 1A, a base film 102 is formed over an insulating substrate 101 such as a glass substrate or a quartz substrate. As a method for forming the base film 102, a known method such as a CVD method typified by a plasma CVD method or a low pressure CVD method, or a sputtering method may be used.

次に、下地膜102の上に半導体膜103を形成する。半導体膜103としては、非晶質珪素膜など非晶質半導体膜を形成すればよいが、微結晶半導体膜や結晶性半導体膜を形成してもよい。   Next, the semiconductor film 103 is formed over the base film 102. As the semiconductor film 103, an amorphous semiconductor film such as an amorphous silicon film may be formed, but a microcrystalline semiconductor film or a crystalline semiconductor film may be formed.

次に、図1(B)に示すように、半導体膜103の上に反射膜104を形成する。反射膜104としては、屈折率の高い絶縁膜と屈折率の低い絶縁膜とを交互に積層する構成とすればよい。例えば、図16(A)に示すように、基板側から順に酸化窒化珪素膜1651(SiOxy膜)(x>y)(x、yは正の整数)、窒化酸化珪素膜1652(SiNxy膜)(x>y)(x、yは正の整数)を積層する構成としたり、図16(B)に示すように、基板側から順に第1の酸化窒化珪素膜1653、第1の窒化酸化珪素膜1654、第2の酸化窒化珪素膜1655、第2の窒化酸化珪素膜を積層する構成1656とすればよい。本発明の作製工程で肝要なことは、上記のように金属膜を用いずに反射膜を形成することである。 Next, as illustrated in FIG. 1B, the reflective film 104 is formed over the semiconductor film 103. The reflective film 104 may have a structure in which insulating films having a high refractive index and insulating films having a low refractive index are alternately stacked. For example, as shown in FIG. 16A, a silicon oxynitride film 1651 (SiO x N y film) (x> y) (x and y are positive integers), a silicon nitride oxide film 1652 (SiN) in order from the substrate side. x O y film) (x> y) (x and y are positive integers) are stacked, or as shown in FIG. 16B, the first silicon oxynitride film 1653, A structure 1656 in which one silicon nitride oxide film 1654, a second silicon oxynitride film 1655, and a second silicon nitride oxide film are stacked may be used. What is important in the manufacturing process of the present invention is to form a reflective film without using a metal film as described above.

次に、図1(C)に示すように、反射膜104をパターニングし、半導体膜103の一部を露出させるようにする。なお、半導体膜103において、反射膜104で覆われている領域(第1の領域)を110、露出されている領域(第2の領域)を111とする。パターニングの方法としては、公知のパターニング技術を使用すればよいが、より好ましくは、ドライエッチングによってパターニングするとよい。この理由は、ドライエッチングを使用することによって異方性エッチングを行うことが可能なため、パターニングを制御良く行うことができるためである。   Next, as shown in FIG. 1C, the reflective film 104 is patterned so that a part of the semiconductor film 103 is exposed. Note that in the semiconductor film 103, a region (first region) covered with the reflective film 104 is denoted by 110, and an exposed region (second region) is denoted by 111. As a patterning method, a known patterning technique may be used, but more preferably, patterning is performed by dry etching. This is because anisotropic etching can be performed by using dry etching, so that patterning can be performed with good control.

次に、図1(D)に示すように、パターニングされた反射膜をマスクとして、レーザー光を照射する。レーザー光を照射することによって半導体膜が結晶化されるまでの過程について説明する。   Next, as shown in FIG. 1D, laser light is irradiated using the patterned reflective film as a mask. A process until the semiconductor film is crystallized by irradiation with laser light will be described.

半導体膜103にレーザー光が照射されると、反射膜104がパターニングされて半導体膜103が露出された領域111は、完全溶融領域となる。   When the semiconductor film 103 is irradiated with laser light, the region 111 where the reflective film 104 is patterned and the semiconductor film 103 is exposed becomes a completely melted region.

一方、反射膜で覆われた領域110はレーザー光が反射される。この結果、半導体膜の結晶化に必要なしきい値エネルギーを超えない状態となる。すなわち、反射膜で覆われた領域110は溶融せず、固相半導体領域といえる。なお、図1(D)では、反射膜104の最表面のみでレーザー光が反射されているように便宜上記載しているが、実際にはレーザー光は反射膜中にも入射されており、反射膜を構成している各絶縁膜の境界面で反射されている。また、反射される割合自体は小さいが、反射膜を構成している積層絶縁膜の最下層と半導体膜との界面の間でも、レーザー光は反射されている。反射膜を構成している積層絶縁膜各々の膜厚は、入射側に戻ってくる反射光(より好ましくは、入射側に戻ってくる全ての反射光)の位相が揃うように設計されていることが好ましく、干渉効果により反射光強度が増大する。   On the other hand, the laser beam is reflected in the region 110 covered with the reflective film. As a result, the threshold energy necessary for crystallization of the semiconductor film is not exceeded. That is, the region 110 covered with the reflective film does not melt and can be said to be a solid phase semiconductor region. In FIG. 1D, the laser light is described as being reflected only on the outermost surface of the reflective film 104, but in actuality, the laser light is also incident on the reflective film, and the reflected light is reflected. The light is reflected at the boundary surface of each insulating film constituting the film. Further, although the ratio of reflection is small, the laser light is also reflected between the interface between the lowermost layer of the laminated insulating film constituting the reflection film and the semiconductor film. The thickness of each laminated insulating film constituting the reflective film is designed so that the phases of reflected light returning to the incident side (more preferably, all reflected light returning to the incident side) are aligned. Preferably, the reflected light intensity increases due to the interference effect.

完全溶融領域と固相半導体領域とでは、温度勾配が生じている。完全溶融領域において結晶核が生成するには、ある程度時間が掛かる。そのため、完全溶融領域において結晶核が生成するまでの間に、前記半導体膜の膜面に対するラテラル方向に結晶成長の先端である固液界面(固相半導体領域と完全溶融領域との境界を指す。)が移動することで、結晶粒が成長する。そして、この成長は、半導体膜が露出された領域111の中心(図1(D)において結晶性半導体膜105中に示した点線部分)で結晶成長してきた結晶粒が互いに接触し、結晶成長は終了する。また同時に、半導体膜が露出された領域の中心付近の表面にリッジが形成される。このようにして、半導体膜103が露出された領域111の結晶化が起こり、結晶粒の成長位置および成長方向が制御された結晶性半導体膜105が形成される。なお、本明細書において「リッジ」とは、レーザー光の照射によって結晶成長してきた結晶粒が接触した際に、半導体膜の表面に形成される突起のことをいう。   A temperature gradient is generated between the completely molten region and the solid phase semiconductor region. It takes some time for crystal nuclei to form in the complete melting region. Therefore, the solid-liquid interface (the boundary between the solid-phase semiconductor region and the complete melting region) is the tip of crystal growth in the lateral direction with respect to the film surface of the semiconductor film until the crystal nucleus is generated in the complete melting region. ) Moves, crystal grains grow. In this growth, crystal grains grown at the center of the region 111 where the semiconductor film is exposed (dotted line portion shown in the crystalline semiconductor film 105 in FIG. 1D) are in contact with each other. finish. At the same time, a ridge is formed on the surface near the center of the region where the semiconductor film is exposed. In this manner, the region 111 where the semiconductor film 103 is exposed is crystallized, and the crystalline semiconductor film 105 in which the growth position and growth direction of crystal grains are controlled is formed. Note that “ridge” in this specification refers to a protrusion formed on the surface of a semiconductor film when crystal grains grown by laser light irradiation come into contact with each other.

本工程で使用するレーザー光は、パルス発振方式のレーザー光であり、パルス発振が可能なレーザー光であれば、どのような種類でもよい。例えば、Arレーザー、Krレーザー、エキシマレーザー、CO2レーザー、YAGレーザー、Y23レーザー、YVO4レーザー、GdVO4レーザー、YLFレーザー、YAlO3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのいずれか一を使用することができる。 The laser beam used in this step is a pulse oscillation type laser beam, and any type of laser beam can be used as long as it is capable of pulse oscillation. For example, Ar laser, Kr laser, excimer laser, CO 2 laser, YAG laser, Y 2 O 3 laser, YVO 4 laser, GdVO 4 laser, YLF laser, YAlO 3 laser, glass laser, ruby laser, alexandrite laser, Ti: Any one of sapphire laser, copper vapor laser or gold vapor laser can be used.

また、照射するレーザービームのエネルギー密度は、半導体膜の膜厚や、照射するレーザービームのパルス幅、波長などにより条件が変わる。例えば、XeClエキシマレーザーを用いて膜厚が50nmの半導体膜を結晶化する場合であれば、400〜1000mJ/cm2で行えばよい。 The energy density of the irradiated laser beam varies depending on the thickness of the semiconductor film, the pulse width of the irradiated laser beam, the wavelength, and the like. For example, if a semiconductor film having a thickness of 50 nm is crystallized using a XeCl excimer laser, it may be performed at 400 to 1000 mJ / cm 2 .

また、照射するレーザービームの形状は、線状に加工したものでもよいし、面状に加工したものでもよい。   Further, the shape of the laser beam to be irradiated may be processed into a linear shape or may be processed into a planar shape.

本発明は、図1(C)に示すように、互いに隣り合う反射膜と反射膜の間の幅(スリットの幅)を1〜10μm(好ましくは2〜3μm)とすることにより、反射膜がパターニングされて半導体膜が露出された領域の全体をラテラル成長させることができる。すなわち、スリットの幅を10μm以上にすると、レーザーが照射されて完全に溶融した領域がラテラル成長する前に固化する領域(種結晶)が一部生成してしまうため、本発明を実施することができなくなってしまう。   In the present invention, as shown in FIG. 1 (C), the width between the reflective films adjacent to each other (the width of the slit) is set to 1 to 10 μm (preferably 2 to 3 μm). The entire region where the semiconductor film is exposed by patterning can be laterally grown. That is, if the width of the slit is 10 μm or more, a region (seed crystal) that solidifies before the region that is completely melted by laser irradiation and laterally grows is generated. It becomes impossible.

次に、パターニングされた反射膜を全て除去する。前記パターニングされた反射膜を除去する方法は、公知のエッチング技術を用いればよいが、より好ましくは、ウエットエッチングによって除去するとよい。この理由は、ドライエッチングに比較して、ウエットエッチングを使用する方が、半導体膜と反射膜として用いる酸化珪素膜とのエッチング選択比を大きく取ることが可能なためである。すなわち、ウエットエッチングを使用することにより、結晶化された半導体膜がオーバーエッチングされずに反射膜を除去することができる。   Next, all the patterned reflective film is removed. As a method of removing the patterned reflective film, a known etching technique may be used, but it is more preferable to remove the patterned reflective film by wet etching. This is because, when wet etching is used, the etching selectivity between the semiconductor film and the silicon oxide film used as the reflective film can be increased as compared with dry etching. That is, by using wet etching, the reflective film can be removed without overetching the crystallized semiconductor film.

以上の工程によって、結晶粒の成長位置および成長方向が制御された結晶性半導体膜105を得ることができる。   Through the above steps, the crystalline semiconductor film 105 in which the crystal grain growth position and growth direction are controlled can be obtained.

本実施例では、結晶性半導体膜を作製し、得られた結晶性半導体膜を用いてTFTを作製する工程を、図1及び図2を用いながら説明する。   In this embodiment, a process for manufacturing a crystalline semiconductor film and manufacturing a TFT using the obtained crystalline semiconductor film will be described with reference to FIGS.

まず、図1(A)に示すように、ガラス基板や石英基板等の絶縁基板101の上に下地膜102を形成する。下地膜102の成膜方法は、プラズマCVD法や低圧CVD法に代表されるCVD法、スパッタ法などの公知の方法を用いればよい。また、下地膜102としては、酸化珪素膜(SiOx膜)、窒化珪素膜(SiNx膜)、酸化窒化珪素膜(SiOxy膜)(x>y)(x、yは正の整数)、窒化酸化珪素膜(SiNxy膜)(x>y)(x、yは正の整数)のいずれか一を用いる単層構造としてもよいし、これらを適宜積層する構造としてもよい。本実施例では、下地膜102として、窒化酸化珪素膜を50nm、酸化窒化珪素膜を100nm積層する構成とする。 First, as illustrated in FIG. 1A, a base film 102 is formed over an insulating substrate 101 such as a glass substrate or a quartz substrate. As a method for forming the base film 102, a known method such as a CVD method typified by a plasma CVD method or a low pressure CVD method, or a sputtering method may be used. As the base film 102, a silicon oxide film (SiO x film), a silicon nitride film (SiN x film), a silicon oxynitride film (SiO x N y film) (x> y) (x and y are positive integers) ), A silicon nitride oxide film (SiN x O y film) (x> y) (x and y are positive integers), or a structure in which these are appropriately stacked. . In this embodiment, the base film 102 is formed by stacking a silicon nitride oxide film by 50 nm and a silicon oxynitride film by 100 nm.

次に、下地膜102の上に半導体膜103を形成する。半導体膜103としては、非晶質半導体膜を形成すればよいが、微結晶半導体膜や結晶性半導体膜を形成してもよい。また、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)を用いるとよい。本実施例では、非晶質珪素膜を54nm形成する。なお、半導体膜を形成した後に、半導体膜に含まれる水素を除去する工程を行ってもよい。具体的には、500℃で1時間加熱すればよい。   Next, the semiconductor film 103 is formed over the base film 102. An amorphous semiconductor film may be formed as the semiconductor film 103, but a microcrystalline semiconductor film or a crystalline semiconductor film may be formed. There is no limitation on the material of the semiconductor film, but silicon or silicon germanium (SiGe) is preferably used. In this embodiment, an amorphous silicon film is formed to 54 nm. Note that a step of removing hydrogen contained in the semiconductor film may be performed after the semiconductor film is formed. Specifically, heating may be performed at 500 ° C. for 1 hour.

また、下地膜102と半導体膜103を形成する際に、下地膜102と半導体膜103との界面が大気に曝されないようにすると、界面の汚染を防ぐことが可能となり、作製されるTFTの特性のバラツキを低減させることができる。本実施例では、下地膜102と半導体膜103を、プラズマCVD法を用いて大気に曝さずに連続して形成する。   In addition, when the base film 102 and the semiconductor film 103 are formed, if the interface between the base film 102 and the semiconductor film 103 is not exposed to the atmosphere, contamination of the interface can be prevented, and characteristics of the manufactured TFT can be prevented. Can be reduced. In this embodiment, the base film 102 and the semiconductor film 103 are continuously formed using the plasma CVD method without being exposed to the atmosphere.

次に、図1(B)に示すように、半導体膜103の上に反射膜104を形成する。反射膜104としては、絶縁膜を積層した構成とすればよい。   Next, as illustrated in FIG. 1B, the reflective film 104 is formed over the semiconductor film 103. The reflective film 104 may have a structure in which insulating films are stacked.

ここで、エキシマレーザー(XeCl)の波長である308nmでの反射膜の反射率を図3に示す。図3は、反射膜として、酸化珪素膜と、酸化珪素膜の上に窒化珪素膜を積層した2層構造として、各膜の厚さを変化させたときの反射率をシミュレーションした結果である。図3より、反射膜を設けない(すなわち、酸化珪素膜及び、窒化珪素膜の膜厚をそれぞれ0nmとした)場合の反射率は、約55%であることがわかる。また、酸化珪素膜を45nm、窒化珪素膜を40nm積層して反射膜を構成した場合、反射率は約68%になることがわかる。したがって、エキシマレーザー(XeCl)を照射して結晶化する場合、反射膜は65%以上の反射率を有していることが好ましい。   Here, the reflectance of the reflective film at 308 nm which is the wavelength of the excimer laser (XeCl) is shown in FIG. FIG. 3 shows the result of simulating the reflectivity when the thickness of each film is changed as a two-layer structure in which a silicon oxide film and a silicon nitride film are stacked on the silicon oxide film as the reflection film. FIG. 3 shows that the reflectance when the reflective film is not provided (that is, when the thicknesses of the silicon oxide film and the silicon nitride film are each 0 nm) is about 55%. It can also be seen that when the reflective film is formed by laminating a silicon oxide film of 45 nm and a silicon nitride film of 40 nm, the reflectance is about 68%. Therefore, when crystallization is performed by irradiating excimer laser (XeCl), the reflective film preferably has a reflectance of 65% or more.

なお、図3では、反射膜として酸化珪素膜と窒化珪素膜とを2層積層する構造としているが、4層、6層とさらに積層することによって、反射膜の反射率を更に向上させることが期待できる。本実施例では、酸化珪素膜を45nm、窒化珪素膜を40nm積層する構成とする。   In FIG. 3, the reflective film has a structure in which two layers of a silicon oxide film and a silicon nitride film are stacked. However, by further stacking four layers and six layers, the reflectance of the reflective film can be further improved. I can expect. In this embodiment, the silicon oxide film is laminated to 45 nm and the silicon nitride film is laminated to 40 nm.

次に、図1(C)に示すように、反射膜104をパターニングして、半導体膜の一部を露出させるようにする。パターニングの方法としては、公知のパターニング技術を使用すればよいが、より好ましくは、ドライエッチングによってパターニングするとよい。ドライエッチングを使用すると、異方性エッチングが可能なため、パターニングを制御良く行うことができる。なお、半導体膜103において、反射膜104で覆われている領域(第1の領域)を110、露出されている領域(第2の領域)を111とする。   Next, as shown in FIG. 1C, the reflective film 104 is patterned so that a part of the semiconductor film is exposed. As a patterning method, a known patterning technique may be used, but more preferably, patterning is performed by dry etching. When dry etching is used, anisotropic etching is possible, so that patterning can be performed with good control. Note that in the semiconductor film 103, a region (first region) covered with the reflective film 104 is denoted by 110, and an exposed region (second region) is denoted by 111.

また、反射膜と反射膜の間の幅(スリットの幅)は、1〜10μmとすればよく、好ましくは2〜3μmとすればよい。   The width between the reflective films (the width of the slits) may be 1 to 10 μm, and preferably 2 to 3 μm.

次に、図1(D)に示すように、パターニングされた反射膜をマスクとしてレーザー光を照射することによって半導体膜103が露出された領域111を結晶化し、結晶性半導体膜105を形成する。このとき、半導体膜103が反射膜で覆われた領域110も、反射膜やレーザー光の条件によっては結晶性が向上することがあるが、結晶性半導体膜105に比較して結晶性は劣るものである。なお、本工程の前に、パターニングされた反射膜をマスクとしてNiなどの半導体膜の結晶化を促進する元素を添加し固相成長させた後、レーザー光を照射して半導体膜の露出された領域を結晶化し、結晶性半導体膜105を形成してもよい。なお、結晶化を促進する元素としては、Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種類の元素を用いることができる。   Next, as shown in FIG. 1D, the region 111 where the semiconductor film 103 is exposed is crystallized by irradiating laser light using the patterned reflective film as a mask, so that a crystalline semiconductor film 105 is formed. At this time, the crystallinity of the region 110 where the semiconductor film 103 is covered with the reflective film may be improved depending on the conditions of the reflective film and the laser beam, but the crystallinity is inferior to the crystalline semiconductor film 105. It is. Prior to this step, an element that promotes crystallization of a semiconductor film such as Ni was added using the patterned reflective film as a mask, followed by solid phase growth, and then the semiconductor film was exposed by laser irradiation. The crystalline semiconductor film 105 may be formed by crystallizing the region. As an element that promotes crystallization, one or more kinds of elements selected from Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, and Au can be used.

本実施例で使用するレーザー光は、パルス発振方式のレーザー光であり、パルス発振が可能なレーザー光であれば、どのような種類でもよい。例えば、Arレーザー、Krレーザー、エキシマレーザー、CO2レーザー、YAGレーザー、Y23レーザー、YVO4レーザー、GdVO4レーザー、YLFレーザー、YAlO3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのいずれか一を使用することができる。本実施例では、エキシマレーザー(XeCl)を使用する。 The laser beam used in this embodiment is a pulse oscillation type laser beam, and any type of laser beam can be used as long as it is capable of pulse oscillation. For example, Ar laser, Kr laser, excimer laser, CO 2 laser, YAG laser, Y 2 O 3 laser, YVO 4 laser, GdVO 4 laser, YLF laser, YAlO 3 laser, glass laser, ruby laser, alexandrite laser, Ti: Any one of sapphire laser, copper vapor laser or gold vapor laser can be used. In this embodiment, an excimer laser (XeCl) is used.

また、照射するレーザービームのエネルギー密度は、半導体膜の膜厚や、照射するレーザービームのパルス幅、波長などにより条件が変わる。例えば、XeClエキシマレーザーを用いて膜厚が50nmの半導体膜を結晶化する場合であれば、400〜1000mJ/cm2で行えばよい。 The energy density of the irradiated laser beam varies depending on the thickness of the semiconductor film, the pulse width of the irradiated laser beam, the wavelength, and the like. For example, if a semiconductor film having a thickness of 50 nm is crystallized using a XeCl excimer laser, it may be performed at 400 to 1000 mJ / cm 2 .

次に、パターニングされた反射膜を全て除去し、半導体膜の全面が露出されるようにする。前記パターニングされた反射膜を除去する方法は、公知のエッチング技術を用いればよいが、より好ましくは、ウエットエッチングによって除去するとよい。これは、ドライエッチングに比較して、ウエットエッチングを使用する方が、半導体膜と反射膜として用いる酸化珪素膜とのエッチング選択比を大きく取ることが可能なためである。すなわち、結晶化された半導体膜がオーバーエッチングされずに反射膜を除去することができる。本実施例では、7.13wt%のフッ化水素アンモニウム(NH4HF2)と15.4wt%のフッ化アンモニウム(NH4F)を含む混合溶液(ステラケミファ社製、商品名:LAL500)をエッチャントとして用い、反射膜を室温にてウエットエッチングする。 Next, all of the patterned reflective film is removed so that the entire surface of the semiconductor film is exposed. As a method of removing the patterned reflective film, a known etching technique may be used, but it is more preferable to remove the patterned reflective film by wet etching. This is because using wet etching can increase the etching selectivity between the semiconductor film and the silicon oxide film used as the reflective film, compared to dry etching. That is, the reflective film can be removed without overetching the crystallized semiconductor film. In this example, a mixed solution containing 7.13 wt% ammonium hydrogen fluoride (NH 4 HF 2 ) and 15.4 wt% ammonium fluoride (NH 4 F) (trade name: LAL500, manufactured by Stella Chemifa Corporation) was used. The reflective film is used as an etchant and wet-etched at room temperature.

次に、半導体膜の全面を露出させた後、ボロンなどのp型の導電型を付与する不純物を、露出された半導体膜全面にドーピングする。本工程により、TFTのチャネル形成領域となる領域にチャネルドープし、TFTのしきい値を制御することができる。   Next, after exposing the entire surface of the semiconductor film, an impurity imparting p-type conductivity such as boron is doped on the entire surface of the exposed semiconductor film. By this step, channel doping is performed in a region that becomes a channel formation region of the TFT, and the threshold value of the TFT can be controlled.

次に、図2(A)に示すように、半導体膜110をパターニングして、島状の半導体膜を形成する。パターニングの方法としては、公知のパターニング技術を使用すればよい。また、半導体膜110は、全てパターニングしてもよいし、その一部をパターニングしてもよい。本実施例では、結晶性半導体膜105はパターニングせず、半導体膜110の一部のみをパターニングする。   Next, as illustrated in FIG. 2A, the semiconductor film 110 is patterned to form an island-shaped semiconductor film. A known patterning technique may be used as a patterning method. Further, the semiconductor film 110 may be entirely patterned or a part thereof may be patterned. In this embodiment, the crystalline semiconductor film 105 is not patterned, and only a part of the semiconductor film 110 is patterned.

次に、図2(B)に示すように半導体膜110をパターニングした後、絶縁膜(ゲート絶縁膜)106を形成する。絶縁膜106は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜のいずれか一を用いる単層構造としてもよいし、これらを適宜積層する構造としてもよい。   Next, after the semiconductor film 110 is patterned as shown in FIG. 2B, an insulating film (gate insulating film) 106 is formed. The insulating film 106 may have a single-layer structure using any one of a silicon oxide film, a silicon nitride film, a silicon oxynitride film, and a silicon nitride oxide film, or a structure in which these layers are stacked as appropriate.

次に、図2(C)に示すように、絶縁膜106を形成した後に金属膜を成膜し、その一部をパターニングしてゲート電極107を形成する。金属膜は、Al、Mo、またはWなどを使用することができ、これらの金属の単層構造としてもよいし、積層構造としてもよい。例えば、TaN上にWを形成した積層構造とすることができる。また、金属膜の代わりにポリシリコン膜を用いてゲート電極107を形成してもよい。   Next, as shown in FIG. 2C, after the insulating film 106 is formed, a metal film is formed, and a part of the metal film is patterned to form the gate electrode 107. As the metal film, Al, Mo, W, or the like can be used, and a single layer structure or a laminated structure of these metals may be used. For example, a stacked structure in which W is formed on TaN can be used. Further, the gate electrode 107 may be formed using a polysilicon film instead of the metal film.

ゲート電極107を形成した段階での断面図を図4(A)、上面図を図4(B)に示す。図4(A)の断面図は、図4(B)の上面図におけるAA’間の断面図に相当する。ゲート電極107を形成する際にあたり、ゲート電極107が形成される領域の下には、島状の半導体膜のうちリッジの存在する領域を含まないようにすることが好ましい。すなわち、ゲート電極107の下に形成されるTFTのチャネル形成領域は、島状の半導体膜のうちリッジのほとんど存在しない結晶性半導体膜105を用いて形成するとよい。ただし、上述したように結晶性半導体膜105
中にもリッジが存在する領域(図1(D)においては、結晶性半導体膜105中に示した点線部分)を含んでいるので、この領域を含まないようにすることが好ましい。図4においては、半導体膜110の一部をエッチングして島状の半導体膜を形成し、当該島状の半導体膜のうちリッジのほとんど存在しない結晶性半導体膜105を用いてTFTのチャネル形成領域が形成されるので、好ましい。
FIG. 4A shows a cross-sectional view at the stage where the gate electrode 107 is formed, and FIG. 4B shows a top view thereof. The cross-sectional view in FIG. 4A corresponds to a cross-sectional view along AA ′ in the top view in FIG. In forming the gate electrode 107, it is preferable that a region where a ridge exists in the island-shaped semiconductor film is not included under the region where the gate electrode 107 is formed. In other words, the channel formation region of the TFT formed under the gate electrode 107 is preferably formed using the crystalline semiconductor film 105 having almost no ridge among the island-shaped semiconductor films. However, as described above, the crystalline semiconductor film 105
Since it includes a region where a ridge exists (in FIG. 1D, a dotted line portion shown in the crystalline semiconductor film 105), it is preferable not to include this region. In FIG. 4, a part of the semiconductor film 110 is etched to form an island-shaped semiconductor film, and a TFT channel formation region is formed using the crystalline semiconductor film 105 having almost no ridge among the island-shaped semiconductor films. Is preferable.

また、図5のように結晶性半導体膜105の一部を残すようにパターニングして島状の半導体膜を形成し、リッジのほとんど存在しない結晶性半導体膜105上にゲート電極を形成するようにしてもよい。ゲート電極107を形成した段階での断面図を図5(A)、上面図を図5(B)に示す。図5(A)の断面図は、図5(B)の上面図におけるBB’間の断面図に相当する。結局、パターニングは、リッジのほとんど存在しない結晶性半導体膜105上にゲート電極107を形成することができる条件であれば、図4及び図5以外のパターニングを行ってもよい。   Further, as shown in FIG. 5, patterning is performed so as to leave a part of the crystalline semiconductor film 105 to form an island-shaped semiconductor film, and a gate electrode is formed on the crystalline semiconductor film 105 having almost no ridge. May be. FIG. 5A is a cross-sectional view at the stage where the gate electrode 107 is formed, and FIG. 5B is a top view thereof. The cross-sectional view in FIG. 5A corresponds to a cross-sectional view between BB ′ in the top view in FIG. Eventually, patterning may be performed other than those shown in FIGS. 4 and 5 as long as the gate electrode 107 can be formed on the crystalline semiconductor film 105 having almost no ridge.

次に、ゲート電極107をマスクとして、リンなどのn型の導電型を付与する不純物をドーピングする。本工程により、TFTのソース領域及びドレイン領域が自己整合的に形成される。   Next, an impurity imparting n-type conductivity such as phosphorus is doped using the gate electrode 107 as a mask. By this step, the source and drain regions of the TFT are formed in a self-aligned manner.

次に、図2(D)に示すように、絶縁膜106及びゲート電極107上に層間絶縁膜108を形成する。層間絶縁膜108としては、単層構造であってもよいし、多層構造としてもよい。また、層間絶縁膜108の材料としては、自己平坦性を有する材料(例えばアクリル、ポリイミド、シロキサンなどの塗布膜など)を使用することができる。また、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜なども適宜組み合わせることも可能である。本実施例では、無機絶縁膜の上に有機樹脂からなる絶縁膜を積層して形成する。なお、シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)、またはフルオロ基を用いればよい。また、置換基として、少なくとも水素を含む有機基とフルオロ基とを共に用いてもよい。   Next, as illustrated in FIG. 2D, an interlayer insulating film 108 is formed over the insulating film 106 and the gate electrode 107. The interlayer insulating film 108 may have a single layer structure or a multilayer structure. Further, as the material of the interlayer insulating film 108, a material having self-flatness (for example, a coating film of acrylic, polyimide, siloxane, or the like) can be used. In addition, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, a silicon nitride oxide film, or the like can be combined as appropriate. In this embodiment, an insulating film made of an organic resin is stacked on the inorganic insulating film. Siloxane has a skeletal structure composed of a bond of silicon (Si) and oxygen (O), and an organic group containing at least hydrogen (for example, an alkyl group or aromatic hydrocarbon) or a fluoro group is used as a substituent. That's fine. Further, as a substituent, an organic group containing at least hydrogen and a fluoro group may be used together.

次に、図2(E)に示すように、TFTのソース領域及びドレイン領域に達するように、層間絶縁膜108にコンタクトホールを形成する。コンタクトホールの形状は、テーパー形状にするとよい。   Next, as shown in FIG. 2E, contact holes are formed in the interlayer insulating film 108 so as to reach the source and drain regions of the TFT. The shape of the contact hole is preferably a tapered shape.

次に、コンタクトホール上に、配線(電極)109を形成する。配線109としては、Al、Cu、Ag、Ti、またはMoなどを使用することができ、これらの金属の単層構造としてもよいし、積層構造としてもよい。例えば、Ti、Al、Tiを順に積層した構造や、Mo、Al、Moを順に積層した構造とすることができる。また、その他に、Al及びCを含む合金を用いることもできる。この合金に、Ni、Co、Fe、Si等を含有させても良い。これらの含有率は、例えば、Cを0.1〜3.0原子%、Ni、Co、Feのうち少なくとも一種以上の元素を0.5〜7.0原子%、Siを0.5〜2.0原子%とするのがよい。   Next, a wiring (electrode) 109 is formed over the contact hole. As the wiring 109, Al, Cu, Ag, Ti, Mo, or the like can be used, and a single-layer structure or a laminated structure of these metals may be used. For example, a structure in which Ti, Al, and Ti are sequentially stacked, or a structure in which Mo, Al, and Mo are sequentially stacked can be employed. In addition, an alloy containing Al and C can also be used. This alloy may contain Ni, Co, Fe, Si, or the like. These contents are, for example, 0.1 to 3.0 atomic% for C, 0.5 to 7.0 atomic% for at least one element among Ni, Co, and Fe, and 0.5 to 2 for Si. It is preferable to set it to 0 atomic%.

以上の工程によって、本発明によって作製された結晶性半導体膜をTFTのチャネル形成領域に用いたTFTを作製することができる。   Through the above steps, a TFT using the crystalline semiconductor film manufactured according to the present invention for the channel formation region of the TFT can be manufactured.

本実施例で作製する結晶性半導体膜105は、他の膜を介さず、半導体膜103が露出された領域111に直接レーザーを照射することによって形成されている。他の膜を介してレーザー光を半導体膜103に照射すると、当該膜の膜厚のバラツキに応じて、半導体膜103に吸収されるエネルギーにバラツキが生じてしまう。本実施例に示したように、半導体膜103が露出された領域111に直接レーザーを照射すると、半導体膜103が露出された領域111に吸収されるエネルギーは、半導体膜103が露出された領域111の面内において一定となる。したがって、結晶性半導体膜105を用いてTFTのチャネル形成領域を形成して複数のTFTを作製すると、個々のTFTにおける特性のバラツキをなくすことができる。   The crystalline semiconductor film 105 manufactured in this embodiment is formed by directly irradiating the region 111 where the semiconductor film 103 is exposed without passing through another film. When the semiconductor film 103 is irradiated with laser light through another film, the energy absorbed in the semiconductor film 103 varies depending on the film thickness variation of the film. As shown in this embodiment, when the region 111 where the semiconductor film 103 is exposed is directly irradiated with laser, the energy absorbed in the region 111 where the semiconductor film 103 is exposed is the energy of the region 111 where the semiconductor film 103 is exposed. It is constant in the plane. Therefore, when a plurality of TFTs are manufactured by forming a channel formation region of TFTs using the crystalline semiconductor film 105, variation in characteristics among individual TFTs can be eliminated.

なお、本実施例ではnチャネル型のTFTを作製する工程について説明したが、本発明を用いればpチャネル型のTFTも作製することができる。   Note that although a process for manufacturing an n-channel TFT is described in this embodiment, a p-channel TFT can also be manufactured by using the present invention.

本実施例では、実施例1とは違う方法を用いて結晶性半導体膜を作製する方法を、図6を用いながら示す。   In this embodiment, a method for manufacturing a crystalline semiconductor film by using a method different from that in Embodiment 1 will be described with reference to FIGS.

まず、図6(A)に示すように、ガラス基板や石英基板等の絶縁基板101の上に下地膜102を形成する。下地膜102の成膜方法は、プラズマCVD法や低圧CVD法に代表されるCVD法、スパッタ法などの公知の方法を用いればよい。また、下地膜102としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜のいずれか一を用いる単層構造としてもよいし、これらを適宜積層する構造としてもよい。本実施例では、下地膜102として、窒化酸化珪素膜と酸化窒化珪素膜とを積層した構成とする。   First, as illustrated in FIG. 6A, a base film 102 is formed over an insulating substrate 101 such as a glass substrate or a quartz substrate. As a method for forming the base film 102, a known method such as a CVD method typified by a plasma CVD method or a low pressure CVD method, or a sputtering method may be used. The base film 102 may have a single-layer structure using any one of a silicon oxide film, a silicon nitride film, a silicon oxynitride film, and a silicon nitride oxide film, or may have a structure in which these layers are stacked as appropriate. In this embodiment, as the base film 102, a silicon nitride oxide film and a silicon oxynitride film are stacked.

次に、下地膜102の上に非晶質半導体膜301を形成する。   Next, an amorphous semiconductor film 301 is formed over the base film 102.

次に、非晶質半導体膜301を結晶化し、結晶性半導体膜302を形成する。   Next, the amorphous semiconductor film 301 is crystallized to form a crystalline semiconductor film 302.

結晶化の方法は、加熱やNiを使用して結晶化する公知の方法を用いればよいが、レーザー照射による結晶化が好ましく、本実施例では、レーザー照射によって結晶化する例を示す。   As a crystallization method, a known method of crystallization using heating or Ni may be used, but crystallization by laser irradiation is preferable, and in this embodiment, an example of crystallization by laser irradiation is shown.

結晶化に使用するレーザーは、パルス発振方式のレーザーでもよいし、連続発振方式のレーザーでもよい。   The laser used for crystallization may be a pulse oscillation type laser or a continuous oscillation type laser.

パルス発振が可能なレーザー光としては、Arレーザー、Krレーザー、エキシマレーザー、CO2レーザー、YAGレーザー、Y23レーザー、YVO4レーザー、GdVO4レーザー、YLFレーザー、YAlO3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーなどを使用することができる。 Laser light capable of pulse oscillation includes Ar laser, Kr laser, excimer laser, CO 2 laser, YAG laser, Y 2 O 3 laser, YVO 4 laser, GdVO 4 laser, YLF laser, YAlO 3 laser, glass laser, A ruby laser, an alexandrite laser, a Ti: sapphire laser, a copper vapor laser, a gold vapor laser, or the like can be used.

また、照射するレーザービームのエネルギー密度は、半導体膜の膜厚や、照射するレーザービームのパルス幅、波長などにより条件が変わる。例えば、XeClエキシマレーザーを用いて膜厚が50nmの半導体膜を結晶化する場合であれば、400〜1000mJ/cm2で行えばよい。 The energy density of the irradiated laser beam varies depending on the thickness of the semiconductor film, the pulse width of the irradiated laser beam, the wavelength, and the like. For example, if a semiconductor film having a thickness of 50 nm is crystallized using a XeCl excimer laser, it may be performed at 400 to 1000 mJ / cm 2 .

連続発振が可能なレーザー光としては、気体レーザーまたは固体レーザーを用いることができる。気体レーザーとしては、Arレーザー、Krレーザーなどがある。また、固体レーザーとしては、Cr、Nd、Er、Ho、Ce、Co、Ti、Yb又はTmがドーピングされたYAG、YVO4、YLF、YAlO3、Y23、GdVO4などの結晶を使ったレーザー等も使用可能である。当該固体レーザーの基本波はドーピングする材料によって異なり、1μm前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。代表的には、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)が挙げられる。具体的には、連続発振のYVO4レーザーから射出されたレーザー光を非線形光学素子により高調波に変換し、出力10Wのレーザー光を得る。また、共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザー光に成形して、被処理体に照射する。このときのパワー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、10〜2000cm/sec程度の速度でレーザー光に対して相対的に絶縁基板101を移動させて照射する。 As a laser beam capable of continuous oscillation, a gas laser or a solid laser can be used. Examples of the gas laser include an Ar laser and a Kr laser. As the solid laser, crystals such as YAG, YVO 4 , YLF, YAlO 3 , Y 2 O 3 , GdVO 4 doped with Cr, Nd, Er, Ho, Ce, Co, Ti, Yb or Tm are used. A laser or the like can also be used. The fundamental wave of the solid-state laser varies depending on the material to be doped, and laser light having a fundamental wave of around 1 μm can be obtained. The harmonic with respect to the fundamental wave can be obtained by using a nonlinear optical element. Typically, the second harmonic (532 nm) and the third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) can be mentioned. Specifically, laser light emitted from a continuous wave YVO 4 laser is converted into a harmonic by a non-linear optical element to obtain laser light with an output of 10 W. There is also a method of emitting harmonics by putting a YVO 4 crystal and a nonlinear optical element in a resonator. Preferably, the laser beam is shaped into a rectangular or elliptical shape on the irradiation surface by an optical system, and the object to be processed is irradiated. In this case, a power density of about 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, the insulating substrate 101 is moved relative to the laser beam at a speed of about 10 to 2000 cm / sec.

次に、図6(B)に示すように、結晶性半導体膜302の上に反射膜104を形成する。反射膜104としては、絶縁膜を積層した構成とすればよい。例えば、酸化窒化珪素膜と窒化酸化珪素膜とを積層する構成とすればよい。   Next, as illustrated in FIG. 6B, the reflective film 104 is formed over the crystalline semiconductor film 302. The reflective film 104 may have a structure in which insulating films are stacked. For example, a silicon oxynitride film and a silicon nitride oxide film may be stacked.

次に、図6(C)に示すように、反射膜104をパターニングして、結晶性半導体膜302の一部を露出させるようにする。結晶性半導体膜302のうち、反射膜104で覆われた領域を310、露出された領域を311とする。パターニングの方法としては、公知のパターニング技術を使用すればよいが、より好ましくは、ドライエッチングによってパターニングするとよい。ドライエッチングを使用すると、異方性エッチングが可能なため、パターニングを制御良く行うことができる。   Next, as shown in FIG. 6C, the reflective film 104 is patterned so that part of the crystalline semiconductor film 302 is exposed. Of the crystalline semiconductor film 302, a region covered with the reflective film 104 is denoted by 310, and an exposed region is denoted by 311. As a patterning method, a known patterning technique may be used, but more preferably, patterning is performed by dry etching. When dry etching is used, anisotropic etching is possible, so that patterning can be performed with good control.

また、互いに隣り合う反射膜と反射膜の間の幅(スリットの幅)は、1〜10μmとすればよく、好ましくは2〜3μmとすればよい。   Further, the width between the reflective films adjacent to each other (slit width) may be 1 to 10 μm, and preferably 2 to 3 μm.

次に、図6(D)に示すように、パターニングされた反射膜をマスクとしてレーザー光を再度照射し、結晶性半導体膜302の露出された領域311を再結晶化する。本実施例は、予め非晶質半導体膜301を結晶化しておき、その後本工程でレーザーを照射することにより結晶性を更に向上させている。この結晶性の向上は、非晶質半導体膜301が結晶化された結晶性半導体膜302の配向性の影響を受けてラテラル成長することに起因する。なお、図6(D)では、反射膜104の最表面のみでレーザー光が反射されているように便宜上記載しているが、実際にはレーザー光は反射膜中にも入射されており、反射膜を構成している各絶縁膜の境界面で反射されている。また、反射される割合自体は小さいが、反射膜を構成している積層絶縁膜の最下層と半導体膜との界面の間でも、レーザー光は反射されている。反射膜を構成している積層絶縁膜各々の膜厚は、入射側に戻ってくる反射光(より好ましくは、入射側に戻ってくる全ての反射光)の位相が揃うように設計されていることが好ましく、干渉効果により反射光強度が増大する。   Next, as shown in FIG. 6D, laser light is irradiated again using the patterned reflective film as a mask to recrystallize the exposed region 311 of the crystalline semiconductor film 302. In this embodiment, the amorphous semiconductor film 301 is crystallized in advance, and then the crystallinity is further improved by irradiating laser in this step. This improvement in crystallinity is attributed to the fact that the amorphous semiconductor film 301 is laterally grown under the influence of the orientation of the crystallized semiconductor film 302. In FIG. 6D, for convenience, the laser light is reflected only on the outermost surface of the reflective film 104, but actually the laser light is also incident on the reflective film and is reflected. The light is reflected at the boundary surface of each insulating film constituting the film. Further, although the ratio of reflection is small, the laser light is also reflected between the interface between the lowermost layer of the laminated insulating film constituting the reflection film and the semiconductor film. The thickness of each laminated insulating film constituting the reflective film is designed so that the phases of reflected light returning to the incident side (more preferably, all reflected light returning to the incident side) are aligned. Preferably, the reflected light intensity increases due to the interference effect.

本工程で使用するレーザー光は、パルス発振方式のレーザー光であり、パルス発振が可能なレーザー光であれば、どのような種類でもよい。例えば、Arレーザー、Krレーザー、エキシマレーザー、CO2レーザー、YAGレーザー、Y23レーザー、YVO4レーザー、GdVO4レーザー、YLFレーザー、YAlO3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのいずれか一を使用することができる。 The laser beam used in this step is a pulse oscillation type laser beam, and any type of laser beam can be used as long as it is capable of pulse oscillation. For example, Ar laser, Kr laser, excimer laser, CO 2 laser, YAG laser, Y 2 O 3 laser, YVO 4 laser, GdVO 4 laser, YLF laser, YAlO 3 laser, glass laser, ruby laser, alexandrite laser, Ti: Any one of sapphire laser, copper vapor laser or gold vapor laser can be used.

また、照射するレーザービームのエネルギー密度は、半導体膜の膜厚や、照射するレーザービームのパルス幅、波長などにより条件が変わる。例えば、XeClエキシマレーザーを用いて膜厚が50nmの半導体膜を結晶化する場合であれば、400〜1000mJ/cm2で行えばよい。 The energy density of the irradiated laser beam varies depending on the thickness of the semiconductor film, the pulse width of the irradiated laser beam, the wavelength, and the like. For example, if a semiconductor film having a thickness of 50 nm is crystallized using a XeCl excimer laser, it may be performed at 400 to 1000 mJ / cm 2 .

以上の工程によって、結晶性半導体膜を作製することができる。結晶性半導体膜を用いてTFTを作製するまでの工程については、実施例1で示した方法を適用することができるので、ここでは省略する。   Through the above steps, a crystalline semiconductor film can be manufactured. The steps up to manufacturing a TFT using a crystalline semiconductor film are omitted here because the method described in Embodiment 1 can be applied.

本実施例では、実施例1または実施例2で説明した方法を用いて作製された結晶性半導体膜を、液晶表示装置やEL表示装置に代表される表示装置に適用する一例について説明する。   In this embodiment, an example in which the crystalline semiconductor film manufactured using the method described in Embodiment 1 or 2 is applied to a display device typified by a liquid crystal display device or an EL display device will be described.

図7(A)に示すように、実施例1または実施例2で説明した方法を用いて基板701上に半導体膜を結晶化して形成された結晶性半導体膜704をパターニングした後、ゲート絶縁膜705を形成する。ゲート絶縁膜705は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜のいずれか一を用いる単層構造としてもよいし、これらを適宜積層する構造としてもよい。本実施例では、ゲート絶縁膜を酸化窒化珪素膜と窒化酸化珪素膜とを順に積層する構成とする。なお、結晶性半導体膜704を形成するまでの工程は、実施例1または実施例2で説明した方法を用いればよいので、ここでは説明を省略する。   As shown in FIG. 7A, after patterning a crystalline semiconductor film 704 formed by crystallizing a semiconductor film over a substrate 701 using the method described in Embodiment 1 or 2, the gate insulating film 705 is formed. The gate insulating film 705 may have a single-layer structure using any one of a silicon oxide film, a silicon nitride film, a silicon oxynitride film, and a silicon nitride oxide film, or a structure in which these layers are stacked as appropriate. In this embodiment, the gate insulating film is formed by sequentially stacking a silicon oxynitride film and a silicon nitride oxide film. Note that steps up to the formation of the crystalline semiconductor film 704 may be performed using the method described in Embodiment 1 or Embodiment 2, and thus description thereof is omitted here.

次に、図7(B)に示すように、ゲート絶縁膜705の上にゲート電極706を形成する。ゲート電極706として用いる導電膜の材料は、Al、Mo、またはWなどを使用することができ、これらの金属の単層構造としてもよいし、積層構造としてもよい。また、導電膜としてポリシリコン膜を用いてもよい。本実施例では、窒化タンタル(TaN)を30nm、タングステン(W)を370nm積層する構成とする。この際、TaNの幅が、Wに比べて0.5〜1.5μm幅が広くなるように形成するとより好ましい。   Next, as illustrated in FIG. 7B, a gate electrode 706 is formed over the gate insulating film 705. As a material of the conductive film used for the gate electrode 706, Al, Mo, W, or the like can be used, and a single layer structure or a stacked structure of these metals may be used. Further, a polysilicon film may be used as the conductive film. In this embodiment, tantalum nitride (TaN) is stacked to 30 nm and tungsten (W) is stacked to 370 nm. At this time, it is more preferable that the width of TaN is 0.5 to 1.5 μm wider than W.

次に、ゲート電極706をマスクとして、ボロン(B)などのp型の導電型を付与する不純物を結晶性半導体膜704にドーピングする。本工程により、TFTのソース領域及びドレイン領域を自己整合的に形成することができる。なお、本実施例では、公知のドーピング方法により、TFTのチャネル形成領域とソース領域及びドレイン領域との間に低濃度不純物領域(LDD領域)を形成しているが、低濃度不純物領域を設けない構成としてもよい。   Next, using the gate electrode 706 as a mask, the crystalline semiconductor film 704 is doped with an impurity imparting p-type conductivity such as boron (B). By this step, the source region and drain region of the TFT can be formed in a self-aligned manner. In this embodiment, a low concentration impurity region (LDD region) is formed between a channel formation region of TFT and a source region and a drain region by a known doping method, but no low concentration impurity region is provided. It is good also as a structure.

また、ドーピングを行った後、不純物領域にドーピングされた不純物元素を活性化するために、加熱処理、強光の照射、又はレーザー光の照射を行ってもよい。これにより、不純物元素の活性化だけでなく、ゲート絶縁膜705へのプラズマダメージやゲート絶縁膜705と半導体層との界面へのプラズマダメージを回復することができる。   In addition, after the doping, heat treatment, intense light irradiation, or laser light irradiation may be performed in order to activate the impurity element doped in the impurity region. Accordingly, not only activation of the impurity element but also plasma damage to the gate insulating film 705 and plasma damage to the interface between the gate insulating film 705 and the semiconductor layer can be recovered.

次に、図7(C)に示すように、ゲート絶縁膜705及びゲート電極706上に第1の層間絶縁膜707を形成する。第1の層間絶縁膜707は、酸化珪素膜(SiOx膜)、窒化珪素膜(SiNx膜)、酸化窒化珪素膜(SiOxy膜)(x>y)(x、yは正の整数)、窒化酸化珪素膜(SiNxy膜)(x>y)(x、yは正の整数)のいずれか一を用いる単層構造としてもよいし、これらを適宜積層する構造としてもよい。本実施例では、窒化酸化珪素膜を100nm、酸化窒化珪素膜を900nm積層する構成とする。 Next, as illustrated in FIG. 7C, a first interlayer insulating film 707 is formed over the gate insulating film 705 and the gate electrode 706. The first interlayer insulating film 707 includes a silicon oxide film (SiO x film), a silicon nitride film (SiN x film), a silicon oxynitride film (SiO x N y film) (x> y) (x and y are positive) An integer), a silicon nitride oxide film (SiN x O y film) (x> y) (x and y are positive integers), or a structure in which these are appropriately laminated. Good. In this embodiment, the silicon nitride oxide film is stacked to 100 nm and the silicon oxynitride film is stacked to 900 nm.

第1の層間絶縁膜707を形成した後、窒素雰囲気中で、300〜550℃(より好ましくは400〜500℃)で1〜12時間の熱処理を行い、結晶性半導体膜704(半導体層)を水素化する工程を行うことが好ましい。本工程により、第1の層間絶縁膜707に含まれている水素により半導体層のダングリングボンドを終端することができる。本実施例では、410℃で1時間加熱処理を行う。   After the first interlayer insulating film 707 is formed, heat treatment is performed at 300 to 550 ° C. (more preferably 400 to 500 ° C.) for 1 to 12 hours in a nitrogen atmosphere to form the crystalline semiconductor film 704 (semiconductor layer). It is preferable to perform a hydrogenation step. Through this step, dangling bonds in the semiconductor layer can be terminated by hydrogen contained in the first interlayer insulating film 707. In this embodiment, heat treatment is performed at 410 ° C. for 1 hour.

次に、図7(D)に示すように、TFTのソース領域及びドレイン領域に達するように、第1の層間絶縁膜707にコンタクトホールを形成する。コンタクトホールの形状は、テーパー状にするとよい。   Next, as shown in FIG. 7D, contact holes are formed in the first interlayer insulating film 707 so as to reach the source and drain regions of the TFT. The shape of the contact hole is preferably a tapered shape.

次に、コンタクトホールを覆うように、配線708(電極)を形成する。配線708は、ソース電極またはドレイン電極として機能する。配線708としては、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の金属若しくはその合金、またはその金属窒化物を用いて形成する。また、これらの積層構造としてもよい。本実施例では、チタン(Ti)を100nm形成し、アルミニウムとシリコンの合金(Al−Si)を700nm形成し、チタン(Ti)を200nm形成し、所望の形状にパターニングする。   Next, a wiring 708 (electrode) is formed so as to cover the contact hole. The wiring 708 functions as a source electrode or a drain electrode. As the wiring 708, a metal such as Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba, or an alloy thereof. Or a metal nitride thereof. Moreover, it is good also as these laminated structure. In this embodiment, titanium (Ti) is formed to 100 nm, an alloy of aluminum and silicon (Al—Si) is formed to 700 nm, titanium (Ti) is formed to 200 nm, and patterned into a desired shape.

次に、図7(E)に示すように、第1の層間絶縁膜707及び配線708上に第2の層間絶縁膜709を形成する。第2の層間絶縁膜709は、単層構造であってもよいし、多層構造としてもよい。また、第2の層間絶縁膜709の材料としては、自己平坦性を有する材料(例えばアクリル、ポリイミド、シロキサンなどの塗布膜など)を使用することができる。本実施例では、シロキサンの塗布膜を焼成して第2の層間絶縁膜709を形成する。本実施例においては、第2の層間絶縁膜709としてシロキサンの単層構造について説明するが、シロキサンを最上層に有する積層構造としてもよい。   Next, as illustrated in FIG. 7E, a second interlayer insulating film 709 is formed over the first interlayer insulating film 707 and the wiring 708. The second interlayer insulating film 709 may have a single layer structure or a multilayer structure. Further, as the material of the second interlayer insulating film 709, a material having self-flatness (eg, a coating film of acrylic, polyimide, siloxane, or the like) can be used. In this embodiment, the second interlayer insulating film 709 is formed by baking the siloxane coating film. In this embodiment, a single-layer structure of siloxane is described as the second interlayer insulating film 709; however, a stacked structure having siloxane as the uppermost layer may be used.

次に、第2の層間絶縁膜709にコンタクトホールを形成した後、該コンタクトホールを介して配線708に電気的に接続するための第1の電極710を形成する。第1の電極710としては、酸化珪素を含む酸化インジウムスズ(酸化珪素を含むインジウム錫酸化物ともいう。以下、「ITSO」という。)、酸化亜鉛、酸化スズ、酸化インジウムなどを用いることができる。また、酸化インジウムに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成された酸化インジウム酸化亜鉛合金などの透明導電膜を用いることもできる。また、上記透明導電膜の他に、窒化チタン膜またはチタン膜を用いてもよい。この場合、透明導電膜を成膜した後に、窒化チタン膜またはチタン膜を、光が透過する程度の膜厚(好ましくは5〜30nm程度)で成膜する。本実施例では、電極710としてITSO膜を110nm形成する。   Next, after a contact hole is formed in the second interlayer insulating film 709, a first electrode 710 for electrically connecting to the wiring 708 through the contact hole is formed. As the first electrode 710, indium tin oxide containing silicon oxide (also referred to as indium tin oxide containing silicon oxide; hereinafter referred to as “ITSO”), zinc oxide, tin oxide, indium oxide, or the like can be used. . Alternatively, a transparent conductive film such as an indium zinc oxide alloy formed using a target in which 2 to 20 wt% zinc oxide (ZnO) is mixed with indium oxide can be used. In addition to the transparent conductive film, a titanium nitride film or a titanium film may be used. In this case, after forming the transparent conductive film, the titanium nitride film or the titanium film is formed to a thickness that allows light to pass therethrough (preferably about 5 to 30 nm). In this embodiment, an ITSO film is formed to 110 nm as the electrode 710.

また、第1の電極710は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄し、研磨してもよい。またCMP法を用いた研磨後に、第1の電極710の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。   Alternatively, the first electrode 710 may be cleaned by polishing with a CMP method or a polyvinyl alcohol-based porous body so that the surface thereof is planarized. Further, after the polishing using the CMP method, the surface of the first electrode 710 may be subjected to ultraviolet irradiation, oxygen plasma treatment, or the like.

また、第1の電極710を形成後、加熱処理を行ってもよい。この加熱処理により、透明導電膜の透過率を大きくすることができるため、信頼性の高い表示装置を作製することができる。本実施例では、250℃で1時間加熱処理を行う。   Further, heat treatment may be performed after the first electrode 710 is formed. By this heat treatment, the transmittance of the transparent conductive film can be increased; thus, a highly reliable display device can be manufactured. In this embodiment, heat treatment is performed at 250 ° C. for 1 hour.

本実施例では、pチャネル型のTFTを作製する工程について説明した。しかし、ゲート電極をマスクとして結晶性半導体膜704にn型の導電型を付与する不純物をドーピングすることによりnチャネル型のTFTを作製する際にも本発明は適用することができる。また、同一基板上にpチャネル型のTFTとnチャネル型のTFTを作製する場合についても、本発明を適用することができる。   In this embodiment, the process for manufacturing a p-channel TFT has been described. However, the present invention can also be applied to manufacturing an n-channel TFT by doping an impurity imparting n-type conductivity into the crystalline semiconductor film 704 using the gate electrode as a mask. The present invention can also be applied to the case where a p-channel TFT and an n-channel TFT are formed over the same substrate.

また、TFTはチャネル形成領域が一つ形成されるシングルゲート構造でもよいし、二つ形成されるダブルゲート構造または三つ形成されるトリプルゲート構造であってもよい。また、周辺駆動回路領域の薄膜トランジスタも、シングルゲート構造、ダブルゲート構造またはトリプルゲート構造であってもよい。   The TFT may have a single gate structure in which one channel formation region is formed, a double gate structure in which two channel formation regions are formed, or a triple gate structure in which three channel formation regions are formed. The thin film transistor in the peripheral driver circuit region may have a single gate structure, a double gate structure, or a triple gate structure.

また、本実施例で示したTFTの作製方法に限らず、トップゲート型(プレーナー型)、ボトムゲート型(逆スタガ型)、あるいはチャネル形成領域の上下にゲート絶縁膜を介して配置された2つのゲート電極を有する構造においても本発明を適用することができる。   In addition to the TFT manufacturing method shown in this embodiment, the top gate type (planar type), the bottom gate type (inverse stagger type), or 2 disposed above and below the channel formation region via a gate insulating film. The present invention can also be applied to a structure having two gate electrodes.

以上の工程によって、本発明を用いて作製された結晶性半導体膜を用いて電気的特性の高い液晶表示装置やEL表示装置に代表される表示装置を作製することができる。   Through the above steps, a display device typified by a liquid crystal display device or an EL display device with high electrical characteristics can be manufactured using the crystalline semiconductor film manufactured according to the present invention.

本実施例では、実施例3で作製した表示装置において、第2の層間絶縁膜709を形成せずに第1の電極を形成するまでの工程について説明する。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。   In this example, a process until the first electrode is formed without forming the second interlayer insulating film 709 in the display device manufactured in Example 3 will be described. Therefore, repetitive description of the same portion or a portion having a similar function is omitted.

本実施例では、ゲート電極706を形成する工程までは実施例3で説明したものと同様なため、その後の工程について説明する。   In this embodiment, the steps up to the step of forming the gate electrode 706 are the same as those described in Embodiment 3, and the subsequent steps will be described.

まず、図11に示すように、ゲート絶縁膜705及びゲート電極706上に第1の層間絶縁膜1107を形成する。本実施例では、窒化酸化珪素膜と、シロキサンとの2層構造として第1の層間絶縁膜1107を形成する。なお、窒化酸化珪素膜の代わりに酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムや、その他の無機絶縁性材料からなる膜を用いてもよい。   First, as illustrated in FIG. 11, a first interlayer insulating film 1107 is formed over the gate insulating film 705 and the gate electrode 706. In this embodiment, a first interlayer insulating film 1107 is formed as a two-layer structure of a silicon nitride oxide film and siloxane. Note that a film formed of silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, or another inorganic insulating material may be used instead of the silicon nitride oxide film.

次に、TFTのソース領域及びドレイン領域に達するように、第1の層間絶縁膜1107にコンタクトホールを形成する。コンタクトホールの形状は、テーパー状にするとよい。   Next, contact holes are formed in the first interlayer insulating film 1107 so as to reach the source region and the drain region of the TFT. The shape of the contact hole is preferably a tapered shape.

次に、コンタクトホールを覆うように、配線1108(電極)を形成する。配線1108は、ソース電極またはドレイン電極として機能する。   Next, a wiring 1108 (electrode) is formed so as to cover the contact hole. The wiring 1108 functions as a source electrode or a drain electrode.

次に、TFTの半導体層のソース領域又はドレイン領域に接続する配線1108を形成した後、配線1108上の一部に重なるように第1の電極1110を形成する。   Next, a wiring 1108 connected to the source region or drain region of the semiconductor layer of the TFT is formed, and then a first electrode 1110 is formed so as to overlap with part of the wiring 1108.

第1の電極1110は画素電極として機能し、実施例3における第1の電極710と同じ材料を用いればよい。本実施例においても実施例3と同様に第1の電極1110を通過して光を取り出すために、透明導電膜であるITSOを第1の電極1110として形成する。   The first electrode 1110 functions as a pixel electrode, and the same material as the first electrode 710 in Embodiment 3 may be used. Also in this embodiment, in order to extract light through the first electrode 1110 as in the third embodiment, ITSO which is a transparent conductive film is formed as the first electrode 1110.

次に、第1の電極1110の端部及びTFTを覆うように絶縁膜1111を形成する。絶縁膜1111は、実施例3において説明した絶縁膜709と同じ材料を用いればよいが、本実施例では、絶縁膜1111としてアクリルを用いる。   Next, an insulating film 1111 is formed so as to cover the end portion of the first electrode 1110 and the TFT. The insulating film 1111 may be formed using the same material as the insulating film 709 described in Embodiment 3, but in this embodiment, acrylic is used as the insulating film 1111.

次に、第1の電極1110上に電界発光層1112を形成し、第2の電極1113を積層することによって発光素子を形成する。第2の電極1113を覆うようにパッシベーション膜を形成する。最後に基板701をシール材によって封止基板と貼り合わせる。なお、シール材で囲まれた領域には充填材を充填してもよい。   Next, an electroluminescent layer 1112 is formed over the first electrode 1110 and a second electrode 1113 is stacked to form a light-emitting element. A passivation film is formed so as to cover the second electrode 1113. Finally, the substrate 701 is bonded to the sealing substrate with a sealing material. Note that a region surrounded by the sealing material may be filled with a filler.

図12における表示装置は、配線1208と第1の電極1210の接続構造が、第1の電極1210上の一部に配線1208が重なる構造となっている。このような接続構造を得るためには、第1の層間絶縁膜1207上に第1の電極1210を形成した後に第1の層間絶縁膜1207にコンタクトホールを形成し、第1の電極1210上の一部に重なるように配線1208を形成すればよい。当該構造にすると、シロキサン上に第1の電極1210を形成することができるため、被覆性がよい。さらに、第1の電極1210に対してCMPなどの研磨処理も十分に行うことができ、第1の電極1210を平坦性よく形成することができる利点がある。   In the display device in FIG. 12, the connection structure between the wiring 1208 and the first electrode 1210 has a structure in which the wiring 1208 overlaps part of the first electrode 1210. In order to obtain such a connection structure, after forming the first electrode 1210 on the first interlayer insulating film 1207, a contact hole is formed in the first interlayer insulating film 1207, and then on the first electrode 1210. The wiring 1208 may be formed so as to overlap with part of the wiring. With this structure, the first electrode 1210 can be formed over siloxane; thus, coverage is good. Further, polishing treatment such as CMP can be sufficiently performed on the first electrode 1210, and there is an advantage that the first electrode 1210 can be formed with high flatness.

以上の工程によって、本発明を用いて作製された結晶性半導体膜を用いて電気的特性の高い液晶表示装置やEL表示装置に代表される表示装置を作製することができる。   Through the above steps, a display device typified by a liquid crystal display device or an EL display device with high electrical characteristics can be manufactured using the crystalline semiconductor film manufactured according to the present invention.

本実施例では、実施例1または実施例2で説明した方法を用いて作製された結晶性半導体膜を用いて、エレクトロルミネッセンス素子(以下、「EL素子」という。)を有する表示装置(EL表示装置)を作製する方法について説明する。   In this embodiment, a display device (an EL display) having an electroluminescence element (hereinafter referred to as an “EL element”) using the crystalline semiconductor film manufactured by the method described in Embodiment 1 or Embodiment 2. A method for manufacturing the device will be described.

本実施例では、エレクトロルミネッセンス素子からの光を第1の電極810側から取り出す構造にするため、透光性を有する膜を用いて第1の電極810を形成する。本実施例では、実施例3と同様に、酸化珪素を含む酸化インジウムスズ(ITSO)を第1の電極810として用いる。   In this embodiment, the first electrode 810 is formed using a light-transmitting film so that light from the electroluminescent element is extracted from the first electrode 810 side. In this embodiment, as in Embodiment 3, indium tin oxide containing silicon oxide (ITSO) is used as the first electrode 810.

まず、図8に示すように、第1の電極810の端部及びTFTを覆うように絶縁膜811(バンク、隔壁、障壁、土手などと呼ばれる。)を形成する。   First, as illustrated in FIG. 8, an insulating film 811 (referred to as a bank, a partition, a barrier, a bank, or the like) is formed so as to cover the end portion of the first electrode 810 and the TFT.

絶縁膜811としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサンを用いることができる。その他にもアクリル、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。本実施例では、感光性ポリイミドを用いて、平坦な領域で膜厚が1.5μmとなるように絶縁膜811を形成する。   As the insulating film 811, silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, other inorganic insulating materials, acrylic acid, methacrylic acid, and derivatives thereof, polyimide, aromatic, or aromatic A heat-resistant polymer such as an aromatic polyamide, polybenzimidazole, or siloxane can be used. In addition, you may form using photosensitive and non-photosensitive materials, such as an acryl and a polyimide. In this embodiment, the insulating film 811 is formed using photosensitive polyimide so as to have a thickness of 1.5 μm in a flat region.

また、絶縁膜811は曲率半径が連続的に変化する形状が好ましく、絶縁膜811上に形成される電界発光層812(有機化合物を含む層)、第2の電極813の被覆性を向上させることができる。   The insulating film 811 preferably has a shape in which the radius of curvature continuously changes, and the coverage of the electroluminescent layer 812 (a layer containing an organic compound) and the second electrode 813 formed over the insulating film 811 is improved. Can do.

また、信頼性をさらに向上させるため、電界発光層812を形成する前に加熱処理を行うとよい。当該加熱処理により、第1の電極810や絶縁膜811に含有、付着している水分を放出させることが好ましい。本実施例では、300℃で1時間加熱処理を行う。   In order to further improve reliability, heat treatment is preferably performed before the electroluminescent layer 812 is formed. By the heat treatment, moisture contained in and attached to the first electrode 810 and the insulating film 811 is preferably released. In this embodiment, heat treatment is performed at 300 ° C. for 1 hour.

次に、第1の電極810上に電界発光層812を形成する。なお、図8では1画素しか図示していないが、本実施例では赤(R)、緑(G)、青(B)の各色に対応した電界発光層を作り分けている。本実施例では電界発光層812として、赤(R)、緑(G)、青(B)の発光を示す材料を、蒸着マスクを用いた蒸着法によって、それぞれ選択的に形成する。赤色(R)、緑色(G)、青色(B)の発光を示す材料は、蒸着マスクを用いた蒸着法によってそれぞれ選択的に形成する方法や、液滴吐出法により形成することができる。液滴吐出法の場合、マスクを用いずにRGBの塗り分けを行うことができるという利点がある。本実施例では、赤(R)、緑(G)、青(B)の発光を示す材料を蒸着法によってそれぞれ形成する。   Next, an electroluminescent layer 812 is formed over the first electrode 810. Although only one pixel is shown in FIG. 8, electroluminescent layers corresponding to each color of red (R), green (G), and blue (B) are separately formed in this embodiment. In this embodiment, materials that emit red (R), green (G), and blue (B) light are selectively formed as the electroluminescent layer 812 by an evaporation method using an evaporation mask. The materials that emit red (R), green (G), and blue (B) light can be selectively formed by a vapor deposition method using a vapor deposition mask or a droplet discharge method. In the case of the droplet discharge method, there is an advantage that RGB can be separately applied without using a mask. In this embodiment, materials that emit red (R), green (G), and blue (B) light are formed by an evaporation method.

次に、電界発光層812の上に導電膜からなる第2の電極813を形成する。第2の電極813としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCaN)を用いればよい。こうして第1の電極810、電界発光層812及び第2の電極813からなる発光素子が形成される。 Next, a second electrode 813 made of a conductive film is formed over the electroluminescent layer 812. As the second electrode 813, a material having a low work function (Al, Ag, Li, Ca, or an alloy thereof, MgAg, MgIn, AlLi, CaF 2 , or CaN) may be used. Thus, a light-emitting element including the first electrode 810, the electroluminescent layer 812, and the second electrode 813 is formed.

図8に示す表示装置において、発光素子から発した光は、基板801と第1の電極810の間に形成された膜を透過して第1の電極810側から矢印の方向に出射される。   In the display device illustrated in FIG. 8, light emitted from the light-emitting element passes through a film formed between the substrate 801 and the first electrode 810 and is emitted from the first electrode 810 side in the direction of the arrow.

また、第2の電極813を覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、窒化珪素、酸化珪素、酸化窒化珪素(SiON)、窒化酸化珪素(SiNO)、窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlON)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化アルミニウム、ダイヤモンドライクカーボン(DLC)、窒素含有炭素膜(CN)を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。   In addition, it is effective to provide a passivation film so as to cover the second electrode 813. Examples of the passivation film include silicon nitride, silicon oxide, silicon oxynitride (SiON), silicon nitride oxide (SiNO), aluminum nitride (AlN), aluminum oxynitride (AlON), and oxynitride in which the nitrogen content is higher than the oxygen content The insulating film includes aluminum (AlNO) or aluminum oxide, diamond-like carbon (DLC), and a nitrogen-containing carbon film (CN), and a single layer or a combination of the insulating films can be used.

この際、パッシベーション膜としてカバレッジの良い膜を用いることが好ましく、炭素膜、特にDLC膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低い電界発光層812の上方にも容易に成膜することができる。また、DLC膜は酸素に対するブロッキング効果が高く、電界発光層812の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層812が酸化するといった問題を防止することができる。   At this time, it is preferable to use a film with good coverage as the passivation film, and it is effective to use a carbon film, particularly a DLC film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C., it can be easily formed over the electroluminescent layer 812 having low heat resistance. In addition, the DLC film has a high blocking effect against oxygen and can suppress oxidation of the electroluminescent layer 812. Therefore, the problem that the electroluminescent layer 812 is oxidized during the subsequent sealing step can be prevented.

次に、発光素子が形成された基板801と、封止基板とをシール材によって固着し、発光素子を封止する。断面からの水分の侵入がシール材によって遮断されるので、発光素子の劣化が防止でき、表示装置の信頼性が向上する。なお、シール材で囲まれた領域には充填材を充填してもよく、窒素雰囲気下で封止することによって、窒素等を封入してもよい。また充填材は、液状の状態で滴下し、表示装置内に充填することもできる。本実施例では、下面出射型のため、透光性を有する充填材を使用する必要はないが、充填材を透過して光を取り出す構造の場合は、透光性を有す材料を用いて充填材を形成する必要がある。充填材の一例としては、可視光硬化、紫外線硬化または熱硬化のエポキシ樹脂が挙げられる。以上の工程において、発光素子を有する表示装置が完成する。   Next, the substrate 801 over which the light-emitting element is formed and the sealing substrate are fixed with a sealant, and the light-emitting element is sealed. Since intrusion of moisture from the cross section is blocked by the sealing material, deterioration of the light emitting element can be prevented and the reliability of the display device is improved. Note that a region surrounded by the sealing material may be filled with a filler, or nitrogen or the like may be sealed by sealing in a nitrogen atmosphere. Further, the filler can be dropped in a liquid state and filled in the display device. In this embodiment, since it is a bottom emission type, it is not necessary to use a filler having translucency. However, in the case of a structure for extracting light through the filler, use a material having translucency. It is necessary to form a filler. As an example of the filler, visible light curing, ultraviolet curing, or thermosetting epoxy resin can be given. Through the above steps, a display device having a light-emitting element is completed.

また、素子の水分による劣化を防ぐためにEL表示パネル内に乾燥剤を設置することが好ましい。本実施例では、画素領域を取り囲むように封止基板に形成された凹部に乾燥剤を設置し、薄型化を妨げない構成とする。また、ゲート配線層に対応する領域にも乾燥剤を設置することにより吸水面積を広く取ることができ、吸水効果が高い。また、直接発光しないゲート配線層上に乾燥剤を形成しているので、光取り出し効率を低下させることもない。   Further, it is preferable to install a desiccant in the EL display panel in order to prevent deterioration of the element due to moisture. In this embodiment, a desiccant is placed in a recess formed in the sealing substrate so as to surround the pixel region, and the thickness is not hindered. In addition, by installing a desiccant in the region corresponding to the gate wiring layer, the water absorption area can be increased, and the water absorption effect is high. Further, since the desiccant is formed on the gate wiring layer that does not emit light directly, the light extraction efficiency is not lowered.

なお、本実施例では、ガラス基板で発光素子を封止した場合を説明するが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子よりの光を妨げないような、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。   Note that in this embodiment, the case where a light-emitting element is sealed with a glass substrate is described; however, the sealing process is a process for protecting the light-emitting element from moisture and is mechanically sealed with a cover material. Any of a method, a method of encapsulating with a thermosetting resin or an ultraviolet light curable resin, or a method of encapsulating with a thin film having a high barrier ability such as a metal oxide or a nitride is used. As the cover material, glass, ceramics, plastic, or metal can be used. However, when light is emitted to the cover material side, it must be translucent. In addition, the cover material and the substrate on which the light emitting element is formed are bonded together using a sealing material such as a thermosetting resin or an ultraviolet light curable resin, and the resin is cured by heat treatment or ultraviolet light irradiation treatment to form a sealed space. Form. It is also effective to provide a hygroscopic material typified by barium oxide in this sealed space. This hygroscopic material may be provided in contact with the sealing material, or may be provided on the partition wall or in the peripheral portion so as not to block light from the light emitting element. Further, the space between the cover material and the substrate on which the light emitting element is formed can be filled with a thermosetting resin or an ultraviolet light curable resin. In this case, it is effective to add a moisture absorbing material typified by barium oxide in the thermosetting resin or the ultraviolet light curable resin.

本発明を用いると、電気的特性の高い半導体装置が用いられたEL表示装置を作製することが
できる。よって、高精細、高画質な表示装置を低いコストで歩留まり良く製造することができる。
By using the present invention, an EL display device using a semiconductor device with high electrical characteristics can be manufactured. Therefore, a high-definition and high-quality display device can be manufactured at a low cost and with a high yield.

本発明によって作製された結晶性半導体膜を用いてEL表示装置を作製することができるが、EL素子から発せられる光の放射方式としては、下面放射型、上面放射型、両面放射型の3つの方式がある。実施例5では、片面出射型である下面出射型の例を示したが、本実施例では、両面出射型と、片面出射型である上面出射型の例を、図9及び図10を用いて説明する。   An EL display device can be manufactured by using a crystalline semiconductor film manufactured according to the present invention. There are three emission modes of light emitted from an EL element: a bottom emission type, a top emission type, and a dual emission type. There is a method. In Example 5, an example of a bottom emission type that is a single-sided emission type was shown, but in this example, examples of a double-sided emission type and a top-side emission type that is a single-sided emission type are shown in FIG. 9 and FIG. explain.

図9に示す表示装置は、両面出射型であり、矢印の方向に発光素子が設けられた基板側からも、封止基板側からも光を出射する構造である。なお本実施例では、透明導電膜を成膜し、所望の形状にエッチングすることで第1の電極910を形成する。第1の電極910として透明導電膜を用いることができる。また、透明導電膜の代わりに窒化チタン膜またはチタン膜を用いても良い。この場合、窒化チタン膜またはチタン膜を、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で成膜すればよい。本実施例では、第1の電極910としてITSOを用いている。   The display device illustrated in FIG. 9 is a dual emission type, and has a structure in which light is emitted from both the substrate side where the light emitting element is provided in the direction of the arrow and the sealing substrate side. Note that in this embodiment, the first electrode 910 is formed by forming a transparent conductive film and etching it into a desired shape. A transparent conductive film can be used as the first electrode 910. Further, a titanium nitride film or a titanium film may be used instead of the transparent conductive film. In this case, the titanium nitride film or the titanium film may be formed with a thickness enough to transmit light (preferably, about 5 nm to 30 nm). In this embodiment, ITSO is used as the first electrode 910.

次に、電界発光層912の上には導電膜からなる第2の電極913が設けられる。第2の電極913は、陰極として機能させるため、仕事関数の小さい材料(Al、Ag、Li、Ca、若しくはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCaN)を用いればよい。図9の表示装置では、光が透過するように、第2の電極913として膜厚を薄くした金属薄膜(MgAg:膜厚10nm)と、透明導電性を有する材料であるITSO(膜厚100nm)との積層膜を用いる。 Next, a second electrode 913 made of a conductive film is provided over the electroluminescent layer 912. The second electrode 913 may be made of a material having a low work function (Al, Ag, Li, Ca, or an alloy thereof such as MgAg, MgIn, AlLi, CaF 2 , or CaN) in order to function as the cathode. In the display device of FIG. 9, a thin metal film (MgAg: film thickness 10 nm) is used as the second electrode 913 so that light is transmitted, and ITSO (film thickness 100 nm) which is a transparent conductive material. A laminated film is used.

図10に示す表示装置は、片面出射型であり、矢印の方向に上面出射する構造であり、図9で示した両面出射型の表示装置において、第1の電極1010の下に反射膜を設けるような構造とする。すなわち、図10に示すとおり、反射性を有する金属膜1051の上に、陽極として機能する透明導電膜である第1の電極1010を設ける。反射性を有する金属膜としては、Ta、W、Ti、Mo、Al、Cuなどを用いればよい。特に、可視光の領域で反射性が高い物質を用いることが好ましく、本実施例ではTiN膜を用いる。   The display device illustrated in FIG. 10 is a single-sided emission type and has a structure in which the top surface is emitted in the direction of an arrow. In the dual-emission type display device illustrated in FIG. The structure is as follows. That is, as shown in FIG. 10, a first electrode 1010 that is a transparent conductive film functioning as an anode is provided over a reflective metal film 1051. Ta, W, Ti, Mo, Al, Cu, or the like may be used as the reflective metal film. In particular, it is preferable to use a substance having high reflectivity in the visible light region. In this embodiment, a TiN film is used.

電界発光層1012の上には導電膜からなる第2の電極1013が設けられる。第2の電極1013は、陰極として機能させるため、仕事関数の小さい材料(Al、Ag、Li、Ca、若しくはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCaN)を用いればよい。本実施例では、第2の電極1013として、膜厚を薄くした金属薄膜(MgAg:膜厚10nm)とITSO(膜厚110nm)の積層構造を用いて発光が透過するようにする。 A second electrode 1013 made of a conductive film is provided over the electroluminescent layer 1012. The second electrode 1013 may be formed using a material having a low work function (Al, Ag, Li, Ca, or an alloy thereof such as MgAg, MgIn, AlLi, CaF 2 , or CaN) in order to function as the cathode. In this embodiment, as the second electrode 1013, light emission is transmitted using a laminated structure of a thin metal film (MgAg: film thickness 10 nm) and ITSO (film thickness 110 nm).

本発明に適用できる発光素子(EL発光素子)の形態について説明する。発光素子は、電界発光層を第1の電極と第2の電極で挟んだ構成になっている。第1の電極及び第2の電極は仕事関数を考慮して材料を選択する必要があり、第1の電極及び第2の電極は、画素構成によって陽極、陰極のいずれにもなりうる。   A mode of a light-emitting element (EL light-emitting element) applicable to the present invention will be described. The light emitting element has a structure in which an electroluminescent layer is sandwiched between a first electrode and a second electrode. It is necessary to select materials for the first electrode and the second electrode in consideration of a work function, and the first electrode and the second electrode can be either an anode or a cathode depending on a pixel configuration.

TFTの極性がpチャネル型である場合、第1の電極を陽極、第2の電極を陰極とすることが好ましい。また、TFTの極性がNチャネル型である場合、第1の電極を陰極、第2の電極を陽極とすることが好ましい。   When the polarity of the TFT is a p-channel type, it is preferable that the first electrode is an anode and the second electrode is a cathode. In the case where the TFT has an N-channel polarity, it is preferable that the first electrode be a cathode and the second electrode be an anode.

また、第1の電極を陽極、第2の電極を陰極とする場合、電界発光層は、第1の電極(陽極)側から、HIL(ホール注入層)、HTL(ホール輸送層)、EML(発光層)、ETL(電子輸送層)、EIL(電子注入層)、第2の電極(陰極)の順に積層するのが好ましい。   In the case where the first electrode is an anode and the second electrode is a cathode, the electroluminescent layer is formed from the first electrode (anode) side from the HIL (hole injection layer), HTL (hole transport layer), EML ( The light emitting layer), the ETL (electron transport layer), the EIL (electron injection layer), and the second electrode (cathode) are preferably laminated in this order.

また、第1の電極を陰極、第2の電極を陽極とする場合、電界発光層は、第1の電極(陰極)側からEIL(電子注入層)、ETL(電子輸送層)、EML(発光層)、HTL(ホール輸送層)、HIL(ホール注入層)、第2の電極(陽極)の順に積層するのが好ましい。   When the first electrode is a cathode and the second electrode is an anode, the electroluminescent layer is formed from the EIL (electron injection layer), ETL (electron transport layer), EML (light emission) from the first electrode (cathode) side. Layer), HTL (hole transport layer), HIL (hole injection layer), and second electrode (anode) are preferably laminated in this order.

発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を形成する。この場合、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素部の鏡面化(映り込み)の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部(表示画面)を見た場合に起こる色調の変化を低減することができる。   The light emitting layer may be configured to perform color display by forming light emitting layers having different emission wavelength bands for each pixel. Typically, a light emitting layer corresponding to each color of R (red), G (green), and B (blue) is formed. In this case, it is possible to improve color purity and prevent mirroring of the pixel part (reflection) by providing a filter that transmits light in the emission wavelength band on the light emission side of the pixel. . By providing the filter, it is possible to omit a circularly polarizing plate that has been conventionally required, and it is possible to eliminate the loss of light emitted from the light emitting layer. Furthermore, a change in color tone that occurs when the pixel portion (display screen) is viewed obliquely can be reduced.

また、発光層として、赤色(R)、緑色(G)、青色(B)の発光を示す材料は、蒸着マスクを用いた蒸着法によって、それぞれ選択的に形成する。赤色(R)、緑色(G)、青色(B)の発光を示す材料はカラーフィルタと同様に、液滴吐出法により形成することもでき(低分子または高分子材料など)、この場合マスクを用いずとも、RGBの塗り分けを行うことができるため好ましい。   In addition, as the light emitting layer, materials that emit red (R), green (G), and blue (B) light are selectively formed by an evaporation method using an evaporation mask. A material that emits red (R), green (G), and blue (B) light can be formed by a droplet discharge method (such as a low-molecular or high-molecular material) in the same manner as a color filter. Even if it is not used, it is preferable because different colors of RGB can be performed.

また、発光層は、単色又は白色の発光を呈する構成とすることができる。白色発光材料を用いる場合には、画素の光放射側に特定の波長の光を透過するフィルター(着色層)を設けた構成としてカラー表示を可能にすることができる。   The light emitting layer can be configured to emit monochromatic or white light. In the case of using a white light emitting material, color display can be made possible by providing a filter (colored layer) that transmits light of a specific wavelength on the light emission side of the pixel.

また、封止基板にカラーフィルタ(着色層)を形成してもよい。カラーフィルタは、蒸着法や液滴吐出法によって形成することができ、カラーフィルタを用いると、高精細な表示を行うこともできる。カラーフィルタにより、各RGBの発光スペクトルにおいてブロードなピークが鋭くなるように補正できるからである。   Further, a color filter (colored layer) may be formed on the sealing substrate. The color filter can be formed by a vapor deposition method or a droplet discharge method. When a color filter is used, high-definition display can be performed. This is because the color filter can correct so that a broad peak is sharp in the emission spectrum of each RGB.

以上、各RGBの発光を示す材料を形成する場合を説明したが、単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタや色変換層は、例えば第2の基板(封止基板)に形成した後、発光素子が形成された基板と貼り合わせればよい。カラーフィルタは、蒸着法や液滴吐出法によって形成することができる。カラーフィルタを用いると、各RGBの発光スペクトルにおいてブロードなピークを鋭くなるように補正できるため、高精細な表示を行うことができる。   As described above, the case where a material that emits light of each RGB is formed has been described. However, full color display can be performed by forming a material that emits light of a single color and combining a color filter and a color conversion layer. For example, the color filter and the color conversion layer may be formed over a second substrate (sealing substrate) and then attached to the substrate over which the light-emitting element is formed. The color filter can be formed by a vapor deposition method or a droplet discharge method. When a color filter is used, broad peaks can be corrected in each RGB emission spectrum so that high-definition display can be performed.

また、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起発光材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。   In addition to the singlet excited light emitting material, a triplet excited light emitting material containing a metal complex or the like may be used for the light emitting layer. For example, among red light emitting pixels, green light emitting pixels, and blue light emitting pixels, a red light emitting pixel having a relatively short luminance half time is formed of a triplet excitation light emitting material, and the other A singlet excited luminescent material is used. The triplet excited luminescent material has a feature that the light emission efficiency is good, so that less power is required to obtain the same luminance. That is, when applied to a red pixel, the amount of current flowing through the light emitting element can be reduced, so that reliability can be improved. As a reduction in power consumption, a red light-emitting pixel and a green light-emitting pixel may be formed using a triplet excitation light-emitting material, and a blue light-emitting pixel may be formed using a singlet excitation light-emitting material. By forming a green light-emitting element having high human visibility with a triplet excited light-emitting material, power consumption can be further reduced.

以上に掲げる発光層を形成する物質は一例であり、正孔注入層、正孔輸送層、電子注入層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光層を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。   The substances forming the light-emitting layer listed above are examples, and functional layers such as a hole injection layer, a hole transport layer, an electron injection layer, an electron transport layer, a light-emitting layer, an electron block layer, and a hole block layer are included. A light emitting layer can be formed by appropriately stacking layers. Moreover, you may form the mixed layer or mixed junction which combined these each layer. The layer structure of the light-emitting layer can be changed, and instead of having a specific electron injection region or light-emitting region, it is possible to provide a modification with an electrode for this purpose or a dispersed light-emitting material. Can be permitted without departing from the spirit of the present invention.

上記の発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。   The light emitting element emits light by being forward biased. A pixel of a display device formed using a light-emitting element can be driven by a simple matrix method or an active matrix method. In any case, each pixel emits light by applying a forward bias at a specific timing, but is in a non-light emitting state for a certain period. By applying a reverse bias during this non-light emitting time, the reliability of the light emitting element can be improved. The light emitting element has a degradation mode in which the light emission intensity decreases under a constant driving condition and a degradation mode in which the non-light emitting area is enlarged in the pixel and the luminance is apparently decreased. However, alternating current that applies a bias in the forward and reverse directions. By performing a typical drive, the progress of deterioration can be slowed and the reliability of the light emitting device can be improved. Further, either digital driving or analog driving can be applied.

また、上記構成において、陰極としては、仕事関数が小さい材料を用いることが可能であり、例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。電界発光層は、単層型、積層型、また層の界面がない混合型のいずれでもよい。例えば、電界発光層として、正孔注入層、正孔輸送層、正孔阻止層(ホールブロッキング層)、発光層、電子輸送層、電子注入層等を適宜組み合わせて積層させた構成とすればよい。また、電界発光層を形成する材料としては、有機化合物のみからなるものだけでなく、無機化合物を一部に含む構成であってもよく、これらの材料は低分子系化合物、中分子系化合物(オリゴマー、デンドリマーを含む)、高分子系化合物のいずれでもよい。また、電界発光層を形成する方法としては、蒸着マスクを用いた蒸着法、インクジェット法、スピンコート法等を用いることができる。第1の電極は光を透過する透明導電膜を用いて形成し、例えばITO、ITSOの他、酸化インジウムに2〜20wt%の酸化亜鉛(ZnO)を混合した透明導電膜を用いて形成する。   In the above structure, a material having a low work function can be used as the cathode, and for example, Ca, Al, CaF, MgAg, AlLi, or the like is desirable. The electroluminescent layer may be any of a single layer type, a laminated type, and a mixed type having no layer interface. For example, the electroluminescent layer may have a structure in which a hole injection layer, a hole transport layer, a hole blocking layer (hole blocking layer), a light emitting layer, an electron transport layer, an electron injection layer, and the like are appropriately combined and stacked. . In addition, the material for forming the electroluminescent layer is not limited to the organic compound alone, and may be configured to partially include an inorganic compound. These materials include low molecular weight compounds, medium molecular weight compounds ( Any of oligomers and dendrimers) and polymer compounds may be used. In addition, as a method for forming the electroluminescent layer, an evaporation method using an evaporation mask, an inkjet method, a spin coating method, or the like can be used. The first electrode is formed using a transparent conductive film that transmits light. For example, in addition to ITO and ITSO, the first electrode is formed using a transparent conductive film in which indium oxide is mixed with 2 to 20 wt% zinc oxide (ZnO).

本発明を用いると、電気的特性の高い半導体装置が用いられたEL表示装置を作製することができる。よって、高精細、高画質な表示装置を低いコストで歩留まり良く製造することができる。   By using the present invention, an EL display device using a semiconductor device with high electrical characteristics can be manufactured. Therefore, a high-definition and high-quality display device can be manufactured at a low cost and with a high yield.

本実施例は、実施の形態及び実施例1乃至6と適宜組み合わせて用いることが可能である。   This example can be combined with any of the embodiment mode and Examples 1 to 6 as appropriate.

本実施例では、本発明の半導体装置の一形態に相当する液晶表示装置パネルの外観について、図13を用いて説明する。図13(A)は、第1の基板1600と、第2の基板1604との間を第1のシール材1605及び第2のシール材1606によって封止されたパネルの上面図であり、図13(B)は、図13(A)のA−A’、及びB−B’それぞれにおける断面図に相当する。   In this embodiment, the appearance of a liquid crystal display device panel, which is one embodiment of the semiconductor device of the present invention, will be described with reference to FIGS. FIG. 13A is a top view of a panel in which a space between the first substrate 1600 and the second substrate 1604 is sealed with the first sealant 1605 and the second sealant 1606. FIG. FIG. 13B corresponds to a cross-sectional view taken along lines AA ′ and BB ′ in FIG.

図13(A)において、点線で示された1601は信号線(ソース線)駆動回路、1602は画素部、1603は走査線(ゲート線)駆動回路である。本実施例において、画素部1602、及び走査線駆動回路1603は第1のシール材1605及び第2のシール材1606で封止されている領域内にある。また、信号線(ソース線)駆動回路1601はチップ状であり、第1の基板1600上に設けられている。信号線駆動回路1601、画素部1602、及び走査線駆動回路1603は、TFTを代表とする半導体素子をそれぞれ複数有している。   In FIG. 13A, 1601 indicated by a dotted line is a signal line (source line) driver circuit, 1602 is a pixel portion, and 1603 is a scanning line (gate line) driver circuit. In this embodiment, the pixel portion 1602 and the scan line driver circuit 1603 are in a region sealed with a first sealant 1605 and a second sealant 1606. In addition, the signal line (source line) driver circuit 1601 has a chip shape and is provided over the first substrate 1600. Each of the signal line driver circuit 1601, the pixel portion 1602, and the scan line driver circuit 1603 includes a plurality of semiconductor elements typified by TFTs.

次に、断面構造について図13(B)を用いて説明する。第1の基板1600上には信号線駆動回路1601、画素部1602、及び走査線駆動回路1603が形成されている。また、第2の基板1604の表面には、図示していないがカラーフィルターが設けられている。本断面図では、走査線駆動回路1603と画素部1602が示されている。なお、走査線駆動回路1603はnチャネル型TFT1612とpチャネル型TFT1613とを組み合わせたCMOS回路が形成されていてもよいし、nチャネル型またはpチャネル型の一方のみのTFTによって形成されていてもよい。   Next, a cross-sectional structure will be described with reference to FIG. A signal line driver circuit 1601, a pixel portion 1602, and a scan line driver circuit 1603 are formed over the first substrate 1600. Further, a color filter (not shown) is provided on the surface of the second substrate 1604. In this cross-sectional view, a scan line driver circuit 1603 and a pixel portion 1602 are shown. Note that the scan line driver circuit 1603 may be formed with a CMOS circuit in which an n-channel TFT 1612 and a p-channel TFT 1613 are combined, or may be formed with only one of an n-channel TFT or a p-channel TFT. Good.

本実施例においては、同一基板上に走査線駆動回路、及び画素部のTFTが形成されている。このため、表示装置の容積を縮小することができる。   In this embodiment, the scanning line driving circuit and the TFT of the pixel portion are formed on the same substrate. For this reason, the volume of the display device can be reduced.

画素部1601には、複数の画素が形成されており、各画素には液晶素子1615が形成されている。液晶素子1615は、第1の電極1616、第2の電極1618及びその間に充填されている液晶材料1619が重なっている部分である。液晶素子1615が有する第1の電極1616は、配線1617を介してTFT1611と電気的に接続されている。ここでは、配線1617を形成した後、第1の電極1616を形成しているが、実施例1に示すように第1の電極1616を形成した後、配線1617を形成してもよい。液晶素子1615の第2の電極1618は、第2の基板1604側に形成される。また、各画素電極表面には図示していないが配向膜が形成されている。   In the pixel portion 1601, a plurality of pixels are formed, and a liquid crystal element 1615 is formed in each pixel. The liquid crystal element 1615 is a portion where the first electrode 1616, the second electrode 1618, and the liquid crystal material 1619 filled therebetween overlap. A first electrode 1616 included in the liquid crystal element 1615 is electrically connected to the TFT 1611 through a wiring 1617. Although the first electrode 1616 is formed after the wiring 1617 is formed here, the wiring 1617 may be formed after the first electrode 1616 is formed as shown in Embodiment 1. The second electrode 1618 of the liquid crystal element 1615 is formed on the second substrate 1604 side. Further, although not shown, an alignment film is formed on the surface of each pixel electrode.

1622は柱状のスペーサであり、第1の電極1616と第2の電極1618との間の距離(セルギャップ)を制御するために設けられている。絶縁膜を所望の形状にエッチングして形成されている。なお、球状スペーサを用いていても良い。信号線駆動回路1601または画素部1602に与えられる各種信号及び電位は、接続配線1623を介して、FPC1609から供給されている。なお、接続配線1623とFPC1609とは、異方性導電膜又は異方性導電樹脂1627で電気的に接続されている。なお、異方性導電膜又は異方性導電樹脂1627の代わりに半田等の導電性ペーストを用いてもよい。   Reference numeral 1622 denotes a columnar spacer, which is provided to control the distance (cell gap) between the first electrode 1616 and the second electrode 1618. The insulating film is formed by etching into a desired shape. A spherical spacer may be used. Various signals and potentials supplied to the signal line driver circuit 1601 or the pixel portion 1602 are supplied from the FPC 1609 through the connection wiring 1623. Note that the connection wiring 1623 and the FPC 1609 are electrically connected by an anisotropic conductive film or an anisotropic conductive resin 1627. Note that a conductive paste such as solder may be used instead of the anisotropic conductive film or the anisotropic conductive resin 1627.

第2の基板1604表面には、接着剤1624によって偏光板1625が固定されている。なお、偏光板1625には位相差板を設けた円偏光板又は楕円偏光板を用いてもよい。さらに、偏光板1625表面には、1/2λ又は1/4λの位相差板1629及び反射防止膜1626が設けられている。また、第1の基板1600表面にも同様に、接着剤により偏光板が設けられている。   A polarizing plate 1625 is fixed to the surface of the second substrate 1604 with an adhesive 1624. Note that a circularly polarizing plate or an elliptically polarizing plate provided with a retardation plate may be used for the polarizing plate 1625. Further, a 1 / 2λ or 1 / 4λ phase difference plate 1629 and an antireflection film 1626 are provided on the surface of the polarizing plate 1625. Similarly, a polarizing plate is provided on the surface of the first substrate 1600 with an adhesive.

本実施例では、本発明の半導体装置の一形態に相当するEL表示パネルの外観について、図14を用いて説明する。図14(A)は、第1の基板1400と、第2の基板1404との間を第1のシール材1405及び第2のシール材1406によって封止されたパネルの上面図であり、図14(B)は、図14(A)のA−A’における断面図に相当する。   In this embodiment, the appearance of an EL display panel corresponding to one embodiment of the semiconductor device of the present invention will be described with reference to FIGS. 14A is a top view of a panel in which a space between the first substrate 1400 and the second substrate 1404 is sealed with the first sealant 1405 and the second sealant 1406. FIG. FIG. 14B corresponds to a cross-sectional view taken along line AA ′ in FIG.

図14(A)において、点線で示された1402は画素部、1403は走査線(ゲート線)駆動回路である。本実施例において、画素部1402、及び走査線駆動回路1403は、第1のシール材1405及び第2のシール材1406で封止されている領域内にある。また、1401は信号線(ソース線)駆動回路であり、チップ状の信号線駆動回路1401が第1基板1400上に設けられている。第1のシール材1405としては、フィラーを含む粘性の高いエポキシ系樹脂を用いるのが好ましい。また、第2のシール材1406としては、粘性の低いエポキシ系樹脂を用いるのが好ましい。また、第1のシール材1405及び第2のシール材1406は、できるだけ水分や酸素を透過しない材料であることが望ましい。信号線駆動回路1401、画素部1402及び走査線駆動回路1403は、TFTを代表とする半導体素子をそれぞれ複数有している。   In FIG. 14A, 1402 indicated by a dotted line is a pixel portion, and 1403 is a scanning line (gate line) driver circuit. In this embodiment, the pixel portion 1402 and the scan line driver circuit 1403 are in a region sealed with a first sealant 1405 and a second sealant 1406. Reference numeral 1401 denotes a signal line (source line) driver circuit, and a chip-like signal line driver circuit 1401 is provided on the first substrate 1400. As the first sealant 1405, it is preferable to use a highly viscous epoxy resin containing a filler. In addition, as the second sealing material 1406, it is preferable to use an epoxy resin having low viscosity. In addition, the first sealing material 1405 and the second sealing material 1406 are desirably materials that do not transmit moisture and oxygen as much as possible. Each of the signal line driver circuit 1401, the pixel portion 1402, and the scan line driver circuit 1403 includes a plurality of semiconductor elements typified by TFTs.

また、画素部1402とシール材1405との間に、乾燥剤を設けてもよい。さらには、画素部1402において、走査線又は信号線上に乾燥剤を設けてもよい。乾燥剤としては、酸化カルシウム(CaO)や酸化バリウム(BaO)等のようなアルカリ土類金属の酸化物のような化学吸着によって水(H2O)を吸着する物質を用いるのが好ましい。但し、これらの物質に限定されず、ゼオライトやシリカゲル等の物理吸着によって水を吸着する物質を用いても構わない。 Further, a desiccant may be provided between the pixel portion 1402 and the sealant 1405. Further, in the pixel portion 1402, a desiccant may be provided over the scan line or the signal line. As the desiccant, it is preferable to use a substance that adsorbs water (H 2 O) by chemical adsorption such as an oxide of an alkaline earth metal such as calcium oxide (CaO) or barium oxide (BaO). However, the substance is not limited to these substances, and a substance that adsorbs water by physical adsorption such as zeolite or silica gel may be used.

また、透湿性の高い樹脂に乾燥剤の粒状の物質を含ませた状態で第2の基板1404に固定することができる。また、透湿性の高い樹脂の代わりに、シロキサン、ポリイミド、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いてもよい。   In addition, the resin can be fixed to the second substrate 1404 in a state where a highly moisture-permeable resin contains a granular material of a desiccant. Further, siloxane, polyimide, PSG (phosphorus glass), BPSG (phosphorus boron glass), or the like may be used instead of a highly moisture-permeable resin.

また、走査線と重畳する領域に乾燥剤を設けてもよい。更には、透湿性の高い樹脂に乾燥剤の粒状の物質を含ませた状態で第2の基板に固定してもよい。これらの乾燥剤を設けることにより、開口率を低下せずに表示素子への水分の侵入及びそれに起因する劣化を抑制することができる。このため、画素部1402の周辺部と中央部における発光素子の劣化のバラツキを抑えることが可能である。   Further, a desiccant may be provided in a region overlapping with the scanning line. Furthermore, you may fix to the 2nd board | substrate in the state which included the granular substance of the desiccant in resin with high moisture permeability. By providing these desiccants, it is possible to suppress the intrusion of moisture into the display element and the deterioration caused thereby without reducing the aperture ratio. For this reason, it is possible to suppress variation in deterioration of the light emitting elements in the peripheral portion and the central portion of the pixel portion 1402.

なお、1410は、信号線駆動回路1401及び走査線駆動回路1403に入力される信号を伝送するための接続領域であり、外部入力端子となるフレキシブルプリント配線1409(FPC)から接続配線1408を介してビデオ信号やクロック信号を受け取る。   Reference numeral 1410 denotes a connection region for transmitting signals input to the signal line driver circuit 1401 and the scanning line driver circuit 1403. The flexible printed wiring 1409 (FPC) serving as an external input terminal is connected via a connection wiring 1408. Receive video and clock signals.

次に、断面構造について図14(B)を用いて説明する。第1の基板1400上には信号線駆動回路1401、画素部1402及び走査線駆動回路1403が形成されている。本断面図では、信号線駆動回路1401と画素部1402が示されている。なお、信号線駆動回路1401はnチャネル型TFT1421とpチャネル型TFT1422とを組み合わせたCMOS回路が形成される。   Next, a cross-sectional structure is described with reference to FIG. A signal line driver circuit 1401, a pixel portion 1402, and a scan line driver circuit 1403 are formed over the first substrate 1400. In this cross-sectional view, a signal line driver circuit 1401 and a pixel portion 1402 are shown. Note that as the signal line driver circuit 1401, a CMOS circuit in which an n-channel TFT 1421 and a p-channel TFT 1422 are combined is formed.

本実施例においては、同一基板上に走査線駆動回路、及び画素部のTFTが形成されている。このため、発光表示装置の容積を縮小することができる。   In this embodiment, the scanning line driving circuit and the TFT of the pixel portion are formed on the same substrate. For this reason, the volume of the light emitting display device can be reduced.

また、画素部1402はスイッチング用TFT1411と、駆動用TFT1412とそのドレイン(またはソース)に電気的に接続された透光性を有する導電膜からなる第1の画素電極(陽極)1413を含む複数の画素により形成される。なお、スイッチング用TFT1411は、画素に信号を入力するか否かを選択するために設けられたTFTであり、駆動用TFT1412は、発光素子を駆動するために設けられたTFTである。   The pixel portion 1402 includes a switching TFT 1411, a plurality of first pixel electrodes (anodes) 1413 made of a light-transmitting conductive film electrically connected to the driving TFT 1412 and its drain (or source). It is formed by pixels. Note that the switching TFT 1411 is a TFT provided to select whether or not to input a signal to the pixel, and the driving TFT 1412 is a TFT provided to drive the light emitting element.

また、第1の画素電極(陽極)1413の両端には絶縁物(バンク、隔壁、障壁、土手などと呼ばれる)1414が形成される。絶縁物1414に形成する膜の被覆率(カバレッジ)を良好なものとするため、絶縁物1414の上端部または下端部に曲率を有する曲面が形成されるようにする。また、絶縁物1414表面を、窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分とする薄膜、または窒化珪素膜からなる保護膜で覆ってもよい。更には、絶縁物1414として、黒色顔料、色素などの可視光を吸収する材料を溶解又は分散させてなる有機材料を用いることで、後に形成される発光素子からの迷光を吸収することができる。この結果、各画素のコントラストが向上する。   In addition, insulators (referred to as banks, partition walls, barriers, banks, or the like) 1414 are formed at both ends of the first pixel electrode (anode) 1413. In order to improve the coverage (coverage) of the film formed over the insulator 1414, a curved surface having a curvature is formed at the upper end portion or the lower end portion of the insulator 1414. The surface of the insulator 1414 may be covered with an aluminum nitride film, an aluminum nitride oxide film, a thin film containing carbon as its main component, or a protective film made of a silicon nitride film. Further, by using an organic material in which a material that absorbs visible light such as a black pigment or a dye is used as the insulator 1414, stray light from a light-emitting element to be formed later can be absorbed. As a result, the contrast of each pixel is improved.

また、第1の画素電極(陽極)1413上には、有機化合物材料の蒸着を行い、電界発光層1415を選択的に形成する。さらには、電界発光層1415上に第2の画素電極(陰極)1416を形成する。   Further, an organic compound material is deposited on the first pixel electrode (anode) 1413 to selectively form an electroluminescent layer 1415. Further, a second pixel electrode (cathode) 1416 is formed over the electroluminescent layer 1415.

こうして、第1の画素電極(陽極)1413、電界発光層1415、及び第2の画素電極(陰極)1416からなる発光素子1417が形成される。本実施例では、発光素子1417からの発光は、第1の基板1400側に出射させている。しかし、この構成に限定されず、第2の基板1404側に出射させるようにしてもよいし、第1の基板1400及び第2の基板1404の両側から出射させるようにしてもよい。   Thus, a light-emitting element 1417 including the first pixel electrode (anode) 1413, the electroluminescent layer 1415, and the second pixel electrode (cathode) 1416 is formed. In this embodiment, light emitted from the light emitting element 1417 is emitted to the first substrate 1400 side. However, the configuration is not limited thereto, and the light may be emitted to the second substrate 1404 side, or may be emitted from both sides of the first substrate 1400 and the second substrate 1404.

また、発光素子1417を封止するために保護積層1418を形成する。保護積層1418は、第1の無機絶縁膜と、応力緩和膜と、第2の無機絶縁膜との積層からなっている。次に、保護積層1418と第2の基板1404とを、第1のシール材1405及び第2のシール材1406で接着する。なお、第2のシール材を、シール材を滴下する装置を用いて滴下することが好ましい。シール材をディスペンサから滴下、又は吐出させてシール材をアクティブマトリクス基板上に塗布した後、真空中で、第2の基板とアクティブマトリクス基板とを貼り合わせ、紫外線硬化を行って封止することができる。   In addition, a protective stack 1418 is formed to seal the light-emitting element 1417. The protective laminate 1418 includes a laminate of a first inorganic insulating film, a stress relaxation film, and a second inorganic insulating film. Next, the protective laminate 1418 and the second substrate 1404 are bonded with a first sealant 1405 and a second sealant 1406. Note that the second sealant is preferably dropped using a device for dropping the sealant. After the sealing material is dropped or discharged from the dispenser to apply the sealing material onto the active matrix substrate, the second substrate and the active matrix substrate are bonded together in a vacuum and then cured by ultraviolet curing. it can.

なお、第2の基板1404表面には、外光が基板表面で反射するのを防止するための反射防止膜1426を設ける。また、第2の基板1404と反射防止膜1426との間に、偏光板1425、及び位相差板1429のいずれか一方又は両方を設けてもよい。位相差板、偏光板を設けることにより、外光が画素電極で反射することを防止することが可能である。なお、第1の画素電極1413及び第2の画素電極1416を、透光性を有する導電膜又は半透光性を有する導電膜で形成し、可視光を吸収する材料、又は可視光を吸収する材料を溶解又は分散させてなる有機材料を用いて絶縁物1414を形成すると、各画素電極で外光が反射しないため、位相差板及び偏光板を用いなくてもよい。   Note that an antireflection film 1426 is provided on the surface of the second substrate 1404 to prevent external light from being reflected from the surface of the substrate. In addition, one or both of the polarizing plate 1425 and the retardation film 1429 may be provided between the second substrate 1404 and the antireflection film 1426. By providing the retardation plate and the polarizing plate, it is possible to prevent external light from being reflected by the pixel electrode. Note that the first pixel electrode 1413 and the second pixel electrode 1416 are formed using a light-transmitting conductive film or a semi-transparent conductive film, and absorb visible light or a material that absorbs visible light. When the insulator 1414 is formed using an organic material in which the material is dissolved or dispersed, external light is not reflected by each pixel electrode, so that a retardation plate and a polarizing plate are not necessarily used.

接続配線1408とフレキシブルプリント配線1409とは、異方性導電膜又は異方性導電樹脂1427により電気的に接続されている。さらに、各配線層と接続端子との接続部を封止樹脂により封止することが好ましい。この構造により、断面部からの水分が発光素子に侵入し、劣化することを防ぐことができる。   The connection wiring 1408 and the flexible printed wiring 1409 are electrically connected by an anisotropic conductive film or anisotropic conductive resin 1427. Furthermore, it is preferable to seal the connection portion between each wiring layer and the connection terminal with a sealing resin. With this structure, moisture from the cross section can be prevented from entering and deteriorating the light emitting element.

なお、第2の基板1404と、保護積層1418との間には、第2のシール材1406の代わりに、不活性ガス、例えば窒素ガスを充填した空間を有してもよい。水分や酸素の侵入の防止を高めることができる。   Note that a space filled with an inert gas such as nitrogen gas may be provided between the second substrate 1404 and the protective stack 1418 instead of the second sealant 1406. It is possible to enhance prevention of moisture and oxygen from entering.

また、第2の基板と偏光板1425との間に着色層を設けることができる。この場合、画素部に白色発光が可能な発光素子を設け、RGBを示す着色層を別途設けることでフルカラー表示することができる。また、画素部に青色発光が可能な発光素子を設け、色変換層などを別途設けることによってフルカラー表示することができる。さらには、画素部に、赤色、緑色、青色の発光を示す発光素子を形成し、且つ着色層を用いることもできる。このような表示モジュールは、各RGBの色純度が高く、高精細な表示が可能となる。   In addition, a colored layer can be provided between the second substrate and the polarizing plate 1425. In this case, a full color display can be performed by providing a light emitting element capable of emitting white light in the pixel portion and separately providing a colored layer showing RGB. Further, full color display can be performed by providing a light emitting element capable of emitting blue light in the pixel portion and separately providing a color conversion layer or the like. Further, a light-emitting element that emits red, green, and blue light can be formed in the pixel portion, and a colored layer can be used. Such a display module has a high color purity of each RGB and enables high-definition display.

また、第1の基板1400又は第2の基板1404の一方、若しくは両方にフィルム又は樹脂等の基板を用いて発光表示モジュールを形成してもよい。このように対向基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。   Alternatively, the light-emitting display module may be formed using one of the first substrate 1400 and the second substrate 1404, or a substrate such as a film or resin. When sealing is performed without using the counter substrate in this manner, the weight, size, and thickness of the display device can be improved.

更には、外部入力端子となるフレキシブルプリント配線1409(FPC)表面又は端部に、コントローラ、メモリ、画素駆動回路のようなICチップを設け発光表示モジュールを形成してもよい。   Furthermore, an IC chip such as a controller, a memory, and a pixel driver circuit may be provided on the surface or end of the flexible printed wiring 1409 (FPC) serving as an external input terminal to form a light emitting display module.

本発明により作製した半導体装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話機、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDVD(digital versatile disc)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)、その他表示部を有する電化製品などが挙げられる。また、本発明のレーザー照射方法によって形成する結晶性半導体膜を用いれば、CPUやメモリーに代表される、極めて高い特性が要求される集積回路を作製することができる。電子機器の具体例を図15に示す。   As an electronic device using a semiconductor device manufactured according to the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a computer, a game device, a mobile phone An information terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.), an image playback device (specifically, a DVD (digital versatile disc)) provided with a recording medium, and the image is displayed. A device provided with a display capable of display), and other appliances having a display portion. In addition, if a crystalline semiconductor film formed by the laser irradiation method of the present invention is used, an integrated circuit that requires extremely high characteristics, such as a CPU and a memory, can be manufactured. A specific example of the electronic device is illustrated in FIG.

図15(A)はテレビ受像機であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。実施例に示したように、レーザー光を照射して得られた電気的特性の高い半導体装置を表示部2003などに用いることによって、テレビ受像機を作製することができる。   FIG. 15A illustrates a television receiver which includes a housing 2001, a support base 2002, a display portion 2003, a speaker portion 2004, a video input terminal 2005, and the like. As shown in the embodiment, a television receiver can be manufactured by using a semiconductor device with high electrical characteristics obtained by laser light irradiation for the display portion 2003 or the like.

図15(B)はデジタルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。実施例に示したように、レーザー光を照射して得られた電気的特性の高い半導体装置を表示部2102やその他回路などに用いることによって、デジタルカメラを作製することができる。   FIG. 15B illustrates a digital camera, which includes a main body 2101, a display portion 2102, an image receiving portion 2103, operation keys 2104, an external connection port 2105, a shutter 2106, and the like. As shown in the embodiment, a digital camera can be manufactured by using a semiconductor device with high electrical characteristics obtained by laser light irradiation for the display portion 2102 and other circuits.

図15(C)はコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。実施例に示したように、レーザー光を照射して得られた電気的特性の高い半導体装置を表示部2203やその他回路などに用いることによって、コンピュータを作製することができる。   FIG. 15C illustrates a computer, which includes a main body 2201, a housing 2202, a display portion 2203, a keyboard 2204, an external connection port 2205, a pointing mouse 2206, and the like. As shown in the embodiment, a computer can be manufactured by using a semiconductor device with high electrical characteristics obtained by laser light irradiation for the display portion 2203 and other circuits.

図15(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。実施例に示したように、レーザー光を照射して得られた電気的特性の高い半導体装置を表示部2302やその他回路などに用いることによって、モバイルコンピュータを作製することができる。   FIG. 15D illustrates a mobile computer, which includes a main body 2301, a display portion 2302, a switch 2303, operation keys 2304, an infrared port 2305, and the like. As described in the embodiment, a mobile computer can be manufactured by using a semiconductor device with high electrical characteristics obtained by laser light irradiation for the display portion 2302 and other circuits.

図15(E)は記録媒体を備えた携帯型の画像再生装置(DVD再生装置など)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。実施例に示したように、レーザー光を照射して得られた電気的特性の高い半導体装置を表示部A2403や表示部B2404またはその他の回路などに用いることによって、画像再生装置を作製することができる。なお、記録媒体を備えた画像再生装置にはゲーム機器なども含まれる。   FIG. 15E illustrates a portable image reproducing device (such as a DVD reproducing device) provided with a recording medium. The main body 2401, a housing 2402, a display portion A2403, a display portion B2404, and a recording medium (DVD or the like) reading portion 2405 Operation key 2406, speaker unit 2407, and the like. A display portion A2403 mainly displays image information, and a display portion B2404 mainly displays character information. As shown in the embodiment, an image reproducing device can be manufactured by using a semiconductor device with high electrical characteristics obtained by laser light irradiation for the display portion A 2403, the display portion B 2404, or other circuits. it can. Note that the image reproducing device provided with the recording medium includes a game machine and the like.

図15(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。実施例に示したように、レーザー光を照射して得られた電気的特性の高い半導体装置を表示部2502やその他回路などに用いることによって、ゴーグル型ディスプレイを作製することができる。   FIG. 15F illustrates a goggle type display (head mounted display), which includes a main body 2501, a display portion 2502, and an arm portion 2503. As shown in the embodiment, a goggle type display can be manufactured by using a semiconductor device with high electrical characteristics obtained by laser light irradiation for the display portion 2502 and other circuits.

図15(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609、接眼部2610等を含む。実施例に示したように、レーザー光を照射して得られた電気的特性の高い半導体装置を表示部2602やその他回路などに用いることによって、ビデオカメラを作製することができる。   FIG. 15G illustrates a video camera, which includes a main body 2601, a display portion 2602, a housing 2603, an external connection port 2604, a remote control reception portion 2605, an image receiving portion 2606, a battery 2607, an audio input portion 2608, operation keys 2609, and an eyepiece. Part 2610 and the like. As shown in the embodiment, a video camera can be manufactured by using a semiconductor device with high electrical characteristics obtained by laser light irradiation for the display portion 2602 and other circuits.

図15(H)は携帯電話機であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。実施例に示したように、レーザー光を照射して得られた電気的特性の高い半導体装置を表示部2703やその他回路などに用いることによって、携帯電話機を作製することができる。   FIG. 15H illustrates a cellular phone, which includes a main body 2701, a housing 2702, a display portion 2703, an audio input portion 2704, an audio output portion 2705, operation keys 2706, an external connection port 2707, an antenna 2708, and the like. As shown in the embodiment, a mobile phone can be manufactured by using a semiconductor device with high electrical characteristics obtained by laser light irradiation for the display portion 2703, other circuits, or the like.

なお、上述した電子機器の他に、フロント型若しくはリア型のプロジェクターに用いることも可能である。   In addition to the electronic devices described above, the projector can be used for a front or rear projector.

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器や集積回路に用いることが可能である。   As described above, the applicable range of the present invention is so wide that the present invention can be used for electronic devices and integrated circuits in various fields.

本発明を実施するための最良の形態を示す図。The figure which shows the best form for implementing this invention. 本発明の実施例1を示す図。The figure which shows Example 1 of this invention. 反射膜の反射率を示す図。The figure which shows the reflectance of a reflecting film. 本発明の実施例1を示す図。The figure which shows Example 1 of this invention. 本発明の実施例1を示す図。The figure which shows Example 1 of this invention. 本発明の実施例2を示す図。The figure which shows Example 2 of this invention. 本発明の実施例3を示す図。The figure which shows Example 3 of this invention. 本発明の実施例5を示す図。The figure which shows Example 5 of this invention. 本発明の実施例6を示す図。The figure which shows Example 6 of this invention. 本発明の実施例6を示す図。The figure which shows Example 6 of this invention. 本発明の実施例4を示す図。The figure which shows Example 4 of this invention. 本発明の実施例4を示す図。The figure which shows Example 4 of this invention. 本発明の実施例8を示す図。The figure which shows Example 8 of this invention. 本発明の実施例9を示す図。The figure which shows Example 9 of this invention. 本発明の実施例10を示す図。The figure which shows Example 10 of this invention. 反射膜の構成の例を示す図。The figure which shows the example of a structure of a reflecting film.

符号の説明Explanation of symbols

101 絶縁基板
102 下地膜
103 非晶質半導体膜
104 反射膜
105 結晶性半導体膜
110 半導体膜が反射膜で覆われている領域
111 半導体膜が露出された領域
DESCRIPTION OF SYMBOLS 101 Insulating substrate 102 Base film 103 Amorphous semiconductor film 104 Reflective film 105 Crystalline semiconductor film 110 The area | region where the semiconductor film is covered with the reflective film 111 The area | region where the semiconductor film was exposed

Claims (14)

絶縁基板上に半導体膜を形成し、
前記半導体膜の一部の上に絶縁膜でなる反射膜を形成し、
前記反射膜をマスクとしてレーザー光を照射することにより、露出された前記半導体膜を結晶化することを特徴とする半導体装置の作製方法。
Forming a semiconductor film on an insulating substrate;
Forming a reflective film made of an insulating film on a part of the semiconductor film;
A method for manufacturing a semiconductor device, wherein the exposed semiconductor film is crystallized by irradiating laser light with the reflective film as a mask.
絶縁基板上に半導体膜を形成し、
前記半導体膜上に絶縁膜でなる反射膜を形成し、
前記反射膜をパターニングして前記半導体膜の一部を露出させ、
前記パターニングされた反射膜をマスクとしてレーザー光を照射することにより、前記露出された半導体膜を結晶化することを特徴とする半導体装置の作製方法。
Forming a semiconductor film on an insulating substrate;
Forming a reflective film made of an insulating film on the semiconductor film;
Patterning the reflective film to expose a portion of the semiconductor film;
A method for manufacturing a semiconductor device, wherein the exposed semiconductor film is crystallized by irradiating a laser beam with the patterned reflective film as a mask.
絶縁基板上に下地膜を形成し、
前記下地膜上に半導体膜を形成し、
前記半導体膜上に絶縁膜でなる反射膜を形成し、
前記反射膜をパターニングして前記半導体膜の一部を露出させ、
前記パターニングされた反射膜をマスクとしてレーザー光を照射することにより、前記露出された半導体膜を結晶化し、
前記パターニングされた反射膜を除去し、
前記半導体膜の一部をパターニングし、
前記パターニングされた半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記結晶化された半導体膜を薄膜トランジスタのチャネル形成領域に用いることを特徴とする半導体装置の作製方法。
Forming a base film on an insulating substrate;
Forming a semiconductor film on the base film;
Forming a reflective film made of an insulating film on the semiconductor film;
Patterning the reflective film to expose a portion of the semiconductor film;
By irradiating a laser beam using the patterned reflective film as a mask, the exposed semiconductor film is crystallized,
Removing the patterned reflective film;
Patterning a portion of the semiconductor film;
Forming a gate insulating film on the patterned semiconductor film;
Forming a gate electrode on the gate insulating film;
A method for manufacturing a semiconductor device, wherein the crystallized semiconductor film is used for a channel formation region of a thin film transistor.
絶縁基板上に下地膜を形成し、
前記下地膜上に半導体膜を形成し、
前記半導体膜に第1のレーザー光を照射し、
前記第1のレーザー光が照射された半導体膜上に絶縁膜でなる反射膜を形成し、
前記反射膜をパターニングして前記半導体膜の一部を露出させ、
前記パターニングされた反射膜をマスクとして第2のレーザー光を照射することにより、前記露出された半導体膜を結晶化することを特徴とする半導体装置の作製方法。
Forming a base film on an insulating substrate;
Forming a semiconductor film on the base film;
Irradiating the semiconductor film with a first laser beam;
A reflective film made of an insulating film is formed on the semiconductor film irradiated with the first laser beam,
Patterning the reflective film to expose a portion of the semiconductor film;
A method for manufacturing a semiconductor device, wherein the exposed semiconductor film is crystallized by irradiating a second laser beam using the patterned reflective film as a mask.
絶縁基板上に下地膜を形成し、
前記下地膜上に半導体膜を形成し、
前記半導体膜に第1のレーザー光を照射して結晶性半導体膜を形成し、
前記結晶性半導体膜上に絶縁膜でなる反射膜を形成し、
前記反射膜をパターニングして前記結晶性半導体膜の一部を露出させ、
前記パターニングされた反射膜をマスクとして第2のレーザー光を照射することにより、前記結晶性半導体膜の配向性を維持しつつ、前記露出された半導体膜の結晶性を向上させることを特徴とする半導体装置の作製方法。
Forming a base film on an insulating substrate;
Forming a semiconductor film on the base film;
Irradiating the semiconductor film with a first laser beam to form a crystalline semiconductor film;
Forming a reflective film made of an insulating film on the crystalline semiconductor film;
Patterning the reflective film to expose a portion of the crystalline semiconductor film;
Irradiation with a second laser beam using the patterned reflective film as a mask improves the crystallinity of the exposed semiconductor film while maintaining the orientation of the crystalline semiconductor film. A method for manufacturing a semiconductor device.
請求項4または5において、前記反射膜の下に設けられた半導体膜は、前記第2のレーザー光の照射によって溶融しないことを特徴とする半導体装置の作製方法。   6. The method for manufacturing a semiconductor device according to claim 4, wherein the semiconductor film provided under the reflective film is not melted by irradiation with the second laser light. 請求項4乃至6のいずれか一において、前記反射膜は、前記第2のレーザー光を反射することを特徴とする半導体装置の作製方法。   7. The method for manufacturing a semiconductor device according to claim 4, wherein the reflective film reflects the second laser beam. 請求項2乃至7のいずれか一において、前記反射膜のパターニングを、ドライエッチングによって行うことを特徴とする半導体装置の作製方法。   8. The method for manufacturing a semiconductor device according to claim 2, wherein the reflective film is patterned by dry etching. 請求項2乃至8のいずれか一において、前記パターニングされた反射膜の除去を、ウエットエッチングによって行うことを特徴とする半導体装置の作製方法。   9. The method for manufacturing a semiconductor device according to claim 2, wherein the patterned reflective film is removed by wet etching. 請求項2乃至9のいずれか一において、前記半導体膜は、前記パターニングされた反射膜の下に設けられた半導体膜の領域から前記露出された半導体膜の領域の方向に向けて横方向に結晶成長していることを特徴とする半導体装置の作製方法。   10. The semiconductor film according to claim 2, wherein the semiconductor film is laterally crystallized from a region of the semiconductor film provided under the patterned reflective film toward a direction of the exposed semiconductor film region. A method for manufacturing a semiconductor device, characterized by growing. 請求項10において、薄膜トランジスタのチャネル形成領域におけるキャリアの移動する方向と前記横方向に結晶成長している方向とが平行になるように薄膜トランジスタを形成することを特徴とする半導体装置の作製方法。   11. The method for manufacturing a semiconductor device according to claim 10, wherein the thin film transistor is formed so that a carrier moving direction in the channel formation region of the thin film transistor is parallel to the crystal growth direction in the lateral direction. 請求項1乃至11のいずれか一において、前記反射膜は、酸化珪素膜と、前記酸化珪素膜上に接して形成された窒化珪素膜と、からなることを特徴とする半導体装置の作製方法。   12. The method for manufacturing a semiconductor device according to claim 1, wherein the reflective film includes a silicon oxide film and a silicon nitride film formed in contact with the silicon oxide film. 請求項1乃至12のいずれか一において、前記半導体装置は、液晶表示装置、EL表示装置、集積回路のいずれか一であることを特徴とする半導体装置の作製方法。   13. The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is any one of a liquid crystal display device, an EL display device, and an integrated circuit. 請求項13において、前記半導体装置を、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置、コンピュータ、ゲーム機器、携帯情報端末、画像再生装置のいずれか一に用いることを特徴とする半導体装置の作製方法。
14. The semiconductor device according to claim 13, wherein the semiconductor device is used for any one of a video camera, a digital camera, a navigation system, an audio playback device, a computer, a game machine, a portable information terminal, and an image playback device. Method.
JP2005172733A 2004-06-14 2005-06-13 Method for manufacturing semiconductor device Expired - Fee Related JP4986415B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005172733A JP4986415B2 (en) 2004-06-14 2005-06-13 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004176220 2004-06-14
JP2004176220 2004-06-14
JP2005172733A JP4986415B2 (en) 2004-06-14 2005-06-13 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2006032924A true JP2006032924A (en) 2006-02-02
JP4986415B2 JP4986415B2 (en) 2012-07-25

Family

ID=35898840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005172733A Expired - Fee Related JP4986415B2 (en) 2004-06-14 2005-06-13 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4986415B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181971A (en) * 2008-01-29 2009-08-13 Hitachi Ltd Non-volatile memory device and method of manufacturing the same
JP2011151382A (en) * 2009-12-21 2011-08-04 Semiconductor Energy Lab Co Ltd Thin-film transistor, and method of manufacturing the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62206816A (en) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol Manufacture of semiconductor crystal layer
JPH06140321A (en) * 1992-10-23 1994-05-20 Casio Comput Co Ltd Method of crystallizing of semiconductor film
JP2001196600A (en) * 2000-11-15 2001-07-19 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method therefor
JP2001309068A (en) * 2000-04-25 2001-11-02 Yazaki Corp Data transmitter-receiver in concentrated monitoring system
JP2002057344A (en) * 2000-08-14 2002-02-22 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2003257859A (en) * 2001-09-25 2003-09-12 Sharp Corp Crystalline semiconductor film and method for forming the same, and semiconductor device and method for producing the same
JP2003257857A (en) * 2002-03-01 2003-09-12 Matsushita Electric Ind Co Ltd Method of forming polycrystalline silicon thin-film and method of manufacturing thin-film transistor
JP2003289046A (en) * 1995-12-14 2003-10-10 Seiko Epson Corp Semiconductor, method for manufacturing semiconductor, display and electronic apparatus
JP2003309068A (en) * 2002-04-12 2003-10-31 Sharp Corp Semiconductor film and forming method therefor, and semiconductor device and manufacturing method therefor
JP2004134523A (en) * 2002-10-09 2004-04-30 Sharp Corp Semiconductor device and method of manufacturing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62206816A (en) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol Manufacture of semiconductor crystal layer
JPH06140321A (en) * 1992-10-23 1994-05-20 Casio Comput Co Ltd Method of crystallizing of semiconductor film
JP2003289046A (en) * 1995-12-14 2003-10-10 Seiko Epson Corp Semiconductor, method for manufacturing semiconductor, display and electronic apparatus
JP2001309068A (en) * 2000-04-25 2001-11-02 Yazaki Corp Data transmitter-receiver in concentrated monitoring system
JP2002057344A (en) * 2000-08-14 2002-02-22 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2001196600A (en) * 2000-11-15 2001-07-19 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method therefor
JP2003257859A (en) * 2001-09-25 2003-09-12 Sharp Corp Crystalline semiconductor film and method for forming the same, and semiconductor device and method for producing the same
JP2003257857A (en) * 2002-03-01 2003-09-12 Matsushita Electric Ind Co Ltd Method of forming polycrystalline silicon thin-film and method of manufacturing thin-film transistor
JP2003309068A (en) * 2002-04-12 2003-10-31 Sharp Corp Semiconductor film and forming method therefor, and semiconductor device and manufacturing method therefor
JP2004134523A (en) * 2002-10-09 2004-04-30 Sharp Corp Semiconductor device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181971A (en) * 2008-01-29 2009-08-13 Hitachi Ltd Non-volatile memory device and method of manufacturing the same
JP2011151382A (en) * 2009-12-21 2011-08-04 Semiconductor Energy Lab Co Ltd Thin-film transistor, and method of manufacturing the same

Also Published As

Publication number Publication date
JP4986415B2 (en) 2012-07-25

Similar Documents

Publication Publication Date Title
TWI517378B (en) Semiconductor device and manufacturing method thereof
JP6012812B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
US7696031B2 (en) Method for manufacturing semiconductor device
KR100803231B1 (en) Semiconductor device and manufacturing method thereof
JP4101511B2 (en) Light emitting device and manufacturing method thereof
JP4731970B2 (en) Light emitting device and manufacturing method thereof
CN1729719B (en) Display unit and method of fabricating display unit
US6770518B2 (en) Method for manufacturing a semiconductor device
JP5354940B2 (en) Method for manufacturing semiconductor device
JP4656986B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP5235076B2 (en) Color filter manufacturing method
KR20030089447A (en) Light emitting device and method for manufacturing the same
US7439111B2 (en) Semiconductor device and manufacturing method thereof
US7459379B2 (en) Method for manufacturing semiconductor device
JP2003152086A (en) Semiconductor device
JP4391126B2 (en) Method for manufacturing light emitting device
JP5008288B2 (en) Method for manufacturing semiconductor device
JP4754795B2 (en) Display device and method for manufacturing display device
JP4986415B2 (en) Method for manufacturing semiconductor device
JP4583797B2 (en) Method for manufacturing semiconductor device
JP4827305B2 (en) Method for manufacturing semiconductor device
JP4628032B2 (en) Semiconductor device and manufacturing method thereof
JP4907063B2 (en) Method for manufacturing semiconductor device
JP4683898B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees