JP2006032411A - Inscribed conductivity region compound for silicon carbide semiconductor device and manufacturing method thereof - Google Patents
Inscribed conductivity region compound for silicon carbide semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2006032411A JP2006032411A JP2004204758A JP2004204758A JP2006032411A JP 2006032411 A JP2006032411 A JP 2006032411A JP 2004204758 A JP2004204758 A JP 2004204758A JP 2004204758 A JP2004204758 A JP 2004204758A JP 2006032411 A JP2006032411 A JP 2006032411A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- conductive region
- region
- mask
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、炭化珪素半導体装置の内接伝導領域複合体およびその製造方法に係る。 The present invention relates to an inscribed conductive region composite of a silicon carbide semiconductor device and a method for manufacturing the same.
半導体炭化珪素(SiC)は、pn接合の形成が可能で、珪素(Si)や砒化ガリウム(GaAs)等の他の半導体材料に比べて、禁制帯幅Egが広く、3C−SiCで2.23eV、6H−SiCで2.93eV、4H−SiCで3.26eV程度の値が報告されている。また、SiCは、熱的、化学的、機械的に安定で、耐放射線性にも優れているので、発光素子や高周波デバイスは勿論のこと、高温、大電力、放射線照射等の過酷な条件で高い信頼性と安定性を示す電力用半導体装置(パワーデバイス)として様々な産業分野での適用が期待されている。 Semiconductor silicon carbide (SiC) can form a pn junction, and has a wider forbidden band Eg than other semiconductor materials such as silicon (Si) and gallium arsenide (GaAs), and is 2.23 eV in 3C-SiC. A value of about 2.93 eV for 6H-SiC and about 3.26 eV for 4H-SiC has been reported. In addition, SiC is thermally, chemically and mechanically stable and has excellent radiation resistance, so it can be used not only for light-emitting elements and high-frequency devices, but also in harsh conditions such as high temperature, high power, and radiation irradiation. Application in various industrial fields is expected as a power semiconductor device (power device) exhibiting high reliability and stability.
Si半導体装置と同様に、SiC半導体装置でも、導電型、不純物種、不純物濃度、深さの異なる2つ以上の伝導領域から構成される複合体(伝導領域複合体と略称する)が重要な構成要素である。このような重要な伝導領域複合体のひとつに第1伝導領域が第2伝導領域に平面的に包囲されるか、あるいは、挟持される伝導領域複合体がある。このような伝導領域複合体を「内接伝導領域複合体」あるいは単に「伝導複合体」と称することにする。なお、「AがBに挟持される」とは、AがBに挟まれた形で存在することを意味する。この場合に、Bは単連結であっても複数部分に分かれていてもよい。 Similar to Si semiconductor devices, in SiC semiconductor devices, a composite composed of two or more conductive regions having different conductivity types, impurity species, impurity concentrations, and depths (abbreviated as a conductive region composite) is important. Is an element. One such conductive region composite is a conductive region composite in which the first conductive region is planarly surrounded or sandwiched by the second conductive region. Such a conduction region composite is referred to as “inscribed conduction region composite” or simply “conduction composite”. Note that “A is sandwiched between B” means that A is present between B. In this case, B may be a single connection or may be divided into a plurality of parts.
このような内接伝導領域複合体の典型例として、縦型パワーMOSFETのn+ソース領域とp+べースコンタクト領域の構造を挙げることができる(nやpに付されている“+”の表記は高不純物濃度または高キャリア濃度を意味し、以下も同様である)。その具体的例は下記非特許文献1に記載されている。
As a typical example of such an inscribed conduction region composite, the structure of an n + source region and a p + base contact region of a vertical power MOSFET can be cited (the notation “+” attached to n and p is high). Meaning impurity concentration or high carrier concentration, and so on). Specific examples thereof are described in Non-Patent
上記の内接伝導領域複合体を製造する場合に、半導体基板の表面にイオン注入用の第1マスクを形成し、この第1マスクの開口部を通して前記基板への選択イオン注入を行って前記第1(または第2)伝導領域を形成し、前記基板の表面にイオン注入用の第2マスクを形成し、この第2マスクの開口部を通して前記基板への選択イオン注入を行って前記第2(または第1)伝導領域を形成し、前記第1伝導領域にイオン注入された不純物および前記第2伝導領域にイオン注入された不純物を活性化させる。 In manufacturing the above inscribed conductive region composite, a first mask for ion implantation is formed on the surface of the semiconductor substrate, and selective ion implantation is performed on the substrate through the opening of the first mask. 1 (or second) conductive region is formed, a second mask for ion implantation is formed on the surface of the substrate, and selective ion implantation is performed on the substrate through the opening of the second mask to perform the second ( Alternatively, a first) conductive region is formed, and the impurity ion-implanted into the first conductive region and the impurity ion-implanted into the second conductive region are activated.
従来技術においては、前記第1マスクの形成および前記第2マスクの形成において、互いに独立したフォトリソグラフィ工程が使われている。そこで、第1マスクおよび第2マスクを形成する際、機械的、人為的要因によって、上記2つのフォトリソグラフィ工程における位置合わせにそれぞれ誤差が生じるため、第1伝導領域の位置と第2伝導領域の位置とが相対的にずれ、第1伝導領域と第2伝導領域との間には共通部分と間隙とが生じ、その結果として、(1)第1伝導領域と第2伝導領域の有効面積がともに減少する、(2)複合体の電気特性に非対称性が現われ、意図した電気特性が得られない、(3)所望の有効面積を確保するためには、第1伝導領域と第2伝導領域の設計面積を合わせ誤差の分だけ大きく設計しなくてはならない、という問題があった。 In the prior art, independent photolithography processes are used in forming the first mask and the second mask. Therefore, when the first mask and the second mask are formed, errors occur in the alignment in the two photolithography processes due to mechanical and artificial factors. Therefore, the positions of the first conductive region and the second conductive region are different. The position is relatively shifted, and a common portion and a gap are formed between the first conduction region and the second conduction region. As a result, (1) the effective area of the first conduction region and the second conduction region is increased. (2) Asymmetry appears in the electrical properties of the composite and the intended electrical properties cannot be obtained. (3) To secure a desired effective area, the first conductive region and the second conductive region There is a problem that the design area must be designed to be larger by the error.
本発明は、このような従来の内接伝導領域複合体およびその製造方法における上記問題に鑑みてなされたものであり、本発明が解決しようとする課題は、第1伝導領域と第2伝導領域との重なりによる両領域の有効面積の減少と複合体の電気特性における非対称性の出現とを排除した、炭化珪素半導体装置の内接伝導領域複合体およびその製造方法を提供することである。 The present invention has been made in view of the above problems in such a conventional inscribed conductive region composite and a method for manufacturing the same, and the problem to be solved by the present invention is the first conductive region and the second conductive region. An inscribed conductive region composite of a silicon carbide semiconductor device and a method of manufacturing the same are provided, which eliminates the reduction of the effective area of both regions due to the overlap with each other and the appearance of asymmetry in the electrical characteristics of the composite.
半導体炭化珪素基板への選択イオン注入によって第1伝導領域を形成し、前記第1伝導領域に密接し該領域を包囲するか挟持するように、前記基板への選択イオン注入によって第2伝導領域を形成してなる、炭化珪素半導体装置の内接伝導領域複合体であって、前記第1伝導領域と前記第2伝導領域との間には共通部分も間隙も無い、炭化珪素半導体装置の内接伝導領域複合体を構成する。 A first conduction region is formed by selective ion implantation into a semiconductor silicon carbide substrate, and a second conduction region is formed by selective ion implantation into the substrate so as to be in close contact with and surround or sandwich the region. An inscribed conductive region composite of a silicon carbide semiconductor device, wherein the inscribed conductive region complex of the silicon carbide semiconductor device has no common part and no gap between the first conductive region and the second conductive region. A conductive region composite is constructed.
本発明の実施によって、第1伝導領域と第2伝導領域との重なりによる両領域の有効面積の減少と複合体の電気特性における非対称性の出現とを排除した、炭化珪素半導体装置の内接伝導領域複合体およびその製造方法を提供することが可能となる。 Implementation of the present invention eliminates the reduction in effective area of both regions due to the overlap between the first conduction region and the second conduction region and the appearance of asymmetry in the electrical characteristics of the composite. It becomes possible to provide a region complex and a method for producing the same.
つぎに、図面を参照して、本発明の実施の形態を説明する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。 Next, an embodiment of the present invention will be described with reference to the drawings. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Accordingly, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
図1(1)〜(4)は、本発明に係る様々なSiC半導体装置で望まれる上記内接伝導領域複合体の理想的平面構造である。図中、1は、半導体炭化珪素基板である、所望の伝導型のSiC基板、2はSiC基板1の表面の微小域に選択イオン注入で形成された第1伝導領域、3a、3bはこの第1伝導領域を包囲(図1(1)〜(3))するか挟持(図1(4))し、かつ近接するように選択イオン注入で設けられた第2伝導領域である。ここで第2伝導領域3a、3bは同時に形成されたものである。
FIGS. 1 (1) to 1 (4) are ideal planar structures of the inscribed conductive region composites desired in various SiC semiconductor devices according to the present invention. In the figure, 1 is a SiC substrate of a desired conductivity type, which is a semiconductor silicon carbide substrate, 2 is a first conduction region formed by selective ion implantation in a minute region of the surface of the
第1伝導領域2と第2伝導領域3a、3bとは、少なくとも、導電型(p型、n型の区別)、イオン注入された不純物種、不純物濃度、不純物注入深さのいずれかが異なっているとし、さらに、第1伝導領域は、第2伝導領域を形成する際のイオン注入を被らず、同様に、第2伝導領域も第1伝導領域を形成する際のイオン注入を受けずに形成されているものとする。
The first
図2は、図1に示したSiC半導体装置を線分AAで切断したときの理想的断面構造を模式図的に示している。図中、L2は第1伝導領域2の幅、L3aとL3bは第2伝導領域3a、3bの左片と右片の幅である。L3aとL3bはおなじ大きさを求められる場合が多いが、必ずしもそうとは限らない。
FIG. 2 schematically shows an ideal cross-sectional structure when the SiC semiconductor device shown in FIG. 1 is cut along a line AA. In the figure, L 2 is the first
従来技術においては、それぞれ独立した位置決めに基づく第1伝導領域2の形成と第2伝導領域3a、3bの形成とを行っているので、第1伝導領域2と第2伝導領域3a、3bとの相互位置関係は、図1および2に示したように理想的なものとはならず、両領域の間に重なりと間隙が生じ、すでに説明した問題(1)〜(3)が生じる。
In the prior art, since the first
これに対して、本発明においては、以下に説明する内接伝導領域複合体の製造方法によって、図1および2に示したように理想的な相対位置関係を有する内接伝導領域複合体を製造し、提供することができる。 On the other hand, in the present invention, an inscribed conductive region composite having an ideal relative positional relationship as shown in FIGS. 1 and 2 is manufactured by a method for manufacturing the inscribed conductive region composite described below. And can be provided.
(第1の実施形態)
本発明の第1の実施形態を、図3〜図4に示す工程断面図を参照しながら説明する。
(First embodiment)
A first embodiment of the present invention will be described with reference to process cross-sectional views shown in FIGS.
ここでは、SiC基板1を4H−SiC基板、第1伝導領域2を高不純物濃度のp+領域、第2伝導領域3a、3bを高不純物濃度のn+領域として、具体的製造条件を挙げて説明することにする。
Here, the
(1A)まず、厚さ約1.5μmのSiO2膜を、化学的気相成長(CVD)法で4H−SiC基板1の表面全面に堆積し、p+領域(第1伝導領域2)形成予定領域の上に堆積したSiO2膜を周知のフォトリソグラフィ法と反応性イオン・エッチング技術(RIE)で選択的に除去し、図3(a)に示すように、その領域に開口部を有する、イオン注入用の第1マスクである、第1イオン注入マスク20を形成する。
(1A) First, a SiO 2 film having a thickness of about 1.5 μm is deposited on the entire surface of the 4H—
(1B)つづいて、第1イオン注入マスク20およびその開口部におけるSiC基板1の全表面に、再びCVD法で薄いSiO2膜からなる第1イオン注入スルー膜(非常に薄いため表示を省略)を堆積する。後述のAl+(アルミニウムイオン)の注入条件では、第1イオン注入スルー膜の厚みは15〜25nmである。
(1B) Subsequently, a first ion implantation through film made of a thin SiO 2 film by CVD again on the entire surface of the
第1イオン注入スルー膜を堆積した後、SiC基板1全面にp型不純物イオンAl+をSiCの結晶性を損なわないようにイオン注入し、図3(b)に示すように、第1イオン注入マスク20の開口部に、Alイオン注入層(第1イオン注入層21)を形成する。このイオン注入は、加熱したSiC基板1に、加速エネルギーとドーズ量を変えながら多段に注入することが好ましい。例えば、Al+を、SiC基板1に多段イオン注入する場合の条件の一例を示すと:
◎p+領域(=第1伝導領域)イオン注入条件
イオン種Al+
注入温度750℃
加速条件 30keV 1.0×1015/cm2
50keV 1.0×1015/cm2
70keV 2.0×1015/cm2
100keV 3.0×1015/cm2
となる。
After the first ion-implanted through film is deposited, p-type impurity ions Al + are ion-implanted on the entire surface of the
◎ p + region (= first conduction region) ion implantation condition ion species Al +
Injection temperature 750 ° C
50 keV 1.0 × 10 15 / cm 2
70 keV 2.0 × 10 15 / cm 2
100 keV 3.0 × 10 15 / cm 2
It becomes.
(1C)上記Alイオン注入が終了したところで、SiC基板1を十分に洗浄し、乾燥させる。その後、後述する第1イオン注入マスク20の再エッチング(RIE)において十分な耐性を有する、イオン注入用の第2マスクのマスク材である、第2イオン注入マスク材22、たとえば、多結晶シリコンを基板表面全面に等角写像的に厚く成膜すると、図3(c)のような、第1イオン注入マスク20の開口部が第1イオン注入マスク材22で完全に埋設された構造になる。このような目的に適した他の材料としては減圧CVD法やプラズマCVD法で成膜したSi3N4膜を挙げることができる。
(1C) When the Al ion implantation is completed, the
(1D)つづいて、プラズマエッチング装置で、基板1の表面に堆積した第1イオン注入マスク材22のエッチバックを行い、第1イオン注入マスク(SiO2)20が露出したところで、エッチングを終了する。第2イオン注入マスク材22が多結晶シリコンである場合のエッチャントガスとしては、CF4+O2(4%)混合ガスを用いることができる。図3(d)に示すように、第1イオン注入マスク20の開口部に第2イオン注入マスク材22が充填され、それが、第1イオン注入マスク20および第1イオン注入層21に精密に自已整合した、イオン注入用の第2マスクの構成要素である第2イオン注入マスク23となっている。
(1D) Subsequently, the first ion
上では、第2イオン注入マスク材(多結晶シリコン)22をエッチバックするのにプラズマエッチングを用いたが、このほかに、化学的機械的研磨法(CMP)を用いてエッチバックし、図3(d)と同様の構造を形成してもよい。この多結晶シリコンのCMPには少量のKOHを添加した有機アミン系の溶液に砥粒として1%以下のアルミナ粒子を懸濁したスラリーを用いると良好な結果が得られる。 In the above, plasma etching is used to etch back the second ion implantation mask material (polycrystalline silicon) 22, but in addition to this, etching back is performed using chemical mechanical polishing (CMP). A structure similar to (d) may be formed. In this polycrystalline silicon CMP, good results can be obtained by using a slurry in which 1% or less of alumina particles are suspended as abrasive grains in an organic amine solution to which a small amount of KOH is added.
(1E)第2イオン注入マスク23が形成されたところで、フォトリソグラフィによって図4(e)に示すようなフォトレジストマスク24を形成する。フォトレジストマスク24は、n+領域(すなわち第2伝導領域3a、3b)が形成される予定の領域の全てと第2イオン注入マスク23の領域の全てまたは大半を晒すように定義している。
(1E) When the second
(1F)つぎに、フォトレジストマスク24をマスクとして、基板1表面の第1イオン注入マスク(SiO2)20の再RIEを行う。このとき、第2イオン注入マスク(多結晶シリコン)23がエッチングされないエッチャントガスを使用することが肝要である。もし、第2イオン注入マスク23が多結晶シリコンである場合には、CF4+H2混合ガス系のエッチャントガスを使用するとよい。エッチングが終了したら、フォトレジストマスク24を灰化する。基板1は図4(f)の構造になる。ここで、25は第1イオン注入マスク20のマスク材であるSiO2を素材として形成され、イオン注入用の第2マスクの構成要素となる第3イオン注入マスクである。
(1F) Next, using the photoresist mask 24 as a mask, re-RIE of the first ion implantation mask (SiO 2 ) 20 on the surface of the
(1G)つぎに、基板表面全面に厚みが20〜30nmのSiO2からなる第2イオン注入スルー膜(非表示)をCVD法で堆積したのち、基板1表面に向けてn型の不純物P(リン)を選択イオン注入すると、第2イオン注入領層26が形成される(図4(g))。この時使用されるイオン注入用の第2マスクは、図4(f)、(g)から明らかなように、第2イオン注入マスク(多結晶シリコン)23と第3イオン注入マスク(SiO2)25の両方から構成される。 (1G) Next, after depositing a second ion-implanted through film (not shown) made of SiO 2 having a thickness of 20 to 30 nm on the entire surface of the substrate by the CVD method, an n-type impurity P ( When phosphorus is selectively ion-implanted, a second ion-implanted region layer 26 is formed (FIG. 4G). As is apparent from FIGS. 4F and 4G, the second mask for ion implantation used at this time is a second ion implantation mask (polycrystalline silicon) 23 and a third ion implantation mask (SiO 2 ). 25.
このP+イオンの注入は、加熱したSiC基板1に、加速エネルギーとドーズ量を変えながら多段に注入することが好ましい。以下は注入条件の一例である。◎n+領域(=第2伝導領域)イオン注入条件
イオン種P+(リン)
注入温度500℃
加速条件 40keV 5.0×1014/cm2
70keV 6.0×1014/cm2
100keV 1.0×1015/cm2
160keV 2.0×1015/cm2。
This P + ion implantation is preferably performed in multiple stages while changing the acceleration energy and the dose amount to the
Injection temperature 500 ° C
Acceleration conditions 40 keV 5.0 × 10 14 / cm 2
70 keV 6.0 × 10 14 / cm 2
100 keV 1.0 × 10 15 / cm 2
160 keV 2.0 × 10 15 / cm 2 .
(1H)第2イオン注入が終了したところで、基板1をフッ酸と硝酸の混合溶液に浸漬して、基板表面からイオン注入マスク(23と25)と第2イオン注入スルー膜を完全に除去する。そして、乾燥してから、基板1を常圧Ar雰囲気で1700℃、1分の急速加熱処理を行うと、イオン注入された不純物であるAlとPが活性化されて、Alイオン注入層(第1イオン注入層22)はp+領域(第1伝導領域2)に、Pイオン注入層(第2イオン注入層26)はn+領域(第2伝導領域3a、3b)となり、図2に示した所望のpn領域構造体が完成する。
(1H) When the second ion implantation is completed, the
以上の構造および製造方法の詳細な説明から明らかなように、本発明に係る内接伝導領域複合体においては、第1伝導領域2へのイオン注入と第2伝導領域3a、3bへのイオン注入とが重ならず、しかも、間隙も空けずに行われ、その結果として、第1伝導領域2と第2伝導領域3a、3bとは、共通部分を持たず、間隙をも持たないようになる。また、第1伝導領域2と第2伝導領域3a、3bとが不純物種において相違している場合には、第1伝導領域2は第2伝導領域3a、3bのイオン注入不純物を含まず、第2伝導領域3a、3bは第1伝導領域2のイオン注入不純物を含まない。
As is clear from the detailed description of the structure and the manufacturing method described above, in the inscribed conduction region composite according to the present invention, ion implantation into the
本実施形態において製造された、本発明に係る炭化珪素半導体装置の内接伝導領域複合体であるpn領域構造体においては、前述の従来技術の問題が解決されている。すなわち、第1伝導領域2と第2伝導領域3a、3bとは、共通部分を持っていないので、第1伝導領域と第2伝導領域とが重なることによって、それぞれが正常に動作する面積(有効面積)が減少するという問題、すなわち、前述の従来技術の問題(1)が解決される。これと同様の理由で、所望の有効面積を確保するためには、第1伝導領域と第2伝導領域の設計面積を合わせ誤差の分だけ大きく設計しなくてはならない、という従来技術の問題(3)も解決される。さらに、2つの領域が設計通りに形成されているので、構造の非対称性によって電気特性に非対称性が表れて意図した電気特性が得られない、という従来技術の問題(2)も解決される。
In the pn region structure which is the inscribed conduction region composite body of the silicon carbide semiconductor device according to the present invention manufactured in the present embodiment, the above-described problems of the conventional technology are solved. That is, since the
(第2の実施形態)
本発明の第2の実施形態は、上記第1の実施形態と同様に、上記従来の内接伝導領域複合体の問題(1)〜(3)をすべて解決できる極めて有用な技術である。
(Second Embodiment)
The second embodiment of the present invention is a very useful technique that can solve all the problems (1) to (3) of the conventional inscribed conductive region composite as in the first embodiment.
以下、図5〜図6に示す工程断面図を参照しながら、本発明に係る内接伝導領
域複合体であるpn領域構造体の製造方法を説明する。ここでは、SiC基板を4H−SiC基板、第1伝導領域2を高不純物濃度のp+領域、第2伝導領域を高不純物濃度のn+領域として、具体的製造条件を挙げて説明することにする。
Hereinafter, the manufacturing method of the pn region structure which is the inscribed conductive region composite according to the present invention will be described with reference to the process cross-sectional views shown in FIGS. Here, the SiC substrate is a 4H-SiC substrate, the first
(2A)まず、厚さ約1.5μmのSiO2膜を、化学的気相成長(CVD)法で4H−SiC基板1の表面全面に堆積し、n+領域(第2伝導領域3a、3b)形成予定領域の上にあるSiO2膜を周知のフォトリソグラフィ法と反応性イオン・エッチング技術(RIE)で選択的に除去し、図5(a)に示すように、その領域に開口部を有する、イオン注入用の第1マスクである、第1イオン注入マスク30を形成する。
(2A) First, a SiO 2 film having a thickness of about 1.5 μm is deposited on the entire surface of the 4H—
(2B)つづいて、基板1の表面に再びCVD法で薄いSiO2膜からなるイオン注入スルー膜を堆積した後、基板1全面にn型不純物P(リン)イオンをSiCの結晶性を損なわないようにイオン注入し、図5(b)に示すように、第1イオン注入マスク30の開口部に、第1イオン注入層31を形成する。後述のP+(リンイオン)の注入条件では、このイオン注入スルー膜の厚みは20〜30nmである。なお、このイオン注入スルー膜は非常に薄いので、以下、図中には表示しない。
(2B) Subsequently, after depositing an ion-implanted through film made of a thin SiO 2 film on the surface of the
上記イオンの注入は、加熱した基板1に、加速エネルギーとドーズ量を変えながら多段に注入することが好ましい。以下は注入条件の一例である。
◎n+領域(=第2伝導領域)イオン注入条件
イオン種P+(リン)
注入温度500℃
加速条件 40keV 5.0×1014/cm2
70keV 6.0×1014/cm2
100keV 1.0×1015/cm2
160keV 2.0×1015/cm2。
The ion implantation is preferably performed in multiple stages on the
◎ n + region (= second conduction region) ion implantation condition ion species P + (phosphorus)
Injection temperature 500 ° C
Acceleration conditions 40 keV 5.0 × 10 14 / cm 2
70 keV 6.0 × 10 14 / cm 2
100 keV 1.0 × 10 15 / cm 2
160 keV 2.0 × 10 15 / cm 2 .
(2C)Pイオン注入が終了したところで、基板1を十分に洗浄し、乾燥させる。その後、イオン注入用のマスクのマスク材である第2イオン注入マスク材32を、基板1表面に、図5(c)に示すように、等角写像的に厚く成膜する。この第2イオン注入マスク材32は後述する第1イオン注入マスク30の再エッチング(RIE)を行う際に、エッチャントガスに対して十分な耐性を有する材料が選ばれる。たとえば、減圧CVDやプラズマCVDで堆積した多結晶シリコンやSi3N4などが該当するが、これに限定されるものではない。成膜が終了すると、図5(c)のように、第1イオン注入マスク30の開口部が第2イオン注入マスク材32で完全に埋設された構造になる。
(2C) When the P ion implantation is completed, the
(2D)つづいて、プラズマエッチング装置で基板1の表面に堆積した第2イオン注入マスク材32のエッチバックを行い、図5(d)に示すように、第1イオン注入マスク(SiO2)30が露出したところで、エッチングを終了する。第2イオン注入マスク材32が多結晶シリコンである場合のエッチャントガスとしては、CF4+O2(4%)混合ガスを用いることができる。図5(d)に示すように、第1イオン注入マスク30の開口部に第2イオン注入マスク材32が充填され、それが、第1イオン注入マスク30および第1イオン注入層31に精密に自已整合した、イオン注入用の第2マスクの構成要素である第2イオン注入マスク33となっている。
(2D) Subsequently, the second ion implantation mask material 32 deposited on the surface of the
上では、第2イオン注入マスク材32をエッチバックするのにプラズマエッチングを用いたが、このほかに化学的機械的研磨法(CMP)を用いてエッチバックして、図5(d)と同様の構造を形成してもよい。第2イオン注入マスク材32が多結晶シリコンである場合のCMPには、少量のKOHを添加した有機アミン系の溶液に砥粒として1%以下のアルミナ粒子を懸濁したスラリーを用いると良好な結果が得られる。 In the above, plasma etching is used to etch back the second ion implantation mask material 32, but in addition to this, etching back is performed using a chemical mechanical polishing method (CMP), as in FIG. 5D. The structure may be formed. For CMP when the second ion implantation mask material 32 is polycrystalline silicon, it is preferable to use a slurry in which 1% or less of alumina particles are suspended as abrasive grains in an organic amine-based solution to which a small amount of KOH is added. Results are obtained.
(2E)第2イオン注入マスク33が形成されたところで、フォトリソグラフィで図6(e)のような形状のフォトレジストマスク34を基板1の表面に形成する。図から判るように、フォトレジストマスク34は、p+領域(すなわち第1伝導領域2)となる領域の全てと第2イオン注入マスク33の領域の概ね半分を晒すように定義している。このフォトリソグラフィでは、フォトレジストマスク34の開口部端が第2イオン注入マスク33の上面の位置ならどこにあってもよく、またそのことが、後述するように、第1伝導領域の位置精度には影響を与えないので、精密な合わせを特に必要としない。
(2E) When the second
(2F)つぎに、RIEを行い、基板1表面の第1イオン注入マスク(SiO2)30の、第2イオン注入マスク33に挟持された部分を選択的に除去し、第3のイオン注入マスク(SiO2)35を形成する。このとき、表面が露出している第2イオン注入マスク(多結晶シリコン)33がエッチングされないエッチャントガスを使用することが重要なポイントである。もし、第2イオン注入マスク33が多結晶シリコンである場合にはCF4+H2混合ガス系のエッチャントガスを使用するとよい。エッチングが終了し、フォトレジストマスク34を灰化除去すると、基板1は図6(f)の構造になる。
(2F) Next, RIE is performed to selectively remove a portion of the first ion implantation mask (SiO 2 ) 30 on the surface of the
(2G)つぎに、基板表面全面に、厚みが15〜25nmのSiO2からなるイオン注入スルー膜をCVD法で堆積したのち、基板1表面に向けてp型の不純物Al(アルミニウム)をイオン注入すると、図6(g)に示したように、所望の位置に第2イオン注入層36が正確に形成される。この時使用されるイオン注入用の第2マスクは、第2イオン注入マスク(多結晶シリコン)33と第3のイオン注入マスク(SiO2)35とを構成要素とする。
(2G) Next, an ion-implanted through film made of SiO 2 having a thickness of 15 to 25 nm is deposited on the entire surface of the substrate by CVD, and then p-type impurity Al (aluminum) is ion-implanted toward the surface of the
このAl+のイオン注入は、加熱したSiC基板1に、加速エネルギーとドーズ量を変えながら多段に注入することが好ましい。注入条件の一例を挙げると:
◎p+領域(=第1伝導領域)イオン注入条件
イオン種Al+
注入温度750℃
加速条件 30keV 1.0×1015/cm2
50keV 1.0×1015/cm2
70keV 2.0×1015/cm2
100keV 3.0×1015/cm2
となる。
The ion implantation of Al + is preferably performed in multiple stages while changing the acceleration energy and the dose amount to the
◎ p + region (= first conduction region) ion implantation condition ion species Al +
Injection temperature 750 ° C
50 keV 1.0 × 10 15 / cm 2
70 keV 2.0 × 10 15 / cm 2
100 keV 3.0 × 10 15 / cm 2
It becomes.
(2H)第2イオン注入が終了したところで、基板1をフッ酸と硝酸の混合溶液に浸漬して、基板表面からイオン注入マスク33と35と第2イオン注入スルー膜を完全に除去する。水洗し、乾燥してから、基板1を常圧Ar雰囲気で1700℃、1分の急速加熱処理を行うと、イオン注入された不純物AlとPが活性化されて、第2イオン注入層36はp+領域(第1伝導領域2)に、第1イオン注入層31はn+領域(第2伝導領域3a、3b)となり、図2に示した所望のpn領域構造体が完成する。
(2H) When the second ion implantation is completed, the
以上の構造および製造方法の詳細な説明から明らかなように、本発明に係る内接伝導領域複合体においては、第1伝導領域2へのイオン注入と第2伝導領域3a、3bへのイオン注入とが重ならず、しかも、間隙も空けずに行われ、その結果として、第1伝導領域2と第2伝導領域3a、3bとは、共通部分を持たず、間隙をも持たないようになる。したがって、2つの領域が重なることによって、それぞれが正常に動作する面積(有効面積)が減少するという問題、すなわち、前述の従来技術の問題(1)が解決される。これと同様の理由で、所望の有効面積を確保するためには、第1伝導領域と第2伝導領域の設計面積を合わせ誤差の分だけ大きく設計しなくてはならない、という従来技術の問題(3)も解決される。さらに、2つの領域が設計通りに形成されているので、構造の非対称性によって電気特性に非対称性が表れて意図した電気特性が得られない、という従来技術の問題(2)も解決される。特に、本実施形態においては、フォトレジストマスク34の開口部端が第2イオン注入マスク33の上面の位置ならどこにあってもよく、その位置がイオン注入の範囲に影響を与えないので、フォトレジストマスク34の形成に精密な合わせを特に必要としない、という特徴もある。
As is clear from the detailed description of the structure and the manufacturing method described above, in the inscribed conduction region composite according to the present invention, ion implantation into the
1…SiC基板、2…第1伝導領域、3a、3b…第2伝導領域、20…第1イオン注入マスク、21…第1イオン注入層、22…第2イオン注入マスク材、23…第2イオン注入マスク、24…フォトレジストマスク、25…第3イオン注入マスク、26…第2イオン注入層、30…第1イオン注入マスク、31…第1イオン注入層、32…第2イオン注入マスク材、33…第2イオン注入マスク、34…フォトレジストマスク、35…第3イオン注入マスク、36…第2イオン注入層。
DESCRIPTION OF
Claims (5)
少なくとも、前記基板の表面にイオン注入用の第1マスクを形成する工程と、前記第1マスクの開口部を通して前記基板への選択イオン注入を行って前記第1伝導領域を形成する工程と、前記基板の表面に前記第1マスクに自己整合させてイオン注入用の第2マスクを形成する工程と、前記第2マスクの開口部を通して前記基板への選択イオン注入を行って前記第2伝導領域を形成する工程と、前記第1伝導領域にイオン注入された不純物および前記第2伝導領域にイオン注入された不純物を活性化させる工程とを有することを特徴とする炭化珪素半導体装置の内接伝導領域複合体の製造方法。 A first conductive region formed by selective ion implantation into a limited portion of the surface of the semiconductor silicon carbide substrate; and a surface of the substrate so as to be in close contact with the first conductive region and to surround or sandwich the region. Manufacturing method of inscribed conductive region composite of silicon carbide semiconductor device, manufacturing inscribed conductive region composite of silicon carbide semiconductor device, comprising second conductive region formed by selective ion implantation to limited portion Because
Forming at least a first mask for ion implantation on a surface of the substrate; performing selective ion implantation on the substrate through an opening of the first mask to form the first conductive region; and Forming a second mask for ion implantation in self-alignment with the first mask on the surface of the substrate; and performing selective ion implantation into the substrate through the opening of the second mask to form the second conductive region. And a step of activating the impurity ion-implanted into the first conductive region and the impurity ion-implanted into the second conductive region. A method for producing a composite.
少なくとも、前記基板の表面にイオン注入用の第1マスクを形成する工程と、前記第1マスクの開口部を通して前記基板への選択イオン注入を行って前記第2伝導領域を形成する工程と、前記基板の表面に前記第1マスクに自己整合させてイオン注入用の第2マスクを形成する工程と、前記第2マスクの開口部を通して前記基板への選択イオン注入を行って前記第1伝導領域を形成する工程と、前記第1伝導領域にイオン注入された不純物および前記第2伝導領域にイオン注入された不純物を活性化させる工程とを有することを特徴とする炭化珪素半導体装置の内接伝導領域複合体の製造方法。 A first conductive region formed by selective ion implantation into a limited portion of the surface of the semiconductor silicon carbide substrate and a surface of the substrate so as to be in close contact with the first conductive region and surround or sandwich the region; Manufacturing method of inscribed conductive region composite of silicon carbide semiconductor device, manufacturing inscribed conductive region composite of silicon carbide semiconductor device, comprising second conductive region formed by selective ion implantation into limited portion Because
At least a step of forming a first mask for ion implantation on the surface of the substrate; a step of performing selective ion implantation into the substrate through an opening of the first mask to form the second conductive region; Forming a second mask for ion implantation in self-alignment with the first mask on the surface of the substrate; and performing selective ion implantation into the substrate through an opening of the second mask to form the first conductive region. And a step of activating the impurity ion-implanted into the first conductive region and the impurity ion-implanted into the second conductive region. A method for producing a composite.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004204758A JP2006032411A (en) | 2004-07-12 | 2004-07-12 | Inscribed conductivity region compound for silicon carbide semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004204758A JP2006032411A (en) | 2004-07-12 | 2004-07-12 | Inscribed conductivity region compound for silicon carbide semiconductor device and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006032411A true JP2006032411A (en) | 2006-02-02 |
Family
ID=35898435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004204758A Withdrawn JP2006032411A (en) | 2004-07-12 | 2004-07-12 | Inscribed conductivity region compound for silicon carbide semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006032411A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011013364A1 (en) * | 2009-07-28 | 2011-02-03 | パナソニック株式会社 | Method for producing semiconductor element |
US8125005B2 (en) | 2006-05-18 | 2012-02-28 | Panasonic Corporation | Semiconductor element and method for manufacturing same |
DE112010003053T5 (en) | 2009-07-24 | 2012-06-21 | Mitsubishi Electric Corporation | A method of manufacturing a silicon carbide semiconductor device |
-
2004
- 2004-07-12 JP JP2004204758A patent/JP2006032411A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8125005B2 (en) | 2006-05-18 | 2012-02-28 | Panasonic Corporation | Semiconductor element and method for manufacturing same |
DE112010003053T5 (en) | 2009-07-24 | 2012-06-21 | Mitsubishi Electric Corporation | A method of manufacturing a silicon carbide semiconductor device |
US8367536B2 (en) | 2009-07-24 | 2013-02-05 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor device |
DE112010003053B4 (en) * | 2009-07-24 | 2013-10-10 | Mitsubishi Electric Corporation | A method of manufacturing a silicon carbide semiconductor device |
WO2011013364A1 (en) * | 2009-07-28 | 2011-02-03 | パナソニック株式会社 | Method for producing semiconductor element |
CN102203925A (en) * | 2009-07-28 | 2011-09-28 | 松下电器产业株式会社 | Method for producing semiconductor element |
US8222107B2 (en) | 2009-07-28 | 2012-07-17 | Panasonic Corporation | Method for producing semiconductor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2812832B2 (en) | Semiconductor polycrystalline diamond electronic device and method of manufacturing the same | |
TWI311814B (en) | Silicon carbide semiconductor device and method for producing the same | |
JP4954853B2 (en) | Crystal defect and / or stress field manifestation process at the molecular adhesion interface of two solid materials | |
JP4929579B2 (en) | Manufacturing method of semiconductor device | |
JPH02290045A (en) | Method of forming insulating layer from non-silicon semicondutor layer | |
KR20090098832A (en) | Semiconductor device manufacturing method | |
CN103872103A (en) | Systems and methods for ohmic contacts in silicon carbide devices | |
JP2007048783A (en) | Schottky diode and its manufacturing method | |
JP2012160485A (en) | Semiconductor device and manufacturing method of the same | |
JP5087834B2 (en) | Manufacturing method of semiconductor device | |
CN112466942B (en) | GaN HEMT with finger-inserting type diamond heat dissipation layer and preparation method thereof | |
JP2006032411A (en) | Inscribed conductivity region compound for silicon carbide semiconductor device and manufacturing method thereof | |
JP2004531093A (en) | Silicon carbide Schottky barrier diode and method of manufacturing the same | |
JP6289738B2 (en) | Manufacturing method of semiconductor device | |
US6762112B2 (en) | Method for manufacturing isolating structures | |
CN113643970A (en) | Manufacturing method of silicon carbide semiconductor device | |
TW200418128A (en) | High density trench power MOSFET structure and method thereof | |
US7642149B2 (en) | Method for producing semiconductor device | |
JPH088210A (en) | Manufacture of semiconductor device of silicon carbide | |
JP6542610B2 (en) | Semiconductor device manufacturing method | |
CN111446289B (en) | Gallium nitride device structure based on graphene covering layer and preparation method thereof | |
WO2015037335A1 (en) | Silicon carbide semiconductor device and production method therefor | |
JP6707927B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2005005615A (en) | Method for manufacturing diamond electronic element | |
CN117832076A (en) | Self-alignment method of groove type SiC device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060628 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090825 |