JP2006032404A - Method of manufacturing multilayered ceramic capacitor - Google Patents

Method of manufacturing multilayered ceramic capacitor Download PDF

Info

Publication number
JP2006032404A
JP2006032404A JP2004204677A JP2004204677A JP2006032404A JP 2006032404 A JP2006032404 A JP 2006032404A JP 2004204677 A JP2004204677 A JP 2004204677A JP 2004204677 A JP2004204677 A JP 2004204677A JP 2006032404 A JP2006032404 A JP 2006032404A
Authority
JP
Japan
Prior art keywords
atoms
oxide
layer
internal electrode
atomic ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004204677A
Other languages
Japanese (ja)
Inventor
Ryutaro Yamazaki
龍太郎 山▲崎▼
Masakazu Hosono
雅和 細野
Takashi Fukui
隆史 福井
Mari Miyauchi
真理 宮内
Takashi Kojima
小島  隆
Akira Sato
陽 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004204677A priority Critical patent/JP2006032404A/en
Publication of JP2006032404A publication Critical patent/JP2006032404A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a multilayered ceramic capacitor by which a reliable multilayered ceramic capacitor can be easily obtained even if a nickel-based internal electrode layer is made thin. <P>SOLUTION: The multilayered ceramic capacitor comprises a dielectric ceramic layer and a ceramic chip wherein the internal electrode layer formed mainly of nickel is formed. The dielectric ceramic layer is formed of barium titanate-based dielectric ceramic which contains, as sub-components, a barium oxide and/or a calcium oxide, a manganese oxide, an rare earth oxide, and a silicon oxide at prescribed ratios. The ceramic chip is reoxidized by being held in an oxidizing atmosphere by the oxygen partial pressure of 6×10<SP>-10</SP>-2×10<SP>-7</SP>MPa at 700-1,050°C for 2-6 hours. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、積層型セラミックコンデンサの製造方法に関し、更に詳しくは、チタン酸バリウム系の誘電体セラミックスを用いた積層型セラミックコンデンサの製造方法に関する。   The present invention relates to a method for manufacturing a multilayer ceramic capacitor, and more particularly to a method for manufacturing a multilayer ceramic capacitor using a barium titanate-based dielectric ceramic.

積層型セラミックコンデンサは、例えば誘電体セラミックス層と内部電極層とが交互に積層された積層体に1対の外部電極を設けた構造を有している。この積層セラミックスコンデンサに使用される誘電体セラミックスとしては種々の組成のものが知られているが、その中でもチタン酸バリウム系誘電体セラミックスは高い誘電率を有している。   A multilayer ceramic capacitor has, for example, a structure in which a pair of external electrodes is provided on a multilayer body in which dielectric ceramic layers and internal electrode layers are alternately stacked. As dielectric ceramics used in this multilayer ceramic capacitor, those having various compositions are known. Among them, barium titanate dielectric ceramics have a high dielectric constant.

チタン酸バリウム系誘電体セラミックスを用いた積層型セラミックコンデンサは、例えば、焼成によりチタン酸バリウム系誘電体セラミックス層となるグリーンシートと、焼成により内部電極層となるペースト層とを交互に積層して積層体を得た後、この積層体を焼成してセラミックスチップとし、更にその後、セラミックスチップ全体の表層を研磨により除去してから所定箇所に外部電極を形成することによって作製される。   Multilayer ceramic capacitors using barium titanate-based dielectric ceramics, for example, are formed by alternately laminating green sheets that become barium titanate-based dielectric ceramic layers by firing and paste layers that become internal electrode layers by firing. After the laminated body is obtained, the laminated body is fired to form a ceramic chip. Thereafter, the surface layer of the entire ceramic chip is removed by polishing, and then external electrodes are formed at predetermined positions.

積層型セラミックコンデンサの内部電極層としては、従来より白金やパラジウムにより形成されたものが多用されてきたが、より安価な積層型セラミックコンデンサを提供するために、近年ではニッケルを主成分とする内部電極層(以下、この内部電極層を「ニッケル系内部電極層」という。)が多用されている。   As the internal electrode layer of a multilayer ceramic capacitor, a material formed of platinum or palladium has been widely used in the past. However, in order to provide a cheaper multilayer ceramic capacitor, an internal electrode mainly composed of nickel has been used in recent years. An electrode layer (hereinafter, this internal electrode layer is referred to as a “nickel-based internal electrode layer”) is often used.

積層型セラミックコンデンサの内部電極層をニッケル系内部電極層とする場合、上記のセラミックスチップを得るための焼成は、内部電極層形成用のペースト層をニッケル系内部電極層とするために、還元性雰囲気中で行われる。このときグリーンシートも焼成されてチタン酸バリウム系誘電体セラミックス層となるが、還元性雰囲気中で焼成されるため、その電気的特性は所望の特性とはならない。所望の電気的特性を有する積層型セラミックコンデンサを得るためには、セラミックスチップの作製後にニッケル系内部電極層の酸化を抑えつつチタン酸バリウム系誘電体セラミックス層を再酸化することが必要となる。この再酸化は条件設定が難しく、再酸化条件については今日までに種々の改良がなされている。   When the internal electrode layer of the multilayer ceramic capacitor is a nickel-based internal electrode layer, the firing for obtaining the ceramic chip described above is reducible because the paste layer for forming the internal electrode layer is a nickel-based internal electrode layer. Performed in an atmosphere. At this time, the green sheet is also fired to become a barium titanate-based dielectric ceramic layer. However, since the green sheet is fired in a reducing atmosphere, its electrical characteristics are not desired. In order to obtain a multilayer ceramic capacitor having desired electrical characteristics, it is necessary to reoxidize the barium titanate dielectric ceramic layer while suppressing the oxidation of the nickel internal electrode layer after the production of the ceramic chip. This re-oxidation is difficult to set, and various improvements have been made to the re-oxidation conditions to date.

例えば特許文献1には、雰囲気中の酸素分圧を10−6気圧以上、特に10−5〜10−4気圧とし、処理温度を1100℃以下、特に500〜1000℃とし、保持時間を0〜20時間、特に6〜10時間としてアニール(再酸化)を行って、チタン酸バリウム系誘電体セラミックスを用いた積層型セラミックコンデンサを得る、という製造方法が記載されている。 For example, Patent Document 1 discloses that the oxygen partial pressure in the atmosphere is 10 −6 atm or more, particularly 10 −5 to 10 −4 atm, the treatment temperature is 1100 ° C. or less, particularly 500 to 1000 ° C., and the holding time is 0 to 0. A manufacturing method is described in which annealing (reoxidation) is performed for 20 hours, particularly 6 to 10 hours, to obtain a multilayer ceramic capacitor using a barium titanate dielectric ceramic.

また、特許文献2には、3容積%以上の炭酸ガスを含む雰囲気中、600〜1100℃の条件の下に熱処理(再酸化)を行って、チタン酸バリウム系誘電体セラミックスを用いた積層型セラミックコンデンサを得る、という製造方法が記載されている。   Patent Document 2 discloses a laminated type using barium titanate-based dielectric ceramics by performing heat treatment (reoxidation) in an atmosphere containing 3% by volume or more of carbon dioxide gas under conditions of 600 to 1100 ° C. A manufacturing method for obtaining a ceramic capacitor is described.

そして、特許文献3には、雰囲気中の酸素分圧を10−4〜10−8atm 、より好ましくは10−4〜10−7atm とし、保持温度ないし最高温度を900〜1200℃、より好ましくは900〜1100℃とし、保持時間を0〜6時間、特に2〜5時間として熱処理(再酸化)を行って、チタン酸バリウム系誘電体セラミックスを用いた積層型セラミックコンデンサを得る、という製造方法が記載されている。
特開平8−124785号公報 特開平10−163063号公報 特開2000−124058号公報
In Patent Document 3, the oxygen partial pressure in the atmosphere is 10 −4 to 10 −8 atm, more preferably 10 −4 to 10 −7 atm, and the holding temperature or the maximum temperature is 900 to 1200 ° C., more preferably. Is a manufacturing method of obtaining a multilayer ceramic capacitor using a barium titanate dielectric ceramic by performing heat treatment (reoxidation) at 900 to 1100 ° C. and holding time of 0 to 6 hours, particularly 2 to 5 hours Is described.
JP-A-8-124785 Japanese Patent Laid-Open No. 10-163063 Japanese Patent Laid-Open No. 2000-124058

しかしながら、近年、種々の電子機器について小型化、軽量化が図られていることに伴って、積層型セラミックコンデンサについても大型化することなくその特性を更に向上させることが求められるようになった結果として、ニッケル系内部電極層を有する積層型セラミックコンデンサでは新たな問題が生じている。   However, in recent years, as various electronic devices have been reduced in size and weight, it has become necessary to further improve the characteristics of multilayer ceramic capacitors without increasing their size. As a result, a new problem arises in a multilayer ceramic capacitor having a nickel-based internal electrode layer.

すなわち、積層型セラミックコンデンサを大型化することなく静電容量を増大させるために、近年ではニッケル系内部電極層及び誘電体セラミックス層をそれぞれ薄膜化して多層化が進められているが、ニッケル系内部電極層の薄膜化に伴って、信頼性及び歩留まりがそれぞれ高い積層型セラミックコンデンサを得ることが困難になった。   In other words, in order to increase the capacitance without increasing the size of the multilayer ceramic capacitor, in recent years, the nickel-based internal electrode layer and the dielectric ceramic layer have been made thinner to increase the number of layers. As the electrode layer has become thinner, it has become difficult to obtain a multilayer ceramic capacitor with high reliability and high yield.

本発明は上記の事情に鑑みてなされたものであり、本発明の目的は、ニッケル系内部電極層を薄膜化した場合でも信頼性及び歩留まりがそれぞれ高い積層型セラミックコンデンサを得ることが容易な積層型セラミックコンデンサの製造方法を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a multilayer ceramic capacitor in which it is easy to obtain a multilayer ceramic capacitor having high reliability and high yield even when the nickel-based internal electrode layer is thinned. An object of the present invention is to provide a method of manufacturing a ceramic capacitor.

上記の目的を達成する本発明の積層型セラミックコンデンサの製造方法は、誘電体セラミックス層形成用のグリーンシートと内部電極層形成用のペースト層とが交互に積層された状態で焼成されて、前記グリーンシートが誘電体セラミックス層になると共に前記ペースト層がニッケルを主成分とする内部電極層になったセラミックスチップを用意する準備工程と、前記セラミックスチップ中の誘電体セラミックス層を再酸化する再酸化工程とを含み、前記準備工程で、副成分として酸化バリウム及び酸化カルシウムのうちの少なくとも一方、酸化マンガン、希土類酸化物、及び酸化ケイ素を少なくとも含有していると共にチタン原子に対するカルシウム原子の原子数比が0又は0.001〜0.12、バリウム原子とカルシウム原子との合量の原子数比が1.001〜1.12、マンガン原子の原子数比が0.005以下、希土類酸化物を構成する希土類元素の原子数比が0.0004〜0.10、ケイ素原子の原子数比が0.001〜0.12で、平均粒子径が0.05〜0.6μmであるチタン酸バリウム系誘電体セラミックスによって前記誘電体セラミックス層が形成されたセラミックスチップを用意し、前記再酸化工程で、前記セラミックスチップを酸素分圧6×10−10 〜2×10−7MPaの酸化性雰囲気中、700〜1050℃で2〜6時間保持することを特徴とする。 The method for manufacturing a multilayer ceramic capacitor of the present invention that achieves the above object is characterized in that the dielectric ceramic layer forming green sheets and the internal electrode layer forming paste layers are fired in a state of being alternately stacked, A preparation step of preparing a ceramic chip in which the green sheet becomes a dielectric ceramic layer and the paste layer is an internal electrode layer mainly composed of nickel, and reoxidation for reoxidizing the dielectric ceramic layer in the ceramic chip And at least one of barium oxide and calcium oxide, manganese oxide, rare earth oxide, and silicon oxide as subcomponents in the preparation step, and an atomic ratio of calcium atoms to titanium atoms Is 0 or 0.001 to 0.12, the total amount of barium and calcium atoms The atomic ratio is 1.001 to 1.12, the atomic ratio of manganese atoms is 0.005 or less, the atomic ratio of the rare earth elements constituting the rare earth oxide is 0.0004 to 0.10, the number of silicon atoms A ceramic chip in which the dielectric ceramic layer is formed of a barium titanate dielectric ceramic having a ratio of 0.001 to 0.12 and an average particle diameter of 0.05 to 0.6 μm is prepared, and the reoxidation is performed In the step, the ceramic chip is held at 700 to 1050 ° C. for 2 to 6 hours in an oxidizing atmosphere having an oxygen partial pressure of 6 × 10 −10 to 2 × 10 −7 MPa.

ここで、本発明でいう「ニッケルを主成分とする内部電極層(ニッケル系内部電極層)」とは、不可避的に生じる酸化物を除いた組成がニッケル単体である内部電極層、及び、不可避的に生じる酸化物を除いた組成でのニッケルの原子百分率が80at%以上の合金により形成された内部電極層の総称である。   Here, the “internal electrode layer mainly composed of nickel (nickel-based internal electrode layer)” in the present invention means an internal electrode layer whose composition excluding inevitably generated oxide is simple nickel, and unavoidable. This is a general term for an internal electrode layer formed of an alloy having an atomic percentage of nickel of 80 at% or more in a composition excluding oxides that are generated.

本発明の積層型セラミックコンデンサの製造方法によれば、上記の組成のチタン酸バリウム系誘電体セラミックス層の再酸化を酸素分圧6×10−10 〜2×10−7MPaの酸化性雰囲気中、700〜1050℃で2〜6時間保持することによって行うので、ニッケルを主成分とする内部電極層(ニッケル系内部電極層)を薄膜化した場合でもその酸化が抑制されて、信頼性の高い積層型セラミックコンデンサを高い歩留まりの下に得ることが容易になる。 According to the method for manufacturing a multilayer ceramic capacitor of the present invention, reoxidation of the barium titanate dielectric ceramic layer having the above composition is performed in an oxidizing atmosphere having an oxygen partial pressure of 6 × 10 −10 to 2 × 10 −7 MPa. , By maintaining at 700 to 1050 ° C. for 2 to 6 hours, even when the internal electrode layer mainly composed of nickel (nickel internal electrode layer) is thinned, its oxidation is suppressed and the reliability is high. It becomes easy to obtain a multilayer ceramic capacitor with a high yield.

本発明の積層型セラミックコンデンサの製造方法においては、(1)前記誘電体セラミックス層が、副成分として酸化マグネシウム、酸化バナジウム、酸化タングステン、又は酸化モリブデンを更に含有し、チタン原子に対するマグネシウム原子の原子数比が0.03以下、バナジウム原子の原子数比及びタングステン原子の原子数がそれぞれ0.006以下、モリブデン原子の原子数比が0.003以下であると共に、前記バナジウム原子の原子数比をX、前記タングステン原子の原子数比をY、モリブデン原子の原子数比をZで表したときに式(X+Y+2Z)≦0.006を満たすこと、(2)前記再酸化工程で前記セラミックスチップの保持温度を700〜900℃にすること、(3)前記内部電極層の厚さを0.5〜2.0μmにすること、又は(4)前記再酸化工程後に前記セラミックスチップの表層が研磨により除去される厚さをn[μm]としたときに、前記再酸化工程で前記内部電極層に生じる端部酸化の割合を式(0.85+n)/0.132[%]で表される値以下にすること、が好ましい。   In the method for manufacturing a multilayer ceramic capacitor according to the present invention, (1) the dielectric ceramic layer further contains magnesium oxide, vanadium oxide, tungsten oxide, or molybdenum oxide as a subcomponent, and an atom of magnesium atom relative to a titanium atom. The number ratio is 0.03 or less, the atomic ratio of vanadium atoms and the number of tungsten atoms are 0.006 or less, the atomic ratio of molybdenum atoms is 0.003 or less, and the atomic ratio of the vanadium atoms is X, satisfying the formula (X + Y + 2Z) ≦ 0.006 when the atomic ratio of tungsten atoms is Y and the atomic ratio of molybdenum atoms is Z, (2) holding the ceramic chip in the reoxidation step The temperature is 700 to 900 ° C., and (3) the thickness of the internal electrode layer is 0.5 to 2.0 μm. Or (4) edge oxidation that occurs in the internal electrode layer in the reoxidation step when the thickness at which the surface layer of the ceramic chip is removed by polishing after the reoxidation step is n [μm]. It is preferable to make the ratio not more than the value represented by the formula (0.85 + n) /0.132 [%].

上記(1)の発明によれば、チタン酸バリウム系誘電体セラミックス層に上記の副成分が更に含有されているので、電気的特性が向上した積層型セラミックコンデンサを得易くなる。上記(2)の発明によれば、再酸化工程で前記セラミックスチップの保持温度を700〜900℃にするので、長寿命の積層型セラミックコンデンサを得易くなる。上記(3)の発明によれば、内部電極層の厚さが0.5〜2.0μmであるので、静電容量が大きい小型の積層型セラミックコンデンサを得易くなる。そして、上記(4)の発明によれば、内部電極層における端部酸化の割合が上記の値以下であるので、内部電極層と外部電極との導通不良を抑制し易くなる。   According to the invention of (1), since the subcomponent is further contained in the barium titanate-based dielectric ceramic layer, it becomes easy to obtain a multilayer ceramic capacitor with improved electrical characteristics. According to the invention of (2) above, since the holding temperature of the ceramic chip is set to 700 to 900 ° C. in the reoxidation step, it becomes easy to obtain a long-life multilayer ceramic capacitor. According to the invention of (3) above, since the thickness of the internal electrode layer is 0.5 to 2.0 μm, it is easy to obtain a small multilayer ceramic capacitor having a large electrostatic capacity. According to the invention of (4), since the end oxidation ratio in the internal electrode layer is not more than the above value, it is easy to suppress poor conduction between the internal electrode layer and the external electrode.

本発明の積層型セラミックコンデンサの製造方法によれば、ニッケル系内部電極層を薄膜化した場合でも信頼性の高い積層型セラミックコンデンサを高い歩留まりの下に得ることが容易になるので、静電容量が大きい小型の積層型セラミックコンデンサを高い信頼性の下に安価に得る提供することが容易になる。   According to the method for manufacturing a multilayer ceramic capacitor of the present invention, it is easy to obtain a highly reliable multilayer ceramic capacitor with a high yield even when the nickel-based internal electrode layer is thinned. It is easy to provide a small multilayer ceramic capacitor having a large size at low cost with high reliability.

本発明の積層型セラミックコンデンサの製造方法は、前述したように、準備工程と再酸化工程とを含んでいる。以下、これらの工程を順次説明する。   As described above, the method for manufacturing a multilayer ceramic capacitor of the present invention includes a preparation step and a reoxidation step. Hereinafter, these steps will be sequentially described.

<準備工程>
準備工程では、誘電体セラミックス層形成用のグリーンシートと内部電極層形成用のペースト層とが交互に積層された状態で焼成されて、前記のグリーンシートが誘電体セラミックス層になると共に前記のペースト層がニッケル系内部電極層になったセラミックスチップを用意する。
<Preparation process>
In the preparation step, the green sheet for forming the dielectric ceramic layer and the paste layer for forming the internal electrode layer are baked in an alternately laminated state so that the green sheet becomes the dielectric ceramic layer and the paste. A ceramic chip having a nickel-based internal electrode layer is prepared.

このセラミックスチップにおける誘電体セラミックス層は、前述のように、副成分として酸化バリウム及び酸化カルシウムのうちの少なくとも一方、酸化マンガン、希土類酸化物、及び酸化ケイ素を少なくとも含有していると共にチタン原子に対するカルシウム原子の原子数比が0又は0.001〜0.12、バリウム原子とカルシウム原子との合量の原子数比が1.001〜1.12、マンガン原子の原子数比が0.005以下、希土類酸化物を構成する希土類元素の原子数比が0.0004〜0.10、ケイ素原子の原子数比が0.001〜0.12で、平均粒子径が0.05〜0.6μmであるチタン酸バリウム系誘電体セラミックスによって形成されている。   As described above, the dielectric ceramic layer in this ceramic chip contains at least one of barium oxide and calcium oxide, manganese oxide, rare earth oxide, and silicon oxide as subcomponents, and calcium with respect to titanium atoms. The atomic ratio of atoms is 0 or 0.001 to 0.12, the atomic ratio of the total amount of barium atoms and calcium atoms is 1.001 to 1.12, the atomic ratio of manganese atoms is 0.005 or less, The atomic ratio of rare earth elements constituting the rare earth oxide is 0.0004 to 0.10, the atomic ratio of silicon atoms is 0.001 to 0.12, and the average particle size is 0.05 to 0.6 μm. It is made of a barium titanate dielectric ceramic.

このようなセラミックスチップは、自ら作製してもよいし、他で製造されたものを購入してもよい。自ら作製する場合には、上記のグリーンシート及びペーストを用意し、これらを用いてグリーンシートとペースト層とが交互に積層されたグリーンチップを得た後、このグリーンチップを焼成する。以下、誘電体セラミックス層形成用のグリーンシート、ニッケル系内部電極層形成用のペースト、グリーンチップ、及びグリーンチップの焼成それぞれについて、詳述する。   Such a ceramic chip may be produced by itself or may be purchased from another manufacturer. In the case of self-manufacture, the above-described green sheet and paste are prepared, and a green chip in which green sheets and paste layers are alternately laminated is obtained using these, and then the green chip is fired. Hereinafter, each of the green sheet for forming the dielectric ceramic layer, the paste for forming the nickel-based internal electrode layer, the green chip, and the firing of the green chip will be described in detail.

(I)誘電体セラミックス層形成用のグリーンシート;
誘電体セラミックス層形成用のグリーンシートは、例えば、チタン酸バリウムの粉末と、副成分の粉末又は焼成により上記の副成分となる化合物の粉末とをそれぞれ所定量秤量し、これらの粉末を樹脂バインダ等のバインダと混合してスラリーとした後、このスラリーを例えばドクターブレード法により所望形状に成形することによって得られる。
(I) a green sheet for forming a dielectric ceramic layer;
A green sheet for forming a dielectric ceramic layer is prepared, for example, by weighing a predetermined amount of a powder of barium titanate and a powder of a subsidiary component or a compound which becomes the subsidiary component by firing, and the powder is used as a resin binder. After mixing with a binder such as a slurry to obtain a slurry, the slurry is obtained by, for example, forming the slurry into a desired shape by a doctor blade method.

ここで、焼成により酸化バリウム、酸化カルシウム、又は酸化マンガンとなる化合物の具体例としては、バリウム、カルシウム、及びマンガンそれぞれについての硝酸塩、炭酸塩等が挙げられる。また、希土類酸化物としては、例えば、酸化イットリウム(Y)、酸化スカンジウム(Sc)、酸化ユウロピウム(Eu)、酸化ガドリニウム(Gd)、酸化ジスプロシウム(Dy)、酸化ホルミウム(Ho)、酸化エルビウム(Er)、酸化ツリウム(Tm)、酸化イッテルビウム(Yb)、酸化ルテチウム(Lu)、酸化テルビウム(Tb)を用いることができ、各希土類元素についての硝酸塩や炭酸塩等、焼成により上記の酸化物となる化合物を用いることもできる。希土類酸化物、又は焼成により希土類酸化物となる化合物は、1種のみを用いてもよいし、2種以上を併用してもよい。 Here, specific examples of the compound that becomes barium oxide, calcium oxide, or manganese oxide by firing include nitrate, carbonate, and the like for each of barium, calcium, and manganese. Examples of rare earth oxides include yttrium oxide (Y 2 O 3 ), scandium oxide (Sc 2 O 3 ), europium oxide (Eu 2 O 3 ), gadolinium oxide (Gd 2 O 3 ), and dysprosium oxide (Dy). 2 O 3 ), holmium oxide (Ho 2 O 3 ), erbium oxide (Er 2 O 3 ), thulium oxide (Tm 2 O 3 ), ytterbium oxide (Yb 2 O 3 ), lutetium oxide (Lu 2 O 3 ), Terbium oxide (Tb 4 O 7 ) can be used, and a compound that becomes the above oxide by firing, such as nitrates and carbonates for each rare earth element, can also be used. Only one kind of rare earth oxide or a compound that becomes a rare earth oxide by firing may be used, or two or more kinds may be used in combination.

上記のスラリーでの各金属元素(ケイ素原子を含むものとする。)の原子数比が、ほぼ、セラミックスチップにおけるチタン酸バリウム系誘電体セラミックス層での各金属元素の原子数比となる。例えば、各副成分の原料として酸化物を用いる場合、チタン酸バリウム100モルに対して酸化バリウムと酸化カルシウムとを合量で0.1〜12モル、酸化マンガンを0.5モル以下、希土類酸化物を0.02〜5モル、酸化ケイ素を0.1〜12モル調合して上記のスラリーを調製することにより、最終的に前述した組成(原子数比)のチタン酸バリウム系誘電体セラミックス層となるグリーンシートを得ることが可能である。   The atomic ratio of each metal element (including silicon atoms) in the slurry is substantially the atomic ratio of each metal element in the barium titanate-based dielectric ceramic layer in the ceramic chip. For example, when an oxide is used as a raw material for each subcomponent, the total amount of barium oxide and calcium oxide is 0.1 to 12 mol, manganese oxide is 0.5 mol or less, and rare earth oxidation with respect to 100 mol of barium titanate. By preparing 0.02-5 mol of the product and 0.1-12 mol of silicon oxide and preparing the above slurry, the barium titanate dielectric ceramic layer having the composition (atomic ratio) described above is finally obtained. It is possible to obtain a green sheet.

スラリーの調製に使用するバインダの具体例としては、例えばエチルセルロース、アビエチン酸レジン、ポリビニルブチラール等の樹脂バインダが挙げられる。スラリーの調製にあたっては、可塑剤、分散剤、溶剤等の添加剤を必要に応じて加えることができる。可塑剤の具体例としては、例えばアビエチン酸誘導体、ジエチル蓚酸、ポリエチレングリコール、ポリアルキレングリコール、フタル酸エステル、フタル酸ジブチル等が挙げられ、分散剤の具体例としては、例えばグリセリン、オクタデシルアミン、トリクロロ酢酸、オレイン酸、オクタジエン、オレイン酸エチル、モノオレイン酸グリセリン、トリオレイン酸グリセリン、トリステアリン酸グリセリン、メンセーデン油等が挙げられる。また、溶剤の具体例としては、例えばトルエン、ターピネオール、ブチルカルビトール、メチルエチルケトン等が挙げられる。   Specific examples of the binder used for preparing the slurry include resin binders such as ethyl cellulose, abietic acid resin, and polyvinyl butyral. In preparing the slurry, additives such as a plasticizer, a dispersant, and a solvent can be added as necessary. Specific examples of the plasticizer include abietic acid derivatives, diethyl succinate, polyethylene glycol, polyalkylene glycol, phthalate ester, dibutyl phthalate, and the like. Specific examples of the dispersant include glycerin, octadecylamine, trichloro, and the like. Examples include acetic acid, oleic acid, octadiene, ethyl oleate, glyceryl monooleate, glyceryl trioleate, glyceryl tristearate, and menseden oil. Specific examples of the solvent include toluene, terpineol, butyl carbitol, methyl ethyl ketone, and the like.

スラリーは、前述した原料粉末をその割合が30〜60質量%程度となるように他の成分と混合して得ることが好ましい。このとき、バインダの割合を1〜10質量%程度、可塑剤の割合を0.5〜5質量%程度、分散剤の割合を0.01〜5質量%程度とし、残量を溶剤とすることが好ましい。このスラリーを所望形状に成形して乾燥させることにより、グリーンシートを得ることができる。   The slurry is preferably obtained by mixing the above-described raw material powder with other components so that the ratio thereof is about 30 to 60% by mass. At this time, the ratio of the binder is about 1 to 10% by mass, the ratio of the plasticizer is about 0.5 to 5% by mass, the ratio of the dispersant is about 0.01 to 5% by mass, and the remaining amount is the solvent. Is preferred. A green sheet can be obtained by forming this slurry into a desired shape and drying it.

(II)内部電極層形成用のペースト;
内部電極層形成用のペーストは、例えば、焼成することによってニッケル系内部電極となる1種もしくは複数種の金属粉末(ニッケルの粉末、ニッケル系合金の粉末、又は、ニッケルの粉末とニッケル以外の金属粉末との混合物)、又は焼成することによってニッケル系内部電極となる1種もしくは複数種の化合物粉末と、有機ビヒクルとを混合することにより、調製することができる。例えば、焼成によりニッケルとなる化合物の具体例としては、ニッケルの炭酸塩、硝酸塩等が挙げられる。
(II) Internal electrode layer forming paste;
The internal electrode layer forming paste is, for example, one or more kinds of metal powder (nickel powder, nickel alloy powder, or nickel powder and a metal other than nickel) that becomes a nickel-based internal electrode by firing. It can be prepared by mixing an organic vehicle with one or a plurality of compound powders that become a nickel-based internal electrode by firing). For example, specific examples of the compound that becomes nickel by firing include nickel carbonate and nitrate.

上記の金属粉末及び化合物粉末は、その大きさが0.05〜0.6μm程度のものであることが好ましく、0.2〜0.5μm程度のものであることが更に好ましい。粉末の形状は特に限定されるものではなく、球状、リン片状等、種々の形状のものを用いることができる。   The metal powder and the compound powder preferably have a size of about 0.05 to 0.6 μm, and more preferably about 0.2 to 0.5 μm. The shape of the powder is not particularly limited, and various shapes such as a spherical shape and a flake shape can be used.

ペーストの調製に使用する上記の有機ビヒクルは、バインダと溶剤とを含有したものであり、バインダとしては例えばエチルセルロース、アクリル樹脂、ブチラール樹脂等を、また、溶剤としては例えばターピネオール、ブチルカルビトール、ケロシン等をそれぞれ用いることができる。   The organic vehicle used for preparing the paste contains a binder and a solvent. Examples of the binder include ethyl cellulose, acrylic resin, butyral resin, and examples of the solvent include terpineol, butyl carbitol, and kerosene. Etc. can be used respectively.

ペーストにおける上記の金属粉末と上記の化合物粉末との合量の割合は40〜60質量%程度とすることができ、上記のバインダの割合は1〜5質量%程度とすることができ、残量を上記の溶剤とすることができる。   The ratio of the total amount of the metal powder and the compound powder in the paste can be about 40 to 60% by mass, the ratio of the binder can be about 1 to 5% by mass, and the remaining amount. Can be the above-mentioned solvent.

(III)グリーンチップ;
グリーンチップは、例えば、樹脂フィルム等によって形成された支持用基材上に前述したグリーンシートを複数積層して下層側の外装シートとし、この外装シート上に上述したペーストの層と前述したグリーンシートとを1つずつ交互に所望回数繰り返し形成した後、上層側の外装シートとして前述したグリーンシートを更に複数積層して積層物を得、この積層物に荷重を加えて各層を圧着させてから所望形状に切断して、最後に支持用基材を除去することによって得られる。グリーンシートと内部電極形成用のペースト層とを交互に積層するにあたっては、最終的に得られる積層型セラミックコンデンサにおいて1つの外部電極に導通する内部電極と他の外部電極に導通する内部電極とがチタン酸バリウム系誘電体セラミックス層を介して交互に位置することになるように、これらグリーンシートとペースト層とを配置する。グリーンチップの形状は、多くの場合、直方体状とされるが、必要に応じて他の形状とすることも可能である。
(III) Green chip;
For example, the green chip is formed by laminating a plurality of the above-described green sheets on a supporting substrate formed of a resin film or the like to form a lower-layer exterior sheet, and the paste layer and the above-described green sheet on the exterior sheet. Are alternately and repeatedly formed one by one, and then a plurality of the above-described green sheets are further laminated as an upper-layer exterior sheet to obtain a laminate, and a load is applied to the laminate to apply pressure to each layer and then desired. It is obtained by cutting into a shape and finally removing the supporting substrate. In alternately laminating green sheets and internal electrode forming paste layers, an internal electrode conducting to one external electrode and an internal electrode conducting to another external electrode in the finally obtained multilayer ceramic capacitor These green sheets and paste layers are arranged so as to be alternately positioned via the barium titanate-based dielectric ceramic layers. In many cases, the shape of the green chip is a rectangular parallelepiped, but other shapes may be used as necessary.

このグリーンチップでの各グリーンシート(外装シートを除く。)の厚さは、最終的に製造しようとする積層型セラミックコンデンサのサイズや性能、及び、この積層型セラミックコンデンサでのチタン酸バリウム系誘電体セラミックス層及びニッケル系内部電極層それぞれの積層数等に応じて、0.5〜5μm程度の範囲内で適宜選定可能である。また、各ペースト層の厚さは、最終的に製造しようとする積層型セラミックコンデンサのサイズや性能、及び、この積層型セラミックコンデンサでのチタン酸バリウム系誘電体セラミックス層及びニッケル系内部電極層それぞれの積層数等に応じて、0.5〜2.0μm程度の範囲内で適宜選定可能である。   The thickness of each green sheet (excluding the exterior sheet) in this green chip is the size and performance of the multilayer ceramic capacitor to be finally manufactured, and the barium titanate dielectric in this multilayer ceramic capacitor. Depending on the number of laminated layers of the body ceramic layer and the nickel-based internal electrode layer, the thickness can be appropriately selected within a range of about 0.5 to 5 μm. The thickness of each paste layer is the size and performance of the multilayer ceramic capacitor to be finally manufactured, and each of the barium titanate dielectric ceramic layer and the nickel-based internal electrode layer in this multilayer ceramic capacitor. Depending on the number of laminated layers, etc., it can be appropriately selected within a range of about 0.5 to 2.0 μm.

(IV)グリーンチップの焼成;
グリーンチップの焼成は、加湿した還元性雰囲気中、1100〜1350℃程度で1〜3時間程度加熱することにより、行うことができる。このとき、加湿した還元性雰囲気としては、例えば不活性ガス(窒素ガス等)と水素ガスとの混合雰囲気をウェッターにより加湿したもの等を用いることができ、その酸素分圧は6×10−16 〜1×10−9MPa程度とすることが好ましい。例えば、上記の混合雰囲気中の水素ガスの分圧を全圧の0.5〜10%程度とし、混合雰囲気の露点温度を0〜50℃程度とすることにより、酸素分圧を上述の範囲に調整することが可能である。
(IV) Green chip firing;
The green chip can be fired by heating at about 1100 to 1350 ° C. for about 1 to 3 hours in a humidified reducing atmosphere. At this time, as the humidified reducing atmosphere, for example, an atmosphere obtained by humidifying a mixed atmosphere of an inert gas (nitrogen gas or the like) and hydrogen gas with a wetter can be used, and its oxygen partial pressure is 6 × 10 −16. It is preferable to be about ˜1 × 10 −9 MPa. For example, the partial pressure of hydrogen gas in the mixed atmosphere is set to about 0.5 to 10% of the total pressure, and the dew point temperature of the mixed atmosphere is set to about 0 to 50 ° C. It is possible to adjust.

焼成時の昇温速度は50〜500℃/時間程度とすることが好ましく、200〜300℃/時間程度とすることが更に好ましい。また、焼成後の冷却速度は50〜500℃/時間程度とすることが好ましく、200〜300℃/時間程度とすることが更に好ましい。   The temperature rising rate during firing is preferably about 50 to 500 ° C./hour, and more preferably about 200 to 300 ° C./hour. The cooling rate after firing is preferably about 50 to 500 ° C./hour, and more preferably about 200 to 300 ° C./hour.

グリーンシートや内部電極層形成用のペースト層にバインダが含有されている場合には、空気雰囲気中又は還元性雰囲気中、180〜400℃程度でグリーンチップを5〜20時間程度保持してバインダを除去してから、上述の焼成を行うことが好ましい。このときの昇温速度は5〜300℃/時間程度とすることが好ましく、10〜100℃/時間程度とすることが更に好ましい。   When the binder is contained in the green sheet or the paste layer for forming the internal electrode layer, the binder is held by holding the green chip for about 5 to 20 hours at about 180 to 400 ° C. in an air atmosphere or a reducing atmosphere. It is preferable to perform the above-mentioned baking after removing. In this case, the temperature rising rate is preferably about 5 to 300 ° C./hour, more preferably about 10 to 100 ° C./hour.

グリーンチップを上述のようにして焼成することにより、グリーンチップ中のグリーンシートが前述した組成のチタン酸バリウム系誘電体セラミックス層となり、ペースト層がニッケル系内部電極層となって、セラミックスチップが得られる。ただし、このようにして得られるセラミックスチップでのチタン酸バリウム系誘電体セラミックスの電気的特性は、そのまま積層型セラミックコンデンサに適用するには不十分なものであるので、後述する再酸化工程で再酸化する。   By firing the green chip as described above, the green sheet in the green chip becomes a barium titanate-based dielectric ceramic layer having the composition described above, and the paste layer becomes a nickel-based internal electrode layer, thereby obtaining a ceramic chip. It is done. However, the electrical characteristics of the barium titanate-based dielectric ceramics in the ceramic chip obtained in this way are insufficient to be applied to a multilayer ceramic capacitor as it is. Oxidize.

なお、上記のチタン酸バリウム系誘電体セラミックス層の組成及び平均粒子径を前述のように規定する理由は、以下の通りである。   The reason why the composition and average particle diameter of the barium titanate-based dielectric ceramic layer are defined as described above is as follows.

チタン酸バリウム系誘電体セラミックスにおける副成分としての酸化カルシウム及び酸化バリウムは、IR(絶縁抵抗)の経時的な劣化が小さく、かつ、周囲温度の変動に伴う静電容量の変動が小さい積層型セラミックコンデンサを得るうえで有用な成分であるので、本発明の積層型セラミックコンデンサの製造方法では、上記のチタン酸バリウム系誘電体セラミックスに酸化カルシウム及び酸化バリウムのうちの少なくとも一方を副成分として含有させる。   Calcium oxide and barium oxide as subcomponents in barium titanate-based dielectric ceramics have a low IR (insulation resistance) deterioration over time and a multilayer ceramic with a small change in capacitance due to a change in ambient temperature. Since it is a useful component for obtaining a capacitor, in the method for manufacturing a multilayer ceramic capacitor of the present invention, the barium titanate-based dielectric ceramic contains at least one of calcium oxide and barium oxide as a subcomponent. .

副成分として酸化カルシウムを含有させる場合には、チタン原子に対するカルシウム原子の原子数比が0.001〜0.12程度となるようにその含有量を調整することが好ましい。この原子数比が0.001未満では酸化カルシウムを含有させたことによる効果が得られ難く、0.12を超えると積層型セラミックコンデンサの容量が低下し易くなる。チタン原子に対するカルシウム原子の原子数比は、0.001〜0.05程度とすることが更に好ましい。   When calcium oxide is contained as a subcomponent, the content is preferably adjusted so that the atomic ratio of calcium atoms to titanium atoms is about 0.001 to 0.12. If the atomic ratio is less than 0.001, it is difficult to obtain the effect due to the inclusion of calcium oxide, and if it exceeds 0.12, the capacity of the multilayer ceramic capacitor tends to decrease. The atomic ratio of calcium atoms to titanium atoms is more preferably about 0.001 to 0.05.

また、副成分として酸化バリウムを含有させる場合には、チタン原子に対するバリウム原子(主成分のチタン酸バリウムを構成しているバリウム原子を含む。)の原子数比が1.001〜1.12程度となるようにその含有量を調整することが好ましい。この原子数比が1.001未満では副成分として酸化バリウムを含有させたことによる効果が得られ難く、1.12を超えると積層型セラミックコンデンサの容量が低下し易くなる。チタン原子に対するバリウム原子の原子数比は、1.001〜1.05程度とすることが更に好ましい。   In addition, when barium oxide is contained as an accessory component, the atomic ratio of barium atoms (including barium atoms constituting the main component barium titanate) to titanium atoms is about 1.001 to 1.12. It is preferable to adjust the content so that When the atomic ratio is less than 1.001, it is difficult to obtain the effect of containing barium oxide as a subcomponent, and when it exceeds 1.12, the capacity of the multilayer ceramic capacitor tends to decrease. The ratio of the number of barium atoms to titanium atoms is more preferably about 1.001 to 1.05.

ただし、チタン原子に対するカルシウム原子とバリウム原子(主成分のチタン酸バリウムを構成しているバリウム原子を含む。)との合量の原子数比が1.12を超えても積層型セラミックコンデンサの容量が低下し易くなるので、当該合量の原子数比は1.12程度以下とすることが好ましい。この原子数比は、1.00〜1.05程度とすることが更に好ましい。   However, even if the atomic ratio of the total amount of calcium atoms and barium atoms (including barium atoms constituting the main component barium titanate) with respect to titanium atoms exceeds 1.12, the capacitance of the multilayer ceramic capacitor Therefore, the atomic ratio of the total amount is preferably about 1.12 or less. The atomic ratio is more preferably about 1.00 to 1.05.

副成分の酸化マンガンは、チタン酸バリウム系誘電体セラミックス層の緻密化を図るうえで有用な成分であると共に、IR(絶縁抵抗)の経時的な劣化が小さい積層型セラミックコンデンサを得るうえで有用な成分であり、チタン原子に対するマンガン原子の原子数比が0.005以下程度となるようにその含有量を調整することが好ましい。この原子数比が0.005を超えると、直流電界印加時の積層型セラミックコンデンサの容量の経時変化が大きくなる。チタン原子に対するマンガン原子の原子数比は、0.01〜0.4程度とすることが更に好ましい。   Manganese oxide, a minor component, is a useful component for densifying barium titanate-based dielectric ceramic layers, and is useful for obtaining multilayer ceramic capacitors with little deterioration over time in IR (insulation resistance). It is preferable to adjust the content so that the atomic ratio of manganese atoms to titanium atoms is about 0.005 or less. When this atomic ratio exceeds 0.005, the change with time of the capacitance of the multilayer ceramic capacitor when a DC electric field is applied becomes large. The atomic ratio of manganese atoms to titanium atoms is more preferably about 0.01 to 0.4.

希土類酸化物は、チタン酸バリウム系誘電体セラミックスを用いた積層型セラミックスコンデンサの高温耐久性を向上させるうえで有用な成分であり、希土類元素の原子数比(チタン原子に対する原子数比)が0.0004〜0.10程度となるようにその含有量を調整することが好ましい。この原子数比が0.0004未満では積層型セラミックコンデンサのIR(絶縁抵抗)の経時的な劣化が大きくなり易くなり、0.10を超えるとチタン酸バリウム系誘電体セラミックス層の焼結性及び積層型セラミックコンデンサの容量がそれぞれ低下し易くなる。希土類元素の原子数比(チタン原子に対する原子数比)は、0.001〜0.07程度とすることが更に好ましい。   The rare earth oxide is a component useful for improving the high temperature durability of the multilayer ceramic capacitor using the barium titanate dielectric ceramic, and the atomic ratio of the rare earth element (the atomic ratio to the titanium atom) is 0. It is preferable to adjust the content so as to be about .0004 to 0.10. If the atomic ratio is less than 0.0004, the deterioration of IR (insulation resistance) of the multilayer ceramic capacitor with time tends to increase, and if it exceeds 0.10, the sinterability of the barium titanate dielectric ceramic layer and The capacitance of the multilayer ceramic capacitor tends to decrease. The atomic ratio of rare earth elements (atomic ratio to titanium atoms) is more preferably about 0.001 to 0.07.

酸化ケイ素は、チタン酸バリウム系誘電体セラミックス層の焼結性を向上させるうえで有用な成分であり、チタン原子に対するケイ素原子の原子数比が0.001〜0.12程度となるようにその含有量を調整することが好ましい。この原子数比が0.001未満では酸化ケイ素を含有させたことによる効果が得られ難く、0.12を超えると積層型セラミックコンデンサのIR(絶縁抵抗)が低下し易くなる。チタン原子に対するケイ素原子の原子数比は、0.02〜0.06程度とすることが更に好ましい。   Silicon oxide is a useful component for improving the sinterability of the barium titanate-based dielectric ceramic layer, so that the atomic ratio of silicon atoms to titanium atoms is about 0.001 to 0.12. It is preferable to adjust the content. If the atomic ratio is less than 0.001, it is difficult to obtain the effect of containing silicon oxide, and if it exceeds 0.12, the IR (insulation resistance) of the multilayer ceramic capacitor tends to be lowered. The atomic ratio of silicon atoms to titanium atoms is more preferably about 0.02 to 0.06.

必要に応じて、上述した副成分に加えて酸化マグネシウム、酸化バナジウム、酸化タングステン、酸化モリブデン等を含有させることができる。   If necessary, magnesium oxide, vanadium oxide, tungsten oxide, molybdenum oxide and the like can be contained in addition to the above-described subcomponents.

酸化マグネシウムは、積層型セラミックコンデンサの容量の経時変化を小さくするうえで有用な成分である。酸化マグネシウムを含有させる場合には、チタン原子に対するマグネシウム原子の原子数比が0.03以下程度となるようにその含有量を調整することが好ましい。この原子数比が0.03を超えると積層型セラミックコンデンサの容量が低下し易くなる。チタン原子に対するマグネシウム原子の原子数比は、0.005〜0.02程度とすることが更に好ましい。   Magnesium oxide is a useful component for reducing the change with time of the capacitance of the multilayer ceramic capacitor. When magnesium oxide is contained, the content is preferably adjusted so that the atomic ratio of magnesium atoms to titanium atoms is about 0.03 or less. If this atomic ratio exceeds 0.03, the capacity of the multilayer ceramic capacitor tends to decrease. The ratio of the number of magnesium atoms to titanium atoms is more preferably about 0.005 to 0.02.

酸化バナジウム、酸化タングステン、及び酸化モリブデンは、それぞれ、直流電界下での積層型セラミックコンデンサの容量の経時変化を小さくすると共に、積層型セラミックコンデンサの絶縁破壊電圧を向上させるうえで有用な成分である。これらの成分を含有させる場合、チタン原子に対するバナジウム原子、タングステン原子、及びモリブデン原子それぞれの原子数比は、バナジウム原子の原子数比をX、タングステン原子の原子数比をY、モリブデン原子の原子数比をZで表したときに、式(X+Y+2Z)の値が0.006以下程度となるように選定することが好ましい。上記の式で表される原子数比が0.006を超えると、積層型セラミックコンデンサのIR(絶縁抵抗)が低下し易くなる。この原子数比は0.0001〜0.005程度とすることが更に好ましい。   Vanadium oxide, tungsten oxide, and molybdenum oxide are useful components for reducing the time-dependent change of the capacitance of the multilayer ceramic capacitor under a DC electric field and improving the dielectric breakdown voltage of the multilayer ceramic capacitor. . When these components are contained, the atomic ratio of vanadium atom, tungsten atom, and molybdenum atom to titanium atom is X, the atomic ratio of vanadium atom is Y, the atomic ratio of tungsten atom is Y, the atomic number of molybdenum atom When the ratio is represented by Z, it is preferable that the value of the formula (X + Y + 2Z) is selected to be about 0.006 or less. If the atomic ratio represented by the above formula exceeds 0.006, the IR (insulation resistance) of the multilayer ceramic capacitor tends to decrease. The atomic ratio is more preferably about 0.0001 to 0.005.

焼結後のチタン酸バリウム系誘電体セラミックス層の平均粒径は、0.1〜0.6μm程度とすることが好ましい。この平均粒径が0.1μmよりも小さいと比誘電率が低下し、積層型セラミックコンデンサの容量が低下し易くなる。また、この平均粒径が0.6μmよりも大きいと、隣り合うニッケル系内部電極層同士の間に介在するチタン酸バリウム系誘電体セラミックスの粒子数が少なくなることから、積層型セラミックコンデンサのIR(絶縁抵抗)寿命が低下し易くなる。   The average particle size of the sintered barium titanate dielectric ceramic layer is preferably about 0.1 to 0.6 μm. When this average particle size is smaller than 0.1 μm, the relative dielectric constant is lowered, and the capacity of the multilayer ceramic capacitor is easily lowered. If the average particle size is larger than 0.6 μm, the number of particles of the barium titanate dielectric ceramic interposed between the adjacent nickel internal electrode layers is reduced. Therefore, the IR of the multilayer ceramic capacitor is reduced. (Insulation resistance) Life is likely to decrease.

<再酸化工程>
再酸化工程では、上述したセラミックスチップを酸素分圧6×10−10 〜2×10−7MPaの酸化性雰囲気中、700〜1050℃で2〜6時間保持して、セラミックスチップ中のチタン酸バリウム系誘電体セラミックス層を再酸化する。
<Reoxidation process>
In the re-oxidation step, the above-described ceramic chip is held in an oxidizing atmosphere having an oxygen partial pressure of 6 × 10 −10 to 2 × 10 −7 MPa at 700 to 1050 ° C. for 2 to 6 hours to obtain titanic acid in the ceramic chip. Reoxidize the barium dielectric ceramic layer.

このときの酸素分圧が2×10−7MPaよりも高圧であると、セラミックスチップ中のニッケル系内部電極層の酸化が進んでその電気的特性が低下し易く、6×10−10 MPaよりも低圧であると、チタン酸バリウム系誘電体セラミックス層の再酸化が不充分となり、その電気的特性が積層型セラミックコンデンサに用いるには不十分なものとなり易い。 If the oxygen partial pressure at this time is higher than 2 × 10 −7 MPa, oxidation of the nickel-based internal electrode layer in the ceramic chip proceeds and the electrical characteristics thereof are liable to deteriorate, and from 6 × 10 −10 MPa. However, if the pressure is low, the barium titanate-based dielectric ceramic layer is not sufficiently re-oxidized, and its electrical characteristics tend to be insufficient for use in a multilayer ceramic capacitor.

また、再酸化工程での保持温度が700℃未満では、ニッケル系内部電極層の酸化は抑えられるものの、チタン酸バリウム系誘電体セラミックス層の再酸化が不充分となり、その電気的特性が積層型セラミックコンデンサに用いるには不十分なものとなり易い。一方、この保持温度が1050℃を超えると、チタン酸バリウム系誘電体セラミックス層を充分に再酸化させることが容易になる反面、ニッケル系内部電極層の酸化が進んで、外部電極との導通を図り難くなる。同様に、保持時間が2時間未満ではチタン酸バリウム系誘電体セラミックス層の再酸化が不充分となり易く、6時間を超えるとニッケル系内部電極層の酸化が進行し易くなる。   In addition, when the holding temperature in the reoxidation process is less than 700 ° C., the oxidation of the nickel-based internal electrode layer can be suppressed, but the reoxidation of the barium titanate-based dielectric ceramic layer becomes insufficient, and the electrical characteristics are laminated. It tends to be insufficient for use in ceramic capacitors. On the other hand, when the holding temperature exceeds 1050 ° C., it becomes easy to sufficiently reoxidize the barium titanate dielectric ceramic layer, but on the other hand, the oxidation of the nickel-based internal electrode layer proceeds and the electrical connection with the external electrode is improved. It becomes difficult to plan. Similarly, if the holding time is less than 2 hours, re-oxidation of the barium titanate dielectric ceramic layer tends to be insufficient, and if it exceeds 6 hours, oxidation of the nickel-based internal electrode layer tends to proceed.

酸化性雰囲気での酸素分圧を6×10−10 〜2×10−7MPa程度、保持温度を700〜900℃程度、保持時間を2〜6時間程度にすると、ニッケル系内部電極層を0.5〜2.0μm程度にまで薄膜化し、かつ、チタン酸バリウム系誘電体セラミックス層を1.0〜5.0μm程度にまで薄膜化した場合でも、信頼性が高い積層型セラミックコンデンサを高い歩留まりの下に得易くなる。 When the oxygen partial pressure in the oxidizing atmosphere is about 6 × 10 −10 to 2 × 10 −7 MPa, the holding temperature is about 700 to 900 ° C., and the holding time is about 2 to 6 hours, the nickel internal electrode layer is reduced to 0. Even when the barium titanate-based dielectric ceramic layer is thinned to about 1.0-5.0 μm, the yield of highly reliable multilayer ceramic capacitors is high. Easy to get under.

なお、再酸化工程での昇温速度及び冷却速度は、それぞれ、50〜500℃/時間程度とすることが好ましく、100〜300℃/時間程度とすることが更に好ましい。   The heating rate and cooling rate in the reoxidation step are each preferably about 50 to 500 ° C./hour, and more preferably about 100 to 300 ° C./hour.

このようにして再酸化工程を行うことにより、ニッケル系内部電極層の酸化を抑制しつつチタン酸バリウム系誘電体セラミックス層を充分に再酸化させることが可能になる。   By performing the reoxidation process in this manner, it becomes possible to sufficiently reoxidize the barium titanate dielectric ceramic layer while suppressing the oxidation of the nickel internal electrode layer.

再酸化工程でのニッケル系内部電極層の酸化は、主に、セラミックスチップの側面に露出している端面側において生じる。端面から内部に向かって間欠的に酸化が生じることもある。本件発明者等は、ニッケル系内部電極層の厚さを0.5〜2.0μm程度とし、かつ、再酸化工程を上述の条件の下に行うときには、再酸化工程でニッケル系内部電極層に生じる端部酸化の割合を式(0.85+n)/0.132で表される値以下とすることにより、ニッケル系内部電極層と外部電極との導通不良が抑制されることを見出した。   The oxidation of the nickel-based internal electrode layer in the re-oxidation process mainly occurs on the end face side exposed on the side surface of the ceramic chip. Oxidation may occur intermittently from the end face toward the inside. When the thickness of the nickel-based internal electrode layer is set to about 0.5 to 2.0 μm and the re-oxidation process is performed under the above-described conditions, the inventors have formed a nickel-based internal electrode layer in the re-oxidation process. It has been found that when the ratio of the generated end oxidation is not more than the value represented by the formula (0.85 + n) /0.132, poor conduction between the nickel-based internal electrode layer and the external electrode is suppressed.

ここで、上記の式中のnは、再酸化工程後にセラミックスチップの表層が研磨によって除去される厚さ(単位はμm)を意味する。積層型セラミックコンデンサを製造する際には、通常、再酸化工程まで経たセラミックスチップ全体に亘ってその表層をバレル研磨等の方法で研磨除去して平滑化してから、所定箇所に外部電極が形成される。上記のnは、このとき除去される厚さである。ただし、nは0(ゼロ)であってもよい。   Here, n in the above formula means a thickness (unit: μm) at which the surface layer of the ceramic chip is removed by polishing after the reoxidation step. When manufacturing a multilayer ceramic capacitor, the surface layer is usually polished and removed by a method such as barrel polishing over the entire ceramic chip that has gone through the reoxidation process, and then external electrodes are formed at predetermined locations. The The above n is the thickness removed at this time. However, n may be 0 (zero).

また、本発明でいう「ニッケル系内部電極層に生じる端部酸化の割合」とは、次のようにして求めた割合を意味する。まず、図1(a)に示すように、セラミックスチップ10を面15に沿って切断した面に相当する垂直断面をとる。この垂直断面は、例えば、セラミックスチップ10を所定方向に研磨することによって得ることができる。面15は、セラミックスチップ10の表面のうちで最終的に外部電極によって完全に覆われることになる領域(例えば側面10A)と平面視上直交する面であり、その位置は任意に選択される。次いで、図1(b)に示すように、この垂直断面を反射型顕微鏡や電子線マイクロアナライザー(EPMA)等により100〜1000倍に拡大して観察したときの1視野に含まれる各ニッケル系内部電極層3(ただし、上記の領域(例えば側面10A)に一端が露出しているもの)について、上記の領域(側面10A)と、この領域に平行で当該領域との平面視上の間隔Sが20μmである仮想面VPとの間の区間で生じた酸化領域の総延長を求める。   Further, the “ratio of end oxidation occurring in the nickel-based internal electrode layer” in the present invention means a ratio obtained as follows. First, as shown in FIG. 1A, a vertical cross section corresponding to a surface obtained by cutting the ceramic chip 10 along the surface 15 is taken. This vertical cross section can be obtained, for example, by polishing the ceramic chip 10 in a predetermined direction. The surface 15 is a surface orthogonal to the region (for example, the side surface 10A) that is finally completely covered by the external electrode in the surface of the ceramic chip 10, and the position thereof is arbitrarily selected. Next, as shown in FIG. 1 (b), each of the nickel-based interiors included in one field of view when this vertical cross section is magnified 100 to 1000 times with a reflection microscope, an electron beam microanalyzer (EPMA) or the like. For the electrode layer 3 (however, one end of which is exposed in the above-described region (for example, the side surface 10A)), the above-described region (side surface 10A) and the space S in plan view between the region and the region are parallel. The total extension of the oxidized region generated in the section between the virtual plane VP which is 20 μm is obtained.

ここで、上記の「酸化領域の総延長」とは、仮想面VPと直交する方向Dについての酸化領域の幅の総延長を意味し、その単位は[μm]である。上記の区間内に酸化領域が間欠的に分布していたときには、これらの酸化領域それぞれについて前記の方向Dの幅を求め、その総和を上記の総延長とする。   Here, the above-mentioned “total extension of the oxidized region” means the total extension of the width of the oxidized region in the direction D perpendicular to the virtual plane VP, and its unit is [μm]. When the oxidation regions are intermittently distributed in the section, the width in the direction D is obtained for each of these oxidation regions, and the sum is defined as the total extension.

間隔S(20μm)に占める上記総延長の百分率が、「ニッケル系内部電極層3での端部酸化の割合(単位:%)」である。実際のセラミックスチップでは、各側面は必ずしも平坦面となってはいないが、ニッケル系内部電極層3での端部酸化の割合を求めるにあたっては、各側面を平坦面と仮定する。なお、図1(b)中の参照符号5は、チタン酸バリウム系誘電体セラミックス層を示している。   The percentage of the total extension occupying the space S (20 μm) is “the ratio of end oxidation in the nickel-based internal electrode layer 3 (unit:%)”. In an actual ceramic chip, each side surface is not necessarily a flat surface, but when determining the rate of end oxidation in the nickel-based internal electrode layer 3, each side surface is assumed to be a flat surface. Reference numeral 5 in FIG. 1B indicates a barium titanate-based dielectric ceramic layer.

ニッケル系内部電極層3の厚さが0.5〜2.0μm程度であれば、上記の区間に生じた酸化領域は、多くの場合、ニッケル系内部電極層3の表層のみに留まらずに厚さ方向の全長に及ぶが、上記の割合が式(0.85+n)/0.132で表される値以下であれば、ニッケル系内部電極層3のどこかで外部電極との導通をとることが可能となり、結果として、外部電極との導通不良が抑制されるものと考えられる。上記の割合は、ニッケル系内部電極層3の厚さやチタン酸バリウム系誘電体セラミックス層5の組成等に応じて再酸化工程での雰囲気中の酸素分圧、保持温度、又は保持時間を前述の範囲内で適宜選定することにより、制御可能である。   If the thickness of the nickel-based internal electrode layer 3 is about 0.5 to 2.0 μm, in many cases, the oxidized region generated in the above section is not limited to the surface layer of the nickel-based internal electrode layer 3 and is thick. If the above ratio is not more than the value represented by the formula (0.85 + n) /0.132, conduction with the external electrode is performed somewhere in the nickel-based internal electrode layer 3. As a result, it is considered that poor conduction with the external electrode is suppressed. The above ratio is the oxygen partial pressure, holding temperature, or holding time in the atmosphere in the reoxidation step depending on the thickness of the nickel-based internal electrode layer 3 and the composition of the barium titanate-based dielectric ceramic layer 5, etc. Control is possible by selecting appropriately within the range.

目的とする積層型セラミックコンデンサは、例えば、上述した再酸化工程まで行って得たセラミックスチップ(以下、「コンデンサチップ」という。)の表層を必要に応じてバレル研磨等の方法で研磨除去して平滑化してから、所定箇所に外部電極を形成することにより、得られる。外部電極は、例えば、外部電極形成用のペーストを所定箇所に焼き付けることにより、あるいは、In−Ga合金等の外部電極材料を所定箇所に塗布することにより、形成することができる。   For example, the target multilayer ceramic capacitor is obtained by polishing and removing a surface layer of a ceramic chip (hereinafter referred to as “capacitor chip”) obtained through the above-described reoxidation process by a method such as barrel polishing, if necessary. After smoothing, it can be obtained by forming external electrodes at predetermined locations. The external electrode can be formed, for example, by baking a paste for forming an external electrode at a predetermined location, or by applying an external electrode material such as an In-Ga alloy to the predetermined location.

外部電極を形成するにあたってペーストを用いる場合、このペーストは、例えば、所望の導電性材料の粉末、又は焼き付けにより所望の導電性材料となる化合物の粉末と、有機ビヒクルと、ガラス粉末とを混合することにより調製することができる。   When a paste is used in forming the external electrode, this paste is, for example, a powder of a desired conductive material or a powder of a compound that becomes a desired conductive material by baking, an organic vehicle, and a glass powder. Can be prepared.

上記の導電性材料の粉末の形状、又は上記の化合物の粉末の形状は、それぞれ特定の形状に限定されるものではなく、球状、リン片状等、種々の形状とすることができる。これらの粉末の大きさは0.5〜5μm程度であることが好ましく、1〜3μm程度であることが更に好ましい。また、上記の有機ビヒクルは、バインダと溶剤とを含有するものであり、バインダとしては例えばエチルセルロース、アクリル樹脂、ブチラール樹脂等が、また、溶剤としては例えばターピネオール、ブチルカルビトール、ケロシン等が用いられる。上記のガラス粉末としては、軟化点が500〜900℃程度のものを用いることが好ましい。   The shape of the powder of the conductive material or the shape of the powder of the compound is not limited to a specific shape, and may be various shapes such as a spherical shape and a flake shape. The size of these powders is preferably about 0.5 to 5 μm, and more preferably about 1 to 3 μm. The organic vehicle contains a binder and a solvent, and as the binder, for example, ethyl cellulose, acrylic resin, butyral resin, etc. are used, and as the solvent, for example, terpineol, butyl carbitol, kerosene, or the like is used. . As said glass powder, it is preferable to use a thing with a softening point of about 500-900 degreeC.

外部電極の形成に用いるペーストでの導電性材料の粉末、又は焼き付けにより所望の導電性材料となる化合物の粉末の含有量は、40〜60質量%程度とすることができる。バインダの含有量は1〜5質量%程度とすることができ、ガラス粉末の含有量は1〜10質量%程度とすることが好ましい。残量が溶剤の含有量となる。   The content of the conductive material powder in the paste used for forming the external electrode or the compound powder that becomes a desired conductive material by baking can be about 40 to 60% by mass. The binder content can be about 1 to 5% by mass, and the glass powder content is preferably about 1 to 10% by mass. The remaining amount is the solvent content.

ペーストを焼き付けることで外部電極を形成する場合、この焼き付けは、例えば以下の条件の下に行うことができる。すなわち、窒素ガス雰囲気中、又は加湿した窒素ガスと水素ガスとの混合ガス雰囲気中、600〜800℃で10分間〜1時間程度熱処理することにより、焼き付けを行うことができる。窒素ガスや混合ガスの加湿は、例えばウェッター等を用いて行うことができる。この場合、水温は10〜30℃程度が好ましい。   When an external electrode is formed by baking a paste, this baking can be performed under the following conditions, for example. That is, baking can be performed by heat treatment at 600 to 800 ° C. for about 10 minutes to 1 hour in a nitrogen gas atmosphere or a mixed gas atmosphere of humidified nitrogen gas and hydrogen gas. The humidification of the nitrogen gas or the mixed gas can be performed using, for example, a wetter. In this case, the water temperature is preferably about 10 to 30 ° C.

コンデンサチップの平面形状が矩形である場合には、平面視したときに例えば長軸方向両端に位置する側面それぞれに、当該側面全体を覆うようにして外部電極が1つずつ形成される。勿論、上記の長軸方向両端に外部電極を設けた構造とする他に、短軸方向両端に外部電極を設けた構造としても、あるいは、2端子ではなく3端子以上の外部電極を設けた構造としても、積層型セラミックコンデンサを得ることができる。このようにして外部電極まで形成することにより、積層型セラミックコンデンサを得ることができる。必要に応じて、各外部電極上にめっき等の方法でパッド層を形成することができる。   When the planar shape of the capacitor chip is rectangular, one external electrode is formed so as to cover the entire side surface, for example, on each side surface located at both ends in the long axis direction when viewed in plan. Of course, in addition to the structure in which the external electrodes are provided at both ends in the long axis direction, a structure in which external electrodes are provided at both ends in the short axis direction, or a structure in which 3 or more external electrodes are provided instead of 2 terminals. However, a multilayer ceramic capacitor can be obtained. A multilayer ceramic capacitor can be obtained by forming the external electrodes in this way. If necessary, a pad layer can be formed on each external electrode by a method such as plating.

<実施例1〜実施例8>
(準備工程);
まず、チタン酸バリウム(BaTiO) 粉末、酸化バリウム(BaO)粉末、酸化カルシウム(CaO)粉末、酸化マンガン(MnO)粉末、酸化イットリウム(Y)粉末、酸化ケイ素(SiO) 粉末、酸化マグネシウム(MgO)粉末、及び酸化バナジウム(V)粉末を用意した。チタン酸バリウム粉末の平均粒子径は約0.3μmである。
<Example 1 to Example 8>
(Preparation process);
First, barium titanate (BaTiO 3 ) powder, barium oxide (BaO) powder, calcium oxide (CaO) powder, manganese oxide (MnO) powder, yttrium oxide (Y 2 O 3 ) powder, silicon oxide (SiO 2 ) powder, Magnesium oxide (MgO) powder and vanadium oxide (V 2 O 3 ) powder were prepared. The average particle diameter of the barium titanate powder is about 0.3 μm.

次に、上記の各粉末を、チタン酸バリウム100モルに対して酸化バリウムが1.8モル、酸化カルシウムが1.2モル、酸化マンガンが0.2モル、酸化イットリウムが2.5モル、酸化ケイ素が3.0モル、酸化マグネシウムが0.1モル、酸化バナジウムが0.03モルとなるように秤量して、混合した。   Next, each powder is mixed with 1.8 mol of barium oxide, 1.2 mol of calcium oxide, 0.2 mol of manganese oxide, 2.5 mol of yttrium oxide and 100 mol of barium titanate. Weighed and mixed so that silicon was 3.0 mol, magnesium oxide was 0.1 mol, and vanadium oxide was 0.03 mol.

得られた混合物100重量部に対して、アクリル樹脂を4.8重量部、トルエンを10重量部、酢酸エチルを70重量部、ミネラルスピリットを6重量部、アセトンを4重量部それぞれ加えて混合し、グリーンシート形成用ペーストを得た。   To 100 parts by weight of the resulting mixture, 4.8 parts by weight of acrylic resin, 10 parts by weight of toluene, 70 parts by weight of ethyl acetate, 6 parts by weight of mineral spirits, and 4 parts by weight of acetone are added and mixed. A green sheet forming paste was obtained.

また、これとは別に、平均粒子径が0.5μmのニッケル粉末100重量部に、有機ビヒクル(エチルセルロース8重量部をブチルカルビトール92重量部に溶解させたもの)を40重量部、ブチルカルビトールを10重量部それぞれ加えて混合し、ニッケル製内部電極層形成用のペースト(以下、「内部電極層形成用ペースト」という。)を得た。   Separately, 100 parts by weight of nickel powder having an average particle size of 0.5 μm, 40 parts by weight of an organic vehicle (8 parts by weight of ethyl cellulose dissolved in 92 parts by weight of butyl carbitol), butyl carbitol 10 parts by weight of each were added and mixed to obtain a nickel internal electrode layer forming paste (hereinafter referred to as “internal electrode layer forming paste”).

次に、ポリエチレンテレフタレートフィルムの片面に、グリーンシート形成用ペーストをドクターブレード法により厚さ2.5μmに塗布した後に乾燥してグリーンシートを形成した。以下同様にして、計48層のグリーンシートをポリエチレンテレフタレートフィルムの片面上に積層して、下部外装シートを形成した。次いで、厚さ2.5μmのグリーンシート上に厚さ1.5μmの内部電極層形成用ペースト層を印刷により形成したものを上記の下部外装シート上に所望数積層した後、更に48層のグリーンシートを積層することによって上部外装シートを形成し、積層物を得た。   Next, a green sheet forming paste was applied to one side of the polyethylene terephthalate film to a thickness of 2.5 μm by the doctor blade method and then dried to form a green sheet. Similarly, a total of 48 green sheets were laminated on one side of a polyethylene terephthalate film to form a lower exterior sheet. Next, a desired number of paste layers for forming an internal electrode layer having a thickness of 1.5 μm formed on a green sheet having a thickness of 2.5 μm are stacked on the lower exterior sheet, and then a further 48 layers of green An upper exterior sheet was formed by laminating sheets to obtain a laminate.

この積層物に1500kg/cm の荷重を加えて各層を圧着させてから所定個のグリーンチップを切り出した。いずれのグリーンチップも、340層の内部電極層形成用ペースト層を有している。 A load of 1500 kg / cm 2 was applied to this laminate to crimp each layer, and then a predetermined number of green chips were cut out. Each green chip has 340 internal electrode layer forming paste layers.

次いで、各グリーンチップを空気中で260℃にまで加熱し、この温度で8時間保持して、グリーンシート及び内部電極層形成用ペースト層それぞれに含有されているバインダを除去した。昇温速度は25℃/時間とした。   Next, each green chip was heated to 260 ° C. in air and held at this temperature for 8 hours to remove the binder contained in each of the green sheet and the internal electrode layer forming paste layer. The heating rate was 25 ° C./hour.

この後、各グリーンチップを窒素ガスと水素ガスとの混合雰囲気中、1275℃で2時間保持することによって焼成した。このとき、焼成雰囲気(混合雰囲気)はウェッターにより露点温度が20℃となるように加湿し、その酸素分圧は1.0×10−5Paとした。また、昇温速度は200℃/時間とし、冷却速度も200℃/時間とした。 Thereafter, each green chip was baked by being held at 1275 ° C. for 2 hours in a mixed atmosphere of nitrogen gas and hydrogen gas. At this time, the firing atmosphere (mixed atmosphere) was humidified by a wetter so that the dew point temperature was 20 ° C., and the oxygen partial pressure was 1.0 × 10 −5 Pa. The temperature rising rate was 200 ° C./hour, and the cooling rate was 200 ° C./hour.

この焼成により、各グリーンチップ内のグリーンシートがチタン酸バリウム系セラミックス製誘電体層になると共に、内部電極層形成用ペースト層がニッケル製内部電極層となって、各々が2.0×1.2×1.2mmの直方体状を呈する所定個のセラミックスチップが得られた。   By this firing, the green sheet in each green chip becomes a dielectric layer made of a barium titanate ceramic, and the internal electrode layer forming paste layer becomes a nickel internal electrode layer. A predetermined number of ceramic chips having a rectangular parallelepiped shape of 2 × 1.2 mm were obtained.

(再酸化工程);
準備工程で得られたセラミックスチップを窒素ガス雰囲気中で所定時間保持することにより再酸化した。このときの保持温度は、後掲の表1に示すように700〜1050℃の範囲内で実施例毎に変え、保持時間も表1に示すように2〜6時間の範囲内で実施例毎に変えた。再酸化雰囲気(窒素ガス雰囲気)は、いずれの実施例においてもウェッターにより露点温度が20℃となるように加湿し、その酸素分圧は後掲の表1に示す値である。また、昇温速度及び冷却速度は、いずれの実施例においても、それぞれ200℃/時間とした。
(Reoxidation process);
The ceramic chip obtained in the preparation step was reoxidized by holding it in a nitrogen gas atmosphere for a predetermined time. The holding temperature at this time is changed for each example within the range of 700 to 1050 ° C. as shown in Table 1 below, and the holding time is also within the range of 2 to 6 hours as shown in Table 1. Changed to. The reoxidation atmosphere (nitrogen gas atmosphere) is humidified by a wetter so that the dew point temperature is 20 ° C. in any of the examples, and the oxygen partial pressure is a value shown in Table 1 below. In addition, the heating rate and the cooling rate were 200 ° C./hour in each example.

このようにして再酸化工程まで行うことにより、実施例毎にセラミックスチップが複数個ずつ得られた。これらのセラミックスチップのうち、実施例毎に無作為に抽出した1個を後述する「評価1」でのサンプルとした。また、残りのセラミックスチップは、バレル研磨を施してコンデンサチップとした後、互いに対向する1対の側面それぞれにインジウム(In)−ガリウム(Ga)合金により外部電極を形成して積層型セラミックコンデンサとし、後述する「評価2」又は「評価3」のサンプルとした。   By performing the re-oxidation process in this way, a plurality of ceramic chips were obtained for each example. Among these ceramic chips, one randomly extracted for each example was used as a sample in “Evaluation 1” described later. The remaining ceramic chip is barrel-polished to form a capacitor chip, and then an external electrode is formed of an indium (In) -gallium (Ga) alloy on each of a pair of side surfaces facing each other to form a multilayer ceramic capacitor. Samples of “Evaluation 2” or “Evaluation 3” described later were used.

なお、セラミックスチップをバレル研磨してコンデンサチップとしたとき、各セラミックスチップの表層は、平均値で厚さ約0.4μmに亘って除去された。   When the ceramic chip was barrel-polished to obtain a capacitor chip, the surface layer of each ceramic chip was removed over an average thickness of about 0.4 μm.

<比較例1〜比較例4>
再酸化工程での保持温度を本発明の限定範囲外の温度である600℃、1100℃、又は1200℃とした以外は実施例1又は実施例6と同様にして、比較例毎にセラミックスチップ、コンデンサチップ、及び積層型セラミックコンデンサをそれぞれ作製した。各比較例での再酸化工程における保持温度、保持時間、酸素分圧を表1に併記する。
<Comparative Examples 1 to 4>
A ceramic chip for each comparative example was obtained in the same manner as in Example 1 or Example 6 except that the holding temperature in the reoxidation step was 600 ° C., 1100 ° C., or 1200 ° C., which is a temperature outside the limited range of the present invention. A capacitor chip and a multilayer ceramic capacitor were respectively produced. Table 1 shows the holding temperature, holding time, and oxygen partial pressure in the reoxidation step in each comparative example.

<評価1>
実施例毎及び比較例毎に無作為に抽出した1個のセラミックスチップ中のニッケル製内部電極層に生じた端部酸化の割合を、図1(a)及び図1(b)を用いて既に説明した方法により求めた。結果を表1に併記する。
<Evaluation 1>
The ratio of the end oxidation generated in the nickel internal electrode layer in one ceramic chip randomly extracted for each example and each comparative example is already shown in FIG. 1 (a) and FIG. 1 (b). Obtained by the method described. The results are also shown in Table 1.

<評価2>
各実施例及び各比較例で得た積層型セラミックコンデンサそれぞれについて、雰囲気温度を20℃としたときの絶縁抵抗(Insulation Resistance);以下、「R20」 と略記する。)と、雰囲気温度を150℃としたときの絶縁抵抗(以下、「R150」 と略記する。)を求め、R150 に対するR20 の比の常用対数(log(R20/R150))を算出した。結果を表1に併記する。この値が小さい積層型セラミックコンデンサほど、高温下で使用した場合でも絶縁抵抗の劣化が少ない。
<Evaluation 2>
With respect to each of the multilayer ceramic capacitors obtained in each Example and each Comparative Example, the insulation resistance when the ambient temperature is 20 ° C .; hereinafter abbreviated as “R i 20”. A), insulation resistance when the ambient temperature and 0.99 ° C. (hereinafter, abbreviated as "R i 0.99".) Is obtained, the ratio of the logarithm of R i 20 with respect to R i 150 (log (R i 20 / R i 150)) was calculated. The results are also shown in Table 1. A multilayer ceramic capacitor having a smaller value has less deterioration in insulation resistance even when used at high temperatures.

<評価3>
各実施例及び比較例3〜比較例4で得た積層型セラミックコンデンサそれぞれについて、雰囲気温度160℃、印加電圧12.6Vの条件の下に高温加速寿命試験(HALT;Highly Accelerated Life Test)を行い、その結果に基づいて平均故障寿命(MTTF;Mean Time To Failure)を求めた。結果を表1に併記する。この値が大きい積層型セラミックコンデンサほど、長寿命である。
<Evaluation 3>
For each of the multilayer ceramic capacitors obtained in each Example and Comparative Examples 3 to 4, a high temperature accelerated life test (HALT) was performed under the conditions of an atmospheric temperature of 160 ° C. and an applied voltage of 12.6 V. Based on the result, mean time to failure (MTTF) was obtained. The results are also shown in Table 1. A multilayer ceramic capacitor having a larger value has a longer life.

Figure 2006032404
Figure 2006032404

表1に示したlog(R20/R150)の値及びMTTFの値から明らかなように、実施例1〜実施例8及び比較例3〜比較例4で得られた各積層型セラミックコンデンサは、環境温度の変化に対する電気的特性の変動が小さく、かつ、長寿命であるので、信頼性が高いものであるといえる。特に、再酸化工程での保持温度を700〜900℃とした実施例1〜実施例6の各積層型セラミックコンデンサは、高い信頼性を有している。 As is clear from the log (R i 20 / R i 150) value and MTTF value shown in Table 1, each multilayer ceramic obtained in Examples 1 to 8 and Comparative Examples 3 to 4 was used. The capacitor is highly reliable because it has a small variation in electrical characteristics with respect to changes in environmental temperature and has a long lifetime. In particular, each multilayer ceramic capacitor of Examples 1 to 6 in which the holding temperature in the reoxidation process is 700 to 900 ° C. has high reliability.

一方、再酸化工程での保持温度を本発明の限定範囲外の温度である600℃とした比較例1〜比較例2の各積層型セラミックコンデンサは、log(R150/R20)の値が大きいことから明らかなように、環境温度の変化に対する電気的特性の変動が大きいものである。これは、再酸化工程でチタン酸バリウム系誘電体セラミックス層の再酸化が不十分であったことによるものと考えられる。 On the other hand, each multilayer ceramic capacitor of Comparative Examples 1 and 2 in which the holding temperature in the reoxidation process is 600 ° C., which is a temperature outside the limit range of the present invention, is log (R i 150 / R i 20). As is clear from the large value, the fluctuation of the electrical characteristics with respect to the change of the environmental temperature is large. This is considered to be due to insufficient reoxidation of the barium titanate dielectric ceramic layer in the reoxidation step.

なお、比較例3〜比較例4で得た各積層型セラミックコンデンサは、その静電容量が設計値よりも小さくなり易かった。これは、ニッケル製内部電極層の端部酸化の割合が高いことから、ニッケル製内部電極層と外部電極との導通不良が生じ易かったことに起因するものと考えられる。   In addition, each multilayer ceramic capacitor obtained in Comparative Examples 3 to 4 was likely to have a capacitance smaller than the design value. This is considered to be due to the fact that the end oxidation ratio of the nickel internal electrode layer is high, so that poor conduction between the nickel internal electrode layer and the external electrode was likely to occur.

図1(a)は、セラミックスチップにおけるニッケル系内部電極層の端部酸化の割合の求め方を説明するための斜視図であり、図1(b)は、セラミックスチップにおけるニッケル系内部電極層の端部酸化の割合の求め方を説明するための断面図である。FIG. 1A is a perspective view for explaining how to determine the rate of end oxidation of a nickel-based internal electrode layer in a ceramic chip. FIG. 1B is a diagram of the nickel-based internal electrode layer in a ceramic chip. It is sectional drawing for demonstrating how to obtain | require the ratio of edge part oxidation.

符号の説明Explanation of symbols

3…ニッケル系内部電極層(ニッケルを主成分とする内部電極層)
5…チタン酸バリウム系誘電体セラミックス層
10…セラミックスチップ
3. Nickel internal electrode layer (internal electrode layer mainly composed of nickel)
5 ... Barium titanate dielectric ceramic layer 10 ... Ceramic chip

Claims (5)

誘電体セラミックス層形成用のグリーンシートと内部電極層形成用のペースト層とが交互に積層された状態で焼成されて、前記グリーンシートが誘電体セラミックス層になると共に前記ペースト層がニッケルを主成分とする内部電極層になったセラミックスチップを用意する準備工程と、前記セラミックスチップ中の誘電体セラミックス層を再酸化する再酸化工程とを含み、
前記準備工程で、副成分として酸化バリウム及び酸化カルシウムのうちの少なくとも一方、酸化マンガン、希土類酸化物、及び酸化ケイ素を少なくとも含有していると共にチタン原子に対するカルシウム原子の原子数比が0又は0.001〜0.12、バリウム原子とカルシウム原子との合量の原子数比が1.001〜1.12、マンガン原子の原子数比が0.005以下、希土類酸化物を構成する希土類元素の原子数比が0.0004〜0.10、ケイ素原子の原子数比が0.001〜0.12で、平均粒子径が0.05〜0.6μmであるチタン酸バリウム系誘電体セラミックスによって前記誘電体セラミックス層が形成されたセラミックスチップを用意し、
前記再酸化工程で、前記セラミックスチップを酸素分圧6×10−10 〜2×10−7MPaの酸化性雰囲気中、700〜1050℃で2〜6時間保持することを特徴とする積層型セラミックコンデンサの製造方法。
The green sheet for forming the dielectric ceramic layer and the paste layer for forming the internal electrode layer are fired in an alternately laminated state, so that the green sheet becomes a dielectric ceramic layer and the paste layer is mainly composed of nickel. Including a preparation step of preparing a ceramic chip as an internal electrode layer and a reoxidation step of reoxidizing the dielectric ceramic layer in the ceramic chip,
In the preparation step, at least one of barium oxide and calcium oxide, manganese oxide, rare earth oxide, and silicon oxide is contained as an accessory component, and the atomic ratio of calcium atoms to titanium atoms is 0 or 0.00. 001 to 0.12, the atomic ratio of the total amount of barium atoms and calcium atoms is 1.001 to 1.12, the atomic ratio of manganese atoms is 0.005 or less, and the rare earth element atoms constituting the rare earth oxide The dielectric is formed by a barium titanate-based dielectric ceramic having a number ratio of 0.0004 to 0.10, an atomic ratio of silicon atoms of 0.001 to 0.12, and an average particle diameter of 0.05 to 0.6 μm. Prepare a ceramic chip with a body ceramic layer formed,
In the re-oxidation step, the ceramic chip is held at 700 to 1050 ° C. for 2 to 6 hours in an oxidizing atmosphere having an oxygen partial pressure of 6 × 10 −10 to 2 × 10 −7 MPa. Capacitor manufacturing method.
前記誘電体セラミックス層が、副成分として酸化マグネシウム、酸化バナジウム、酸化タングステン、又は酸化モリブデンを更に含有し、チタン原子に対するマグネシウム原子の原子数比が0.03以下、バナジウム原子の原子数比及びタングステン原子の原子数がそれぞれ0.006以下、モリブデン原子の原子数比が0.003以下であると共に、前記バナジウム原子の原子数比をX、前記タングステン原子の原子数比をY、モリブデン原子の原子数比をZで表したときに式(X+Y+2Z)≦0.006を満たすことを特徴とする請求項1に記載の積層型セラミックコンデンサの製造方法。   The dielectric ceramic layer further contains magnesium oxide, vanadium oxide, tungsten oxide, or molybdenum oxide as subcomponents, the atomic ratio of magnesium atoms to titanium atoms is 0.03 or less, the atomic ratio of vanadium atoms and tungsten The number of atoms is 0.006 or less, the atomic ratio of molybdenum atoms is 0.003 or less, the atomic ratio of vanadium atoms is X, the atomic ratio of tungsten atoms is Y, and molybdenum atoms are atoms. 2. The method for manufacturing a multilayer ceramic capacitor according to claim 1, wherein when the number ratio is expressed by Z, the formula (X + Y + 2Z) ≦ 0.006 is satisfied. 前記再酸化工程で前記セラミックスチップの保持温度を700〜900℃にすることを特徴とする請求項1又は2に記載の積層型セラミックコンデンサの製造方法。   The method for manufacturing a multilayer ceramic capacitor according to claim 1 or 2, wherein the holding temperature of the ceramic chip is set to 700 to 900 ° C in the reoxidation step. 前記内部電極層の厚さを0.5〜2.0μmにすることを特徴とする請求項1〜3のいずれか1項に記載の積層型セラミックコンデンサの製造方法。   The method for manufacturing a multilayer ceramic capacitor according to claim 1, wherein the thickness of the internal electrode layer is 0.5 to 2.0 μm. 前記再酸化工程後に前記セラミックスチップの表層が研磨により除去される厚さをn[μm]としたときに、前記再酸化工程で前記内部電極層に生じる端部酸化の割合を式(0.85+n)/0.132[%]で表される値以下にすることを特徴とする請求項1〜4のいずれか1項に記載の積層型セラミックコンデンサの製造方法。
When the thickness at which the surface layer of the ceramic chip is removed by polishing after the re-oxidation step is n [μm], the ratio of edge oxidation that occurs in the internal electrode layer in the re-oxidation step is expressed by the formula (0.85 + n ) /0.132 [%] or less, the method for producing a multilayer ceramic capacitor according to claim 1.
JP2004204677A 2004-07-12 2004-07-12 Method of manufacturing multilayered ceramic capacitor Pending JP2006032404A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004204677A JP2006032404A (en) 2004-07-12 2004-07-12 Method of manufacturing multilayered ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004204677A JP2006032404A (en) 2004-07-12 2004-07-12 Method of manufacturing multilayered ceramic capacitor

Publications (1)

Publication Number Publication Date
JP2006032404A true JP2006032404A (en) 2006-02-02

Family

ID=35898429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004204677A Pending JP2006032404A (en) 2004-07-12 2004-07-12 Method of manufacturing multilayered ceramic capacitor

Country Status (1)

Country Link
JP (1) JP2006032404A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124785A (en) * 1994-10-19 1996-05-17 Tdk Corp Multilayered ceramic chip capacitor
JP2004134808A (en) * 2003-11-14 2004-04-30 Tdk Corp Manufacturing method and binder removal method of ceramic electronic component

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124785A (en) * 1994-10-19 1996-05-17 Tdk Corp Multilayered ceramic chip capacitor
JP2004134808A (en) * 2003-11-14 2004-04-30 Tdk Corp Manufacturing method and binder removal method of ceramic electronic component

Similar Documents

Publication Publication Date Title
CN108257779B (en) Laminated ceramic electronic component
JP5838927B2 (en) Multilayer ceramic electronic components
JP5531863B2 (en) Dielectric ceramic composition and ceramic electronic component
JP4635928B2 (en) Multilayer electronic component and manufacturing method thereof
JP5217405B2 (en) Dielectric porcelain composition and electronic component
JP4839913B2 (en) Electronic component, dielectric ceramic composition and method for producing the same
JP5018604B2 (en) Dielectric porcelain composition and electronic component
JP2007331956A (en) Electronic component, dielectric ceramic composition and method for producing the same
JP2007331958A (en) Electronic component, dielectric ceramic composition and method for producing the same
JP4191496B2 (en) Dielectric porcelain composition and electronic component
JP2007217205A (en) Electronic component, dielectric porcelain composition, and its production method
JP2006269817A (en) Process for producing multilayer ceramic electronic component
JP4863005B2 (en) Dielectric porcelain composition and electronic component
JP5672119B2 (en) Dielectric porcelain composition and electronic component
JP4696891B2 (en) Electronic component, dielectric ceramic composition and method for producing the same
JP3924286B2 (en) Manufacturing method of multilayer ceramic electronic component
JP4576807B2 (en) Dielectric porcelain composition and electronic component
JP2007273684A (en) Manufacturing method of laminated electronic component
JP4951896B2 (en) Dielectric porcelain composition and electronic component
JP2012166976A (en) Dielectric ceramic composition and ceramic electronic component
JP5153288B2 (en) Dielectric porcelain composition and electronic component
JP5151039B2 (en) Dielectric ceramic, manufacturing method thereof, and multilayer ceramic capacitor
JP2008230928A (en) Dielectric ceramic composition and electronic component
JP2007153721A (en) Ceramic powder, ceramic electronic component and method of manufacturing the same
JP2008174434A (en) Dielectric porcelain composition and electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100311

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100824