JP2006031585A - 基準クロックの周波数補正方法 - Google Patents
基準クロックの周波数補正方法 Download PDFInfo
- Publication number
- JP2006031585A JP2006031585A JP2004212597A JP2004212597A JP2006031585A JP 2006031585 A JP2006031585 A JP 2006031585A JP 2004212597 A JP2004212597 A JP 2004212597A JP 2004212597 A JP2004212597 A JP 2004212597A JP 2006031585 A JP2006031585 A JP 2006031585A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- correction
- reference clock
- correction value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】コストアップを抑制し、常に安定した周波数の基準クロックを生成することができる基準クロックの周波数補正方法を提供する。
【解決手段】μcom1にて、ドライバーIC2の内蔵発振回路21の原振クロック又はその分周クロックを取得し、取得された原振クロックの周波数に関する情報を計測し、計測した周波数に関する情報に基づいて基準クロックの周波数の補正値を算出し、算出した補正値をμcom1からドライバーIC2に送信する。そして、送信されてきた補正値に基づいて、ドライバーIC2にて基準クロックの周波数を補正する。よって、高価な水晶発振子を含む水晶発振回路が不要となる。また、電源投入のタイミングを待つことなく、基準クロックの周波数を補正することが可能になる。
【選択図】図3
【解決手段】μcom1にて、ドライバーIC2の内蔵発振回路21の原振クロック又はその分周クロックを取得し、取得された原振クロックの周波数に関する情報を計測し、計測した周波数に関する情報に基づいて基準クロックの周波数の補正値を算出し、算出した補正値をμcom1からドライバーIC2に送信する。そして、送信されてきた補正値に基づいて、ドライバーIC2にて基準クロックの周波数を補正する。よって、高価な水晶発振子を含む水晶発振回路が不要となる。また、電源投入のタイミングを待つことなく、基準クロックの周波数を補正することが可能になる。
【選択図】図3
Description
本発明は、マイクロコンピュータに接続される外部回路の内蔵発振回路から出力される原振クロック又はその分周クロックに基づいて生成される基準クロックの周波数を補正する方法に関する。
近年、車両機器等には、マイクロコンピュータに接続され、通信機能を有し、所定周波数の基準クロックを必要とするドライバーIC(集積回路)が内蔵されることが多い。このようなドライバーICは、コストアップ抑制のために、例えば、抵抗R及びコンデンサCを用いた内蔵CR発振回路やロジックで構成されたリング発振回路等が使用され、このような発振回路から出力される原振クロックに基づいて所定周波数の基準クロックが生成されることが多い。ところが、このような発振回路は、安価である反面、原振クロックの周波数安定度があまりよくないので、この原振クロックに基づいて生成される基準クロックを外部信号によって補正する必要がある。
図6は、従来の基準クロックの周波数補正方法を説明するための図である。図6において、ドライバーIC4は、μcom(マイクロコンピュータ又はマイクロコントローラ)3に接続され、通信機能を有し、所定周波数の基準クロックを生成する。このため、ドライバーIC4は、内蔵発振回路41及び内蔵クロック補正回路42を有し、内蔵発振回路41から出力される原振クロックに基づいて所定周波数の基準クロックを生成する。但し、内蔵発振回路41は、周波数安定度があまりよくないので、この原振クロックに基づいて生成される基準クロックを、例えば、μcom3側から与えられる補正値によって、内蔵クロック補正回路42が補正する。
ドライバーIC4が接続されるμcom3は、水晶発振子XT3を含む水晶発振回路31を備えており、この水晶発振回路31から出力されるクロックに基づいて生成された基準パルス信号Tstdを、上記補正値として、ドライバーIC4に与える。ドライバーIC4では、例えば、基準パルス信号Tstdの間においてカウントされる、内蔵発振回路41から出力される原振クロックのパルス数にしたがって、内蔵クロック補正回路42によって基準クロックの周波数が補正される。
また、上記基準パルス信号Tstdは、電源投入毎、例えば、車両のエンジンスイッチPSWがオンされるタイミングを利用して、ドライバーIC4に与えられ、基準クロックの周波数が補正される。
なお、この出願の発明に関連する先行技術文献情報としては次のものがある。
US2003/0112906A1
特開平6−318123号公報
特開平10−49251号公報
特開平10−247121号公報
上記従来の基準クロックの周波数補正方法は、補正値を与えるためにドライバIC側に補正値算出回路が必要となるので、コストアップをもたらすことになる。また、電源投入のタイミングでしか補正値が与えられないので、温度変化等により内蔵発振回路の原振クロックの周波数が変化しても、次の電源投入のタイミングを待たなければ基準クロックの周波数が補正されない。更に、マイクロコンピュータでは、ドライバーICの基準クロックの周波数を全く認知できないので、このドライバーICを搭載する装置やシステムの信頼性にもかかわってくる。
よって本発明は、上述した現状に鑑み、コストアップを抑制し、常に安定した周波数の基準クロックを生成し、且つ、信頼性を高めることができる基準クロックの周波数補正方法を提供することを課題としている。
上記課題を解決するためになされた請求項1記載の基準クロックの周波数補正方法は、マイクロコンピュータに接続される外部回路の内蔵発振回路から出力される原振クロック又はその分周クロックに基づいて生成される基準クロックの周波数を補正する方法であって、前記原振クロック又は前記分周クロックを、前記マイクロコンピュータにて取得する取得工程と、取得された前記原振クロック又は前記分周クロックの周波数に関する情報を、前記マイクロコンピュータにて計測する計測工程と、計測した前記周波数に関する情報に基づいて前記基準クロックの周波数の補正値を、前記マイクロコンピュータにて算出する算出工程と、算出した前記補正値を、前記マイクロコンピュータから前記外部回路に送信する補正値送信工程と、送信されてきた前記補正値に基づいて、前記外部回路にて前記基準クロックの周波数を補正する補正工程と、を含むことを特徴とする。
請求項1記載の発明によれば、マイクロコンピュータにて、外部回路の内蔵発振回路の原振クロック又はその分周クロックを取得し、取得された原振クロック又は分周クロックの周波数に関する情報を計測し、計測した周波数に関する情報に基づいて基準クロックの周波数の補正値を算出し、算出した補正値をマイクロコンピュータから外部回路に送信する。そして、送信されてきた補正値に基づいて、外部回路にて基準クロックの周波数を補正する。よって、高価な水晶発振子を含む水晶発振回路が不要となる。また、電源投入のタイミングを待つことなく、基準クロックの周波数を補正することが可能になる。
上記課題を解決するためになされた請求項2記載の基準クロックの周波数補正方法は、請求項1記載の周波数補正方法において、前記基準クロックの周波数の補正完了を示す補正完了信号を、前記外部回路から前記マイクロコンピュータに送信する補正完了信号送信工程、を含むことを特徴とする。
請求項2記載の発明によれば、基準クロックの周波数の補正完了を示す補正完了信号を、外部回路からマイクロコンピュータに送信するようにしているので、マイクロコンピュータでは、外部回路における基準クロックの周波数を監視可能になる。
上記課題を解決するためになされた請求項3記載の基準クロックの周波数補正方法は、請求項2記載の周波数補正方法において、前記補正完了信号送信工程では、前記補正完了信号として、補正後の前記基準クロックを送信し、補正後の前記基準クロックの周波数が所定の誤差範囲内か否かを、前記マイクロコンピュータにて確認する確認工程、を含むことを特徴とする。
請求項3記載の発明によれば、外部回路からマイクロコンピュータに、補正完了信号として、補正後の基準クロックを送信し、補正後の基準クロックの周波数が所定の誤差範囲内か否かを確認するようにしているので、マイクロコンピュータでは、外部回路における基準クロックの周波数をより正確に監視可能になる。
上記課題を解決するためになされた請求項4記載の基準クロックの周波数補正方法は、請求項1〜請求項3のいずれか一項に記載の周波数補正方法において、前記算出工程では、前記補正値として、前記基準クロックの周波数が所定周波数になるように前記原振クロックの分周比を算出し、前記補正工程では、前記補正値で示される分周比に基づいて前記原振クロックを分周する、ことを特徴とする。
請求項4記載の発明によれば、マイクロコンピュータにて、補正値として、基準クロックの周波数が所定周波数になるように原振クロックの分周比を算出し、外部回路にて、補正値で示される分周比に基づいて原振クロックを分周するようにしているので、外部回路における回路構成が必要以上に複雑化することがない。
上記課題を解決するためになされた請求項5記載の基準クロックの周波数補正方法は、請求項1〜請求項4のいずれか一項に記載の周波数補正方法において、前記計測工程では、前記原振クロック又は前記分周クロックの周波数に関する情報として、前記原振クロック又はその分周クロックに基づいて生成された通信のフレーム長を計測する、ことを特徴とする。
請求項5記載の発明によれば、マイクロコンピュータにて、外部回路の内蔵発振回路の原振クロック又はその分周クロックに基づいて生成された通信のフレーム長を計測することにより補正値を算出する。
上記課題を解決するためになされた請求項6記載の基準クロックの周波数補正方法は、請求項1〜請求項4のいずれか一項に記載の周波数補正方法において、前記計測工程では、前記原振クロック又は前記分周クロックの周波数に関する情報として、前記原振クロック又はその分周クロックに基づいて生成された通信のビット長を計測する、ことを特徴とする。
請求項6記載の発明によれば、マイクロコンピュータにて、外部回路の内蔵発振回路の原振クロック又はその分周クロックに基づいて生成された通信のビット長を計測することにより補正値を算出する。
請求項1記載の発明によれば、マイクロコンピュータにて、外部回路の内蔵発振回路の原振クロック又はその分周クロックを取得し、取得された原振クロック又は分周クロックの周波数に関する情報を計測し、計測した周波数に関する情報に基づいて基準クロックの周波数の補正値を算出し、算出した補正値をマイクロコンピュータから外部回路に送信する。そして、送信されてきた補正値に基づいて、外部回路にて基準クロックの周波数を補正する。よって、高価な水晶発振子を含む水晶発振回路が不要となり、コストアップを抑制することができる。また、電源投入のタイミングを待つことなく、基準クロックの周波数を補正することが可能になる。したがって、外部回路では常に安定した周波数の基準クロックを生成できる。
請求項2記載の発明によれば、基準クロックの周波数の補正完了を示す補正完了信号を、外部回路からマイクロコンピュータに送信するようにしているので、マイクロコンピュータでは、外部回路における基準クロックの周波数を監視可能になる。したがって、この外部回路を搭載する装置やシステムの信頼性を高めることができる。
請求項3記載の発明によれば、外部回路からマイクロコンピュータに、補正完了信号として、補正後の基準クロックを送信し、補正後の基準クロックの周波数が所定の誤差範囲内か否かを確認するようにしているので、マイクロコンピュータでは、外部回路における基準クロックの周波数をより正確に監視可能になる。したがって、この外部回路を搭載する装置やシステムの信頼性をより高めることができる。
請求項4記載の発明によれば、マイクロコンピュータにて、補正値として、基準クロックの周波数が所定周波数になるように原振クロックの分周比を算出し、外部回路にて、補正値で示される分周比に基づいて原振クロックを分周するようにしているので、外部回路における回路構成が必要以上に複雑化することがない。したがって、外部回路では、回路構成が複雑化することなく、安定した周波数の基準クロックを生成できる。
請求項5記載の発明によれば、マイクロコンピュータにて、外部回路の内蔵発振回路の原振クロック又はその分周クロックに基づいて生成された通信のフレーム長を計測することにより補正値を算出する。したがって、より正確に補正値を算出することができる。
請求項6記載の発明によれば、マイクロコンピュータにて、外部回路の内蔵発振回路の原振クロック又はその分周クロックに基づいて生成された通信のビット長を計測することにより補正値を算出する。したがって、より短時間で補正値を算出することができる。
以下、本発明の実施の形態を図面に基づいて説明する。まず、図1及び図2を用いて、前提となるハードウエア構成について説明する。図1は、本発明の基準クロックの周波数補正方法の前提となるハードウエア構成を示す図である。図2は、図1のドライバーICの構成の一部を示す図である。
図1に示すように、μcom1には、通信機能を有し、所定周波数の基準クロックを生成するドライバーIC2が接続されている。μcom1は、CPU11(中央処理装置)、ROM12(読み出し専用メモリー)、及びRAM13(随時書き込み読み出しメモリー)を含んで構成される。CPU11はROM12に記憶されている制御プログラムにしたがって本実施形態に係る制御を含む各種の処理を実行する。ROM12には、後述の補正値を算出するための情報や誤差範囲確認に関する情報も記憶されている。RAM13には、CPU11が各種の処理を実行するうえにおいて必要なデータ、プログラム等が適宜記憶される。
一方、ドライバーIC2は、内蔵発振回路21及び内蔵クロック補正回路22を含んで構成される。内蔵クロック補正回路22は、詳しくは、図2に示すように、プリスケーラ22a及びクロック分周比設定レジスタ22bを含んで構成される。ドライバーIC2には、図示しないが、μcom1と間の通信を司る通信回路も搭載されている。なお、ドライバーIC2は、請求項中の外部回路に対応する。
内蔵発振回路21から出力される原振クロックは、内蔵クロック補正回路22によって、所定の分周比に分周されて基準クロックが生成される。詳しくは、図2に示すように、μcom1から送信されてくるクロック補正値(請求項中の補正値に対応)がクロック分周比設定レジスタ22bに与えられ、このクロック補正値に応じて、クロック分周比設定レジスタ22bは、プリスケーラ22aに対して、所定周波数の基準クロックを生成するための分周比を指定する。原振クロックは、プリスケーラ22aにて分周されて、所定周波数の基準クロックが生成される。このように、原振クロックを分周して基準クロックを生成するようにしているので、ドライバーIC2における回路構成が必要以上に複雑化することがない。
プリスケーラ22aで指定される分周比は、一定値ではなく、μcom1から送信されてくる補正値にしたがって変動させることができる。結果として、温度等の影響で原振クロックの周波数に変動があっても、生成される基準クロックの周波数は一定値に保たれる。言い替えると、基準クロックの周波数が常に一定値に保たれるような分周比が指定される。
続いて、図3〜図5を用いて、本発明の実施形態に係る処理手順及び各種信号等について説明する。図3は、本発明の基準クロックの周波数補正方法の一実施形態に係る、μcom及びドライバーICにおける処理手順及び両者間の信号のやりとりを示す図である。図4(A)及び図4(B)は、クロック補正値の計算方法を説明するための図である。図5は、補正完了信号を説明するための図である。
図3において、μcom1は、ステップS101において、通常駆動モードから補正モードに移行すると、ステップS102において、ドライバーIC2に対してクロックパルス要求信号を送信する。補足すると、通常駆動モードから補正モードへは、電源投入後に一定間隔で、移行するように設定することが好ましい。こうすることにより、電源投入のタイミングを待つことなく、ドライバーIC2で生成される基準クロックの周波数を補正することが可能になる。例えば、温度変動等にも対応可能となる。また、クロックパルス要求信号は、ドライバーIC2からの、上記原振クロック又はその分周クロックで構成されるクロックパルスの送信を要求するための信号である。
ドライバーIC2は、このクロックパルスを受信すると、ステップS201において、現在のクロックパルスをμcom1に送信する。このクロックパルスは、図4(A)に示すように、内蔵発振回路21から出力される現在の原振クロックで構成される。送信するパルスの長さは、図4(A)中のSOFからEOFまでの1フレーム以上であることが好ましいが、少なくとも、この1フレームのうちの1ビット長あればよい。なお、上記ステップS102及びドライバーIC2からのクロックパルスを受信する工程は、請求項中の取得工程に対応する。
μcom1は、このクロックパルスを受信すると、ステップS103において、クロック周波数に関する情報を計測する。クロック周波数に関する情報とは、ここでは例えば、パルス長である。パルス長の単位は時間であり、パルス長から原振クロックの周波数を計算することができる。いうまでもなく、周波数自体を計測してもよい。パルス長の計測は、例えば、図4(B)に示すように、1フレームに相当するパルス長TcomA1であってもよいし、1フレーム中の1ビットに相当するパルス長TcomA2であってもよい。
上記のようにフレーム長(1フレームに相当するパルス長TcomA1)を計測することにより補正値を算出することによって、より正確に補正値を算出することができる。また、ビット長(1ビットに相当するパルス長TcomA2)を計測することにより補正値を算出することによって、より短時間で補正値を算出することができる。なお、上記ステップS103は、請求項中の計測工程に対応する。
次に、μcom1は、ステップS104において、計測したパルス長に基づいて、クロック補正値を算出する。クロック補正値は、例えば、計測した現在の原振クロック又はその分周クロックの周波数を用いて、求められる周波数の基準クロックを生成するために、プリスケーラ22aで指定すべき分周比である。そして、μcom1は、ステップS105において、ドライバーIC2に対してこのクロック補正値を送信する。なお、ステップS104及びステップS105はそれぞれ、請求項中の算出工程及び補正値送信工程に対応する。
ドライバーIC2は、このクロック補正値を受信すると、ステップS202において、クロック補正をする。クロック補正では、現在の原振クロックの周波数を用いて、求められる周波数の基準クロックを生成するために、プリスケーラ22aに、クロック補正値で示される分周比を指定する。そうすると、図5に示されるような、基準クロックで構成される基準クロックパルスが生成される。そして、ドライバーIC2は、ステップS203において、補正完了信号としてこの基準クロックパルスをμcom1に対して送信する。ここでも、送信するパルスの長さは、図5中のSOFからEOFまでの1フレーム以上であることが好ましいが、少なくとも、この1フレームのうちの1ビット長あればよい。なお、ステップS202及びステップS203はそれぞれ、請求項中の補正工程及び補正完了信号送信工程に対応する。
μcom1は、この補正完了信号としての基準クロックパルスを受信すると、ステップS106において、基準クロックの周波数に関する情報を計測する。ここで計測する情報は、例えば、図5に示すように、基準クロックの1フレームに相当するパルス長TcomBであるが、上述のように、1フレーム中の1ビットに相当するパルス長であってもよい。パルス長の単位は時間であり、パルス長から周波数を計算することができる。いうまでもなく、周波数自体を計測してもよい。
そして、μcom1は、ステップS107において、計測したパルス長に対応する基準クロックの周波数が、予め定められた誤差範囲内に収まっているか否かを判定して、誤差範囲内に収まっていれば、ステップS108において、通常駆動モードに復帰する。なお、基準クロックの周波数が予め定められた誤差範囲内に収まっていない場合には、これが誤差範囲内に収まるまで、上記ステップS102〜ステップS106が繰り返される。上記ステップS107は、請求項中の確認工程に対応する。
以上のように、本発明の実施形態によれば、高価な水晶発振子を含む水晶発振回路が不要となるので、コストアップを抑制することができる。また、電源投入のタイミングを待つことなく、基準クロックの周波数を補正することが可能になるので、ドライバーICでは常に安定した周波数の基準クロックを生成できる。更に、μcomでは、ドライバーICにおける基準クロックの周波数を監視し、この周波数が誤差範囲に収まっているか否かを確認するので、このドライバーICを搭載する装置やシステムの信頼性を高めることができる。
なお、実施例中のドライバーICは、請求項中の外部回路の一例であり、ドライバーIC以外であってもよい。また、1フレーム以上のパルス長を計測することにより、更に、補正精度を高めることができる。
1 マイクロコンピュータ
2 ドライバーIC
11 CPU
12 ROM
13 RAM
21 内蔵発振回路
22 内蔵クロック補正回路
22a プリスケーラ
22b クロック分周比設定レジスタ
2 ドライバーIC
11 CPU
12 ROM
13 RAM
21 内蔵発振回路
22 内蔵クロック補正回路
22a プリスケーラ
22b クロック分周比設定レジスタ
Claims (6)
- マイクロコンピュータに接続される外部回路の内蔵発振回路から出力される原振クロック又はその分周クロックに基づいて生成される基準クロックの周波数を補正する方法であって、
前記原振クロック又は前記分周クロックを、前記マイクロコンピュータにて取得する取得工程と、
取得された前記原振クロック又は前記分周クロックの周波数に関する情報を、前記マイクロコンピュータにて計測する計測工程と、
計測した前記周波数に関する情報に基づいて前記基準クロックの周波数の補正値を、前記マイクロコンピュータにて算出する算出工程と、
算出した前記補正値を、前記マイクロコンピュータから前記外部回路に送信する補正値送信工程と、
送信されてきた前記補正値に基づいて、前記外部回路にて前記基準クロックの周波数を補正する補正工程と、
を含むことを特徴とする基準クロックの周波数補正方法。 - 請求項1記載の周波数補正方法において、
前記基準クロックの周波数の補正完了を示す補正完了信号を、前記外部回路から前記マイクロコンピュータに送信する補正完了信号送信工程、
を含むことを特徴とする基準クロックの周波数補正方法。 - 請求項2記載の周波数補正方法において、
前記補正完了信号送信工程では、前記補正完了信号として、補正後の前記基準クロックを送信し、
補正後の前記基準クロックの周波数が所定の誤差範囲内か否かを、前記マイクロコンピュータにて確認する確認工程、
を含むことを特徴とする基準クロックの周波数補正方法。 - 請求項1〜請求項3のいずれか一項に記載の周波数補正方法において、
前記算出工程では、前記補正値として、前記基準クロックの周波数が所定周波数になるように前記原振クロックの分周比を算出し、
前記補正工程では、前記補正値で示される分周比に基づいて前記原振クロックを分周する、
ことを特徴とする基準クロックの周波数補正方法。 - 請求項1〜請求項4のいずれか一項に記載の周波数補正方法において、
前記計測工程では、前記原振クロック又は前記分周クロックの周波数に関する情報として、前記原振クロック又はその分周クロックに基づいて生成された通信のフレーム長を計測する、
ことを特徴とする基準クロックの周波数補正方法。 - 請求項1〜請求項4のいずれか一項に記載の周波数補正方法において、
前記計測工程では、前記原振クロック又は前記分周クロックの周波数に関する情報として、前記原振クロック又はその分周クロックに基づいて生成された通信のビット長を計測する、
ことを特徴とする基準クロックの周波数補正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004212597A JP2006031585A (ja) | 2004-07-21 | 2004-07-21 | 基準クロックの周波数補正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004212597A JP2006031585A (ja) | 2004-07-21 | 2004-07-21 | 基準クロックの周波数補正方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006031585A true JP2006031585A (ja) | 2006-02-02 |
Family
ID=35897821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004212597A Abandoned JP2006031585A (ja) | 2004-07-21 | 2004-07-21 | 基準クロックの周波数補正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006031585A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111669155A (zh) * | 2015-10-14 | 2020-09-15 | 慧荣科技股份有限公司 | 时钟校正方法与校正电路和参考时钟产生方法与产生电路 |
CN115134203A (zh) * | 2022-06-27 | 2022-09-30 | 国网青海省电力公司信息通信公司 | 信号处理方法、装置及电子设备 |
-
2004
- 2004-07-21 JP JP2004212597A patent/JP2006031585A/ja not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111669155A (zh) * | 2015-10-14 | 2020-09-15 | 慧荣科技股份有限公司 | 时钟校正方法与校正电路和参考时钟产生方法与产生电路 |
CN111669155B (zh) * | 2015-10-14 | 2023-03-14 | 慧荣科技股份有限公司 | 时钟校正方法与校正电路和参考时钟产生方法与产生电路 |
CN115134203A (zh) * | 2022-06-27 | 2022-09-30 | 国网青海省电力公司信息通信公司 | 信号处理方法、装置及电子设备 |
CN115134203B (zh) * | 2022-06-27 | 2024-04-09 | 国网青海省电力公司信息通信公司 | 信号处理方法、装置及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7924104B2 (en) | Methods and apparatus for compensating a clock bias in a GNSS receiver | |
JP2006309479A (ja) | クロック補正回路及びクロック補正方法並びにマイクロコントローラ | |
JP2007078405A (ja) | ソフトウェア時計の計時プログラム | |
US6590376B1 (en) | Method of deriving a frequency of a pulse signal from alternate sources and method of calibrating same | |
EP0822479A2 (en) | Clock system | |
US7283007B2 (en) | Electronic circuit with means of evaluating its temperature, method for evaluating the temperature, and application | |
JP2019159600A (ja) | 車両用マスタ電子制御装置、車両用スレーブ電子制御装置、車両用ログ収集システム及び車両用ログ収集プログラム | |
US10742223B2 (en) | Method and device for calibrating RC oscillator, storage medium and processor | |
US6442704B1 (en) | Ring oscillator clock frequency measuring method, ring oscillator clock frequency measuring circuit, and microcomputer | |
JPH0856153A (ja) | 周波数補正機能を有する発振回路 | |
JP2006031585A (ja) | 基準クロックの周波数補正方法 | |
US7554415B2 (en) | Microcomputer including a CR oscillator circuit | |
US7243036B2 (en) | System and method for calibrating the clock frequency of a clock generator unit over a data line | |
JP4127535B2 (ja) | 発振器周波数の補正方法 | |
US5546363A (en) | Clock apparatus for forming time information for use in computer system | |
JP2003207586A (ja) | 電子機器、及び、その内部時刻情報制御方法 | |
US6373313B1 (en) | Delay time regulation method and delay time regulation circuit | |
US6972608B2 (en) | Clock generating circuit with a frequency multiplying circuit | |
JP2009014393A (ja) | 時刻補正方法、マイコン内部時計、電子制御ユニット | |
JP2006229607A (ja) | 半導体装置及び発振周波数補正方法 | |
JP2006303764A (ja) | 温度補償発振回路の温度補償方法、温度補償発振回路、圧電デバイスおよび電子機器 | |
JP2003270369A (ja) | リアルタイムクロックの時刻補正方法及び時刻補正装置 | |
JP2009111967A (ja) | データ受信装置およびマイクロコンピュータ | |
JP2672686B2 (ja) | ファクシミリにおける位相同期制御方法及びその装置 | |
JP2023101481A (ja) | 集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070116 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090305 |