JP2006019602A - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents

Abstract

【課題】 溝とビアを有する低誘電率絶縁膜上にバリアメタルを成膜する前のビア底の高抵抗層の除去手段として、プラズマによる絶縁膜ダメージのない半導体装置の製造方法及び製造装置を提供する。
【解決手段】 溝とビアを有する低誘電率絶縁膜１０２上にバリアメタルを成膜する前に、ビア底の高抵抗層１０４を、還元性のガスを用いた熱還元法にて除去し、真空保持のまま、バリアメタル１０５、めっきのシード層としての銅を形成する。
【選択図】 図１

Description

本発明は、金属膜配線に銅（Ｃｕ）などのＬｏｗ−ｋ膜を用いた半導体装置の製造方法及び半導体装置の製造装置に関する。

低抵抗で高いエレクトロマイグレーション（ＥＭ）耐性を有するＣｕ配線（金属膜配線）は、高集積化し微細化されたＬＳＩ配線用の高信頼性材料として期待されている。
微細加工の難しいＣｕ配線を作製する有効な手法の一つに、あらかじめ溝・ビア加工を施した下地にＣｕ膜の埋め込みを行うダマシン法がある。ダマシン法を用いてＣｕ膜の埋め込みを行う手法として、現在実用化されている技術が、電解めっきである。

図３に電解めっきを用いたダマシンＣｕ配線の形成プロセスの一例を示す。このプロセスでは、まず、あらかじめ溝・ビア加工を施した下地基板３０１（含む下地配線３０２）（図３(１)）を、不活性雰囲気（ＡｒもしくはＮ_２）にて２００〜３５０℃のアニール処理を行い、加工面（溝・ビアの側壁ならびに底面）に吸着している水分等を除去する。
次に、前記下地基板３０１（含む下地配線１０２）の下層配線表面にできた高抵抗層３０３（主として酸化銅）を除去する目的で、イオン化させたＡｒを基板バイアスで引き込んで物理的除去を行う（図３(２)）。次にバリアメタル３０４（ＴａＮ，ＴｉＮ、ＷＮ等）の成膜を行ってから、電解めっき用シード層３０５としてＣｕの成膜を行なう（図３(３)）。
さらに、電解めっきによりＣｕの埋め込み成膜を行い、めっき層３０６を形成する（図３(４)）。
最後に、ＣＭＰにより上部の余分なＣｕ層およびバリアメタルを除去し、平坦化を行う（図３(５)）。以上の工程で、Ｃｕ配線の形成を行う。

今後のデバイスにおいては、絶縁膜が低誘電率膜、特に誘電率を下げるために、空孔を有する低誘電率膜の使用が検討されている（特許文献１参照）。

例えば、上述に示した、特許文献の如く、低誘電率絶縁膜特に空孔を有する低誘電率絶縁膜上にバリアメタルを成膜する場合、下層配線表面にできた高抵抗層をＡｒイオンで物理的に除去すると、あらかじめ溝・ビア加工を施した間口部分がＡｒイオンによりたたかれて広がってしまい（図３(２)）、隣り合う配線間がショートしてしまうという問題がある。また、ビア底の高抵抗層を除去する際に、ＡｒイオンでたたかれたＣｕ成分が、ビア側壁に付着し、後のプロセス温度において、Ｃｕが、絶縁膜中を拡散し、配線間のリーク電流が増大し、配線の性能を悪化させる原因となる。
また、Ａｒイオンにより、低誘電率膜にダメージが入り、配線間容量の増加、膜の収縮率の問題が生じる。

これを解決するために、水素もしくはアンモニアガスを含むガスをプラズマ励起させてＣｕ表面の残渣物を還元除去する方法が考えられたが、特に、層間膜にＬｏｗ−ｋ材料を用いた場合においては、このプラズマ処理により、膜がダメージを受け、配線溝ならびにビア側壁の形状がボウイングするため、後のＣｕ埋設が困難となり、配線ならびに配線同士を繋ぐビア内部にボイドを形成し、導通不良や配線の信頼性を劣化させてしまう。また、膜がダメージを受けることにより、Ｌｏｗ−ｋ膜が変質し、誘電率が上昇してしまう問題がある。
特開平１１−１６９１２号公報

以上説明したように、従来の方法では、配線ならびに配線同士を繋ぐビア内部にボイドを形成し、導通不良や配線の信頼性が乏しく、膜がダメージを受けることにより、Ｌｏｗ−ｋ膜が変質し、誘電率が上昇してしまうという問題があった。

本発明は上記問題を解決するためになされたもので、空孔を有する低誘電率絶縁膜上にバリアメタルを成膜する前におけるビア底の高抵抗層の除去手段として、プラズマを用いない新規な半導体装置の製造方法及び製造装置を提供することにある。

本発明は、低誘電率絶縁膜上にバリアメタルを成膜する前に、ビア底の高抵抗層を除去してなる半導体装置の製造方法において、前記ビア底の高抵抗層を、還元性のガスを用いた熱還元法にて除去し、真空保持のまま、バリアメタル、めっきのシード層としての銅を形成することを特徴とする。

本発明の方法において、前記還元性のガスは、アンモニア、水素、ＣＯ、Ｈ_２Ｓ、ＨＣｌ、ＳＯ_２、ヒドラジンの少なくとも１つのガスを含ませることが、望ましい。

また、本発明の方法において、前記ビア底の高抵抗層を除去するガスとして、前記還元性のガスと不活性ガスの混合ガスを用い、その不活性ガスはヘリウム、窒素、ネオン、アルゴン、クリプトン、キセノンのうちのいずれかであった方が望ましい

さらに、本発明の金属膜配線を含む半導体装置の製造装置において、前記金属膜配線と層間膜の間に形成されるバリアメタルと、金属膜とを形成する装置であって、下層の金属膜配線との導電性を改善するために下層金属膜配線上の残渣物を除去する前処理チャンバーは、加熱機構を有するステージ上に半導体装置からなるウエハーを載置し、アンモニアガスを導入できる構造であることを特徴とする。

本発明において、プラズマを用いないでプレクリーン処理を行うことにより、特に層間膜にＬｏｗ−ｋ材料を用いた際においても、膜にダメージを与えることが無いために、誘電率上昇が抑えられる。
また、膜がエッチングされないため、配線溝やビアホールを加工した形状が保たれ、後のバリアメタル・シードＣｕ・めっき成長においても、配線やビア内部にボイド無くＣｕを埋め込むことが可能となる。

本発明の実施形態につき、図１及び２を用いて詳細に説明する。
まず、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置を用いて、あらかじめ比誘電率の値が２．２のポーラスＭＳＱ１０２上に溝・ビア加工を施した基板１０１を、３５０℃に加熱したヒーターステージ上に載置し、ＮＨ_３を導入してチャンバー内圧力を６６６．５Ｐａ（５Ｔｏｒｒ）に保ち、下層配線１０３表面の高抵抗層１０４除去の目的で、１２０秒間の還元処理を行った。

次に、真空を保持したまま、バリアメタル１０５として、ＴａＮ（たとえば１０ｎｍ）およびＴａ（たとえば１５ｎｍ）をＰＶＤ法にて成膜した。
さらに、真空を保持したまま、電解めっき用シード層１０６として、Ｃｕ（たとえば１００ｎｍ）をＰＶＤ法にて成膜を行った。
その後、電解めっきによりＣｕの埋め込み成膜を行い、めっき層１０７を形成した。最後に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）により上部の余分なＣｕ層を除去し、平坦化を行なった。

以上から形成されたＣｕデュアルダマシン配線の形状を確認したところ、あらかじめ溝・ビア加工した間口の形状を変化させることなく、且つ、高抵抗層の除去が確認できた。

次に、ヒーターステージ温度２００℃、２５０℃、３００℃、４００℃、４５０℃についても同様に実験した。形状は、全水準ともに変化が見られなかったものの、温度２００℃の場合、処理時間を３００秒に延長しても、完全に高抵抗層を除去することができなかったが、２５０℃では処理時間２００秒で、４００℃では６０秒で、４５０℃では４５秒で、それぞれ高抵抗層を完全に除去することができた。
従って、デュアルダマシン配線の形状を変えることなく、且つＭＳＱ膜にダメージを与えることなく、ビア底の高抵抗層を除去するためのヒーターステージ温度としては、２５０℃≦ヒーターステージ温度≦４５０℃をもちいることが望ましい。

なお、本実施例に用いた熱還元処理チャンバーの構造を図２に示す。まず、チャンバー２０１には、抵抗加熱方式のステージ２０２で、温度は５００℃までコントロールすることができ、ここにウエハーをおいて、処理を行う。チャンバー内へは、ＡｒとＮＨ３のガスライン２０３がつながっており、圧力はチャンバー３０１と排気ライン２０４の間に取り付けられたボールバルブ２０５の開閉度を制御することにより、１３．３３Ｐａ（１００ｍＴｏｒｒ）から２６６６Ｐａ（２０Ｔｏｒｒ）の範囲で制御が可能である。
なお、アイドル時に真空度を保つため、ターボ分子ポンプ２０６からも排気が可能であるが、処理時には、ゲートバルブ２０７を閉じて処理を行う。

上述した本実施形態によれば、高信頼なＣｕ−ｌｏｗＫ配線を作製することが可能となりＵＬＳＩデバイスの高集積化に貢献することができる。

本発明の実施形態を説明するための工程図 本発明の実施形態に用いた熱還元処理チャンバーの構造を示す図 従来のダマシン法によるＣｕ配線成膜方法を説明するための工程図

符号の説明

１０１ 基板
１０２ ポーラスＭＳＱ（低誘電率絶縁膜）
１０３ 下層配線（金属膜配線）
１０４ 高抵抗層
１０５ バリアメタル
１０６ 電解めっき用シード層
１０７ めっき層
２０１ 処理チャンバー
２０２ ステージ
２０３ ガスライン
２０４ 排気ライン
２０５ ボールバルブ
２０６ ターボ分子ポンプ
２０７ ゲートバルブ

Claims (4)

1. 低誘電率絶縁膜上にバリアメタルを成膜する前に、ビア底の高抵抗層を除去してなる半導体装置の製造方法において、前記ビア底の高抵抗層を、還元性のガスを用いた熱還元法にて除去し、真空保持のまま、バリアメタル、めっきのシード層としての銅を形成することを特徴とする半導体装置の製造方法。
2. 前記還元性のガスは、アンモニア、水素、ＣＯ、Ｈ_２Ｓ、ＨＣｌ、ＳＯ_２、ヒドラジンの少なくとも１つのガスを含むことを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記ビア底の高抵抗層を除去するガスとして、前記還元性のガスと不活性ガスの混合ガスを用い、その不活性ガスはヘリウム、窒素、ネオン、アルゴン、クリプトン、キセノンのうちのいずれかであることを特徴とする請求項１記載の半導体装置の製造方法。
4. 金属膜配線を含む半導体装置の製造装置において、前記金属膜配線と層間膜の間に形成されるバリアメタルと、金属膜とを形成する装置であって、下層の金属膜配線との導電性を改善するために下層金属膜配線上の残渣物を除去する前処理チャンバーは、加熱機構を有するステージ上に半導体装置からなるウエハーを載置し、アンモニアガスを導入できる構造であることを特徴とする半導体装置の製造装置。
   
   

Images