JP2006013391A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2006013391A
JP2006013391A JP2004192104A JP2004192104A JP2006013391A JP 2006013391 A JP2006013391 A JP 2006013391A JP 2004192104 A JP2004192104 A JP 2004192104A JP 2004192104 A JP2004192104 A JP 2004192104A JP 2006013391 A JP2006013391 A JP 2006013391A
Authority
JP
Japan
Prior art keywords
mounting portion
semiconductor device
tape
chip mounting
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004192104A
Other languages
Japanese (ja)
Inventor
Kazuto Ogasawara
一人 小笠原
Shigeki Tanaka
茂樹 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004192104A priority Critical patent/JP2006013391A/en
Publication of JP2006013391A publication Critical patent/JP2006013391A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve a reliability of a semiconductor device using a lead frame capable of coping with a requirement of multiple pins with narrow pitch interval of a pad formed on a semiconductor chip. <P>SOLUTION: A tape 5 pasted on tipping sides of a plurality of micro inner leads 6 and used for a QFP form semiconductor device 1 is positioned between a bonding point at an inner lead 6 side of a wire 4a stretched out in a low loop from a pad formed on a semiconductor chip 3 and a bonding point at the inner lead 6 side of a wire 4b stretched out in a high loop from the pad formed on the semiconductor chip 3. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置およびその製造技術に関し、特に、リードフレームを用いた樹脂封止形の半導体装置に適用して有効な技術に関するものである。   The present invention relates to a semiconductor device and a manufacturing technique thereof, and more particularly to a technique effective when applied to a resin-encapsulated semiconductor device using a lead frame.

近年、半導体素子の高密度化による多ピン化、狭ピッチ化が進んでいる。このため、半導体素子を樹脂封止する半導体装置、例えばＱＦＰ（Quad Flat Package）形態の半導体装置に用いられるリードフレームのインナーリードにおいては、インナーリードの幅、特に先端幅を細くして対応している。   In recent years, the number of pins and the pitch have been reduced by increasing the density of semiconductor elements. For this reason, in the inner lead of a lead frame used in a semiconductor device that encapsulates a semiconductor element, for example, a semiconductor device in a QFP (Quad Flat Package) form, the width of the inner lead, in particular, the tip width is reduced. Yes.

よって、半導体装置には、狭ピッチ化したインナーリードのリードフレームが用いられるが、その製造工程中にインナーリードが変形、振動し、品質トラブルが発生し易くなる。このため、例えば特開平１０−１２８０２号公報は、インナーリードをテープで固定すること（テーピング）を開示している（特許文献１参照）。   Therefore, the lead frame of the inner lead with a narrow pitch is used for the semiconductor device, but the inner lead is deformed and vibrated during the manufacturing process, and quality trouble is likely to occur. For this reason, for example, Japanese Patent Laid-Open No. 10-12802 discloses fixing the inner lead with a tape (taping) (see Patent Document 1).

また、狭いインナーリード間ピッチでのワイヤボンディングにおいては、ボンディングワイヤ同士が接触し易くなる。このため、例えば特開平１０―１３５３９９号公報は、半導体チップ側でボンディングパッドを千鳥状に配置（千鳥配置、千鳥配列）し、インナーリード側でインナーリードのボンディングポイント（ボンディング点）に段差を１個置きに設け、下段ワイヤと上段ワイヤとが交互に隣合わせに配置することを開示している（特許文献２参照）。
特開平１０−１２８０２号公報 特開平１０―１３５３９９号公報 Further, in wire bonding at a narrow pitch between the inner leads, the bonding wires are easily brought into contact with each other. For this reason, for example, Japanese Patent Laid-Open No. 10-135399 discloses that bonding pads are arranged in a staggered manner on the semiconductor chip side (staggered arrangement, staggered arrangement), and a step is formed at the inner lead bonding point (bonding point) on the inner lead side. It is disclosed that the lower wires and the upper wires are alternately arranged adjacent to each other (see Patent Document 2).
Japanese Patent Laid-Open No. 10-12802 JP-A-10-135399

半導体素子の高密度化による多ピン化、狭ピッチ化に対応したリードフレームを備えたＱＦＰ形態の半導体装置を開発している本発明者は、半導体チップ上に千鳥配置されたボンディングパッド（あるいは電極パッド、以下、パッドという）と、インナーリードとをボンディングワイヤ（以下、ワイヤという）で接続（接合）する際に、インナーリード側のボンディング強度が低下することに気付いた。   The present inventor, who is developing a semiconductor device of QFP type having a lead frame corresponding to a high pin count and a narrow pitch by increasing the density of semiconductor elements, has bonded pads (or electrodes) arranged in a staggered manner on a semiconductor chip. When connecting (bonding) a pad (hereinafter referred to as a pad) and an inner lead with a bonding wire (hereinafter referred to as a wire), it has been found that the bonding strength on the inner lead side is reduced.

以下は、発明者によって検討された多ピン化、狭ピッチ化に対応したリードフレームを備えたＱＦＰ形態の半導体装置であり、図１１〜図１４を参照して説明する。図１１は、ＱＦＰ形態の半導体装置１０１の概略断面図である。図１２は、インナーリード１０６を有するリードフレーム１１０の要部概略平面図である。図１３は、図１２で示したリードフレーム１１０を用いた半導体装置１０１のワイヤボンディング状態の要部概略拡大図であり、同図（ａ）は要部概略平面図、同図（ｂ）は要部概略断面図である。図１４は、ワイヤボンディング工程時における半導体装置１０１の要部概略断面図である。なお、ワイヤ１０４の形状の説明を容易にするために、図１１および図１３（ｂ）中にワイヤ１０４ａ、ワイヤ１０４ｂの両者を示している。   The following is a QFP-type semiconductor device provided with a lead frame corresponding to the increase in the number of pins and the decrease in pitch, which has been studied by the inventor, and will be described with reference to FIGS. FIG. 11 is a schematic cross-sectional view of a QFP semiconductor device 101. FIG. 12 is a schematic plan view of a main part of a lead frame 110 having an inner lead 106. 13 is a schematic enlarged view of the main part of the semiconductor device 101 using the lead frame 110 shown in FIG. 12 in a wire bonding state. FIG. 13A is a schematic plan view of the main part, and FIG. FIG. FIG. 14 is a schematic cross-sectional view of the main part of the semiconductor device 101 during the wire bonding process. In order to facilitate the description of the shape of the wire 104, both the wire 104a and the wire 104b are shown in FIGS. 11 and 13B.

半導体装置１０１には、リードフレーム１１０のタブ（ダイパッド）１０２上に接合材を介して搭載された半導体チップ１０３と、複数のワイヤ（ボンディングワイヤ）１０４と、テープ（固定テープ）１０５によって固定された複数のインナーリード１０６とが樹脂部（封止樹脂部）１０７で封止され、複数のアウターリード１０８が、樹脂部１０７から４方向に突出しており、それぞれガルウィング状に曲げ成形されている。なお、封止樹脂部１０７は、その厚さ方向と交差する平面形状が方形状であり、半導体装置１０１の形態をＱＦＰ（Quad Flat Package）形態としている。   The semiconductor device 101 is fixed by a semiconductor chip 103 mounted on a tab (die pad) 102 of a lead frame 110 via a bonding material, a plurality of wires (bonding wires) 104, and a tape (fixed tape) 105. A plurality of inner leads 106 are sealed with a resin portion (sealing resin portion) 107, and a plurality of outer leads 108 protrude in four directions from the resin portion 107, and each is bent and formed into a gull wing shape. The sealing resin portion 107 has a rectangular planar shape that intersects the thickness direction, and the semiconductor device 101 has a QFP (Quad Flat Package) configuration.

また、リードフレーム１１０は、複数のインナーリード１０６と、複数のアウターリード１０８と、半導体チップ１０３を搭載するためのタブ１０２と、タブ１０２を吊るための吊りリード１１２と、それぞれのインナーリード１０６を固定するためのテープ１０５と、樹脂部１０７の形成時に、樹脂流れを防止するための複数のダムバー１１１とを備えている。   The lead frame 110 includes a plurality of inner leads 106, a plurality of outer leads 108, a tab 102 for mounting the semiconductor chip 103, a suspension lead 112 for hanging the tab 102, and each inner lead 106. A tape 105 for fixing and a plurality of dam bars 111 for preventing resin flow when the resin portion 107 is formed are provided.

半導体チップ１０３には、主面上に半導体素子（半導体集積回路）が形成され、その半導体素子を覆う絶縁膜上に最上層配線と同一層の金属膜からなる複数のパッド（ボンディングパッド、電極パッド）１０９が形成され、千鳥配置されている。   In the semiconductor chip 103, a semiconductor element (semiconductor integrated circuit) is formed on the main surface, and a plurality of pads (bonding pad, electrode pad) made of a metal film in the same layer as the uppermost wiring on an insulating film covering the semiconductor element. ) 109 is formed and staggered.

この複数のパッド１０９と、複数のインナーリード１０６とは、ワイヤ１０４を介してそれぞれ電気的に接続されている。なお、以下、パッド１０９とワイヤ１０４の一端とが接続されるボンディング点を１次側ボンディング点といい、インナーリード１０６とワイヤ１０４の他端とが接続されるボンディング点を２次側ボンディング点という。   The plurality of pads 109 and the plurality of inner leads 106 are electrically connected via wires 104, respectively. Hereinafter, a bonding point where the pad 109 and one end of the wire 104 are connected is referred to as a primary bonding point, and a bonding point where the inner lead 106 and the other end of the wire 104 are connected is referred to as a secondary bonding point. .

また、千鳥配置の外側（チップ端側）のパッド１０９ａとインナーリード１０６の先端側の２次側ボンディング点とを接続するワイヤ１０４ａは、低いループ（低ループ）を描き、千鳥配置の内側（チップ中心側）のパッド１０９ｂとインナーリード１０６のダムバー側のボンディング点とを接続するワイヤ１０４ｂは、高いループ（高ループ）を描いて張られている。   Further, the wire 104a that connects the pad 109a on the outer side (chip end side) of the staggered arrangement and the secondary bonding point on the tip side of the inner lead 106 draws a low loop (low loop), and the inner side (chip) of the staggered arrangement The wire 104b that connects the pad 109b on the center side and the bonding point on the dam bar side of the inner lead 106 is stretched in a high loop (high loop).

また、千鳥配置されたパッド１０９を有する半導体チップ１０３を備えたＱＦＰ形態の半導体装置１０１では、インナーリード１０６とパッド１０９とが、低ループのワイヤ１０４ａと高ループのワイヤ１０４ｂで交互にボンディングされている。これにより、互いに隣接する低ループのワイヤ１０４ａと高ループの１０４ｂとのショートを防止している。   Further, in the QFP type semiconductor device 101 including the semiconductor chip 103 having the pads 109 arranged in a staggered manner, the inner leads 106 and the pads 109 are alternately bonded by the low loop wires 104a and the high loop wires 104b. Yes. This prevents a short circuit between the low loop wire 104a and the high loop 104b adjacent to each other.

また、低ループのワイヤ１０４ａの２次側ボンディング点と、テープ１０５で固定された点（インナーリード１０６の長さ方向と平行するテープ１０５の幅の中心点、以下、テーピング点という）との間隔Ｘａは、高ループのワイヤ１０４ｂの２次側ボンディング点と、テープ１０５が固定された点との間隔Ｘｂより長い。なお、テープ１０５は、テーピング点のみでインナーリード１０６を固定しているのではなく、テープ１０５の幅全体でインナーリード１０６を固定している。   Also, the distance between the secondary bonding point of the low loop wire 104a and the point fixed by the tape 105 (the center point of the width of the tape 105 parallel to the length direction of the inner lead 106, hereinafter referred to as the taping point). Xa is longer than the distance Xb between the secondary bonding point of the high-loop wire 104b and the point where the tape 105 is fixed. The tape 105 does not fix the inner lead 106 only at the taping point, but fixes the inner lead 106 over the entire width of the tape 105.

このような半導体装置１０１の製造工程中のボンディング工程において、インナーリード１０６へのワイヤ１０４をボンディングする際、インナーリード１０６の振動により、２次側ボンディング点でのボンディング強度が低下する問題が生じた。すわなち、インナーリード１０６をフレーム押え１１３で固定した後、インナーリード１０６にワイヤ１０４をボンディングする時に、インナーリード１０６が縦や横に振動してしまい、ボンディング強度が低下する問題が生じた（図１４参照）。特に、低ループの２次側ボンディング点とテーピング点との間隔Ｘａが高ループ側の間隔Ｘｂより長いので、ワイヤ１０４ａの２次側のボンディング強度が、ワイヤ１０４ｂの２次側のボンディング強度より低下する問題が生じた。   In such a bonding process during the manufacturing process of the semiconductor device 101, when the wire 104 is bonded to the inner lead 106, there is a problem that the bonding strength at the secondary side bonding point is lowered due to the vibration of the inner lead 106. . That is, when the wire 104 is bonded to the inner lead 106 after the inner lead 106 is fixed with the frame presser 113, the inner lead 106 vibrates vertically or horizontally, resulting in a problem that the bonding strength is reduced ( (See FIG. 14). In particular, since the distance Xa between the low-loop secondary bonding point and the taping point is longer than the high-loop distance Xb, the bonding strength on the secondary side of the wire 104a is lower than the bonding strength on the secondary side of the wire 104b. A problem occurred.

また、半導体装置１０１の小型化に伴い、インナーリード１０６も短くなる。すなわち、フレーム押え１１３と樹脂部１０７の側面との間隔が非常に狭くなるため、フレーム押え１１３と樹脂部１０７との間にテープ１０５を貼り付けることが困難となる。   As the semiconductor device 101 is downsized, the inner lead 106 is also shortened. That is, the distance between the frame presser 113 and the side surface of the resin part 107 becomes very narrow, and it becomes difficult to attach the tape 105 between the frame presser 113 and the resin part 107.

また、２次側のボンディング強度が低いため、ワイヤ１０４が断線し易くなるなど半導体装置の信頼性が低下する問題が生じた。   In addition, since the bonding strength on the secondary side is low, there is a problem that the reliability of the semiconductor device is lowered such that the wire 104 is easily disconnected.

また、２次側のボンディング強度が低いため、ワイヤ１０４が断線し易くなるなど半導体装置の製造歩留りが低下する問題が生じた。   In addition, since the bonding strength on the secondary side is low, there is a problem that the manufacturing yield of the semiconductor device is lowered, such as the wire 104 being easily disconnected.

本発明の目的は、半導体装置のインナーリード側のボンディング強度を向上させることのできる技術を提供することにある。   An object of the present invention is to provide a technique capable of improving the bonding strength on the inner lead side of a semiconductor device.

本発明の他の目的は、半導体装置の信頼性の向上することのできる技術を提供することにある。   Another object of the present invention is to provide a technique capable of improving the reliability of a semiconductor device.

本発明の他の目的は、半導体装置の製造歩留りの向上することのできる技術を提供することにある。   Another object of the present invention is to provide a technique capable of improving the manufacturing yield of a semiconductor device.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明による半導体装置は、複数のパッドのうちチップ外側に配置された第１パッドと一端が接合された第１ワイヤの他端がチップ搭載部に対向する側の端部の第１ボンディング点で接合された第１インナーリードと、複数のパッドのうちチップ内側に配置された第２パッドと一端が接合された第２ワイヤの他端がチップ搭載部に対向する側の端部の第２ボンディング点で接合された第２インナーリードとを固定しているテープは、第１ボンディング点からチップ搭載部とは反対方向の位置に貼り付けられ、かつ第２ボンディング点からチップ搭載部の方向の位置に貼り付けられる。   The semiconductor device according to the present invention has a first bonding point at an end on the side where the other end of the first wire, one end of which is bonded to the first pad arranged on the outer side of the plurality of pads, faces the chip mounting portion. The second bonding at the end of the bonded first inner lead, the second pad arranged at the inner side of the chip among the plurality of pads and the other end of the second wire bonded at one end to the chip mounting portion The tape fixing the second inner lead joined at the point is affixed at a position opposite to the chip mounting portion from the first bonding point, and the position from the second bonding point to the chip mounting portion. Is pasted.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

半導体装置のインナーリード側のボンディング強度を向上することができる。   The bonding strength on the inner lead side of the semiconductor device can be improved.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted. Further, even a plan view may be hatched to make the drawing easy to see.

（実施の形態１）
本実施の形態で示す半導体素子の多ピン化、狭ピッチ化に対応したリードフレームを備えたＱＦＰ形態の半導体装置を、図１〜図３を参照して説明する。図１は、ＱＦＰ形態の半導体装置１の概略断面図である。図２は、インナーリードを有するリードフレームの要部概略平面図である。図３は、図２で示したリードフレームを用いた半導体装置のワイヤボンディング状態の要部概略拡大平面図である。なお、ワイヤ４の形状の説明を容易にするために、断面図ではあるが図１中にワイヤ４ａ、ワイヤ４ｂの両者を示している。 (Embodiment 1)
A QFP-type semiconductor device provided with a lead frame corresponding to the multi-pin and narrow pitch of the semiconductor element shown in this embodiment will be described with reference to FIGS. FIG. 1 is a schematic cross-sectional view of a QFP semiconductor device 1. FIG. 2 is a schematic plan view of a main part of a lead frame having inner leads. FIG. 3 is a schematic enlarged plan view of a main part in a wire bonding state of the semiconductor device using the lead frame shown in FIG. In order to facilitate explanation of the shape of the wire 4, both the wire 4a and the wire 4b are shown in FIG.

半導体装置１には、リードフレーム１０のタブ（チップ搭載部、ダイパッド）２上に接合材を介して搭載された半導体チップ３と、複数のワイヤ（ボンディングワイヤ）４と、テープ（固定テープ）５によって固定された複数のインナーリード６とが樹脂部（封止樹脂部）７で封止され、複数のアウターリード８が、樹脂部７から４方向に突出しており、それぞれガルウィング状に曲げ成形されている。なお、樹脂部７は、その厚さ方向と交差する平面形状が方形状であり、半導体装置１の形態をＱＦＰ（Quad Flat Package）形態としている。   The semiconductor device 1 includes a semiconductor chip 3 mounted on a tab (chip mounting portion, die pad) 2 of a lead frame 10 via a bonding material, a plurality of wires (bonding wires) 4, and a tape (fixed tape) 5. The plurality of inner leads 6 fixed by the resin are sealed with a resin portion (sealing resin portion) 7, and the plurality of outer leads 8 protrude in four directions from the resin portion 7, and each is bent and formed into a gull wing shape. ing. The resin portion 7 has a square shape in a plane intersecting the thickness direction, and the semiconductor device 1 has a form of QFP (Quad Flat Package).

リードフレーム１０は、複数のインナーリード６と、複数のアウターリード８と、半導体チップ３を搭載するためのタブ２と、タブ２を吊るための吊りリード１２と、それぞれのインナーリード６を固定するためのテープ５と、樹脂部７の形成時に、樹脂流れを防止するための複数のダムバー１１とを備えている。   The lead frame 10 fixes a plurality of inner leads 6, a plurality of outer leads 8, a tab 2 for mounting the semiconductor chip 3, a suspension lead 12 for hanging the tab 2, and each inner lead 6. And a plurality of dam bars 11 for preventing resin flow when the resin portion 7 is formed.

タブ２には、例えば４本の吊りリード１２が接続されている。各吊りリード１２は、導電体材料からなり、一端がタブ２に接続され、タブ２の外方に向かって延在している。吊りリード１２は、半導体装置１の製造に用いられたリードフレーム１０のフレーム枠にタブ２を保持または支持するために設けられ、樹脂部７の形成後にリードフレーム１０から切断される。   For example, four suspension leads 12 are connected to the tab 2. Each suspension lead 12 is made of a conductive material, and has one end connected to the tab 2 and extending outward of the tab 2. The suspension lead 12 is provided to hold or support the tab 2 on the frame of the lead frame 10 used for manufacturing the semiconductor device 1, and is cut from the lead frame 10 after the resin portion 7 is formed.

樹脂部７は、例えば、熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて樹脂部７を形成することができる。この樹脂部７により、半導体チップ３、インナーリード６、ワイヤ４、タブ２、吊りリード１２およびテープ５が封止され、保護される。   The resin portion 7 is made of, for example, a resin material such as a thermosetting resin material, and may include a filler. For example, the resin portion 7 can be formed using an epoxy resin containing a filler. The resin portion 7 seals and protects the semiconductor chip 3, inner lead 6, wire 4, tab 2, suspension lead 12 and tape 5.

インナーリード６は、タブ２の周囲に、その一端がタブ２に対向するように配置されている。樹脂部７に埋め込まれたインナーリード６と一体に形成され、かつ樹脂部７から外部に突出するアウターリード８とからリードが形成される。すなわち、樹脂部７によって封止され、リードのボンディング点として機能するインナーリード６の上面（ワイヤボンディングされる面）に、ワイヤ４が接続（接合）され、外部接続用端子部として機能し得るアウターリード８が樹脂部７から露出している。このインナーリード６の上面には、ワイヤ４の接続を容易にするために、例えば、銀めっき層がインナーリード６先端から１．２〜１．６ｍｍ程度に形成される。   The inner lead 6 is disposed around the tab 2 so that one end thereof faces the tab 2. A lead is formed from the outer lead 8 that is formed integrally with the inner lead 6 embedded in the resin portion 7 and protrudes outside from the resin portion 7. That is, an outer that is sealed by the resin portion 7 and is connected (bonded) to the upper surface (surface to be wire-bonded) of the inner lead 6 that functions as a bonding point of the lead, and can function as an external connection terminal portion. The lead 8 is exposed from the resin portion 7. In order to facilitate the connection of the wire 4, for example, a silver plating layer is formed on the upper surface of the inner lead 6 about 1.2 to 1.6 mm from the tip of the inner lead 6.

このインナーリード６の先端部（タブに対向する側の端部）の表面には、各インナーリード６を固定するためのテープ５が貼り付けされる。このテープ５は、例えば、ポリイミド等の熱硬化性樹脂テープであり、その幅は、例えば０．４〜０．５ｍｍ程度、厚さは、例えば５０μｍ程度である。また、非導電性の材料を使用したテープ５である。なお、本実施の形態では、テープ５に、ポリイミド等の熱硬化性樹脂テープを適用したが、ポリプロピレン等の熱可塑性樹脂テープ、熱可塑性樹脂にアクリルニトリル・ブタジエン・スチレン等のゴム材料が分散された複合樹脂材料のテープを適用してもよい。また、放熱用のヒートスプレッダを適用してもよい。   A tape 5 for fixing each inner lead 6 is affixed to the surface of the distal end portion (the end portion on the side facing the tab) of the inner lead 6. The tape 5 is, for example, a thermosetting resin tape such as polyimide, and the width is, for example, about 0.4 to 0.5 mm, and the thickness is, for example, about 50 μm. Moreover, it is the tape 5 which uses a nonelectroconductive material. In this embodiment, a thermosetting resin tape such as polyimide is applied to the tape 5. However, a rubber material such as acrylonitrile, butadiene, and styrene is dispersed in the thermoplastic resin tape such as polypropylene and the thermoplastic resin. A composite resin material tape may be applied. Further, a heat spreader for heat dissipation may be applied.

アウターリード８にはめっき層（図示せず）が形成され、樹脂部７から突出し、それぞれガルウィング状に曲げ成形される。   A plating layer (not shown) is formed on the outer lead 8, protrudes from the resin portion 7, and is bent into a gull wing shape.

このめっき層がアウターリード８に形成されていることで、半導体装置１を基板（外部基板、マザーボード）に実装する際に、基板上の端子または導体パターンと半導体装置１の端子（アウターリード８）との間の電気的接続の信頼性及び実装強度を向上することができる。   Since the plating layer is formed on the outer lead 8, when the semiconductor device 1 is mounted on the substrate (external substrate, motherboard), the terminal or conductor pattern on the substrate and the terminal of the semiconductor device 1 (outer lead 8). The reliability and mounting strength of the electrical connection between the two can be improved.

インナーリード６と半導体チップ３との間は、樹脂部７を構成する材料で満たされており、隣り合うリード間は樹脂部７を構成する材料により満たされており、互いに接触しないようになっている。   The space between the inner lead 6 and the semiconductor chip 3 is filled with the material constituting the resin portion 7, and the space between the adjacent leads is filled with the material constituting the resin portion 7 so as not to contact each other. Yes.

半導体チップ３は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップ３に分離したものである。半導体チップ３は、その表面（半導体素子形成側である主面）が上方を向くようにタブ２上に搭載され、半導体チップ３の裏面（半導体素子形成側の面とは逆側の主面）が導電体からなるタブ２に、例えば、はんだ、銀ペーストまたは絶縁ペーストなどの接合材を介して接着（接合）されている。   For example, the semiconductor chip 3 is formed by forming various semiconductor elements or semiconductor integrated circuits on a semiconductor substrate (semiconductor wafer) made of single crystal silicon or the like, and then grinding the back surface of the semiconductor substrate as necessary, followed by dicing or the like. The semiconductor substrate is separated into each semiconductor chip 3. The semiconductor chip 3 is mounted on the tab 2 such that the front surface (main surface on the semiconductor element forming side) faces upward, and the back surface of the semiconductor chip 3 (main surface opposite to the surface on the semiconductor element forming side). Are bonded (bonded) to the tab 2 made of a conductor via a bonding material such as solder, silver paste or insulating paste.

この半導体チップ３上には、半導体素子を覆う絶縁膜上に最上層配線と同一層の金属膜からなる複数のパッド（ボンディングパッド、電極パッド）９が形成され、千鳥配置されている。このパッド９は、半導体チップ３に形成された半導体素子または半導体集積回路に電気的に接続されている。   On this semiconductor chip 3, a plurality of pads (bonding pads, electrode pads) 9 made of a metal film in the same layer as the uppermost wiring are formed on an insulating film covering the semiconductor element, and arranged in a staggered manner. The pad 9 is electrically connected to a semiconductor element or a semiconductor integrated circuit formed on the semiconductor chip 3.

半導体チップ３の表面の複数のパッド９と、複数のインナーリード６とは、例えば、金（Ａｕ）などの金属細線などからなるワイヤ４を介して電気的に接続されている。   The plurality of pads 9 on the surface of the semiconductor chip 3 and the plurality of inner leads 6 are electrically connected via wires 4 made of, for example, fine metal wires such as gold (Au).

千鳥配置の外側（チップ端側）のパッド９ａとインナーリード６の先端側の２次側ボンディング点とを接続するワイヤ４ａは、低いループ（低ループ）を描き、千鳥配置の内側（チップ中心側）のパッド９ｂとインナーリード６のダムバー側のボンディング点とを接続するワイヤ４ｂは、高いループ（高ループ）を描いて張られている。なお、低ループ２次側ボンディング点は、例えばインナーリード６の先端から０．２０ｍｍ程度であり、高ループの２次側ボンディング点は、例えばインナーリード６の先端から０．９５ｍｍ程度である。   The wire 4a that connects the pad 9a on the outer side (chip end side) of the staggered arrangement and the secondary bonding point on the tip side of the inner lead 6 draws a low loop (low loop), and the inner side (chip center side of the staggered arrangement) The wire 4b connecting the pad 9b and the bonding point on the dam bar side of the inner lead 6 is stretched in a high loop (high loop). The low-loop secondary-side bonding point is, for example, about 0.20 mm from the tip of the inner lead 6, and the high-loop secondary-side bonding point is, for example, about 0.95 mm from the tip of the inner lead 6.

また、千鳥配置されたパッド９を有する半導体チップ３を備えたＱＦＰ形態の半導体装置では、インナーリード６とパッド９とを、低ループのワイヤ４ａと高ループのワイヤ４ｂで交互にボンディングしている。   In the QFP type semiconductor device including the semiconductor chip 3 having the pads 9 arranged in a staggered manner, the inner leads 6 and the pads 9 are alternately bonded by the low-loop wires 4a and the high-loop wires 4b. .

これにより、互いに隣接する低ループのワイヤ４ａと高ループの４ｂとのショートを防止することができる。   Thereby, a short circuit between the low-loop wire 4a and the high-loop 4b adjacent to each other can be prevented.

また、インナーリード６の先端近傍、例えばインナーリード６の先端から０．５７ｍｍ程度にテーピングを行っている。更に説明すると、低ループのワイヤ４ａの２次側ボンディング点と高ループのワイヤ４ｂの２次側ボンディング点の間に位置するようにテーピングを行っている。また、低ループのワイヤ９ａの２次側ボンディング点と、テープ５で固定された点（インナーリード６の長さ方向と平行するテープ５の幅の中心点、以下、テーピング点という）との間隔Ｘａは、高ループのワイヤ４ｂの２次側ボンディング点と、テープ５が固定された点との間隔Ｘｂとほぼ同じとなるように設計している。   Further, taping is performed near the tip of the inner lead 6, for example, about 0.57 mm from the tip of the inner lead 6. More specifically, taping is performed so as to be positioned between the secondary bonding point of the low loop wire 4a and the secondary bonding point of the high loop wire 4b. Further, the distance between the secondary bonding point of the low-loop wire 9a and the point fixed by the tape 5 (the center point of the width of the tape 5 parallel to the length direction of the inner lead 6, hereinafter referred to as taping point). Xa is designed to be approximately the same as the distance Xb between the secondary bonding point of the high-loop wire 4b and the point where the tape 5 is fixed.

これは、インナーリード６の表面側において、低ループのワイヤ４ａの２次側ボンディング点とチップ搭載部に対向する側の先端との距離が非常に狭く、テープ５を貼れる領域がないためである。しかし、本実施の形態１のようにテーピングを行えば、これにより、低ループ及び高ループのワイヤ４ｂのそれぞれの２次側ボンディング点に近い位置で固定できるため、ワイヤボンディング工程時において、図１１に示す位置にテーピングする場合と比較して、インナーリード６の先端が縦、横に振動することを更に抑制することができる。また、ワイヤボンディング工程時において、インナーリード６の振動を抑制することで、ボンディング強度（インナーリード６側のボンディング強度を以下、２次側ボンディング強度という。）を向上することができる。また、ワイヤボンディング工程時において、インナーリード６の振動を抑制することで、インナーリード６先端側の２次側ボンディング点での、ワイヤ４ａのボンディング強度を図１４に示す状態よりも向上することができる。   This is because, on the surface side of the inner lead 6, the distance between the secondary bonding point of the low-loop wire 4a and the tip on the side facing the chip mounting portion is very narrow, and there is no region where the tape 5 can be applied. . However, if taping is performed as in the first embodiment, this enables fixing at positions close to the secondary-side bonding points of the low-loop and high-loop wires 4b. As compared with the case where taping is performed at the position shown in FIG. 3, it is possible to further suppress the tip of the inner lead 6 from vibrating vertically and horizontally. Further, by suppressing the vibration of the inner lead 6 during the wire bonding process, the bonding strength (the bonding strength on the inner lead 6 side is hereinafter referred to as secondary bonding strength) can be improved. Further, by suppressing the vibration of the inner lead 6 during the wire bonding process, the bonding strength of the wire 4a at the secondary bonding point on the distal end side of the inner lead 6 can be improved from the state shown in FIG. it can.

一例として具体的に数値を用いて説明すると、前記発明が解決しようとする課題においては、テーピング点をインナーリード１０６の先端部から３．０ｍｍ程度となるように、０．８ｍｍ程度の幅のテープ１０５でインナーリード１０６を固定した場合、間隔Ｘａは２．８ｍｍ程度、間隔Ｘｂは２．０５ｍｍ程度となる。これに対して、本実施の形態においては、例えば、テーピング点をインナーリード６の先端から０．５７ｍｍ程度となるように、０．４〜０．５ｍｍ程度の幅のテープ５でインナーリード６を固定した場合、間隔Ｘａは、０．３７ｍｍ程度、間隔Ｘｂは、０．３８ｍｍ程度となる。したがって、インナーリード６の先端部をテープ５で固定することで、ワイヤボンディング工程時におけるインナーリード６の先端が縦、横に振動することを抑制することができる。また、インナーリード６の振動を抑制することで、インナーリード側のボンディング強度を向上することができる。また、インナーリード６の振動を抑制することで、インナーリード６先端側の２次側ボンディング点でのワイヤ４ａのボンディング強度を約１．５倍程度向上することができる。また、ボンディング強度を向上することで、ワイヤ４が断線することを抑制することができ、半導体装置の信頼性を向上することができる。   As a specific example, using numerical values, the problem to be solved by the invention is a tape having a width of about 0.8 mm so that the taping point is about 3.0 mm from the tip of the inner lead 106. When the inner lead 106 is fixed at 105, the interval Xa is about 2.8 mm, and the interval Xb is about 2.05 mm. On the other hand, in the present embodiment, for example, the inner lead 6 is attached with the tape 5 having a width of about 0.4 to 0.5 mm so that the taping point is about 0.57 mm from the tip of the inner lead 6. When fixed, the interval Xa is about 0.37 mm, and the interval Xb is about 0.38 mm. Therefore, by fixing the tip of the inner lead 6 with the tape 5, it is possible to suppress the tip of the inner lead 6 from vibrating vertically and horizontally during the wire bonding process. Further, by suppressing the vibration of the inner lead 6, the bonding strength on the inner lead side can be improved. Further, by suppressing the vibration of the inner lead 6, the bonding strength of the wire 4a at the secondary bonding point on the tip side of the inner lead 6 can be improved by about 1.5 times. Further, by improving the bonding strength, the wire 4 can be prevented from being disconnected, and the reliability of the semiconductor device can be improved.

次に、本実施の形態の半導体装置の製造方法を、図４〜図６を参照して説明する。図４〜図６は、図１で示した半導体装置１の製造工程中における要部断面図である。なお、ワイヤ４の形状の説明を容易にするために、断面図ではあるが図６中にワイヤ４ａ、ワイヤ４ｂの両者を示している。   Next, a method for manufacturing the semiconductor device of the present embodiment will be described with reference to FIGS. 4 to 6 are fragmentary cross-sectional views of the semiconductor device 1 shown in FIG. In order to facilitate explanation of the shape of the wire 4, both the wire 4a and the wire 4b are shown in FIG.

半導体装置１の製造方法は、リードフレーム準備工程と、メッキ処理工程と、テーピング工程と、タブ下げ加工工程と、ダイボンディング工程と、ワイヤボンディング工程と、樹脂封止工程と、ダムバーカット工程と、フォーミング工程と、を有する。なお、各インナーリードの先端部同士を連結したリードフレームを用いる場合は、連結部切断除去工程をも有することとなる。   The manufacturing method of the semiconductor device 1 includes a lead frame preparation process, a plating process, a taping process, a tab lowering process, a die bonding process, a wire bonding process, a resin sealing process, and a dam bar cutting process. And a forming step. In addition, when using the lead frame which connected the front-end | tip parts of each inner lead, it will have a connection part cutting | disconnection removal process.

まず、リードフレーム準備工程では、複数のインナーリード６を有するリードフレーム１０（図２、図３参照）を準備する。このリードフレーム１０は、例えば、銅または銅合金、あるいは４２−アロイなどの導電体材料をエッチングして形成される。リードフレーム１０は、半導体チップ３を搭載するためのタブ２と、その一端がフレーム枠と接続し他端がタブ２の四隅に接続してタブ２を保持または支持する吊りリード１２と、その一端がタブ２と離間して対向するように配置され他端がフレーム枠と接続する複数のリードとを有している。ここで本実施の形態１で使用するタブは、例えば、その平面形状が方形状である。このリードには、複数のインナーリード６とそれぞれに一体で繋がった複数のアウターリード８とが設けられており、隣り合ったリード同士がダムバー１１によって連結されている。なお、本実施の形態で用いたリードフレーム１０は、一つの半導体装置に用いるものとして例示しているが、このリードフレーム１０が複数接続された多連リードフレームを用いることで、複数の半導体装置を製造することができる。   First, in the lead frame preparation step, a lead frame 10 (see FIGS. 2 and 3) having a plurality of inner leads 6 is prepared. The lead frame 10 is formed by etching a conductive material such as copper, a copper alloy, or 42-alloy, for example. The lead frame 10 has a tab 2 for mounting the semiconductor chip 3, a suspension lead 12 that holds or supports the tab 2 with one end connected to the frame frame and the other end connected to the four corners of the tab 2, and one end thereof. Is arranged so as to be opposed to the tab 2 with the other end thereof having a plurality of leads connected to the frame frame. Here, the planar shape of the tab used in the first embodiment is, for example, a square shape. The leads are provided with a plurality of inner leads 6 and a plurality of outer leads 8 that are integrally connected to each other, and adjacent leads are connected by a dam bar 11. Note that the lead frame 10 used in the present embodiment is illustrated as being used in one semiconductor device, but a plurality of semiconductor devices can be obtained by using a multiple lead frame in which a plurality of lead frames 10 are connected. Can be manufactured.

続いて、メッキ処理工程では、例えば、インナーリード６の先端から１．２〜１．６ｍｍ程度の領域のインナーリード６を除いたリードフレーム１０の領域をマスクで覆い、電解めっきにより銀めっき処理する。なお、本実施の形態では、銀でめっき処理をしたが、金、パラジウム等でもよい。   Subsequently, in the plating process, for example, the region of the lead frame 10 excluding the inner lead 6 in the region of about 1.2 to 1.6 mm from the tip of the inner lead 6 is covered with a mask, and silver plating is performed by electrolytic plating. . In the present embodiment, silver is used for plating, but gold, palladium, or the like may be used.

続いて、テーピング工程では、あらかじめ硬化時に弾性特性を有する接着剤の設けられたテープ５の母材を金型等により所望する形状（例えば、口の字型）に切断分離してテープ５を形成する。次に、テープ５がテープ貼り付け機を用いてリードフレーム１０の全体に貼り付けられる。すなわち、各インナーリード６同士を固定するように、インナーリード６の表面に貼り付けられる（図２、３参照）。   Subsequently, in the taping process, the base material of the tape 5 provided with an adhesive having an elastic property at the time of curing is cut and separated into a desired shape (for example, a mouth shape) with a mold or the like to form the tape 5. To do. Next, the tape 5 is affixed to the whole lead frame 10 using a tape applicator. That is, it is affixed on the surface of the inner lead 6 so as to fix the inner leads 6 to each other (see FIGS. 2 and 3).

続いて、タブ下げ工程では、図４に示すように、タブ２がリード（フレーム枠）より一段低くなるように、タブ２付近の吊りリード１２の曲げ加工が行われている。なお、本実施の形態で示した半導体装置の製造方法では、タブ下げ工程を有して、タブ２をフレーム枠より一段低くなるように曲げ加工しているが、タブ下げ工程を含まなくても良い。また、本実施の形態で示した半導体装置の製造方法では、タブ下げ工程により加工されているが、リードフレーム１０形成時のエッチングにより、タブ２がフレーム枠より一段低くなるように加工されてもよい。   Subsequently, in the tab lowering process, as shown in FIG. 4, bending of the suspension lead 12 near the tab 2 is performed so that the tab 2 is one step lower than the lead (frame frame). In the method of manufacturing a semiconductor device shown in the present embodiment, a tab lowering process is provided and the tab 2 is bent so as to be one step lower than the frame frame, but the tab lowering process may not be included. good. Further, in the method of manufacturing a semiconductor device shown in the present embodiment, the processing is performed by the tab lowering process, but even if the tab 2 is processed to be one step lower than the frame by etching at the time of forming the lead frame 10. Good.

続いて、ダイボンディング工程では、図４に示すように、タブ２上に接合材、例えば、はんだを供給し、次いで、タブ２上に、半導体チップ３を配置して、接合材を介して半導体チップ３の裏面とタブ２とを接合する。なお、本実施の形態では、接合材にはんだを適用したが、銀ペーストなどでもよい。   Subsequently, in the die bonding step, as shown in FIG. 4, a bonding material, for example, solder is supplied onto the tab 2, and then the semiconductor chip 3 is disposed on the tab 2, and the semiconductor is interposed via the bonding material. The back surface of the chip 3 and the tab 2 are joined. In this embodiment, solder is applied to the bonding material, but silver paste or the like may be used.

続いて、ワイヤボンディング工程では、図５および図６に示すように、半導体チップ３のパッド９とインナーリード６とを、例えば金線からなるワイヤ４を介して電気的に接続する。   Subsequently, in the wire bonding step, as shown in FIGS. 5 and 6, the pad 9 of the semiconductor chip 3 and the inner lead 6 are electrically connected via a wire 4 made of, for example, a gold wire.

このワイヤボンディング工程では、まず、リードフレーム１０が、ヒートステージ１４に配置される。このヒートステージ１４内には、例えば、ヒータなどが内蔵されており、所定の温度に加熱される。このヒートステージ１４には、リードフレーム１０のタブ２が配置される窪み部１５が形成され、この窪み部１５の底面はタブ２を収容できるような平面形状を有している。このため、タブ２上に搭載されている半導体チップ３が安定した状態で固定または保持されることとなり、半導体チップ３のパッド９近傍もヒートステージ１４からタブ２を介して伝導された熱によって加熱される。また、インナーリード６は、フレーム押え１３によって２次側ボンディング点近傍を押さえつけられ、その下面がヒートステージ１４の上面に密着（接触）しており、ヒートステージ１４によってインナーリード６の全体が加熱され、ボンディング点近傍も加熱される。   In this wire bonding process, first, the lead frame 10 is placed on the heat stage 14. For example, a heater or the like is incorporated in the heat stage 14 and is heated to a predetermined temperature. The heat stage 14 is formed with a recess 15 in which the tab 2 of the lead frame 10 is disposed, and the bottom surface of the recess 15 has a planar shape that can accommodate the tab 2. Therefore, the semiconductor chip 3 mounted on the tab 2 is fixed or held in a stable state, and the vicinity of the pad 9 of the semiconductor chip 3 is also heated by the heat conducted from the heat stage 14 through the tab 2. Is done. The inner lead 6 is pressed near the secondary bonding point by the frame presser 13 and its lower surface is in close contact (contact) with the upper surface of the heat stage 14, and the entire inner lead 6 is heated by the heat stage 14. The vicinity of the bonding point is also heated.

次に、図５に示すように、半導体チップ３上の千鳥配置の外側（チップ端側）のパッド９ａとインナーリード６の先端側の２次側ボンディング点とをワイヤ４ａで電気的に接続する。インナーリード６は、テープ５によってその先端部が固定され、上記で説明したように、ボンディング時の振動を抑制することができるため、２次側ボンディング強度を図１４に示す状態よりも向上することができる。また、ボンディング強度を向上することで、ワイヤ４ａが断線することを防止することができ、半導体装置の製造歩留りを向上することができる。   Next, as shown in FIG. 5, the pad 9a on the outside (chip end side) of the staggered arrangement on the semiconductor chip 3 and the secondary bonding point on the tip side of the inner lead 6 are electrically connected by the wire 4a. . The tip of the inner lead 6 is fixed by the tape 5 and, as described above, vibration during bonding can be suppressed, so that the secondary side bonding strength is improved from the state shown in FIG. Can do. Further, by improving the bonding strength, it is possible to prevent the wire 4a from being disconnected, and it is possible to improve the manufacturing yield of the semiconductor device.

次に、図６に示すように、半導体チップ３上の千鳥配置の内側（チップ中心側）のパッド９ｂとインナーリード６の先端側の２次側ボンディング点とをワイヤ４ｂで電気的に接続する。インナーリード６は、テープ５によってその先端部が固定され、上記で説明したように、ボンディング時の振動を抑制することができる。また、ボンディング点の近傍でフレーム押え１３によってインナーリード６が押さえられているので、２次側ボンディング強度を向上することができる。また、ボンディング強度を向上することで、ワイヤ４ｂが断線することを防止することができ、半導体装置の製造歩留りを向上することができる。   Next, as shown in FIG. 6, the pad 9b on the inside (chip center side) of the staggered arrangement on the semiconductor chip 3 and the secondary bonding point on the tip side of the inner lead 6 are electrically connected by the wire 4b. . The inner lead 6 has its tip fixed by the tape 5 and can suppress vibration during bonding as described above. Further, since the inner lead 6 is pressed by the frame presser 13 in the vicinity of the bonding point, the secondary side bonding strength can be improved. Further, by improving the bonding strength, it is possible to prevent the wire 4b from being disconnected, and it is possible to improve the manufacturing yield of the semiconductor device.

続いて、樹脂封止工程では、エポキシ系の熱硬化性樹脂などの封止材（封止用樹脂）の供給を行って、モールド形成する。次に、ダムバーカット工程では、ダムバー１１をカットする。すなわち、樹脂部７によって封止された状態のリードフレーム１０のダムバー１１を切断して、半導体装置１の前駆体を取り出す。次に、フォーミング工程では、アウターリード８をガルウィング状に曲げ成形し、ＱＦＰ形態の半導体装置１が完成する（図１参照）。なお、各アウターリード８には外装めっきが施されている。   Subsequently, in the resin sealing step, a molding material is formed by supplying a sealing material (sealing resin) such as an epoxy thermosetting resin. Next, in the dam bar cutting step, the dam bar 11 is cut. That is, the dam bar 11 of the lead frame 10 sealed with the resin portion 7 is cut, and the precursor of the semiconductor device 1 is taken out. Next, in the forming process, the outer leads 8 are bent and formed into a gull wing shape to complete the QFP-type semiconductor device 1 (see FIG. 1). Each outer lead 8 is subjected to exterior plating.

（実施の形態２）
上記実施の形態１では、インナーリードの上面でテーピングを行ったリードフレームを用いた半導体装置の一例を示したが、本実施の形態では、インナーリードの裏面でテーピングを行ったリードフレームを用いた半導体装置を、図７を参照して説明する。なお、それ以外の点については、実施の形態１で示した半導体装置と同様であるので、説明は省略する。また、ワイヤ４の形状の説明を容易にするために、断面図ではあるが図７中にワイヤ４ａ、ワイヤ４ｂの両者を示している。 (Embodiment 2)
In the first embodiment, an example of a semiconductor device using a lead frame taped on the upper surface of the inner lead is shown, but in this embodiment, a lead frame taped on the back surface of the inner lead is used. The semiconductor device will be described with reference to FIG. Note that other points are similar to those of the semiconductor device described in Embodiment 1, and thus description thereof is omitted. Further, in order to facilitate explanation of the shape of the wire 4, both the wire 4a and the wire 4b are shown in FIG.

図７に示すように、このインナーリード６の先端部の裏面（ワイヤボンディングされる面とは反対側の面）には、各インナーリード６を固定するためのテープ５が、インナーリード６の先端から０．５７ｍｍ程度のテーピング点となるように貼り付けられている。前記実施の形態１と同様に、テープ５は、例えば、ポリイミド等の熱硬化性樹脂テープであり、その幅は、例えば０．４〜０．５ｍｍ程度、厚さは、例えば５０μｍ程度である。   As shown in FIG. 7, a tape 5 for fixing each inner lead 6 is attached to the back surface (surface opposite to the surface to be wire-bonded) of the distal end portion of the inner lead 6. To a taping point of about 0.57 mm. As in the first embodiment, the tape 5 is a thermosetting resin tape such as polyimide, and has a width of, for example, about 0.4 to 0.5 mm and a thickness of, for example, about 50 μm.

また、低ループのワイヤ４ａの２次側ボンディング点と、テーピング点との間隔Ｘａは、高ループのワイヤ４ｂの２次側ボンディング点と、テープ５が固定された点との間隔Ｘｂとほぼ同じとなるように設計される。例えば、間隔Ｘａは、０．３７ｍｍ程度、間隔Ｘｂは、０．３８ｍｍ程度である。さらに説明すると、ワイヤ４の２次側ボンディング点と平面的に重ならない位置にテープ５を貼り付ける。   The distance Xa between the secondary bonding point of the low loop wire 4a and the taping point is substantially the same as the distance Xb between the secondary bonding point of the high loop wire 4b and the point where the tape 5 is fixed. Designed to be For example, the interval Xa is about 0.37 mm, and the interval Xb is about 0.38 mm. More specifically, the tape 5 is affixed to a position that does not overlap the secondary bonding point of the wire 4 in a planar manner.

したがって、インナーリード６の先端近傍をテープ５で固定することで、ワイヤボンディング工程時におけるインナーリード６の先端が縦、横に振動することを抑制することができる。また、ワイヤボンディング工程時において、インナーリード６の振動を抑制することで、インナーリード側のボンディング強度を向上することができる。また、ワイヤボンディング工程時においてインナーリード６の振動を抑制することで、インナーリード６先端側の２次側ボンディング点でのワイヤ４ａのボンディング強度を約１．５倍程度向上することができる。また、ボンディング強度を向上することで、ワイヤ４が断線することを防止することができ、半導体装置の信頼性を向上することができる。   Therefore, by fixing the vicinity of the tip of the inner lead 6 with the tape 5, it is possible to suppress the tip of the inner lead 6 from vibrating vertically and horizontally during the wire bonding process. Further, by suppressing the vibration of the inner lead 6 during the wire bonding process, the bonding strength on the inner lead side can be improved. Further, by suppressing the vibration of the inner lead 6 during the wire bonding process, the bonding strength of the wire 4a at the secondary side bonding point on the distal end side of the inner lead 6 can be improved by about 1.5 times. Further, by improving the bonding strength, the wire 4 can be prevented from being disconnected, and the reliability of the semiconductor device can be improved.

次に、本実施の形態の半導体装置の製造方法を、図８〜図１０を参照して説明する。図８〜図１０は、図７で示した半導体装置１の製造工程中における要部断面図である。なお、実施の形態１で示した半導体装置の製造方法とほぼ同様であるので、異なる工程について説明する。また、ワイヤ４の形状の説明を容易にするために、断面図ではあるが図１０中にワイヤ４ａ、ワイヤ４ｂの両者を示している。   Next, a method for manufacturing the semiconductor device of the present embodiment will be described with reference to FIGS. 8 to 10 are main-portion cross-sectional views during the manufacturing process of the semiconductor device 1 shown in FIG. Note that since this is almost the same as the method for manufacturing the semiconductor device shown in the first embodiment, different steps will be described. Further, in order to facilitate explanation of the shape of the wire 4, both the wire 4a and the wire 4b are shown in FIG.

本実施の形態のテーピング工程では、前記実施の形態１では、インナーリード６の表面に、テープ５が貼り付けられたが（図１〜図６参照）、本実施の形態では、図８に示すように、インナーリード６の裏面に貼り付けられる。   In the taping process of the present embodiment, the tape 5 is affixed to the surface of the inner lead 6 in the first embodiment (see FIGS. 1 to 6). In the present embodiment, the tape 5 is shown in FIG. Thus, it is affixed on the back surface of the inner lead 6.

本実施のボンディング工程では、図９および図１０に示すように、半導体チップ３のパッド９とインナーリード６とを、例えば金線からなるワイヤ４を介して電気的に接続する。まず、リードフレーム１０が、ヒートステージ１４に配置される。なお、ヒートステージ１４は、ワイヤボンディングに適した所定の温度に加熱されている。   In the bonding process of this embodiment, as shown in FIGS. 9 and 10, the pad 9 of the semiconductor chip 3 and the inner lead 6 are electrically connected through a wire 4 made of, for example, a gold wire. First, the lead frame 10 is disposed on the heat stage 14. The heat stage 14 is heated to a predetermined temperature suitable for wire bonding.

このヒートステージ１４には、リードフレーム１０のタブ２が配置される窪み部１５および窪み部１６が形成されている。この窪み部１５は、その底面がタブ２を収容できるような平面形状を有している。このため、タブ２上に搭載されている半導体チップ３が安定した状態で固定または保持されることとなる。また、窪み部１６は、リードフレーム１０のインナーリード６の裏面で固定されたテープ５とヒートステージ１４とが接触しないような形状を有している（深さが、例えば１００μｍ）。したがって、この窪み部１６を設けることで、ワイヤボンディングのために熱せられたヒートステージ１４と、テープ５とが、接触、あるいは接近してテープ５が溶解等するのを防止することができる。   The heat stage 14 is formed with a recess 15 and a recess 16 in which the tab 2 of the lead frame 10 is disposed. The recess 15 has a planar shape whose bottom surface can accommodate the tab 2. For this reason, the semiconductor chip 3 mounted on the tab 2 is fixed or held in a stable state. Further, the recess 16 has a shape such that the tape 5 fixed on the back surface of the inner lead 6 of the lead frame 10 and the heat stage 14 do not come into contact (depth is, for example, 100 μm). Therefore, by providing the recess 16, it is possible to prevent the heat stage 14 heated for wire bonding and the tape 5 from contacting or approaching and dissolving the tape 5.

次に、図９に示すように、半導体チップ３上の千鳥配置の外側（チップ端側）のパッド９ａとインナーリード６の先端側の２次側ボンディング点とをワイヤ４ａで電気的に接続する。インナーリード６は、テープ５によってその先端近傍が固定され、ボンディング時の振動を抑制することができるため、２次側ボンディング強度を向上することができる。また、ボンディング強度を向上することで、ワイヤ４ａが断線することを防止することができ、半導体装置の製造歩留りを向上することができる。   Next, as shown in FIG. 9, the pad 9a on the outer side (chip end side) of the staggered arrangement on the semiconductor chip 3 and the secondary bonding point on the tip side of the inner lead 6 are electrically connected by the wire 4a. . Since the inner lead 6 is fixed in the vicinity of its tip by the tape 5 and can suppress vibration during bonding, the secondary side bonding strength can be improved. Further, by improving the bonding strength, it is possible to prevent the wire 4a from being disconnected, and it is possible to improve the manufacturing yield of the semiconductor device.

また、本実施の形態ではインナーリード６の裏面にテーピングを行っている。すなわち、インナーリード６上に、テーピングするための領域を確保する必要がなくなる。よって、ボンディング精度の高い装置を用いなくとも、半導体装置の製造歩留りを向上することができる。   In the present embodiment, taping is performed on the back surface of the inner lead 6. That is, it is not necessary to secure an area for taping on the inner lead 6. Therefore, the manufacturing yield of the semiconductor device can be improved without using a device with high bonding accuracy.

次に、図１０に示すように、半導体チップ３上の千鳥配置の内側（チップ中心側）のパッド９ｂとインナーリード６の先端側の２次側ボンディング点とをワイヤ４ｂで電気的に接続する。インナーリード６は、テープ５によってその先端近傍が固定され、ボンディング時の振動を抑制することができる。また、ボンディング点の近傍でフレーム押え１３によってインナーリード６が押さえられているので、２次側ボンディング強度を向上することができる。また、ボンディング強度を向上することで、ワイヤ４ｂが断線することを防止することができ、半導体装置の製造歩留りを向上することができる。   Next, as shown in FIG. 10, the pad 9b on the inside (chip center side) of the staggered arrangement on the semiconductor chip 3 and the secondary bonding point on the tip side of the inner lead 6 are electrically connected by the wire 4b. . The inner lead 6 is fixed near the tip by the tape 5 and can suppress vibration during bonding. Further, since the inner lead 6 is pressed by the frame presser 13 in the vicinity of the bonding point, the secondary side bonding strength can be improved. Further, by improving the bonding strength, it is possible to prevent the wire 4b from being disconnected, and it is possible to improve the manufacturing yield of the semiconductor device.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、半導体装置を製造する製造業に幅広く利用されるものである。   The present invention is widely used in the manufacturing industry for manufacturing semiconductor devices.

本発明の実施の形態１における半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device in Embodiment 1 of this invention. 本発明の実施の形態１におけるリードフレームの構造を示す要部概略平面図である。It is a principal part schematic plan view which shows the structure of the lead frame in Embodiment 1 of this invention. 図２で示したリードフレームの構造を示す要部概略拡大平面図である。FIG. 3 is a main part schematic enlarged plan view showing the structure of the lead frame shown in FIG. 2. 本発明の実施の形態１である半導体装置の製造工程を示した断面図である。It is sectional drawing which showed the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 図４に続く半導体装置の製造工程中における要部断面図である。FIG. 5 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 4; 図５に続く半導体装置の製造工程中における要部断面図である。FIG. 6 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 5; 本発明の実施の形態２における半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device in Embodiment 2 of this invention. 本発明の実施の形態２である半導体装置の製造工程を示した断面図である。It is sectional drawing which showed the manufacturing process of the semiconductor device which is Embodiment 2 of this invention. 図８に続く半導体装置の製造工程中における要部断面図である。FIG. 9 is an essential part cross sectional view of the semiconductor device during a manufacturing step following FIG. 8; 図９に続く半導体装置の製造工程中における要部断面図である。FIG. 10 is an essential part cross sectional view of the semiconductor device during a manufacturing step following FIG. 9; 本発明の解決する課題における半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device in the subject which this invention solves. 本発明の解決する課題におけるリードフレームの構造を示す要部概略平面図である。It is a principal part schematic plan view which shows the structure of the lead frame in the subject which this invention solves. 図１２で示したリードフレームの構造を示す要部概略拡大図である。FIG. 13 is a main part schematic enlarged view showing the structure of the lead frame shown in FIG. 12. 本発明者が検討した半導体装置の製造工程を示した断面図である。It is sectional drawing which showed the manufacturing process of the semiconductor device which this inventor examined.

符号の説明Explanation of symbols

１ 半導体装置
２ タブ
３ 半導体チップ
４、４ａ、４ｂ ワイヤ
５ テープ
６ インナーリード
７ 樹脂部
８ アウターリード
９、９ａ、９ｂ パッド
１０ リードフレーム
１１ ダムバー
１２ 吊りリード
１３ フレーム押え
１４ ヒートステージ
１５、１６ 窪み部
１０１ 半導体装置
１０２ タブ
１０３ 半導体チップ
１０４、１０４ａ、１０４ｂ ワイヤ
１０５ テープ
１０６ インナーリード
１０７ 樹脂部
１０８ アウターリード
１０９、１０９ａ、１０９ｂ パッド
１１０ リードフレーム
１１１ ダムバー
１１２ 吊りリード
１１３ フレーム押え
Ｘａ、Ｘｂ 間隔 DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Tab 3 Semiconductor chip 4, 4a, 4b Wire 5 Tape 6 Inner lead 7 Resin part 8 Outer lead 9, 9a, 9b Pad 10 Lead frame 11 Dam bar 12 Suspension lead 13 Frame presser 14 Heat stage 15, 16 Recessed part DESCRIPTION OF SYMBOLS 101 Semiconductor device 102 Tab 103 Semiconductor chip 104, 104a, 104b Wire 105 Tape 106 Inner lead 107 Resin part 108 Outer lead 109, 109a, 109b Pad 110 Lead frame 111 Dam bar 112 Hanging lead 113 Frame holding Xa, Xb interval

Claims (7)

（ａ）チップ搭載部と、前記チップ搭載部に連結された吊りリードと、前記チップ搭載部の周囲に配置され、上面とその反対の裏面とを有する複数のインナーリードと、前記複数のインナーリード同士を固定したテープとを有するリードフレームと、
（ｂ）主面の外周に沿って千鳥状に２列で配置された複数のパッドを有し、前記チップ搭載部上に配置された半導体チップと、
（ｃ）前記複数のパッドとこれに対応する前記複数のインナーリードの上面とをそれぞれ電気的に接続する複数のワイヤと、
（ｄ）前記半導体チップ、前記複数のインナーリード、前記テープおよび前記複数のワイヤを封止する樹脂部とを有し、
前記複数のパッドのうちチップ外側に配置された第１パッドと、これに対応する第１インナーリードとを接続する第１ワイヤの一端は、前記第１インナーリードの前記チップ搭載部に対向する側の端部に位置する第１ボンディング点で接合され、
前記複数のパッドのうちチップ内側に配置された第２パッドと、これに対応する第２インナーリードとを接続する第２ワイヤの一端は、前記第２インナーリードの前記チップ搭載部に対向する側の端部であり、かつ、前記第１ボンディング点よりも前記チップ搭載部に対向する端部とは反対側に位置する第２ボンディング点で接合され、
前記第１ボンディング点と前記第２ボンディング点とが千鳥状に配置された前記複数のインナーリードを固定した前記テープは、前記第１ボンディング点または第２ボンディング点から前記チップ搭載部の方向の位置に貼り付けられていることを特徴とする半導体装置。 (A) a chip mounting portion, a suspension lead connected to the chip mounting portion, a plurality of inner leads disposed around the chip mounting portion and having an upper surface and a back surface opposite thereto, and the plurality of inner leads A lead frame having a tape fixed to each other;
(B) a plurality of pads arranged in two rows in a staggered manner along the outer periphery of the main surface, and a semiconductor chip disposed on the chip mounting portion;
(C) a plurality of wires that electrically connect the plurality of pads and the corresponding upper surfaces of the plurality of inner leads;
(D) having a resin portion for sealing the semiconductor chip, the plurality of inner leads, the tape, and the plurality of wires;
One end of the first wire that connects the first pad arranged on the outer side of the plurality of pads and the corresponding first inner lead is the side of the first inner lead that faces the chip mounting portion. Bonded at the first bonding point located at the end of the
One end of the second wire that connects the second pad disposed inside the chip and the second inner lead corresponding to the second pad among the plurality of pads is the side facing the chip mounting portion of the second inner lead. And is bonded at a second bonding point located on the opposite side of the first bonding point from the end facing the chip mounting portion.
The tape to which the plurality of inner leads in which the first bonding points and the second bonding points are arranged in a staggered manner is fixed is a position in the direction from the first bonding point or the second bonding point to the chip mounting portion. A semiconductor device, which is attached to a semiconductor device. （ａ）チップ搭載部と、前記チップ搭載部に連結された吊りリードと、前記チップ搭載部の周囲に配置され、上面とその反対の裏面とを有する複数のインナーリードと、前記複数のインナーリード同士を固定したテープとを有するリードフレームと、
（ｂ）主面の外周に沿って千鳥状に２列で配置された複数のパッドを有し、前記チップ搭載部上に配置された半導体チップと、
（ｃ）前記複数のパッドとこれに対応する前記複数のインナーリードの上面とをそれぞれ電気的に接続する複数のワイヤと、
（ｄ）前記半導体チップ、前記複数のインナーリード、前記テープおよび前記複数のワイヤを封止する樹脂部とを有し、
前記複数のパッドのうちチップ外側に配置された第１パッドと一端が接合された第１ワイヤの他端が、前記チップ搭載部に対向する側の端部の第１ボンディング点で接合された第１インナーリードと、
前記複数のパッドのうちチップ内側に配置された第２パッドと一端が接合された第２ワイヤの他端が、前記チップ搭載部に対向する側の端部の第２ボンディング点で接合された第２インナーリードと、を固定している前記テープは、
前記第１ボンディング点から前記チップ搭載部とは反対方向の位置に貼り付けられ、かつ、前記第２ボンディング点から前記チップ搭載部の方向の位置に貼り付けられていることを特徴とする半導体装置。 (A) a chip mounting portion, a suspension lead connected to the chip mounting portion, a plurality of inner leads disposed around the chip mounting portion and having an upper surface and a back surface opposite thereto, and the plurality of inner leads A lead frame having a tape fixed to each other;
(B) having a plurality of pads arranged in two rows in a staggered manner along the outer periphery of the main surface, and a semiconductor chip arranged on the chip mounting portion;
(C) a plurality of wires that electrically connect the plurality of pads and the corresponding upper surfaces of the plurality of inner leads;
(D) having a resin portion for sealing the semiconductor chip, the plurality of inner leads, the tape, and the plurality of wires;
Of the plurality of pads, the first pad disposed on the outer side of the chip and the other end of the first wire bonded at one end are bonded at the first bonding point at the end opposite to the chip mounting portion. 1 inner lead,
Of the plurality of pads, a second pad disposed at one end of the second wire and one end bonded to the other end of the second wire is bonded at a second bonding point at the end facing the chip mounting portion. 2 The tape that fixes the inner leads is
A semiconductor device, wherein the semiconductor device is pasted at a position opposite to the chip mounting portion from the first bonding point, and is pasted at a position in the direction of the chip mounting portion from the second bonding point. . 請求項１および２記載の半導体装置において、
前記テープが、前記複数のインナーリードの裏面に貼り付けられていることを特徴とする半導体装置。 The semiconductor device according to claim 1 or 2,
The semiconductor device, wherein the tape is attached to the back surface of the plurality of inner leads. 請求項１および２記載の半導体装置において、
前記テープが、前記複数のインナーリードの上面に貼り付けられていることを特徴とする半導体装置。 The semiconductor device according to claim 1 or 2,
The semiconductor device, wherein the tape is attached to the upper surfaces of the plurality of inner leads. （ａ）チップ搭載部と、前記チップ搭載部に連結された吊りリードと、前記チップ搭載部の周囲に配置され、上面とその反対の裏面とを有する複数のインナーリードと、前記複数のインナーリード同士を固定するテープとを有するリードフレームを準備する工程と、
（ｂ）前記チップ搭載部に、主面の外周に沿って千鳥状に２列で配置された複数のパッドを有する半導体チップを搭載する工程と、
（ｃ）前記複数のパッドとこれに対応する前記複数のインナーリードの前記上面とを複数のワイヤでそれぞれ電気的に接続する工程と、
（ｄ）前記半導体チップ、前記複数のインナーリード、前記テープおよび前記複数のボンディングワイヤを樹脂で封止する工程とを有する半導体装置の製造方法であって、
前記複数のパッドのうちチップ外側に配置された第１パッドと、これに対応する第１インナーリードとを接続する第１ワイヤの一端を、前記第１インナーリードの前記チップ搭載部に対向する側の端部に位置する第１ボンディング点で接合し、
前記複数のパッドのうちチップ内側に配置された第２パッドと、これに対応する第２インナーリードとを接続する第２ワイヤの一端を、前記第２インナーリードの前記チップ搭載部に対向する側の端部であり、かつ、前記第１ボンディング点よりも前記チップ搭載部に対向する端部とは反対側に位置する第２ボンディング点で接合し、
前記第１ボンディング点と前記第２ボンディング点とが千鳥状に配置された前記複数のインナーリードを固定する前記テープを、前記第１ボンディング点または前記第２ボンディング点から前記チップ搭載部の方向の位置に貼り付けることを特徴とする半導体装置の製造方法。 (A) a chip mounting portion, a suspension lead connected to the chip mounting portion, a plurality of inner leads disposed around the chip mounting portion and having an upper surface and a back surface opposite thereto, and the plurality of inner leads Preparing a lead frame having a tape for fixing each other;
(B) mounting a semiconductor chip having a plurality of pads arranged in two rows in a staggered manner along the outer periphery of the main surface on the chip mounting portion;
(C) electrically connecting the plurality of pads and the upper surfaces of the plurality of inner leads corresponding to the plurality of pads with a plurality of wires, respectively;
(D) a method of manufacturing a semiconductor device including a step of sealing the semiconductor chip, the plurality of inner leads, the tape, and the plurality of bonding wires with a resin,
One end of the first wire connecting the first pad arranged outside the chip and the first inner lead corresponding to the first pad among the plurality of pads, on the side facing the chip mounting portion of the first inner lead Bonding at the first bonding point located at the end of the
One end of the second wire that connects the second pad arranged inside the chip and the second inner lead corresponding to the second pad among the plurality of pads, on the side facing the chip mounting portion of the second inner lead And bonding at a second bonding point located on the opposite side of the end facing the chip mounting portion from the first bonding point,
The tape that fixes the plurality of inner leads in which the first bonding points and the second bonding points are arranged in a staggered manner is arranged in the direction from the first bonding point or the second bonding point to the chip mounting portion. A method for manufacturing a semiconductor device, characterized by being attached to a position. 請求項５記載の半導体装置の製造方法において、
前記（ａ）工程は、前記テープを前記複数のインナーリードの裏面に貼り付ける工程を有し、
前記（ｃ）工程では、前記複数のインナーリードを加熱するステージと前記テープとが接触しない窪み部が形成された前記ステージの上面に、前記複数のインナーリードを配置することを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 5,
The step (a) includes a step of attaching the tape to the back surfaces of the plurality of inner leads,
In the step (c), the semiconductor device is characterized in that the plurality of inner leads are arranged on an upper surface of the stage in which a recessed portion where the stage that heats the plurality of inner leads and the tape do not contact is formed. Manufacturing method. 請求項５記載の半導体装置の製造方法において、
前記（ａ）工程は、前記テープを前記複数のインナーリードの上面に貼り付ける工程を有することを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 5,
The step (a) includes a step of attaching the tape to the upper surfaces of the plurality of inner leads.
JP2004192104A 2004-06-29 2004-06-29 Semiconductor device and its manufacturing method Pending JP2006013391A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004192104A JP2006013391A (en) 2004-06-29 2004-06-29 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004192104A JP2006013391A (en) 2004-06-29 2004-06-29 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2006013391A true JP2006013391A (en) 2006-01-12

Family

ID=35780229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004192104A Pending JP2006013391A (en) 2004-06-29 2004-06-29 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2006013391A (en)

Similar Documents

Publication Publication Date Title
JP5100967B2 (en) Lead frame, semiconductor chip package using the same, and manufacturing method thereof
JP2003243600A (en) Semiconductor device and method of manufacturing the same
JP4091050B2 (en) Manufacturing method of semiconductor device
JP5232394B2 (en) Manufacturing method of semiconductor device
JP2003124421A (en) Lead frame, manufacturing method therefor, and manufacturing method of semiconductor device using lead frame
JPH06105721B2 (en) Semiconductor device
JPH09312375A (en) Lead frame, semiconductor device and manufacture thereof
JP2009194059A (en) Semiconductor device and manufacturing method of the same
JP2012015202A (en) Semiconductor device, and method of manufacturing the same
JP3470111B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP2013508974A (en) Leadframe package with improved ground bond reliability
JP2000307045A (en) Lead frame and manufacture of resin sealed semiconductor device using it
JP3072291B1 (en) Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same
JP2000208690A (en) Lead frame, resin-sealed semiconductor device, and manufacture thereof
JP6603169B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2004247613A (en) Semiconductor device and its manufacturing process
JP2006013391A (en) Semiconductor device and its manufacturing method
JP3959898B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2000049272A (en) Lead frame, manufacture of semiconductor device employing it and semiconductor device
JP2005303169A (en) Semiconductor devide and manufacturing method of the same
JP2001077285A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP3938525B2 (en) Manufacturing method of semiconductor device
JP2756436B2 (en) Semiconductor device and manufacturing method thereof
JP2010056325A (en) Semiconductor device and method of manufacturing same
JP2001015669A (en) Lead frame, resin sealed semiconductor device using the same, and its manufacture