JP2006013273A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006013273A
JP2006013273A JP2004190675A JP2004190675A JP2006013273A JP 2006013273 A JP2006013273 A JP 2006013273A JP 2004190675 A JP2004190675 A JP 2004190675A JP 2004190675 A JP2004190675 A JP 2004190675A JP 2006013273 A JP2006013273 A JP 2006013273A
Authority
JP
Japan
Prior art keywords
control circuit
circuit board
resin plate
semiconductor device
outer case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004190675A
Other languages
English (en)
Other versions
JP4301096B2 (ja
Inventor
Shin Soyano
伸 征矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2004190675A priority Critical patent/JP4301096B2/ja
Publication of JP2006013273A publication Critical patent/JP2006013273A/ja
Application granted granted Critical
Publication of JP4301096B2 publication Critical patent/JP4301096B2/ja
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 外部振動による配線部の断線や端子接合部の破損を防止できる半導体装置を提供する。
【解決手段】 IPMは、パワー回路21を覆う充填剤が、樹脂プレート40により押えられ、外部振動を受けたときの変位が防止されるため、外部振動によるパワー回路21に接続されるボンディングワイヤ等の配線部の断線を防止することができる。また、制御回路基板30が制御端子ブロック50と樹脂プレート40との間に挟まれるように固定されるため、これらのねじ接合時における制御回路基板30の変形を防止することができ、その結果、制御回路31と中継端子13との半田接合部の破損を防止することができる。
【選択図】 図2

Description

本発明は半導体装置に関し、特にケース内にパワー回路及び制御回路を二階建て式に内装して構成された半導体装置に関する。
インバータ装置,無停電電源装置,工作機械,産業用ロボットなどで使用される半導体装置には、例えば絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistor:以下「IGBT」と表記する)などの各種のパワー半導体素子が使用されている。また、このパワー半導体素子に加え、その駆動回路や、電流センシング,温度センシングのためのトランジスタやダイオードからなる制御回路などを一つのモジュール内に集積して高性能、高機能化したインテリジェントパワーモジュール(Intelligent Power Module:以下「IPM」と表記する)も実用化されている(例えば、特許文献1参照。)。
図8は、このような従来のIPMの構成例を表す斜視図であり、図9及び図10は、この従来のIPMの組立構造を表す分解斜視図である。
図8に示すように、このIPMは、樹脂成形品で作られた外囲ケース101の内部に、IGBTなどのパワー半導体素子が実装されたパワー回路基板と、そのパワー半導体素子の駆動回路や制御回路が実装された制御回路基板を備えている。また、外囲ケース101の外部には、パワー回路に対する入出力の外部導出端子である主端子102や、制御回路に対する制御信号の入出力用の外部導出端子である制御端子103が露出して設けられている。
このIPMの組立工程においては、図9(A)に示すように、パワー半導体素子を実装したパワー回路基板104が半田付けされた金属ベース105に、端子一体形の外囲ケース101を重ねて接着し、図9(B)に示すように、主端子102とパワー回路基板104との間、及び中継端子106とパワー回路基板104との間に、ボンディングワイヤ107を接続して内部配線を施す。この状態で外囲ケース101内にゲル状充填剤(例えばシリコーンゲル)を注入してパワー回路を封止して絶縁する。
続いて、図10に示すように、充填剤の上方で外囲ケース101を架け渡すように制御端子ブロック108を配置し、さらに、その上から制御回路を実装した制御回路基板109を重ねて配置し、ねじ110を用いて固定する。この状態で、制御回路基板109の下方に露出した中継端子106及び制御端子103を、それぞれ制御回路の導体パターンにフロー半田付けする。最後に上蓋111を接着して組み立てる。
特開2003−249624号公報(段落〔0004〕,図13)
しかしながら、上述したIPMにおいて、パワー回路を封止するために外囲ケース101内に注入された充填剤は、注入後にゲル状に硬化するものであって、硬化した後も剛性が比較的小さい。そのため、例えばIPMが外部から振動を受けたときに変位し、内部のボンディングワイヤ107を動かしてボンディング部を剥離させたりワイヤを切断してしまうことがあった。
また、ゲル状の充填材は、硬化前は液状であって、毛細管現象により壁面を伝って流動する性質を有するため、注入の際に外囲ケース101の内壁を伝って中継端子106を這い上がってこれに付着し、その結果、制御回路基板109と中継端子106との間の半田付けが不良になるという問題がある。
さらに、スペース上の都合から、制御回路基板109の中央部の2点を外囲ケース101に直接ねじ接合する構造であるため、そのねじの締結時の局所的な力により制御回路基板109の本体が反り、それにより中継端子106と制御回路基板109の導体パターンとの間の接合部が傾き、中継端子106と制御回路の導体パターンとの間の半田付けが不良になり、外部振動によりその半田接合部にクラックが発生しやすくなるといった問題があった。
本発明はこのような点に鑑みてなされたものであり、外部振動による配線部の断線や端子接合部の破損を防止できる半導体装置を提供することを目的とする。
本発明では上記問題を解決するために、主回路の外部導出端子を一体形成した端子一体形の外囲ケース内に、パワー回路及び制御回路を二階建て式に内装し、上蓋にて封止して構成される半導体装置において、前記パワー回路を構成するパワー半導体素子が実装され、前記外囲ケースの底部に配置されたパワー回路基板と、前記制御回路を構成する回路部品が実装された制御回路基板と、前記外囲ケースの内壁部に、前記パワー回路基板及び前記制御回路基板とは別に設けられ、前記パワー回路と前記制御回路とを相互接続するために並設された複数のピン端子からなる中継端子と、前記パワー回路基板と前記制御回路基板との間に介装されて絶縁物として機能するとともに、前記パワー回路基板の前記パワー回路を覆うように注入されて固着したゲル状充填剤を、前記制御回路基板とは反対側の面にて押える樹脂プレートと、前記制御回路の複数のピン端子からなる外部導出端子を一体形成して構成され、前記制御回路基板の前記樹脂プレートとは反対側に配置され、前記樹脂プレートとの間に前記制御回路基板を挟むように固定する制御端子ブロックと、を備えたことを特徴とする半導体装置が提供される。
このような半導体装置においては、パワー回路を覆う充填剤が、樹脂プレートにより押えられ、外部振動を受けたときの充填材の変位が防止される。また、制御回路基板が制御端子ブロックと樹脂プレートとの間に挟まれるように固定されるため、これらの接合時に外部から付与される力が制御端子ブロックにて分散される。
本発明の半導体装置によれば、樹脂プレートの押え力によりパワー回路を覆う充填剤の変位が防止されるため、外部振動によるパワー回路の配線部の断線を防止することができる。また、制御回路基板が制御端子ブロックを介して接合されるため、その接合時における制御回路基板の変形を防止することができ、その結果、制御回路と中継端子との接合部の破損を防止することができる。
以下、本発明の実施の形態を図面を参照して詳細に説明する。
本実施の形態は、本発明の半導体装置をインバータ装置に適用するIPMとして構成したものであり、図1は当該半導体装置の外観を表す斜視図であり、図2は当該半導体装置の構成を表す分解斜視図である。なお、以下の説明においては、便宜上、各図に示される状態を基準に上下と表現することがある。
図1に示すように、本実施の形態のIPMは、樹脂成形品からなる外囲ケース10の内部に、後述するパワー回路基板及び制御回路基板を収容して構成されている。外囲ケース10の外部には、後述する主端子12や制御端子51が露出して設けられている。
すなわち、図2に示すように、このIPMは、端子一体形の枠状の外囲ケース10,外囲ケース10の底部を構成する放熱用の金属ベース20,制御回路31を構成する回路部品が実装された制御回路基板30,制御回路基板30と金属ベース20との間に介装されて絶縁物として機能する樹脂プレート40,インバータ装置に接続する制御端子51を一体形成した制御端子ブロック50,及び上蓋60を備えている。
金属ベース20は、正方形板状の銅板からなり、その上面には、パワー回路21を構成するIGBT等のパワー半導体素子を複数並列に実装したパワー回路基板22が半田付けされている。
制御回路基板30は、略正方形板状のプリント基板に上記パワー半導体素子の駆動回路や制御回路31を実装して構成されている。この制御回路基板30の中央位置には、制御端子ブロック50の後述する複数の突状部をマウントさせる空領域からなる複数のマウント部32と、制御端子ブロック50から下方に延出した複数の制御端子51を挿通させる複数の端子挿通孔35が設けられている。さらに、その制御回路基板30の中央位置の両端縁には、制御端子ブロック50の両端に設けられた後述する着座部58を挿通するスリット34が形成され、その両端縁に沿って後述する中継端子13の各ピン端子を挿通させる複数の端子挿通孔33が設けられている。
図3は外囲ケース10の構造を表す説明図であり、(A)はその正面図であり、(B)は図2のA−A矢視断面図であり、(C)は図2のB−B矢視断面図である。
この外囲ケース10は、ポリフェニレンサルファイド樹脂(以下「PPS樹脂」と表記する)などの樹脂材料からなる略正方形枠形状の本体11を有し、その本体11の一対の対向する側部には、パワー回路21に接続される外部導出端子である複数の主端子12がモールド成形され、残る一対の対向する側部には、パワー回路21と制御回路31とを相互接続するために並設された複数のピン端子からなる中継端子13がモールド成形されている。また、本体11の中継端子13が設けられた側の一対の側壁には、その上半部において側方に開口した切欠部14がそれぞれ形成されている。
主端子12は、当該IPMの組み付け前においては外囲ケース10の側部にモールドされた断面L字状の本体を有し、その一端部12aが、外囲ケース10の側壁下部から内方に延出したフランジ部10aの上面に露出し、他端部12bが外囲ケース10の上端縁から上方に延出している。
中継端子13の各ピン端子は、断面L字状の板状ベース部13aと、板状ベース部13aに連設された断面L字状のピン状接続部13bとを備えている。この板状ベース部13aは、その一端が外囲ケース10の側壁下部から内方に延出したフランジ部10bの上面に露出し、他端が外囲ケース10の側壁に埋設されている。ピン状接続部13bは、その一端が板状ベース部13aに連設され、他端部が外囲ケース10の側壁とほぼ平行に上方に起立している。このピン状接続部13bと外囲ケース10の側壁との間には、所定間隔の間隙があけられている。
また、中継端子13の各ピン端子が並設される側の内周縁部の中央寄りには、樹脂プレート40を着座させて支持する支持部15が設けられている。この支持部15の中央には、ねじ孔15aが形成されている。
図4は樹脂プレート40の構造を表す説明図であり、(A)はその平面図であり、(B)は(A)のC方向からみた側面図であり、(C)はそのD−D矢視図である。
この樹脂プレート40は、PPS樹脂等の樹脂材料からなる略正方形板状の外形を有し、格子状(田の字状)に形成された本体41を備える。すなわち、この本体41の前後左右の4箇所には、これを厚み方向に貫通する貫通孔42が設けられている。各貫通孔42の下側(金属ベース20側)の内周縁部は、丸みを帯びた形状に形成してもよい。
また、本体41の中央を架け渡すように外周部よりも幅の大きな中央支持部43が形成され、その両端には、外囲ケース10の支持部15にそのねじ孔15aを避けて着座するマウント部44が形成されている。この両端部に形成されたマウント部44は、支持部15に対応して、本体41の中心線(図中二点鎖線)を基準に互いに反対側にずれて形成され、樹脂プレート40が外囲ケース10に対して誤って表裏逆に取り付けられることがないようにされている。また、本体41においてマウント部44がない側の一対の外周縁の中央からは外向きに延出した三角状のマウント部45が形成され、樹脂プレート40を外囲ケース10に取り付けた際には、上記フランジ部10aに支持されるように構成されている。
また、本体41のマウント部44が形成された側の両端縁には、下方に傾斜しつつ一段下がって本体41に平行に外側(外囲ケース10の内壁部側)に延びる延出部46が形成されている。この延出部46の先端には、外囲ケース10の側方で起立した中継端子13のピン状接続部13bの下部を内方から定位置に支持する複数の支持溝46aが形成されている。
図5は制御端子ブロック50の構造を表す説明図であり、(A)はその平面図であり、(B)は(A)のE方向からみた側面図である。
この制御端子ブロック50は、PPS樹脂等の樹脂材料からなる本体52を有し、その本体52は、制御回路31と外部のインバータ装置とを接続する複数の制御端子51を収容して支持する直方体状の端子収容部53と、この端子収容部53を下方で支持する支持ベース54とを備えている。
制御端子51は、起立した本体の下部が端子収容部53にモールドされており、その本体の両端部はそれぞれ制御端子ブロック50の外方に延出している。
端子収容部53は、その高さ方向の中央部を側方に貫通して、その内部に制御端子51を収容する収容部55を有する。
支持ベース54は、長尺板状の本体56を有し、その本体56の片側端部上に端子収容部53が連設されている。本体56の中央には、これを厚み方向に貫通する長方形状の露出孔57が形成されており、その下方に実装した回路部品を露出させることが可能に構成されている。本体56の両端には、一段下がって本体56に平行に外側(外囲ケース10の内壁部側)に延びる着座部58がそれぞれ形成されている。この着座部58は、その中央にねじ挿通孔58aが設けられ、当該IPMの組立時に制御回路基板30のスリット34を挿通して、樹脂プレート40のマウント部44に載置される。また、支持ベース54の下面からは押圧部としての複数の突状部59が設けられており、制御回路基板30への組み付け時にそれぞれ上述した制御回路基板30のマウント部32に着座するように構成されている。
図6は上蓋60の構造を表す説明図であり、(A)はその平面図であり、(B)は(A)のF−F矢視図である。
この上蓋60は、PPS樹脂等の樹脂材料からなり、外囲ケース10の上端縁に沿った略正方形板状の本体61を有する。その61の外囲ケース10の切欠部14に対向する両端縁から、切欠部14と相補形状の側壁62が延出して設けられている。このため、上蓋60を外囲ケース10に取り付けた際には、外囲ケース10の内部が上蓋60により完全に封止される。また、このように側壁62を設けたことにより、上蓋60の強度アップが図られている。
また、本体61の側壁62が設けられていない側の一対の周縁部には、外囲ケース10から延出した主端子12を組み付ける複数のベース部63がやや突出して設けられている。さらに、本体61の中央部のやや周縁部よりには、外囲ケース10内に組み付けられた制御端子ブロック50の端子収容部53を挿通して外部に露出させる長方形状の挿通孔64が形成されている。
次に、本実施の形態のIPMの組立手順について、図2及び図7を参照して説明する。図7はIPMの組立工程の途中の半完成品を表す断面図である。
図2に示すように、まず、パワー回路21を構成するパワー半導体素子が実装されたパワー回路基板22を金属ベース20上に半田付けし、これに外囲ケース10を重ねて接着する。続いて、外囲ケース10内に露出した主端子12の一端部12aとパワー回路21との間、及び中継端子13の板状ベース部13aとパワー回路21との間に、図示しないボンディングワイヤを接続して内部配線を施す。そして、この状態で外囲ケース10内のパワー回路基板22上にゲル状充填剤(例えばシリコーンゲル)を注入してパワー回路21を封止して絶縁する。上述したように、中継端子13のピン状接続部13bと外囲ケース10の側壁との間には所定間隔の間隙があけられているため(図3(C)参照)、このとき注入されたゲル状充填剤は、板状ベース部13aの上面までにとどまり、ピン状接続部13bを這い上がることはない。このゲル状充填剤は、その後に熱硬化される。
続いて、熱硬化した充填剤の上方から樹脂プレート40を挿入して外囲ケース10に組み付ける。このとき、樹脂プレート40の端縁に設けられたマウント部44,45が、それぞれ外囲ケース10の支持部15、フランジ部10aに着座して支持され、樹脂プレート40が充填剤を上方から押圧する。充填剤の上面は、この押圧力により樹脂プレート40の貫通孔42から部分的に盛り上がるように露出し、その反力によって下面側でパワー回路21を安定に固定する。この充填剤は盛り上がる際に、貫通孔42の下側内周縁部を部分的に通過するが、上述のようにこの下側内周縁部が丸みを帯びているため、充填剤を損傷させることがない。この組み付けの際、樹脂プレート40の両端縁に設けられた支持溝46aが、中継端子13のピン状接続部13bを内方から押圧するように支持するため、そのピン状接続部13bの先端は定位置に整列されて固定される。また、樹脂プレート40の両端縁の延出部46が充填剤側に一段下がっているため、特に中継端子13近傍での充填剤の盛り上がりを阻止している。
続いて、樹脂プレート40の上方から制御回路基板30を組み付ける。この制御回路基板30は、予め制御端子ブロック50が組み付けられている。制御端子ブロック50の突状部59が制御回路基板30のマウント部32に当接し、制御端子ブロック50の下方に延出した制御端子51の先端が、制御回路基板30の端子挿通孔35を挿通してその下面に露出して制御回路基板30の下面の導体パターンに半田付けされている。
そして、制御回路基板30の端子挿通孔33に中継端子13の各ピン端子を挿通させるように組み付けられ、その本体全体が、樹脂プレート40によって安定に支持される。このとき、制御端子ブロック50の着座部58が、制御回路基板30のスリット34を挿通して樹脂プレート40のマウント部44に載置される。
そして、ねじ71を制御端子ブロック50の各ねじ挿通孔58aに挿通して外囲ケース10のねじ孔15aに螺合させることにより、制御端子ブロック50を外囲ケース10に対して締結固定する。このとき、制御端子ブロック50の下方の制御回路基板30及び樹脂プレート40も同時に固定される。この場合、制御回路基板30は、ねじ71により直接締結されるわけではなく、制御端子ブロック50を介して間接的に固定される。このため、制御回路基板30には、ねじ71による局所的な力が加わることがなく、その力が制御端子ブロック50の支持ベース54により分散されて伝わる。そのため、ねじ71の締結時に制御回路基板30が反る等の問題も発生しない。
このようにして組み付けられた半完成品は、図7のような状態になっており、この半完成品に対してフロー半田付け処理を行って、制御回路基板30の表面の中継端子13のピン状接続部13bを半田付けする。この場合、樹脂プレート40の支持により制御回路基板30の下面が外囲ケース10の切欠部14の下端縁よりも高い位置にあるため、制御回路基板30の裏面の半田付け部の半田フィレットを容易に確認することができ、半田付け不良を防止することができる。
そして、この半田付け処理終了後の半完成品に対して上方から上蓋60を被せて接着し、この外囲ケース10の上方に延出した主端子12を内方に折り曲げてベース部63に密着させる。これにより、上蓋60が外囲ケース10に対して固定されるとともに、外囲ケース10内が封止される。
以上に説明したように、本実施の形態のIPMは、パワー回路21を覆う充填剤が、樹脂プレート40により押えられ、外部振動を受けたときの変位が防止されるため、外部振動によるパワー回路21に接続されるボンディングワイヤ等の配線部の断線を防止することができる。
また、制御回路基板30が制御端子ブロック50と樹脂プレート40との間に挟まれるように固定されるため、これらのねじ接合時における制御回路基板30の変形を防止することができ、その結果、制御回路31と中継端子13との半田接合部の破損を防止することができる。
以上、本発明の好適な実施の形態について説明したが、本発明はその特定の実施の形態に限定されるものではなく、本発明の精神の範囲内での変化変形が可能であることはいうまでもない。
例えば、上記実施の形態では、樹脂プレート40に貫通孔42を設けて田の字状に形成した例を示したが、樹脂プレート40がその他の格子状になるように貫通孔の形状及び数を変更してもよいし、貫通孔ではなく、下方に開口した溝部を形成してもよい。また、下方の充填剤を十分に押えられる場合には、貫通孔や溝部を設けなくてもよい。
また、制御端子ブロック50の下面に複数の突状部59を突設した例を示したが、制御端子ブロック50の本体の下面の比較的大きな領域で制御回路基板30に当接するような構成としてもよい。また、制御回路基板30をその中央部で固定する態様としたが、スペース状の問題がなければ、制御回路基板30の隅部で固定するようにしてもよい。
実施の形態の半導体装置の外観を表す斜視図である。 半導体装置の構成を表す分解斜視図である。 外囲ケースの構造を表す説明図である。 樹脂プレートの構造を表す説明図である。 制御端子ブロックの構造を表す説明図である。 上蓋の構造を表す説明図である。 IPMの組立工程の途中の半完成品を表す断面図である。 従来のIPMの構成例を表す斜視図である。 従来のIPMの組立構造を表す分解斜視図である。 従来のIPMの組立構造を表す分解斜視図である。
符号の説明
10 外囲ケース
10a,10b フランジ部
12 主端子
13 中継端子
13a 板状ベース部
13b ピン状接続部
14 切欠部
20 金属ベース
21 パワー回路
22 パワー回路基板
30 制御回路基板
31 制御回路
40 樹脂プレート
42 貫通孔
44,45 マウント部
46 延出部
46a 支持溝
50 制御端子ブロック
51 制御端子
54 支持ベース
58 着座部
59 突状部
60 上蓋
62 側壁

Claims (7)

  1. 主回路の外部導出端子を一体形成した端子一体形の外囲ケース内に、パワー回路及び制御回路を二階建て式に内装し、上蓋にて封止して構成される半導体装置において、
    前記パワー回路を構成するパワー半導体素子が実装され、前記外囲ケースの底部に配置されたパワー回路基板と、
    前記制御回路を構成する回路部品が実装された制御回路基板と、
    前記外囲ケースの内壁部に、前記パワー回路基板及び前記制御回路基板とは別に設けられ、前記パワー回路と前記制御回路とを相互接続するために並設された複数のピン端子からなる中継端子と、
    前記パワー回路基板と前記制御回路基板との間に介装されて絶縁物として機能するとともに、前記パワー回路基板の前記パワー回路を覆うように注入されて固着したゲル状充填剤を、前記制御回路基板とは反対側の面にて押える樹脂プレートと、
    前記制御回路の複数のピン端子からなる外部導出端子を一体形成して構成され、前記制御回路基板の前記樹脂プレートとは反対側に配置され、前記樹脂プレートとの間に前記制御回路基板を挟むように固定する制御端子ブロックと、
    を備えたことを特徴とする半導体装置。
  2. 前記樹脂プレートには、その板状の本体を厚み方向に貫通する一又は複数の貫通孔が設けられ、凝固した前記充填剤の一部を露出させることができるように構成されたことを特徴とする請求項1記載の半導体装置。
  3. 前記樹脂プレートが、格子状に形成されたことを特徴とする請求項2記載の半導体装置。
  4. 前記中継端子は、少なくとも前記制御回路に接続される部分近傍が、前記外囲ケースの内壁部に対して所定間隔の間隙をあけて起立するとともに、前記外囲ケースの内方に露出して設けられ、
    前記樹脂プレートは、前記本体の端縁において一段下がって前記内壁部側に延出し、その先端に、起立した前記中継端子を内方から定位置に支持する複数の支持溝が形成されたこと、
    を特徴とする請求項2記載の半導体装置。
  5. 前記制御端子ブロックは、前記外囲ケース内部の中央寄りの位置を架け渡すように延びる本体を有し、
    前記本体の下面に、前記制御回路基板の上面の所定の空領域に当接し、前記制御端子ブロックの接合時に前記制御回路基板を前記樹脂プレートに対して押圧する突状部が設けられたことを特徴とするとする請求項1記載の半導体装置。
  6. 前記外囲ケースは、前記中継端子が並設された側の側部に、前記制御回路基板の下面よりも低い位置まで切り欠かれた切欠部を有し、
    前記樹脂プレートの先端と前記制御回路基板との間に延びる前記中継端子の部分が外部から視認可能に構成されたこと、
    を特徴とする請求項4記載の半導体装置。
  7. 前記上蓋は、
    前記外囲ケースの上端縁に支持される本体と、
    前記本体の前記外囲ケースの前記切欠部に対向する端縁から、前記切欠部を封止するように延出した側壁と、
    を備えたことを特徴とするとする請求項6記載の半導体装置。
JP2004190675A 2004-06-29 2004-06-29 半導体装置 Active JP4301096B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004190675A JP4301096B2 (ja) 2004-06-29 2004-06-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004190675A JP4301096B2 (ja) 2004-06-29 2004-06-29 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009053090A Division JP5267221B2 (ja) 2009-03-06 2009-03-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2006013273A true JP2006013273A (ja) 2006-01-12
JP4301096B2 JP4301096B2 (ja) 2009-07-22

Family

ID=35780129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004190675A Active JP4301096B2 (ja) 2004-06-29 2004-06-29 半導体装置

Country Status (1)

Country Link
JP (1) JP4301096B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030749B2 (en) 2007-12-04 2011-10-04 Fuji Electric Systems Co., Ltd. Semiconductor device
JP2013034022A (ja) * 2012-11-12 2013-02-14 Fuji Electric Co Ltd 半導体装置
CN108257932A (zh) * 2016-12-28 2018-07-06 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2018181934A (ja) * 2017-04-05 2018-11-15 富士電機株式会社 半導体装置、半導体装置の製造方法及びインターフェースユニット
CN110164823A (zh) * 2012-11-09 2019-08-23 富士电机株式会社 半导体装置
JP2020509598A (ja) * 2017-03-03 2020-03-26 アーベーベー・シュバイツ・アーゲー パワーモジュールの相互接続部材
WO2022097533A1 (ja) * 2020-11-09 2022-05-12 ローム株式会社 放電回路モジュール

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030749B2 (en) 2007-12-04 2011-10-04 Fuji Electric Systems Co., Ltd. Semiconductor device
DE102008060300B4 (de) 2007-12-04 2020-06-18 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN110164823A (zh) * 2012-11-09 2019-08-23 富士电机株式会社 半导体装置
CN110164823B (zh) * 2012-11-09 2023-08-22 富士电机株式会社 半导体装置
JP2013034022A (ja) * 2012-11-12 2013-02-14 Fuji Electric Co Ltd 半導体装置
CN108257932A (zh) * 2016-12-28 2018-07-06 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2020509598A (ja) * 2017-03-03 2020-03-26 アーベーベー・シュバイツ・アーゲー パワーモジュールの相互接続部材
JP7043508B2 (ja) 2017-03-03 2022-03-29 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト パワーモジュールの相互接続部材
JP2018181934A (ja) * 2017-04-05 2018-11-15 富士電機株式会社 半導体装置、半導体装置の製造方法及びインターフェースユニット
WO2022097533A1 (ja) * 2020-11-09 2022-05-12 ローム株式会社 放電回路モジュール

Also Published As

Publication number Publication date
JP4301096B2 (ja) 2009-07-22

Similar Documents

Publication Publication Date Title
KR101203466B1 (ko) 전력 시스템 모듈 및 그 제조 방법
JP3357220B2 (ja) 半導体装置
JP5344270B2 (ja) モータ制御装置の組立方法
JPH07297575A (ja) パワーモジュール装置
JP2001189416A (ja) パワーモジュール
KR101444550B1 (ko) 반도체 모듈
KR930006816A (ko) 반도체 장치 및 그 제조방법
KR102246996B1 (ko) 인버터의 전자 모듈 및 그의 장착 방법
JP2006005096A (ja) 回路構成体
JP2003501811A (ja) サンドイッチ構造を有するインテリジェント・パワー・モジュール
JP4301096B2 (ja) 半導体装置
JP5267221B2 (ja) 半導体装置
JP2008277327A (ja) 電子機器
JP2004063604A (ja) パワーモジュール及びこのパワーモジュールを用いた冷蔵庫
CN110582847A (zh) 半导体模块
US7453146B2 (en) High power MCM package with improved planarity and heat dissipation
JP4329961B2 (ja) 複合半導体装置
JP2002093959A (ja) 電子機器の放熱構造
JP2005191146A (ja) 混成集積回路装置の製造方法
WO2022004332A1 (ja) 回路構成体
JP2005191147A (ja) 混成集積回路装置の製造方法
JPH10242385A (ja) 電力用混合集積回路装置
WO2017203559A1 (ja) プリント基板の接合方法、電子装置およびその製造方法
KR20030063178A (ko) 전기 장치
JP4543542B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4301096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140501

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250