JP2006010337A - 電流検出器 - Google Patents

Abstract

【課題】 周囲温度が変化しても、常に正確に補正した検出電流値を出力できる電流検出器を得ることを目的とする。
【解決手段】 電力変換器１のアームを構成する半導体スイッチング素子のオン電圧２を検出するオン電圧検出回路１４、オン電圧２の極性変化から被検出交流電流の電流極性反転タイミングで立ち下がる極性変化検出信号９を出力するオン極性変化検出回路３、極性変化検出信号９と電流値出力信号５とを入力して電流０Ａ値７を出力するサンプルホールド回路６、および電流０Ａ値７により電流値出力信号５を補正する制御装置８を備えた。【選択図】 図１

Description

本発明は、ホール素子等を利用した電流検出器に関し、特に、その検出電流値を正確に補正する技術に関するものである。

ホール素子（磁気検出素子）やホールＩＣなどを使った磁束検出素子は、電流が作る磁束を測定して電流値を検出する電流計に用いられる。しかし、このホール素子は、温度変化により不平衡電圧が変化する。この原因をホール素子の内部抵抗変化であると考え、ホール素子に掛かる電圧変化に応じて、不平衡電圧を補正する方法が考えられている。例えば、特許文献１では、ホール素子の入力電圧に比例する電圧、不平衡電圧分を打ち消すことを行っている。

特許第３２７３８８９号

特許文献１では、室温のホール素子の入力（ａ−ｂ間）抵抗ＲＨ、不平衡抵抗ＲＨｏを把握し、ホール素子入力端子間電圧をＶｏとすると、使用環境温度が変化したとしても（出力端子間電圧−Ｖｏ×ＲＨｏ／ＲＨ）の演算で不平衡電圧の温度ドリフトが取り除かれるとしている。しかしながら、増幅率Ａ＝ＲＨｏ／ＲＨの比は、温度とともに変化するので、この方法だけでは不平衡電圧の温度ドリフトを取り除くことはできなかった。

この発明は以上のような問題点を解決するためになされたもので、周囲温度が変化しても、常に正確に補正した検出電流値を出力できる電流検出器を得ることを目的とする。

第１の発明に係る電流検出器は、交流電流が流れる被検出電流路に挿入され交流電流を検出する電流検出器であって、
被検出電流路に連接し交流電流とその電流極性反転タイミングを同じくする電流が流れる連接電流路、この連接電流路に挿入された半導体素子のオン電圧を検出するオン電圧検出回路、このオン電圧検出回路で検出されたオン電圧の極性変化から交流電流の電流極性が反転するタイミングを検出するオン極性変化検出回路、およびオン極性変化検出回路で検出された電流極性反転タイミングにおける電流検出器の検出電流値である電流０Ａ値に基づき電流検出器の検出電流値を補正する電流補正手段を備えたものである。

また、第２の発明に係る電流検出器は、交流電流が流れる被検出電流路に挿入され交流電流を検出する電流検出器であって、
被検出電流路に直列に接続された、互いに逆極性に並列接続された半導体ダイオード素子のオン電圧を検出するオン電圧検出回路、このオン電圧検出回路で検出されたオン電圧がオン電圧波高値よりも低い所定の正側レベルと一致する正側サンプルタイミングを検出する正側レベル検出信号と正側レベルと絶対値が等しい負側レベルと一致する負側サンプルタイミングを検出する負側レベル検出信号とを出力するオン電圧レベル検出回路、正側および負側レベル検出信号と電流検出器の出力信号である電流値出力信号とを入力し、電流値出力信号を正側および負側サンプルタイミングでサンプリングして第１および第２のサンプル電流値を出力する２値サンプルホールド回路、および第１および第２のサンプル電流値を平均して電流検出器の電流０Ａ値を求め、当該電流０Ａ値に基づき電流検出器の検出電流値を補正する電流補正手段を備えたものである。

第１の発明にあっては、半導体素子のオン電圧の極性変化から検出した電流極性反転タイミングにおける検出電流値である電流０Ａ値を零出力と補正するので、周囲温度の変化に影響されない、検出電流値の正確な補正処理がなされる。

また、第２の発明にあっては、半導体ダイオード素子のオン電圧の正側、負側レベルと一致したサンプルタイミングにおけるサンプル電流値を平均して求めた電流０Ａ値を零出力と補正するので、周囲温度の変化に影響されない、検出電流値の正確な補正処理がなされる。

実施の形態１．
図１は、本発明の実施の形態１における電流検出器の構成を示すブロック図である。ここでは、インバータである電力変換器１からの交流電流を測定電流１５として検出動作をする電流検出器４を対象としている。即ち、電流検出器４は、例えば、ホール素子やホールＩＣなどの温度や個体差により０Ａレベルが変動する電流センサーであって、検出電流値である電流値出力信号５に補正処理を施す必要があるものである。

先ず、図１により、この発明の概要を説明する。オン電圧検出回路１４は、電力変換器１内の半導体スイッチング素子のオン電圧を検出するもので、その両端に発生するオン電圧２をオン極性変化検出回路３に導く。一方、電流検出器４で測定された電流値出力信号５は、サンプルホールド回路６に入力され、またオン極性変化検出回路３からの出力信号である極性変化検出信号９が入力される。サンプルホールド回路６により、極性変化検出信号９の変化タイミングでサンプリングされた電流値出力信号５は、電流０Ａ値７として制御装置８に入力される。サンプルホールド回路６は、制御装置８より出力されるリセット信号ＲＳＴによるリセット機能も有する。
制御装置８は、電力変換器１を駆動するためにゲート信号Ｈ１、Ｈ２、Ｈ３、Ｌ１、Ｌ２、Ｌ３を発生させる。ゲート信号Ｌ１、Ｌ２、Ｌ３は、ゲート信号遅延回路１８に入力され、ゲート信号遅延回路１８の出力の遅延ゲート信号１９は、読み込み許可回路１６に入力される。また、読み込み許可回路１６には極性変化検出信号９も入力され、これら２つの信号から結果有効信号１３を形成する。結果有効信号１３は、制御装置８に入力される。
そして、制御装置８は、電流値出力信号５、電流０Ａ値７、結果有効信号１３を取り込んで電流値出力信号５に補正処理を加えるものであるが、その処理要領については後段で詳述するとして、以下では先ず、その処理に必要となる各種信号を作成する構成要素について順次説明する。

先ず、電力変換器１の詳細について説明する。図２は、電力変換器１の内部の概略構成を示す図である。電力変換器１は３相インバータであり、図のようになっている。即ち、図示は省略しているが、左端の直流源の正極と負極端子間に３相各相の正側アームと負側アームとが直列になってブリッジ接続されている。各アームは、半導体スイッチング素子とこれと逆極性に並列接続された半導体ダイオード素子とからなり、各アームの半導体スイッチング素子には、制御装置８から、電力変換器１を駆動するためのゲート信号Ｈ１、Ｈ２、Ｈ３、Ｌ１、Ｌ２、Ｌ３が入力される。
そして、各相交流出力端子が被検出電流路となり、この被検出電流路に電流検出器４が挿入されている。
更に、この被検出電流路に連接し電流検出器４に流れる交流電流とその電流極性反転タイミングを同じくする電流が流れる連接電流路として、ここでは、図２に示すように、電流検出器４が挿入される交流出力端子に接続される負側アームを設定し、その両端電圧または、グランドが共通の場合は高圧側の電圧をオン電圧２として測定する構成になっている。そして、そのオン電圧２は、オン極性変化検出回路３へ送られるように構成されている。なお、図中、インバータ回路の１アーム分のみ接続が示されているが、他のアームも同様である。

次に、オン電圧検出回路１４の詳細について説明する。 図３にオン電圧検出回路１４の構成を示す。図には、電力変換器１内の１相分のアームの半導体スイッチング素子２４、２５、電流検出器４が示されている。負側アームの半導体スイッチング素子２５の高電圧側端子電圧、低電圧側端子電圧を、それぞれ抵抗Ｒ１、Ｒ２および抵抗Ｒ３、Ｒ４を用いて分圧し、オン極性変化検出回路３へそれぞれの端子電圧を送る。
なお、各抵抗の抵抗値を比較的大きく設定しておくことにより、これら抵抗に流れる電流を十分低いレベルに抑え、発生損失も無視できる程度に低減することができる。
また、端子電圧の分圧点は、ダイオードＤ１、Ｄ３により制御電圧Ｐ０５Ｖにクランプし、またダイオードＤ２、Ｄ４により制御電圧Ｎ０５Ｖにクランプしている。これは、検出回路の入力が許容値を越えないようにするためである。即ち、当該端子電圧が正の高電圧になるとダイオードＤ１、Ｄ３が導通して制御電圧Ｐ０５Ｖに抑えられ、負の高電圧になるとダイオードＤ２、Ｄ４が導通して制御電圧Ｎ０５Ｖに抑えられる。

次に、オン極性変化検出回路３の詳細について説明する。図４に回路構成を、図５に回路内の信号のタイミング図を示す。また、電流検出器４が検出する電流Ｉｍｏｔ、半導体スイッチング素子２５に流れる電流Ｉｎｓｗを図３、図５に示している。回路の接続は図４に示した通りである。電力変換器１が負荷に交流電流を流した場合、電流Ｉｍｏｔ、電流Ｉｎｓｗ、オン電圧２の信号波形は図５に示したようになる。電流Ｉｎｓｗが電流Ｉｍｏｔのように連続的にならないのは、半導体スイッチング素子２５がいわゆる搬送波によるスイッチング周波数でスイッチングしているためである。オン電圧は、図４に示したようにコンパレータＩＣ１１に入力され、オン電圧２がマイナスになるとコンパレータ出力を制御電圧Ｎ０５Ｖに向かって引き下げる。

そして、図５に示したように、半導体スイッチング素子２５が導通時にその電流Ｉｍｏｔが０Ａとクロスする点（電流極性反転タイミング）を迎えると、同時にコンパレータＩＣ１１の出力が立ち下がる。半導体スイッチング素子２５が非導通時は、オン電圧信号はＰ０５Ｖ電圧になるのでプラスとなり、コンパレータＩＣ１１の出力はオープン状態となる。即ち、半導体スイッチング素子２５が非導通時には、半導体スイッチング素子２４が導通するため、半導体スイッチング素子とコンパレータＩＣ１１の＋端子がつながる部分には電源電圧が現れ、−端子側はグランドレベルである。その結果、＋側Ｈ、−側Ｌであり、コンパレータＩＣ１１を構成するトランジスタが非導通のハイインピーダンスの状態となる。

上記のようにコンパレータＩＣ１１が動作すると、コンパレータＩＣ１２の入力信号Ｘは、図５に示したようになる。即ち、信号Ｘは、電流極性反転タイミングで正の電位Ｐ０５Ｖから負のＮ０５Ｖに降下しようとするが、ダイオードＤ１１の存在により零レベルに低下する。
また、信号Ｘの立ち下がりスピードと立ち上がりスピードは、コンデンサＣ１１、抵抗Ｒ１１、Ｒ１２で決められており、立ち下がり時間は、電流検出器４の遅れ時間に合わせて数μｓの立ち下がり時間に設定される。図５の例では、オン電圧の極性が反転する時刻から６μｓ後に極性変化検出信号９が立ち下がるよう、各部品の定数が設定されている。なお、この極性変化検出信号９の立ち下がりタイミングを遅延させる理由および効果については、説明の便宜上、後段の実施の形態３で説明する。

信号Ｘの立ち上がり時間は、半導体スイッチング素子のスイッチング周期よりも遅く設定されている。一度信号が立ち下がったら半導体スイッチング素子のスイッチ変化で、コンパレータＩＣ１２の閾値電圧以上にならないようになっている。即ち、信号Ｘは、一度０Ｖに落ちても、半導体スイッチング素子２４がオフする時に電源電圧が見えるため、信号ＸはＨになろうとする。しかしながら、これは、判定には必要のない動作である。そこで、半導体スイッチング素子２４がオフする時間では、信号ＹがＬになる閾値に達しないよう適当な時定数を信号Ｘに持たせている。

更に、コンパレータＩＣ１２の入力の電圧閾値には、抵抗Ｒ１３、Ｒ１４、Ｒ１５、Ｒ１６によりヒステリシス特性が設けられている。即ち、立ち下がり時のそれは２Ｖで、立ち上がり時は３Ｖに設定されている。従って、コンパレータＩＣ１２の出力信号Ｙは、図５に示すようになる。ヒステリシス特性を持たせているのは、信号Ｙの発生・解除は本検出の要であり、一度信号Ｙが立ち上がった後にノイズ等による誤動作が発生することを防止するためである。
そして、このオン極性変化検出回路３の出力である極性変化検出信号９は、信号Ｙを反転した信号で、電圧レベルがＰ０５Ｖから０Ｖに立ち下がる時点が電流極性反転タイミングと判定される。

次に、サンプルホールド回路６の詳細について説明する。図６に回路構成を示す。接続は図に示した通りである。極性変化検出信号９の立ち下がり時点での電流値出力信号５の電圧をサンプリングし、出力回路ＩＣ２６から電流０Ａ値７として制御装置８へ出力する。サンプルホールド回路６は、外部信号ＲＳＴにより制御もできる。ＲＳＴ信号により、電流値出力信号５の代わりに既知の値を入力し、サンプルホールド回路６の誤差を把握することができる。

次に、読み込み許可回路１６の詳細について説明する。回路構成を図７に示す。読み込み許可回路１６は、Ｄタイプフリップフロップ回路で構成されている。極性変化検出信号９の立ち下がり時刻における遅延ゲート信号１９のＨかＬかをラッチして、結果有効信号１３として出力する。なお、ゲート信号に替わって遅延ゲート信号１９を使用する理由については後段の動作のところで説明する。
極性変化検出信号９の立ち下がり時刻において、遅延ゲート信号１９がＨならば、半導体スイッチング素子導通時に電流０Ａ時刻（電流極性反転タイミング）を迎えたことになり、結果有効信号１３をＨとして出力する。極性変化検出信号９の立ち下がり時刻において、遅延ゲート信号１９がＬならば、半導体スイッチング素子導通時に電流０Ａ時刻を迎えなかったことになり、結果有効信号１３をＬとする。即ち、結果有効信号１３がＨならば、検出された電流０Ａ値７が有効であり、Ｌならば無効になる。
なお、結果有効信号１３がＨに立ち上がった場合、この状態が保持されたまま、次の極性変化検出信号９の立ち下がり時刻を迎えると、ゲート信号の存否による正しい判定がなされないので、極性変化検出信号９がＬである期間中に結果有効信号１３をＬに立ち下げる処理を行う。この場合、ゲート信号がＨからＬに立ち下がるタイミングで結果有効信号１３をＬにするようにしてもよい。

次に、ゲート信号遅延回路１８について説明する。回路構成を図８に示す。接続は図に示した通りである。ゲート信号を極性変化検出信号９の立ち下がりが遅延する分遅延させている。

次に動作について説明する。先ず、図９により、半導体スイッチング素子２５のオン電圧から極性変化検出信号９を出力し、サンプルホールド出力として電流０Ａ値７を出力する基本の動作について説明する。図９は、オン電圧波形、実電流波形１０、オン電圧波形の極性変化を検出してオン極性変化検出回路３から出力される極性変化検出信号９、および電流検出器４により測定された電流値出力信号５をサンプルホールド回路６に入力して得られた電流０Ａ値７の波形を示している。

電力変換器１に交流が流れる場合、オン電圧は図９のオン電圧のようになり、オン電圧部分は電流の極性が変わると、オン電圧の極性も変わる。この時、オン極性変化検出回路３では、オン電圧の変化を検知して、極性変化検出信号９をサンプルホールド回路６に送る。一方、電流検出器４は、電力変換器１の交流出力電流を測定して、電流値出力信号５を制御装置８とサンプルホールド回路６に送る。そして、サンプルホールド回路６は、オン極性変化検出回路３から送られた極性変化検出信号９により、電流のサンプリングを停止する。そして、そのときの電流値（電流０Ａ値７）を保持し、制御装置８に送る。
以上の動作により、制御装置８は電流０Ａ値７を電流検出器４から送られてくる電流値出力信号５の０Ａレベルとして処理できる。その結果、電流検出器４の０Ａレベルの補正ができ、この補正動作は電流反転タイミング毎に実行されるので、温度変化が生じても常に正確な電流値出力が得られ、この電流値出力を使用した制御の信頼性の向上が期待できる。

なお、図中、電流０Ａ値７を示すスケールは、例えば、電流値出力範囲（＋５００Ａ〜−５００Ａ）に対して、電圧範囲（＋１０Ｖ〜０Ｖ）で出力表示するもので、従って、サンプルホールド回路６で保持される電流０Ａ値７の具体的数値としては、例えば、４．９８Ｖという値となる。

次に、以上の図９で求めた電流０Ａ値７を電流値出力の補正処理に採用する場合、ゲート信号１２を利用した読み込み許可回路１６の採用により、特にこの補正処理の信頼性が向上することについて図１０〜１２により説明する。
電力変換器１が３相交流を扱う場合、１相分は負側アームを構成する半導体スイッチング素子２５と正側アームを構成する半導体スイッチング素子２４により構成される。例えば、半導体スイッチング素子２５に掛かるオン電圧２をオン極性変化検出回路３に入力して電流の０Ａ点を判断する場合、半導体スイッチング素子２４がオンした状態で電流の極性が変化すると、オン電圧の変化はオン極性変化検出回路３では極性変化を感知できない。

この時の波形を図１０に示す。半導体スイッチング素子２５の電圧波形では、実電流１０が０になる電流０クロス時刻３５では、半導体スイッチング素子２５はオフ状態であり、同時刻のオン電圧は、電源電圧レベルであるというケースが発生する。この場合、オン極性変化検出回路３は、実電流１０の電流０クロス時刻３５より遅れて極性変化検出信号９を立ち下げてしまう。その結果、サンプルホールド回路６に保持される電流０Ａ値７も誤った値が保持されることになる。これを回避するために、電流０Ａ値７が正しいかどうかの判定用信号として結果有効信号１３を設ける。

図１１は、結果有効信号１３のタイミングを示す図である。結果有効信号１３は、極性変化検出信号９と、当該信号を発生するためにオン電圧を測定したと同じ半導体スイッチング素子のゲート信号とを比較して、ゲート信号１２が発生している場合、即ち、半導体スイッチング素子を導通状態にする信号が発生しているときに極性変化検出信号９の立ち下がりが発生した場合に限り結果有効信号１３を制御装置８に送り、電流０Ａ値７の有効性を伝達する。

また、図１２は、オン電圧を観測していない半導体スイッチング素子２４が導通している間に電流０クロス時刻が発生した場合の波形である。図１２の場合には、結果有効信号１３は発生しない。これにより誤った電流０Ａ値７の情報を取り入れること無く、温度変化による電流検出器４の０Ａレベルの補正ができるようになり、その結果、制御の信頼性の向上が期待できる。

次に、読み込み許可回路１６に入力するゲート信号１２を遅延ゲート信号１９とする理由、および遅延ゲート信号１９とした場合の効果について図１３、１４により説明する。回路構成によっては、オン極性変化出力回路３の内部で浮遊のコンデンサ容量などにより、観測したオン電圧２がなまったり、遅延したりする可能性がある。図１３は、このような場合を想定したもので、オン電圧の立ち下がりが傾斜し、極性変化検出信号９の立ち下がり時刻が本来の時刻より遅れている。
この場合、電流０Ａ値７が無効である場合も極性変化検出信号９の立ち上がりがゲート信号１２の発生期間内にあるため、結果有効信号１３を発生してしまう。従って、誤って電流０Ａ値７を電流値出力の補正処理に取り込んでしまうことになる。

これを回避するために、ゲート信号遅延回路１８により遅延ゲート信号１９を作って読み込み許可回路１６に入力する。図１４は、この場合の波形図で、ここでは、極性変化検出信号９の立ち下がりが遅延ゲート信号１９の発生期間以外にあるため結果有効信号１３が立ち上がらず、従って、誤って電流０Ａ値７を電流値出力の補正処理に取り込むという不具合が解消される。

なお、以上では、電流値出力信号５の電流ゼロクロス時刻における値をサンプルホールド回路６で検出、保持し、制御装置８にその値を伝送する形態について述べたが、制御装置８自体にデータ保持能力を有するか、制御装置８自体の動作スピードが早ければ、上記サンプルホールド回路６の必要はない。制御装置８の動作スピードが早い場合、極性変化検出信号９に応じて電流値出力信号５の値を読み取り、その値をメモリーに保存すればよい。

実施の形態２．
図１５は、本発明の実施の形態２における電流検出器の構成を示すブロック図である。電力変換器１から、第一のオン電圧２９と第二のオン電圧３０とを観測する２値オン極性変化検出回路２８と、２値オン極性変化検出回路２８から出力される第一の極性変化検出信号３１と第二の極性変化検出信号３２と電流値出力信号５とを入力する２値サンプルホールド回路２２とを備え、２値サンプルホールド回路２２は、制御装置８に第一のサンプルホールド電流値２０と第二のサンプルホールド電流値２１とを出力するように構成される。各ブロックの回路構成は、全体としては、実施の形態１で説明した構成と類似のものである。

図１６は、２値オン極性変化検出回路２８の内部構成を示すものである。但し、図３で説明したオン電圧を抵抗分圧回路を介して導出する部分については、簡便のため図示を省略している。

次に動作について説明する。図１７は、実施の形態２の動作を説明する波形図である。第一のオン電圧２９と第二のオン電圧３０とは測定するための回路系の浮遊のコンデンサ容量や、ノイズ除去用のフィルターにより一般的になまったり、遅延したりするため、図１７中の実線のようになる。この第一のオン電圧２９の極性変化にあわせて２値オン極性変化検出回路２８から出力する第一の極性変化検出信号３１の立ち下がり時刻３６は、電流０クロス時刻３５とは一致しないことがある。その結果、第一のサンプルホールド電流値２０は電流０Ａの値からずれる。
そこで、第二のオン電圧３０を測定する。第一のオン電圧２９で電流値が正から負に変化した場合は、第二のオン電圧３０が、負から正に電流が変化する場合の電流０クロス点について観測する。そして、図１７のように、第一の極性変化検出信号立ち下がり時刻３６と第二の極性変化検出信号立ち下がり時刻３７とにおいて、それぞれ、第一のサンプルホールド電流値２０と第二のサンプルホールド電流値２１とを保持して２値サンプルホールド回路２２から制御装置８へ送り、制御装置８で第一のサンプルホールド電流値２０と第二のサンプルホールド電流値２１とを平均化することにより、真実に近い電流０Ａの時の電流値出力を得ることができる。

なお、第一のサンプルホールド電流値２０と第二のサンプルホールド電流値２１との観測は、場合によっては、電流の一周期中に連続的に実施できない可能性がある。この場合、近い過去の第一のサンプルホールド電流値２０と第二のサンプルホールド電流値２１との値を使って電流０Ａ時の電流値出力を求めるようにしてもよい。更に、それぞれ複数回のサンプル動作で得られた第一のサンプルホールド電流値２０の平均値と第二のサンプルホールド電流値２１の平均値との平均値から求めるようにしてもよい。

実施の形態３．
図１８は、本発明の実施の形態３における電流検出器の構成を示すブロック図である。電力変換器１からのオン電圧２を入力するオン極性変化検出回路３と、オン電圧検出回路３より出力される極性変化検出信号９を入力信号とする極性変化検出信号遅延回路３３と、極性変化検出信号遅延回路３３より出力される遅延極性変化検出信号４１と電流値出力信号５とを入力し電流０Ａ値７を出力するサンプルホールド回路６とにより構成される。各ブロックの回路構成は、全体としては、実施の形態１で説明した構成と類似のものである。

次に動作について説明する。図１９は、実施の形態３の動作を説明する波形図である。電流値出力信号５が電流検出器４で作成される過程で遅れ時間が発生する。電流検出器４を構成するノイズ除去用のフィルターや各種増幅器の存在が原因する。その結果、電流値出力信号５の０クロス時刻４０は実電流１０の０クロス時刻３５より時間Δｔだけ遅れることになる。この遅れた電流出力値信号５を基準にして、実電流１０の電流０クロス時刻３５とほぼ同時刻で立ち下がる極性変化検出信号９により電流０Ａ値７を求めると、その電流０Ａ値７は正確な値ではなくなる。そのため、極性変化検出信号９を極性変化検出信号遅延回路３３により時間Δｔだけ遅らせた遅延極性変化検出信号４１を作成する。そして、この遅延極性変化検出信号４１を使って、電流値出力信号５を入力するサンプルホールド回路６にて電流０Ａ値７を作成する。

なお、この設定すべき遅延時間Δｔは、電流検出器４の構成条件に基づき、計算ないし測定により予め求めておく必要がある。
以上の結果、求められる電流値０Ａ値７はより正しい値になり、即ち、電流検出器４の検出誤差の内、時間応答に基づく成分が補償され、温度変化に基づく成分の誤差補正がより確実になされることになり、測定精度が一層向上し電流検出器を使用した制御の信頼性の向上が期待できる。

実施の形態４．
図２０は、本発明の実施の形態４における電流検出器の構成を示すブロック図である。
先の各実施の形態例では、オン電圧としては、電力変換器１内のアームを構成する半導体素子の電圧を検出していた。これに対し、この実施の形態４では、電流検出器４の検出対象である測定電流１５が流れる被検出電流路と直列に接続され常に上記被検出電流路と同一の電流が流れる連接電流路に、互いに逆極性に並列接続された半導体ダイオード素子を挿入し、その半導体ダイオード素子のオン電圧を検出するようにしている。従って、電力変換器の出力交流電流を検出する場合に限らず、任意の個所に流れる交流電流を検出する電流検出器の出力補正に適用することができる。

図において、測定電流１５はホール素子やホールＩＣにより構成される電流検出器４により測定される。同時に、測定電流１５は半導体ダイオード素子を逆方向に並列に接続してなる回路を流れる。オン電圧発生装置１４Ａの両端に発生するオン電圧２をオン極性変化検出回路３に導く。一方、電流検出器４で測定された電流値出力信号５はその結果を表示もしくは処理を行う制御装置８に入力すると同時に、サンプルホールド回路６にも入力する構成になっている。オン電圧発生装置１４Ａは、先のオン電圧検出回路１４と同様のものである。各ブロックの回路構成は、全体として、実施の形態１で説明した構成と類似のものである。

次に動作について説明する。図２１は測定電流１５である実電流１０の波形に対する各機器の動作を示す図である。電流検出器４は実電流１０を測定して電流値出力信号５として、制御装置８に送ると同時にサンプルホールド回路６にも送る。オン電圧発生装置１４Ａでは実電流１０の極性に応じた極性のオン電圧２を発生する。実電流１０が０Ａを通過して極性を変える時、オン電圧発生装置１４Ａが出しているオン電圧２の極性も変化する。このオン電圧２の変化をオン極性変化検出回路３が判定して極性変化検出信号９をサンプルホールド回路６に送る。サンプルホールド回路６は、この極性変化検出信号９の立ち下がりタイミングで電流値出力信号５を電流０Ａ値として保持する。
以上の動作により、制御装置８は電流０Ａ値７を電流検出器４から送られてくる電流値出力信号５の０Ａレベルとして処理できる。その結果、電流検出器４の０Ａレベルの補正ができ、この補正動作は電流反転タイミング毎に実行されるので、温度変化が生じても常に正確な電流値出力が得られ、この電流値出力を使用した制御の信頼性の向上が期待できる。

実施の形態５．
図２２は、本発明の実施の形態５における電流検出器の構成を示すブロック図である。オン電圧発生装置１４Ａからのオン電圧２をオン電圧レベル検出回路３Ａで受ける。一方、電流検出器４からの電流値出力信号５を２値以上サンプルホールドできる２値サンプルホールド回路２２Ａに入力する構成になっている。この２値サンプルホールド回路２２Ａの出力値は制御装置８に入力される。各ブロックの回路構成は、全体として、実施の形態１で説明した構成と類似のものである。

次に動作について説明する。図２３は実施の形態５の動作波形を示している。実電流１０の極性が変わる時、オン電圧２も極性が変わる。この時、オン電圧レベル検出回路３Ａでは、オン電圧波高値よりも低い予め決めた正側の電圧レベルで立ち下がる正側レベル検出信号３１Ａを発生させ、２値サンプルホールド回路２２Ａに送る。あわせて、上記正側電圧レベルと絶対値が等しい負側の電圧レベルで立ち下がる負側レベル検出信号３２Ａを発生させ、同じく２値サンプルホールド回路２２Ａに送る。
２値サンプルホールド回路２２Ａでは、電流値出力信号５をサンプルできる回路を２個以上持ち、正側レベル検出信号３１Ａにより、１個のサンプルホールドを実行して正側サンプルホールド電流値（第１のサンプル電流値）２０Ａを出力する。そして、負側レベル検出信号３２Ａにより、更にサンプルホールドを実行して負側サンプルホールド電流値（第２のサンプル電流値）２１Ａを出力する。

この正側サンプルホールド電流値２０Ａと負側サンプルホールド電流値２１Ａとを制御装置８に送る。制御装置８では、受け取った正側サンプルホールド電流値２０Ａと負側サンプルホールド電流値２１Ａとを平均化して電流０Ａ値７を演算する。
その結果、電流検出器４の０Ａレベルの補正ができ、この補正動作は電流反転タイミング毎に実行されるので、温度変化が生じても常に正確な電流値出力が得られ、この電流値出力を使用した制御の信頼性の向上が期待できる。

実施の形態６．
図２４は、本発明の実施の形態６における電流検出器の構成を示すブロック図である。この実施の形態６では、極性変化検出信号９の検出遅れを問題としている。即ち、オン極性変化検出回路３は、オン電圧２を入力してその極性反転時刻で立ち下がる極性変化検出信号９を作成する。しかし、現実の回路では、例えば、ノイズ除去フィルター等の回路要素で演算動作に遅れが生じ、極性変化検出信号９の立ち下がりタイミングが真の電流反転タイミングから相当量の遅れ時間を経て発生することが考えられる。ここでは、このような場合にも、正確な電流出力補正が可能となる対策について説明する。

図２４において、電力変換器１よりオン電圧２を入力し極性変化検出信号９を発生するオン極性変化検出回路３と、電流検出器４から出力される電流値出力信号５を入力して遅延電流値出力信号４２を出力する電流値出力遅延回路３４と、遅延電流値出力信号４２と極性変化検出信号９とを入力して電流０Ａ値７を出力するサンプルホールド回路６とにより構成される。各ブロックの回路構成は、全体として、実施の形態１で説明した構成と類似のものである。

次に動作について説明する。図２５は、実施の形態６の波形を示す図である。前述したとおり、検出したオン電圧２の遅れ、更に、このオン電圧の極性変化を検出して出力する極性変化検出信号９の遅れが発生する。その結果、極性変化検出信号９の立ち下がりタイミングである極性変化検出時刻４３は、電流０クロス時刻３５より遅れる。図では、遅れ時間ΔＴと表示している。
サンプルホールド回路６は、本来、電流値出力信号５を電流０クロス時刻３５においてサンプルホールドすべきであるが、上記の時間遅れがあると正確な値を保持することができない。そこで、この遅れ時間ΔＴを予め計算ないし計測して求めておき、電流値出力信号５を電流値出力信号遅延回路３４でΔＴだけ遅らせた遅延電流値出力信号４２をサンプルホールド回路６に入力し、この遅延電流値出力信号４２を極性変化検出信号９の立ち下がりタイミングでサンプルホールドして電流０Ａ値７を出力するものである。

なお、あえて既述した実施の形態３の場合との比較に言及すると以下の通りである。先の実施の形態３（図１９）の場合は、電流検出器４の検出値における時間遅れ（Δｔ）を考慮して極性変化検出信号９の立ち下がりタイミングをΔｔだけ遅らせることにより、実質的に電流極性反転タイミングでの電流出力値を求めるものである。これに対し、この実施の形態６（図２５）の場合は、極性変化検出信号９の検出遅れ（ΔＴ）を考慮してサンプルホールド回路６に入力する電流値出力信号５をΔＴだけ遅らせることにより、実質的に電流極性反転タイミングでの電流出力値を求めるものである。

以上のように、この実施の形態６では、極性変化検出信号９の作成時に生じる時間遅れが補償され、電流検出器４の０Ａレベルの確実な補正ができ、この補正動作は電流反転タイミング毎に実行されるので、温度変化が生じても常に正確な電流値出力が得られ、この電流値出力を使用した制御の信頼性の向上が期待できる。

なお、この電流値出力を遅らせて極性変化検出信号とタイミングを合わせる方法は、先の実施の形態１〜５にも適用できることは言うまでもない。

以上のように、本願発明においては、
半導体スイッチング素子とこれと逆極性に並列接続された半導体ダイオード素子とからなるアームを複数備えた電力変換器の、上記複数のアームの接続点に接続された交流出力回路を被検出電流路とし、上記アームを連接電流路とし、オン電圧検出回路は上記アームのオン電圧を検出するようにしたので、検出対象である交流電流の電流極性反転タイミング簡便確実に検出することができる。

また、連接電流路を被検出電流路に直列に接続して常に上記被検出電流路と同一の電流が流れるものとし、互いに逆極性に並列接続された半導体ダイオード素子を半導体素子とし、オン電圧検出回路は上記並列接続された半導体ダイオード素子のオン電圧を検出するようにしたので、検出対象である交流電流の電流極性反転タイミング簡便確実に検出することができる。

また、電流補正手段は、オン極性変化検出回路の出力信号である極性変化検出信号と電流検出器の出力信号である電流値出力信号とを入力し、電流０Ａ値を出力するサンプルホールド回路、および上記サンプルホールド回路からの電流０Ａ値により上記電流値出力信号を補正する電流補正回路を備えたので、電流０Ａ値の保持とそれに基づく電流補正処理が確実になされる。

また、電流検出器における電流検出遅延時間を予め求め、オン極性変化検出回路から出力された極性変化検出信号を上記電流検出遅延時間だけ遅らせてサンプルホールド回路に入力する極性変化検出信号遅延回路を備えたので、電流検出器の検出誤差の内、時間応答に基づく成分が補償され、温度変化に基づく成分の誤差補正がより確実になされることになり、電流測定精度が一層向上する。

また、オン極性変化検出回路における電流極性反転タイミング検出遅延時間を予め求め、電流検出器から出力された電流値出力信号を上記電流極性反転タイミング検出遅延時間だけ遅らせてサンプリングホールド回路に入力する電流値出力信号遅延回路を備えたので、極性変化検出信号の作成時に生じる時間遅れが補償され、電流検出器の０Ａレベルの確実な補正が可能となる。

また、オン電圧検出回路の検出対象アームを構成する半導体スイッチング素子をオンオフ駆動するゲート信号を入力し、電流極性反転タイミングが当該半導体スイッチング素子へのオン指令の出力期間内にあるときにのみ電流０Ａ値の電流補正への使用を許可する読み込み許可回路を備えたので、電流極性反転タイミングにおける電流０Ａ値を使用した電流補正処理がより正確確実になされる。

また、読み込み許可回路に入力するゲート信号のオン指令の立ち上がりタイミングを所定時間遅延させるゲート信号遅延回路を備えたので、オン電圧検出回路の検出応答特性に起因する極性変化検出信号の遅延時間誤差のため読み込み許可回路が許可動作を誤ることが防止される。

また、連接電流路に挿入された半導体素子の電圧であって、交流電流の極性の正から負への変化を判定するための第１のオン電圧と負から正への変化を判定するための第２のオン電圧とを検出する２値オン電圧検出回路、この２値オン電圧検出回路で検出された第１および第２のオン電圧の極性変化から上記交流電流の電流極性が、正から負に反転するタイミングを検出する第１の極性変化検出信号と負から正に反転するタイミングを検出する第２の極性変化検出信号とを出力する２値オン極性変化検出回路、上記第１および第２の極性変化検出信号と電流検出器の出力信号である電流値出力信号とを入力し、第１および第２の電流０Ａ値を出力する２値サンプルホールド回路、上記第１および第２の電流０Ａ値を平均して上記電流０Ａ値を求め、当該電流０Ａ値により上記電流値出力信号を補正する２値電流補正回路を備えたので、より正確な電流０Ａ値が得られ正確な電流補正が実現する。

この発明は、ホール素子やホールＩＣを使用した電流検出器に限らず、誤差補正が必要となる種々の方式の電流検出器に適用でき、同等の効果を奏するものである。

この発明の実施の形態１における電流検出器の構成を示すブロック図である。 図１の電力変換器１の構成を示す図である。 図１のオン電圧検出回路１４の構成を示す図である。 図１のオン極性変化検出回路３の構成を示す図である。 オン極性変化検出回路３の動作を説明する波形図である。 図１のサンプルホールド回路６の構成を示す図である。 図１の読み込み許可回路１６の構成を示す図である。 図１のゲート信号遅延回路１８の構成を示す図である。 サンプルホールド回路６の基本となる動作を説明する波形図である。 読み込み許可回路１６を採用しない場合の誤動作の一例を説明する波形図である。 読み込み許可回路１６を採用した場合の動作の一例を説明する波形図である。 読み込み許可回路１６を採用し、誤動作が防止される例を説明する波形図である。 ゲート信号遅延回路１８を採用しない場合の誤動作の一例を説明する波形図である。 ゲート信号遅延回路１８を採用し、誤動作が防止される例を説明する波形図である。 この発明の実施の形態２における電流検出器の構成を示すブロック図である。 図１５の２値オン極性変化検出回路２８の構成を示す図である。 実施の形態２の動作を説明する波形図である。 この発明の実施の形態３における電流検出器の構成を示すブロック図である。 実施の形態３の動作を説明する波形図である。 この発明の実施の形態４における電流検出器の構成を示すブロック図である。 実施の形態４の動作を説明する波形図である。 この発明の実施の形態５における電流検出器の構成を示すブロック図である。 実施の形態５の動作を説明する波形図である。 この発明の実施の形態６における電流検出器の構成を示すブロック図である。 実施の形態６の動作を説明する波形図である。

符号の説明

１ 電力変換器、２ オン電圧、３ オン極性変化検出回路、
３Ａ オン電圧レベル検出回路、４ 電流検出器、５ 電流値出力信号、
６ サンプルホールド回路、７ 電流０Ａ値、８ 制御装置、９ 極性変化検出信号、
１０ 実電流、１２ ゲート信号、１３ 結果有効信号、１４ オン電圧検出回路、
１４Ａ オン電圧発生装置、１５ 測定電流、１６ 読み込み許可回路、
１８，２６ ゲート信号遅延回路、１９，２７ 遅延ゲート信号、
２０ 第一のサンプルホールド電流値、２０Ａ 正側サンプルホールド電流値、
２１ 第二のサンプルホールド電流値、２１Ａ 負側サンプルホールド電流値、
２２，２２Ａ ２値サンプルホールド回路、２４，２５ 半導体スイッチング素子、
２８ ２値オン極性変化検出回路、２９ 第一のオン電圧、３０ 第二のオン電圧、
３１ 第一の極性変化検出信号、３１Ａ 正側レベル検出信号、
３２ 第二の極性変化検出信号、３２Ａ 負側レベル検出信号、
３３ 極性変化検出信号遅延回路、３４ 電流値出力信号遅延回路、
４１ 遅延極性変化検出信号、４２ 遅延電流値出力信号。

Claims (10)

1. 交流電流が流れる被検出電流路に挿入され上記交流電流を検出する電流検出器であって、 上記被検出電流路に連接し上記交流電流とその電流極性反転タイミングを同じくする電流が流れる連接電流路、この連接電流路に挿入された半導体素子のオン電圧を検出するオン電圧検出回路、このオン電圧検出回路で検出されたオン電圧の極性変化から上記交流電流の電流極性が反転するタイミングを検出するオン極性変化検出回路、および上記オン極性変化検出回路で検出された電流極性反転タイミングにおける上記電流検出器の検出電流値である電流０Ａ値に基づき上記電流検出器の検出電流値を補正する電流補正手段を備えた電流検出器。
2. 半導体スイッチング素子とこれと逆極性に並列接続された半導体ダイオード素子とからなるアームを複数備えた電力変換器の、上記複数のアームの接続点に接続された交流出力回路を上記被検出電流路とし、上記アームを上記連接電流路とし、上記オン電圧検出回路は上記アームのオン電圧を検出するようにしたことを特徴とする請求項１記載の電流検出器。
3. 上記連接電流路を上記被検出電流路に直列に接続して常に上記被検出電流路と同一の電流が流れるものとし、互いに逆極性に並列接続された半導体ダイオード素子を上記半導体素子とし、上記オン電圧検出回路は上記並列接続された半導体ダイオード素子のオン電圧を検出するようにしたことを特徴とする請求項１記載の電流検出器。
4. 上記電流補正手段は、上記オン極性変化検出回路の出力信号である極性変化検出信号と上記電流検出器の出力信号である電流値出力信号とを入力し、上記電流０Ａ値を出力するサンプルホールド回路、および上記サンプルホールド回路からの電流０Ａ値により上記電流値出力信号を補正する電流補正回路を備えたことを特徴とする請求項１ないし３のいずれかに記載の電流検出器。
5. 上記電流検出器における電流検出遅延時間を予め求め、上記オン極性変化検出回路から出力された極性変化検出信号を上記電流検出遅延時間だけ遅らせて上記サンプルホールド回路に入力する極性変化検出信号遅延回路を備えたことを特徴とする請求項４記載の電流検出器。
6. 上記オン極性変化検出回路における電流極性反転タイミング検出遅延時間を予め求め、上記電流検出器から出力された電流値出力信号を上記電流極性反転タイミング検出遅延時間だけ遅らせて上記サンプリングホールド回路に入力する電流値出力信号遅延回路を備えたことを特徴とする請求項４記載の電流検出器。
7. 上記オン電圧検出回路の検出対象アームを構成する半導体スイッチング素子をオンオフ駆動するゲート信号を入力し、上記電流極性反転タイミングが当該半導体スイッチング素子へのオン指令の出力期間内にあるときにのみ上記電流０Ａ値の電流補正への使用を許可する読み込み許可回路を備えたことを特徴とする請求項２記載の電流検出器。
8. 上記読み込み許可回路に入力するゲート信号の上記オン指令の立ち上がりタイミングを所定時間遅延させるゲート信号遅延回路を備え、上記オン電圧検出回路の検出応答特性に起因する上記極性変化検出信号の遅延時間誤差のため上記読み込み許可回路が許可動作を誤ることを防止したことを特徴とする請求項７記載の電流検出器。
9. 上記連接電流路に挿入された半導体素子の電圧であって、上記交流電流の極性の正から負への変化を判定するための第１のオン電圧と負から正への変化を判定するための第２のオン電圧とを検出する２値オン電圧検出回路、この２値オン電圧検出回路で検出された第１および第２のオン電圧の極性変化から上記交流電流の電流極性が、正から負に反転するタイミングを検出する第１の極性変化検出信号と負から正に反転するタイミングを検出する第２の極性変化検出信号とを出力する２値オン極性変化検出回路、上記第１および第２の極性変化検出信号と上記電流検出器の出力信号である電流値出力信号とを入力し、第１および第２の電流０Ａ値を出力する２値サンプルホールド回路、上記第１および第２の電流０Ａ値を平均して上記電流０Ａ値を求め、当該電流０Ａ値により上記電流値出力信号を補正する２値電流補正回路を備えたことを特徴とする請求項１ないし３のいずれかに記載の電流検出器。
10. 交流電流が流れる被検出電流路に挿入され上記交流電流を検出する電流検出器であって、 上記被検出電流路に直列に接続された、互いに逆極性に並列接続された半導体ダイオード素子のオン電圧を検出するオン電圧検出回路、このオン電圧検出回路で検出されたオン電圧が上記オン電圧波高値よりも低い所定の正側レベルと一致する正側サンプルタイミングを検出する正側レベル検出信号と上記正側レベルと絶対値が等しい負側レベルと一致する負側サンプルタイミングを検出する負側レベル検出信号とを出力するオン電圧レベル検出回路、上記正側および負側レベル検出信号と上記電流検出器の出力信号である電流値出力信号とを入力し、上記電流値出力信号を上記正側および負側サンプルタイミングでサンプリングして第１および第２のサンプル電流値を出力する２値サンプルホールド回路、および上記第１および第２のサンプル電流値を平均して上記電流検出器の電流０Ａ値を求め、当該電流０Ａ値に基づき上記電流検出器の検出電流値を補正する電流補正手段を備えた電流検出器。

Images