JP2006005180A - Semiconductor device and method of inspecting the same - Google Patents

Semiconductor device and method of inspecting the same Download PDF

Info

Publication number
JP2006005180A
JP2006005180A JP2004180360A JP2004180360A JP2006005180A JP 2006005180 A JP2006005180 A JP 2006005180A JP 2004180360 A JP2004180360 A JP 2004180360A JP 2004180360 A JP2004180360 A JP 2004180360A JP 2006005180 A JP2006005180 A JP 2006005180A
Authority
JP
Japan
Prior art keywords
inspection
electrode pad
electrode pads
electrode
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004180360A
Other languages
Japanese (ja)
Inventor
Masao Takahashi
昌男 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004180360A priority Critical patent/JP2006005180A/en
Publication of JP2006005180A publication Critical patent/JP2006005180A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve the yield in processes by detecting malfunction of a probe causing breakdown before breaking a chip in an inspection process. <P>SOLUTION: One or more electrode pads 3 to be inspected and electrode pads 2 for inspection electrically connected to a wiring 4 provided on the lower layer of each of the pads 3 are provided on this scribing region 14. In probe inspection, a probe needle contacts these electrode pads 3 and the electrode pads 2 in addition to an electrode pad 13 in a chip region, the pressure of the probe needle is gradually applied to cause the electrode pads 3 to conduct the electrode pads 2 to detect break of the electrode pads 3, and the characteristics of the electrode pads 3 are previously adjusted. Thus, the malfunction of the probe causing breakdown is detected before the electrode pads 13 in the chip region are broken down, and the yield in processes can be improved. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、電極パッド直下に層間絶縁膜を介して配線層を有する半導体装置及びその検査方法に関するものである。   The present invention relates to a semiconductor device having a wiring layer directly below an electrode pad via an interlayer insulating film, and an inspection method thereof.

従来の電極パッドを有する半導体装置について、図１８を用いて説明する。
図１８（ａ）は従来の半導体装置を形成するウエハを示す図，図１８（ｂ）は従来の半導体装置の構成図，図１８（ｃ）は従来の半導体装置における電極パッドを説明する断面図であり、図１８（ｂ）は図１８（ａ）における点線でかこまれたＥ部を拡大した図、図１８（ｃ）は図１８（ｂ）におけるＦ−Ｆ’断面図である。 A semiconductor device having a conventional electrode pad will be described with reference to FIG.
18A is a diagram showing a wafer forming a conventional semiconductor device, FIG. 18B is a configuration diagram of the conventional semiconductor device, and FIG. 18C is a cross-sectional view illustrating electrode pads in the conventional semiconductor device. 18 (b) is an enlarged view of the E portion surrounded by the dotted line in FIG. 18 (a), and FIG. 18 (c) is a cross-sectional view taken along line FF ′ in FIG. 18 (b).

半導体素子表面には、通常、半導体素子外部から半導体素子内部に電力や信号を供給し、半導体内部の電気信号を半導体外部に取り出すために、図１８（ｂ）に示すように外部接続用電極である電極パッド１３が半導体素子上に複数存在する。現在、この電極パッド１３直下に、図１８（ｃ）のような層間絶縁膜１５を介して配線４を形成した構造を有した半導体装置が実用化されている。
特開平６−２１６２０７号公報 In order to supply electric power or a signal from the outside of the semiconductor element to the inside of the semiconductor element and to take out an electric signal inside the semiconductor to the outside of the semiconductor, an external connection electrode as shown in FIG. There are a plurality of electrode pads 13 on the semiconductor element. Currently, a semiconductor device having a structure in which the wiring 4 is formed directly below the electrode pad 13 via the interlayer insulating film 15 as shown in FIG.
JP-A-6-216207

半導体装置製造工程の中のプローブ検査工程において、プローバーのバラツキやプローブカードのバラツキ、プローバ−の設定ミスなどの要因によりプローブ針から電極パッドへの応力が量産条件にくらべ過度にかかる場合がある（以下、プローブの不具合と称す）。図１８（ｃ）に示すように電極パッド１３直下に層間絶縁膜１５を介して配線４を有する半導体装置において、プローブ検査工程の際プローブ針６５からチップ深さ方向へ過度の応力がかかると、電極パッド１３を通じて層間絶縁膜１５にストレスがかかり、その結果、電極パッド１３とその電極パッド直下の配線４間の層間絶縁膜１５に欠陥８が生じることが懸念されている。このようにして、電極パッド１３直下の層間絶縁膜１５に欠陥８が発生した状態で、電極パッド１３と配線４に電位差が生じると、リーク電流が欠陥８を通して流れるため、半導体装置は正常動作を示さない。   In the probe inspection process in the semiconductor device manufacturing process, the stress from the probe needle to the electrode pad may be excessive compared to the mass production conditions due to factors such as prober variation, probe card variation, and prober misconfiguration ( Hereinafter referred to as a probe failure). As shown in FIG. 18C, in the semiconductor device having the wiring 4 directly below the electrode pad 13 via the interlayer insulating film 15, when excessive stress is applied from the probe needle 65 to the chip depth direction during the probe inspection process, There is a concern that stress is applied to the interlayer insulating film 15 through the electrode pad 13, and as a result, a defect 8 is generated in the interlayer insulating film 15 between the electrode pad 13 and the wiring 4 immediately below the electrode pad. In this way, when a potential difference occurs between the electrode pad 13 and the wiring 4 in a state where the defect 8 is generated in the interlayer insulating film 15 immediately below the electrode pad 13, a leak current flows through the defect 8, so that the semiconductor device operates normally. Not shown.

従来、このようにプローブ検査工程において、半導体チップの層間絶縁膜に欠陥が生じるため、検査工程にて欠陥をスクリーニングすることができたとしても、すでにチップが破壊されており、プローブ検査工程での一つのミスで工程歩留まりを下げてしまう危険性がある。   Conventionally, in the probe inspection process, since a defect is generated in the interlayer insulating film of the semiconductor chip, even if the defect can be screened in the inspection process, the chip has already been destroyed. There is a risk that the process yield may be reduced by one mistake.

上記問題点を解決するために、本発明の半導体装置及び半導体装置の検査方法は、検査工程によってチップを破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することを目的とするものである。   In order to solve the above-mentioned problems, the semiconductor device and the semiconductor device inspection method of the present invention improve the process yield by detecting a probe defect that causes dielectric breakdown before the chip is destroyed by the inspection process. It is the purpose.

上記目的を達成するために、本発明の請求項１記載の半導体装置は、１または２以上の被検査用電極パッドと、検査用電極パッドと、全ての前記被検査用電極パッド直下の配線層領域に設けられ前記検査用電極パッドと電気的に接続された配線とをスクライブ領域に備え、前記被検査用電極パッドおよび前記検査用電極パッドにプローブ針をコンタクトし、前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を検出することを特徴とする。   In order to achieve the above object, a semiconductor device according to claim 1 of the present invention includes one or more electrode pads for inspection, electrode pads for inspection, and wiring layers immediately below all the electrode pads for inspection. A scribe region provided with a wiring provided in the region and electrically connected to the inspection electrode pad, a probe needle being brought into contact with the inspection electrode pad and the inspection electrode pad, and the inspection through the wiring The destruction of the electrode pad to be inspected due to the contact is detected from conduction between the electrode pad for inspection and the electrode pad for inspection.

請求項２記載の半導体装置は、複数の被検査用電極パッドと、検査用電極パッドと、全ての前記被検査用電極パッド直下の配線層領域を通り前記検査用電極パッドと電気的に接続された配線とをスクライブ領域に備え、前記各被検査用電極パッドの厚さがそれぞれ異なることを特徴とする。   The semiconductor device according to claim 2 is electrically connected to the inspection electrode pads through a plurality of electrode pads to be inspected, electrode pads for inspection, and wiring layer regions immediately below all the electrode pads to be inspected. In the scribe region, each of the electrode pads to be inspected has a different thickness.

請求項３記載の半導体装置は、複数の被検査用電極パッドと、検査用電極パッドと、全ての前記被検査用電極パッド直下の配線層領域を通り前記検査用電極パッドと電気的に接続された配線とをスクライブ領域に備え、前記各被検査用電極パッドの硬度がそれぞれ異なることを特徴とする。   The semiconductor device according to claim 3 is electrically connected to the inspection electrode pads through a plurality of electrode pads to be inspected, inspection electrode pads, and a wiring layer region immediately below all of the electrode pads to be inspected. In the scribe region, each of the electrode pads to be inspected has a different hardness.

請求項４記載の半導体装置は、複数の被検査用電極パッドと、検査用電極パッドと、全ての前記被検査用電極パッド直下の配線層領域を通り前記検査用電極パッドと電気的に接続された配線とをスクライブ領域に備え、前記各被検査用電極パッドを形成する合金材料がそれぞれ異なることを特徴とする。   The semiconductor device according to claim 4 is electrically connected to the inspection electrode pads through a plurality of electrode pads to be inspected, inspection electrode pads, and a wiring layer region immediately below all of the electrode pads to be inspected. In the scribe region, the alloy material forming each of the electrode pads to be inspected is different.

請求項５記載の半導体装置は、複数の被検査用電極パッドと、検査用電極パッドと、対応する前記被検査用電極パッド直下の配線層領域を通り前記検査用電極パッドと電気的に接続された複数の配線とをスクライブ領域に備え、前記各配線と対応する前記被検査用電極パッドの距離がそれぞれ異なることを特徴とする。   The semiconductor device according to claim 5 is electrically connected to the electrode pad for inspection through a plurality of electrode pads for inspection, the electrode pads for inspection, and the corresponding wiring layer regions immediately below the electrode pads for inspection. A plurality of wirings are provided in a scribe region, and the distances between the wiring pads corresponding to the wirings are different from each other.

請求項６記載の半導体装置は、複数の被検査用電極パッドと、検査用電極パッドと、対応する前記被検査用電極パッド直下の配線層領域を通り前記検査用電極パッドと電気的に接続された複数の配線とをスクライブ領域に備え、前記各配線の硬度がそれぞれ異なることを特徴とする。   The semiconductor device according to claim 6 is electrically connected to the inspection electrode pad through a plurality of electrode pads for inspection, the electrode pads for inspection, and the corresponding wiring layer regions immediately below the electrode pads for inspection. A plurality of wirings are provided in the scribe region, and the hardness of each wiring is different.

請求項７記載の半導体装置は、複数の被検査用電極パッドと、検査用電極パッドと、対応する前記被検査用電極パッド直下の配線層領域を通り前記検査用電極パッドと電気的に接続された複数の配線とをスクライブ領域に備え、前記各配線を形成する合金材料がそれぞれ異なることを特徴とする。   The semiconductor device according to claim 7 is electrically connected to the inspection electrode pads through a plurality of electrode pads to be inspected, inspection electrode pads, and corresponding wiring layer regions immediately under the electrode pads for inspection. A plurality of wirings are provided in the scribe region, and the alloy materials forming the respective wirings are different from each other.

請求項８記載の半導体装置は、複数の被検査用電極パッドと、検査用電極パッドと、全ての前記被検査用電極パッド直下の配線層領域を通り前記検査用電極パッドと電気的に接続された下層配線と、対応する前記被検査用電極パッドとビアを介して接続された複数の上層配線とをスクライブ領域に備えることを特徴とする。   The semiconductor device according to claim 8 is electrically connected to the inspection electrode pads through a plurality of electrode pads to be inspected, electrode pads for inspection, and wiring layer regions immediately below all the electrode pads to be inspected. And a plurality of upper layer wirings connected to the corresponding electrode pads to be inspected via vias in the scribe region.

請求項９記載の半導体装置は、請求項８記載の半導体装置において、前記各ビアの充填率が接続されている被検査用電極パッド毎にそれぞれ異なることを特徴とする。
請求項１０記載の半導体装置は、請求項８記載の半導体装置において、前記各ビアの個数が接続されている被検査用電極パッド毎にそれぞれ異なることを特徴とする。 The semiconductor device according to claim 9 is the semiconductor device according to claim 8, wherein the filling rate of each via is different for each electrode pad to be inspected.
A semiconductor device according to a tenth aspect is the semiconductor device according to the eighth aspect, wherein the number of each via is different for each electrode pad to be inspected.

請求項１１記載の半導体装置は、請求項８記載の半導体装置において、前記各ビアの形状が接続されている被検査用電極パッド毎にそれぞれ異なることを特徴とする。
請求項１２記載の半導体装置の検査方法は、前記請求項１乃至請求項１１の半導体装置の検査方法であって、チップ領域の電極パッドと同時に全ての前記被検査用電極パッドおよび前記検査用電極パッドにプローブ針をコンタクトする工程と、前記プローブ針の圧力を測定時の圧力まで徐々に加えていく工程と、前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を段階的に検出する工程とを有することを特徴とする。 A semiconductor device according to an eleventh aspect is the semiconductor device according to the eighth aspect, wherein the shape of each via is different for each electrode pad to be inspected.
A semiconductor device inspection method according to claim 12 is the semiconductor device inspection method according to any one of claims 1 to 11, wherein all of the electrode pads for inspection and the electrodes for inspection are simultaneously formed with the electrode pads in the chip region. Contacting the probe needle with the pad, the step of gradually applying the probe needle pressure to the pressure at the time of measurement, and contact between the electrode pad for inspection and the electrode pad for inspection via the wiring And stepwise detecting the destruction of the electrode pad to be inspected.

請求項１３記載の半導体装置の検査方法は、前記請求項１乃至請求項１１の半導体装置の検査方法であって、前記各被検査用電極パッドに対応して長さの異なるプローブ針を備えるプローブカードを用い、チップ領域の電極パッドと同時に全ての前記被検査用電極パッドおよび前記検査用電極パッドにプローブ針をコンタクトする工程と、前記プローブ針の圧力を測定時の圧力まで徐々に加えていく工程と、前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を段階的に検出する工程とを有することを特徴とする。   A semiconductor device inspection method according to claim 13 is the semiconductor device inspection method according to any one of claims 1 to 11, wherein the probe includes probe needles having different lengths corresponding to the electrode pads for inspection. Using a card, a step of contacting probe needles to all the electrode pads to be inspected and the electrode pads for inspection simultaneously with the electrode pads in the chip area, and gradually applying the pressure of the probe needles to the pressure at the time of measurement And a step of detecting stepwise the destruction of the electrode pad to be inspected by the contact from the conduction between the electrode pad to be inspected and the electrode pad for inspection through the wiring.

請求項１４記載の半導体装置の検査方法は、前記請求項１乃至請求項１１の半導体装置の検査方法であって、前記各被検査用電極パッドに対応して太さの異なるプローブ針を備えるプローブカードを用い、チップ領域の電極パッドと同時に全ての前記被検査用電極パッドおよび前記検査用電極パッドにプローブ針をコンタクトする工程と、前記プローブ針の圧力を測定時の圧力まで徐々に加えていく工程と、前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を段階的に検出する工程とを有することを特徴とする。   15. The semiconductor device inspection method according to claim 14, wherein the probe includes a probe needle having a different thickness corresponding to each of the electrode pads to be inspected. Using a card, a step of contacting probe needles to all the electrode pads to be inspected and the electrode pads for inspection simultaneously with the electrode pads in the chip area, and gradually applying the pressure of the probe needles to the pressure at the time of measurement And a step of detecting stepwise the destruction of the electrode pad to be inspected by the contact from the conduction between the electrode pad to be inspected and the electrode pad for inspection through the wiring.

請求項１５記載の半導体装置の検査方法は、前記請求項１乃至請求項１１の半導体装置の検査方法であって、前記各被検査用電極パッドに対応して凹凸により接触面積の異なるプローブ針を備えるプローブカードを用い、チップ領域の電極パッドと同時に全ての前記被検査用電極パッドおよび前記検査用電極パッドにプローブ針をコンタクトする工程と、前記プローブ針の圧力を測定時の圧力まで徐々に加えていく工程と、前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を段階的に検出する工程とを有することを特徴とする。   A semiconductor device inspection method according to claim 15 is the semiconductor device inspection method according to any one of claims 1 to 11, wherein probe needles having different contact areas due to unevenness corresponding to each of the electrode pads to be inspected. A step of contacting probe needles to all of the electrode pads to be inspected and the electrode pads for inspection simultaneously with the electrode pads in the chip area, and gradually applying the pressure of the probe needles to the pressure at the time of measurement And a step of detecting stepwise the destruction of the electrode pad to be inspected by the contact from conduction between the electrode pad to be inspected via the wiring and the electrode pad for inspecting. .

請求項１６記載の半導体装置の検査方法は、前記請求項１乃至請求項１１の半導体装置の検査方法であって、前記各被検査用電極パッドに対応して先端径の異なるプローブ針を備えるプローブカードを用い、チップ領域の電極パッドと同時に全ての前記被検査用電極パッドおよび前記検査用電極パッドにプローブ針をコンタクトする工程と、前記プローブ針の圧力を測定時の圧力まで徐々に加えていく工程と、前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を段階的に検出する工程とを有することを特徴とする。   The semiconductor device inspection method according to claim 16 is the semiconductor device inspection method according to any one of claims 1 to 11, wherein the probe includes probe needles having different tip diameters corresponding to the electrode pads for inspection. Using a card, a step of contacting probe needles to all the electrode pads to be inspected and the electrode pads for inspection simultaneously with the electrode pads in the chip area, and gradually applying the pressure of the probe needles to the pressure at the time of measurement And a step of detecting stepwise the destruction of the electrode pad to be inspected by the contact from the conduction between the electrode pad to be inspected and the electrode pad for inspection through the wiring.

請求項１７記載の半導体装置の検査方法は、前記請求項１乃至請求項１１の半導体装置の検査方法であって、前記各被検査用電極パッドに対応してプローブ針固定位置からプローブ針先端までの距離が異なるプローブ針を備えるプローブカードを用い、チップ領域の電極パッドと同時に全ての前記被検査用電極パッドおよび前記検査用電極パッドにプローブ針をコンタクトする工程と、前記プローブ針の圧力を測定時の圧力まで徐々に加えていく工程と、前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を段階的に検出する工程とを有することを特徴とする。   A method for inspecting a semiconductor device according to claim 17 is the method for inspecting a semiconductor device according to any of claims 1 to 11, wherein the probe needle is fixed to a tip of the probe needle corresponding to each of the electrode pads to be inspected. A probe card having probe needles having different distances from each other, contacting the probe needles with all the electrode pads for inspection and the electrode pads for inspection simultaneously with the electrode pads in the chip area, and measuring the pressure of the probe needles A step of gradually applying pressure to the time, and a step of stepwise detecting the destruction of the electrode pad to be inspected by a contact from conduction between the electrode pad for inspection and the electrode pad for inspection through the wiring It is characterized by having.

請求項１８記載の半導体装置の検査方法は、前記請求項１乃至請求項１１の半導体装置の検査方法であって、前記各被検査用電極パッドに対応して材質の異なるプローブ針を備えるプローブカードを用い、チップ領域の電極パッドと同時に全ての前記被検査用電極パッドおよび前記検査用電極パッドにプローブ針をコンタクトする工程と、前記プローブ針の圧力を測定時の圧力まで徐々に加えていく工程と、前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を段階的に検出する工程とを有することを特徴とする。   The semiconductor device inspection method according to claim 18 is the semiconductor device inspection method according to any one of claims 1 to 11, wherein the probe card includes probe needles of different materials corresponding to the electrode pads for inspection. A step of contacting probe needles to all of the electrode pads to be inspected and the electrode pads for inspection simultaneously with the electrode pads in the chip region, and a step of gradually applying the pressure of the probe needles to the pressure at the time of measurement And a step of stepwise detecting breakage of the electrode pad to be inspected by a contact from conduction between the electrode pad to be inspected via the wiring and the electrode pad for inspection.

請求項１９記載の半導体装置の検査方法は、前記請求項１乃至請求項１１の半導体装置の検査方法であって、前記各被検査用電極パッドに対応してばね定数の異なるばねを設けたプローブ針を備えるプローブカードを用い、チップ領域の電極パッドと同時に全ての前記被検査用電極パッドおよび前記検査用電極パッドにプローブ針をコンタクトする工程と、前記プローブ針の圧力を測定時の圧力まで徐々に加えていく工程と、前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を段階的に検出する工程とを有することを特徴とする。   A semiconductor device inspection method according to claim 19 is the semiconductor device inspection method according to any one of claims 1 to 11, wherein a probe having a spring having a different spring constant corresponding to each of the electrode pads to be inspected is provided. Using a probe card having a needle, contacting the probe needle with all the electrode pads to be inspected and the electrode pad for inspection simultaneously with the electrode pads in the chip area, and gradually increasing the pressure of the probe needle to the pressure at the time of measurement And the step of detecting stepwise the destruction of the electrode pad to be inspected by the contact from the conduction between the electrode pad to be inspected and the electrode pad for inspection through the wiring. And

以上により、検査工程によってチップが破壊する前に、絶縁破壊をおよぼすプローブ針の不具合を検出し、工程歩留まりを向上することができる。   As described above, before the chip is broken by the inspection process, it is possible to detect a defect of the probe needle that causes dielectric breakdown and to improve the process yield.

本発明の半導体装置及び半導体装置の検査方法によると、スクライブ領域に１または２以上の被検査用電極パッドと、各被検査用電極パッドの下層に設けられた配線と電気的に接続された検査用電極パッドを備え、プローブ検査時に、チップ領域内の電極パッドに加えて、この被検査用電極パッドおよび検査用電極パッドにもプローブ針をコンタクトし、プローブ針の圧力を徐々に加えて、被検査用電極パッドと検査用電極パッドが導通することにより被検査用電極パッドの破壊を検出し、被検査用電極パッドの特性をあらかじめ調整しておくことにより、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。   According to the semiconductor device and the semiconductor device inspection method of the present invention, the inspection is electrically connected to one or more electrode pads to be inspected in the scribe region and the wiring provided in the lower layer of each electrode pad to be inspected. In addition to the electrode pads in the chip area, the probe needle is contacted to the electrode pad to be inspected and the electrode pad for inspection, and the pressure of the probe needle is gradually applied during probe inspection. When the inspection electrode pad is electrically connected to the inspection electrode pad, the destruction of the inspection electrode pad is detected, and the characteristics of the inspection electrode pad are adjusted in advance, so that the electrode pad in the chip region is destroyed. Prior to this, it is possible to detect a defect of the probe that causes dielectric breakdown and to improve the process yield.

本発明の半導体装置の基本的な構成を説明する。
複数の半導体装置が形成されたウエハのスクライブ領域に、検査用の電極パッドと１または２以上の被検査用電極パッドを形成する。そして、被検査用電極パッドの直下の配線層に共通する１本の配線を施し、この配線と検査用電極パッドを電気的に接続し、いずれかの被検査用電極パッドが破壊した時には、検査用電極パッドと導通する構成とし、被検査用電極パッドのコンタクトによる破壊を被検査用電極パッドと検査用電極パッド間での導通によって検出することができる。このとき、被検査用電極パッドの応力による破壊しやすさをチップ領域の電極パッドに対して同じ、またはより破壊しやすい構造にする。 A basic configuration of the semiconductor device of the present invention will be described.
An inspection electrode pad and one or more electrode pads to be inspected are formed in a scribe region of a wafer on which a plurality of semiconductor devices are formed. Then, a common wiring is applied to the wiring layer immediately below the electrode pad to be inspected, this wiring and the electrode pad for inspection are electrically connected, and when any of the electrode pads for inspection breaks down, It is possible to detect the breakdown due to the contact of the electrode pad for inspection by the conduction between the electrode pad for inspection and the electrode pad for inspection. At this time, the structure is such that the electrode pad for inspection is easily destroyed by the stress with respect to the electrode pad in the chip region or is more easily broken.

このような構成の半導体装置に対してプローブ検査を行う際に、チップ領域の電極パッドに加えて、検査用電極パッドおよび被検査用電極パッドにもプローブ針をコンタクトする。そして、プローブ針の圧力を測定時の圧力まで徐々に加えていく。プローブの不具合がなかった場合には、被検査用電極パッドが破壊されないので検査用電極パッドと被検査用電極パッドの間に導通が認められず、そのままプローブ検査を実施することができる。プローブの不具合があった場合には、チップ領域の電極パッドが破壊する前に被検査用電極パッドが破壊され、検査用電極パッドと被検査用電極パッドの間の導通により不具合を検出することができる。このとき、複数の被検査用電極パッドに所定の構造を持たせることによって、プローブの不具合の程度を検証することができる。そして、プローブの不具合が検出された時には、プローブ針の加圧を中止し、不具合を修正してからプローブ検査を行う。このように、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。   When performing a probe test on the semiconductor device having such a configuration, the probe needle is brought into contact with the test electrode pad and the test electrode pad in addition to the electrode pad in the chip region. Then, the pressure of the probe needle is gradually applied up to the pressure at the time of measurement. When there is no problem with the probe, since the electrode pad for inspection is not destroyed, conduction is not recognized between the electrode pad for inspection and the electrode pad for inspection, and the probe inspection can be performed as it is. If there is a defect in the probe, the electrode pad to be inspected is destroyed before the electrode pad in the chip area is destroyed, and the defect can be detected by conduction between the electrode pad for inspection and the electrode pad to be inspected. it can. At this time, by providing the plurality of electrode pads for inspection to have a predetermined structure, it is possible to verify the degree of malfunction of the probe. When a probe failure is detected, the probe needle pressurization is stopped, and the probe inspection is performed after the failure is corrected. Thus, before the electrode pad in the chip region breaks, it is possible to detect a defect of the probe that causes dielectric breakdown, and to improve the process yield.

以下に半導体装置の構成例について図を用いて説明する。
図１（ａ）は実施例１における半導体装置を形成するウエハを示す図，図１（ｂ）は実施例１における半導体装置の構成図，図１（ｃ）は実施例１の半導体装置における電極パッドを説明する断面図であり、図１（ｂ）は図１（ａ）における点線でかこまれたＡ部を拡大した図、図１（ｃ）は図１（ｂ）におけるＢ−Ｂ’断面図である。 A structural example of a semiconductor device will be described below with reference to the drawings.
1A is a view showing a wafer on which a semiconductor device according to the first embodiment is formed, FIG. 1B is a configuration diagram of the semiconductor device according to the first embodiment, and FIG. 1C is an electrode of the semiconductor device according to the first embodiment. It is sectional drawing explaining a pad, FIG.1 (b) is the figure which expanded the A section enclosed by the dotted line in Fig.1 (a), FIG.1 (c) is a BB 'cross section in FIG.1 (b). FIG.

半導体ウエハ１１上にはチップ領域１２とスクライブ領域１４が存在している。このスクライブ領域１４上にチップ内電極パッド１３とは独立した検査用電極パッド２と被検査用電極パッド３を有する。検査用電極パッド２と被検査用電極パッド３のそれぞれの直下に配線４を有する。この配線４はビア５を通じて検査用電極パッド２にのみ電気的に接続されている。また、被検査用電極パッド３はチップ内電極パッド１３に比べて、圧力を受けた時に破壊しやすい構造をもっている。   A chip area 12 and a scribe area 14 exist on the semiconductor wafer 11. On the scribe region 14, the test electrode pad 2 and the test electrode pad 3 independent of the in-chip electrode pad 13 are provided. A wiring 4 is provided immediately below each of the inspection electrode pad 2 and the electrode pad 3 to be inspected. The wiring 4 is electrically connected only to the inspection electrode pad 2 through the via 5. In addition, the electrode pad 3 to be inspected has a structure that is easily broken when subjected to pressure, as compared with the electrode pad 13 in the chip.

以上の構成の半導体装置において、プローブ検査を行う際に、チップ領域の電極パッドに加えて、検査用電極パッドおよび被検査用電極パッドにもプローブ針をコンタクトし、測定時の圧力になるまで徐々に圧力を加えていって、チップ内電極パッドを破壊することなくプローブに不具合がないかを検証する。このように、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。   In the semiconductor device having the above configuration, when performing a probe test, the probe needle is contacted to the test electrode pad and the test electrode pad in addition to the electrode pad in the chip region, and gradually until the pressure at the time of measurement is reached. The probe is checked for defects without destroying the electrode pads in the chip. Thus, before the electrode pad in the chip region breaks, it is possible to detect a defect of the probe that causes dielectric breakdown, and to improve the process yield.

図２（ａ）は実施例２における半導体装置の構成図，図２（ｂ）は実施例２の半導体装置における電極パッドを説明する断面図であり、図２（ｂ）は図２（ａ）におけるＣ−Ｃ’断面図である。   2A is a configuration diagram of the semiconductor device according to the second embodiment, FIG. 2B is a cross-sectional view illustrating an electrode pad in the semiconductor device according to the second embodiment, and FIG. 2B is a cross-sectional view of FIG. It is CC 'sectional drawing in FIG.

スクライブ領域１４上にチップ内電極パッド１３とは独立した検査用電極パッド２とビア５で電気的に接続された配線４と２つ以上の被検査用電極パッドを有する。図２の場合は３つの異なる被検査用電極パッド３ａ〜３ｃを有しているが、この被検査用電極パッドの個数は２つ以上あればよい。被検査用電極パッド３ａ、３ｂ、３ｃそれぞれの電極パッドの厚みは異なっている。図２の場合、被検査用電極パッドの厚みが３ｃ＜３ｂ＜３ａとなっているため、深さ方向の応力に対して３ｃ＜３ｂ＜３ａの順で強い構造となる。この構成の半導体装置において、プローブ検査を行う際に、チップ領域の電極パッドに加えて、検査用電極パッドおよび被検査用電極パッドにもプローブ針をコンタクトし、測定時の圧力になるまで徐々に圧力を加えていって、チップ内電極パッドを破壊することなくプローブに不具合がないかを検証する。被検査用電極パッドのうち最も厚い３ａが同一ウエハ上のチップ内電極パッド１３と同じ厚みがある場合、実際の製品として用いられるチップ内電極パッド１３に絶縁破壊を生じる前に被検査用電極パッド３ｃ、３ｂと段階的に絶縁破壊を発生させることが可能となり、本発明の検査方法によりプローブ針の応力が過剰になっていることを段階的に検知することが可能となる。このように、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。   On the scribe region 14, the inspection electrode pad 2 independent of the in-chip electrode pad 13, the wiring 4 electrically connected by the via 5, and two or more electrode pads for inspection are provided. In the case of FIG. 2, three different electrode pads 3a to 3c to be inspected are provided, but the number of electrode pads to be inspected may be two or more. The electrode pads 3a, 3b, and 3c to be tested have different thicknesses. In the case of FIG. 2, since the thickness of the electrode pad to be inspected is 3c <3b <3a, the structure is strong in the order of 3c <3b <3a against the stress in the depth direction. In the semiconductor device having this configuration, when performing probe inspection, in addition to the electrode pad in the chip region, the probe needle is also contacted with the electrode pad for inspection and the electrode pad for inspection, and gradually until the pressure at the time of measurement is reached. Verify that the probe is faulty without applying pressure and destroying the in-chip electrode pads. When the thickest 3a among the electrode pads to be inspected has the same thickness as the in-chip electrode pad 13 on the same wafer, the inspected electrode pad before dielectric breakdown occurs in the in-chip electrode pad 13 used as an actual product. It becomes possible to generate dielectric breakdown in stages with 3c and 3b, and it is possible to detect in stages that the stress of the probe needle is excessive by the inspection method of the present invention. Thus, before the electrode pad in the chip region breaks, it is possible to detect a defect of the probe that causes dielectric breakdown, and to improve the process yield.

図３は実施例３の半導体装置における電極パッドを説明する断面図である。
スクライブ領域１４上にチップ内電極パッド１３とは独立した検査用電極パッド２とビア５で電気的に接続された配線４と２つ以上の被検査用電極パッドを有する。図３では３つの異なる被検査用電極パッド３ａ〜３ｃを有しているが、この被検査用電極パッドの個数は２つ以上あればよい。被検査用電極パッド３ａ、３ｂ、３ｃそれぞれの被検査用電極パッドの材質が異なっている。これは、例えば、混合比の異なる合金材料により形成されていても良い。図３の被検査用電極パッドの硬度が３ａ＜３ｂ＜３ｃの関係がある場合、深さ方向の応力に対して３ａ＜３ｂ＜３ｃの順で強い構造となる。この構成の半導体装置において、プローブ検査を行う際に、チップ領域の電極パッドに加えて、検査用電極パッドおよび被検査用電極パッドにもプローブ針をコンタクトし、測定時の圧力になるまで徐々に圧力を加えていって、チップ内電極パッドを破壊することなくプローブに不具合がないかを検証する。被検査用電極パッドのうち最も硬度の高い３ｃが同一ウエハ上のチップ内電極パッド１３と同じ材質である場合、実際の製品として用いられるチップ内電極パッド１３に絶縁破壊を生じる前に被検査用電極パッド３ａ、３ｂと段階的に絶縁破壊を発生させることが可能となり、本発明の検査方法によりプローブ針の応力が過剰になっていることを段階的に検知することが可能となる。例えば、被検査用電極パッドをＡｌとＣｕの合金で形成し、Ｃｕの割合を３ａ＜３ｂ＜３ｃとすることで実現することができる。このように、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。 FIG. 3 is a cross-sectional view illustrating electrode pads in the semiconductor device of the third embodiment.
On the scribe region 14, the inspection electrode pad 2 independent of the in-chip electrode pad 13, the wiring 4 electrically connected by the via 5, and two or more electrode pads for inspection are provided. Although three different electrode pads 3a to 3c to be inspected are shown in FIG. 3, the number of electrode pads to be inspected may be two or more. The material of the electrode pads for inspection is different for each of the electrode pads for inspection 3a, 3b, 3c. This may be formed of, for example, alloy materials having different mixing ratios. When the hardness of the electrode pad to be inspected in FIG. 3 is 3a <3b <3c, the structure becomes stronger in the order of 3a <3b <3c against the stress in the depth direction. In the semiconductor device having this configuration, when performing probe inspection, in addition to the electrode pad in the chip region, the probe needle is also contacted with the electrode pad for inspection and the electrode pad for inspection, and gradually until the pressure at the time of measurement is reached. Verify that the probe is faulty without applying pressure and destroying the in-chip electrode pads. When the highest hardness 3c of the electrode pads to be inspected is made of the same material as that of the in-chip electrode pads 13 on the same wafer, the inspected electrode pads 13 used for actual inspection are subjected to insulting before causing breakdown It becomes possible to generate dielectric breakdown in a stepwise manner with the electrode pads 3a and 3b, and it is possible to detect in a stepwise manner that the stress of the probe needle is excessive by the inspection method of the present invention. For example, it can be realized by forming the electrode pad to be inspected with an alloy of Al and Cu and setting the ratio of Cu to 3a <3b <3c. Thus, before the electrode pad in the chip region breaks, it is possible to detect a defect of the probe that causes dielectric breakdown, and to improve the process yield.

図４は実施例４の半導体装置における電極パッドを説明する断面図である。
スクライブ領域１４上にチップ内電極パッド１３とは独立した検査用電極パッド２と２つ以上の被検査用電極パッドを有する。図４では３つの異なる被検査用電極パッド３ａ〜３ｃを有しているが、この被検査用電極パッドの個数は２つ以上あればよい。また、検査用電極パッド２とビア５で接続された配線４ａ〜４ｃが存在し、配線４ａは被検査用電極パッド３ａの直下、配線４ｂは被検査用電極パッド３ｂの直下、配線４ｃは被検査用電極パッド３ｃの直下を通る構造を有する。図４の場合、被検査用電極パッドと配線間との距離が３ａ−４ａ＜３ｂ−４ｂ＜３ｃ−４ｃとなっているため、深さ方向の応力に対して３ａ＜３ｂ＜３ｃの順で強い構造となる。この構成の半導体装置において、プローブ検査を行う際に、チップ領域の電極パッドに加えて、検査用電極パッドおよび被検査用電極パッドにもプローブ針をコンタクトし、測定時の圧力になるまで徐々に圧力を加えていって、チップ内電極パッドを破壊することなくプローブに不具合がないかを検証する。３ｃ−４ｃの距離が同一ウエハ上のチップ内電極パッド１３と下層配線間距離と同じ場合、実際の製品として用いられるチップ内電極パッド１３に絶縁破壊を生じる前に被検査用電極パッド３ａ、３ｂと段階的に絶縁破壊を発生させることが可能となり、本発明の検査方法によりプローブ針の応力が過剰になっていることを段階的に検知することが可能となる。このように、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。 FIG. 4 is a cross-sectional view illustrating electrode pads in the semiconductor device of Example 4.
On the scribe region 14, the test electrode pad 2 independent of the in-chip electrode pad 13 and two or more test electrode pads are provided. In FIG. 4, three different electrode pads 3a to 3c to be inspected are provided, but the number of electrode pads to be inspected may be two or more. Further, there are wirings 4a to 4c connected to the inspection electrode pad 2 by the via 5, the wiring 4a is directly under the electrode pad 3a to be inspected, the wiring 4b is directly under the electrode pad 3b to be inspected, and the wiring 4c is undercover. It has a structure that passes directly under the inspection electrode pad 3c. In the case of FIG. 4, since the distance between the electrode pad to be inspected and the wiring is 3a-4a <3b-4b <3c-4c, 3a <3b <3c in order of the stress in the depth direction. Strong structure. In the semiconductor device having this configuration, when performing probe inspection, in addition to the electrode pad in the chip region, the probe needle is also contacted with the electrode pad for inspection and the electrode pad for inspection, and gradually until the pressure at the time of measurement is reached. Verify that the probe is faulty without applying pressure and destroying the in-chip electrode pads. When the distance 3c-4c is the same as the distance between the in-chip electrode pad 13 and the lower layer wiring on the same wafer, the electrode pads 3a, 3b to be inspected before dielectric breakdown occurs in the in-chip electrode pad 13 used as an actual product. It becomes possible to generate dielectric breakdown step by step, and it is possible to detect stepwise that the stress of the probe needle is excessive by the inspection method of the present invention. Thus, before the electrode pad in the chip region breaks, it is possible to detect a defect of the probe that causes dielectric breakdown, and to improve the process yield.

図５は実施例５の半導体装置における電極パッドを説明する断面図である。
スクライブ領域１４上にチップ内電極パッド１３とは独立した検査用電極パッド２と２つ以上の被検査用電極パッドを有する。図５では３つの異なる被検査用電極パッド３ａ〜３ｃを有しているが、この被検査用電極パッドの個数は２つ以上あればよい。また、検査用電極パッド２とビア５で接続された配線４ａ〜４ｃが存在し、配線４ａは被検査用電極パッド３ａの直下、配線４ｂは被検査用電極パッド３ｂの直下、配線４ｃは被検査用電極パッド３ｃの直下を通る構造を有する。被検査用電極パッド３ａ、３ｂ、３ｃそれぞれの直下に存在する配線４ａ、４ｂ、４ｃの材質は異なっている。これは、例えば、混合比の異なる合金材料により形成されていても良い。図５の配線４ａ、４ｂ、４ｃの硬度が４ａ＜４ｂ＜４ｃの関係がある場合、深さ方向の応力に対して４ａ＜４ｂ＜４ｃの順で強い構造となる。この構成の半導体装置において、プローブ検査を行う際に、チップ領域の電極パッドに加えて、検査用電極パッドおよび被検査用電極パッドにもプローブ針をコンタクトし、測定時の圧力になるまで徐々に圧力を加えていって、チップ内電極パッドを破壊することなくプローブに不具合がないかを検証する。配線のうち最も硬度の高い４ｃが同一ウエハ上のチップ内の配線と同じ材質である場合、実際の製品として用いられるチップ内電極パッド１３に絶縁破壊を生じる前に被検査用電極パッド３ａ、３ｂと段階的に絶縁破壊を発生させることが可能となり、本発明の検査方法によりプローブ針の応力が過剰になっていることを段階的に検知することが可能となる。例えば、配線をＡｌとＣｕの合金で形成し、Ｃｕの割合を４ａ＜４ｂ＜４ｃとすることで実現することができる。このように、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。 FIG. 5 is a cross-sectional view illustrating electrode pads in the semiconductor device of Example 5.
On the scribe region 14, the test electrode pad 2 independent of the in-chip electrode pad 13 and two or more test electrode pads are provided. In FIG. 5, three different electrode pads for inspection 3a to 3c are provided, but the number of electrode pads for inspection may be two or more. Further, there are wirings 4a to 4c connected to the inspection electrode pad 2 by the via 5, the wiring 4a is directly under the electrode pad 3a to be inspected, the wiring 4b is directly under the electrode pad 3b to be inspected, and the wiring 4c is undercover. It has a structure that passes directly under the inspection electrode pad 3c. The materials of the wirings 4a, 4b, and 4c existing directly under the electrode pads for inspection 3a, 3b, and 3c are different. This may be formed of, for example, alloy materials having different mixing ratios. When the hardness of the wirings 4a, 4b, and 4c in FIG. 5 has a relationship of 4a <4b <4c, the structure is strong in the order of 4a <4b <4c against the stress in the depth direction. In the semiconductor device having this configuration, when performing probe inspection, in addition to the electrode pad in the chip region, the probe needle is also contacted with the electrode pad for inspection and the electrode pad for inspection, and gradually until the pressure at the time of measurement is reached. Verify that the probe is faulty without applying pressure and destroying the in-chip electrode pads. When the hardest 4c of the wiring is made of the same material as the wiring in the chip on the same wafer, the electrode pads 3a, 3b to be inspected before dielectric breakdown occurs in the in-chip electrode pads 13 used as actual products. It becomes possible to generate dielectric breakdown step by step, and it is possible to detect stepwise that the stress of the probe needle is excessive by the inspection method of the present invention. For example, it can be realized by forming the wiring with an alloy of Al and Cu and setting the ratio of Cu to 4a <4b <4c. Thus, before the electrode pad in the chip region breaks, it is possible to detect a defect of the probe that causes dielectric breakdown, and to improve the process yield.

図６は実施例６の半導体装置における電極パッドを説明する断面図である。
スクライブ領域１４に検査用電極パッド２と、検査用電極パッド２にビア５を介して電気的に接続される下層配線４２と、２つ以上の被検査用電極パッドを有する。図６では３つの異なる被検査用電極パッド３ａ〜３ｃを有しているが、この被検査用電極パッドの個数は２つ以上あればよい。それぞれの被検査用電極パッド３ａ〜３ｃはビア５ａ〜５ｃを介して上層配線４１ａ〜４１ｃに接続されている。この構成の半導体装置において、プローブ検査を行う際に、チップ領域の電極パッドに加えて、検査用電極パッドおよび被検査用電極パッドにもプローブ針をコンタクトし、測定時の圧力になるまで徐々に圧力を加えていって、チップ内電極パッドを破壊することなくプローブに不具合がないかを検証する。図６の被検査パッドに接続しているビアの充填率が５ａ＞５ｂ＞５ｃの関係がある場合、深さ方向の応力に対して被検査用電極パッド３ａ＞３ｂ＞３ｃの順で強い構造となる。被検査パッド３ａと同一ウエハ上のチップ内パッドが同じ構造を持ちビアの充填率が等しい場合、実際の製品として用いられるチップ内電極パッド１３に絶縁破壊を生じる前に被検査用電極パッド３ｃ、３ｂと段階的に絶縁破壊を発生させることが可能となり、本発明の検査方法によりプローブ針の応力が過剰になっていることを段階的に検知することが可能となる。このように、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。 FIG. 6 is a cross-sectional view illustrating electrode pads in the semiconductor device of Example 6.
The scribe region 14 has an inspection electrode pad 2, a lower layer wiring 42 electrically connected to the inspection electrode pad 2 through a via 5, and two or more electrode pads for inspection. In FIG. 6, there are three different electrode pads 3a to 3c to be inspected, but the number of electrode pads to be inspected may be two or more. Each of the electrode pads 3a to 3c to be inspected is connected to the upper layer wirings 41a to 41c through the vias 5a to 5c. In the semiconductor device having this configuration, when performing probe inspection, in addition to the electrode pad in the chip region, the probe needle is also contacted with the electrode pad for inspection and the electrode pad for inspection, and gradually until the pressure at the time of measurement is reached. Verify that the probe is faulty without applying pressure and destroying the in-chip electrode pads. When the filling rate of the vias connected to the pad to be inspected in FIG. 6 has a relationship of 5a>5b> 5c, the structure is strong in the order of the electrode pad for inspection 3a>3b> 3c against the stress in the depth direction. It becomes. If the pads in the chip on the same wafer as the pad to be inspected 3a have the same structure and the filling rate of the vias is equal, the electrode pads for inspection 3c, It becomes possible to generate dielectric breakdown step by step with 3b, and it is possible to detect stepwise that the stress of the probe needle is excessive by the inspection method of the present invention. Thus, before the electrode pad in the chip region breaks, it is possible to detect a defect of the probe that causes dielectric breakdown, and to improve the process yield.

図７は実施例７の半導体装置における電極パッドを説明する断面図である。
スクライブ領域１４に検査用電極パッド２と、検査用電極パッド２にビア５を介して電気的に接続される下層配線４２と、２つ以上の被検査用電極パッドを有する。図７では３つの異なる被検査用電極パッド３ａ〜３ｃを有しているが、この被検査用電極パッドの個数は２つ以上あればよい。それぞれの被検査用電極パッド３ａ〜３ｃはビア５ａ〜５ｃを介して上層配線４１ａ〜４１ｃに接続されている。この構成の半導体装置において、プローブ検査を行う際に、チップ領域の電極パッドに加えて、検査用電極パッドおよび被検査用電極パッドにもプローブ針をコンタクトし、測定時の圧力になるまで徐々に圧力を加えていって、チップ内電極パッドを破壊することなくプローブに不具合がないかを検証する。図７の被検査パッドに接続しているビアの個数が５ａ＞５ｂ＞５ｃの関係がある場合、深さ方向の応力に対して被検査用電極パッド３ａ＞３ｂ＞３ｃの順で強い構造となる。被検査パッド３ａと同一ウエハ上のチップ内パッドが同じ構造を持ちビアの個数が等しい場合、実際の製品として用いられるチップ内電極パッド１３に絶縁破壊を生じる前に被検査用電極パッド３ｃ、３ｂと段階的に絶縁破壊を発生させることが可能となり、本発明の検査方法によりプローブ針の応力が過剰になっていることを段階的に検知することが可能となる。このように、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。 FIG. 7 is a cross-sectional view illustrating electrode pads in the semiconductor device of Example 7.
The scribe region 14 has an inspection electrode pad 2, a lower layer wiring 42 electrically connected to the inspection electrode pad 2 through a via 5, and two or more electrode pads for inspection. In FIG. 7, three different electrode pads 3a to 3c to be inspected are provided, but the number of electrode pads to be inspected may be two or more. Each of the electrode pads 3a to 3c to be inspected is connected to the upper layer wirings 41a to 41c through the vias 5a to 5c. In the semiconductor device having this configuration, when performing probe inspection, in addition to the electrode pad in the chip region, the probe needle is also contacted with the electrode pad for inspection and the electrode pad for inspection, and gradually until the pressure at the time of measurement is reached. Verify that the probe is faulty without applying pressure and destroying the in-chip electrode pads. When the number of vias connected to the pad to be inspected in FIG. 7 has a relationship of 5a>5b> 5c, the structure is such that the electrode pad for inspection 3a>3b> 3c is strong against the stress in the depth direction. Become. When the pads in the chip on the same wafer as the pad 3a to be inspected have the same structure and the same number of vias, the electrode pads 3c and 3b to be inspected before dielectric breakdown occurs in the in-chip electrode pads 13 used as actual products. It becomes possible to generate dielectric breakdown step by step, and it is possible to detect stepwise that the stress of the probe needle is excessive by the inspection method of the present invention. Thus, before the electrode pad in the chip region breaks, it is possible to detect a defect of the probe that causes dielectric breakdown, and to improve the process yield.

図８は実施例８の半導体装置における電極パッドを説明する断面図である。
スクライブ領域１４に検査用電極パッド２と、検査用電極パッド２にビア５を介して電気的に接続される下層配線４２と、２つ以上の被検査用電極パッドを有する。図８では３つの異なる被検査用電極パッド３ａ〜３ｃを有しているが、この被検査用電極パッドの個数は２つ以上あればよい。それぞれの被検査用電極パッド３ａ〜３ｃはビア５ａ〜５ｃを介して上層配線４１ａ〜４１ｃに接続されており、各ビア５ａ〜５ｃはそれぞれ異なる形状を備えている。この構成の半導体装置において、プローブ検査を行う際に、チップ領域の電極パッドに加えて、検査用電極パッドおよび被検査用電極パッドにもプローブ針をコンタクトし、測定時の圧力になるまで徐々に圧力を加えていって、チップ内電極パッドを破壊することなくプローブに不具合がないかを検証する。図８の場合の被検査パッドに接続しているビア４１ｃはドット状に形成されており、ビア４１ｂはライン状に形成されており、ビア４１ａは正六角形を並べたような形状をしている。この場合、深さ方向の応力に対して被検査用電極パッド３ａ＞３ｂ＞３ｃの順で強い構造となる。被検査パッド３aと同一ウエハ上のチップ内パッドが同じ構造を持ちビア形状も同じ場合、実際の製品として用いられるチップ内電極パッド１３に絶縁破壊を生じる前に被検査用電極パッド３ｃ、３ｂと段階的に絶縁破壊を発生させることが可能となり、本発明の検査方法によりプローブ針の応力が過剰になっていることを段階的に検知することが可能となる。このように、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。ここで、各ビアの形状は３ａ＞３ｂ＞３ｃの関係が満たされれば任意の構造をとることが可能である。 FIG. 8 is a cross-sectional view illustrating electrode pads in the semiconductor device of Example 8.
The scribe region 14 has an inspection electrode pad 2, a lower layer wiring 42 electrically connected to the inspection electrode pad 2 through a via 5, and two or more electrode pads for inspection. In FIG. 8, three different electrode pads 3a to 3c to be inspected are provided, but the number of electrode pads to be inspected may be two or more. Each of the electrode pads 3a to 3c to be inspected is connected to the upper layer wiring 41a to 41c via the vias 5a to 5c, and each of the vias 5a to 5c has a different shape. In the semiconductor device having this configuration, when performing probe inspection, in addition to the electrode pad in the chip region, the probe needle is also contacted with the electrode pad for inspection and the electrode pad for inspection, and gradually until the pressure at the time of measurement is reached. Verify that the probe is faulty without applying pressure and destroying the in-chip electrode pads. The vias 41c connected to the pad to be inspected in the case of FIG. 8 are formed in a dot shape, the vias 41b are formed in a line shape, and the vias 41a have a shape in which regular hexagons are arranged. . In this case, the structure is strong in the order of the electrode pads for inspection 3a>3b> 3c against the stress in the depth direction. If the pads in the chip on the same wafer as the pad 3a to be inspected have the same structure and the same via shape, the electrode pads for inspection 3c and 3b before the dielectric breakdown occurs in the electrode pads 13 in the chip used as actual products. It becomes possible to generate dielectric breakdown step by step, and it becomes possible to detect stepwise that the stress of the probe needle is excessive by the inspection method of the present invention. Thus, before the electrode pad in the chip region breaks, it is possible to detect a defect of the probe that causes dielectric breakdown, and to improve the process yield. Here, the shape of each via can take any structure as long as the relationship 3a>3b> 3c is satisfied.

以下、上記実施例で示した半導体装置に対する検査方法の例について図を用いて説明する。
図９は実施例９の半導体装置における電極パッドとプローブ針の関係を説明する図、図１０は実施例９における半導体装置の検査方法を説明する図である。 Hereinafter, an example of an inspection method for the semiconductor device described in the above embodiment will be described with reference to the drawings.
FIG. 9 is a diagram for explaining the relationship between electrode pads and probe needles in the semiconductor device of the ninth embodiment, and FIG. 10 is a diagram for explaining a semiconductor device inspection method in the ninth embodiment.

図１０のようにプローブカード基板７１上にチップ内パッド用プローブ針６５とは別に検査用電極パッド用プローブ針６０及び被検査用電極パッド用プローブ針６ａ〜６ｃを配置することで、チップ領域１２内の電極パッド１３の検査と同時に、上記実施例で示されたような検査用電極パッド２と被検査用電極パッド３ａ〜３ｃにそれぞれプローブ針６０、６ａ〜６ｃをコンタクトさせることが可能となる。検査の際、図９に示すように検査用電極パッド２と被検査用電極パッド３ａ〜３ｃにそれぞれプローブ針６０、６ａ〜６ｃをコンタクトさせ検査用電極パッド２と被検査用電極パッド３ａ〜３ｃ間にそれぞれ定電圧を印加する。そこで、検査用電極パッド２と被検査用電極パッド３ａ〜３ｃ間の電流値Ｉａ〜Ｉｃをそれぞれ測定し、規格値より大きい場合その被検査用電極パッドをＦＡＩＬと判定する。例えば、電圧を５Ｖ印加した場合規格値を１μＡ程度に設定すればよい。このように、検査用電極パッド２と被検査用電極パッド３ａ〜３ｃ間の導通を測定することにより、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。   As shown in FIG. 10, the inspection electrode pad probe needle 60 and the inspected electrode pad probe needles 6a to 6c are arranged on the probe card substrate 71 in addition to the in-chip pad probe needle 65, so that the chip region 12 Simultaneously with the inspection of the electrode pad 13, the probe needles 60 and 6a to 6c can be brought into contact with the inspection electrode pad 2 and the electrode pads for inspection 3a to 3c, respectively, as shown in the above embodiment. . At the time of inspection, as shown in FIG. 9, the probe needles 60 and 6a to 6c are brought into contact with the inspection electrode pad 2 and the inspection electrode pads 3a to 3c, respectively, and the inspection electrode pad 2 and the inspection electrode pads 3a to 3c are contacted. A constant voltage is applied between them. Therefore, the current values Ia to Ic between the test electrode pad 2 and the test electrode pads 3a to 3c are respectively measured, and if the current value is larger than the standard value, the test electrode pad is determined to be FAIL. For example, the standard value may be set to about 1 μA when a voltage of 5 V is applied. In this way, by measuring the continuity between the test electrode pad 2 and the test electrode pads 3a to 3c, before the electrode pad in the chip region breaks, the failure of the probe causing the dielectric breakdown is detected, The process yield can be improved.

以下、図を用いて上記半導体装置を用いた検査方法を説明する。ここで、それぞれの方法を単独で説明するが、上記各半導体装置との組み合わせは任意である。
図１１は実施例１０における半導体装置の検査方法を説明する図である。 Hereinafter, an inspection method using the semiconductor device will be described with reference to the drawings. Here, although each method is demonstrated independently, the combination with each said semiconductor device is arbitrary.
FIG. 11 is a diagram for explaining a semiconductor device inspection method according to the tenth embodiment.

プローブカード基板に固定された被検査用電極パッド用プローブ針６ａ〜６ｃの高さはそれぞれ異なっている。図１１の場合、針の高さの関係は６ａ＜６ｂ＜６ｃであるので、チップ領域１２内の電極パッド１３と同時に検査用電極パッド２と被検査用電極パッド３ａ〜３ｃそれぞれにコンタクトを行う際、被検査用電極パッドに対して３ａ＜３ｂ＜３ｃの順で大きな応力が印加されることになる。従って、チップ内パッド用プローブ針６５と被検査用電極パッド用プローブ針６ａが同じ高さである場合、実際の製品として用いられるチップ内電極パッド１３に絶縁破壊を生じる前に被検査用電極パッド３ｃ、３ｂと段階的に絶縁破壊を発生させることが可能となり、本発明の検査方法によりプローブ針の応力が過剰になっていることを段階的に検知することが可能となる。このように、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。   The heights of the probe needles 6a to 6c for the electrode pads for inspection fixed to the probe card substrate are different from each other. In the case of FIG. 11, since the relationship between the heights of the needles is 6a <6b <6c, contact is made to each of the inspection electrode pad 2 and the electrode pads 3a to 3c for inspection simultaneously with the electrode pad 13 in the chip region 12. At this time, a large stress is applied to the electrode pad to be inspected in the order of 3a <3b <3c. Therefore, when the in-chip pad probe needle 65 and the inspected electrode pad probe needle 6a are at the same height, the inspected electrode pad before the dielectric breakdown occurs in the in-chip electrode pad 13 used as an actual product. It becomes possible to generate dielectric breakdown in stages with 3c and 3b, and it is possible to detect in stages that the stress of the probe needle is excessive by the inspection method of the present invention. Thus, before the electrode pad in the chip region breaks, it is possible to detect a defect of the probe that causes dielectric breakdown, and to improve the process yield.

図１２は実施例１１における半導体装置の検査方法を説明する図である。
プローブカード基板に固定された被検査用電極パッド用プローブ針６ａ〜６ｃの太さが異なっている。針が細いほどコンタクトのときのたわみが大きくなるのでコンタクト時の針圧は低くなる。図１２の場合、針の太さの関係は６ａ＜６ｂ＜６ｃであるので、チップ領域１２内の電極パッド１３と同時に検査用電極パッド２と被検査用電極パッド３ａ〜３ｃそれぞれにコンタクトを行う際、被検査用電極パッドに対して３ａ＜３ｂ＜３ｃの順で大きな応力が印加されることになる。従って、チップ内パッド用プローブ針６５と被検査用電極パッド用プローブ針６ａが同じ太さである場合、実際の製品として用いられるチップ内電極パッド１３に絶縁破壊を生じる前に被検査用電極パッド３ｃ、３ｂと段階的に絶縁破壊を発生させることが可能となり、本発明の検査方法によりプローブ針の応力が過剰になっていることを段階的に検知することが可能となる。このように、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。 FIG. 12 is a diagram for explaining a semiconductor device inspection method according to the eleventh embodiment.
The thicknesses of probe needles 6a to 6c for electrode pads for inspection fixed to the probe card substrate are different. The thinner the needle, the greater the deflection at the time of contact, and the lower the needle pressure at the time of contact. In the case of FIG. 12, since the relationship between the thicknesses of the needles is 6a <6b <6c, contact is made with each of the electrode pad 13 for inspection and the electrode pads for inspection 3a to 3c simultaneously with the electrode pad 13 in the chip region 12. At this time, a large stress is applied to the electrode pad to be inspected in the order of 3a <3b <3c. Therefore, when the in-chip pad probe needle 65 and the inspected electrode pad probe needle 6a have the same thickness, the inspected electrode pad before the dielectric breakdown occurs in the in-chip electrode pad 13 used as an actual product. It becomes possible to generate dielectric breakdown in stages with 3c and 3b, and it is possible to detect in stages that the stress of the probe needle is excessive by the inspection method of the present invention. Thus, before the electrode pad in the chip region breaks, it is possible to detect a defect of the probe that causes dielectric breakdown, and to improve the process yield.

図１３は実施例１２における半導体装置の検査方法を説明する図である。
プローブカード基板に固定された被検査用電極パッド用プローブ針６ａ〜６ｃに凹凸が存在しており、コンタクト時の針とパッドの接触面積が異なっている。針とパッドの接触面積が小さいほどコンタクト時の単位面積あたりの針圧は大きくなる。図１３の場合、針とパッドの接触面積の関係は６ａ＞６ｂ＞６ｃであるので、チップ領域１２内の電極パッド１３と同時に検査用電極パッド２と被検査用電極パッド３ａ〜３ｃそれぞれにコンタクトを行う際、被検査用電極パッドに対して３ａ＜３ｂ＜３ｃの順で大きな応力が印加されることになる。従って、チップ内パッド用プローブ針６５と被検査用電極パッド用プローブ針６ａが同じ接触面積である場合、実際の製品として用いられるチップ内電極パッド１３に絶縁破壊を生じる前に被検査用電極パッド３ｃ、３ｂと段階的に絶縁破壊を発生させることが可能となり、本発明の検査方法によりプローブ針の応力が過剰になっていることを段階的に検知することが可能となる。このように、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。 FIG. 13 is a diagram for explaining a semiconductor device inspection method according to the twelfth embodiment.
The probe needles 6a to 6c for electrode pads to be inspected fixed to the probe card substrate have irregularities, and the contact area between the needle and the pad at the time of contact is different. The smaller the contact area between the needle and the pad, the greater the needle pressure per unit area at the time of contact. In the case of FIG. 13, since the relationship between the contact area of the needle and the pad is 6a>6b> 6c, the electrode pad 13 in the chip region 12 and the electrode pad for inspection 2 and the electrode pads for inspection 3a to 3c are contacted simultaneously. When performing, a large stress is applied to the electrode pad to be inspected in the order of 3a <3b <3c. Therefore, when the in-chip pad probe needle 65 and the inspected electrode pad probe needle 6a have the same contact area, the inspected electrode pad before the dielectric breakdown occurs in the in-chip electrode pad 13 used as an actual product. It becomes possible to generate dielectric breakdown in stages with 3c and 3b, and it is possible to detect in stages that the stress of the probe needle is excessive by the inspection method of the present invention. Thus, before the electrode pad in the chip region breaks, it is possible to detect a defect of the probe that causes dielectric breakdown, and to improve the process yield.

図１４は実施例１３における半導体装置の検査方法を説明する図である。
プローブカード基板に固定された被検査用電極パッド用プローブ針６ａ〜６ｃの先端径が異なっている。図１４の場合、先端径の関係は６ａ＞６ｂ＞６ｃであるので、チップ領域１２内の電極パッド１３と同時に検査用電極パッド２と被検査用電極パッド３ａ〜３ｃそれぞれにコンタクトを行う際、被検査用電極パッドに対して３ａ＜３ｂ＜３ｃの順で大きな応力が印加されることになる。従って、チップ内パッド用プローブ針６５と被検査用電極パッド用プローブ針６ａが同じ先端径である場合、実際の製品として用いられるチップ内電極パッド１３に絶縁破壊を生じる前に被検査用電極パッド３ｃ、３ｂと段階的に絶縁破壊を発生させることが可能となり、本発明の検査方法によりプローブ針の応力が過剰になっていることを段階的に検知することが可能となる。このように、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。 FIG. 14 is a diagram for explaining a semiconductor device inspection method according to the thirteenth embodiment.
The tip diameters of the probe needles 6a to 6c for electrode pads to be inspected fixed to the probe card substrate are different. In the case of FIG. 14, since the relationship between the tip diameters is 6a>6b> 6c, when making contact with each of the test electrode pad 2 and the test electrode pads 3a to 3c simultaneously with the electrode pad 13 in the chip region 12, A large stress is applied to the electrode pad to be inspected in the order of 3a <3b <3c. Therefore, when the in-chip pad probe needle 65 and the inspected electrode pad probe needle 6a have the same tip diameter, the inspected electrode pad is used before dielectric breakdown occurs in the in-chip electrode pad 13 used as an actual product. It becomes possible to generate dielectric breakdown in stages with 3c and 3b, and it is possible to detect in stages that the stress of the probe needle is excessive by the inspection method of the present invention. Thus, before the electrode pad in the chip region breaks, it is possible to detect a defect of the probe that causes dielectric breakdown, and to improve the process yield.

図１５は実施例１４における半導体装置の検査方法を説明する図である。
プローブカード基板に固定された被検査用電極パッド用プローブ針６ａ〜６ｃの針固定位置と針先の距離が異なっている。針固定位置と針先の距離が長いほどコンタクト時にたわみやすくなるため、パッドに印加される応力が小さくなる。図１５の場合、針固定位置と針先の距離の関係は６ａ＞６ｂ＞６ｃであるので、チップ領域１２内の電極パッド１３と同時に検査用電極パッド２と被検査用電極パッド３ａ〜３ｃそれぞれにコンタクトを行う際、被検査用電極パッドに対して３ａ＜３ｂ＜３ｃの順で大きな応力が印加されることになる。従って、チップ内パッド用プローブ針６５と被検査用電極パッド用プローブ針６ａの針固定位置と針先の距離が同じである場合、実際の製品として用いられるチップ内電極パッド１３に絶縁破壊を生じる前に被検査用電極パッド３ｃ、３ｂと段階的に絶縁破壊を発生させることが可能となり、本発明の検査方法によりプローブ針の応力が過剰になっていることを段階的に検知することが可能となる。このように、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。 FIG. 15 is a diagram for explaining a semiconductor device inspection method according to the fourteenth embodiment.
The distance between the needle fixing position of the probe needles 6a to 6c for electrode pads for inspection fixed to the probe card substrate is different from the distance between the needle tips. The longer the distance between the needle fixing position and the needle tip, the easier it is to deflect at the time of contact, so the stress applied to the pad becomes smaller. In the case of FIG. 15, since the relationship between the needle fixing position and the distance between the needle tip is 6a>6b> 6c, the electrode pad 13 for inspection and the electrode pads 3a to 3c to be inspected simultaneously with the electrode pad 13 in the chip region 12 respectively. When the contact is made, a large stress is applied to the electrode pad to be inspected in the order of 3a <3b <3c. Therefore, when the distance between the needle fixing position of the probe needle 65 for the in-chip pad and the probe needle 6a for the electrode pad to be inspected is the same as the needle tip, dielectric breakdown occurs in the in-chip electrode pad 13 used as an actual product. It becomes possible to generate dielectric breakdown in stages with the electrode pads 3c and 3b to be inspected before, and it is possible to detect in stages that the stress of the probe needle is excessive by the inspection method of the present invention. It becomes. Thus, before the electrode pad in the chip region breaks, it is possible to detect a defect of the probe that causes dielectric breakdown, and to improve the process yield.

図１６は実施例１５における半導体装置の検査方法を説明する図である。
プローブカード基板に固定された被検査用電極パッド用プローブ針６ａ〜６ｃの針材質が異なっている。針材質の硬度が小さいほど、コンタクトの際のたわみが大きくなるためパッドに印加される応力が小さくなる。図１６において針材質の硬度の関係が６ａ＜６ｂ＜６ｃである場合、チップ領域１２内の電極パッド１３と同時に検査用電極パッド２と被検査用電極パッド３ａ〜３ｃそれぞれにコンタクトを行う際、被検査用電極パッドに対して３ａ＜３ｂ＜３ｃの順で大きな応力が印加されることになる。従って、チップ内パッド用プローブ針６５と被検査用電極パッド用プローブ針６ａが同じ材質である場合、実際の製品として用いられるチップ内電極パッド１３に絶縁破壊を生じる前に被検査用電極パッド３ｃ、３ｂと段階的に絶縁破壊を発生させることが可能となり、本発明の検査方法によりプローブ針の応力が過剰になっていることを段階的に検知することが可能となる。このように、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。 FIG. 16 is a diagram for explaining a semiconductor device inspection method according to the fifteenth embodiment.
The needle materials of the probe needles 6a to 6c for electrode pads for inspection fixed to the probe card substrate are different. The smaller the hardness of the needle material, the greater the deflection at the time of contact, so the stress applied to the pad becomes smaller. In FIG. 16, when the relationship of the hardness of the needle material is 6a <6b <6c, when making contact with each of the inspection electrode pad 2 and the inspection electrode pads 3a to 3c simultaneously with the electrode pad 13 in the chip region 12, A large stress is applied to the electrode pad to be inspected in the order of 3a <3b <3c. Therefore, when the in-chip pad probe needle 65 and the inspected electrode pad probe needle 6a are made of the same material, the inspected electrode pad 3c is caused before dielectric breakdown occurs in the in-chip electrode pad 13 used as an actual product. 3b, it is possible to generate dielectric breakdown step by step, and it is possible to detect stepwise that the stress of the probe needle is excessive by the inspection method of the present invention. Thus, before the electrode pad in the chip region breaks, it is possible to detect a defect of the probe that causes dielectric breakdown, and to improve the process yield.

図１７は実施例１６における半導体装置の検査方法を説明する図である。
プローブカード基板に固定された被検査用電極パッド用プローブ針６ａ〜６ｃはそれぞればねの部分をもっておりそのばね定数が異なっている。ばね定数が小さいほどパッドに印加される応力が大きくなる。図１７においてばね定数の関係が６ａ＞６ｂ＞６ｃである場合、チップ領域１２内の電極パッド１３と同時に検査用電極パッド２と被検査用電極パッド３ａ〜３ｃそれぞれにコンタクトを行う際、被検査用電極パッドに対して３ａ＜３ｂ＜３ｃの順で大きな応力が印加されることになる。従って、チップ内パッド用プローブ針６５と被検査用電極パッド用プローブ針６ａが同じばね定数の部分をもつ場合、実際の製品として用いられるチップ内電極パッド１３に絶縁破壊を生じる前に被検査用電極パッド３ｃ、３ｂと段階的に絶縁破壊を発生させることが可能となり、本発明の検査方法によりプローブ針の応力が過剰になっていることを段階的に検知することが可能となる。このように、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができる。 FIG. 17 is a diagram for explaining a semiconductor device inspection method according to the sixteenth embodiment.
The probe needles 6a to 6c for electrode pads for inspection fixed to the probe card substrate each have a spring portion, and the spring constants thereof are different. The smaller the spring constant, the greater the stress applied to the pad. In FIG. 17, when the relationship between the spring constants is 6a>6b> 6c, when making contact with the electrode pad 13 and the electrode pads 3a to 3c to be inspected simultaneously with the electrode pads 13 in the chip region 12, A large stress is applied to the electrode pads in the order of 3a <3b <3c. Therefore, when the in-chip pad probe needle 65 and the electrode pad probe needle 6a to be inspected have the same spring constant portion, the in-chip electrode pad 13 used as an actual product is used for the inspection before dielectric breakdown occurs. It is possible to cause dielectric breakdown in a stepwise manner with the electrode pads 3c and 3b, and it is possible to detect in a stepwise manner that the stress of the probe needle is excessive by the inspection method of the present invention. Thus, before the electrode pad in the chip region breaks, it is possible to detect a defect of the probe that causes dielectric breakdown, and to improve the process yield.

本発明における半導体装置及びその検査方法は、チップ領域内の電極パッドが破壊する前に、絶縁破壊をおよぼすプローブの不具合を検出し、工程歩留まりを向上することができ、電極パッド直下に層間絶縁膜を介して配線層を有する半導体装置及びその検査方法等に有用である。   The semiconductor device and the inspection method thereof according to the present invention can detect a defect of a probe that causes dielectric breakdown before the electrode pad in the chip region is broken, and can improve the process yield. It is useful for a semiconductor device having a wiring layer through the via and an inspection method thereof.

（ａ）実施例１における半導体装置を形成するウエハを示す図 （ｂ）実施例１における半導体装置の構成図 （ｃ）実施例１の半導体装置における電極パッドを説明する断面図(A) The figure which shows the wafer which forms the semiconductor device in Example 1 (b) The block diagram of the semiconductor device in Example 1 (c) Sectional drawing explaining the electrode pad in the semiconductor device of Example 1 （ａ）実施例２における半導体装置の構成図 （ｂ）実施例２の半導体装置における電極パッドを説明する断面図(A) Configuration diagram of semiconductor device in Example 2 (b) Cross-sectional view illustrating electrode pads in a semiconductor device in Example 2 実施例３の半導体装置における電極パッドを説明する断面図Sectional drawing explaining the electrode pad in the semiconductor device of Example 3 実施例４の半導体装置における電極パッドを説明する断面図Sectional drawing explaining the electrode pad in the semiconductor device of Example 4 実施例５の半導体装置における電極パッドを説明する断面図Sectional drawing explaining the electrode pad in the semiconductor device of Example 5 実施例６の半導体装置における電極パッドを説明する断面図Sectional drawing explaining the electrode pad in the semiconductor device of Example 6 実施例７の半導体装置における電極パッドを説明する断面図Sectional drawing explaining the electrode pad in the semiconductor device of Example 7 実施例８の半導体装置における電極パッドを説明する断面図Sectional drawing explaining the electrode pad in the semiconductor device of Example 8 実施例９の半導体装置における電極パッドとプローブ針の関係を説明する図The figure explaining the relationship between the electrode pad and probe needle in the semiconductor device of Example 9 実施例９における半導体装置の検査方法を説明する図10A and 10B illustrate a method for inspecting a semiconductor device in Example 9. 実施例１０における半導体装置の検査方法を説明する図10A and 10B illustrate a method for inspecting a semiconductor device in Example 10. 実施例１１における半導体装置の検査方法を説明する図10A and 10B illustrate a method for inspecting a semiconductor device in Example 11. 実施例１２における半導体装置の検査方法を説明する図10A and 10B illustrate a method for inspecting a semiconductor device in Example 12. 実施例１３における半導体装置の検査方法を説明する図The figure explaining the inspection method of the semiconductor device in Example 13 実施例１４における半導体装置の検査方法を説明する図The figure explaining the inspection method of the semiconductor device in Example 14 実施例１５における半導体装置の検査方法を説明する図The figure explaining the inspection method of the semiconductor device in Example 15 実施例１６における半導体装置の検査方法を説明する図The figure explaining the inspection method of the semiconductor device in Example 16 （ａ）従来の半導体装置を形成するウエハを示す図 （ｂ）従来の半導体装置の構成図 （ｃ）従来の半導体装置における電極パッドを説明する断面図(A) The figure which shows the wafer which forms the conventional semiconductor device (b) The block diagram of the conventional semiconductor device (c) Sectional drawing explaining the electrode pad in the conventional semiconductor device

符号の説明Explanation of symbols

２ 検査用電極パッド
３ 被検査用電極パッド
３ａ 被検査用電極パッド
３ｂ 被検査用電極パッド
３ｃ 被検査用電極パッド
４ 配線
４ａ 配線
４ｂ 配線
４ｃ 配線
５ ビア
５ａ ビア
５ｂ ビア
５ｃ ビア
６ａ プローブ針
６ｂ プローブ針
６ｃ プローブ針
８ 欠陥
１１ 半導体ウエハ
１２ チップ領域
１３ 電極パッド
１４ スクライブ領域
１５ 層間絶縁膜
４１ａ 配線
４１ｂ 配線
４１ｃ 配線
４２ 下層配線
６０ プローブ針
６５ プローブ針
７１ プローブカード基板 DESCRIPTION OF SYMBOLS 2 Test electrode pad 3 Test electrode pad 3a Test electrode pad 3b Test electrode pad 3c Test electrode pad 4 Wiring 4a Wiring 4b Wiring 4c Wiring 5 Via 5a Via 5b Via 5c Via 6a Probe needle 6b Probe Needle 6c Probe needle 8 Defect 11 Semiconductor wafer 12 Chip area 13 Electrode pad 14 Scribe area 15 Interlayer insulating film 41a Wiring 41b Wiring 41c Wiring 42 Lower layer wiring 60 Probe needle 65 Probe needle 71 Probe card substrate

Claims (19)

１または２以上の被検査用電極パッドと、
検査用電極パッドと、
全ての前記被検査用電極パッド直下の配線層領域に設けられ前記検査用電極パッドと電気的に接続された配線と
をスクライブ領域に備え、前記被検査用電極パッドおよび前記検査用電極パッドにプローブをコンタクトし、前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を検出することを特徴とする半導体装置。 One or more electrode pads for inspection;
An inspection electrode pad;
Provided in the scribe region are wirings that are provided in the wiring layer region immediately below all the electrode pads for inspection and are electrically connected to the electrode pads for inspection, and probes on the electrode pads for inspection and the electrode pads for inspection And detecting the destruction of the electrode pad to be inspected by the contact from conduction between the electrode pad to be inspected and the electrode pad for inspection through the wiring. 複数の被検査用電極パッドと、
検査用電極パッドと、
全ての前記被検査用電極パッド直下の配線層領域を通り前記検査用電極パッドと電気的に接続された配線と
をスクライブ領域に備え、前記各被検査用電極パッドの厚さがそれぞれ異なることを特徴とする半導体装置。 A plurality of electrode pads for inspection;
An inspection electrode pad;
A scribe region is provided with wiring electrically connected to the inspection electrode pad that passes through the wiring layer region immediately below the electrode pads for inspection, and the thicknesses of the electrode pads for inspection are different from each other. A featured semiconductor device. 複数の被検査用電極パッドと、
検査用電極パッドと、
全ての前記被検査用電極パッド直下の配線層領域を通り前記検査用電極パッドと電気的に接続された配線と
をスクライブ領域に備え、前記各被検査用電極パッドの硬度がそれぞれ異なることを特徴とする半導体装置。 A plurality of electrode pads for inspection;
An inspection electrode pad;
A scribe region includes wiring electrically connected to the inspection electrode pad that passes through a wiring layer region immediately below all the inspection electrode pads, and the hardness of each of the inspection electrode pads is different. A semiconductor device. 複数の被検査用電極パッドと、
検査用電極パッドと、
全ての前記被検査用電極パッド直下の配線層領域を通り前記検査用電極パッドと電気的に接続された配線と
をスクライブ領域に備え、前記各被検査用電極パッドを形成する合金材料がそれぞれ異なることを特徴とする半導体装置。 A plurality of electrode pads for inspection;
An inspection electrode pad;
The scribe region includes wiring electrically connected to the electrode pad for inspection passing through the wiring layer region immediately below the electrode pad for inspection, and the alloy materials forming the electrode pads for inspection are different from each other. A semiconductor device. 複数の被検査用電極パッドと、
検査用電極パッドと、
対応する前記被検査用電極パッド直下の配線層領域を通り前記検査用電極パッドと電気的に接続された複数の配線と
をスクライブ領域に備え、前記各配線と対応する前記被検査用電極パッドの距離がそれぞれ異なることを特徴とする半導体装置。 A plurality of electrode pads for inspection;
An inspection electrode pad;
The scribe region includes a plurality of wires electrically connected to the inspection electrode pad through the wiring layer region immediately below the corresponding electrode pad to be inspected, and the electrode pads for inspection corresponding to the respective wires A semiconductor device characterized by different distances. 複数の被検査用電極パッドと、
検査用電極パッドと、
対応する前記被検査用電極パッド直下の配線層領域を通り前記検査用電極パッドと電気的に接続された複数の配線と
をスクライブ領域に備え、前記各配線の硬度がそれぞれ異なることを特徴とする半導体装置。 A plurality of electrode pads for inspection;
An inspection electrode pad;
The scribe region includes a plurality of wires electrically connected to the electrode pad for inspection passing through the corresponding wiring layer region immediately below the electrode pad for inspection, and the hardness of each wire is different. Semiconductor device. 複数の被検査用電極パッドと、
検査用電極パッドと、
対応する前記被検査用電極パッド直下の配線層領域を通り前記検査用電極パッドと電気的に接続された複数の配線と
をスクライブ領域に備え、前記各配線を形成する合金材料がそれぞれ異なることを特徴とする半導体装置。 A plurality of electrode pads for inspection;
An inspection electrode pad;
The scribe region includes a plurality of wires electrically connected to the electrode pad for inspection through the corresponding wiring layer region immediately below the electrode pad for inspection, and the alloy materials forming the respective wires are different from each other. A featured semiconductor device. 複数の被検査用電極パッドと、
検査用電極パッドと、
全ての前記被検査用電極パッド直下の配線層領域を通り前記検査用電極パッドと電気的に接続された下層配線と、
対応する前記被検査用電極パッドとビアを介して接続された複数の上層配線と
をスクライブ領域に備えることを特徴とする半導体装置。 A plurality of electrode pads for inspection;
An inspection electrode pad;
A lower layer wiring that is electrically connected to the electrode pad for inspection through the wiring layer region immediately below all the electrode pads for inspection;
A semiconductor device comprising a corresponding scribe electrode pad and a plurality of upper layer wirings connected via vias in a scribe region. 前記各ビアの充填率が接続されている被検査用電極パッド毎にそれぞれ異なることを特徴とする請求項８記載の半導体装置。   9. The semiconductor device according to claim 8, wherein a filling rate of each via is different for each electrode pad to be inspected. 前記各ビアの個数が接続されている被検査用電極パッド毎にそれぞれ異なることを特徴とする請求項８記載の半導体装置。   9. The semiconductor device according to claim 8, wherein the number of each via is different for each electrode pad to be inspected connected. 前記各ビアの形状が接続されている被検査用電極パッド毎にそれぞれ異なることを特徴とする請求項８記載の半導体装置。   9. The semiconductor device according to claim 8, wherein the shape of each via is different for each electrode pad to be inspected connected thereto. 前記請求項１乃至請求項１１の半導体装置の検査方法であって、
チップ領域の電極パッドと同時に全ての前記被検査用電極パッドおよび前記検査用電極パッドにプローブをコンタクトする工程と、
前記プローブの圧力を測定時の圧力まで徐々に加えていく工程と、
前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を段階的に検出する工程と
を有することを特徴とする半導体装置の検査方法。 A method for inspecting a semiconductor device according to any one of claims 1 to 11,
Contacting the probe with all the electrode pads for inspection and the electrode pads for inspection simultaneously with the electrode pads of the chip region;
Gradually adding the pressure of the probe to the pressure at the time of measurement;
And a step of detecting stepwise the destruction of the electrode pad to be inspected by a contact from conduction between the electrode pad to be inspected via the wiring and the electrode pad for inspecting. . 前記請求項１乃至請求項１１の半導体装置の検査方法であって、
前記各被検査用電極パッドに対応して長さの異なるプローブを備えるプローブカードを用い、
チップ領域の電極パッドと同時に全ての前記被検査用電極パッドおよび前記検査用電極パッドにプローブをコンタクトする工程と、
前記プローブの圧力を測定時の圧力まで徐々に加えていく工程と、
前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を段階的に検出する工程と
を有することを特徴とする半導体装置の検査方法。 A method for inspecting a semiconductor device according to any one of claims 1 to 11,
Using a probe card comprising probes with different lengths corresponding to the electrode pads for inspection,
Contacting the probe with all the electrode pads for inspection and the electrode pads for inspection simultaneously with the electrode pads of the chip region;
Gradually adding the pressure of the probe to the pressure at the time of measurement;
And a step of detecting stepwise the destruction of the electrode pad to be inspected by a contact from conduction between the electrode pad to be inspected via the wiring and the electrode pad for inspecting. . 前記請求項１乃至請求項１１の半導体装置の検査方法であって、
前記各被検査用電極パッドに対応して太さの異なるプローブを備えるプローブカードを用い、
チップ領域の電極パッドと同時に全ての前記被検査用電極パッドおよび前記検査用電極パッドにプローブをコンタクトする工程と、
前記プローブの圧力を測定時の圧力まで徐々に加えていく工程と、
前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を段階的に検出する工程と
を有することを特徴とする半導体装置の検査方法。 A method for inspecting a semiconductor device according to any one of claims 1 to 11,
Using a probe card provided with probes having different thicknesses corresponding to the electrode pads for inspection,
Contacting the probe with all the electrode pads for inspection and the electrode pads for inspection simultaneously with the electrode pads of the chip region;
Gradually adding the pressure of the probe to the pressure at the time of measurement;
And a step of detecting stepwise the destruction of the electrode pad to be inspected by a contact from conduction between the electrode pad to be inspected via the wiring and the electrode pad for inspecting. . 前記請求項１乃至請求項１１の半導体装置の検査方法であって、
前記各被検査用電極パッドに対応して凹凸により接触面積の異なるプローブを備えるプローブカードを用い、
チップ領域の電極パッドと同時に全ての前記被検査用電極パッドおよび前記検査用電極パッドにプローブをコンタクトする工程と、
前記プローブの圧力を測定時の圧力まで徐々に加えていく工程と、
前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を段階的に検出する工程と
を有することを特徴とする半導体装置の検査方法。 A method for inspecting a semiconductor device according to any one of claims 1 to 11,
Using a probe card comprising a probe with different contact areas due to unevenness corresponding to each of the electrode pads for inspection,
Contacting the probe with all the electrode pads for inspection and the electrode pads for inspection simultaneously with the electrode pads of the chip region;
Gradually adding the pressure of the probe to the pressure at the time of measurement;
And a step of detecting stepwise the destruction of the electrode pad to be inspected by a contact from conduction between the electrode pad to be inspected via the wiring and the electrode pad for inspecting. . 前記請求項１乃至請求項１１の半導体装置の検査方法であって、
前記各被検査用電極パッドに対応して先端径の異なるプローブを備えるプローブカードを用い、
チップ領域の電極パッドと同時に全ての前記被検査用電極パッドおよび前記検査用電極パッドにプローブをコンタクトする工程と、
前記プローブの圧力を測定時の圧力まで徐々に加えていく工程と、
前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を段階的に検出する工程と
を有することを特徴とする半導体装置の検査方法。 A method for inspecting a semiconductor device according to any one of claims 1 to 11,
Using a probe card provided with a probe having a different tip diameter corresponding to each of the electrode pads for inspection,
Contacting the probe with all the electrode pads for inspection and the electrode pads for inspection simultaneously with the electrode pads of the chip region;
Gradually adding the pressure of the probe to the pressure at the time of measurement;
And a step of detecting stepwise the destruction of the electrode pad to be inspected by a contact from conduction between the electrode pad to be inspected via the wiring and the electrode pad for inspecting. . 前記請求項１乃至請求項１１の半導体装置の検査方法であって、
前記各被検査用電極パッドに対応してプローブ固定位置からプローブ先端までの距離が異なるプローブを備えるプローブカードを用い、
チップ領域の電極パッドと同時に全ての前記被検査用電極パッドおよび前記検査用電極パッドにプローブをコンタクトする工程と、
前記プローブの圧力を測定時の圧力まで徐々に加えていく工程と、
前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を段階的に検出する工程と
を有することを特徴とする半導体装置の検査方法。 A method for inspecting a semiconductor device according to any one of claims 1 to 11,
Using a probe card comprising a probe with a different distance from the probe fixing position to the probe tip corresponding to each of the electrode pads for inspection,
Contacting the probe with all the electrode pads for inspection and the electrode pads for inspection simultaneously with the electrode pads of the chip region;
Gradually adding the pressure of the probe to the pressure at the time of measurement;
And a step of detecting stepwise the destruction of the electrode pad to be inspected by a contact from conduction between the electrode pad to be inspected via the wiring and the electrode pad for inspecting. . 前記請求項１乃至請求項１１の半導体装置の検査方法であって、
前記各被検査用電極パッドに対応して材質の異なるプローブを備えるプローブカードを用い、
チップ領域の電極パッドと同時に全ての前記被検査用電極パッドおよび前記検査用電極パッドにプローブをコンタクトする工程と、
前記プローブの圧力を測定時の圧力まで徐々に加えていく工程と、
前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を段階的に検出する工程と
を有することを特徴とする半導体装置の検査方法。 A method for inspecting a semiconductor device according to any one of claims 1 to 11,
Using a probe card provided with probes of different materials corresponding to each of the electrode pads for inspection,
Contacting the probe with all the electrode pads for inspection and the electrode pads for inspection simultaneously with the electrode pads of the chip region;
Gradually adding the pressure of the probe to the pressure at the time of measurement;
And a step of detecting stepwise the destruction of the electrode pad to be inspected by a contact from conduction between the electrode pad to be inspected via the wiring and the electrode pad for inspecting. . 前記請求項１乃至請求項１１の半導体装置の検査方法であって、
前記各被検査用電極パッドに対応してばね定数の異なるばねを設けたプローブを備えるプローブカードを用い、
チップ領域の電極パッドと同時に全ての前記被検査用電極パッドおよび前記検査用電極パッドにプローブをコンタクトする工程と、
前記プローブの圧力を測定時の圧力まで徐々に加えていく工程と、
前記配線を介する前記被検査用電極パッドと前記検査用電極パッド間の導通よりコンタクトによる前記被検査用電極パッドの破壊を段階的に検出する工程と
を有することを特徴とする半導体装置の検査方法。 A method for inspecting a semiconductor device according to any one of claims 1 to 11,
Using a probe card including a probe provided with a spring having a different spring constant corresponding to each of the electrode pads to be inspected,
Contacting the probe with all the electrode pads for inspection and the electrode pads for inspection simultaneously with the electrode pads of the chip region;
Gradually adding the pressure of the probe to the pressure at the time of measurement;
And a step of detecting stepwise the destruction of the electrode pad to be inspected by a contact from conduction between the electrode pad to be inspected via the wiring and the electrode pad for inspecting. .
JP2004180360A 2004-06-18 2004-06-18 Semiconductor device and method of inspecting the same Pending JP2006005180A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004180360A JP2006005180A (en) 2004-06-18 2004-06-18 Semiconductor device and method of inspecting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004180360A JP2006005180A (en) 2004-06-18 2004-06-18 Semiconductor device and method of inspecting the same

Publications (1)

Publication Number Publication Date
JP2006005180A true JP2006005180A (en) 2006-01-05

Family

ID=35773291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004180360A Pending JP2006005180A (en) 2004-06-18 2004-06-18 Semiconductor device and method of inspecting the same

Country Status (1)

Country Link
JP (1) JP2006005180A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655324A (en) * 2011-03-29 2016-06-08 国际商业机器公司 Stacked via structure for metal fuse applications

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655324A (en) * 2011-03-29 2016-06-08 国际商业机器公司 Stacked via structure for metal fuse applications
US10229875B2 (en) 2011-03-29 2019-03-12 International Business Machines Corporation Stacked via structure for metal fuse applications

Similar Documents

Publication Publication Date Title
US9557376B2 (en) Apparatuses and methods for die seal crack detection
US7851793B2 (en) Test structure with TDDB test pattern
JP4370343B2 (en) Semiconductor device with defect detection function
US7880493B2 (en) Probe pad, substrate having a semiconductor device, method of testing a semiconductor device and tester for testing a semiconductor device
JP5067280B2 (en) Semiconductor wafer measuring device
JPH10319044A (en) Probe card
JP4717523B2 (en) Semiconductor device and manufacturing method thereof
JP2005277338A (en) Semiconductor device and inspecting method therefor
KR101280419B1 (en) probe card
JP2008028274A (en) Manufacturing method for semiconductor device
TW202037918A (en) Probe structure for micro device inspection
JP7023276B2 (en) A semiconductor inspection device including a probe, a probe unit, and a probe unit.
JP2006005180A (en) Semiconductor device and method of inspecting the same
JP3334659B2 (en) Probe card
JP4728628B2 (en) Semiconductor device
JP2010098046A (en) Probe card and method for manufacturing semiconductor device
JP3741086B2 (en) Semiconductor substrate for evaluation and insulation failure evaluation method for isolated semiconductor device
TWI435084B (en) Inspection pin and inspection device using the same
JP4995495B2 (en) Semiconductor device
JP4877465B2 (en) Semiconductor device, semiconductor device inspection method, semiconductor wafer
JP2007012709A (en) Semiconductor inspection device, and inspection method of semiconductor device
KR101823317B1 (en) Appartus and method of inspecting wires of panel
KR20230167863A (en) Needle unit for electrical property inspection apparatus
JP2007024719A (en) Evaluation method of semiconductor device
JP2001210684A (en) Method of inspecting semiconductor chip