JP2006004345A - データフローグラフ処理方法、リコンフィギュラブル回路および処理装置 - Google Patents
データフローグラフ処理方法、リコンフィギュラブル回路および処理装置 Download PDFInfo
- Publication number
- JP2006004345A JP2006004345A JP2004182516A JP2004182516A JP2006004345A JP 2006004345 A JP2006004345 A JP 2006004345A JP 2004182516 A JP2004182516 A JP 2004182516A JP 2004182516 A JP2004182516 A JP 2004182516A JP 2006004345 A JP2006004345 A JP 2006004345A
- Authority
- JP
- Japan
- Prior art keywords
- data flow
- sub
- dfg
- flow graph
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 82
- 238000003672 processing method Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 64
- 230000008569 process Effects 0.000 claims description 46
- 230000006870 function Effects 0.000 claims description 35
- 238000005304 joining Methods 0.000 claims description 15
- 230000003542 behavioural effect Effects 0.000 claims 2
- 238000011835 investigation Methods 0.000 claims 1
- 238000004364 calculation method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000003860 storage Methods 0.000 description 11
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000013507 mapping Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 108091023043 Alu Element Proteins 0.000 description 1
- 101150027068 DEGS1 gene Proteins 0.000 description 1
- OFFWOVJBSQMVPI-RMLGOCCBSA-N Kaletra Chemical compound N1([C@@H](C(C)C)C(=O)N[C@H](C[C@H](O)[C@H](CC=2C=CC=CC=2)NC(=O)COC=2C(=CC=CC=2C)C)CC=2C=CC=CC=2)CCCNC1=O.N([C@@H](C(C)C)C(=O)N[C@H](C[C@H](O)[C@H](CC=1C=CC=CC=1)NC(=O)OCC=1SC=NC=1)CC=1C=CC=CC=1)C(=O)N(C)CC1=CSC(C(C)C)=N1 OFFWOVJBSQMVPI-RMLGOCCBSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 本発明のデータフローグラフ処理方法は、生成した1以上のDFGを、リコンフィギュラブル回路の集合体内の論理回路の数に応じて複数のサブDFGに分割する(S14)。リコンフィギュラブル回路が多段接続構造を有する場合、サブDFGの列数は、リコンフィギュラブル回路の1段あたりの論理回路の個数以下となるように設定される。続いて、サブDFGを結合して(S18)、結合DFGを生成する。結合DFGの列数も、リコンフィギュラブル回路の1段あたりの論理回路の個数以下となるように設定される。この結合DFGを、リコンフィギュラブル回路の段数以下となるように再分割し(S20)、リコンフィギュラブル回路にマッピング可能なサブ結合DFGを生成する。
【選択図】図6
Description
第1DFG分割部60は、コンパイル部30により生成されたDFGの列数がリコンフィギュラブル回路12の論理回路の集合体の数を超える場合、DFGの列数が論理回路の集合体の数以下となるようにDFGを分割する。これにより、DFGは複数のサブDEGに分割される。
DFG結合部61は、複数のサブDFGの接続関係を調査する。例えば、サブDFG38aの出力が別のサブDFG38cの入力に必要とされる場合、サブDFG38aの出力がデータフローグラフ38cの入力と接続する関係にあることが定められる。DFG結合部61は、このようなサブDFG間の接続関係を調査する。
図11は、サブDFGを結合するフローチャートを示す。なおサブDFGを仮想的なノード空間に配置する具体的な処理については、図12のフローチャートに示される。まず、図10に示す接続関係図をもとに、サブDFGを、他のサブDFGに入力される出力をもつDFG群(DFG群1)と、他のサブDFGに入力される出力をもたないDFG群(DFG群2)に分類する(S102)。図10において、サブDFG38aの出力はサブDFG38c、38dの入力となっており、サブDFG38bの出力はサブDFG38cの入力となっており、サブDFG38cの出力はサブDFG38e、38fの入力となっている。したがって、サブDFG38a、38b、38cはDFG群1に属し、サブDFG38d、38e、38fは、その出力が他のサブDFGに入力されないため、DFG群2に属する。
(1)配置するサブDFGが、図13に示す仮想ノード空間を超えないこと。
(2)新たに配置するサブDFGのノードに対して入力されるデータが全て揃うこと。
(3)入出力制限等のリコンフィギュラブル回路特有の制限を満たしていること。
(3)の条件は、例えば図5に示すように、ALUからの入出力が同列および左右列の3方向に制限されていることなどを含む。
図7に戻って、第2DFG分割部62は、DFG結合部61において結合された結合DFGを、リコンフィギュラブル回路12の段数に収まるように分割する。ALU列の段数は3段であるため(図5参照)、結合DFGを3段ごとに分割する。図14に示すように、結合DFGは、点線の部分で分割され、最終的に5つのサブ結合DFGが作成される。図示の例では、DFGi、DFGii、DFGiii、DFGiv、DFGvが生成される。なお、生成されるサブ結合DFGは、もとの結合DFGにおける順番どおりに処理すれば、データ待ちは発生しない。したがって、サブ結合DFGの処理順序は、上のものから自動的に決定することができ、処理順序を改めて検討する必要はない。ノード7とノード14のように、点線部分をまたがるノード間のデータは、経路部24を通じて、メモリ部27を介さずにリコンフィギュラブル回路12にフィードバックされる。このように、3段目から4段目のデータの受け渡しには、データ待ち時間は発生しない。
Claims (11)
- 機能の変更が可能な論理回路の複数の集合体を備えたリコンフィギュラブル回路の動作設定に必要なデータフローグラフを処理する方法であって、
処理の動作を記述した動作記述をもとに、演算間の実行順序の依存関係を表現する1以上のデータフローグラフを生成するステップと、
生成した1以上のデータフローグラフを、リコンフィギュラブル回路の集合体内の論理回路の数に応じて複数のサブデータフローグラフに分割する第1分割ステップと、
複数のサブデータフローグラフを結合して、結合データフローグラフを生成する結合ステップと、
を備えることを特徴とするデータフローグラフ処理方法。 - 結合データフローグラフを分割して、分割したサブ結合データフローグラフの段数がリコンフィギュラブル回路の論理回路の集合体の個数以下となるように、複数のサブ結合データフローグラフを生成する第2分割ステップをさらに備えることを特徴とする請求項1に記載のデータフローグラフ処理方法。
- リコンフィギュラブル回路が論理回路の1段以上の接続構造を有する場合に、
第1分割ステップは、サブデータフローグラフの列数が、リコンフィギュラブル回路の1段あたりの論理回路の数以下となるように、データフローグラフを分割することを特徴とする請求項1または2に記載のデータフローグラフ処理方法。 - リコンフィギュラブル回路が論理回路の1段以上の接続構造を有する場合に、
結合ステップは、結合データフローグラフの列数が、リコンフィギュラブル回路の1段あたりの論理回路の数以下となるように、複数のサブデータフローグラフを結合することを特徴とする請求項1から3のいずれかに記載のデータフローグラフ処理方法。 - リコンフィギュラブル回路が論理回路の1段以上の接続構造を有する場合に、
第2分割ステップは、サブ結合データフローグラフの段数が、リコンフィギュラブル回路の段数以下となるように、複数のサブ結合データフローグラフを生成することを特徴とする請求項2に記載のデータフローグラフ処理方法。 - 複数のサブデータフローグラフの接続関係を調査する調査ステップをさらに備え、
結合ステップは、調査ステップにて調査された接続関係にしたがって、複数のサブデータフローグラフを結合することを特徴とする請求項1から4のいずれかに記載のデータフローグラフ処理方法。 - 結合ステップは、調査された接続関係にしたがって、サブデータフローグラフの結合する順番を定めることを特徴とする請求項6に記載のデータフローグラフ処理方法。
- データフローグラフには論理回路の機能を表現するノードが含まれており、
結合ステップは、分割したサブデータフローグラフ間におけるノードの接続を維持するように、複数のサブデータフローグラフを結合することを特徴とする請求項1から7のいずれかに記載のデータフローグラフ処理方法。 - データフローグラフには論理回路の機能を表現するノードが含まれており、リコンフィギュラブル回路の出力データをリコンフィギュラブル回路の論理回路の出力を、異なる又は同一の論理回路に入力する際に時間遅延をともなう場合に、
結合ステップは、すでに結合データフローグラフを構成しているノードの出力データを必要とする新たに結合するサブデータフローグラフ中のノードの位置を、既に配置された当該ノードの位置から、時間遅延分に相当するリコンフィギュラブル回路の集合体の個数分以上の段数をあけることにより決定することを特徴とする請求項1から7のいずれかに記載のデータフローグラフ処理方法。 - 請求項1から9のいずれかに記載のデータフローグラフ処理方法の結果から得られたデータにしたがって動作するリコンフィギュラブル回路。
- 機能の変更が可能な論理回路の複数の集合体を備えたリコンフィギュラブル回路と、
処理の動作を記述した動作記述をもとに、演算間の実行順序の依存関係を表現する1以上のデータフローグラフを生成するコンパイル部と、
生成した1以上のデータフローグラフを、リコンフィギュラブル回路の集合体内の論理回路の数に応じて複数のサブデータフローグラフに分割し、それらを結合した結合データフローグラフを生成し、さらに結合データフローグラフを分割して、分割したサブ結合データフローグラフの段数がリコンフィギュラブル回路の論理回路の集合体の個数以下となるように、複数のサブ結合データフローグラフを生成するデータフローグラフ処理部と、
サブ結合データフローグラフをもとに、リコンフィギュラブル回路に機能設定するための設定データを生成する設定データ生成部と、
を備えることを特徴とする処理装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004182516A JP4275013B2 (ja) | 2004-06-21 | 2004-06-21 | データフローグラフ処理装置、処理装置、リコンフィギュラブル回路。 |
EP05105338A EP1610242A3 (en) | 2004-06-21 | 2005-06-16 | Data flow graph processing method, reconfigurable circuit and processing apparatus |
US11/155,667 US7895586B2 (en) | 2004-06-21 | 2005-06-20 | Data flow graph processing method, reconfigurable circuit and processing apparatus |
CN2005100786053A CN1713185B (zh) | 2004-06-21 | 2005-06-20 | 数据流图处理方法、可重构电路及处理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004182516A JP4275013B2 (ja) | 2004-06-21 | 2004-06-21 | データフローグラフ処理装置、処理装置、リコンフィギュラブル回路。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006004345A true JP2006004345A (ja) | 2006-01-05 |
JP4275013B2 JP4275013B2 (ja) | 2009-06-10 |
Family
ID=35033367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004182516A Active JP4275013B2 (ja) | 2004-06-21 | 2004-06-21 | データフローグラフ処理装置、処理装置、リコンフィギュラブル回路。 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7895586B2 (ja) |
EP (1) | EP1610242A3 (ja) |
JP (1) | JP4275013B2 (ja) |
CN (1) | CN1713185B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007272394A (ja) * | 2006-03-30 | 2007-10-18 | Sanyo Electric Co Ltd | データフローグラフ再構成装置、リコンフィギュラブル回路の設定データ生成装置、処理装置、及びリコンフィギュラブル回路 |
JP2007272395A (ja) * | 2006-03-30 | 2007-10-18 | Sanyo Electric Co Ltd | データフローグラフ生成装置、集積回路の設定データ生成装置、処理装置、及び集積回路 |
JP2009043027A (ja) * | 2007-08-09 | 2009-02-26 | Sanyo Electric Co Ltd | データフローグラフ生成装置、設定データ生成装置、処理装置、及びデータフローグラフ生成方法 |
JP2010026806A (ja) * | 2008-07-18 | 2010-02-04 | Fujitsu Microelectronics Ltd | データ変換装置、データ変換方法及びプログラム |
JP2010287122A (ja) * | 2009-06-12 | 2010-12-24 | Fujitsu Semiconductor Ltd | 多重化用補助peおよび半導体集積回路 |
JP2011501327A (ja) * | 2007-10-26 | 2011-01-06 | マイクロソフト コーポレーション | 宣言型モデルの解釈 |
JP2012185803A (ja) * | 2011-02-16 | 2012-09-27 | Canon Inc | 再構成デバイス、処理配置方法及びプログラム |
JP2014203172A (ja) * | 2013-04-02 | 2014-10-27 | キヤノン株式会社 | 情報処理装置及び情報処理装置の制御方法 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7464375B2 (en) * | 2004-06-24 | 2008-12-09 | International Business Machines Corporation | Method for flattening hierarchically structured flows |
US7941794B2 (en) * | 2004-08-30 | 2011-05-10 | Sanyo Electric Co., Ltd. | Data flow graph processing method and processing apparatus provided with reconfigurable circuit |
DE102006027181B4 (de) * | 2006-06-12 | 2010-10-14 | Universität Augsburg | Prozessor mit internem Raster von Ausführungseinheiten |
AU2007264670A1 (en) * | 2006-06-27 | 2008-01-03 | Hadasit Medical Research Services And Development Ltd. | Use of stilbene derivatives for treatment and prevention of aquatic mold infections |
WO2009001368A2 (en) * | 2007-06-28 | 2008-12-31 | Indian Institute Of Science | A method and system-on-chip fabric |
EP2310952A4 (en) * | 2008-07-01 | 2014-09-03 | S K Nandy | PROCESS AND CHIP SYSTEM (SOC) FOR CUSTOMIZING A CONVERTIBLE HARDWARE FOR ONE TIME APPLICATION |
JP4635082B2 (ja) * | 2008-09-30 | 2011-02-16 | 株式会社東芝 | マルチプロセッサシステム及びグルーピング方法 |
US8136063B2 (en) * | 2008-11-14 | 2012-03-13 | Synopsys, Inc. | Unfolding algorithm in multirate system folding |
KR20150042866A (ko) * | 2008-12-02 | 2015-04-21 | 아브 이니티오 테크놀로지 엘엘시 | 데이터 관리 시스템 내의 데이터 집합의 맵핑 인스턴스 |
KR20150038757A (ko) * | 2009-02-13 | 2015-04-08 | 아브 이니티오 테크놀로지 엘엘시 | 데이터 저장 시스템과의 통신 |
US8214313B1 (en) * | 2009-09-04 | 2012-07-03 | Ford Motor Company | Turn rate calculation |
KR101660348B1 (ko) * | 2009-09-16 | 2016-09-27 | 아브 이니티오 테크놀로지 엘엘시 | 데이터세트 요소의 매핑 |
US10845962B2 (en) * | 2009-12-14 | 2020-11-24 | Ab Initio Technology Llc | Specifying user interface elements |
US8364946B2 (en) * | 2010-03-22 | 2013-01-29 | Ishebabi Harold | Reconfigurable computing system and method of developing application for deployment on the same |
US8555265B2 (en) * | 2010-05-04 | 2013-10-08 | Google Inc. | Parallel processing of data |
CN103180826B (zh) | 2010-10-25 | 2017-04-05 | 起元技术有限责任公司 | 在代表计算机程序的数据流图中管理数据集对象 |
US9747187B2 (en) * | 2010-10-27 | 2017-08-29 | International Business Machines Corporation | Simulating black box test results using information from white box testing |
US8495556B2 (en) * | 2010-11-09 | 2013-07-23 | Chipworks Inc. | Circuit visualization using flightlines |
WO2012097278A1 (en) | 2011-01-14 | 2012-07-19 | Ab Initio Technology Llc | Managing changes to collections of data |
US20130218866A1 (en) * | 2012-02-20 | 2013-08-22 | Microsoft Corporation | Multimodal graph modeling and computation for search processes |
US10489360B2 (en) | 2012-10-17 | 2019-11-26 | Ab Initio Technology Llc | Specifying and applying rules to data |
US9811233B2 (en) | 2013-02-12 | 2017-11-07 | Ab Initio Technology Llc | Building applications for configuring processes |
US9195570B2 (en) | 2013-09-27 | 2015-11-24 | International Business Machines Corporation | Progressive black-box testing of computer software applications |
US11314808B2 (en) | 2013-12-19 | 2022-04-26 | Micro Focus Llc | Hybrid flows containing a continous flow |
EP3742284A1 (en) | 2014-07-18 | 2020-11-25 | AB Initio Technology LLC | Managing lineage information |
US9626393B2 (en) | 2014-09-10 | 2017-04-18 | Ab Initio Technology Llc | Conditional validation rules |
US9529587B2 (en) * | 2014-12-19 | 2016-12-27 | Intel Corporation | Refactoring data flow applications without source code changes or recompilation |
US10191724B2 (en) * | 2016-10-21 | 2019-01-29 | Intel Corporation | Compiler-based instruction scoreboarding |
US10956360B2 (en) | 2017-03-14 | 2021-03-23 | Azurengine Technologies Zhuhai Inc. | Static shared memory access with one piece of input data to be reused for successive execution of one instruction in a reconfigurable parallel processor |
US11423083B2 (en) | 2017-10-27 | 2022-08-23 | Ab Initio Technology Llc | Transforming a specification into a persistent computer program |
CN112269581B (zh) * | 2020-12-24 | 2021-07-02 | 北京清微智能科技有限公司 | 一种可重构芯片的内存耦合编译方法及系统 |
WO2022165321A1 (en) | 2021-01-31 | 2022-08-04 | Ab Initio Technology Llc | Data processing system with manipulation of logical dataset groups |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5487707A (en) * | 1994-08-29 | 1996-01-30 | Xerox Corporation | Puzzle cut seamed belt with bonding between adjacent surfaces by UV cured adhesive |
US5514436A (en) * | 1994-08-29 | 1996-05-07 | Xerox Corporation | Endless puzzle cut seamed belt |
US6311595B1 (en) * | 1996-09-26 | 2001-11-06 | Xerox Corporation | Process and apparatus for producing an endless seamed belt |
JPH10256383A (ja) | 1997-03-12 | 1998-09-25 | Toshiba Corp | 半導体装置及びその回路構成方法 |
US6368440B1 (en) * | 2000-03-22 | 2002-04-09 | Xerox Corporation | Method for fabricating a flexible belt with a puzzle-cut seam |
US6440515B1 (en) * | 2000-09-29 | 2002-08-27 | Xerox Corporation | Puzzle-cut on puzzle-cut seamed belts |
US6488798B1 (en) * | 2000-11-28 | 2002-12-03 | Xerox Corporation | Method of making imageable seamed intermediate transfer belts having burnished seams |
US20020074520A1 (en) * | 2000-12-15 | 2002-06-20 | Xerox Corporation | Substantially seamless electrostatographic member fabrication apparatus |
US20020074082A1 (en) * | 2000-12-15 | 2002-06-20 | Xerox Corporation | Fabrication method for an electrostatographic member having a virtual flexible seamless substrate (subtantially seamless electrostatographic member fabrication method with interlock) |
US6681671B2 (en) * | 2002-03-07 | 2004-01-27 | Xerox Corporation | Method and system for cutting puzzle cut petals in belts |
GB0224023D0 (en) * | 2002-10-16 | 2002-11-27 | Roysmith Graeme | Reconfigurable integrated circuit |
US7299458B2 (en) * | 2002-10-31 | 2007-11-20 | Src Computers, Inc. | System and method for converting control flow graph representations to control-dataflow graph representations |
US6983456B2 (en) * | 2002-10-31 | 2006-01-03 | Src Computers, Inc. | Process for converting programs in high-level programming languages to a unified executable for hybrid computing platforms |
US6964029B2 (en) * | 2002-10-31 | 2005-11-08 | Src Computers, Inc. | System and method for partitioning control-dataflow graph representations |
US7155708B2 (en) * | 2002-10-31 | 2006-12-26 | Src Computers, Inc. | Debugging and performance profiling using control-dataflow graph representations with reconfigurable hardware emulation |
WO2004072796A2 (en) * | 2003-02-05 | 2004-08-26 | Arizona Board Of Regents | Reconfigurable processing |
-
2004
- 2004-06-21 JP JP2004182516A patent/JP4275013B2/ja active Active
-
2005
- 2005-06-16 EP EP05105338A patent/EP1610242A3/en not_active Withdrawn
- 2005-06-20 US US11/155,667 patent/US7895586B2/en active Active
- 2005-06-20 CN CN2005100786053A patent/CN1713185B/zh active Active
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007272394A (ja) * | 2006-03-30 | 2007-10-18 | Sanyo Electric Co Ltd | データフローグラフ再構成装置、リコンフィギュラブル回路の設定データ生成装置、処理装置、及びリコンフィギュラブル回路 |
JP2007272395A (ja) * | 2006-03-30 | 2007-10-18 | Sanyo Electric Co Ltd | データフローグラフ生成装置、集積回路の設定データ生成装置、処理装置、及び集積回路 |
JP4562678B2 (ja) * | 2006-03-30 | 2010-10-13 | 三洋電機株式会社 | データフローグラフ再構成装置、リコンフィギュラブル回路の設定データ生成装置、及び処理装置 |
JP4562679B2 (ja) * | 2006-03-30 | 2010-10-13 | 三洋電機株式会社 | データフローグラフ生成装置 |
JP2009043027A (ja) * | 2007-08-09 | 2009-02-26 | Sanyo Electric Co Ltd | データフローグラフ生成装置、設定データ生成装置、処理装置、及びデータフローグラフ生成方法 |
JP2011501327A (ja) * | 2007-10-26 | 2011-01-06 | マイクロソフト コーポレーション | 宣言型モデルの解釈 |
JP2010026806A (ja) * | 2008-07-18 | 2010-02-04 | Fujitsu Microelectronics Ltd | データ変換装置、データ変換方法及びプログラム |
US8291360B2 (en) | 2008-07-18 | 2012-10-16 | Fujitsu Semiconductor Limited | Data conversion apparatus, method, and computer-readable recording medium storing program for generating circuit configuration information from circuit description |
JP2010287122A (ja) * | 2009-06-12 | 2010-12-24 | Fujitsu Semiconductor Ltd | 多重化用補助peおよび半導体集積回路 |
US9317475B2 (en) | 2009-06-12 | 2016-04-19 | Cypress Semiconductor Corporation | Multiplexing auxiliary processing element and semiconductor integrated circuit |
JP2012185803A (ja) * | 2011-02-16 | 2012-09-27 | Canon Inc | 再構成デバイス、処理配置方法及びプログラム |
JP2014203172A (ja) * | 2013-04-02 | 2014-10-27 | キヤノン株式会社 | 情報処理装置及び情報処理装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1713185A (zh) | 2005-12-28 |
JP4275013B2 (ja) | 2009-06-10 |
EP1610242A3 (en) | 2011-06-08 |
US7895586B2 (en) | 2011-02-22 |
CN1713185B (zh) | 2010-09-08 |
EP1610242A2 (en) | 2005-12-28 |
US20050283768A1 (en) | 2005-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4275013B2 (ja) | データフローグラフ処理装置、処理装置、リコンフィギュラブル回路。 | |
JP4104538B2 (ja) | リコンフィギュラブル回路、リコンフィギュラブル回路を備えた処理装置、リコンフィギュラブル回路における論理回路の機能決定方法、回路生成方法および回路 | |
US5596743A (en) | Field programmable logic device with dynamic interconnections to a dynamic logic core | |
JP4484756B2 (ja) | リコンフィギュラブル回路および処理装置 | |
US10394991B2 (en) | Methods and apparatus for dynamically configuring soft processors on an integrated circuit | |
JP2008537268A (ja) | 可変精度相互接続を具えたデータ処理エレメントの配列 | |
Yi et al. | Fpga based accelerator for neural networks computation with flexible pipelining | |
US8957701B2 (en) | Integrated circuit | |
US11579875B2 (en) | Computing chip, hashrate board and data processing apparatus | |
JP4562679B2 (ja) | データフローグラフ生成装置 | |
JP4553615B2 (ja) | 処理装置 | |
US10810341B1 (en) | Method and system for making pin-to-pin signal connections | |
JP2005258593A (ja) | データフローグラフ処理方法および処理装置 | |
JP4601567B2 (ja) | データフローグラフの生成方法、及び処理装置 | |
JP4562678B2 (ja) | データフローグラフ再構成装置、リコンフィギュラブル回路の設定データ生成装置、及び処理装置 | |
JP4156010B2 (ja) | 処理装置 | |
JP4413052B2 (ja) | データフローグラフ処理装置および処理装置 | |
EP3089027B1 (en) | Simd processing module | |
JP4673739B2 (ja) | リコンフィギュラブル回路 | |
Marquet et al. | Massively parallel processing on a chip | |
JP4330472B2 (ja) | 処理装置 | |
JP4357326B2 (ja) | リコンフィギュラブル回路および処理装置 | |
JP2005128709A (ja) | リコンフィギュラブル回路を備えた処理装置 | |
JP4610236B2 (ja) | 設定データ生成装置 | |
JP4553614B2 (ja) | 処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090303 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4275013 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |