JP2006003894A - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP2006003894A JP2006003894A JP2005171872A JP2005171872A JP2006003894A JP 2006003894 A JP2006003894 A JP 2006003894A JP 2005171872 A JP2005171872 A JP 2005171872A JP 2005171872 A JP2005171872 A JP 2005171872A JP 2006003894 A JP2006003894 A JP 2006003894A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- integrated circuit
- panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、集積回路に関し、特に、液晶ディスプレイ装置を駆動する集積回路に関するものである。 The present invention relates to an integrated circuit, and more particularly to an integrated circuit for driving a liquid crystal display device.
図1は、液晶ディスプレイ装置のブロック図を示している。液晶ディスプレイ装置10は、液晶ディスプレイパネル12と駆動システム14を含む。液晶ディスプレイパネル12は、ゲートドライバ12−2とソースドライバ12−4を有する。駆動システム14は、フレキシブルプリント回路16の上に設置され、前記フレキシブルプリント回路16は、液晶ディスプレイパネル12の外部に形成される。駆動システム14は、電源回路14−1、ビデオチップ14−2、タイミング発生器14−3、位相ロックループ14−4、共通電圧回路14−5、発光ダイオードドライバ14−6と、シリアルプログラマブルインターフェース(SPI I/F)14−7を有する。駆動システム14は、画像信号R、G、B、制御信号H、V、クロック信号Clock1〜Clock3と、電源信号VGH、VGI、VCC、GNDを液晶ディスプレイパネル12に提供する。液晶ディスプレイ装置10は、例えば、15V、−10Vと5Vなどの異なる電圧レベルを有する多電圧環境の中で操作される。これらの異なる電圧レベルは、外部装置から提供されるもので、外部装置は、管理コストの増加を招く可能性がある。また、電源回路14−1、ビデオチップ14−2、タイミング発生器14−3、位相ロックループ14−4、共通電圧回路14−5、発光ダイオードドライバ14−6と、シリアルプログラマブルインターフェース(SPI I/F)14−7は、全て異なる集積回路からなるため、使用スペースの増加を招く。
FIG. 1 shows a block diagram of a liquid crystal display device. The liquid
上記従来の問題を防ぐ液晶ディスプレイ装置を駆動する集積回路を提供する。 An integrated circuit for driving a liquid crystal display device that prevents the above-described conventional problems is provided.
本発明は、パネル、タイミング制御装置、ビデオチップ、位相ロックループと、ソースドライバを含む液晶ディスプレイ装置を提供する。タイミング制御装置は、制御信号をパネルに提供する。ビデオチップは、ビデオ信号を受け、解読したビデオ信号をパネルに提供する。位相ロックループは、基準クロック周波数を提供する。ソースドライバは、制御信号とビデオ信号を受け、パネルを駆動する。タイミング制御装置、ビデオチップと、位相ロックループは、全てソースドライバの中に組み込まれ、統合して集積回路を成す。本発明の液晶ディスプレイ装置は、電源を液晶ディスプレイ装置に提供する単一の電圧源を含む。本発明の液晶ディスプレイ装置はまた、前記集積回路の中に組み込まれるパワーチップを含む。 The present invention provides a liquid crystal display device including a panel, a timing control device, a video chip, a phase lock loop, and a source driver. The timing control device provides a control signal to the panel. The video chip receives the video signal and provides the decoded video signal to the panel. The phase locked loop provides a reference clock frequency. The source driver receives the control signal and the video signal and drives the panel. The timing controller, the video chip, and the phase lock loop are all incorporated in the source driver and integrated to form an integrated circuit. The liquid crystal display device of the present invention includes a single voltage source that provides power to the liquid crystal display device. The liquid crystal display device of the present invention also includes a power chip incorporated in the integrated circuit.
また、本発明は、パネルと駆動システムを含む液晶ディスプレイ装置を提供する。本発明の駆動システムは、パネル、タイミング制御装置、ビデオチップ、位相ロックループと、ソースドライバを含む。タイミング制御装置は、制御信号をパネルに提供する。ビデオチップは、ビデオ信号を受け、解読したビデオ信号をパネルに提供する。位相ロックループは、基準クロック周波数を提供する。ソースドライバは、制御信号とビデオ信号を受け、パネルを駆動する。 The present invention also provides a liquid crystal display device including a panel and a driving system. The drive system of the present invention includes a panel, a timing control device, a video chip, a phase lock loop, and a source driver. The timing control device provides a control signal to the panel. The video chip receives the video signal and provides the decoded video signal to the panel. The phase locked loop provides a reference clock frequency. The source driver receives the control signal and the video signal and drives the panel.
更に、本発明は、パネル、単一の電圧源と駆動システムを含む液晶ディスプレイ装置を提供する。駆動システムは、単一の電圧源を受け、電源を提供し、パネルを駆動する。駆動システムは、同期分離器、タイミング制御装置、ビデオチップ、位相ロックループと、ソースドライバを含む。同期分離器は、同期信号を分離する。タイミング制御装置は、制御信号をパネルに提供する。ビデオチップは、ビデオ信号を受け、解読したビデオ信号をパネルに提供する。位相ロックループは、基準クロック周波数を提供する。ソースドライバは、制御信号とビデオ信号を受け、パネルを駆動する。同期分離器、タイミング制御装置、位相ロックループと、ソースドライバは、全て前記集積回路の中に組み込まれる。 Furthermore, the present invention provides a liquid crystal display device including a panel, a single voltage source and a driving system. The drive system receives a single voltage source, provides power, and drives the panel. The drive system includes a sync separator, a timing controller, a video chip, a phase locked loop, and a source driver. The sync separator separates the sync signal. The timing control device provides a control signal to the panel. The video chip receives the video signal and provides the decoded video signal to the panel. The phase locked loop provides a reference clock frequency. The source driver receives the control signal and the video signal and drives the panel. The sync separator, timing controller, phase lock loop, and source driver are all integrated into the integrated circuit.
本発明の液晶ディスプレイ装置によれば、単一の電圧源の状態で操作することができ、消費電力を低下させ、電源管理を改善させることができる。 According to the liquid crystal display device of the present invention, it can be operated in the state of a single voltage source, power consumption can be reduced, and power management can be improved.
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。 In order that the objects, features, and advantages of the present invention will be more clearly understood, embodiments will be described below in detail with reference to the drawings.
実施例1:図2は、本発明の液晶ディスプレイ装置の実施例1を示している。液晶ディスプレイ装置30は、液晶ディスプレイパネル32、駆動システム34と、フレキシブルプリント回路板36を含む。液晶ディスプレイパネル32は、ゲートドライバ32−2とソースドライバ32−4を有する。駆動システム34は、電源回路34−1、ビデオチップ34−2、タイミング発生器34−3、位相ロックループ34−4、共通電圧回路34−5、発光ダイオードドライバ34−6と、シリアルプログラマブルインターフェース(SPI I/F)34−7を有する。フレキシブルプリント回路板36は、アナログ信号R、G、B、同期信号Hs、Vsと、電源信号VCC、GNDを提供する。本実施例では、ビデオチップ34−2、タイミング発生器34−3、位相ロックループ34−4は、少なくとも一つのソースドライバ32−4の中に組み込まれ、統合して集積回路を成す。また、共通電圧回路34−5、発光ダイオードドライバ34−6、又は、シリアルプログラマブルインターフェース(SPI I/F)34−7も集積回路の中に組み込まれることができる。駆動システム34は、同期分離器(未表示)を更に含み、これも集積回路の中に組み込まれることができる。
Example 1 FIG. 2 shows Example 1 of the liquid crystal display device of the present invention. The liquid
実施例2:図3は、本発明の液晶ディスプレイ装置の実施例2を示している。液晶ディスプレイ装置50は、液晶ディスプレイパネル52、駆動システム54と、電圧源56を含む。駆動システム54は、電源回路54−1、ビデオチップ54−2、タイミング発生器54−3、位相ロックループ54−4、共通電圧回路54−5、発光ダイオードドライバ54−6、シリアルプログラマブルインターフェース(SPI I/F)54−7と、同期分離器54−8を有する。電圧源56は、例えば、約1.8V〜5Vの間にある電圧範囲の中に位置する電圧信号を提供する。電源回路54−1は、パルス幅変調器からなることができ、電圧源56からの電圧信号を受け、例えば、変調後の電圧レベルが約15V、7.5Vと−10Vの変調後の電圧レベルを液晶ディスプレイパネル52に提供する。
Example 2 FIG. 3 shows Example 2 of the liquid crystal display device of the present invention. The liquid
ビデオチップ54−2は、アナログ信号R、G、Bを有する画像信号、輝度/クロミナンス信号(luminance/chrominance;YC)、コンポジット・ビデオ信号(CVS)と、カラー信号YCbCrを受けるビデオデコーダからなることができ、交替したアナログ信号R、G、Bを液晶ディスプレイパネル52に提供する。タイミング発生器54−3は、制御信号を液晶ディスプレイパネル52に提供する。位相ロックループ54−4は、基準クロック周波数をビデオチップ54−2と同期分離器54−8に提供する。共通電圧回路54−5は、共通電圧増幅器(common voltage amplifier)からなることができ、ライン反転の期間に共通電圧信号を液晶ディスプレイパネル52に提供する。発光ダイオードドライバ54−6は、光源58を駆動し、液晶ディスプレイパネル52を点灯する。シリアルプログラマブルインターフェース(SPI I/F)54−7は、I2Cバスインターフェースからなることができ、I2C信号S12Cを受け、使用頻度を設定する。同期分離器54−8は、垂直同期信号から水平同期信号を分離する。
The video chip 54-2 includes a video decoder that receives an image signal having analog signals R, G, and B, a luminance / chrominance signal (Luminance / chrominance; YC), a composite video signal (CVS), and a color signal YCbCr. The analog signals R, G, and B that have been changed are provided to the liquid
本発明のビデオチップ54−2、タイミング発生器54−3、位相ロックループ54−4は、液晶ディスプレイ装置50の少なくとも一つのソースドライバ(未表示)の中に組み込まれ、統合して集積回路を成すことができる。また、電源回路54−1、共通電圧回路54−5、発光ダイオードドライバ54−6、シリアルプログラマブルインターフェース(SPI I/F)54−7と、同期分離器54−8も集積回路の中に組み込まれることができる。また、上述の統合をした後、液晶ディスプレイ装置50は、単一の電圧源58の状態で操作することができ、消費電力を低下させ、電源管理を改善させる。
The video chip 54-2, the timing generator 54-3, and the phase lock loop 54-4 of the present invention are incorporated in at least one source driver (not shown) of the liquid
10、30、50 液晶ディスプレイ装置
12、32、52 液晶ディスプレイパネル
12−2、32−2 ゲートドライバ
12−4、32−4 ソースドライバ
14、34、54 駆動システム
14−1、34−1、54−1 電源回路
14−2、34−2、54−2 ビデオチップ
14−3、34−3、54−3 タイミング発生器
14−4、34−4、54−4 位相ロックループ
14−5、34−5、54−5 共通電圧回路
14−6、34−6、54−6 発光ダイオードドライバ
14−7、34−7、54−7、シリアルプログラマブルインターフェース
16、36 フレキシブルプリント回路
54−8 同期分離器
56 電圧源
58 光源
10, 30, 50 Liquid
Claims (20)
前記パネルに複数の制御信号を提供するタイミング制御装置、
複数のビデオ信号を受け、複数の解読されたビデオ信号を前記パネルに提供するビデオチップ、
基準クロック周波数を提供する位相ロックループ、及び、
前記制御信号とビデオ信号を受け、前記パネルを駆動するソースドライバを含み、
前記タイミング制御装置、前記ビデオチップ、前記位相ロックループの全てが前記ソースドライバの中に組み込まれ、統合して集積回路を形成している液晶ディスプレイ装置。 panel,
A timing control device for providing a plurality of control signals to the panel;
A video chip that receives a plurality of video signals and provides a plurality of decoded video signals to the panel;
A phase-locked loop providing a reference clock frequency, and
A source driver for receiving the control signal and the video signal and driving the panel;
The liquid crystal display device in which the timing control device, the video chip, and the phase-locked loop are all incorporated in the source driver and integrated to form an integrated circuit.
前記駆動システムは、
前記パネルに複数の制御信号を提供するタイミング制御装置、
複数のビデオ信号を受け、複数の解読されたビデオ信号を前記パネルに提供するビデオチップ、
基準クロック周波数を提供する位相ロックループ、及び、
前記制御信号とビデオ信号を受け、前記パネルを駆動するソースドライバを含む液晶ディスプレイ装置。 A panel and a drive system for driving the panel;
The drive system is
A timing control device for providing a plurality of control signals to the panel;
A video chip that receives a plurality of video signals and provides a plurality of decoded video signals to the panel;
A phase-locked loop providing a reference clock frequency, and
A liquid crystal display device including a source driver that receives the control signal and the video signal and drives the panel.
電源を提供する単一の電圧源、及び、前記単一の電圧源が提供する電源を受けて前記パネルを駆動する駆動システムを含み、
前記駆動システムは、
複数の同期信号を分離する同期分離器、
前記パネルに複数の制御信号を提供するタイミング制御装置、
複数のビデオ信号を受け、複数の解読されたビデオ信号を前記パネルに提供するビデオチップ、
基準クロック周波数を提供する位相ロックループ、及び、
前記制御信号とビデオ信号を受け、前記パネルを駆動するソースドライバを含み、
前記同期分離器、タイミング制御装置、位相ロックループ、ソースドライバは、集積回路の中に組み込まれている液晶ディスプレイ装置。 panel,
A single voltage source providing a power source, and a driving system for driving the panel by receiving the power source provided by the single voltage source;
The drive system is
A sync separator for separating a plurality of sync signals;
A timing control device for providing a plurality of control signals to the panel;
A video chip that receives a plurality of video signals and provides a plurality of decoded video signals to the panel;
A phase-locked loop providing a reference clock frequency, and
A source driver for receiving the control signal and the video signal and driving the panel;
The sync separator, the timing control device, the phase lock loop, and the source driver are liquid crystal display devices incorporated in an integrated circuit.
The liquid crystal display device according to any one of claims 15 to 19, further comprising a serial programmable interface incorporated in the integrated circuit.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/865,941 US7830348B2 (en) | 2003-12-11 | 2004-06-14 | Integrated circuit for liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006003894A true JP2006003894A (en) | 2006-01-05 |
Family
ID=34887851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005171872A Pending JP2006003894A (en) | 2004-06-14 | 2005-06-13 | Liquid crystal display |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2006003894A (en) |
CN (1) | CN1645463A (en) |
TW (1) | TWI270032B (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008309834A (en) * | 2007-06-12 | 2008-12-25 | Seiko Epson Corp | Semiconductor integrated circuit, power source system interface and electronic equipment |
KR101257220B1 (en) | 2010-11-26 | 2013-04-29 | 엘지디스플레이 주식회사 | Liquid crystal display |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1916715B (en) * | 2005-08-19 | 2010-06-09 | 奇美电子股份有限公司 | Liquid crystal display faceplate |
KR101251352B1 (en) * | 2006-12-13 | 2013-04-05 | 삼성디스플레이 주식회사 | Control board and display apparatus having the same |
TWI399732B (en) * | 2008-08-13 | 2013-06-21 | Sitronix Technology Corp | And a control chip for a color order type liquid crystal display device |
CN102629457B (en) * | 2011-09-26 | 2014-12-17 | 北京京东方光电科技有限公司 | Driving module of liquid crystal display |
CN106412379B (en) | 2016-09-20 | 2019-02-15 | 青岛海信电器股份有限公司 | Realize control method, device and the LCD TV of Frequency Synchronization |
CN106504687B (en) | 2016-12-16 | 2018-04-03 | 惠科股份有限公司 | The detection method of display panel and the detecting system of display panel |
CN109358458B (en) * | 2018-10-22 | 2020-10-30 | 深圳市华星光电半导体显示技术有限公司 | Display device |
-
2004
- 2004-11-18 TW TW93135384A patent/TWI270032B/en active
- 2004-12-20 CN CN 200410102134 patent/CN1645463A/en active Pending
-
2005
- 2005-06-13 JP JP2005171872A patent/JP2006003894A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008309834A (en) * | 2007-06-12 | 2008-12-25 | Seiko Epson Corp | Semiconductor integrated circuit, power source system interface and electronic equipment |
KR101257220B1 (en) | 2010-11-26 | 2013-04-29 | 엘지디스플레이 주식회사 | Liquid crystal display |
Also Published As
Publication number | Publication date |
---|---|
CN1645463A (en) | 2005-07-27 |
TW200540754A (en) | 2005-12-16 |
TWI270032B (en) | 2007-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006003894A (en) | Liquid crystal display | |
US7057611B2 (en) | Integrated power supply for an LCD panel | |
TWI380257B (en) | Methods and circuits for synchronous operation of display backlighting | |
EP3340220B1 (en) | Organic light-emitting display panel and organic light-emitting display device | |
US10598963B2 (en) | Display device having an integrated type scan driver | |
KR20080001378A (en) | Liquid crystal display device | |
CN111833802A (en) | Display device | |
KR20170135383A (en) | Timing controller, display device including the same, and method for drving the same | |
US7724225B2 (en) | Display panel for liquid crystal display | |
US20090144641A1 (en) | Liquid crystal display and display system comprising same | |
US9877364B2 (en) | Backlight unit | |
KR102364096B1 (en) | Display Device | |
US7830348B2 (en) | Integrated circuit for liquid crystal display device | |
KR102438484B1 (en) | Write protection circuit, display device including the same, and their driving method | |
US6995754B2 (en) | Plasma display module | |
KR101957296B1 (en) | Apparatus and Method for providing power, and Liquid Crystal Display Device having thereof | |
KR20170079338A (en) | Gate draiver and display device having the same | |
KR20170010221A (en) | Display device | |
US20050140594A1 (en) | Semiconductor integrated circuit | |
KR102242351B1 (en) | Display device | |
KR20180043914A (en) | Display device and its driving method | |
US20210201755A1 (en) | Display Device | |
KR101187572B1 (en) | Drive control circuit of liquid display device | |
KR102389487B1 (en) | Display device and driving method of the same | |
KR102480833B1 (en) | Display device and its driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080708 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080710 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A601 | Written request for extension of time |
Effective date: 20081003 Free format text: JAPANESE INTERMEDIATE CODE: A601 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081003 |
|
A602 | Written permission of extension of time |
Effective date: 20081016 Free format text: JAPANESE INTERMEDIATE CODE: A602 |
|
A521 | Written amendment |
Effective date: 20081107 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20090130 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
A521 | Written amendment |
Effective date: 20090529 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090706 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20090731 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091113 |