JP2005522352A - チップを保護し、そしてチップの真性を確認する方法とアレンジメント - Google Patents
チップを保護し、そしてチップの真性を確認する方法とアレンジメント Download PDFInfo
- Publication number
- JP2005522352A JP2005522352A JP2003582546A JP2003582546A JP2005522352A JP 2005522352 A JP2005522352 A JP 2005522352A JP 2003582546 A JP2003582546 A JP 2003582546A JP 2003582546 A JP2003582546 A JP 2003582546A JP 2005522352 A JP2005522352 A JP 2005522352A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic field
- semiconductor device
- magnetic
- particles
- security
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 44
- 239000006249 magnetic particle Substances 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- 230000005291 magnetic effect Effects 0.000 claims description 134
- 230000005415 magnetization Effects 0.000 claims description 50
- 239000002245 particle Substances 0.000 claims description 50
- 239000000696 magnetic material Substances 0.000 claims description 22
- 230000035945 sensitivity Effects 0.000 claims description 10
- 238000012790 confirmation Methods 0.000 claims description 8
- 239000011325 microbead Substances 0.000 claims description 2
- 238000002203 pretreatment Methods 0.000 claims 1
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 238000005259 measurement Methods 0.000 description 40
- 230000006870 function Effects 0.000 description 17
- 230000005347 demagnetization Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 230000008901 benefit Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 230000004044 response Effects 0.000 description 7
- 238000004804 winding Methods 0.000 description 7
- 230000006641 stabilisation Effects 0.000 description 6
- 238000011105 stabilization Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000005294 ferromagnetic effect Effects 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000000087 stabilizing effect Effects 0.000 description 5
- 239000000725 suspension Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000005293 ferrimagnetic effect Effects 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000012703 sol-gel precursor Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- PGTXKIZLOWULDJ-UHFFFAOYSA-N [Mg].[Zn] Chemical compound [Mg].[Zn] PGTXKIZLOWULDJ-UHFFFAOYSA-N 0.000 description 1
- 230000005290 antiferromagnetic effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010410 dusting Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- SZVJSHCCFOBDDC-UHFFFAOYSA-N iron(II,III) oxide Inorganic materials O=[Fe]O[Fe]O[Fe]=O SZVJSHCCFOBDDC-UHFFFAOYSA-N 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Measuring Magnetic Variables (AREA)
- Inspection Of Paper Currency And Valuable Securities (AREA)
- Credit Cards Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Investigating Or Analyzing Materials By The Use Of Magnetic Means (AREA)
- Burglar Alarm Systems (AREA)
- Road Signs Or Road Markings (AREA)
Abstract
半導体装置が埋め込み磁性粒子を有するセキュリティコーティングと磁気抵抗センサとを備える。これにより、磁気抵抗センサとセキュリティコーティングとにより確定されたセキュリティ要素のインピーダンスが測定できる。インピーダンスの複数初期値が記憶されると複数の実際値をこれら初期値と比較することができ、装置が電気的に調べられ又は変更されたか判定される。このような比較は装置の真性を確認するのに用いられる。
Description
この発明は、回路と、この回路を覆うセキュリティ層と、このセキュリティ層の局部領域を含むセキュリティ要素と、センサとを備えた半導体装置に関する。
この発明は、また、半導体装置とカードリーダとを備えた携帯装置に関する。
さらにこの発明は、その半導体装置の真性を初期化する方法とその真性を確認する方法とに関する。
そのような半導体装置と携帯装置はEP−A300864より知られている。この公知の装置のセキュリティ要素はキャパシタであり、二つのキャパシタ電極がそのセンサとしてセキュリティ層により容量結合されている。この装置には必要に応じて複数のキュリティ要素が設けられている。この装置の真性を確認する場合は、測定された電圧が計算された基準電圧と比較される。これらが異なると、その真性が確認されない。この装置が搭載される携帯装置はスマートカードである。
この公知の装置の欠点はセキュリティ要素が無能にされうるということである。セキュリティ要素は、下部回路をそのままに、同じ容量の他の構造と置き換えることができる。さらには、電極とセキュリティ層とが除去後にそれらが元に戻されたら、除去されたことが分からない。このような除去は回路を観察し、電気的に調べ且つ又は変更するために行われる。
この発明の第一の目的は、冒頭で述べた種類の半導体装置であって、セキュリティ層が除去されたことが後で分かる半導体装置を提供することである。
この発明の第二の目的は、改良された不正侵入検出機能を備えた携帯装置を提供することである。
第一の目的は、前記セキュリティ層は埋め込み磁性粒子を備え、そして、前記センサは前記セキュリティ層の磁気特性を測定できる磁気センサとして達成される。
第二の目的は、この発明の半導体装置を備えた携帯装置として達成される。
埋め込み磁性粒子とその磁気特性を測定するセンサというこの発明の二つの特徴が組み合わさって如何なる半導体装置をも保護する非常に良いシステムを形成する。ここでの本質はセンサと埋め込み磁性粒子とが共にチップに組み込まれることであり、これはさらに相互位置が変わらないということを意味する。従って、磁気特性の測定における如何なる不確実性もかなり低減される。さらに、測定は完全に如何なるユーザ又はハッカーには分からないようにできる。磁気特性の値がチップ自身に記憶される場合は外界との如何なる通信も不要となる。さらには、如何なる磁気特性をも標準プロトコルを用いた外部リーダに送出できる値に簡単に変換することができる。適用可能な磁気センサは磁気抵抗センサであるが、すべての種類のインダクタをも含む。センサが磁気信号を電気又はデジタル信号に変換できることが信号処理を容易く好ましいものとする。これらの二つの特徴は一つずつ詳細に議論される。
磁性粒子の使用においては、これらは実質的に不活性でその特性が安定しているという利点がある。さらに、元のセキュリティ層を除去した後に同じ磁気特性を有するセキュリティ層を設けることが不可能又はほぼ不可能に近い。初期化において、実際値を、基準値としてメモリに記憶されている初期値と比較することによりセキュリティ層の除去が検出できる。メモリは半導体装置の外部にあってもよい。これは、一つであり同じ値が半導体装置内の二つの場所で利用可能で、真性を確認するのに外部の中央データベースとの通信が不要になると言う利点がある。代わりに、メモリは半導体装置とは別の所に設けられてもよい。これは、基準値と実際値が共に元の値と異なるが、それでも等しいようにメモリとセキュリティ層とを変更することが不可能になるという利点がある。複数のセキュリティ要素があると好ましい。
埋め込み磁性粒子は回路上に不均一に分散されていることが好ましい。これら粒子が不均一に分散されることによりセキュリティ要素のインピーダンスが特有で予測不可能なものとなる。いろんな手法により埋め込み磁性粒子を回路上のセキュリティ層内に不均一に分散させることができる。この層がゾル・ゲル先駆物質を含む粒子懸濁液から形成される場合には粒子は自然に不均一に分散される。懸濁パラメータを変化させる、例えば、不安定な懸濁液を故意に生成することにより上記不均一性はさらに強まる。他の可能性としては所望のパターンによって堆積させることである。懸濁液は、ゾル・ゲル先駆物質、例えば、シリカ、チタニア、ジルコニア又はアルミノフォスフェイト等のための先駆物質を含むと効果的である。上記不均一性とは、例えば、磁性粒子又は磁性粒子組成物が化学的に異なるという化学的性質、例えば、粒子サイズが異なるという物理的性質、その他でもよい。
上記不均一分散において非磁性粒子を加えるとさらに効果がある。このようにすると、回路上で、磁性粒子の水平方向の位置のみならず、又は、主に垂直方向の位置が変化することになる。このコンテキストにおいては、用語「垂直」及び「水平」はセキュリティ層に平行な基準となる平面に対して用いられることを理解されたい。
磁性粒子は、例えば、強磁性、フェリ磁性粒子等の如何なる種類の磁性粒子でもよい。BaFe12O19等のフェリ粒子を用いてもよい。先駆懸濁液の特性が磁性粒子と合わない場合は、例えば、SiO2、ポリマー等で被包することにより磁性粒子を保護することができる。
当業者には知られているように、磁性粒子はそれらの硬度の基にさらに分割することができる。この硬度のためのパラメータが保磁力Hcの強度である。磁性粒子の硬度を特徴付ける第二のパラメータは残留磁化Mrと飽和磁化Msatの比Rである。残留磁化は、磁化飽和工程の後に得られる零外部磁界での磁化として定義される。トランス、インダクタに適する軟磁性材料は絶対感度において小さいHc値と1より非常に大きなRを有する。さらに高いHcを有する磁性材料と大きなRを有する磁性材料とは磁気録音や永久磁石にも用いられ、共に硬磁性材料と呼ばれる。軟、硬磁性材料共にこの発明の装置に用いることができるが、異なる実施形態で用いられる。
第一の実施形態においては、軟磁性材料の磁性粒子が用いられ、これら粒子はサブミクロンスケールの直径を有し、好ましくは、100ナノメータ未満である。このような粒子は超常磁性粒子として知られ、また、磁化測定が行われる期間より非常に短い時間スケールで、外部磁界が無いときに、磁化が変動するほど小さい強磁性、フェリ磁性粒子である。複数のこれら粒子が不活性状でマイクロメータの大きさのマトリクス状態で、そしてセキュリティコーティング内に存在すると好ましい。そのような超常磁性粒子のマトリクスは市販されており、マイクロビーズとして知られている。軟磁性材料は、例えば、マグネタイト又は立方3元フェライトである。このような材料を用いると、1秒未満、好ましくは、0.001乃至0.1秒のオーダの短時間測定が実現される。これは、これらの材料より成る超常磁性粒子のナノ粒子への磁界の印加に対する応答時間が短いからである。この応答時間は、Arrhenius式から与えられ、この式により、磁気異方性エネルギ密度と粒子ボリュームとの積の指数関数となる。
超常磁性粒子の利点は、それらの磁化Mが2測定間の時間間隔より非常に短い時間スケールで変動することである。従って、セキュリティ層に平行で、特定の磁気抵抗センサSxに結果として現れる磁界H//、Sxが測定開始時には零と推測される。外部磁界が印加されると、この外部磁界に平行な方向に磁化が誘起される。この磁化が粒子周囲に双極磁界を誘起し、この双極磁界は、外部印加磁界に垂直で、セキュリティ層にほぼ平行な重要な成分を有する。結果として現れる磁界H//、Sxは異なり、そして、磁気抵抗センサの抵抗率に変化をもたらす。結果として現れる磁界H//、Sxの大きさは粒子量と、そして磁気抵抗センサに対する距離と位置とに依存する。
第二実施形態では、硬磁性材料の粒子即ち硬磁性粒子が用いられる。硬磁性粒子は如何なる種類又はサイズでもよく、そして、平均直径が0.1乃至3ミクロンであると好ましい。この平均直径は、10ミクロン以上になりうるセキュリティ層の厚みよりかなり小さいと好ましい。
硬磁性粒子は二つのサブクラスに区別される。これら粒子の保磁力がチップの寿命の間に印加できる最大磁界よりはるかに大きい場合は、製造工程中に一度それら粒子を磁化した後、各粒子の磁化方向が永久に固定される。そこで、セキュリティ素子の値の測定は、外部磁界を印加せずにセンサの抵抗を測定する工程から成る。この値は、初期化工程の後に得られる基準値と直接比較される。
第二のサブクラス内においては、磁化を誘起させるために外部磁界が印加されなければならない。この第二のサブクラス内においては、粒子の保磁力がチップの寿命の間に印加できる最大磁界より小さいか又はほぼ等しい。この保磁力より大きい磁界を印加すると粒子の磁化の状態が変化する。従って、如何なる無制御に事前に印加された外部磁界の影響をも取り除くために粒子は基準状態におかれなければならない。適切な事前処理は減磁処理である。この処理では通常は陰極線管に印加される交番磁界が印加される。この磁界の初期の強度は硬磁性粒子の飽和磁界に等しいか又は大きいが、最終の標準値、通常は零磁界に向かって磁界の方向が入れ替わる度に減少する。
この第二のサブクラス内における硬磁性粒子を有するセキュリティ要素の値の測定は軟磁性材料の粒子の場合と同じである。これは、零印加磁界での基準状態におけるセンサの抵抗値を測定し、セキュリティ層の平面にほぼ垂直な方向に、少なくとも飽和磁界の強度を有する外部磁界を印加し、そして、上記抵抗値を再度測定する工程から成る。第二の測定は、結果として現れる磁界H//、Sxがその飽和値に達した後に開始され、そして、外部磁界がスイッチオフする前に停止されるのが好ましい。
別の方法として、外部磁界は零又は硬磁性粒子の飽和磁界未満の強度でもよく、これはセキュリティのレベルが高まり、外部磁界の印加がセンサの抵抗値に全く又はほとんど影響を与えないという利点がある。測定前の段階では、飽和磁界未満の前記バイアス値付近に収束して終了するように減磁される状態で磁界がさらに印加されてもよい。続いて、測定が行われる。特別な場合では、測定が零磁界で行われる。
基準状態を得るための測定とは異なる測定前に外部磁界の時間を変化させることにより基準状態とは異なる磁性粒子の明確な残留状態を形成することができる。そこで、測定により得られる抵抗率はセキュリティ層内の磁化粒子のサイズと特有の分布のみならず時間に応じた磁界に対するそれらの微妙なヒステリシス磁気応答に依存する。これが二つの理由によりセキュリティのレベルを高める。第一に、ボリュームと完全なヒステリシスループのみの測定に基づく減磁処理の後に粒子の残留磁界を予測するのは実際不可能であり、何故ならば所謂内部ヒステリシスループは完全な磁化ループの測定時には検出されない粒子の微妙な内部磁化状態に依存するからであり、さらに、そのような内部ループは実際には検出することができない粒子特性の弱く且つランダムな変化により既に大きく変更されているからである。第二には、多くの異なる減磁処理の後に得られるセンサ応答は初期化処理において対応する方法で得られたセンサ応答と比較することができるからである。そのような応答は非常に特有で“磁気的署名”とも考えられるものである。当業者にとって明らかなように、減磁処理は長さ及び特性において変化させることができる。さらには、その応答にフルタイムで依存することができる。
さらなる実施形態では超常磁性粒子又はそのような粒子の混合物がその又はそれらの緩和時間が測定時間に相当するように選ばれる。その結果、抵抗率の絶対値に加えて抵抗率の時間依存性を用いることができる。この抵抗率の時間依存性は、“突然”固定磁界を印加した後に磁気抵抗センサにより測定することができる。
以上説明したように、磁気抵抗センサとインダクタを含む各種磁気センサを用いることができる。
一つの実施形態では磁気センサはインダクタである。インダクタを磁気センサとして用いるほどに安定した状態で磁気特性が良好に測定できるものはないことは知られている。この実施形態では、強磁性粒子、例えばフェリ、そして特にマグネシウム亜鉛フェリを用いることができる。それと共に、これらの強磁性粒子は、例えば、μ > 1000という高い透磁率を有すると好ましい。これにより、外部磁界に対しては感度が低くなるがインダクタにとっては感度が高くなる。それと共に、高周波数、例えば、MHz帯で強磁性粒子の磁気特性を測定すると好ましい。フェリ粒子は如何なる所望の透磁率並びに如何なる直径でも適用でき、また、非常に安定しているという利点がある。
それらインダクタはインターコネクト構造の上部層に埋め込まれるか、又は、もし表面安定化層が存在すればこの上部に設けられると好ましい。それらは、用いられる磁性粒子の種類、それと共に、測定される対象、さらには一つのセンサにとって適するスペースに応じた適切な形状を有することができる。主に、インダクタの巻き線に関し少なくとも二種類の形状がある。一つの形状は長方形巻き線である。これは、例えば、巻き線が一平面により中断されるが、下部平面に続き、そして垂直インターコネクタによりそこに接続されるというようにインターコネクト構造内に効果的に隠すことができるという利点がある。他の形状には円又は楕円巻き線がある。これはスペースが小さく感度が最適であるという利点がある。このセンサは、例えば、1乃至200μm、好ましくは約10乃至20μmの直径の一巻きのみとすることができる。さらに、それはスパイラル状の巻き線とすることができる。第二のインダクタがそのスパイラル状の巻き線と同心円状に設けられてもよい。さらなる適切な構造は所謂Cパッド構造である。この構造ではインダクタのコアがボンドパッド又は垂直インターコネクト領域により形成される。
他の好ましい実施形態では磁気センサは磁気特性をインピーダンス値に変換できる磁気抵抗センサである。この磁気抵抗センサにより、粒子の分散の結果として現れる磁化がインピーダンス値に変換される。従って、インピーダンスがオンラインで測定できる。これは、インピーダンスの如何なる実際値をも原理的に知られている簡便な方法でさらに処理し、デジタル化し、そして記憶できるという利点がある。この出願のコンテキストにおいては、用語「インピーダンス」は磁気抵抗センサ内で測定されたインピーダンスに関わる。このインピーダンスは、事実、セキュリティ要素内の磁化での瞬間的な変化により誘起するインピーダンスである。これらの変化は、外部磁界の大きさを変化させることにより、そして特に、そのような外部磁界をオン及び/又はオフスイッチングさせることにより得られる。磁気抵抗センサのインピーダンスは、通常、基準状態と磁界内とでのセンサ電圧差として得られ、この差は磁気抵抗センサ内で用いられるセンサ電流により割られる。これら電圧はセンサ内に存在するホイートストンブリッジの電圧であると好ましい。
ある効果的な実施形態では、第一のセキュリティ要素が磁気抵抗センサの第一ペアとセンサの第二ペアとを有するホイートストンブリッジを備え、それらセンサの第一ペアと第二ペアとはほぼ等しい抵抗対磁界特性が与えられている。その特性は、例えば、各センサが同じサイズで同じ材料を含み、そして被固定層がブリッジのすべてのセンサにおいて同じ方向に固定されるような物理的、磁気的構造を通じて導入される。ホイートストンブリッジを用いることによりインピーダンスの変化に対してセキュリティ要素の感度が上がり、これは、測定されるのはインピーダンス自身ではなく、第一ペアの第一、第二磁気抵抗センサ間の、そして場合によっては第二ペア間の、インピーダンス差だからである。さらに、ホイートストンブリッジによる測定は温度変化の影響を受けず、そして、一定なバックグラウンド磁界を補償する。このホイートストンブリッジそれ自体は磁気抵抗センサの当業者には知られているものである。用語「ホイートストンブリッジ」は、この出願のコンテキストでは、磁気抵抗センサの第一ペア及び同一な非磁気要素の第二ペアを備えた所謂ホイートストンブリッジと、磁気抵抗センサの第一、第二一ペアを含む完全なホイートストンブリッジと、そして、ホイートストンブリッジの如何なる変形をも含むものとして理解される。磁気抵抗センサは、GMR、TMR、そしてAMR等の種類があり、それ自体は知られているものである。図を参照して説明する標準磁気抵抗センサに加えて、さらに複雑なセンサが用いられてもよい。これらの例にはダスティング層を有するスピンバルブ、スペキュラースピンバルブ、被固定層として人工的な反強磁性体を有するスピンバルブがある。セキュリティ層下部に表面安定化層がある場合は、この表面安定化層のいずれかの側に磁気抵抗センサが設けられもよい。
さらなる実施形態では、セキュリティ層にほぼ平行な感度の軸を有する複数磁気抵抗センサがこの感度の軸にほぼ垂直な方向に長さを有する複数ストライプの形状を成している構造をセキュリティ要素が有している。セキュリティ層に垂直な方向からの磁界の偏りが弊害にはならないという点でこの実施形態の磁気抵抗センサは信頼性が高い。通常、そのような偏りがセンサに与えられるとそれは弊害となる。
表面安定化構造が複数のセキュリティ要素を備えると好ましい。これらの要素はすべて少なくとも一つの磁気抵抗センサを備えたセキュリティ要素でもよい。しかし、各種のセキュリティ要素が存在しても同じく好ましい。他の種類のセキュリティ要素にはキャパシタ、抵抗、インダクタ、これらの組み合わせがあり、表面安定化構造は、回路面に沿って横切る方向に誘電率が異なる層を備える。
以下に詳細に説明するように、セキュリティ要素内で測定されたインピーダンスは、半導体装置内の又は如何なるリーダ内のメモリ、又はリーダに接続されたデータベースに記憶されうる信号に変換されなければならない。この目的のために、第一セキュリティ要素からの出力電圧を第一インピーダンスの実際値に変換する変換手段が存在する。この変換手段は、A/D変換器又は所定クロック周波数との比較を基にした他の回路のようなよく知られているものでもよい。
この発明の携帯装置はスマートカード、光ディスク等の記録媒体、又は銀行券等のセキュリティ紙でもよい。
この発明の第三の目的は、この発明の半導体装置の真性が確認できるカードリーダを提供することである。
第三の目的は、この発明の半導体装置を有するカードに適し、セキュリティ層にほぼ垂直な磁性粒子内に磁化を誘起する外部磁界を発生するためのカードリーダ磁化手段が存在するカードリーダにより達成される。発生すべき外部磁界は10乃至100kA/mのオーダの強度であると好ましい。磁化手段の例としてはコイルと永久磁石がある。コイルが用いられる場合は例えばフェリ材料のコアが設けられてもよい。さらには、互いに平行に配置され、電気的には直列に接続される多くのコイル又は磁石が用いられてもよい。そのような接続には、磁界がほぼ一方向に発生するという有利な点がある。磁界が一方向であることが望ましい場合は好ましい数は2個である。磁界が三方向であることが望ましい場合は好ましい数は3個である。カードリーダの実際のカード読みとり部分は磁化手段のコイル又は磁石間に存在することが好ましい。
外部磁界を測定するためにカードリーダ内に基準センサが存在すると好ましい。そのような測定により外部磁界が校正できる。さらには、カードリーダは、赤外線ランプ又は他の熱源等、又は特定温度で流体又はガスを流すような加熱手段を含んでもよい。温度計があってもよい。
さらなる実施形態においてはカードリーダのコイルが減磁回路の一部分となる。そのような減磁回路自体は陰極線管の分野で知られているものである。既に存在する如何なる磁化をも無関係になるように永久磁性粒子による適切な磁化を行ってもよい。減磁回路の好ましい例はデュアルPTCサーミスタと外乱を防止するためのコイルに平行なシャントキャパシタとを備える。
第四の目的はこの発明の半導体装置を初期化する方法を提供することである。
第五の目的はこの発明の半導体装置の真性を確認する方法を提供することである。
第四の目的は、この発明の半導体装置を初期化する方法であって、セキュリティ要素のインピーダンスの初期の実際値を決定し、該初期の実際値を基準値としてメモリに記憶する工程を備えた方法により達成される。
第五の目的は、この発明の半導体装置の真性を確認する方法であって、前記装置は初期化されており、セキュリティ要素のインピーダンスの実際値を決定し、メモリから基準値を読み出し、前記実際値と前記基準値とを比較し、前記実際値と前記基準値との差が所定閾値未満の場合のみに前記半導体装置の真性を認める工程を備えた方法により達成される。
この半導体装置を初期化する方法は必要であり、これは初期化前にはセキュリティ要素のインピーダンスの実際値は分からないからである。この真性を確認する方法は実際値と基準値との両方が得られ、そして比較できるという利点がある。実際値が得られ、そして半導体装置内に物理的に固定される。基準値は半導体装置内で得られてもよいが、カードリーダがアクセスする、又はカードリーダ内に組み込まれた、中央データベース内で得られてもよい。さらに、基準値は半導体装置内と中央データベース装置内との両方に存在してもよい。この方法は複数のセキュリティ要素が存在する場合には繰り返すことができることが理解されるところである。
事前に規定される閾値は通常非常に小さく、例えば、好ましくは基準値の5%未満であり、測定の不確定さ又は温度や他の外部状況の影響を補正するために規定される。通常の状態では複数のセキュリティ要素が存在し、各々が固有のインピーダンスを有することに注目されたい。従って、半導体装置の真性が完全に確認される前にすべてのインピーダンス又はそれらの一部が対応する基準値と比較されなければならないことが求められる。
基準値が中央データベース装置のメモリに記憶される場合、真性を確認する方法は半導体装置を識別する方法とも解釈でき、例えば、実際値が半導体装置の既知のアイデンティティに属する基準値と等しいかを確認する代わりに、データベース内の対応する基準値、即ち、半導体装置のアイデンティティを見つけるために実際値が用いられる。中央データベースと関連して用いられる基準値は、通常、ユニークなチップ・アイデンティフィア・コードと言われる。
ある好ましい実施形態において、実際値を決定する方法は、
標準外部磁界でのオフ状態値を測定し、
セキュリティ層にほぼ垂直な磁性粒子内に磁化を誘起する外部磁界を発生し、
前記外部磁界がスイッチオフする前にオン状態値を測定し、
インピーダンスの実際値を前記オン状態値と前記オフ状態値との差として決定する工程を備える。
標準外部磁界でのオフ状態値を測定し、
セキュリティ層にほぼ垂直な磁性粒子内に磁化を誘起する外部磁界を発生し、
前記外部磁界がスイッチオフする前にオン状態値を測定し、
インピーダンスの実際値を前記オン状態値と前記オフ状態値との差として決定する工程を備える。
以上説明したように、磁化が永久に固定される磁性粒子のみを直接測定することができる。他の磁性粒子では測定前に外部磁界を印加する必要がある。この外部磁界はカードリーダ内で発生されると好ましい。校正された実際値を得るには、標準、好ましくは零外部磁界でのオフ状態値と外部磁界でのオン状態値との差として測定される。
磁性粒子又は少なくともその一部が硬磁性材料の場合はセキュリティ層にほぼ垂直な方向の磁性粒子内の如何なる存在する磁化をも除去する事前処理が必要となる。そのような事前処理は上記さらに詳細に説明されたような減磁処理でもよい。
磁性粒子又は少なくともその一部が軟磁性材料の場合は緩和処理を行ってもよく、これは
セキュリティ層にほぼ垂直な磁性粒子内に磁化を誘起する外部磁界を発生し、
軟磁性粒子の粒子がそれらの飽和磁界に落ち着く前に第一と第二の値を測定し、
前記セキュリティ要素のインピーダンスの実際値を前記第一と第二の値間の差として決定する工程を備える。
セキュリティ層にほぼ垂直な磁性粒子内に磁化を誘起する外部磁界を発生し、
軟磁性粒子の粒子がそれらの飽和磁界に落ち着く前に第一と第二の値を測定し、
前記セキュリティ要素のインピーダンスの実際値を前記第一と第二の値間の差として決定する工程を備える。
この緩和処理が特有の応答性をもたらす。測定すべき値の数は軟磁性材料の緩和時間に依存し、これ自体は知られている。ドリフト効果を補正するために実際値が前記第一と第二の値間の差として決定される。多くの実際値が測定される場合は、この差は測定値と前記第一の値との間で、又は、補正値の間で計算される。前記第一と第二の値の測定の後、外部磁界が反対方向に発生され、そしてさらなる値が測定されるというようにして測定が最適化される。
この発明の半導体装置とその真性を初期化する方法と確認する方法との上記のそしてさらなるアスペクトが図を参照して以下にさらに説明される。
各図は概略的に示したもので実際の大きさでは無く、また、異なる図面において同じ参照番号が対応する要素を示す。この発明の真のコンセプトから外れることなく別のしかし等価であるこの発明の実施形態が可能であり、また、この発明の範囲は請求項のみに限定されることは当業者にとって明らかであろう。
図1において、半導体装置11は、第一側部32を有するシリコンの基板31を備えている。この側部32上において、装置11は第一活性要素33と第二活性要素43とを備えている。この例では、これら活性要素33、43はバイポーラトランジスタであり、エミッタ領域34,44とベース領域35,45とコレクタ領域36,46とを備えている。これら領域34乃至36,44乃至46は第一層37内に設けられ、これが二酸化シリコンのパターンニングされた絶縁層38により覆われている。エミッタ領域34,44とベース領域35,45とにおいてコンタクト窓を有するように絶縁層38がパターンニングされている。当業者に知られているようにバイポーラトランジスタに代えて又は加えて電界効果型トランジスタが設けられても良い。さらに当業者に知られているようにキャパシタ、抵抗、ダイオード等の他の素子が半導体装置11内に集積されてもよい。活性要素は回路を構成するように相互接続される。
絶縁層38内のこれらのコンタクト窓において上記各領域がインターコネクタ39,40、41,42に接続されている。この実施形態ではこれらインターコネクタは第一レベルと第二レベルとに延在している。一般に知られているようにインターコネクタはさらなるレベルを有してもよい。図には示されていないが、通常、インターコネクタと活性要素との間にバリア層が設けられる。インターコネクタ39,40、41,42は例えばAl又はCuにより公知のように形成され、好ましくは低誘電定数を有する誘電体層47により覆われそして互いに分離される。さらなる複数のバリア層が存在するが示されていない。第三レベルインターコネクタ28が設けられ、第一、第二磁気抵抗センサ121,122と表面安定化構造50の一部領域を備えるセキュリティ要素に接続されている。
この実施形態におけるこの表面安定化構造50は厚みが0.60μmのSixNyの表面安定化層52を備えている。表面安定化層52の下部にホスホシリケートグラスのさらなる層が設けられてもよい。この表面安定化構造は、さらに、磁性粒子が埋め込まれた厚みが2乃至10μmのアルミノフォスフェイトのセキュリティ層53を備える。セキュリティ層53を安定させ且つこの層の透明度を下げるために、さらにTiO2とTiNの粒子が埋め込まれている。図示されていないが、表面安定化層52の下部に平坦化層が設けられてもよい。セキュリティ層53は15重量%のモノアルミノフォスフェイトと20乃至50重量%の水粒子との組成物をスピンコーティングし、その後、約100乃至150°Cで乾燥させることにより設けられた。尚、セキュリティ層53は5乃至10重量%のモノアルミノフォスフェイトの組成物をスプレーコーティングすることにより設けられてもよい。乾燥後、セキュリティ層53は400乃至500°Cでアニールされて凝縮されるが、ここで液相から固相への遷移が行われる。セキュリティ層52上にはパッケージ54としてエポキシ材料が設けられている。例えば、ウエハを複数の別々のダイに切断し、そして、PCBへの接続のためのコンタクトパッドを確定するためにセキュリティ層53がパターンニングされてもよい。
センサ121,122は互いに約1マイクロメータ距離が離れている。これらの機能が図2及び図3を参照してさらに詳細に説明される。センサ121,122はさらに大きく距離が離れて設けられてもよい。しかし、この距離が2マイクロメータ以下であると測定精度が上がる。これは、これらセンサ間に存在する磁性粒子がセンサ内に反対方向に磁化を生じさせ、その結果、そのインピーダンスが異なって変化するからである。
図2はセキュリティ要素12の細部の概略断面図である。磁気抵抗センサ121,122の各々は固定層61,被固定層62,スペーサ層63そしてフリー層64の四つの主たる層の積層を備えている。固定層61は反強磁性で、ここでは、10nm厚みのIr20Mn80の層である。この層は、一つ乃至複数のバッファ層、例えば、Ta及び/又はNi80Fe20の3nm厚みの複数層を介して下部構造から分離されてもよい。被固定層62、ここでは6nmCo、は固定層61の影響によっては変化しない程に磁化されている。好ましくは、磁気抵抗センサ121,122の各々の被固定層62の磁化は平行な方向である。そのため、ブリッジの出力電圧は一定な外部磁界には反応しない。好ましい例としてGMRセンサの場合は、スペーサ層63は厚みが3nmのCu等の導電材料を有する。TMRセンサの場合には、厚みが1nmのAl2O3等の絶縁材料が適用される。フリー層64は厚みが約6nmのNi80Fe20等の軟磁性材料を有する。
被固定磁化層62内の磁化の方向(X軸)に平行な感度の軸を有する磁気抵抗センサ121,122近傍のセキュリティ層53内に三つの超常磁性粒子が存在する状態を図2に示す。これら粒子は、大きさが異なり、センサ121,122に対して距離と角度が異なる。平面に対して直角な方向に、そして図4を参照してさらに後述される、時間に依存する磁界を印加した後、粒子内に垂直磁化が誘起される。その結果、磁力線により図に概略的に示されるように粒子周囲に双極磁界が発生する。センサ121,122のフリー層64の磁化(双極磁界が発生していない場合にはy方向、即ち、図の平面に垂直な方向にある)に磁性粒子A、B、Cからの双極磁界が磁気トルクを与える。このトルクは粒子A、B、Cとセンサとのx、z(層平面に垂直)方向における距離に依存し、また、粒子A、B、Cの磁化に比例する。その結果、フリー層64内に磁化の回転が生じる。これらの磁化の回転の方向と大きさは、磁性粒子A、B、Cにより誘起した磁界の有効(層平均)x成分の方向と大きさにより決まる。センサ平面の個々の位置でのこれら磁界の大きさが、図では、矢印の長さで表されている。その結果、第一センサ121の右側(即ち、正のx方向)に正味の磁化回転が生じ、そして、第二センサ122の左側に正味の磁化回転が生じる。従って、第一センサ121内のフリー層64の磁化の正味のx成分が第二センサ122内のフリー層64のそれより大きくなる。磁気抵抗センサ121,122の抵抗値は被固定層62とフリー層64との磁化方向間の角度に依存する。その結果、センサ121の抵抗値が平均と比較して減少し、これに対し、センサ122の抵抗値は増大する。
図3aはセキュリティ要素12の概略平面図を示す。図3bは等価回路図を示す。セキュリティ要素12はホイートストンブリッジである。部分123,124は非磁気抵抗センサ又は磁気抵抗センサのいずれでもよく、センサ121,122と同タイプであるとよい。部分123,124はセンサ121,122と同サイズであると好ましいが必ずしもその必要はない。セキュリティ要素12は、部分121乃至124と図示しないセキュリティ層に加えて、電極131乃至134を備える。第一電極131が電流入力で、第二、第三電極132,133が電圧測定を介して相互接続されている。変換手段が設けられ、セキュリティ要素からの出力電流又は電圧をインピーダンスの実際値に変換する。図7を参照して変換手段はさらに説明される。第四電極134は電流出力である。図3aに示されるホイートストンブリッジの形状はこの実施形態において必須というわけではない。これは磁化粒子の分布がランダムだからである。
図4,5及び6は、この発明の三つの実施形態における印加磁界、磁化そして測定電位差のグラフを示す。図4は超常磁性粒子を有する実施形態に関わる。図5及び6は測定前に基準状態が規定される硬磁性粒子を有する実施形態に関わる。図5は飽和磁界での測定値を示し、図6は飽和磁界より小さい減磁された磁界での測定値を示す。
超常磁性粒子が用いられる場合、外部磁界が印加される前は粒子の磁化は零である。従って、直ちにホイートストンブリッジの出力電圧のオフ状態での測定を行うことができる。この測定はtR、Bで開始し、そしてtR、Eで終了する。そこで、外部磁界HappがtOで印加される。これにより、粒子の緩和時間又は緩和時間分布により決まる時間スケールにおいて粒子Mの磁化が飽和値Msatに増加する。そこで、磁界Happが存在する限り磁化は安定し、そして電位差ΔVの測定を行うことができる。このオン状態での測定はtBで開始し、そしてtEで終了する。最終的にtlで外部磁界Happが減少してスイッチオフし、磁化Mと電位差ΔVとがそれらの基準値まで減少する。実際値はオン状態測定とオフ状態測定との差として決定される。代わりに、電位差の測定が時間の関数として行われてもよい。これは、緩和時間が時間tlのオーダであると最も興味深い。
許容範囲内の最大無制御外部磁界より小さい又は同じオーダの保磁力の硬磁性粒子を用いる場合は、如何なる残留磁化をも除去する前処理が必要となる。このための好ましい方法は減磁処理である。図5Aに示されるような減磁処理においては振動磁界が交互の方向にそして最大強度を減少させながら与えられる。そしてオフ状態測定が行われ、外部磁界HappがtOで印加され、そしてオン状態測定がtB、1からtE、1において行われる。実際値が再度オン状態値とオフ状態値との差として決定される。tlで外部磁界Happがスイッチオフした後に、通常、残留磁界が存在する、この残留磁界は、これは材料の特性であるが、tB、2からtE、2においてさらなる測定に用いることができる。
別の方法として、基準状態を得るための処理とは異なり、例えば、図6に示されるような、あるバイアス磁界付近で減磁するような減磁処理が測定に先行して行われてもよい。その後の測定は、ある有限磁界、例えば、減磁が行われた付近のバイアス磁界で行ってもよい。この測定は、また、外部最終磁界がスイッチオフした後に行ってもよい。
図7はアクセス装置2を伴う半導体装置11の実施形態の回路図である。半導体装置11は測定手段4,メモリ7,制御手段8そして確認制御9という各種手段を備える。さらに半導体装置は複数のセキュリティ要素12とスイッチ10とを備える。メモリ7は複数のメモリ要素7A、7B、7C、…、並びに記憶制御5と読み出し制御6とを備える。制御手段8と確認制御9とは一つの機能に集積しても良く、これはマイクロプロセサ又は専用回路である。制御手段8は測定の制御、記憶そしてセキュリティ要素12のインピーダンスを示すことのみならず、金銭上のデータ又は認識データを蓄積しているさらなるメモリを含む完全な半導体装置の機能を制御してもよい。アクセス装置2は通常カードリーダであるが他の装置、例えば、初期化が行われる装置であってもよい。
半導体装置11内の典型的な回路であるこの例は次のように機能する。信号がアクセス装置2から半導体装置11に送られて初期化又は真性確認を要求する。制御手段8を介してセキュリティ要素12のインピーダンスの値が測定され、そしてそのインピーダンスに応じた周波数で変換手段4に送られ、そしてスイッチ10を介してメモリ7に送られる。変換手段は、通常、発振器、計数器そしてクロック周波数を発生する基準発振器又は標準A/D変換器を備える。その結果、測定されたセキュリティ要素のインピーダンスの実際値を表すデジタル信号となる。これは如何なる種類のSI単位ユニットにも成りうるが、さらには、それが如何なる外部測定値と比較されない場合は、如何なる装置特有の値にも成りうる。スイッチ10に応じて実際値が記憶され、又は、確認制御9に送られる。スイッチは一度だけスイッチングするのが好ましく、それは、例えば、フューズを備える。当業者にとって明らかなように、スイッチ10と記憶制御5とは一つの機能ユニットに集積されることは除外されない。確認制御9は実際値と基準値とを比較する。もしこれら二つの値の差が所定閾値、例えば、3%より小さい場合は正の信号−良好を意味する−が制御手段8に送られる。これは直ちに又はすべての実際値がすべての基準値と比較された後に、又は選択された数の実際値が対応する基準値と比較された後に行われる。所定閾値は測定手段の精度に応じた値である。特に、セキュリティ要素の数が大きく、例えば10以上の場合は所定閾値は10又は20%にもなる。それは1%未満にもなりうるが、これは部分的にはユ−ザの要求や最先端集積回路設計に応じたものとなる。
Claims (18)
- 回路と、該回路を覆うセキュリティ層と、該セキュリティ層の局部領域を含むセキュリティ要素と、センサと備えた半導体装置であって、
前記セキュリティ層は埋め込み磁性粒子を備え、
前記センサは磁気センサであり、前記セキュリティ層の磁気特性を測定できることを特徴とする半導体装置。 - 前記磁気センサは磁気抵抗センサであり、前記磁気特性をインピーダンスの実際値に変換できることを特徴とする請求項1に記載の半導体装置。
- 前記埋め込み磁性粒子は前記回路上の前記セキュリティ層内に不均一に分散されていることを特徴とする請求項1に記載の半導体装置。
- 前記磁性粒子はマイクロビーズ内に埋め込まれた超常磁性粒子であることを特徴とする請求項1に記載の半導体装置。
- 前記磁性粒子は硬磁性材料を含むことを特徴とする請求項1に記載の半導体装置。
- 前記セキュリティ層にほぼ平行な感度の軸を有する前記複数磁気抵抗センサは前記感度の軸にほぼ垂直な方向に長さを有する複数ストライプの形状を成していること特徴とする請求項2に記載の半導体装置。
- 前記セキュリティ要素のインピーダンスの初期の実際値を基準値として記憶するメモリをさらに備えたこと特徴とする請求項1に記載の半導体装置。
- 請求項1乃至7いずれかに記載の半導体装置を備えた携帯装置。
- 請求項8に記載の携帯装置に適するカードリーダであって、前記セキュリティ層にほぼ垂直な磁性粒子内に磁化を誘起する外部磁界を発生するための磁化手段が存在することを特徴とするカードリーダ。
- 前記外部磁界を測定するための基準センサが存在し、前記外部磁界を校正することができることを特徴とする請求項9に記載のカードリーダ。
- 前記磁化手段は減磁回路の一部であることを特徴とする請求項9に記載のカードリーダ。
- 請求項1乃至7いずれかに記載の半導体装置を初期化する方法であって、
前記セキュリティ要素のインピーダンスの初期の実際値を決定し、
前記初期の実際値を基準値として前記半導体装置内のメモリに記憶するか、又は、請求項9に記載のカードリーダ内に設けられた又は接続された中央データベース装置に記憶する工程を備えた方法。 - 請求項1乃至7いずれかに記載の半導体装置の真性を確認する方法であって、前記装置は請求項12に記載の方法により初期化され、
前記セキュリティ要素のインピーダンスの実際値を決定し、
前記メモリから前記基準値を読み出し、
前記実際値と前記基準値とを比較し、
前記実際値と前記基準値との差が所定閾値未満の場合のみに前記半導体装置の真性を認める工程を備えた方法。 - 請求項12又は13に記載の初期化又は確認方法であって、前記実際値を決定する工程は、
標準外部磁界でのオフ状態値を測定し、
前記セキュリティ層にほぼ垂直な磁性粒子内に磁化を誘起する外部磁界を発生し、
前記外部磁界がスイッチオフする前にオン状態値を測定し、
前記セキュリティ要素のインピーダンスの実際値を前記オン状態値と前記オフ状態値との差として決定することを特徴とする方法。 - 請求項14に記載の初期化又は確認方法であって、
前記半導体装置のセキュリティ層に埋め込まれた磁性粒子の少なくともある部分は硬磁性材料を含み、
前記オフ状態値を測定する前に、前記セキュリティ層にほぼ垂直な方向の磁性粒子内に存在する如何なる磁化も除去するために事前処理を行うことを特徴とする方法。 - 請求項15に記載の真性確認方法であって、
前記磁性粒子の少なくとも部分における飽和磁界強度未満の強度で前記外部磁界が発生されることを特徴とする方法。 - 請求項15に記載の真性確認方法であって、
前記外部磁界は交番磁界であって、該磁界の大きさが、前記磁性粒子の少なくともある部分における前記飽和磁界未満のある平均バイアス磁界まで減少することを特徴とする方法。 - 請求項12又は13に記載の方法であって、
前記半導体装置のセキュリティ層に埋め込まれた磁性粒子の少なくとも部分が軟磁性材料を備え、そして前記実際値を決定する工程が
前記セキュリティ層にほぼ垂直な磁性粒子内に磁化を誘起する外部磁界を発生し、
前記軟磁性粒子がそれらの飽和磁界に落ち着く前に第一と第二の値を測定し、
前記セキュリティ要素のインピーダンスの実際値を前記第一と第二の値間の差として決定する工程を備えたことを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02076389 | 2002-04-09 | ||
PCT/IB2003/001405 WO2003085410A1 (en) | 2002-04-09 | 2003-04-04 | Method and arrangement for protecting a chip and checking its authenticity |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005522352A true JP2005522352A (ja) | 2005-07-28 |
Family
ID=28685934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003582546A Pending JP2005522352A (ja) | 2002-04-09 | 2003-04-04 | チップを保護し、そしてチップの真性を確認する方法とアレンジメント |
Country Status (10)
Country | Link |
---|---|
US (2) | US6998688B2 (ja) |
EP (1) | EP1499905B1 (ja) |
JP (1) | JP2005522352A (ja) |
KR (1) | KR20050003350A (ja) |
CN (1) | CN100442071C (ja) |
AT (1) | ATE459008T1 (ja) |
AU (1) | AU2003216618A1 (ja) |
DE (1) | DE60331427D1 (ja) |
TW (1) | TWI280675B (ja) |
WO (1) | WO2003085410A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020158618A1 (ja) * | 2019-01-31 | 2020-08-06 | ソニー株式会社 | 塗料の製造方法、磁気記録媒体の製造方法、塗料の分散性の測定方法および撹拌装置 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100378991C (zh) * | 2001-11-28 | 2008-04-02 | Nxp股份有限公司 | 半导体器件,卡,系统以及初始化和检验半导体器件的真实性和身份的方法 |
JP4511182B2 (ja) * | 2001-11-28 | 2010-07-28 | エヌエックスピー ビー ヴィ | 半導体装置、カードならびにそれらの真正性と識別性を初期化する方法および検査する方法 |
US7239000B2 (en) * | 2003-04-15 | 2007-07-03 | Honeywell International Inc. | Semiconductor device and magneto-resistive sensor integration |
JP2007514987A (ja) * | 2003-05-26 | 2007-06-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体デバイス、認証方法およびシステム |
EP1617472A1 (en) | 2004-07-16 | 2006-01-18 | Axalto SA | An active protection device for protecting a circuit against mechanical and electromagnetic attack |
DE102005047414B4 (de) * | 2005-02-21 | 2012-01-05 | Infineon Technologies Ag | Magnetoresistives Sensormodul und Verfahren zum Herstellen desselben |
JP4791744B2 (ja) * | 2005-02-28 | 2011-10-12 | 旭化成株式会社 | Icチップ、icチップの製造方法及び認証情報の生成方法 |
EP1911023A2 (en) * | 2005-07-21 | 2008-04-16 | Nxp B.V. | Magnetic rom information carrier |
US20070177363A1 (en) * | 2006-01-31 | 2007-08-02 | Symbol Technologies, Inc. | Multilayer printed circuit board having tamper detection circuitry |
DE102006057970B4 (de) | 2006-12-08 | 2020-01-02 | Infineon Technologies Ag | Halbleiterbauteil mit einem Magnetfeldsensor und Verfahren zur Herstellung |
US9076717B2 (en) * | 2006-12-08 | 2015-07-07 | Infineon Technologies Ag | Semiconductor component comprising magnetic field sensor |
US8138768B2 (en) * | 2007-01-30 | 2012-03-20 | Nxp B.V. | Sensing circuit for devices with protective coating |
US8657191B2 (en) | 2007-10-18 | 2014-02-25 | Nxp B.V. | Magnetic detection of back-side layer |
US7709401B2 (en) * | 2008-02-22 | 2010-05-04 | International Business Machines Corporation | Method of making thermally programmable anti-reverse engineering interconnects wherein interconnects only conduct when heated above room temperature |
US20100194510A1 (en) * | 2009-02-02 | 2010-08-05 | Klemens Pruegl | Inductive Electrical Device |
DE102010020460B4 (de) * | 2010-05-11 | 2023-12-21 | Bundesdruckerei Gmbh | Sicherheits- oder Wertdokument, Verfahren zu dessen Herstellung und zu dessen Verifikation |
JP5736836B2 (ja) * | 2011-02-23 | 2015-06-17 | Tdk株式会社 | スピン伝導型磁気センサ |
US9059189B2 (en) | 2011-03-02 | 2015-06-16 | Nokomis, Inc | Integrated circuit with electromagnetic energy anomaly detection and processing |
US10475754B2 (en) * | 2011-03-02 | 2019-11-12 | Nokomis, Inc. | System and method for physically detecting counterfeit electronics |
US9104922B2 (en) * | 2012-06-15 | 2015-08-11 | Honeywell International Inc. | Anisotropic magneto-resistance (AMR) gradiometer/magnetometer to read a magnetic track |
US9489607B2 (en) * | 2013-05-17 | 2016-11-08 | Infineon Technologies Ag | Semiconductor device and an identification tag |
US10410779B2 (en) | 2015-10-09 | 2019-09-10 | Lexmark International, Inc. | Methods of making physical unclonable functions having magnetic and non-magnetic particles |
US20170100862A1 (en) | 2015-10-09 | 2017-04-13 | Lexmark International, Inc. | Injection-Molded Physical Unclonable Function |
US20170245361A1 (en) * | 2016-01-06 | 2017-08-24 | Nokomis, Inc. | Electronic device and methods to customize electronic device electromagnetic emissions |
US10102466B2 (en) * | 2016-12-09 | 2018-10-16 | Lexmark International, Inc. | Magnetic keys having a plurality of magnet layers with holes |
US10212300B2 (en) * | 2016-12-09 | 2019-02-19 | Lexmark International, Inc. | Magnetic keys having a plurality of magnetic plates |
US10448864B1 (en) | 2017-02-24 | 2019-10-22 | Nokomis, Inc. | Apparatus and method to identify and measure gas concentrations |
US20190139909A1 (en) | 2017-11-09 | 2019-05-09 | Lexmark International, Inc. | Physical Unclonable Functions in Integrated Circuit Chip Packaging for Security |
US10854251B2 (en) | 2017-12-15 | 2020-12-01 | Google Llc | Physical identifiers for authenticating an identity of a semiconductor component |
US11489847B1 (en) | 2018-02-14 | 2022-11-01 | Nokomis, Inc. | System and method for physically detecting, identifying, and diagnosing medical electronic devices connectable to a network |
CN108806726B (zh) * | 2018-05-04 | 2019-11-15 | 佛山科学技术学院 | 一种智能磁敏设备存储方法及装置 |
JP2020035009A (ja) * | 2018-08-27 | 2020-03-05 | キオクシア株式会社 | 半導体記憶装置 |
US10585139B1 (en) | 2019-02-14 | 2020-03-10 | Science Applications International Corporation | IC device authentication using energy characterization |
CN111783171A (zh) * | 2019-04-04 | 2020-10-16 | 利盟国际有限公司 | 集成电路芯片封装中的用于安全性的物理不可克隆功能 |
FR3111737B1 (fr) * | 2020-06-19 | 2022-07-08 | Commissariat Energie Atomique | Protection de puce ou de boitier-systeme utilisant l’effet gmi |
US20220352099A1 (en) * | 2021-05-03 | 2022-11-03 | Nvidia Corporation | Integrated circuit physical security device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2617979B1 (fr) * | 1987-07-10 | 1989-11-10 | Thomson Semiconducteurs | Dispositif de detection de la depassivation d'un circuit integre |
FR2668274B1 (fr) * | 1990-10-19 | 1992-12-31 | Gemplus Card Int | Circuit integre a securite d'acces amelioree. |
US5834747A (en) * | 1994-11-04 | 1998-11-10 | Pixel Instruments | Universal credit card apparatus and method |
AT408925B (de) * | 1996-10-22 | 2002-04-25 | Posch Reinhard Dr | Anordnung zum schutz von elektronischen recheneinheiten, insbesondere von chipkarten |
DE19734507C2 (de) * | 1997-08-08 | 2000-04-27 | Siemens Ag | Verfahren zur Echtheitsprüfung eines Datenträgers |
JPH11211804A (ja) * | 1998-01-28 | 1999-08-06 | Nhk Spring Co Ltd | 磁気抵抗効果センサ及びこれを用いたセキュリティシステム |
US7005733B2 (en) * | 1999-12-30 | 2006-02-28 | Koemmerling Oliver | Anti tamper encapsulation for an integrated circuit |
JP4511182B2 (ja) * | 2001-11-28 | 2010-07-28 | エヌエックスピー ビー ヴィ | 半導体装置、カードならびにそれらの真正性と識別性を初期化する方法および検査する方法 |
-
2003
- 2003-04-04 WO PCT/IB2003/001405 patent/WO2003085410A1/en active Application Filing
- 2003-04-04 EP EP03712528A patent/EP1499905B1/en not_active Expired - Lifetime
- 2003-04-04 AU AU2003216618A patent/AU2003216618A1/en not_active Abandoned
- 2003-04-04 CN CNB038077604A patent/CN100442071C/zh not_active Expired - Fee Related
- 2003-04-04 AT AT03712528T patent/ATE459008T1/de not_active IP Right Cessation
- 2003-04-04 JP JP2003582546A patent/JP2005522352A/ja active Pending
- 2003-04-04 US US10/510,900 patent/US6998688B2/en not_active Expired - Lifetime
- 2003-04-04 KR KR10-2004-7015933A patent/KR20050003350A/ko not_active Application Discontinuation
- 2003-04-04 DE DE60331427T patent/DE60331427D1/de not_active Expired - Lifetime
- 2003-04-09 TW TW092108124A patent/TWI280675B/zh not_active IP Right Cessation
-
2005
- 2005-12-08 US US11/299,173 patent/US7288834B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020158618A1 (ja) * | 2019-01-31 | 2020-08-06 | ソニー株式会社 | 塗料の製造方法、磁気記録媒体の製造方法、塗料の分散性の測定方法および撹拌装置 |
JPWO2020158618A1 (ja) * | 2019-01-31 | 2021-12-02 | ソニーグループ株式会社 | 塗料の製造方法、磁気記録媒体の製造方法、塗料の分散性の測定方法および撹拌装置 |
JP7415955B2 (ja) | 2019-01-31 | 2024-01-17 | ソニーグループ株式会社 | 塗料の製造方法、磁気記録媒体の製造方法、塗料の分散性の測定方法および撹拌装置 |
Also Published As
Publication number | Publication date |
---|---|
AU2003216618A1 (en) | 2003-10-20 |
US20050116307A1 (en) | 2005-06-02 |
US6998688B2 (en) | 2006-02-14 |
DE60331427D1 (de) | 2010-04-08 |
EP1499905A1 (en) | 2005-01-26 |
TWI280675B (en) | 2007-05-01 |
CN1646932A (zh) | 2005-07-27 |
TW200306676A (en) | 2003-11-16 |
US7288834B2 (en) | 2007-10-30 |
WO2003085410A1 (en) | 2003-10-16 |
KR20050003350A (ko) | 2005-01-10 |
CN100442071C (zh) | 2008-12-10 |
EP1499905B1 (en) | 2010-02-24 |
US20060097332A1 (en) | 2006-05-11 |
ATE459008T1 (de) | 2010-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005522352A (ja) | チップを保護し、そしてチップの真性を確認する方法とアレンジメント | |
TW579611B (en) | Magnetic sensor and method of producing the same | |
JP4368797B2 (ja) | 磁場センサ−と磁場センサ−の操作方法 | |
CN103954920B (zh) | 一种单芯片三轴线性磁传感器及其制备方法 | |
CN103460065B (zh) | 用于依次重置磁传感器阵列的元件的装置和方法 | |
US6925002B2 (en) | Semiconductor memory having mutually crossing word and bit lines, at which magnetoresistive memory cells are arranged | |
US20040023065A1 (en) | Superparamagnetic devices | |
EP1141737A2 (en) | Magnetic systems with irreversible characteristics and a method of manufacturing and repairing and operating such systems | |
CN107561460A (zh) | 磁传感器装置和磁感测方法 | |
JP6842741B2 (ja) | 磁気センサ | |
US20060012459A1 (en) | Sensor and method for measuring a current of charged particles | |
JP4047955B2 (ja) | 磁気インピーダンスセンサ | |
JP3321341B2 (ja) | 双安定磁気素子及びその製造方法 | |
JP6370980B2 (ja) | センサ、マイクロフォン、血圧センサおよびタッチパネル | |
KR20040060994A (ko) | 반도체 장치, 카드, 반도체 장치 초기화 방법, 반도체장치 신뢰성 조사 방법, 및 반도체 장치 식별 방법 | |
JP6806133B2 (ja) | 磁気センサ装置 | |
JP2005183614A (ja) | 磁気センサ | |
US20190195706A1 (en) | Rapid and wireless screening and health monitoring of materials and structures | |
JP7057680B2 (ja) | 磁気センサおよび電流センサ | |
JP2020106505A (ja) | 磁気センサ装置 | |
JP3360168B2 (ja) | 磁気インピーダンス素子 | |
JP4791744B2 (ja) | Icチップ、icチップの製造方法及び認証情報の生成方法 | |
JP7104068B2 (ja) | 位置検出素子およびにこれを用いた位置検出装置 | |
Chen et al. | Magnetic tunnel junction pattern technique | |
JP2001305163A (ja) | 電流センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060404 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090929 |