JP2005519311A - 信号相関を実行する方法及び装置 - Google Patents

信号相関を実行する方法及び装置 Download PDF

Info

Publication number
JP2005519311A
JP2005519311A JP2003575574A JP2003575574A JP2005519311A JP 2005519311 A JP2005519311 A JP 2005519311A JP 2003575574 A JP2003575574 A JP 2003575574A JP 2003575574 A JP2003575574 A JP 2003575574A JP 2005519311 A JP2005519311 A JP 2005519311A
Authority
JP
Japan
Prior art keywords
signal
magnitude
subsampled
samples
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003575574A
Other languages
English (en)
Inventor
チャールズ アブラハム,
Original Assignee
グローバル ロケート, インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by グローバル ロケート, インコーポレイテッド filed Critical グローバル ロケート, インコーポレイテッド
Publication of JP2005519311A publication Critical patent/JP2005519311A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13Receivers
    • G01S19/24Acquisition or tracking or demodulation of signals transmitted by the system
    • G01S19/30Acquisition or tracking or demodulation of signals transmitted by the system code related
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13Receivers
    • G01S19/24Acquisition or tracking or demodulation of signals transmitted by the system
    • G01S19/29Acquisition or tracking or demodulation of signals transmitted by the system carrier including Doppler, related
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/15Correlation function computation including computation of convolution operations
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • H04B1/70751Synchronisation aspects with code phase acquisition using partial detection
    • H04B1/70752Partial correlation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13Receivers
    • G01S19/35Constructional details or hardware or software details of the signal processing chain
    • G01S19/37Hardware or software details of the signal processing chain
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • H04B1/7077Multi-step acquisition, e.g. multi-dwell, coarse-fine or validation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2201/00Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70715Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation with application-specific features

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Mathematical Analysis (AREA)
  • Signal Processing (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Databases & Information Systems (AREA)
  • Computing Systems (AREA)
  • Algebra (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)

Abstract

未処理の信号サンプルを記憶せずに畳み込み結果をリアルタイムで発生することにより入力GPS信号とC/Aコード基準(1−32)との間で畳み込み(図1)を計算するための方法及び装置。この装置は、全エポックを処理するサイズのベクトル乗算器と同じ結果を達成するために高速度で動作するベクトル乗算器を備えている。更に、ベクトル乗算器への入力サンプル及びその出力サンプルを量子化して、回路の複雑さを緩和することができる。

Description

発明の詳細な説明
本発明は、デジタル信号受信器のための信号相関装置に係り、より詳細には、例えば、グローバルポジショニングシステム(GPS)受信器において信号相関を実行するための方法及び装置に係る。
グローバルポジショニングシステム(GPS)信号を測定するプロセスは、既知の擬似ランダムノイズ(PRN)コードに対して到来信号の一連の相関を試みることによりノイズの存在中でGPS信号をサーチする手順で開始される。サーチプロセスは、信号の厳密な周波数及び到着時間遅延の両方が未知であるので、長々しいものになり得る。信号を見出すために、受信器は、考えられる各周波数における各遅延可能性をチェックする二次元サーチを慣習的に遂行する。特定の周波数及び遅延における信号の存在をテストするために、受信器がその周波数に同調されると共に、到来信号は、到着時間に対応する量だけ遅延された既知のPRNコードと相関される。信号が検出されない場合には、サーチが次の遅延可能性へと続けられ、全ての遅延可能性がチェックされた後に、次の周波数可能性へと続けられる。信号をノイズから区別するに充分な信号の平均化を許すために、各個々の相関が1ミリ秒以上にわたって実行される。数千もの周波数及び遅延の可能性がチェックされるので、取得プロセス全体で数十秒を要することになる。
近年、例えば、GPSをセルラー電話に使用して非常探索能力を与えるようなワイヤレス装置におけるGPS技術の新たな用途が出現した。これらの用途では、数秒程度の迅速な信号取得が必要とされる。更に、これらの用途では、苛酷な信号環境や、GPS信号レベルが相当に減衰される屋内においてGPS受信器を動作する必要がある。減衰した信号を検出するには、比較的長い時間周期にわたって各相関を実行することが必要となる。例えば、積分は、慣習的なGPS受信器に使用される1−10ミリ秒の周期に対して、数秒にわたって実行されることがある。このように長い積分時間では、慣習的な受信器に使用される二次元逐次サーチプロセスが実行不能となる。というのは、全サーチ時間が100倍以上に増加するからである。
サーチプロセスを加速するために、GPS設計者は、付加的な相関装置を受信器に追加して、多数の到着時間可能性を同時にチェックできるようにしている。通常、追加される各相関装置は、個別のコードミクサ及び信号アキュムレータを必要とする。これは、所与の感度レベルに対して、サーチ時間を相関装置の数に比例して減少させる。セルラー電話用途で必要とされる感度及び取得時間を達成するためには、設計上、数千もの相関装置を組み込むことが必要となる。このような追加は、通常、消費者向け装置としては極端に複雑且つ高価なものとなる。
例えば、1999年5月4日付の米国特許第5,901,171号は、単一の時分割処理ブロックを使用して、12チャンネルの各々で20個までの同時相関を実行できるようにしたトリプルマルチプレクス技術を開示している。これは、20個の遅延可能性のブロックを同時にチェックするので、単一相関装置設計に対して性能の改善を与える。遅延不確実性の全範囲にわたって完全に信号サーチするには、20個の相関装置のブロックを約100回次々に使用して2046個の遅延をチェックすることが必要である。従って、取得を2秒で実行しなければならない場合には、積分時間が数十ミリ秒に制限される。これでは、屋内GPS用途に必要な感度を達成するのに不充分である。
サーチプロセスを更に改善するために、他のGPS受信器アーキテクチャーは、到来信号と既知のPRNコードとの間の畳み込みを発生する処理能力を備えている。これは、全C/Aコードエポック(1023チップ)にわたり全時間遅延可能性に及ぶ完全な1組の相関装置を設けることと同等であり、1997年9月2日付の米国特許第5,663,734号は、ソフトウェアアルゴリズムを使用して必要な相関結果を効率的に発生するための高速フーリエ変換(FFT)ベースのソフトウェア技術を開示している。この解決策は全ての用途に適したものではない。というのは、ソフトウェアFFTを実行するのにプログラム可能なデジタル信号プロセッサ(DSP)が必要とされ、且つ未処理の信号サンプルを記憶するのに大きなメモリが必要とされるからである。その上、この解決策は、ソフトウェア計算であることと、信号の完全なスナップショットが記憶された後でなければソフトウェア処理がスタートしないことから、大きな処理遅延を伴うことになる。多くの用途では、リアルタイム処理解決策が好ましく、即ち広範囲なソフトウェア処理を伴わないものが好ましい。リューシン氏等の「Fast Acquisition by Matched Filter Technique for GPS/GLONASS Receivers」、第307−315ページには、1023個のタップを有する整合フィルタを使用して畳み込みをリアルタイムで実行するためのハードウェア解決策が開示されている。その整合フィルタは、全C/Aコードエポックを保持するに充分な大きさのシフトレジスタと、信号及びC/Aコードの全エポック間の内積を発生する巾1023のベクトル乗算・加算ユニットとで構成される。
この回路は、セルラー電話のような低コストの消費者装置の制約に対して複雑である。Pコード取得のための軍用受信器に利用されるような他の整合フィルタ解決策も、大きなベクトル乗算器を組み込んでいる。
従って、信号及びC/Aコードの全エポックを処理することのできる改良された簡単で且つ低コストのGPS処理ブロックが要望される。このような装置は、比較的簡単なハードウェアで形成されながらも、好ましくは大きなベクトル乗算器を伴わずに、全畳み込み又は多数の並列の相関を発生できねばならない。
本発明は、未処理の信号サンプルを記憶せず、且つ広範囲なソフトウェア処理を伴わずに、畳み込み結果をリアルタイムで発生することにより、入力信号(例えば、GPS信号)と擬似ランダムノイズ(PRN)コード基準との間の全畳み込みを計算するための方法及び装置を提供する。この装置は、全エポックを処理するサイズのベクトル乗算器と同じ結果を得るために高い速度で動作するベクトル乗算器を備えている。本発明は、セルラー電話のような消費者向け装置の複雑さの制約に適合する集積回路において実施することができる。設計上、高い感度を確保するために畳み込み結果の長時間平均化を可能にするに必要なロジックが含まれる。本発明は、屋内で受信された信号を含む著しく減衰された信号から位置場所を導出するのに使用するように信号を相関することができる。
完全な装置は、従来型GPSチューナ、デシメーション回路、畳み込みプロセッサ、及び畳み込み結果を累積するRAMブロックで構成される。畳み込みプロセッサは、ほぼ100MHz以上の高いクロックレートで動作して、小さな回路ブロックの繰り返し使用により全畳み込みを計算することができる。より詳細には、畳み込みの各ポイントが一連の部分相関に分解され、その各々は、エポックの一部分だけを処理するサイズのベクトル乗算器を使用して発生される。この装置は、C/Aコードを非重畳組のコードセグメントへと細分化することにより部分相関を組織化する。各部分相関は、一度に1つのコードセグメントしか使用せず、簡単なルックアップテーブルを使用してC/Aコードを効率的に記憶及び検索できるようにする。
プロセッサは、希望のサンプルレートで信号流を生成するように入力IFサンプルをデシメーションすることで動作を開始し、サンプルレートは、到来信号のタイミングに正確に一致される。希望のサンプルレートがPf(C/Aチップ当たりP個のサンプル)である場合には、厳密に1023xP個のサンプルが各信号エポックに取り出されるようにサンプルレートがセットされる。プロセッサは、PxK個の入力サンプルを保持するサイズのシフトレジスタを通して信号をクロックする信号を相関し、ここで、Kは1023の因数である。各信号シフトにおいて、一連のM個の部分相関演算が実行され、ここで、Mは、MxK=1023であるように選択される。各部分相関は、信号シフトレジスタの内容と、C/Aコードの長さKセグメントをPxK個のサンプルへ拡張することにより生成された基準サンプルのブロックとの内積をとることより成る。部分相関結果は、メモリに累積される。部分相関結果を累積することにより、プロセッサは、全畳み込みまで、多数の相関ポイントに対して完全な相関結果を発生する。
本発明の別の実施形態では、ベクトル乗算器の回路複雑さを緩和するために、畳み込みプロセッサへの入力サンプルが量子化される。同様に、累積回路の回路複雑さを緩和するために、畳み込みプロセッサの出力サンプルも量子化される。
本発明の前記特徴をいかに達成するか詳細に理解できるようにするため、前記で簡単に述べた本発明を、添付図面に示されたその実施形態を参照して、以下に詳細に説明する。
しかしながら、添付図面は、本発明の典型的な実施形態を示すに過ぎず、等しく有効な他の実施形態も本発明に受け入れられるので、その範囲を限定するものではないことに注意されたい。
図1は、本発明によるグローバルポジショニングシステム(GPS)受信器100のブロック図である。本発明によるプラットホームとしてGPS受信器を使用することで、本発明の1つの用途が形成される。信号相関を必要とする他のプラットホームも、本発明を利用することができる。
信号(例えば、GPS信号)は、アンテナ101により受信される。高周波/中間周波コンバータ(RF/IFコンバータ)102は、信号をフィルタし、増幅し、且つ周波数シフトし、更に、信号は、アナログ/デジタルコンバータ(A/D)103によりデジタル化される。これらの要素101、102及び103は、従来型GPS受信器に使用された要素と実質的に同様である。
A/D103の出力は、デジタルロジックで実施される1組の処理チャンネル104、104、・・104(nは整数)に接続される。各処理チャンネル104は、特定のGPS衛星からの信号を処理するのに使用できる。特定チャンネルの信号は、数値制御発振器(NCO)106により駆動されるチューナ105によって同調される。このチューナ105は、2つの目的を果たす。第1に、RF/IF変換後に残っているIF周波数成分が除去される。第2に、衛星の移動、ユーザの移動及び基準周波数エラーから生じる衛星ドップラー周波数シフトが除去される。チューナからの出力は、同相成分(I)及び直角位相成分(Q)より成る基本帯域信号である。105及び106のステップは、従来型のGPS受信器設計に使用されたものと実質的に同様である。
デシメーション回路107は、105の出力を処理する。デシメーション回路107の出力は、入力信号のタイミングに合致するように正確にタイミング合わせされたレートで出力されるI及びQ成分をもつ一連の複素数信号サンプルである。本発明の一実施形態では、デシメーション動作は、到来する全ての信号サンプルを出力サンプルの周期にわたって加算する簡単な前加算器である。数値制御発振器(NCO)108は、サンプリングプロセスのタイミングをとるのに使用される。例えば、P=2の場合に、コードNCO108は、ドップラーシフトに対して調整された(2xf)の周波数を発生するようにセットされ、ここで、fは、f(GPS信号のC/Aコードチップレート)である。NCOは、ファームウェアコマンドからの外部入力に基づいてドップラーシフトを調整する。ドップラーシフトは衛星ごとに異なるので、チャンネル104ごとに個別のコードNCO108及びデシメーション回路107が必要とされる。コードNCO108は任意の周波数を発生できるので、到来サンプルレートがfの整数倍である必要はないことに注意されたい。デシメーション回路107が前加算器である場合には、加算されるサンプルの数を、通常、2つの値の間で切り換えて、長い時間にわたり正しいサンプルタイミングが維持されるようにする。例えば、到来サンプルレートが10MHzであり、希望のサンプルレートが2.046MHzである場合、前加算器は、4又は5のいずれかのサンプルを加算し、希望のサンプルレートが平均で維持されるようにする。
又、デシメーション回路107は、更なる処理の前に信号成分内のビット数を減少するために、その出力に量子化装置(図示せず)を含んでもよい。本発明の一実施形態では、2ビットの量子化が使用される。
デシメーション回路107からの信号サンプルは、畳み込みプロセッサ109に接続される。この畳み込みプロセッサ109により発生された結果は、信号ランダムアクセスメモリ(RAM)110a及び110bに記憶される。より詳細には、これらのRAM110a及び110bは、入力信号と基準PNコード(例えば、GPS C/Aコード)との間の全畳み込みの一部分又は全部を構成する複素数ベクトルを保持する。畳み込み結果は、信号と基準(PNコード)との間の高い相関に対応するポイントにピークを有する。以下に詳細に述べるように、種々の衛星信号に対するこれらピークの相対的な位置は、最終的に位置情報を計算するのに使用される。
畳み込みプロセッサ109及び信号RAM110a、110bは、公称1ミリ秒間隔で繰り返されるGPS信号の多数のエポックに対する畳み込み結果を累算する。例えば、10ミリ秒の信号が処理される場合には、RAM110a、110bの値は、各々1つのエポックにわたって発生された10個の相関結果の和である。個々の相関は、全て、同様の特性をもたねばならない。というのは、デシメーション動作のタイミングが、各エポック内の同じ相対的瞬間にサンプルを取り出すよう確保するからである。個々の相関からの同様の結果を累算することで、信号対雑音比が改善され、弱い信号を検出するための受信機の能力が向上される。この処理は、コヒレントな積分と称され、以下に述べるように、これを大きさ積分と結合して、数秒までの時間周期にわたって平均化された相関結果を得ることができる。
コヒレントな積分が実行される時間間隔の長さは、未補償のドップラーシフト、GPS信号ナビゲーションデータビット、及び受信器100の移動により誘起される位相シフトを含む多数のファクタにより制限される。これらのファクタは、低速であるが見掛け上ランダムな位相変化を信号に導入する。数十ミリ秒にわたり、これらの位相変化は、コヒレントな積分の目的を阻止する破壊的干渉を生じさせる。それ故、長い平均化間隔を得るために、受信器100は、大きさ累算の第2のステップを実行する。より詳細には、信号RAM110a及び110bに記憶された信号は、複素数正規化装置111へ周期的に出力され、この正規化装置は、複素数畳み込みベクトルの複素数大きさ値を発生する。この複素数大きさ値は、加算器112により累算されて、大きさRAM113に記憶される。信号の複素数大きさが計算されるたびに、信号RAM110a及び110bをクリアして、別のコヒレントな積分を実行できるようにする。このプロセスは、希望の回数の大きさ累算が完了するまで続けられる。例えば、コヒレントな平均化間隔が10ミリ秒で、200回の大きさ累算を希望する場合には、全プロセスが2秒にわたって実行される。
畳み込み処理の後に、大きさRAM113は、信号対雑音比を改善するために積分された畳み込み結果の複素数大きさを有するベクトルを含む。以下に述べるように、このベクトルは、CPU114により実行されるソフトウェアアルゴリズムにより更に処理されて、受信器の位置を生じるのに使用される擬似レンジデータを発生する。これらのステップに対するCPU計算負荷は、従来型のGPS受信器又はFFTベースの相関装置に比してかなり控え目であることに注意されたい。この実施形態では、相関及び積分の計算上過酷なタスクは、ソフトウェア処理の前に計算される。
図2は、図1の要素により発生される波形201I、201Q及び202を示す。これらの波形201I、201Q及び202は、信号強度(軸208)対コードチップ(軸210)をプロットしたものである。これらの波形は、コヒレントな積分及び大きさ積分中の畳み込みプロセッサ109の出力を示す。明瞭化のために、各々3つのコヒレントな積分に基づく3つの大きさ累算より成る9ミリ秒の信号処理時間だけが示されている。この例では、P=2であり、従って、コヒレントな積分当たり2046個の信号サンプルが存在する。波形201I及び201Qは、畳み込みプロセッサ109からの出力であり、ここで、201Iは、出力のI成分であり、そして201Qは、Q成分である。2046個のサンプルの各ブロックは、その時間間隔中に処理された2046個の信号サンプルから畳み込みプロセッサ109によりリアルタイムで発生された全畳み込み結果である。この畳み込み結果は、信号の時間遅延に対応する信号ピーク(参照番号206I及び206Qで示すような)の付近を除いてノイズを含む。信号は、エポックごとに繰り返され、従って、2046個のサンプルごとにピークが再び現われる。最初の3つのサイクルにわたり、各エポックからの対応遅延において値を加算することにより相関結果がRAM110a及び110bに累積される。(例えば、出力時間4における値は、出力時間2050及び4096における値と加算される。)相関ピークは、常に、同じ遅延オフセットで現われ、ピークのサイズは、累算にわたって増加し、3つのエポックにわたってほぼ3倍になる。ノイズのレベルも増加するが、ノイズの相関はエポックごとに非相関であるために3の平方根で上昇するに過ぎない。信号対雑音比は、累算プロセスにわたって改善され、ほぼ3の平方根で増加する。波形201Qは、直角位相チャンネルに生じる同じ信号累算プロセスを示す。
信号の第4サイクルで始めて、信号RAM110a及び110bがゼロにクリアされると共に、信号累算プロセスが再開される。波形201I及び201Qは、相関が9個の信号エポックにわたって3回累積及び減衰することを示す。
コヒレントな平均化間隔の終りに、累積された信号の大きさが計算されて、大きさRAM113へ加算される。大きさRAM113の信号が波形202として示されている。この例では、波形202は、各コヒレントな積分の完了に対応して3回更新される。ピークは、参照番号212、212、212で示されており、ノイズは、参照番号214で示されている。明らかなように、信号対雑音比は、各大きさ累積と共に増加され、到着時間に対応するピークを識別するシステムの能力を更に向上させる。
この例では、信号の複素数位相は、9個のエポックにわたって変化することに注意されたい。より詳細には、信号は、最初、I及びQチャンネルの両方に存在するが、最終的なエポックまでに、Iチャンネルにおいて強力で且つQチャンネルにおいてほぼ存在しないように回転する。上述したように、不完全なドップラーシフト同調及び他の作用によりこの回転が生じる。多数のエポックにわたり、位相が多数のサイクルを経て回転し、累積されたときに信号の打消しを生じさせる。このため、本発明の受信器は、短い間隔にわたってのみコヒレントに累積を行い、長時間平均化については大きさ(非コヒレントな)累積に依存する。大きさの値は、位相とは独立しており、数秒にわたって首尾良く積分できる。
図3は、累積された大きさ波形202を詳細に示す。プロット300は、信号の時間遅延に対応するピーク212の付近に畳み込みの大きさを示す。コードチップ軸210上のポイントは、C/Aコードチップ長さをPで除算したものに等しい間隔で離間され、ここで、Pは、信号サンプリングレートと、f即ちC/Aコードチップレートとの比である。この例では、P=2であり、従って、ポイントは、半チップ間隔、即ちほぼ500nsで離間される。(この時間間隔は、150メーターのレンジ差に対応する。)約10メーターより優れた擬似レンジ測定を達成するために、畳み込み結果が通常CPU114において更に処理されて、位置情報を発生する。畳み込みプロセスにより与えられる個別の相関値を使用して真の時間遅延を推定するのに使用できる補間技術は多数ある。一実施形態では、最小2乗推定技術を使用して、ノイズ性の測定データに最良に適合する信号のパラメータが識別される。信号の理想的な応答は、信号の自己相関の大きさである。この波形は、立ち上がった三角形302の形状をもつように容易に示すことができる。三角形の底の巾303は、厳密に、2C/Aコードチップであるか又は畳み込み結果の4つのポイントである(P=2の場合)。三角形の底の高さ304は、信号に対応しない時間遅延に対する畳み込みにおけるノイズの大きさである。このノイズの大きさは、データから推定することもできるし、或いは増幅器のノイズ指数、ケーブル及びフィルタロス、並びにシステム温度のような設計パラメータに基づいて予め計算することもできる。三角形のピーク305及び三角形の中心306は、信号の大きさ及び時間遅延に対応して未知である。最小2乗方法を使用して、これらの2つのパラメータを推定し、ノイズ性のデータポイントを、所与のピーク及び中心をもつ三角形に適合させることができる。図4は、畳み込みプロセッサ109(及び畳み込み結果処理回路400)の詳細なブロック図であり、特に、小さな回路ブロックの繰返し使用により全畳み込みがいかに発生されるかを詳細に示す。図4と、図4のプロセッサ109の動作を示す図5のフローチャートとを同時に参照すると共に、図6及び図7の簡単な例を比較することにより、回路の動作が最も良く理解できよう。
デシメーション回路107からの信号は、I及びQ成分を各々取り扱うシフトレジスタ401a及び401bに結合される。各シフトレジスタ401a及び401bは、長さがPxKであり、但し、Pは、C/Aコードチップ当りの希望のサンプル数であり、Kは、設計パラメータとして選択される。以下に述べるように、Kは、1023の因数である。説明を簡略化するため、以下の説明は、P=2(サンプルが半チップだけ離間される)及びK=33である1つの特定の実施形態に焦点を合わせる。シフトレジスタを経て信号を進めるこの手段は、回路が信号を二重にバッファする必要性を排除し、コスト及び実施の複雑さを緩和させる。
信号は、コードNCO108によりタイミング合わせされて、2fのレートでシフトレジスタ401a及び401bを経て前進する。信号は、一連の部分相関演算を行えるように、多数のクロックサイクル中にシフトレジスタに位置保持される。より詳細には、全部でM個の部分相関が実行され、但し、この例では、M=1023/K即ち31である。各部分相関は、各信号シフトレジスタの内容と、PxK(例えば、66)個のコードサンプルを含むコードのセグメントとの間で行われる高速ベクトル乗算及び加算演算より成る。高速ベクトル乗算及び加算は、回路402a及び402bで行われる。回路402a及び402bは、各々、乗算器410a及び410bと、加算器412a及び412bとを含む。その演算は、信号レジスタ401a又は401bにおける66個の信号サンプルの各々に66個のコードサンプル(33個のコードサンプルをコードエクステンダー409で拡張することにより形成された)を乗算し、次いで、その結果を加算器412a及び412bにおいて加算することより成る。この演算は、I及びQチャンネルにおいて別々に且つ同時に行われる。数学的には、この演算は、内積と称され、次のように定義される。
Figure 2005519311
ベクトル乗算及び加算の出力は、数字を小さい範囲に保持してRAM404a及び404bのオーバーフローを回避するために再量子化することができる。簡単化のために、量子化装置は図示されていない。一実施形態では、再量子化は、2ビットまでの分解能である。
ベクトル乗算及び加算の結果は、加算器403a及び403bにより累算されて、畳み込み結果処理回路400により処理される。回路400は、信号RAM110a、110bと、複素数正規化装置111と、加算器112と、大きさRAM113とを備えている。累算プロセスは、RAM110a及び110bから特定時間遅延の現在値を読み取り、丁度計算された部分相関を加算し、その和をRAM110a及び110bに書き戻すことより成る。特定の時間遅延に対応する部分相関を適切に結合することにより、その遅延に対する全相関が計算される。上述したように、このプロセスは、信号対雑音比を向上させるために、希望する多数の信号エポックに対して続けられる。従って、加算器403a及び403bは、2つの目的、即ち1つのエポック内の部分相関の結合と、多数のエポックにまたがる相関の累算とを果たす。
信号RAM110a及び110bからの出力は、複素数正規化装置405において合成されて、信号の大きさを形成する。これらのRAM110a及び110bにおけるI及びQ波形は、複素数波形の実数部分及び虚数部分とみなすことができる。大きさを形成することは、各成分を2乗し、その結果を加算し、その結果の平方根をとることより成る。大きさに対する近似であって、回路を簡単化するために使用できる近似は、多数ある。一実施形態では、I及びQ信号のスカラーの大きさを独立してとり、どちらが大きいか決定することにより、複素数の大きさが近似される。大きさが大きい方をとり、それを小さい方の大きさの半分に加算することにより、大きさを近似することができる。
大きさ演算の結果は、その値を小さな範囲に保持してRAM113のオーバーフローを回避するようにスケーリングできる。簡単化のため、スケーリング装置は図示されていない。一実施形態では、スケーリングは、結果を3ビットシフトする(即ち、8で除算する)ことより成る。
又、信号の大きさではなく、信号の電力を累算することもできる。この場合には、405における演算は、電力の推定であり、通常、I及びQ信号の平方の和をとることにより計算される。この場合、図3を参照して説明した擬似レンジ決定アルゴリズムは、大きさ波形ではなく電力波形に対して適合を行うように若干変更されねばならない。或いは又、I及びQ信号の大きさ又は電力を表わす値を発生するのに、付加的な非直線的演算を使用することもできる。
複素数正規化装置111からの出力は、加算器112により累算されて大きさRAM113へ送り込まれる。この累算プロセスは、特定時間遅延の現在大きさ値をRAM113から読み取り、丁度計算された大きさ結果に加算し、その和をRAM113へ書き戻すことより成る。上述したように、大きさの累算は、信号対雑音比の向上を達成するために必要なサイクル数だけ続けられる。
ベクトル乗算器402a及び402bは、信号のシフトごとにM回の部分相関を実行する。コードルックアップ回路408は、部分相関ごとに基準コードサンプルを発生する。ルックアップは、2つのルックアップインデックスにより制御される。第1に、コードは、1・オブ・32コードから選択しなければならない。この選択は、畳み込みプロセスを通して一定であり、処理チャンネルが特定の衛星信号に対して相関するように構成されたときに確立される。第2のインデックスは、1とMとの間のセグメントインデックスである。各C/Aコードは、1023個のチップより成り、これらは、各々K個の隣接コードチップより成るM個の非重畳セグメントに分割される。ルックアップインデックスは、どのコードセグメントが必要であるか識別する。コードルックアップ回路からの出力は、セグメントを構成するK個のチップである。選択プロセスは、制御/アドレスロジック414により制御される。
コードエクステンダー409は、Kチップのセグメントを入力として取り上げ、そのセグメントをKxPコードサンプルへと拡張する。この拡張動作は、各コードチップをP個の同じコードサンプルへと変換することより成る。コードエクステンダー409からの出力は、ベクトル乗算器402a−bへの基準コード入力を形成する。この例では、コードエクステンダーからの出力は、33個の独特の値を各々2回複写することで作られた66個のサンプルである。
図4に示すアーキテクチャーは、C/Aコードレートfより実質的に高速なクロックを必要とする。例えば、C/Aコードチップ当たり2つのサンプルが使用され(P=2)、K及びMが各々33及び31である場合に、全畳み込みを達成するには、2×fのレートで進行する信号シフトレジスタのシフトごとに31回の部分相関を実行することが必要である。通常、RAM110a及び110bを読み取り及び書き込むには、少なくとも2つのクロックサイクルが必要である。2つのクロックサイクルを仮定すると、全畳み込みを達成するのに必要な最小クロックレートは、次のようになる。
Figure 2005519311
このレートは、近代的な集積回路ロジックでは容易に達成できる。
本発明は、全畳み込みのサブセットを計算するのにも使用できることに注意されたい。この場合に、信号シフトレジスタのシフトごとに、Mより少数の部分相関が実行される。この場合に、遅延の全範囲は、全畳み込みを形成するPx1023より少なくなる。特に、M回の部分相関が実行される場合には、MxKxPの遅延値が発生される。プロセッサに対するクロックレートは、MとMの比で減少される。更に、RAMのサイズもこの比で減少される。従って、この変形態様は、全畳み込みを処理する計算又はメモリリソースをもたないシステムにおいて有用であろう。
K及びMの結果に対する他の選択は、更に別の設計上の妥協を許すが、1023の主要因数は、3、11及び31であるから、K及びMの選択には限度がある。Kを減少することは、シフトレジスタ401a及び401bのサイズと、ベクトル乗算器402a及び402bの複雑さとを緩和するので、望ましいが、大きなMを必要とし、ひいては、高いクロックレートを必要とする。Kに対する選択は、3、11、31、33及び93である。これらの選択は、1.39GHz、380MHz、135MHz、127MHz及び45MHzのクロックレートを各々必要とする(常に、P=2、及び部分相関当たり2個のクロックサイクルを仮定する)。立証時に利用できる技術に基づき、K=33という選択が1つの実施形態としてなされた。将来の技術では、K=11の選択と、380MHzのクロックレートとが重要となり、ロジックの複雑さを更に緩和することになろう。従って、このアークテクチャーは、速度とロジックの複雑さとの間の最適な妥協をサポートする望ましい属性を有する。
コードセグメントのシーケンスは、制御ロジック414により制御される。この制御ロジックは、RAM110a、110b及び113に対する正しいアドレスも識別する。以下に述べるように、部分相関は、非連続的順序で発生され、従って、RAMアドレスの発生は、自明なことではない。
図4の回路の動作は、図5のフローチャートを参照することによっても理解できる。動作は、ステップ501において、信号シフトレジスタ401a及び401bを前ロードすることで始まる。この点において、畳み込みプロセスを開始することができる。ステップ502では、特定の部分相関に対してコードセグメントがアクセスされる。ステップ503では、コードセグメントが、コードエクステンダーにより、C/Aチップ当たりP個のサンプルをもつように拡張される。次いで、ステップ504では、遅延インデックス及びそれに対応するRAMアドレスが計算される。遅延インデックスは、全畳み込みのどのポイントが部分相関により更新されるか指示する。図7を参照して説明する例から明らかなように、遅延インデックスは、非直線的であるが決定的な仕方でジャンプする。アドレスの計算は、信号シフトの回数及びコードセグメントに基づく。
ステップ505では、ベクトル乗算器402a及び402bを使用して部分相関が計算される。ステップ506では、その結果が、遅延インデックスで指示された信号RAMの位置に累積される。次いで、ステップ507では、処理がコヒレントな積分間隔の終りに到達したかどうか決定するためのチェックが行われる。もしそうでなければ、ステップ502aへ戻り、次のコードセグメントに対して上記ステップを繰り返す。
ステップ507において、全てのコードセグメントに対して部分相関(例えば、31個の部分相関)が完了したことがチェックで指示された場合には、ステップ508へ進む。ステップ508では、信号レジスタ401a及び401bが1サンプルだけシフトされる。
次いで、プロセスは、ステップ509へ進み、そこで、最後のシフトがコヒレントな積分間隔の終りに遭遇したかどうか調べるチェックが実行される。もしそうでなければ、プロセスはステップ502のスタートへ戻る。コヒレントな積分間隔の終りであることがチェックで指示された場合には、ステップ510へと続き、そこで、複素数正規化装置111により信号の大きさが計算される。その結果が加算器112を使用して加算され、大きさRAM113に記憶される。次いで、ステップ511において、全ての大きさ累算が実行されたかどうか決定するためのチェックが行われる。もしそうであれば、ステップ512において完了となる。もしそうでなければ、ステップ501において次の部分相関を実行することにより処理が継続される。
図6及び図7は、簡単な例であるが、本発明で部分相関をいかに使用して全畳み込みの結果を累算するかを示す。明瞭化のため、これらの図は、GPS信号の長さ1023のC/Aコードではなくて、非常に短い長さ6のコードの畳み込みを示している。更に簡単な例とするために、コードチップ当たり1つのサンプルが使用され、即ちP=1である。図6は、標準的な整合フィルタリング解決策による畳み込みを示し、一方、図7は、部分相関を結合する方法による同じ畳み込みを示す。図7の細部は、本発明の全体的な動作を理解する上で有用である。両方法とも、同じ畳み込み結果を発生する。
図6は、長さ6の信号に対する従来の整合フィルタの動作を示す。シフト0と示された時点で動作が開始する。この時点で、信号の全サイクルを構成する6個の連続する信号サンプルが信号シフトレジスタ601にある。個々のサンプルは、大文字のインデックスA、B、C、D、E及びFで示されている。全長さ6のコードのコードサンプルが基準レジスタ602に保持され、小文字のインデックスa、b、c、d、e及びfで示されている。シフト0の時間にはベクトル乗算及び加算が実行されて、シフト0に対する相関結果を発生する。各信号サンプルは、それに対応するコードサンプルで乗算され、その結果が加算されて、相関結果603を生じる。
次いで、信号シフトレジスタ604は、シフト1に示されたように、1サンプルだけ進められる。信号は周期的であり、従って、レジスタの左側に導入される新たなサンプルは、右へシフトして出されたものと同じである。レジスタ604のシフトされた内容は、ここでは、インデックスF、A、B、C、D及びEをもつサンプルとなる。コードは、シフトされない。ベクトル乗算及び加算は、ここでは、シフト1に対する相関結果605を発生する。このシフトプロセスが5つの付加的なシフトに対して続けられ、その点において、全畳み込みを形成する全部で6個の相関結果が得られる。
図7は、部分相関方法により同じ畳み込み結果がいかに得られるかを示す。上述したように、本発明は、コードを長さKのM個のセグメントに因数分解することを必要とする。図7の簡単な例では、長さ6のコードが、長さ2の3個のセグメントに因数分解され、即ちK=2及びM=3である。シフト0で示された時点に動作が始まる。この時点では、2つの信号サンプルが信号シフトレジスタ701に保持される。これらの信号サンプルは、大文字のインデックスA及びBで示される。コードの6個のサンプルは、各々長さ2の3個のセグメントに含まれる。第1のコードセグメント702は、小文字のインデックスa及びbで示された2つのコードサンプルを含む。この信号は、3回の部分相関動作に対して位置保持され、部分相関結果703a、703b及び703cを生じる。第1の部分相関結果は、信号レジスタの内容と、第1コードセグメント(セグメント1)との間のベクトル乗算及び加算により形成される。第2及び第3の結果は、信号レジスタと第2及び第3のコードセグメント各々とのベクトル乗算により形成される。信号レジスタは、全ての3ベクトル乗算を実行するに充分な時間、位置保持されると共に、この時間中にはコードがシフトされず、むしろ、異なるコードセグメントが選択されることに注意されたい。
部分相関結果は、信号経路705に基づいてメモリへ累積される。例えば、シフト0では、第1コードセグメントからの部分相関が相関結果704に加算される。第2セグメントからの部分相関は、シフト2に対して相関結果706に加算される。第3セグメントからの部分相関は、シフト4に対する相関結果708に貢献する。
3つの部分相関の後に、信号がシフトされる。シフト1として示すこの段階では、信号レジスタがサンプルF及びAを含む。この場合にも、3つの部分相関が、以前と同じ3つのコードセグメントと共に発生される。これら部分相関からの結果は、シフト1、3及び5に対して各々相関結果710、712、714に貢献する。このプロセスは、4つの付加的な信号シフトに対して続けられ、そのとき、全畳み込み結果が得られる。明らかなように、この動作は、畳み込みを構成する6個の全結果に貢献する全部で18個の部分相関を発生することを必要とする。
図7により述べたアーキテクチャーは、本発明の2つの重要な特徴を示している。第1に、長さ2のシフトレジスタ及びベクトル乗算・加算ユニットしか使用せずに、長さ6のコードに対する全畳み込みが発生されたことが明らかである。これは、これら素子が長さ6である図6の回路未満のものしか必要としない。第2に、図7では、コードサンプルが、シフトごとに同じである固定セグメントにおいてアクセスされ、更に、各セグメントがコードの個別の非重畳区分である。従って、図8及び9を参照して以下に詳細に述べるように、簡単なルックアップ又はレジスタ機構を使用して、ベクトル乗算器にコードを供給することができる。これらの機構は、例えば、より複雑な1組の順列でコードビットの大きなブロックを使用できるようにしなければならない他のアーキテクチャーより回路を必要としない。又、本発明は、コード発生回路を設ける必要性も排除する。
図8は、本発明に適したコードルックアップ回路408の一実施形態を示すブロック図である。テーブル801は、32個の各コードの全1023ビットに対する記憶値を、例えば、リードオンリメモリ(ROM)又は固定布線ロジックに含んでいる。テーブル801は、各コードに対して1つづつ、32個のサブテーブルとして編成される。更に、各サブテーブルは、長さKのM個のセグメントとして編成され、但し、KxM=1023であり且つK及びMは、上述したように選択される。マルチプレクサ802は、選択値に基づいて特定のコードを選択する。マルチプレクサ802の出力は、希望の特定のサブテーブルである。マルチプレクサ803は、1とMとの間のセグメント選択値に基づいて特定のセグメントを選択する。803の出力は、長さKの特定のコードセグメント804であり、これは、コードエクステンダー409に供給されるコードビットを含む。
マルチプレクサ803は、部分相関ごとに即ち2つのクロックサイクルごとにコードセグメントの変更を許すために高速でなければならないことに注意されたい。このため、全てのコードビットを、従来のコードジェネレータのようにオンザフライで発生するのではなく、テーブル801に予め記憶しておく必要がある。
図8の回路は、例示のためのものである。実際には、機能的に同等の多数の異なる回路設計がある。特に、近代的なASIC設計に使用される論理合成のプロセスは、上述したものと同等の振舞いを達成するが必ずしも上述したようにマルチプレクサを使用しないあるゲートパターンを導く。
図9は、本発明に適したコードルックアップ回路408の別の実施形態のブロック図である。特定コードに対応する1023個のコードビットが、長さKのM行として編成された1023個の両方向シフトレジスタ901に保持される。これらシフトレジスタは、2つのモード、即ちランニングモード及びロードモードで動作する。
ランニングモードでは、各レジスタ901は、次の行にあるその上のレジスタへサンプルをシフトするように構成されるが、最も上の行のレジスタは、最も下の行のレジスタへシフトする。ランニングモードに対するシフト方向は、901内に実線の矢印で指示されている。全てのレジスタをクロックすることにより、コードビットの行が循環し、いつでも、最上位の行が、長さKのM個のコードセグメントの1つを含むことになる。この最上位の行のビットは、コードエクステンダー409へ供給される。これらのレジスタは、迅速に循環し、部分相関ごとに異なるコードセグメントが得られるようにされる。
ロードモードでは、各レジスタは、その行の次のレジスタへサンプルをシフトするように構成されるが、レジスタの最後の列は、その上の行のレジスタの最初の列へシフトする。ロードモードに対するシフト方向は、901内に点線矢印で示されている。左下のシフトレジスタ904は、コードジェネレータ902に接続される。このコードジェネレータは、選択値に基づいて特定コードの1023個のコードビットを順次発生することのできる慣習的なコードジェネレータである。コードルックアップ回路が特定の形態で構成されると、レジスタがロードモードに入れられ、ジェネレータを使用してコードのビットが発生され、これらのビットがレジスタを通してクロックする。全てのビットがクロックされた後に、コードは、長さKのM個のセグメントとしてレジスタに存在する。次いで、回路は、ランニングモードで使用する準備ができる。
図10は、GPS受信器100の一部分の別の実施形態を示すブロック図である。図1及び4に示したものと同様の図10の要素は、同じ参照番号で示されており、ここでは詳細に説明しない。簡単化のために、1つの処理チャンネル104だけが示されている。ここに示す実施形態では、A/Dコンバータ1003の出力は、I成分及びQ成分を有するサンプリングされた信号を含む。I及びQ信号は、少なくとも2ビットに量子化され、値−2、−1、1及び2をとる符号大きさフォーマットであるのが好ましい。しかしながら、当業者であれば、A/Dコンバータ1003は、2の補数フォーマット又は1の補数フォーマットのような他のフォーマットでもI及びQ信号を出力できることが明らかであろう。
A/Dコンバータ1003からのサンプリングされたI及びQ信号は、チューナ105へ結合される。ここに示す実施形態では、チューナ105は、4象限ミクサ1002及びsin/cosルックアップテーブル回路1004を備えている。I及びQ信号は、sin/cosルックアップテーブル回路1004により発生されるサイン及びコサイン信号で駆動される4象限ミクサ1002によりデジタルで同調される。サイン及びコサイン信号は、数値制御発振器(NCO)106の位相出力により選択される。sin/cosルックアップテーブル回路1004のサイン及びコサイン出力は、±3の範囲にわたる整数値である少なくとも3ビットに量子化されるのが好ましい。4象限ミクサ1002の出力は、I及びQ信号の各々にサイン又はコサイン信号を乗算してその積を加算又は減算することにより形成される。この例では、4象限ミクサの出力は、一対の6ビット量である。
チューナ105の出力は、デシメーション回路107の一部分を構成する加算器1006I及び1006Qに結合される。上述したように、一実施形態では、デシメーション動作は、出力サンプルの周期にわたって全ての到来信号サンプルを加算する簡単な前加算演算である。例えば、図1を参照して述べたように、デシメーション回路107は、各出力サンプルに対して5つ程度の到来サンプルを前加算することができる。I及びQチューナ出力信号は6ビット量であるから、加算器1006I及び1006Qの出力を表わすのに全部で8ビットが必要となる。
畳み込みプロセッサ109の複雑さを緩和するために、畳み込みプロセッサ109へのサンプル入力の表示におけるビット数を減少することが望ましい。好都合にも、本発明は、デシメーション回路107の出力を、減少されたビット数に変換する。より詳細には、加算器1006I及び1006Qの出力がビン量子化装置1008I及び1008Qに各々結合される。一実施形態では、ビン量子化装置1008I及び1008Qは、加算器1006I及び1006Qから出力された8ビット量から2ビット量を発生する。即ち、ビン量子化装置1008I及び1008Qは、各サンプルにおける有効ビット数を減少するためにI及びQ信号を「再量子化」する。ビン量子化装置1008I及び1008Qは、図11を参照して以下に述べるように、一連のスレッシュホールドに基づいて入力値を出力値に指定する1組の比較器(図示せず)により実施することができる。
ビン量子化装置1008I及び1008QからのI及びQ出力は、畳み込みプロセッサ109に結合される。この畳み込みプロセッサ109は、上述したように動作するが、9ビットサンプルではなく2ビットサンプルに対して動作する。従って、本発明は、畳み込みプロセッサ109の全体的な複雑さを緩和する。より詳細には、ベクトル乗算器402a及び402bの出力は、I及びQチャンネルの各々に対して入力信号の一部分とコードセグメントとの内積を含む。上述したように、この内積のサイズは、実施される特定の実施形態に基づいて完全C/Aコード周期又は全C/Aコード周期未満とすることができる。ベクトル乗算器402a及び402bは、C/Aコード値に対して各個々のレジスタを符号修正しながら、信号シフトレジスタ401a及び401bの内容を加算する。シフトレジスタの各値が全解像度の8ビット量であった場合には、ベクトル乗算器402a及び402bが非常に複雑なものとなる。例えば、66個の8ビットサンプルを加算するには、約14−15ビットが表示に必要となろう。しかしながら、ビン量子化装置1008I及び1008Qでは、66個の2ビットサンプルの和を9ビットだけで表示することができる。従って、本発明は、ベクトル乗算器402a及び402b、並びに加算器412a及び412bの複雑さを大半緩和することになる。
図11は、2ビット量子化を使用してビン量子化装置1008I及び1008Q内で実行されるビン指定手順を例示する説明図である。簡単化のために、−6から6までのレベルしか示されていない。加算器1006I及び1006Qの出力が8ビット量である場合には、レベルは実際に−128から128の範囲となる。一実施形態では、ビン量子化装置1008I及び1008Qへ送られる正の値の入力サンプル1106であって、大きさスレッシュホールド1102を越えるものに、「+2」の10進値が指定される。スレッシュホールド1102より低い正の値の入力サンプル1108には、「+1」の10進値が指定される。同様に、大きさスレッシュホールド1104より低い負の値の入力サンプル1112には、「−2」の10進値が指定され、大きさスレッシュホールド1104を越える負の値の入力サンプル1110には、「−1」の10進値が指定される。2ビットを使用して4つの考えられる出力値(−2、−1、1、2)がエンコードされる。本質的に、ビン量子化装置1008I及び1008Qへの入力サンプルは、1つ以上のスレッシュホールドに基づき特定の値を有する出力サンプルへと「ビン処理」される。ビン及びスレッシュホールドの数は、使用する量子化解像度により決定される。
2ビットエンコードではゼロに対する表示がないので、ビン量子化装置1008I及び1008Qへ入力されるゼロ値には、1又は−1の10進値が任意に指定される。一実施形態では、選択がランダムであり、例えば、擬似ランダムカウンタ回路により行うことができる。或いは又、10進値1と−1との間で交番することにより選択を行うこともできる。指定プロセスの重要な特徴は、長期間にわたって同じ数の正及び負の値が発生され、ビン量子化装置の出力平均値が偏らなくなることである。
2ビット量子化装置から最良の性能を得るために、大きさスレッシュホールド1102及び1104は、ビン量子化装置入力におけるノイズの標準偏差に一致するように調整されねばならない。これは、次いで、デシメーション回路107の前加算演算で加算される入力サンプルの数、チューナ105のスケーリング、及びA/Dコンバータ1003の出力におけるノイズ統計情報に依存する。A/Dコンバータ1003のノイズ統計情報は、RF設計に基づく。通常、自動利得制御(AGC)を使用して、A/Dコンバータ1003のアナログスレッシュホールドをノイズ標準偏差に維持する。この場合、A/Dレベルが値±1及び±2に指定されると仮定すれば、A/D出力の標準偏差は約1.4である。ビン量子化装置1008I及び1008Qにおける標準偏差、ひいては、大きさスレッシュホールド1102及び1104の最良の選択は、次のように計算される。
Figure 2005519311
但し、Gtunerは、チューナのスケーリングであり、Npresummerは、前加算演算で加算されるサンプルの数であり、更に、σA/D outputは、A/D出力ノイズの標準偏差である。チューナ利得の値は、サイン及びコサイン信号の表示から±3の範囲の値として現われる。従って、加算器1006I及び1006Qが8ビット量を出力するこの例では、大きさスレッシュホールド1102及び1104が各々+9及び−9となる。
当業者であれば、ビン量子化装置1008I及び1008Qは、ビット数を他の量へ減少できることが明らかであろう。2ビットの選択は、複雑さと信号対雑音比ロスとの間の妥協を表わす。より詳細には、非常に低いノイズ比における小さな信号に対する信号対雑音比ロスは、信号を量子化するのに使用されるビット数と、ノイズレベルに対する量子化スレッシュホールドの関係とに基づく。大きさスレッシュホールドがノイズの標準偏差にセットされた2ビット量子化装置は、約0.7dBの小さな信号ロスを生じさせる。これは、好都合にも小さな信号ロスが約2.0dBである1ビットシステムに匹敵する。各サンプルに対して非常に多数のビットを使用することから複雑さが大きく増加するとすれば、2ビット量子化装置を使用するときのロスを受け入れることができる。
図12は、GPS受信器100の一部分の別の実施形態を示すブロック図である。図1及び4に示したものと同様の図12の要素は、同じ参照番号で示されており、ここでは詳細に説明しない。ベクトル乗算器402a及び402bからのI及びQ出力は、各々、量子化装置1202I及び1202Qへ入力される。上述したように、畳み込みプロセッサ109の出力は、多量のビットを有するサンプルを構成することになる。量子化装置1202I及び1202Qは、有効ビットの数を、それらが更に処理される前に減少する(即ち、畳み込みプロセッサ109からのI及びQ出力信号を再量子化する)。上述したビン量子化装置1008I及び1008Qと同様に、量子化により生じる信号対雑音比ロスとの間で妥協がなされる。好ましい実施形態では、量子化装置1202I及び1202Qに対して2ビット量子化が使用されて、約0.7dBのロスとなり、コヒレントな積分及び大きさ累算プロセスを実行する回路の複雑さが大幅に省かれる。量子化装置1202I及び1202Qの出力は、各々、加算器403a及び403bに結合されて累算され、次いで、信号RAM110a及び110bに記憶される(即ち、コヒレントな積分)。
この場合も、量子化装置1202I及び1202Qは、図11を参照して既に述べたのと同様に、一連のスレッシュホールドに基づいて入力値を出力値に指定する1組の比較器により実施することができる。最良の性能のために、大きさスレッシュホールドの数値を、ノイズの標準偏差に一致するように調整しなければならない。量子化装置1202I及び1202Qの最適な設定は、畳み込みプロセッサ109の前にビン量子化装置1008I及び1008Qから出力されるノイズの標準偏差、及び畳み込みプロセッサ109の利得から計算することができる。前者は、2ビット量子化が使用されるときには約1.4となり、量子化装置1008I及び1008Qにおける大きさスレッシュホールドは、上述したようにセットされる。それ故、量子化装置1202I及び1202Qに対する最良の大きさスレッシュホールドは、次のように計算することができる。
Figure 2005519311
但し、Gcorrelatorは、畳み込みプロセッサ109の利得であり、σquantizer outputは、量子化装置1008I及び1008Qから出力されるノイズの標準偏差である。
図13は、本発明に使用するための大きさ累算回路1300の一実施形態を示すブロック図である。上述したように、畳み込みプロセッサが入力サンプルを処理した後、その結果がコヒレントな積分プロセス及び大きさ累算プロセスに入力される。より詳細には、信号RAM110a及び110bからの出力I及びQ信号が複素数正規化装置111へ入力される。ここに示す実施形態では、複素数正規化装置111は、除算器1302I及び1302Qと、大きさ近似回路1304とを備えている。除算器1302I及び1302Qは、精度のビット数を減少して、後続回路の複雑さを緩和し、これは、2進シフトで実施することができる。この場合に、スケーリングされた除算器出力標準偏差は、次の通りであり、
σdivider output=2×σcorrelator output
但し、σcorrelator outputは、畳み込みプロセッサ109の出力における標準偏差である。量σdividerが除算器1302I及び1302Qの後に最下位ビットより著しく大きい限り、除算プロセスによる信号対雑音比ロスは、非常に僅かである。例えば、一実施形態では、除算比は、σdivider≧2を確保するように選択される。
除算器1302I及び1302Qの出力は、大きさ近似回路1304に供給され、この回路は、実数及び虚数部分が各々I及びQチャンネルで表わされた波形の複素数大きさを表わす量を与える。図14は、大きさ近似を実行する方法1400のフローチャートである。ステップ1402では、I及びQ成分の絶対値がスカラー量として個々に取り出される。ステップ1404では、ステップ1402からの絶対値間で比較が行われる。I成分の絶対値がQ成分の絶対値以上である場合には、ステップ1406に基づいて大きさが計算される。さもなければ、ステップ1408に基づいて大きさが計算される。より詳細には、ステップ1406は、大きさを次のように計算する。
Figure 2005519311
ステップ1408は、大きさを次のように計算する。
Figure 2005519311
図13に戻ると、大きさ近似回路1304の出力は、加算器112へ入力される。加算器112は、現在の大きさ近似の結果を、大きさRAM113に記憶された累算結果と加算する。更に、加算中に、現在の大きさ近似からオフセットが減算され、ここで、オフセットは、最小値レジスタ1306により与えられる。上述したように、全C/Aコードエポックより成る種々の遅延に対して大きさ結果が計算される。各C/Aコードエポックに対し、最小値レジスタ1306は、エポック中に観察される最低の大きさ(即ち大きさ近似回路1304からの最小値)を反映するように更新される。この最小値は、記憶されて、その後のエポックに対する大きさ累算プロセス中にオフセットとして使用される。このように、本発明は、大きさ累算動作により生じることのある大きなバイアスの蓄積を回避する。
別の実施形態では、複素数の大きさを近似しない複素数正規化装置が、大きさ近似回路1304ではなく、除算器1302I及び1302Qに結合される。更に別の実施形態では、信号RAM110a及び110bからの出力が、除算器1302I及び1302Qを通らずに、大きさ近似回路1304に直結される。いずれの実施形態でも、本発明は、信号RAM110a及び110bからの出力を量子化するか、又は近似を使用して複素数大きさ値を計算することにより、大きさ累算回路1300の複雑さを緩和する。
上述したように、図3は、最小値オフセット回路が存在しないときの累算大きさ波形302を示す。注目すべきことに、波形302は、信号相関が存在しない領域についても、ゼロからオフセットされている(参照文字304で示す)。これは、ノイズ分布の大きさの予想値が常に正であるからである。この分布からの多数の値が加算されると、予想値が蓄積してオフセットを生じさせる。オフセットは、信号相関に利用できる大きさRAM113のダイナミックレンジを使用するという点で望ましくない。多数の大きさ累算を伴う長い積分の場合、バイアスが大きな数となり、大きさRAM113に、より多くのビットを必要とすることになる。最小値レジスタ1306を有する本発明の実施形態は、相関波形のバイアス304を相当に減少する。従って、大きさRAM113のほぼ全てのダイナミックレンジを、累算大きさ波形1502に使用することができる。その利益は、RAM113をオーバーフローせずに長い積分を実行できることである。更に、ビット数の少ないRAM113も使用できる。
図13に戻ると、加算器1308は、加算器112から減算される全オフセットを累算する。より詳細には、新たな最小値が決定されて最小値レジスタ1306に記憶されるたびに、それが、オフセット値回路1310に記憶された全オフセット値に加算される。大きさ累算の終りに、全オフセット値は、加算器112における累算大きさから減算された全オフセットを表わす。この全オフセット値を累算大きさに再度加算して、全大きさ累算を再生成することができる。このようにして、物理的大きさRAM113のダイナミックレンジがより有効に利用される。当業者であれば、最小値レジスタ1306及びオフセット値レジスタ1310は、除算器1302I及び1302Q及び/又は大きさ近似回路1304を伴わずに使用できることも明らかであろう。
以上、本発明の好ましい実施形態を説明したが、本発明の基本的な範囲から逸脱せずに本発明の他の及び更に別の実施形態を案出することもでき、従って、本発明の範囲は、特許請求の範囲により限定されるものとする。
本発明によるGPS受信器のブロック図である。 本発明により形成された波形の一例を示す図である。 図2の累積された大きさの波形を詳細に示す図である。 畳み込みプロセッサ及び畳み込み結果処理回路の詳細ブロック図である。 本発明の動作方法を示すフローチャートである。 全畳み込みを慣習的なやり方で計算する簡単な例を示す説明図である。 図6の全畳み込みを、本発明によりいかに実行するか示す説明図である。 本発明に使用するのに適したコードルックアップ装置の一実施形態を示す図である。 本発明の別の実施形態に使用するのに適した二次元コードシフトレジスタの実施形態を示す図である。 相関装置の入力に量子化装置を有するGPS受信器の一部分を示すブロック図である。 図10の実施形態による量子化装置内のビン指定手順の説明図である。 相関装置の出力に量子化装置を有するGPS受信器の一部分を示すブロック図である。 本発明に使用するための大きさ累算回路のブロック図である。 図13の大きさ近似回路に対して大きさ近似を実行する方法を示すフローチャートである。
符号の説明
100・・・GPS受信器、101・・・アンテナ、102・・・RF/IFコンバータ、103・・・A/Dコンバータ、104・・・処理チャンネル、105・・・チューナ、106・・・NCO、107・・・デシメーション回路、108・・・NCO、109・・・畳み込みプロセッサ、110a、110b・・・RAM、111・・・複素数正規化装置、112・・・加算器、113・・・大きさRAM、114・・・CPU、400・・・畳み込み結果処理回路、401a、401b・・・シフトレジスタ、402a、402b・・・ベクトル乗算加算器、403a、403b・・・加算器、404a、404b・・・RAM、405・・・複素数正規化装置、408・・・コードルックアップ回路、409・・・コードエクステンダー、601・・・信号シフトレジスタ、602・・・基準レジスタ、603・・・相関結果、604・・・信号シフトレジスタ、605・・・相関結果、701・・・信号シフトレジスタ、702・・・第1コードセグメント、703a、703b、703c・・・部分相関結果、704、706、708、710、712、714・・・相関結果、705・・・信号経路、801・・・テーブル、802、803・・・マルチプレクサ、804・・・コードセグメント、1002・・・4象限ミクサ、1003・・・A/Dコンバータ、1004・・・sin/cosルックアップテーブル回路、1006I、1006Q・・・加算器、1008I、1008Q・・・ビン量子化装置、1102、1104・・・大きさスレッシュホールド、1202I、1202Q・・・量子化装置、1300・・・大きさ累算回路、1302I、1302Q・・・除算器、1304・・・大きさ近似回路、1306・・・最小値レジスタ、1308・・・加算器、1310・・・オフセット値回路

Claims (17)

  1. グローバルポジショニングシステム(GPS)信号の受信器において、
    受信したGPS信号からサブサンプルされた同相(I)信号及びサブサンプルされた直角位相(Q)信号を発生するためのデシメーション回路と、
    前記サブサンプルされたI及びQ信号から量子化されたI及びQサンプルを発生するための量子化装置と、
    I及びQ相関を発生するための畳み込みプロセッサと、
    を備えた受信器。
  2. 前記量子化されたI及びQサンプルは2ビットを使用して表示される、請求項2に記載の受信器。
  3. 前記量子化装置は、前記サブサンプルされたI及びQ信号の各サンプルを1つ以上の大きさスレッシュホールドに基づいて複数のビンの1つに指定することにより前記量子化されたI及びQサンプルを発生する、請求項1に記載の受信器。
  4. ゼロの値を有する前記サブサンプルされたI及びQ信号のサンプルが前記複数のビンの1つに実質的にランダムに指定される、請求項3に記載の受信器。
  5. ゼロの値を有する前記サブサンプルされたI及びQ信号のサンプルが前記複数のビンの1つに繰り返しパターンに基づいて指定される、請求項3に記載の受信器。
  6. 前記I及びQ相関を量子化するための第2の量子化装置を更に備えた、請求項1に記載の受信器。
  7. グローバルポジショニングシステム(GPS)信号を受信する方法において、
    受信したGPS信号をデシメーションして、サブサンプルされた同相(I)信号及びサブサンプルされた直角位相(Q)信号を発生するステップと、
    前記サブサンプルされたI及びQ信号を量子化して、量子化されたI及びQサンプルを発生するステップと、
    C/A基準コードに前記量子化されたI及びQサンプルを乗算して、I及びQ相関を発生するステップと、
    を備えた方法。
  8. 前記サブサンプルされたI及びQ信号を量子化する前記ステップは前記I及びQサンプルを2ビットで表示することを含む、請求項7に記載の方法。
  9. 前記量子化されたI及びQサンプルは、前記サブサンプルされたI及びQ信号の各サンプルを1つ以上の大きさスレッシュホールドに基づいて複数のビンの1つに指定することにより発生される、請求項7に記載の方法。
  10. ゼロの値を有する前記サブサンプルされたI及びQ信号のサンプルが前記複数のビンの1つに実質的にランダムに指定される、請求項9に記載の方法。
  11. ゼロの値を有する前記サブサンプルされたI及びQ信号のサンプルが前記複数のビンの1つに繰り返しパターンに基づいて指定される、請求項9に記載の方法。
  12. 前記I及びQ相関を量子化するステップを更に備えた、請求項7に記載の方法。
  13. グローバルポジショニングシステム(GPS)信号の受信器において、
    受信したGPS信号からサブサンプルされた同相(I)信号及びサブサンプルされた直角位相(Q)信号を発生するためのデシメーション回路と、
    I及びQ相関を発生するための畳み込みプロセッサと、
    前記I及びQ相関の精度のビット数を減少して、量子化されたI及びQ相関を発生するための除算器と、
    前記量子化されたI及びQ相関を正規化して、複素数大きさ値を発生するための信号正規化装置と、
    前記複素数大きさ値を加算するための大きさアキュムレータと、
    を備えた受信器。
  14. グローバルポジショニングシステム(GPS)信号の受信器において、
    受信したGPS信号からサブサンプルされた同相(I)信号及びサブサンプルされた直角位相(Q)信号を発生するためのデシメーション回路と、
    I及びQ相関を発生するための畳み込みプロセッサと、
    前記I及びQ相関を正規化して、複素数大きさ値を発生するための大きさ近似回路と、
    前記複素数大きさ値を加算するための大きさアキュムレータと、
    を備えた受信器。
  15. 前記大きさ近似回路は、前記I及びQ値の絶対値を個々に計算して、|I|≧|Q|のときに|I|+|Q|/2を、そして|Q|>|I|のときに|Q|+|I|/2を出力することにより複素数大きさ値を発生する、請求項14に記載の受信器。
  16. グローバルポジショニングシステム(GPS)信号の受信器において、
    受信したGPS信号からサブサンプルされた同相(I)信号及びサブサンプルされた直角位相(Q)信号を発生するためのデシメーション回路と、
    I及びQ相関を発生するための畳み込みプロセッサと、
    量子化されたI及びQ相関を正規化して、複素数大きさ値を発生するための信号正規化装置と、
    前記複素数大きさ値のサブセットを加算するための大きさアキュムレータと、
    前記複素数大きさ値のサブセットの各々に対する最小大きさ値を記憶してオフセットを発生すると共に、前記複素数大きさ値から前記オフセットを減算するための最小値レジスタと、
    を備えた受信器。
  17. 前記最小値レジスタに記憶されたオフセットを累算するためのオフセット値レジスタを更に備えた請求項16に記載の受信器。
JP2003575574A 2002-02-22 2003-02-05 信号相関を実行する方法及び装置 Pending JP2005519311A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/081,925 US6891880B2 (en) 2001-05-18 2002-02-22 Method and apparatus for performing signal correlation
PCT/US2003/003386 WO2003077493A1 (en) 2002-02-22 2003-02-05 Method and apparatus for performing signal correlation

Publications (1)

Publication Number Publication Date
JP2005519311A true JP2005519311A (ja) 2005-06-30

Family

ID=27803685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003575574A Pending JP2005519311A (ja) 2002-02-22 2003-02-05 信号相関を実行する方法及び装置

Country Status (5)

Country Link
US (1) US6891880B2 (ja)
EP (1) EP1477006A4 (ja)
JP (1) JP2005519311A (ja)
AU (1) AU2003215005A1 (ja)
WO (1) WO2003077493A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015001525A (ja) * 2013-06-12 2015-01-05 三星電子株式会社Samsung Electronics Co.,Ltd. 多重gnss衛星システムから信号を同時に受信するための受信機

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075948B2 (en) * 2002-05-22 2006-07-11 Stmicroelectronics, Inc. Frequency offset estimator
US7313207B2 (en) * 2003-01-31 2007-12-25 Sirf Technology, Inc. Reducing memory usage in noncoherent signal processing
US7317752B2 (en) * 2003-07-11 2008-01-08 Samsung Electronics Co., Ltd. Method and system for locating a GPS correlated peak signal
GB0318386D0 (en) * 2003-08-06 2003-09-10 Koninkl Philips Electronics Nv A method of procesing a sampled spread spectrum signal stream
KR100557158B1 (ko) * 2003-11-12 2006-03-03 삼성전자주식회사 직교 주파수 분할 다중 방식을 사용하는 이동통신시스템에서 부반송파 할당을 위한 장치 및 방법
DE102005023174B4 (de) * 2005-05-19 2016-03-03 Robert Bosch Gmbh Verfahren zur Schnittstellenanpassung eines Hardware-Basisbandempfängers in Satellitenkommunikationssystemen, Schnittstellenadapter für Hardware-Basisbandempfänger sowie ein entsprechendes Computerprogramm und ein entsprechendes computerlesbares Speichermedium
US7498981B2 (en) * 2005-10-07 2009-03-03 The Charles Stark Draper Laboratory, Inc. Method and apparatus for real-time digital processing of satellite positional signals for fast acquisition and low SNR tracking
US8391339B2 (en) * 2006-07-05 2013-03-05 CSR Technology Holdings Inc. Correlator sum method for spread spectrum signal receivers
US7899109B2 (en) * 2006-08-08 2011-03-01 The Aerospace Corporation GPS m-code receiver tracking system
US20080240306A1 (en) * 2007-03-26 2008-10-02 Mediatek Inc. Correlation device for performing correlation on a received global navigation satellite system signal and method for same
US7782252B2 (en) * 2007-06-02 2010-08-24 Inchul Kang System and method for GPS signal acquisition
US8049665B1 (en) 2007-06-02 2011-11-01 Inchul Kang System and method for selecting a local C/A code for GPS signal processing
US8412093B2 (en) * 2008-10-22 2013-04-02 Mediatek Inc. Receiver applying channel selection filter for receiving satellite signal and receiving method thereof
US8396119B1 (en) 2009-09-30 2013-03-12 Ambarella, Inc. Data sample compression and decompression using randomized quantization bins
US8400995B2 (en) * 2010-09-22 2013-03-19 Freescale Semiconductor, Inc. System and method for descrambling data
US9490867B2 (en) * 2011-08-16 2016-11-08 Harris Corporation CDMA communications device and related methods

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2016760B (en) 1978-02-02 1982-02-24 Plessey Co Ltd Correlators
US4426712A (en) * 1981-05-22 1984-01-17 Massachusetts Institute Of Technology Correlation system for global position receiver
US4445118A (en) * 1981-05-22 1984-04-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Navigation system and method
FR2525055A1 (fr) * 1982-04-09 1983-10-14 Trt Telecom Radio Electr Procede de correction de frequence de la porteuse locale dans le recepteur d'un systeme de transmission de donnees et recepteur utilisant ce procede
US4578678A (en) * 1983-11-14 1986-03-25 The United States Of America As Represented By The United States National Aeronautics And Space Administration High dynamic global positioning system receiver
US4660164A (en) * 1983-12-05 1987-04-21 The United States Of America As Represented By The Secretary Of The Navy Multiplexed digital correlator
FR2650456A1 (fr) * 1989-07-28 1991-02-01 Trt Telecom Radio Electr Procede de synchronisation par correlation
CH679718A5 (ja) * 1989-10-19 1992-03-31 Ascom Zelcom Ag
US5117232A (en) * 1990-06-04 1992-05-26 Raytheon Company Global system positioning receiver
US5185610A (en) * 1990-08-20 1993-02-09 Texas Instruments Incorporated GPS system and method for deriving pointing or attitude from a single GPS receiver
US5101416A (en) 1990-11-28 1992-03-31 Novatel Comunications Ltd. Multi-channel digital receiver for global positioning system
US5390207A (en) * 1990-11-28 1995-02-14 Novatel Communications Ltd. Pseudorandom noise ranging receiver which compensates for multipath distortion by dynamically adjusting the time delay spacing between early and late correlators
US5148452A (en) * 1990-12-31 1992-09-15 Motorola, Inc. Global positioning system digital receiver
US5199050A (en) * 1991-04-05 1993-03-30 Trw Inc. Pseudorandom (PN) signal synchronization circuit and related method
DE4114058C2 (de) 1991-04-30 2003-11-27 Sel Alcatel Ag Mehrkanalempfänger für bandgespreizte Signale
US5175557A (en) * 1991-07-18 1992-12-29 Motorola, Inc. Two channel global positioning system receiver
US5153598A (en) * 1991-09-26 1992-10-06 Alves Jr Daniel F Global Positioning System telecommand link
JPH0590904A (ja) * 1991-09-27 1993-04-09 Nec Corp 制御信号発生回路
US5379224A (en) * 1991-11-29 1995-01-03 Navsys Corporation GPS tracking system
DE4241882A1 (ja) * 1991-12-13 1993-06-17 Clarion Co Ltd
US5579338A (en) * 1992-06-29 1996-11-26 Mitsubishi Denki Kabushiki Kaisha Spread spectrum receiver using partial correlations
US5237587A (en) * 1992-11-20 1993-08-17 Magnavox Electronic Systems Company Pseudo-noise modem and related digital correlation method
GB2277853A (en) * 1993-05-07 1994-11-09 Roke Manor Research Signal compression signals
DE4318368C1 (de) * 1993-05-28 1994-07-14 Siemens Ag Verfahren zum Gewinnen eines einen Ausfall der Synchronisation zwischen einer Pseudozufallssignalfolge eines Senders und einer Referenz-Pseudozufallssignalfolge eines Empfängers anzeigenden Signals
US5402347A (en) 1993-07-22 1995-03-28 Trimble Navigation Limited Satellite search methods for improving time to first fix in a GPS receiver
KR970005598B1 (ko) * 1994-06-29 1997-04-18 삼성전자 주식회사 대역확산통신방식의 비동기 디지탈 수신장치
US5748891A (en) * 1994-07-22 1998-05-05 Aether Wire & Location Spread spectrum localizers
MX9601211A (es) * 1994-07-29 1997-06-28 Qualcomm Inc Metodo y aparato mejorados para llevar a cabo la adquisicion de busqueda en un sistema de comunicacion de cdma.
US5594453A (en) * 1994-11-01 1997-01-14 Trimble Navigation, Ltd GPS receiver having a rapid acquisition of GPS satellite signals
JP2605648B2 (ja) 1994-12-22 1997-04-30 日本電気株式会社 Ss受信機における逆拡散符号位相検出装置
US5579014A (en) * 1995-01-20 1996-11-26 General Electric Company Parallel correlator for global positioning system receiver
US5627855A (en) * 1995-05-25 1997-05-06 Golden Bridge Technology, Inc. Programmable two-part matched filter for spread spectrum
US5600328A (en) * 1995-06-21 1997-02-04 Matsushita Electric Industrial Co., Ltd. Demodulator circuit in global positioning system receiver
US5726659A (en) * 1995-09-21 1998-03-10 Stanford University Multipath calibration in GPS pseudorange measurements
US5884214A (en) * 1996-09-06 1999-03-16 Snaptrack, Inc. GPS receiver and method for processing GPS signals
US5874914A (en) * 1995-10-09 1999-02-23 Snaptrack, Inc. GPS receiver utilizing a communication link
PT855041E (pt) * 1995-10-09 2003-04-30 Snaptrack Inc Receptor de sinal gps e processo para processar sinais gps
US6133874A (en) * 1996-03-08 2000-10-17 Snaptrack, Inc. Method and apparatus for acquiring satellite positioning system signals
US5901171A (en) * 1996-03-15 1999-05-04 Sirf Technology, Inc. Triple multiplexing spread spectrum receiver
EP0895599B1 (en) 1996-04-25 2002-08-07 Sirf Technology, Inc. Spread spectrum receiver with multi-bit correlator
US6047017A (en) * 1996-04-25 2000-04-04 Cahn; Charles R. Spread spectrum receiver with multi-path cancellation
US5907578A (en) * 1996-05-20 1999-05-25 Trimble Navigation Weighted carrier phase multipath reduction
US5859612A (en) * 1996-06-06 1999-01-12 Qualcomm Incorporated Method for using an antenna with a rotating beam for determining the position of a mobile subscriber in a CDMA cellular telephone system
US6034635A (en) * 1996-06-06 2000-03-07 Gilhousen; Klein S. Method for using only two base stations for determining the position of a mobile subscriber in a CDMA cellular telephone system
US6151353A (en) * 1996-07-12 2000-11-21 General Electric Company Pre-acquisition frequency offset removal in a GPS receiver
US5896304A (en) 1996-07-12 1999-04-20 General Electric Company Low power parallel correlator for measuring correlation between digital signal segments
KR100197352B1 (ko) * 1996-07-31 1999-06-15 이계철 기준 정합여파기를 이용한 병렬포착시스템
US5781543A (en) * 1996-08-29 1998-07-14 Qualcomm Incorporated Power-efficient acquisition of a CDMA pilot signal
JPH1079941A (ja) * 1996-09-05 1998-03-24 Fujitsu Ltd 画像処理装置
US5901183A (en) * 1996-09-25 1999-05-04 Magellan Corporation Signal correlation technique for a receiver of a spread spectrum signal including a pseudo-random noise code that reduces errors when a multipath signal is present
US6256337B1 (en) * 1996-11-21 2001-07-03 Dsp Group, Inc. Rapid acquisition of PN synchronization in a direct-sequence spread-spectrum digital communications system
US6377209B1 (en) * 1997-02-03 2002-04-23 Snaptrack, Inc. Method and apparatus for satellite positioning system (SPS) time measurement
US5812087A (en) * 1997-02-03 1998-09-22 Snaptrack, Inc. Method and apparatus for satellite positioning system based time measurement
US6289041B1 (en) 1997-02-11 2001-09-11 Snaptrack, Inc. Fast Acquisition, high sensitivity GPS receiver
US5999561A (en) * 1997-05-20 1999-12-07 Sanconix, Inc. Direct sequence spread spectrum method, computer-based product, apparatus and system tolerant to frequency reference offset
US5920278A (en) * 1997-05-28 1999-07-06 Gregory D. Gibbons Method and apparatus for identifying, locating, tracking, or communicating with remote objects
US5909471A (en) * 1997-08-08 1999-06-01 Arraycomm, Inc. Method and system for rapid initial control signal detection in a wireless communications system
US5952947A (en) * 1997-09-09 1999-09-14 Raytheon Company Flexible and programmable delta-sigma analog signal converter
US5872774A (en) * 1997-09-19 1999-02-16 Qualcomm Incorporated Mobile station assisted timing synchronization in a CDMA communication system
US6307840B1 (en) * 1997-09-19 2001-10-23 Qualcomm Incorporated Mobile station assisted timing synchronization in CDMA communication system
US6252543B1 (en) * 1998-05-28 2001-06-26 Ericsson Inc. Location system combining ranging measurements from GPS and cellular networks
US6208291B1 (en) * 1998-05-29 2001-03-27 Snaptrack, Inc. Highly parallel GPS correlator system and method
US6236354B1 (en) * 1998-07-02 2001-05-22 Snaptrack, Inc. Reducing satellite signal interference in a global positioning system receiver
US6327473B1 (en) * 1998-09-08 2001-12-04 Qualcomm Incorporated Method and apparatus for increasing the sensitivity of a global positioning satellite receiver
US6324227B1 (en) * 1998-09-09 2001-11-27 Qualcomm Incorporated Receiver for performing position location with efficient rotator
US6211820B1 (en) * 1998-09-09 2001-04-03 Qualcomm Incorporated Call maintainance during position location
US6208292B1 (en) * 1998-09-09 2001-03-27 Qualcomm Incorporated Position location with low tolerance oscillator
US6181911B1 (en) * 1998-09-09 2001-01-30 Qualcomm Incorporated Simplified receiver with rotator for performing position location
KR20010034174A (ko) * 1998-11-11 2001-04-25 윤종용 위성 무선 항법시스템의 의사-잡음 신호 수신기
US6157891A (en) * 1998-11-16 2000-12-05 Lin; Ching-Fang Positioning and ground proximity warning method and system thereof for vehicle
US6121923A (en) * 1999-02-19 2000-09-19 Motorola, Inc. Fixed site and satellite data-aided GPS signal acquisition method and system
US6370208B1 (en) * 1999-02-26 2002-04-09 Industrial Technical Research Institute Correlator for CDMA applications
US6421372B1 (en) * 1999-11-10 2002-07-16 Itt Manufacturing Enterprises, Inc. Sequential-acquisition, multi-band, multi-channel, matched filter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015001525A (ja) * 2013-06-12 2015-01-05 三星電子株式会社Samsung Electronics Co.,Ltd. 多重gnss衛星システムから信号を同時に受信するための受信機

Also Published As

Publication number Publication date
WO2003077493A1 (en) 2003-09-18
AU2003215005A1 (en) 2003-09-22
EP1477006A1 (en) 2004-11-17
EP1477006A4 (en) 2010-05-19
US6891880B2 (en) 2005-05-10
US20020175857A1 (en) 2002-11-28

Similar Documents

Publication Publication Date Title
US6606346B2 (en) Method and apparatus for computing signal correlation
US8170086B2 (en) Method and apparatus for performing signal correlation
EP1529224B1 (en) Method and apparatus for performing signal correlation at multiple resolutions to mitigate multipath interference
US7184464B2 (en) Apparatus for computing signal correlation at multiple resolutions
US8005174B2 (en) Method and apparatus for performing signal correlation using historical correlation data
KR100937130B1 (ko) 히스토리 상관 데이터를 사용하여 신호 상관을 수행하기위한 방법 및 장치
JP2005519311A (ja) 信号相関を実行する方法及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080325