JP2005518749A5

JP2005518749A5 -

Info

Publication number: JP2005518749A5
Application number: JP2003572181A
Authority: JP
Filing date: 2003-02-21
Publication date: 2006-03-30
Anticipated expiration: 2023-02-21

Claims

集積回路であって、
ファブリックとなるよう配置された複数の構成可能論理ブロックを備え、ファブリックの中には、構成可能論理ブロックにより取囲まれる開口部が設けられ、集積回路はさらに、
開口部内に存在する固定論理回路を備え、固定論理回路は複数の入出力線を含み、集積回路はさらに、
開口部内に存在し、複数の入出力線をファブリックにインターフェイスする相互接続ロジックを備え、
相互接続ロジックは、複数の入出力線を、開口部の第１の辺に隣接する複数の構成可能論理ブロックに沿って分布させる、集積回路。
入出力線はアドレス線、データ線および制御線を含み、
複数の構成可能論理ブロックの各々は、複数の入出力線のうち少なくとも１本のアドレス線、少なくとも１本のデータ線および少なくとも１本の制御線により使用される、請求項１に記載の集積回路。
開口部は第１の開口部であり、固定論理回路は第１の固定論理回路であり、複数の入出力線は第１の複数の入出力線であり、相互接続ロジックは第１の相互接続ロジックであり、
ファブリックの中には、構成可能論理ブロックにより取囲まれる第２の開口部がさらに形成され、
集積回路は、
第２の開口部内に存在する第２の固定論理回路をさらに備え、第２の固定論理回路は第２の複数の入出力線を含み、集積回路はさらに、
第２の開口部内に存在し、第２の複数の入出力線をファブリックにインターフェイスする第２の相互接続ロジックを備え、
第１の相互接続ロジックおよび第２の相互接続ロジックは、第１の複数の入出力線および第２の複数の入出力線を対称にファブリックにインターフェイスする、請求項１に記載の集積回路。
第１の開口部はファブリックの第１の側部分の中に存在し、
第２の開口部はファブリックの第２の側部分の中に存在し、
ファブリックの第１の側部分およびファブリックの第２の側部分はファブリックの中心
線により分割され、
第１の複数の入出力線および第２の複数の入出力線は、ファブリックの中心線に関して対称にファブリックにインターフェイスされる、請求項３に記載の集積回路。
ファブリックは、複数のブロックＲＡＭストリップとなるよう配置されたブロックＲＡＭを含み、
第１の開口部は、第１のブロックＲＡＭストリップを上方の部分と下方の部分とに二分し、
第２の開口部は、第２のブロックＲＡＭストリップを上方の部分と下方の部分とに二分し、
第１および第２のブロックＲＡＭストリップの上方の部分は、それぞれ第１および第２の固定論理回路により命令の記憶に用いられ、
第１および第２のブロックＲＡＭストリップの下方の部分は、それぞれ第１および第２の固定論理回路によりデータの記憶に用いられる、請求項３に記載の集積回路。
ファブリックの中には、各々が構成可能論理ブロックにより取囲まれる第３の開口部および第４の開口部がさらに形成され、
集積回路は、
第３の開口部内に存在する第３の固定論理回路をさらに備え、第３の固定論理回路は第３の複数の入出力線を含み、集積回路はさらに、
第４の開口部内に存在する第４の固定論理回路を備え、第４の固定論理回路は第４の複数の入出力線を含み、集積回路はさらに、
第３の開口部内に存在し、第３の複数の入出力線をファブリックにインターフェイスする第３の相互接続ロジックと、
第４の開口部内に存在し、第４の複数の入出力線をファブリックにインターフェイスする第４の相互接続ロジックとを備え、
第３の相互接続ロジックおよび第４の相互接続ロジックは、第３の複数の入出力線および第４の複数の入出力線を対称にファブリックにインターフェイスする、請求項３に記載の集積回路。
ファブリックは、複数のブロックＲＡＭストリップとなるよう配置されたブロックＲＡＭを含み、
第１の開口部は、第１のブロックＲＡＭストリップを上方の部分と中央部分とに二分し、
第２の開口部は、第２のブロックＲＡＭストリップを上方の部分と中央部分とに二分し、
第３の開口部は、第１のブロックＲＡＭストリップを中央部分と下方の部分とに二分し、
第４の開口部は、第２のブロックＲＡＭストリップを中央部分と下方の部分とに二分し、
ブロックＲＡＭストリップの上方の部分は、第１および第２の固定論理回路により命令の記憶に用いられ、
第１および第２のブロックＲＡＭストリップの下方の部分は、それぞれ第３および第４の固定論理回路により命令の記憶に用いられる、請求項６に記載の集積回路。
集積回路を設計する方法であって、
複数の構成可能論理ブロックをファブリックとなるよう配置する工程と、
構成可能論理ブロックのうちの一群をファブリックから取除くことにより、ファブリック内に、構成可能論理ブロックにより取囲まれた開口部を形成する工程と、
開口部内に固定論理回路を置く工程とを備え、固定論理回路は複数の入出力線を含み、方法はさらに、
開口部内に、複数の入出力線をファブリックにインターフェイスする相互接続ロジックを置く工程を備え、
相互接続ロジックは、複数の入出力線を、開口部に隣接する複数の構成可能論理ブロッ
クに沿って分布させる、方法。
入出力線はアドレス線、データ線および制御線を含み、
複数の構成可能論理ブロックの各々は、複数の入出力線のうち少なくとも１本のアドレス線、少なくとも１本のデータ線および少なくとも１本の制御線により使用される、請求項８に記載の方法。
構成可能論理ブロックのうちの一群は構成可能論理ブロックの第１の群であり、開口部は第１の開口部であり、固定論理回路は第１の固定論理回路であり、複数の入出力線は第１の複数の入出力線であり、相互接続ロジックは第１の相互接続ロジックであり、方法は、
構成可能論理ブロックのうちの第２の群をファブリックから取除くことにより、ファブリック内に、構成可能論理ブロックにより取囲まれる第２の開口部を形成する工程と、
第２の開口部内に第２の固定論理回路を置く工程とをさらに備え、第２の固定論理回路は第２の複数の入出力線を含み、方法はさらに、
第２の開口部内に、第２の複数の入出力線をファブリックにインターフェイスする第２の相互接続ロジックを置く工程を備え、
第１の相互接続ロジックおよび第２の相互接続ロジックは、第１の複数の入出力線および第２の複数の入出力線を対称にファブリックにインターフェイスする、請求項８に記載の方法。