JP2005516511A

JP2005516511A - デジタルビデオ処理装置

Info

Publication number: JP2005516511A
Application number: JP2003564849A
Authority: JP
Inventors: ジョセフケイマスタース
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2002-01-29
Filing date: 2003-01-28
Publication date: 2005-06-02
Also published as: EP1472678A2; CN1625899A; WO2003065341A2; TW200306115A; US20030142240A1; WO2003065341A3; KR20040081156A; AU2003201490A1

Abstract

デジタルビデオインターフェース装置は、第１ソースデジタルビデオ処理装置から送信されたデジタルビデオ信号を複数の第２デジタルビデオ処理装置にインターフェースする。前記デジタルビデオインターフェース装置は、遷移最小化差動伝送（ＴＭＤＳ）フォーマットを持つデジタルビデオ信号を受信し、受信された前記デジタルビデオ信号を第２伝送フォーマットに変換し、複数の実質的に同一のバッファリングされた変換されたデジタルビデオ信号を生成するために変換された前記デジタルビデオ信号をバッファリングし、前記複数の実質的に同一のバッファリングされた変換されたデジタルビデオ信号のそれぞれを前記ＴＭＤＳフォーマットに変換し戻す。前記デジタルビデオインターフェース装置は、ＴＭＤＳデジタルビデオ信号を受信し且つ受信された前記ＴＭＤＳ信号を第２伝送フォーマットに変換する第１トランスレータと、変換された前記デジタルビデオ信号を受信し且つバッファリングされた変換されたデジタルビデオ信号を出力するバッファと、前記バッファリングされた変換されたデジタルビデオ信号を前記ＴＭＤＳフォーマットに変換し戻す第２トランスレータとを含む。

Description

本発明は、デジタルビデオ処理の分野に関し、特には、複数のデジタルビデオ処理装置をインターフェースする方法に関する。

ビデオ信号生成、作成、処理、編集、配信及び表示の全ての態様は、急速にアナログシステムからデジタルシステムへ移行している。

The Digital Display Working Group（ＤＤＷＧ）により作られた“Digital Visual Interface（ＤＶＩ）”規格は、デジタルビデオカードを有するコンピューティング・デバイス（例えばパーソナルコンピュータ）のようなデジタルビデオソースと、相対的に高価ではない表示装置（例えばモニタ）との間の低コスト高速デジタルビデオ接続のための規格を定める。ＤＶＩ規格は、ディスプレイ技術に独立であり、テレビ放送規格に加えて、多くのビデオ表示規格をサポートする。ＤＶＩ準拠表示モニタは、高帯域幅（即ち高データレート）デジタルビデオデータ信号を受信及び表示するので、このようなモニタは、テレビ放送スタジオ、撮影後の機能、又はビデオ保管機能に適した高画質ビデオ表示を提供することができる。

“Digital Visual Interface（ＤＶＩ）”規格が参照される。

ＤＶＩ規格の初めに意図された用途は、単一のコンピュータのビデオカードから単一の表示モニタへの接続である。従って、ＤＶＩは、ポイント・ツー・ポイント（point-to-point）デジタルビデオ接続のための規格を確立する。ＤＶＩ規格に確立されたように、ＤＶＩは、基本的な電気的相互接続のために遷移最小化差動伝送（ＴＭＤＳ）を使用する。図１は、ＤＶＩ準拠ビデオソース装置（例えばグラフィックコントローラ）と、ＤＶＩ準拠受信器を持つビデオ処理装置（例えばディスプレイコントローラ）との間のＤＶＩ接続の概念図を示す。前記ＤＶＩ接続は、３つのＴＭＤＳビデオデータチャネル接続と、１つのＴＭＤＳクロック接続とを有する。

図２は、ＤＶＩ規格によるＴＭＤＳ接続の概念図である。特性インピーダンスZ₀及び終端抵抗器R_Tは、整合されなければならず、それぞれ５０Ωとして指定される。ＴＭＤＳ受信器終端供給電圧AV_ccは、3.3Ｖとして指定される。正の論理レベルと負の論理レベルとの間の公称シングルエンド出力電圧振幅は、５００ｍＶであり、図２のＴＭＤＳ送信器内に示される定電流源に対して１０ｍＡの電流値を暗示する。

ＤＶＩインターフェースは、特に、ＤＣ結合型ＴＭＤＳ接続を必要とする。ＤＶＩ仕様書、段落４．３。

残念ながら、多くのデジタルビデオ応用の装置間のＤＶＩ接続に問題がある。例えば、ビデオ撮影後機能及び他の応用において、１つのビデオソース装置からディスプレイ、フォーマットコンバータ、ビデオ記憶装置等のような複数のデジタルビデオ処理装置へデジタルビデオ信号をインターフェースすることが必要である。他の応用において、幾つかのデジタルビデオ処理装置に選択的に供給されるべき幾つかのデジタルビデオソース信号を多重化することが望ましいかもしれない。しかしながら、上述されたように、ＤＶＩは、ポイント・ツー・ポイント（１対１）インターフェースを使用する。即ち、標準的なＤＶＩ接続は、複数のＤＶＩ受信器に対するＤＶＩ準拠信号のマルチポイント配信又は多重化をサポートしない。

従って、ソースデジタルビデオ処理装置（例えば、ビデオディスプレイカード）から複数の目的デジタルビデオ処理装置（例えば、表示モニタ、フォーマットコンバータ等）へ送信されるデジタルビデオ信号をインターフェースする装置及び方法を提供することが望ましいだろう。１つ以上のデジタルビデオ処理装置（例えば、表示モニタ、フォーマットコンバータ等）に対する配信のために複数のデジタルビデオ信号を選択的に多重化する装置及び方法を提供することも望ましいだろう。本発明は、上記の関心事の１つ以上を対処することを目的とする。

本発明の１つの態様において、複数のデジタルビデオインターフェース受信器に対してデジタルビデオ信号をインターフェースする方法は、第１遷移最小化差動伝送（ＴＭＤＳ）フォーマットを持つデジタルビデオ信号を受信するステップと、受信された前記デジタルビデオ信号を第２伝送フォーマットに変換するステップと、変換された前記デジタルビデオ信号をバッファリングし、複数の実質的に同一のバッファリングされた変換されたデジタルビデオ信号を生成するステップと、前記複数の実質的に同一のバッファリングされた変換されたデジタルビデオ信号のそれぞれをＴＭＤＳフォーマットに変換し戻すステップと、ＴＭＤＳフォーマットを持つ前記複数の実質的に同一のデジタルビデオ信号を対応する複数のデジタルビデオインターフェース装置に出力するステップとを有する。

本発明の他の態様において、デジタルビデオインターフェース装置は、第１遷移最小化差動伝送（ＴＭＤＳ）フォーマットを持つデジタルビデオ信号を受信し、受信されたＴＭＤＳ信号を第２伝送フォーマットに変換し、変換されたデジタルビデオ信号を出力するように構成された第１トランスレータと、前記第１トランスレータから前記変換されたデジタルビデオ信号を受信し、バッファリングされた変換されたデジタルビデオ信号を出力するように構成されたバッファと、前記バッファリングされた変換されたデジタルビデオ信号を受信し、前記バッファリングされた変換されたデジタルビデオ信号をＴＭＤＳフォーマットに変換し戻すように構成された第２トランスレータとを有する。

本発明の更に他の態様において、デジタルビデオインターフェース装置は、第１遷移最小化差動伝送（ＴＭＤＳ）フォーマットを持つデジタルビデオ信号を受信し、受信されたＴＭＤＳ信号を第２伝送フォーマットに変換し、変換されたデジタルビデオ信号を出力するようにそれぞれ構成された複数の第１トランスレータと、前記変換されたデジタルビデオ信号の１つを受信し、前記変換されたデジタルビデオ信号をＴＭＤＳフォーマットに変換し戻すように構成された複数の第２トランスレータと、前記第１トランスレータから前記変換されたデジタルビデオ信号を受信し、前記変換されたデジタルビデオ信号を前記第２トランスレータに選択的に接続するように構成された手段とを有する。

図３は、デジタルビデオインターフェース装置３００の実施例の機能的な図を示す。デジタルビデオインターフェース装置３００は、ビデオソース３０２からデジタルビデオ信号を受信する入力部を持ち且つ出力部を持つ第１トランスレータ３１０と、第１トランスレータ３１０の前記出力部に接続された入力部を持ち且つ１つ以上の出力部を持つバッファ３２０と、バッファ３２０の前記出力部の１つに接続された入力部をそれぞれ持ち且つ前記デジタルビデオ信号をビデオ処理装置３０４に供給する出力端子をそれぞれ持つ１つ以上の第２トランスレータ３３０とを含む。

デジタルビデオインターフェース装置３００の動作の説明は、ここで与えられる。デジタルビデオインターフェース装置３００は、ビデオソース３０２（例えば、グラフィックコントローラ）のデジタルビデオインターフェース送信器からデジタルビデオ信号を受信し、デジタルビデオインターフェース受信器をそれぞれ持つ複数のデジタルビデオ処理装置３０４（例えば、ビデオディスプレイ、フォーマットコンバータ等）に前記デジタルビデオ信号を供給する。第１トランスレータ３１０は、第１伝送フォーマット、有益には、遷移最小化デジタル信号（ＴＭＤＳ）フォーマットを持つデジタルビデオ信号を受信し、前記デジタルビデオ信号を前記第１伝送フォーマットから第２伝送フォーマットに変換する。有益には、前記第２伝送フォーマットを持つ信号を処理するために利用可能な多種多様な規格及び相対的に安価な既製の構成要素が存在する。

有益には、トランスレータ３１０は、ＤＶＩ準拠ＴＭＤＳデジタルビデオ信号を受信し、前記ＴＭＤＳデジタルビデオ信号を＋５ボルトの正エミッタ結合論理（ＰＥＣＬ）デジタルビデオ信号に変換する。このようなＰＥＣＬデジタルビデオ信号は、例えばＰＥＣＬバッファを含む標準的なＰＥＣＬ構成要素により処理されることができる。

バッファ３２０は、第１トランスレータ３１０から前記変換されたデジタルビデオ信号を受信し、それぞれ受信された前記変換されたデジタルビデオ信号と実質的に同じである複数のバッファリングされた変換されたデジタルビデオ信号を出力する。各第２トランスレータ３３０は、バッファ３２０から前記バッファリングされた変換されたデジタルビデオ信号の１つを受信し、前記バッファリングされた変換されたデジタルビデオ信号を前記第１伝送フォーマット、有益にはＴＭＤＳに変換し戻す。即ち、第２トランスレータ３３０は、それぞれデジタルビデオインターフェース装置３００により受信された前記デジタルビデオ信号と実質的に同一であり、且つ互いに実質的に同一であるデジタルビデオ信号を出力する。

従って、デジタルビデオインターフェース装置３００は、第１伝送フォーマット、有益にはＴＭＤＳを持つデジタルビデオ信号を受信し、それぞれ受信された前記デジタルビデオ信号と同じ伝送フォーマットを持つ複数の実質的に同一のデジタルビデオ信号を出力する。

図４は、図３の第１トランスレータ３１０であってもよい第１トランスレータ４００の実施例を示す。図４に示される本実施例において、第１トランスレータ４００は、受信されたＴＭＤＳデジタルビデオ信号をＰＥＣＬ信号に変換する。第１トランスレータ４００は、ラインの対４０５、４０６を有する入力部においてＴＭＤＳデジタルビデオ信号を受信する。各ライン４０５、４０６は、５０オームの抵抗器４１０を介して供給電圧V_cc（３．３ボルト）にプルアップされ、ＰＥＣＬ差動ドライバ４２０の入力部４１２、４１４に結合される。一実施例においてＰＥＣＬ差動ドライバ４２０は、ＭＣ１０ＥＰ１７ＤＴ集積回路であってもよい。ＰＥＣＬ差動ドライバ４２０は、差動フォーマットの変換されたデジタルビデオ信号を差動出力ライン４３０及び４３５に出力する。前記変換されたデジタルビデオ信号の各出力ライン４３０及び４３５は、ＰＥＣＬ伝送フォーマットを持つ。ＰＥＣＬ差動ドライバ４２０の前記差動出力ライン上の変換されたＰＥＣＬデジタルビデオ信号は、それぞれ５０オームの抵抗器４４０及び４４５、並びにアースに対して１１５オームの抵抗を持つ共通終端抵抗器（common termination resistor）４５０を用いて適切に終端処理される。従って、第１トランスレータ４００は、受信されたＴＭＤＳ信号の電圧レベルを所定のレベル（例えば、ＰＥＣＬレベル）に変換し、ＰＥＣＬ伝送フォーマットを持つ変換されたデジタルビデオ信号を出力する。

図５は、図３のバッファ３２０であってもよいバッファ５００の実施例を示す。バッファ５００は、入力ラインの対５１１、５１２上の前記変換されたデジタルビデオ信号を受信し、複数の（例えば２つの）バッファリングされた変換されたデジタルビデオ信号を出力する差動バッファ入力段５１０を含む。一実施例において、差動バッファ入力段５１０は、ＭＣ１０ＥＰ１１ＤＴ集積回路であってもよい。記述された本実施例は、２つのバッファリングされた変換されたデジタルビデオ信号を出力するが、如何なる数のバッファリングされた変換されたデジタルビデオ信号が、回路の適切な置換を通して生成され得る。前記バッファリングされた変換されたデジタルビデオ信号のそれぞれは、差動バッファ入力段５１０からそれぞれ出力ラインの対５１６、５１７及び５１８、５１９上に出力される。出力ライン対５１６、５１７及び５１８、５１９のそれぞれは、それぞれ５０オームの抵抗器５２２及び５２４、並びにアースに対して１１５オームの抵抗を持つ共通終端抵抗器５２６を使用してＰＥＣＬ信号レベル用に適切に終端処理される。

前記バッファリングされた変換されたデジタルビデオ信号のそれぞれは、差動バッファ入力段５１０からドライバ５３０へそれぞれ差動入力部の対５３１、５３２及び５３３、５３４において供給される。一実施例において、ドライバ５３０は、ＭＣ１０ＥＰ１７ＤＴ集積回路であってもよい。ドライバ５３０は、後の第２トランスレータ３３０の負荷を駆動するのに十分な駆動能力を提供する。前記バッファリングされた変換されたデジタルビデオ信号のそれぞれは、ドライバ５３０からそれぞれ出力ラインの対５３６、５３７及び５３８、５３９上に出力される。出力ライン対５３６、５３７及び５３８、５３９のそれぞれは、それぞれ５０オームの抵抗器５４２及び５４４、並びにアースに対して１１５オームの抵抗を持つ共通終端抵抗器５４６を使用してＰＥＣＬ信号レベル用に適切に終端処理される。

有益には、それぞれ出力ラインの各対５３６、５３７及び５３８、５３９に対するドライバ５３０の個別の供給電圧は、ビデオ処理装置３０４がデジタルビデオインターフェース装置３００の対応する出力部に接続されているか否かを示す対応する“ホットプラグ検出”信号により制御されることができる。この場合、各出力ライン対に対するドライバ回路は、ビデオ処理装置３０４がデジタルビデオインターフェース装置３００の対応する出力部に接続されていない場合は常に使用不可である。しかしながら、一度ビデオ処理装置３０４が、デジタルビデオインターフェース装置３００の出力部に接続されると、電圧レベルが、ビデオ処理装置３０４からの対応する“ホットプラグ検出”ライン上に表れ、接続された装置の存在を示す。前記“ホットプラグ検出”ライン上の電圧レベルに応答して、供給電圧が、対応するドライバ出力回路に供給される。有益には、複数の発光ダイオードが供給されてもよく、前記複数の発光ダイオードのそれぞれは、ビデオ処理装置３０４がデジタルビデオインターフェース装置３００の対応する出力部に接続される場合に視覚的に示すためにオン（又はオフ）にされる。

従って、バッファ５００は、有益には、それぞれＰＥＣＬ伝送フォーマットを持つ複数の実質的に同一のバッファリングされたデジタルビデオ信号を出力する。

第２トランスレータ３３０は、バッファリングされた変換されたデジタルビデオ信号をバッファ３２０から受信し、前記バッファリングされた変換されたデジタルビデオ信号を元の伝送フォーマット、有益にはＴＭＤＳフォーマットに変換し戻す。このＴＭＤＳデジタルビデオ信号は、ディスプレイ、フォーマットコンバータ等のようなＤＶＩ準拠デジタルビデオ処理装置に対するデジタルビデオ入力に準拠している。従って、デジタルビデオインターフェース装置３００を介して、各第２トランスレータ３３０の出力部は、異なるデジタルビデオ信号処理装置、有益には、ＤＶＩ準拠デジタルディスプレイ、ＤＶＩフォーマットコンバータ等の入力部に接続されることができる。

図６は、図３の第２トランスレータ３３０であってもよい第２トランスレータ６００の実施例を示す。上で述べられたように、前記ＤＶＩ規格は、特に、ＤＣ結合型ＴＭＤＳ接続を必要とする。大幅に、この要件は、図６に示された第２トランスレータ６００により満たされる。第２トランスレータ６００は、ラインの対６０５、６０６を有する入力部においてＰＥＣＬデジタルビデオ信号を受信する。各ライン６０５、６０６は、ダイオード６１０のアノードに接続される。有益には、ダイオード６１０は、ダイオード６１０のアノードとカソードとの間に約０．７ボルトの公称電圧降下を持つ。各ダイオード６１０のカソードは、４１２オームの公称抵抗を持つソースレジスタ６２０に接続され、ソースレジスタ６２０の他方の端部は接地される。各ダイオード６１０のカソードは、それぞれ第２トランスレータ６００の出力ライン６２２及び６２４にも接続される。出力ライン６２２、６２４上の前記デジタルビデオ信号は、適切なＴＭＤＳ伝送フォーマットを持ち、図２に示されるように、ＴＭＤＳ受信器に接続されることができる。従って、第２トランスレータ６００は、ＰＥＣＬデジタルビデオ信号を差動的に受信し、前記ＰＥＣＬデジタルビデオ信号の電圧レベルを前記ＴＭＤＳフォーマットに戻し、ＤＶＩ準拠ＴＭＤＳデジタルビデオ信号を出力する。

上で述べられたように、複数の実質的に同一のＴＭＤＳ出力信号は、単一のＴＭＤＳ入力信号から生成されることができる。しかしながら、図１に示されるように、例えばグラフィックコントローラとディスプレイコントローラとの間の、ＤＶＩ接続は、３つのＴＭＤＳビデオデータチャネル接続及び１つのＴＭＤＳクロック接続を有する。従って、この場合には、各ＤＶＩ準拠ソース信号に対して、デジタルビデオインターフェース装置３００は、合計４つのＴＭＤＳ入力信号を受信する。前記４つのＴＭＤＳ入力信号のそれぞれに対して、デジタルビデオインターフェース装置３００は、それぞれ対応する前記ＴＭＤＳ入力信号と実質的に同一の複数のＴＭＤＳ出力信号を生成する。従って、例えば、デジタルビデオインターフェース装置３００が、１つのＤＶＩ準拠ソース信号を受信し、２つのＤＶＩ準拠出力信号を供給する場合、デジタルビデオインターフェース装置３００は、合計４つのＴＭＤＳ入力信号を受信し、合計８つのＴＭＤＳ出力信号、即ち２組の４つのＴＭＤＳ信号を出力し、各組は、１つのＤＶＩ準拠出力信号を有する。

複数のＤＶＩ準拠ビデオ処理装置に対してＤＶＩ準拠ソース信号をインターフェースするデジタルビデオインターフェース装置３００内の回路は、１つ以上の集積回路の如何なる結合において実施されてもよい。

上で述べられたように、デジタルビデオインターフェース装置３００は、１つのＤＶＩ準拠ソース信号を複数のＤＶＩ準拠デジタルビデオ処理装置に対してインターフェースすることができる。しかしながら、より一般的に、デジタルビデオインターフェース装置３００は、複数の入力部及び出力部を持ち得る。このようなデジタルビデオインターフェース装置３００は、強化されたデジタルビデオ信号処理フレキシビリティを提供するために出力端子間で受信されたデジタルビデオ信号を切り替えることができる。この場合、デジタルビデオインターフェース装置３００は、受信されたデジタルビデオ信号の数に対応する複数の第１トランスレータを含む。バッファ３２０は、１つ以上のマルチプレクサ、スイッチ、及び／又はデマルチプレクサにより置き換えられてもよく、これらは、前記変換されたデジタルビデオ信号を受信して、前記第２伝送フォーマットを持つ信号に対して動作するように構成される１つ以上の標準的な論理装置（例えば、ＰＥＣＬ装置）であってもよい。制御端末は、（複数の）前記マルチプレクサ、スイッチ及び／又はデマルチプレクサによって、前記出力端子に結合された１つ以上の第２トランスレータ３３０に対する様々な変換されたデジタルビデオ信号の切り替えを制御することができる。

好ましい実施例が、ここに開示されるが、多くの変更例が、本発明の概念及び範囲内で可能である。例えば、前記好ましい実施例は、シングルリンクＤＶＩ接続に関して記述されている。しかしながら、デュアルリンクＤＶＩ接続は、ＤＶＩ仕様書の図２−１に示されるように、３つの追加ＴＭＤＳ接続を加えることによりサポートされることができる。このような変更例は、この中の明細書、図面及び請求項の閲覧後に当業者に明らかになるだろう。本発明は、従って、添付された請求項の範囲内を除き制限されるべきでない。

当該請求項において、括弧間の如何なる参照符号も当該請求項を制限すると解釈されるべきでない。単語‘有する’は、請求項に列挙された要素又はステップ以外の他の要素又はステップの存在を除外しない。本発明は、幾つかの別個の要素を有するハードウェアによって、及び適切にプログラムされたコンピュータによって実施されることができる。幾つかの手段を列挙する装置請求項において、これらの手段の幾つかは、ハードウェアの同一のアイテムにより実施されることができる。特定の方策が相互に異なる従属請求項に列挙されるという単なる事実は、これらの方策の組み合わせが有利に使用されることができないことを示さない。

デジタルビデオインターフェース（ＤＶＩ）規格接続の概念図を示す。遷移最小化差動対（ＴＭＤＳ）接続の概念図を示す。デジタルビデオインターフェース装置の実施例を示す。第１トランスレータの実施例を示す。バッファの実施例を示す。第２トランスレータの実施例を示す。

Claims

デジタルビデオ信号を複数のデジタルビデオインターフェース受信器にインターフェースする方法であって、
第１遷移最小化差動伝送（ＴＭＤＳ）フォーマットを持つデジタルビデオ信号を受信するステップと、
受信された前記デジタルビデオ信号を第２伝送フォーマットに変換するステップと、
複数の実質的に同一のバッファリングされた変換されたデジタルビデオ信号を生成するために変換された前記デジタルビデオ信号をバッファリングするステップと、
前記複数の実質的に同一のバッファリングされた変換されたデジタルビデオ信号を前記ＴＭＤＳフォーマットに変換し戻すステップと、
前記ＴＭＤＳフォーマットを持つ前記複数の実質的に同一のデジタルビデオ信号を対応する複数のデジタルビデオインターフェース装置に出力するステップと、
を有する方法。
前記第２伝送フォーマットが、正エミッタ結合論理（ＰＥＣＬ）フォーマットである、請求項１に記載の方法。
前記ＴＭＤＳフォーマットを持つ前記複数の実質的に同一のデジタルビデオ信号のそれぞれが、ＤＣ結合型である、請求項１に記載の方法。
第１遷移最小化差動伝送（ＴＭＤＳ）フォーマットを持つデジタルビデオ信号を受信し、受信されたＴＭＤＳ信号を第２伝送フォーマットに変換し、変換されたデジタルビデオ信号を出力する第１トランスレータと、
前記変換されたデジタルビデオ信号を前記第１トランスレータから受信し、バッファリングされた変換されたデジタルビデオ信号を出力するように構成されたバッファと、
前記バッファリングされた変換されたデジタルビデオ信号を受信し、前記バッファリングされた変換されたデジタルビデオ信号を前記ＴＭＤＳフォーマットに変換し戻すように構成された第２トランスレータと、
を有するデジタルビデオインターフェース装置。
前記バッファが、第２のバッファリングされた変換されたデジタルビデオ信号を出力し、前記デジタルビデオインターフェース装置が、更に、前記第２のバッファリングされた変換されたデジタルビデオ信号を受信し且つ前記第２のバッファリングされた変換されたデジタルビデオ信号を前記ＴＭＤＳフォーマットに変換し戻すように構成された追加の第２トランスレータを有する、請求項４に記載のデジタルビデオインターフェース装置。
前記第２伝送フォーマットが、正エミッタ結合論理（ＰＥＣＬ）フォーマットである、請求項５に記載のデジタルビデオインターフェース装置。
前記第２伝送フォーマットが、正エミッタ結合論理（ＰＥＣＬ）フォーマットである、請求項４に記載のデジタルビデオインターフェース装置。
前記第２トランスレータの入力部及び出力部が、ＤＣ結合型である、請求項４に記載のデジタルビデオインターフェース装置。
前記第２トランスレータは、入力端子及び出力端子を持ち、前記第２トランスレータが、
前記入力端子に接続されたアノード及び前記出力端子に接続されたカソードを持つダイオードと、
前記出力端子とアースとの間に接続された抵抗器と、
を有する、請求項４に記載のデジタルビデオインターフェース装置。
前記抵抗器が、約４１２オームの抵抗を持つ、請求項９に記載のデジタルビデオインターフェース装置。
前記第１トランスレータが、少なくとも２つの入力端子及び少なくとも２つの出力端子を持ち、前記第１トランスレータが、
前記少なくとも２つの入力端子に結合された差動入力部及び前記少なくとも２つの出力端子に結合された差動出力部を持つ差動ドライバと、
それぞれ前記入力端子の１つと電源電圧との間に接続されたプルアップ抵抗器の対と、
を有する、請求項４に記載のデジタルビデオインターフェース装置。
前記プルアップ抵抗器のそれぞれが、約５０オームの抵抗を持つ、請求項１１に記載のデジタルビデオインターフェース装置。
それぞれ第１遷移最小化差動伝送（ＴＭＤＳ）フォーマットを持つデジタルビデオ信号を受信し、受信されたＴＭＤＳ信号を第２伝送フォーマットに変換し、変換されたデジタルビデオ信号を出力するように構成された複数の第１トランスレータと、
前記変換されたデジタルビデオ信号の１つを受信し、前記変換されたデジタルビデオ信号を前記ＴＭＤＳフォーマットに変換し戻すように構成された複数の第２トランスレータと、
前記第１トランスレータから前記変換されたデジタルビデオ信号を受信し、前記変換されたデジタルビデオ信号を前記第２トランスレータに選択的に接続するように構成された手段と、
を有するデジタルビデオインターフェース装置。