JP2005516511A - デジタルビデオ処理装置 - Google Patents
デジタルビデオ処理装置 Download PDFInfo
- Publication number
- JP2005516511A JP2005516511A JP2003564849A JP2003564849A JP2005516511A JP 2005516511 A JP2005516511 A JP 2005516511A JP 2003564849 A JP2003564849 A JP 2003564849A JP 2003564849 A JP2003564849 A JP 2003564849A JP 2005516511 A JP2005516511 A JP 2005516511A
- Authority
- JP
- Japan
- Prior art keywords
- digital video
- video signal
- format
- tmds
- translator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Controls And Circuits For Display Device (AREA)
- Dc Digital Transmission (AREA)
- Television Systems (AREA)
- Logic Circuits (AREA)
Abstract
デジタルビデオインターフェース装置は、第1ソースデジタルビデオ処理装置から送信されたデジタルビデオ信号を複数の第2デジタルビデオ処理装置にインターフェースする。前記デジタルビデオインターフェース装置は、遷移最小化差動伝送(TMDS)フォーマットを持つデジタルビデオ信号を受信し、受信された前記デジタルビデオ信号を第2伝送フォーマットに変換し、複数の実質的に同一のバッファリングされた変換されたデジタルビデオ信号を生成するために変換された前記デジタルビデオ信号をバッファリングし、前記複数の実質的に同一のバッファリングされた変換されたデジタルビデオ信号のそれぞれを前記TMDSフォーマットに変換し戻す。前記デジタルビデオインターフェース装置は、TMDSデジタルビデオ信号を受信し且つ受信された前記TMDS信号を第2伝送フォーマットに変換する第1トランスレータと、変換された前記デジタルビデオ信号を受信し且つバッファリングされた変換されたデジタルビデオ信号を出力するバッファと、前記バッファリングされた変換されたデジタルビデオ信号を前記TMDSフォーマットに変換し戻す第2トランスレータとを含む。
Description
本発明は、デジタルビデオ処理の分野に関し、特には、複数のデジタルビデオ処理装置をインターフェースする方法に関する。
ビデオ信号生成、作成、処理、編集、配信及び表示の全ての態様は、急速にアナログシステムからデジタルシステムへ移行している。
The Digital Display Working Group(DDWG)により作られた“Digital Visual Interface(DVI)”規格は、デジタルビデオカードを有するコンピューティング・デバイス(例えばパーソナルコンピュータ)のようなデジタルビデオソースと、相対的に高価ではない表示装置(例えばモニタ)との間の低コスト高速デジタルビデオ接続のための規格を定める。DVI規格は、ディスプレイ技術に独立であり、テレビ放送規格に加えて、多くのビデオ表示規格をサポートする。DVI準拠表示モニタは、高帯域幅(即ち高データレート)デジタルビデオデータ信号を受信及び表示するので、このようなモニタは、テレビ放送スタジオ、撮影後の機能、又はビデオ保管機能に適した高画質ビデオ表示を提供することができる。
“Digital Visual Interface(DVI)”規格が参照される。
DVI規格の初めに意図された用途は、単一のコンピュータのビデオカードから単一の表示モニタへの接続である。従って、DVIは、ポイント・ツー・ポイント(point-to-point)デジタルビデオ接続のための規格を確立する。DVI規格に確立されたように、DVIは、基本的な電気的相互接続のために遷移最小化差動伝送(TMDS)を使用する。図1は、DVI準拠ビデオソース装置(例えばグラフィックコントローラ)と、DVI準拠受信器を持つビデオ処理装置(例えばディスプレイコントローラ)との間のDVI接続の概念図を示す。前記DVI接続は、3つのTMDSビデオデータチャネル接続と、1つのTMDSクロック接続とを有する。
図2は、DVI規格によるTMDS接続の概念図である。特性インピーダンスZ0及び終端抵抗器RTは、整合されなければならず、それぞれ50Ωとして指定される。TMDS受信器終端供給電圧AVccは、3.3Vとして指定される。正の論理レベルと負の論理レベルとの間の公称シングルエンド出力電圧振幅は、500mVであり、図2のTMDS送信器内に示される定電流源に対して10mAの電流値を暗示する。
DVIインターフェースは、特に、DC結合型TMDS接続を必要とする。DVI仕様書、段落4.3。
残念ながら、多くのデジタルビデオ応用の装置間のDVI接続に問題がある。例えば、ビデオ撮影後機能及び他の応用において、1つのビデオソース装置からディスプレイ、フォーマットコンバータ、ビデオ記憶装置等のような複数のデジタルビデオ処理装置へデジタルビデオ信号をインターフェースすることが必要である。他の応用において、幾つかのデジタルビデオ処理装置に選択的に供給されるべき幾つかのデジタルビデオソース信号を多重化することが望ましいかもしれない。しかしながら、上述されたように、DVIは、ポイント・ツー・ポイント(1対1)インターフェースを使用する。即ち、標準的なDVI接続は、複数のDVI受信器に対するDVI準拠信号のマルチポイント配信又は多重化をサポートしない。
従って、ソースデジタルビデオ処理装置(例えば、ビデオディスプレイカード)から複数の目的デジタルビデオ処理装置(例えば、表示モニタ、フォーマットコンバータ等)へ送信されるデジタルビデオ信号をインターフェースする装置及び方法を提供することが望ましいだろう。1つ以上のデジタルビデオ処理装置(例えば、表示モニタ、フォーマットコンバータ等)に対する配信のために複数のデジタルビデオ信号を選択的に多重化する装置及び方法を提供することも望ましいだろう。本発明は、上記の関心事の1つ以上を対処することを目的とする。
本発明の1つの態様において、複数のデジタルビデオインターフェース受信器に対してデジタルビデオ信号をインターフェースする方法は、第1遷移最小化差動伝送(TMDS)フォーマットを持つデジタルビデオ信号を受信するステップと、受信された前記デジタルビデオ信号を第2伝送フォーマットに変換するステップと、変換された前記デジタルビデオ信号をバッファリングし、複数の実質的に同一のバッファリングされた変換されたデジタルビデオ信号を生成するステップと、前記複数の実質的に同一のバッファリングされた変換されたデジタルビデオ信号のそれぞれをTMDSフォーマットに変換し戻すステップと、TMDSフォーマットを持つ前記複数の実質的に同一のデジタルビデオ信号を対応する複数のデジタルビデオインターフェース装置に出力するステップとを有する。
本発明の他の態様において、デジタルビデオインターフェース装置は、第1遷移最小化差動伝送(TMDS)フォーマットを持つデジタルビデオ信号を受信し、受信されたTMDS信号を第2伝送フォーマットに変換し、変換されたデジタルビデオ信号を出力するように構成された第1トランスレータと、前記第1トランスレータから前記変換されたデジタルビデオ信号を受信し、バッファリングされた変換されたデジタルビデオ信号を出力するように構成されたバッファと、前記バッファリングされた変換されたデジタルビデオ信号を受信し、前記バッファリングされた変換されたデジタルビデオ信号をTMDSフォーマットに変換し戻すように構成された第2トランスレータとを有する。
本発明の更に他の態様において、デジタルビデオインターフェース装置は、第1遷移最小化差動伝送(TMDS)フォーマットを持つデジタルビデオ信号を受信し、受信されたTMDS信号を第2伝送フォーマットに変換し、変換されたデジタルビデオ信号を出力するようにそれぞれ構成された複数の第1トランスレータと、前記変換されたデジタルビデオ信号の1つを受信し、前記変換されたデジタルビデオ信号をTMDSフォーマットに変換し戻すように構成された複数の第2トランスレータと、前記第1トランスレータから前記変換されたデジタルビデオ信号を受信し、前記変換されたデジタルビデオ信号を前記第2トランスレータに選択的に接続するように構成された手段とを有する。
図3は、デジタルビデオインターフェース装置300の実施例の機能的な図を示す。デジタルビデオインターフェース装置300は、ビデオソース302からデジタルビデオ信号を受信する入力部を持ち且つ出力部を持つ第1トランスレータ310と、第1トランスレータ310の前記出力部に接続された入力部を持ち且つ1つ以上の出力部を持つバッファ320と、バッファ320の前記出力部の1つに接続された入力部をそれぞれ持ち且つ前記デジタルビデオ信号をビデオ処理装置304に供給する出力端子をそれぞれ持つ1つ以上の第2トランスレータ330とを含む。
デジタルビデオインターフェース装置300の動作の説明は、ここで与えられる。デジタルビデオインターフェース装置300は、ビデオソース302(例えば、グラフィックコントローラ)のデジタルビデオインターフェース送信器からデジタルビデオ信号を受信し、デジタルビデオインターフェース受信器をそれぞれ持つ複数のデジタルビデオ処理装置304(例えば、ビデオディスプレイ、フォーマットコンバータ等)に前記デジタルビデオ信号を供給する。第1トランスレータ310は、第1伝送フォーマット、有益には、遷移最小化デジタル信号(TMDS)フォーマットを持つデジタルビデオ信号を受信し、前記デジタルビデオ信号を前記第1伝送フォーマットから第2伝送フォーマットに変換する。有益には、前記第2伝送フォーマットを持つ信号を処理するために利用可能な多種多様な規格及び相対的に安価な既製の構成要素が存在する。
有益には、トランスレータ310は、DVI準拠TMDSデジタルビデオ信号を受信し、前記TMDSデジタルビデオ信号を+5ボルトの正エミッタ結合論理(PECL)デジタルビデオ信号に変換する。このようなPECLデジタルビデオ信号は、例えばPECLバッファを含む標準的なPECL構成要素により処理されることができる。
バッファ320は、第1トランスレータ310から前記変換されたデジタルビデオ信号を受信し、それぞれ受信された前記変換されたデジタルビデオ信号と実質的に同じである複数のバッファリングされた変換されたデジタルビデオ信号を出力する。各第2トランスレータ330は、バッファ320から前記バッファリングされた変換されたデジタルビデオ信号の1つを受信し、前記バッファリングされた変換されたデジタルビデオ信号を前記第1伝送フォーマット、有益にはTMDSに変換し戻す。即ち、第2トランスレータ330は、それぞれデジタルビデオインターフェース装置300により受信された前記デジタルビデオ信号と実質的に同一であり、且つ互いに実質的に同一であるデジタルビデオ信号を出力する。
従って、デジタルビデオインターフェース装置300は、第1伝送フォーマット、有益にはTMDSを持つデジタルビデオ信号を受信し、それぞれ受信された前記デジタルビデオ信号と同じ伝送フォーマットを持つ複数の実質的に同一のデジタルビデオ信号を出力する。
図4は、図3の第1トランスレータ310であってもよい第1トランスレータ400の実施例を示す。図4に示される本実施例において、第1トランスレータ400は、受信されたTMDSデジタルビデオ信号をPECL信号に変換する。第1トランスレータ400は、ラインの対405、406を有する入力部においてTMDSデジタルビデオ信号を受信する。各ライン405、406は、50オームの抵抗器410を介して供給電圧Vcc(3.3ボルト)にプルアップされ、PECL差動ドライバ420の入力部412、414に結合される。一実施例においてPECL差動ドライバ420は、MC10EP17DT集積回路であってもよい。PECL差動ドライバ420は、差動フォーマットの変換されたデジタルビデオ信号を差動出力ライン430及び435に出力する。前記変換されたデジタルビデオ信号の各出力ライン430及び435は、PECL伝送フォーマットを持つ。PECL差動ドライバ420の前記差動出力ライン上の変換されたPECLデジタルビデオ信号は、それぞれ50オームの抵抗器440及び445、並びにアースに対して115オームの抵抗を持つ共通終端抵抗器(common termination resistor)450を用いて適切に終端処理される。従って、第1トランスレータ400は、受信されたTMDS信号の電圧レベルを所定のレベル(例えば、PECLレベル)に変換し、PECL伝送フォーマットを持つ変換されたデジタルビデオ信号を出力する。
図5は、図3のバッファ320であってもよいバッファ500の実施例を示す。バッファ500は、入力ラインの対511、512上の前記変換されたデジタルビデオ信号を受信し、複数の(例えば2つの)バッファリングされた変換されたデジタルビデオ信号を出力する差動バッファ入力段510を含む。一実施例において、差動バッファ入力段510は、MC10EP11DT集積回路であってもよい。記述された本実施例は、2つのバッファリングされた変換されたデジタルビデオ信号を出力するが、如何なる数のバッファリングされた変換されたデジタルビデオ信号が、回路の適切な置換を通して生成され得る。前記バッファリングされた変換されたデジタルビデオ信号のそれぞれは、差動バッファ入力段510からそれぞれ出力ラインの対516、517及び518、519上に出力される。出力ライン対516、517及び518、519のそれぞれは、それぞれ50オームの抵抗器522及び524、並びにアースに対して115オームの抵抗を持つ共通終端抵抗器526を使用してPECL信号レベル用に適切に終端処理される。
前記バッファリングされた変換されたデジタルビデオ信号のそれぞれは、差動バッファ入力段510からドライバ530へそれぞれ差動入力部の対531、532及び533、534において供給される。一実施例において、ドライバ530は、MC10EP17DT集積回路であってもよい。ドライバ530は、後の第2トランスレータ330の負荷を駆動するのに十分な駆動能力を提供する。前記バッファリングされた変換されたデジタルビデオ信号のそれぞれは、ドライバ530からそれぞれ出力ラインの対536、537及び538、539上に出力される。出力ライン対536、537及び538、539のそれぞれは、それぞれ50オームの抵抗器542及び544、並びにアースに対して115オームの抵抗を持つ共通終端抵抗器546を使用してPECL信号レベル用に適切に終端処理される。
有益には、それぞれ出力ラインの各対536、537及び538、539に対するドライバ530の個別の供給電圧は、ビデオ処理装置304がデジタルビデオインターフェース装置300の対応する出力部に接続されているか否かを示す対応する“ホットプラグ検出”信号により制御されることができる。この場合、各出力ライン対に対するドライバ回路は、ビデオ処理装置304がデジタルビデオインターフェース装置300の対応する出力部に接続されていない場合は常に使用不可である。しかしながら、一度ビデオ処理装置304が、デジタルビデオインターフェース装置300の出力部に接続されると、電圧レベルが、ビデオ処理装置304からの対応する“ホットプラグ検出”ライン上に表れ、接続された装置の存在を示す。前記“ホットプラグ検出”ライン上の電圧レベルに応答して、供給電圧が、対応するドライバ出力回路に供給される。有益には、複数の発光ダイオードが供給されてもよく、前記複数の発光ダイオードのそれぞれは、ビデオ処理装置304がデジタルビデオインターフェース装置300の対応する出力部に接続される場合に視覚的に示すためにオン(又はオフ)にされる。
従って、バッファ500は、有益には、それぞれPECL伝送フォーマットを持つ複数の実質的に同一のバッファリングされたデジタルビデオ信号を出力する。
第2トランスレータ330は、バッファリングされた変換されたデジタルビデオ信号をバッファ320から受信し、前記バッファリングされた変換されたデジタルビデオ信号を元の伝送フォーマット、有益にはTMDSフォーマットに変換し戻す。このTMDSデジタルビデオ信号は、ディスプレイ、フォーマットコンバータ等のようなDVI準拠デジタルビデオ処理装置に対するデジタルビデオ入力に準拠している。従って、デジタルビデオインターフェース装置300を介して、各第2トランスレータ330の出力部は、異なるデジタルビデオ信号処理装置、有益には、DVI準拠デジタルディスプレイ、DVIフォーマットコンバータ等の入力部に接続されることができる。
図6は、図3の第2トランスレータ330であってもよい第2トランスレータ600の実施例を示す。上で述べられたように、前記DVI規格は、特に、DC結合型TMDS接続を必要とする。大幅に、この要件は、図6に示された第2トランスレータ600により満たされる。第2トランスレータ600は、ラインの対605、606を有する入力部においてPECLデジタルビデオ信号を受信する。各ライン605、606は、ダイオード610のアノードに接続される。有益には、ダイオード610は、ダイオード610のアノードとカソードとの間に約0.7ボルトの公称電圧降下を持つ。各ダイオード610のカソードは、412オームの公称抵抗を持つソースレジスタ620に接続され、ソースレジスタ620の他方の端部は接地される。各ダイオード610のカソードは、それぞれ第2トランスレータ600の出力ライン622及び624にも接続される。出力ライン622、624上の前記デジタルビデオ信号は、適切なTMDS伝送フォーマットを持ち、図2に示されるように、TMDS受信器に接続されることができる。従って、第2トランスレータ600は、PECLデジタルビデオ信号を差動的に受信し、前記PECLデジタルビデオ信号の電圧レベルを前記TMDSフォーマットに戻し、DVI準拠TMDSデジタルビデオ信号を出力する。
上で述べられたように、複数の実質的に同一のTMDS出力信号は、単一のTMDS入力信号から生成されることができる。しかしながら、図1に示されるように、例えばグラフィックコントローラとディスプレイコントローラとの間の、DVI接続は、3つのTMDSビデオデータチャネル接続及び1つのTMDSクロック接続を有する。従って、この場合には、各DVI準拠ソース信号に対して、デジタルビデオインターフェース装置300は、合計4つのTMDS入力信号を受信する。前記4つのTMDS入力信号のそれぞれに対して、デジタルビデオインターフェース装置300は、それぞれ対応する前記TMDS入力信号と実質的に同一の複数のTMDS出力信号を生成する。従って、例えば、デジタルビデオインターフェース装置300が、1つのDVI準拠ソース信号を受信し、2つのDVI準拠出力信号を供給する場合、デジタルビデオインターフェース装置300は、合計4つのTMDS入力信号を受信し、合計8つのTMDS出力信号、即ち2組の4つのTMDS信号を出力し、各組は、1つのDVI準拠出力信号を有する。
複数のDVI準拠ビデオ処理装置に対してDVI準拠ソース信号をインターフェースするデジタルビデオインターフェース装置300内の回路は、1つ以上の集積回路の如何なる結合において実施されてもよい。
上で述べられたように、デジタルビデオインターフェース装置300は、1つのDVI準拠ソース信号を複数のDVI準拠デジタルビデオ処理装置に対してインターフェースすることができる。しかしながら、より一般的に、デジタルビデオインターフェース装置300は、複数の入力部及び出力部を持ち得る。このようなデジタルビデオインターフェース装置300は、強化されたデジタルビデオ信号処理フレキシビリティを提供するために出力端子間で受信されたデジタルビデオ信号を切り替えることができる。この場合、デジタルビデオインターフェース装置300は、受信されたデジタルビデオ信号の数に対応する複数の第1トランスレータを含む。バッファ320は、1つ以上のマルチプレクサ、スイッチ、及び/又はデマルチプレクサにより置き換えられてもよく、これらは、前記変換されたデジタルビデオ信号を受信して、前記第2伝送フォーマットを持つ信号に対して動作するように構成される1つ以上の標準的な論理装置(例えば、PECL装置)であってもよい。制御端末は、(複数の)前記マルチプレクサ、スイッチ及び/又はデマルチプレクサによって、前記出力端子に結合された1つ以上の第2トランスレータ330に対する様々な変換されたデジタルビデオ信号の切り替えを制御することができる。
好ましい実施例が、ここに開示されるが、多くの変更例が、本発明の概念及び範囲内で可能である。例えば、前記好ましい実施例は、シングルリンクDVI接続に関して記述されている。しかしながら、デュアルリンクDVI接続は、DVI仕様書の図2−1に示されるように、3つの追加TMDS接続を加えることによりサポートされることができる。このような変更例は、この中の明細書、図面及び請求項の閲覧後に当業者に明らかになるだろう。本発明は、従って、添付された請求項の範囲内を除き制限されるべきでない。
当該請求項において、括弧間の如何なる参照符号も当該請求項を制限すると解釈されるべきでない。単語‘有する’は、請求項に列挙された要素又はステップ以外の他の要素又はステップの存在を除外しない。本発明は、幾つかの別個の要素を有するハードウェアによって、及び適切にプログラムされたコンピュータによって実施されることができる。幾つかの手段を列挙する装置請求項において、これらの手段の幾つかは、ハードウェアの同一のアイテムにより実施されることができる。特定の方策が相互に異なる従属請求項に列挙されるという単なる事実は、これらの方策の組み合わせが有利に使用されることができないことを示さない。
Claims (13)
- デジタルビデオ信号を複数のデジタルビデオインターフェース受信器にインターフェースする方法であって、
第1遷移最小化差動伝送(TMDS)フォーマットを持つデジタルビデオ信号を受信するステップと、
受信された前記デジタルビデオ信号を第2伝送フォーマットに変換するステップと、
複数の実質的に同一のバッファリングされた変換されたデジタルビデオ信号を生成するために変換された前記デジタルビデオ信号をバッファリングするステップと、
前記複数の実質的に同一のバッファリングされた変換されたデジタルビデオ信号を前記TMDSフォーマットに変換し戻すステップと、
前記TMDSフォーマットを持つ前記複数の実質的に同一のデジタルビデオ信号を対応する複数のデジタルビデオインターフェース装置に出力するステップと、
を有する方法。 - 前記第2伝送フォーマットが、正エミッタ結合論理(PECL)フォーマットである、請求項1に記載の方法。
- 前記TMDSフォーマットを持つ前記複数の実質的に同一のデジタルビデオ信号のそれぞれが、DC結合型である、請求項1に記載の方法。
- 第1遷移最小化差動伝送(TMDS)フォーマットを持つデジタルビデオ信号を受信し、受信されたTMDS信号を第2伝送フォーマットに変換し、変換されたデジタルビデオ信号を出力する第1トランスレータと、
前記変換されたデジタルビデオ信号を前記第1トランスレータから受信し、バッファリングされた変換されたデジタルビデオ信号を出力するように構成されたバッファと、
前記バッファリングされた変換されたデジタルビデオ信号を受信し、前記バッファリングされた変換されたデジタルビデオ信号を前記TMDSフォーマットに変換し戻すように構成された第2トランスレータと、
を有するデジタルビデオインターフェース装置。 - 前記バッファが、第2のバッファリングされた変換されたデジタルビデオ信号を出力し、前記デジタルビデオインターフェース装置が、更に、前記第2のバッファリングされた変換されたデジタルビデオ信号を受信し且つ前記第2のバッファリングされた変換されたデジタルビデオ信号を前記TMDSフォーマットに変換し戻すように構成された追加の第2トランスレータを有する、請求項4に記載のデジタルビデオインターフェース装置。
- 前記第2伝送フォーマットが、正エミッタ結合論理(PECL)フォーマットである、請求項5に記載のデジタルビデオインターフェース装置。
- 前記第2伝送フォーマットが、正エミッタ結合論理(PECL)フォーマットである、請求項4に記載のデジタルビデオインターフェース装置。
- 前記第2トランスレータの入力部及び出力部が、DC結合型である、請求項4に記載のデジタルビデオインターフェース装置。
- 前記第2トランスレータは、入力端子及び出力端子を持ち、前記第2トランスレータが、
前記入力端子に接続されたアノード及び前記出力端子に接続されたカソードを持つダイオードと、
前記出力端子とアースとの間に接続された抵抗器と、
を有する、請求項4に記載のデジタルビデオインターフェース装置。 - 前記抵抗器が、約412オームの抵抗を持つ、請求項9に記載のデジタルビデオインターフェース装置。
- 前記第1トランスレータが、少なくとも2つの入力端子及び少なくとも2つの出力端子を持ち、前記第1トランスレータが、
前記少なくとも2つの入力端子に結合された差動入力部及び前記少なくとも2つの出力端子に結合された差動出力部を持つ差動ドライバと、
それぞれ前記入力端子の1つと電源電圧との間に接続されたプルアップ抵抗器の対と、
を有する、請求項4に記載のデジタルビデオインターフェース装置。 - 前記プルアップ抵抗器のそれぞれが、約50オームの抵抗を持つ、請求項11に記載のデジタルビデオインターフェース装置。
- それぞれ第1遷移最小化差動伝送(TMDS)フォーマットを持つデジタルビデオ信号を受信し、受信されたTMDS信号を第2伝送フォーマットに変換し、変換されたデジタルビデオ信号を出力するように構成された複数の第1トランスレータと、
前記変換されたデジタルビデオ信号の1つを受信し、前記変換されたデジタルビデオ信号を前記TMDSフォーマットに変換し戻すように構成された複数の第2トランスレータと、
前記第1トランスレータから前記変換されたデジタルビデオ信号を受信し、前記変換されたデジタルビデオ信号を前記第2トランスレータに選択的に接続するように構成された手段と、
を有するデジタルビデオインターフェース装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/059,442 US20030142240A1 (en) | 2002-01-29 | 2002-01-29 | Device and method for interfacing digital video processing devices |
PCT/IB2003/000258 WO2003065341A2 (en) | 2002-01-29 | 2003-01-28 | Apparatus and method for interfacing a digital video signal having a tdms format with a plurality digital video interface receivers |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005516511A true JP2005516511A (ja) | 2005-06-02 |
Family
ID=27609798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003564849A Withdrawn JP2005516511A (ja) | 2002-01-29 | 2003-01-28 | デジタルビデオ処理装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20030142240A1 (ja) |
EP (1) | EP1472678A2 (ja) |
JP (1) | JP2005516511A (ja) |
KR (1) | KR20040081156A (ja) |
CN (1) | CN1625899A (ja) |
AU (1) | AU2003201490A1 (ja) |
TW (1) | TW200306115A (ja) |
WO (1) | WO2003065341A2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7308059B2 (en) * | 2002-02-06 | 2007-12-11 | Broadcom Corporation | Synchronization of data links in a multiple link receiver |
US7099416B2 (en) * | 2002-02-06 | 2006-08-29 | Broadcom Corporation | Single ended termination of clock for dual link DVI receiver |
US7522126B2 (en) * | 2002-11-13 | 2009-04-21 | Lg Electronics Inc. | Video display appliance and signal processing apparatus detachably connected thereto |
US7599439B2 (en) * | 2005-06-24 | 2009-10-06 | Silicon Image, Inc. | Method and system for transmitting N-bit video data over a serial link |
KR100736855B1 (ko) * | 2006-06-16 | 2007-07-06 | 옵티시스 주식회사 | Iic 통신 프로토콜을 채용한 ddc 통신 모듈 내의레벨 변환기 |
US20070296461A1 (en) * | 2006-06-26 | 2007-12-27 | Radiospire Networks, Inc. | System, method and apparatus for transmitting and receiving a transition minimized differential signal |
US8179984B2 (en) * | 2008-11-12 | 2012-05-15 | Mediatek Inc. | Multifunctional transmitters |
KR20100062216A (ko) | 2008-12-01 | 2010-06-10 | 삼성전자주식회사 | 송수신 시스템 및 신호 송수신 방법 |
KR101639352B1 (ko) * | 2010-02-10 | 2016-07-13 | 삼성전자주식회사 | 자동으로 수신기의 파워-다운을 검출하는 송신기 및 이를 포함하는 시스템 |
US8872546B2 (en) | 2012-09-13 | 2014-10-28 | Intel Corporation | Interface circuitry for a test apparatus |
CN103618859A (zh) * | 2013-11-29 | 2014-03-05 | 中国航空无线电电子研究所 | 一种满足航空环境应用要求的dvi视频信号分配器 |
CN108668144B (zh) * | 2017-03-29 | 2020-06-26 | 华为机器有限公司 | 一种数据流控方法、装置及设备 |
CN113079407B (zh) * | 2020-01-06 | 2023-01-10 | 瑞昱半导体股份有限公司 | 数据打包电路和数据打包方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1133178B1 (en) * | 1996-02-02 | 2005-06-01 | Thomson Consumer Electronics, Inc. | System and method for interfacing multiple electronic devices |
JP2000322037A (ja) * | 1999-05-06 | 2000-11-24 | Nec Gumma Ltd | パーソナルコンピュータ |
US6518970B1 (en) * | 2000-04-20 | 2003-02-11 | Ati International Srl | Graphics processing device with integrated programmable synchronization signal generation |
US7474276B2 (en) * | 2000-06-20 | 2009-01-06 | Olympus Optical Co., Ltd. | Display system and microdisplay apparatus |
US7379121B2 (en) * | 2000-07-21 | 2008-05-27 | Matsushita Electric Industrial Co., Ltd. | Signal transmitting device and signal receiving device |
JP2002175068A (ja) * | 2000-09-22 | 2002-06-21 | Canon Inc | 画像表示システム、画像表示方法、記憶媒体及び画像表示装置 |
KR100502036B1 (ko) * | 2000-09-25 | 2005-07-25 | 마츠시타 덴끼 산교 가부시키가이샤 | 신호 전송 시스템, 신호 송신 장치 및 신호 수신 장치 |
KR100366309B1 (ko) * | 2000-09-29 | 2002-12-31 | 삼성전자 주식회사 | 디지탈 영상표시기기의 절전회로 |
JP4320117B2 (ja) * | 2000-11-22 | 2009-08-26 | 富士フイルム株式会社 | 画像表示方法および画像表示装置 |
US20020118762A1 (en) * | 2000-12-20 | 2002-08-29 | Shakiba Mohammad Hossein | Digital audio transmission over a digital visual interface (DVI) link |
US20020163598A1 (en) * | 2001-01-24 | 2002-11-07 | Christopher Pasqualino | Digital visual interface supporting transport of audio and auxiliary data |
JP3895115B2 (ja) * | 2001-02-01 | 2007-03-22 | ソニー株式会社 | データ伝送方法、データ送信装置、およびデータ受信装置 |
JP4491164B2 (ja) * | 2001-03-29 | 2010-06-30 | 株式会社日立製作所 | 映像信号送信機器及び映像信号受信機器 |
WO2003001804A1 (fr) * | 2001-06-25 | 2003-01-03 | Matsushita Electric Industrial Co., Ltd. | Systeme emetteur video a bande de base |
US7308059B2 (en) * | 2002-02-06 | 2007-12-11 | Broadcom Corporation | Synchronization of data links in a multiple link receiver |
-
2002
- 2002-01-29 US US10/059,442 patent/US20030142240A1/en not_active Abandoned
-
2003
- 2003-01-28 KR KR10-2004-7011728A patent/KR20040081156A/ko not_active Application Discontinuation
- 2003-01-28 AU AU2003201490A patent/AU2003201490A1/en not_active Abandoned
- 2003-01-28 JP JP2003564849A patent/JP2005516511A/ja not_active Withdrawn
- 2003-01-28 WO PCT/IB2003/000258 patent/WO2003065341A2/en not_active Application Discontinuation
- 2003-01-28 CN CNA038028743A patent/CN1625899A/zh active Pending
- 2003-01-28 EP EP03700183A patent/EP1472678A2/en not_active Withdrawn
- 2003-01-29 TW TW092101948A patent/TW200306115A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
AU2003201490A1 (en) | 2003-09-02 |
EP1472678A2 (en) | 2004-11-03 |
KR20040081156A (ko) | 2004-09-20 |
WO2003065341A2 (en) | 2003-08-07 |
CN1625899A (zh) | 2005-06-08 |
TW200306115A (en) | 2003-11-01 |
WO2003065341A3 (en) | 2003-11-13 |
US20030142240A1 (en) | 2003-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8405777B2 (en) | Video switching device configured to provide at least part of a first video component from a first video source and second video component to a target video destination | |
US8024760B2 (en) | Video switch | |
US5948091A (en) | Universal digital display interface | |
US8179984B2 (en) | Multifunctional transmitters | |
JP2005516511A (ja) | デジタルビデオ処理装置 | |
US20040184746A1 (en) | Fiber optic connector extension for transmission of digital video data | |
CN110557580A (zh) | 影像信号切换和转换的装置及方法 | |
CN111063287B (zh) | 显示控制系统 | |
US20240028289A1 (en) | Millimeter-wave communication chip, display device, and method | |
CN112437331A (zh) | 用于第一显示装置以促进与第二显示装置通信的电路和方法以及显示通信系统 | |
CN213213650U (zh) | 视频接入卡和led显示控制器 | |
CN114512088B (zh) | 影像显示设备 | |
CN111277769B (zh) | 切换装置以及其影像切换系统与方法 | |
US7633340B2 (en) | Apparatus and method for determining the voltage level of an input signal | |
TWI650746B (zh) | 顯示驅動裝置 | |
CN221487787U (zh) | 一种dp信号切换电路及具有其的拓展坞 | |
CN221467795U (zh) | 信号转换电路及信号发生器 | |
CN216980094U (zh) | 应用于led显示设备的信号处理系统和显示系统 | |
TWI742394B (zh) | 伺服器 | |
CN110650324B (zh) | 投影设备、投影系统及投影方法 | |
TW202217542A (zh) | 影像顯示裝置 | |
Width et al. | Serializers and Deserializers | |
GB2380889A (en) | Digital video switching |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060404 |