JP2005509201A - 二次元ピラミッド・フィルタ・アーキテクチャ - Google Patents
二次元ピラミッド・フィルタ・アーキテクチャ Download PDFInfo
- Publication number
- JP2005509201A JP2005509201A JP2002578251A JP2002578251A JP2005509201A JP 2005509201 A JP2005509201 A JP 2005509201A JP 2002578251 A JP2002578251 A JP 2002578251A JP 2002578251 A JP2002578251 A JP 2002578251A JP 2005509201 A JP2005509201 A JP 2005509201A
- Authority
- JP
- Japan
- Prior art keywords
- pyramid
- output signal
- dimensional
- order
- filters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims description 25
- 238000001914 filtration Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 238000013459 approach Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/20—Image enhancement or restoration using local operators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Networks Using Active Elements (AREA)
- Filtering Of Dispersed Particles In Gases (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Complex Calculations (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Facsimile Image Signal Circuits (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
Description
B3=X(×)F3=(b0 3,b1 3,…,bi−1 3,bi 3,bi+1 3,…) 入力信号XをF3でフィルタリングした結果
B5=X(×)F5=(b0 5,b1 5,…,bi−1 5,bi 5,bi+1 5,…) 入力信号XをF5でフィルタリングした結果
B7=X(×)F7=(b0 7,b1 7,…,bi−1 7,bi 7,bi+1 7,…) 入力信号XをF7でフィルタリングした結果
B9=X(×)F9=(b0 9,b1 9,…,bi−1 9,bi 9,bi+1 9,…) 入力信号XをF9でフィルタリングした結果
…
BM=X(×)FM=(b0 M,b1 M,…,bi−1 M,bi M,bi+1 M,…) 入力信号XをFMでフィルタリングした結果
bi 3=xi+si 3、式中、si 3=xi−1+xi+xi+1
bi 5=bi 3+si 5、式中、si 5=xi−2+xi−1+xi+xi+1+xi+2
bi 7=bi 5+si 7、式中、si 7=xi−3+xi−2+xi−1+xi+xi+1+xi+2+xi+3
bi 9=bi 7+si 9、式中、si 9=xi−4+xi−3+xi−2+xi−1+xi+xi+1+xi+2+xi+3+xi+4
B3=X+S3、式中、S3=(s0 3,s1 3,s2 3,…,si−1 3,si 3,si+1 3,…)
B5=B3+S5、式中、S5=(s0 5,s1 5,s2 5,…,si−1 5,si 5,si+1 5,…)
B7=B5+S7、式中、S7=(s0 7,s1 7,s2 7,…,si−1 7,si 7,si+1 7,…)
B9=B7+S9、式中、S9=(s0 9,s1 9,s2 9,…,si−1 9,si 9,si+1 9,…)
Claims (23)
- Nが3より大きい正の整数であり、(2N−1)次の二次元ピラミッド・フィルタ・アーキテクチャ含む集積回路であって、
前記(2N−1)次の二次元ピラミッド・フィルタ・アーキテクチャは、オペレーション中、それぞれのクロック・サイクルにおいて、少なくとも、
4つの(2N−1)次の一次元ピラミッド・フィルタによって生成される出力信号に対応するピラミッド・フィルタリング済み出力信号と、
4つの二次元ピラミッド・フィルタ、または、[2(N−1)−1]次のサンプル・マトリックスを使用した1つの[2(N−1)−1]次の二次元ピラミッド・フィルタのいずれかによって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号とを生成することができ、
前記二次元ピラミッド・フィルタ・アーキテクチャにおけるそれぞれの出力信号は、前記二次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルにおいて合計される集積回路。 - Nが4であって、
7次の前記二次元ピラミッド・フィルタ・アーキテクチャは、オペレーション中、それぞれのクロック・サイクルにおいて、4つの二次元ピラミッド・フィルタ、または、4つの信号サンプル・マトリックスP5×5 i−1,j−1、P5×5 i−1,j+1、P5×5 i+1,j−1、P5×5 i+1,j+1を使った1つの5次の二次元ピラミッド・フィルタのいずれかによって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号を生成することができ、ピラミッド・フィルタリング済み出力信号は、複数の一次元ピラミッド・フィルタによって生成される請求項1に記載の集積回路。 - 前記一次元ピラミッド・フィルタは、一連のスケーラブル・カスケード式乗算器なし動作可能ユニットを含み、前記動作可能ユニットのそれぞれは、異なる次数のピラミッド・フィルタリング済み出力信号サンプル・ストリームを生成することができる請求項2に記載の集積回路。
- 前記一次元ピラミッド・フィルタは、一次元乗算器なしピラミッド・フィルタ以外を含む請求項2に記載の集積回路。
- 前記7次の二次元ピラミッド・フィルタ・アーキテクチャは、オペレーション中、それぞれのクロック・サイクルにおいて、4つの二次元ピラミッド・フィルタ、または、4つの信号サンプル・マトリックスP5×5 i−1,j−1、P5×5 i−1,j+1、P5×5 i+1,j−1、P5×5 i+1,j+1を使った1つの5次の二次元ピラミッド・フィルタのいずれかによって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号を生成することができ、複数の一次元ピラミッド・フィルタによって生成されるピラミッド・フィルタリング済み出力信号は、8つの5次の一次元ピラミッド・フィルタによって生成される請求項2に記載の集積回路。
- 8つの5次の一次元ピラミッド・フィルタのうち、4つは横方向に適用され、4つは縦方向に適用される請求項5に記載の集積回路。
- 前記7次の二次元ピラミッド・フィルタ・アーキテクチャは、オペレーション中、それぞれのクロック・サイクルにおいて、4つの5次の二次元ピラミッド・フィルタによって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号を生成することができ、複数の一次元ピラミッド・フィルタによって生成されるピラミッド・フィルタリング済み出力信号は8つの5次の一次元ピラミッド・フィルタによって生成される請求項5に記載の集積回路。
- 8つの5次の一次元ピラミッド・フィルタのうち、4つは横方向に適用され、4つは縦方向に適用される請求項7に記載の集積回路。
- 前記7次の二次元ピラミッド・フィルタ・アーキテクチャは、オペレーション中、それぞれのクロック・サイクルにおいて、4つの5次の二次元ピラミッド・フィルタによって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号を生成することができ、複数の一次元ピラミッド・フィルタによって生成されるピラミッド・フィルタリング済み出力信号は、一次元乗算器なしピラミッド・フィルタ以外によって生成される請求項2に記載の集積回路。
- Nは4であって、
7次の前記二次元ピラミッド・フィルタ・アーキテクチャは、オペレーション中、それぞれのクロック・サイクルにおいて、少なくとも、
4つの5次の二次元ピラミッド・フィルタによって生成される出力信号を生成することができる請求項1に記載の集積回路。 - 7次の前記二次元ピラミッド・フィルタ・アーキテクチャは、オペレーション中、それぞれのクロック・サイクルにおいて、4つの5次の二次元ピラミッド・フィルタによって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号を生成することができ、ピラミッド出力信号は、4つの二次元ピラミッド・フィルタ以外の1つまたは複数の二次元ピラミッド・フィルタによって生成される請求項1に記載の集積回路。
- Nは3より大きい正の整数であり、(2N−1)次の二次元ピラミッド・フィルタ・アーキテクチャを使用して画像をフィルタリングする方法であって、
前記二次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルに、
4つの(2N−1)次の一次元ピラミッド・フィルタによって生成される出力信号に対応するピラミッド・フィルタリング済み出力信号と、
4つの二次元ピラミッド・フィルタ、または、[2(N−1)−1]次のサンプル・マトリックスを使用した1つの[2(N−1)−1]次の二次元ピラミッド・フィルタのいずれかによって生成された出力信号に対応する、ピラミッド・フィルタリング済み出力信号とを合計することを含む方法。 - Nは4であって、
4つの二次元ピラミッド・フィルタ、または、[2(N−1)−1]次のサンプル・マトリックスを使用した1つの[2(N−1)−1]次の二次元ピラミッド・フィルタのいずれかによって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号は、4つの5次の二次元ピラミッド・フィルタによって生成される出力信号を含む請求項12に記載の方法。 - Nは4であって、
4つの二次元ピラミッド・フィルタ、または、4つの信号サンプル・マトリックスP5×5 i−1,j−1、P5×5 i−1,j+1、P5×5 i+1,j−1、P5×5 i+1,j+1を使用した、1つの5次の二次元ピラミッド・フィルタのいずれかによって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号は、複数の一次元ピラミッド・フィルタによって生成されるピラミッド・フィルタリング済み出力信号を含む請求項12に記載の方法。 - 前記一次元ピラミッド・フィルタは、一連のスケーラブル・カスケード式乗算器なし動作可能ユニットを含み、前記動作可能ユニットのそれぞれは、異なる次数のピラミッド・フィルタリング済み出力信号サンプル・ストリームを生成することができる請求項14に記載の方法。
- 記憶媒体を含む物品であって、前記記憶媒体はその上に命令を記憶しており、その命令は、実行されると、
前記二次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルに、
4つの(2N−1)次の一次元ピラミッド・フィルタによって生成される出力信号に対応するピラミッド・フィルタリング済み出力信号と、
4つの二次元ピラミッド・フィルタ、または、[2(N−1)−1]次の信号サンプル・マトリックスを使用した1つの[2(N−1)−1]次の二次元ピラミッド・フィルタのいずれかによって生成された出力信号に対応する、ピラミッド・フィルタリング済み出力信号とを合計することによって、
(2N−1)次の二次元ピラミッド・フィルタ・アーキテクチャを使って画像のフィルタリングを行い、この場合、Nは3よりも大きい正の整数である物品。 - Nは4であって、
4つの二次元ピラミッド・フィルタ、または、[2(N−1)−1]次の信号サンプル・マトリックスを使用した1つの[2(N−1)−1]次の二次元ピラミッド・フィルタのいずれかによって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号は、4つの5次の二次元ピラミッド・フィルタによって生成される出力信号を含む請求項16に記載の物品。 - Nは4であって、
4つの二次元ピラミッド・フィルタ、または、4つの信号サンプル・マトリックスP5×5 i−1,j−1、P5×5 i−1,j+1、P5×5 i+1,j−1、P5×5 i+1,j+1を使用した1つの5次の二次元ピラミッド・フィルタのいずれかによって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号は、複数の一次元ピラミッド・フィルタによって生成されるピラミッド・フィルタリング済み出力信号を含む請求項16に記載の物品。 - 前記一次元ピラミッド・フィルタは、一連のスケーラブル・カスケード式乗算器なし動作可能ユニットを含み、前記動作可能ユニットのそれぞれは、異なる次数のピラミッド・フィルタリング済み出力信号サンプル・ストリームを生成することができる請求項18に記載の物品。
- スキャンしたカラー画像をフィルタリングするための画像処理ユニットを含む画像処理システムであって、
前記画像処理ユニットは、少なくとも1つの二次元ピラミッド・フィルタ・アーキテクチャを含み、
前記少なくとも1つの二次元ピラミッド・フィルタ・アーキテクチャは、
(2N−1)次の二次元ピラミッド・フィルタ・アーキテクチャを含み、この場合、Nは3より大きい正の整数であり、
前記(2N−1)次の二次元ピラミッド・フィルタ・アーキテクチャは、オペレーション中、それぞれのクロック・サイクルにおいて、少なくとも、
4つの(2N−1)次の一次元ピラミッド・フィルタによって生成される出力信号に対応するピラミッド・フィルタリング済み出力信号と、
4つの二次元ピラミッド・フィルタ、または、[2(N−1)−1]次の信号サンプル・マトリックスを使用した1つの[2(N−1)−1]次の二次元ピラミッド・フィルタのいずれかによって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号とを生成することができ、
前記二次元ピラミッド・フィルタ・アーキテクチャにおけるそれぞれの出力信号は、前記二次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルにおいて合計される画像処理システム。 - Nは4であって、
4つの二次元ピラミッド・フィルタ、または、[2(N−1)−1]次の信号サンプル・マトリックスを使用した1つの[2(N−1)−1]次の二次元ピラミッド・フィルタのいずれかによって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号は、4つの5次の二次元ピラミッド・フィルタによって生成される出力信号を含む請求項20に記載のシステム。 - Nは4であって、
4つの二次元ピラミッド・フィルタ、または、4つの信号サンプル・マトリックスP5×5 i−1,j−1、P5×5 i−1,j+1、P5×5 i+1,j−1、P5×5 i+1,j+1を使用した1つの5次の二次元ピラミッド・フィルタのいずれかによって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号は、複数の一次元ピラミッド・フィルタによって生成されるピラミッド・フィルタリング済み出力信号を含む請求項20に記載のシステム。 - 前記一次元ピラミッド・フィルタは、一連のスケーラブル・カスケード式乗算器なし動作可能ユニットを含み、前記動作可能ユニットのそれぞれは、異なる次数のピラミッド・フィルタリング済み出力信号サンプル・ストリームを生成することができる請求項22に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/823,212 US6889237B2 (en) | 2001-03-30 | 2001-03-30 | Two-dimensional pyramid filter architecture |
PCT/US2002/010166 WO2002080104A2 (en) | 2001-03-30 | 2002-03-28 | Two-dimensional pyramid filter architecture |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005509201A true JP2005509201A (ja) | 2005-04-07 |
JP2005509201A5 JP2005509201A5 (ja) | 2005-12-22 |
JP4323808B2 JP4323808B2 (ja) | 2009-09-02 |
Family
ID=25238098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002578251A Expired - Fee Related JP4323808B2 (ja) | 2001-03-30 | 2002-03-28 | 二次元ピラミッド・フィルタ・アーキテクチャ |
Country Status (11)
Country | Link |
---|---|
US (1) | US6889237B2 (ja) |
EP (1) | EP1390914B1 (ja) |
JP (1) | JP4323808B2 (ja) |
KR (1) | KR100545015B1 (ja) |
CN (1) | CN100342643C (ja) |
AT (1) | ATE287563T1 (ja) |
AU (1) | AU2002250491A1 (ja) |
DE (1) | DE60202674T2 (ja) |
HK (1) | HK1061734A1 (ja) |
TW (1) | TWI256595B (ja) |
WO (1) | WO2002080104A2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6636167B1 (en) * | 2000-10-31 | 2003-10-21 | Intel Corporation | Method of generating Huffman code length information |
US6563439B1 (en) * | 2000-10-31 | 2003-05-13 | Intel Corporation | Method of performing Huffman decoding |
US20020174154A1 (en) * | 2001-03-26 | 2002-11-21 | Tinku Acharya | Two-dimensional pyramid filter architecture |
US7263541B2 (en) * | 2003-01-28 | 2007-08-28 | Agere Systems Inc. | Multi-dimensional hybrid and transpose form finite impulse response filters |
US7904841B1 (en) | 2007-10-12 | 2011-03-08 | Lockheed Martin Corporation | Method and system for optimizing digital filters |
KR101708698B1 (ko) | 2015-02-13 | 2017-02-21 | 엘지전자 주식회사 | 냉장고 |
KR102447530B1 (ko) * | 2016-04-15 | 2022-09-26 | 엘지전자 주식회사 | 냉장고 |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4674125A (en) | 1983-06-27 | 1987-06-16 | Rca Corporation | Real-time hierarchal pyramid signal processing apparatus |
US4703514A (en) | 1985-09-16 | 1987-10-27 | Rca Corporation | Programmed implementation of real-time multiresolution signal processing apparatus |
US4829378A (en) | 1988-06-09 | 1989-05-09 | Bell Communications Research, Inc. | Sub-band coding of images with low computational complexity |
US5359674A (en) | 1991-12-11 | 1994-10-25 | David Sarnoff Research Center, Inc. | Pyramid processor integrated circuit |
US6567564B1 (en) * | 1996-04-17 | 2003-05-20 | Sarnoff Corporation | Pipelined pyramid processor for image processing systems |
US5875122A (en) | 1996-12-17 | 1999-02-23 | Intel Corporation | Integrated systolic architecture for decomposition and reconstruction of signals using wavelet transforms |
US6009201A (en) | 1997-06-30 | 1999-12-28 | Intel Corporation | Efficient table-lookup based visually-lossless image compression scheme |
US6009206A (en) | 1997-09-30 | 1999-12-28 | Intel Corporation | Companding algorithm to transform an image to a lower bit resolution |
US6091851A (en) | 1997-11-03 | 2000-07-18 | Intel Corporation | Efficient algorithm for color recovery from 8-bit to 24-bit color pixels |
US6151069A (en) | 1997-11-03 | 2000-11-21 | Intel Corporation | Dual mode digital camera for video and still operation |
US6285796B1 (en) | 1997-11-03 | 2001-09-04 | Intel Corporation | Pseudo-fixed length image compression scheme |
US6130960A (en) | 1997-11-03 | 2000-10-10 | Intel Corporation | Block-matching algorithm for color interpolation |
US6351555B1 (en) | 1997-11-26 | 2002-02-26 | Intel Corporation | Efficient companding algorithm suitable for color imaging |
US6094508A (en) | 1997-12-08 | 2000-07-25 | Intel Corporation | Perceptual thresholding for gradient-based local edge detection |
US6229578B1 (en) | 1997-12-08 | 2001-05-08 | Intel Corporation | Edge-detection based noise removal algorithm |
US6348929B1 (en) | 1998-01-16 | 2002-02-19 | Intel Corporation | Scaling algorithm and architecture for integer scaling in video |
US6215916B1 (en) | 1998-02-04 | 2001-04-10 | Intel Corporation | Efficient algorithm and architecture for image scaling using discrete wavelet transforms |
US6392699B1 (en) | 1998-03-04 | 2002-05-21 | Intel Corporation | Integrated color interpolation and color space conversion algorithm from 8-bit bayer pattern RGB color space to 12-bit YCrCb color space |
US6356276B1 (en) | 1998-03-18 | 2002-03-12 | Intel Corporation | Median computation-based integrated color interpolation and color space conversion methodology from 8-bit bayer pattern RGB color space to 12-bit YCrCb color space |
US6366694B1 (en) | 1998-03-26 | 2002-04-02 | Intel Corporation | Integrated color interpolation and color space conversion algorithm from 8-bit Bayer pattern RGB color space to 24-bit CIE XYZ color space |
US6366692B1 (en) | 1998-03-30 | 2002-04-02 | Intel Corporation | Median computation-based integrated color interpolation and color space conversion methodology from 8-bit bayer pattern RGB color space to 24-bit CIE XYZ color space |
US6154493A (en) | 1998-05-21 | 2000-11-28 | Intel Corporation | Compression of color images based on a 2-dimensional discrete wavelet transform yielding a perceptually lossless image |
US6124811A (en) | 1998-07-02 | 2000-09-26 | Intel Corporation | Real time algorithms and architectures for coding images compressed by DWT-based techniques |
US6233358B1 (en) | 1998-07-13 | 2001-05-15 | Intel Corporation | Image compression using directional predictive coding of the wavelet coefficients |
US6201613B1 (en) * | 1998-07-22 | 2001-03-13 | Xerox Corporation | Automatic image enhancement of halftone and continuous tone images |
US6236765B1 (en) | 1998-08-05 | 2001-05-22 | Intel Corporation | DWT-based up-sampling algorithm suitable for image display in an LCD panel |
US6047303A (en) | 1998-08-06 | 2000-04-04 | Intel Corporation | Systolic architecture for computing an inverse discrete wavelet transforms |
US6178269B1 (en) | 1998-08-06 | 2001-01-23 | Intel Corporation | Architecture for computing a two-dimensional discrete wavelet transform |
US5995210A (en) | 1998-08-06 | 1999-11-30 | Intel Corporation | Integrated architecture for computing a forward and inverse discrete wavelet transforms |
US6166664A (en) | 1998-08-26 | 2000-12-26 | Intel Corporation | Efficient data structure for entropy encoding used in a DWT-based high performance image compression |
US6301392B1 (en) | 1998-09-03 | 2001-10-09 | Intel Corporation | Efficient methodology to select the quantization threshold parameters in a DWT-based image compression scheme in order to score a predefined minimum number of images into a fixed size secondary storage |
US6195026B1 (en) | 1998-09-14 | 2001-02-27 | Intel Corporation | MMX optimized data packing methodology for zero run length and variable length entropy encoding |
US6108453A (en) | 1998-09-16 | 2000-08-22 | Intel Corporation | General image enhancement framework |
US6236433B1 (en) | 1998-09-29 | 2001-05-22 | Intel Corporation | Scaling algorithm for efficient color representation/recovery in video |
US6535648B1 (en) | 1998-12-08 | 2003-03-18 | Intel Corporation | Mathematical model for gray scale and contrast enhancement of a digital image |
US6151415A (en) | 1998-12-14 | 2000-11-21 | Intel Corporation | Auto-focusing algorithm using discrete wavelet transform |
US6215908B1 (en) | 1999-02-24 | 2001-04-10 | Intel Corporation | Symmetric filtering based VLSI architecture for image compression |
US6381357B1 (en) | 1999-02-26 | 2002-04-30 | Intel Corporation | Hi-speed deterministic approach in detecting defective pixels within an image sensor |
US6275206B1 (en) | 1999-03-17 | 2001-08-14 | Intel Corporation | Block mapping based up-sampling method and apparatus for converting color images |
US6377280B1 (en) | 1999-04-14 | 2002-04-23 | Intel Corporation | Edge enhanced image up-sampling algorithm using discrete wavelet transform |
US6292114B1 (en) | 1999-06-10 | 2001-09-18 | Intel Corporation | Efficient memory mapping of a huffman coded list suitable for bit-serial decoding |
US6373481B1 (en) | 1999-08-25 | 2002-04-16 | Intel Corporation | Method and apparatus for automatic focusing in an image capture system using symmetric FIR filters |
US6449380B1 (en) | 2000-03-06 | 2002-09-10 | Intel Corporation | Method of integrating a watermark into a compressed image |
-
2001
- 2001-03-30 US US09/823,212 patent/US6889237B2/en not_active Expired - Lifetime
-
2002
- 2002-03-27 TW TW091106025A patent/TWI256595B/zh active
- 2002-03-28 DE DE60202674T patent/DE60202674T2/de not_active Expired - Lifetime
- 2002-03-28 AU AU2002250491A patent/AU2002250491A1/en not_active Abandoned
- 2002-03-28 AT AT02719406T patent/ATE287563T1/de not_active IP Right Cessation
- 2002-03-28 EP EP02719406A patent/EP1390914B1/en not_active Expired - Lifetime
- 2002-03-28 JP JP2002578251A patent/JP4323808B2/ja not_active Expired - Fee Related
- 2002-03-28 CN CNB028106466A patent/CN100342643C/zh not_active Expired - Fee Related
- 2002-03-28 KR KR1020037012789A patent/KR100545015B1/ko not_active IP Right Cessation
- 2002-03-28 WO PCT/US2002/010166 patent/WO2002080104A2/en active IP Right Grant
-
2004
- 2004-06-25 HK HK04104568A patent/HK1061734A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE60202674D1 (de) | 2005-02-24 |
WO2002080104A2 (en) | 2002-10-10 |
AU2002250491A1 (en) | 2002-10-15 |
EP1390914B1 (en) | 2005-01-19 |
ATE287563T1 (de) | 2005-02-15 |
KR100545015B1 (ko) | 2006-01-24 |
JP4323808B2 (ja) | 2009-09-02 |
TWI256595B (en) | 2006-06-11 |
DE60202674T2 (de) | 2006-01-05 |
US6889237B2 (en) | 2005-05-03 |
US20020161807A1 (en) | 2002-10-31 |
CN1511375A (zh) | 2004-07-07 |
HK1061734A1 (en) | 2004-09-30 |
WO2002080104A3 (en) | 2003-09-18 |
CN100342643C (zh) | 2007-10-10 |
KR20040005904A (ko) | 2004-01-16 |
EP1390914A2 (en) | 2004-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4465112B2 (ja) | Lcdパネルにおける画像表示に適したdwtに基づくアップサンプリング・アルゴリズム | |
US6725247B2 (en) | Two-dimensional pyramid filter architecture | |
JP4323808B2 (ja) | 二次元ピラミッド・フィルタ・アーキテクチャ | |
EP1415277B1 (en) | Pyramid filter | |
JP2004530206A (ja) | 二次元ピラミッド・フィルタ・アーキテクチャ | |
US6662200B2 (en) | Multiplierless pyramid filter | |
EP1380107B1 (en) | Two-dimensional pyramid filter architecture | |
US8666172B2 (en) | Providing multiple symmetrical filters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090605 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |