JP2005505800A - アクティブマトリクス表示装置 - Google Patents

Abstract

アクティブマトリクス表示装置は、画素、例えば、液晶画素のアレイと、行方向及び列方向にそれぞれ延び、画素に接続された第１及び第２のアドレス導体の組（１６、１８）と、第２のアドレス導体の組（１８）と同じ方向に延びる接続導体の組（３０）と、を含み、各接続導体は、画素の場所で第１の導体の組（１６）の中の対応した導体に接続され、接続導体を介してアドレス信号が第１の組に供給される。接続導体と第１のアドレス導体の組との間の接続の場所における画素以外の画素は、画素電極と接続導体の間に存在し、画素のアドレス指定後に画素の表示出力に異常を生じさせ得る寄生容量の効果を補償するため、画素電極と関連した第１のアドレス導体の組との間に容量が設けられる。

Description

【技術分野】
【０００１】
本発明は、アクティブマトリクス表示装置に係わり、特に、画素のアレイを有し、前記画素の各々は画素電極及び関連したスイッチング装置を含み、前記画素は、前記画素に接続された交差する第１のアドレス導体の組と第２のアドレス導体の組の間のそれぞれの交点に置かれ、前記第１のアドレス導体の組及び前記第２のアドレス導体の組によって選択信号及びデータ信号がそれぞれ前記画素に供給される、アクティブマトリクス表示装置であって、接続導体の組を含み、前記接続導体によって選択信号が前記第１のアドレス導体の組に供給され、前記接続導体の各々は、前記第２の組の中のアドレス導体のそれぞれの隣接したペアの間で、そのペアの方向に延在し、それぞれの画素の場所で前記第１の組の中のそれぞれのアドレス導体に電気的に接続される、アクティブマトリクス表示装置に関する。
【背景技術】
【０００２】
例えば、携帯電話機、カメラビューファインダ、電子パーソナルオーガナイザなどのような携帯型アプリケーションで使用するために適しているこの種のアクティブマトリクス液晶表示装置（ＡＭＬＣＤ）は、欧州特許出願第０１２００４６６．９号（ＰＨＮＬ０１００７４）に記載されている。
【０００３】
接続導体の組を設けることによって、行アドレス導体に印加される選択（走査）信号及び列アドレス導体に印加される表示データ信号を含む、画素を駆動するアドレス指定信号は、従来のＡＭＬＣＤなどのように二つの互いに直交した側に供給するのではなく、支持体の共通側、または、支持体の向かい合った平行な側の何れかに供給することが可能になる。従来のＡＭＬＣＤの場合、選択信号を搬送する行アドレス導体の組と、データ信号を搬送する列アドレス導体の組は、各々、画素電極のアレイのエリアを越えて、それらを支える矩形状の支持体上で、支持体の対応した周辺領域まで延在し、この周辺領域は、アドレス導体の組と電気的に接触させる目的のため、支持体の二つの隣接したエッジ部分を含む。例えば、行及び列駆動回路ＩＣは、支持体のこれらの周辺境界領域に直接取り付けられ、それらの出力端子が拡張されたアドレス導体に接続されるか、または、代替的に、箔に取り付けられ、それらの出力が箔上のトラックを介してアドレス導体に接続される。そうするのではなく、接続導体の組は、ＩＣを、支持体の一方側のみに沿った共通周辺境界領域に設けること、または、支持体の向かい合った平行な側に沿った対応した周辺境界領域に設けることを可能にさせ、或いは、そのような部分で箔接続を行うことを可能にさせる。
【０００４】
上記の出願に記載されているように、この特徴は、例えば、所定のサイズの支持体に対する実効表示面積を一方向で増加させるために使用可能であり、表示装置が小形の携帯型製品で使用されるときに有利である。類似した種類の接続スキームは、Ｇｒｅｅｎｅらによる刊行物“Ｍａｎｕｆａｃｔｕｒｉｎｇ ｏｆ Ｌａｒｇｅ Ｗｉｄｅ−Ｖｉｅｗ Ａｎｇｌｅ Ｓｅａｍｌｅｓｓ Ｔｉｌｅｄ ＡＭＬＣＤｓ ｆｏｒ Ｂｕｓｉｎｅｓｓ ａｎｄ Ｃｏｎｓｕｍｅｒ Ａｐｐｌｉｃａｔｉｏｎｓ"、ＩＤＭＣ ２０００、ページ１９１−１９４に記載されている。この場合の利点は、個別の表示パネルのタイリングの簡易化が、アドレス導体をただ一つのエッジから駆動できるようにすることによって促進されることである。
【０００５】
しかし、このような表示装置の動作特性は、接続導体の存在による悪影響を受けることが分かった。特に、表示装置は、画素の不均一性問題及び画像保持問題に悩まされる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、冒頭の段落で説明した種類の改良型表示装置を提供することである。
【０００７】
本発明の更なる目的は、上記の問題が少なくともある程度は緩和された表示装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明によれば、冒頭の段落で説明した種類のアクティブマトリクス表示装置であって、各画素内で寄生容量が画素電極と接続導体の間に存在し、接続導体と第１の組の中のアドレス導体との間の接続の場所にある画素以外の画素は、各々、当該画素の画素電極と第１の組の中の当該画素に関連したアドレス導体との間に補助容量が設けられる、アクティブマトリクス表示装置が提供される。
【０００９】
補助容量は、望ましくない表示アーティファクトを著しく低減することにより表示品質を改良する。本発明は、ある種の寄生容量効果が、上記の問題の原因である接続導体の存在によって導入されることを認識することから生じる。寄生容量の本質は、接続導体と第１の組のうちの関連したアドレス導体との間の接続場所にあり、その点で接続導体に接続されたアドレス導体に結合されている画素が、アレイ内の他の場所にある画素に様々な影響を与えることである。その結果として、接続点の場所における画素に対するいわゆるキックバック効果は、他の画素に対するキックバック効果とは相違し、類似した所与の印加データ信号電圧に対して、それらの表示出力は他の画素からの表示出力とは異なるであろう。更に、これらの画素は、ＬＣ材料に経年変化の影響と画像保持問題を生じる間接的なｒｍｓ直流電圧による影響を受ける可能性がある。適当に選択された値の容量を他の画素に加えることによって、全ての画素に対するキックバック効果を同じようにすることが可能であり、これにより、画素の均一性が改良される。補助容量の値は、画素電極と接続導体との間の寄生容量にほぼ一致する。
【００１０】
典型的に、ＡＭＬＣＤのようなアクティブマトリクス表示装置の場合に、画素は、それらの画素電極と選択信号を搬送する関連したアドレス導体との間に存在する寄生容量を必ず保有し、その容量の値はその構造の正確な性質に応じて変化し得る。付加された容量は、この特有の寄生容量に対し付加的である。このような寄生容量は、アドレス導体の一部と平行に、または、おそらくアドレス導体の一部と僅かに重なり合って延在する画素電極のエッジから生じ、画素電極のエッジは誘電材料によってアドレス導体の一部から隔離されている。付加された容量は、寄生容量を増加させるため、接続点の場所における画素以外の画素において上記の寄与部分を変えることによって設けられる。これは、画素電極及びアドレス導体部分を重ねる場合に、例えば、介在する誘電材料を局部的に薄くすることによって実現される。しかし、好ましくは、電極とアドレス導体との間の重なり合うエリアを設けるか、または、増大させることによって実現するのが好都合であり、そのためには、電極の一部がかなりの程度までアドレス導体の上に延在するように設計するか、または、その逆になるように設計する。或いは、付加された容量は、画素電極とアドレス導体の間に接続された別個のキャパシタ構造の形で設けてもよい。
【００１１】
接続導体は、画素電極の下にラインとして延在してもよく、誘電材料の介在層によって画素電極から分離することができる。或いは、これらのラインは、画素電極の側面に隣接して延在するように、例えば、第２の組のアドレス導体と平行に延在するように配置してもよい。これは、これらの導体と画素電極との間の容量を減少させることであり、画素に付加されるべき容量の値を非常に小さくすることになるので、重要な因子である。これは、ＩＴＯのような透明導電性材料を含む画素電極を具備した透過型表示装置の場合にも効果的である。なぜならば、そのようにしなければ、ラインは、画素電極の下に配置されるとき、同様に透明材料から作ることが必要になるからである。しかし、これらのラインを画素電極の側面に隣接させて配置することは、画素アパーチャを減少させる可能性がある。
【００１２】
本発明は、特にアクティブマトリクス液晶表示装置に適用可能であるが、電気泳動表示装置(electrophoretic)及びエレクトロクロミック(electrochromic)表示装置のように、画素として他の電気光学材料を使用する様々な種類のアクティブマトリクス表示装置に適用した場合にも有利である。
【００１３】
以下、本発明によるアクティブマトリクス表示装置の実施形態、特に、液晶表示装置の実施形態を、一例として添付図面を参照して説明する。
【００１４】
尚、図面は、ただ概略的に表されたものに過ぎず、正しい縮尺で描かれていないことに注意すべきである。同じ参照番号は、全ての図面を通じて、同じ部品または類似した部品を示すために使用される。
【発明を実施するための最良の形態】
【００１５】
図１を参照すると、従来の形態のアクティブマトリクス液晶表示装置の一部が示され、アクティマトリクス液晶表示装置は個別のアドレス指定可能な画素１０のマトリクスアレイ１１を含み、各画素は、離散的な画素電極１２と、薄膜トランジスタ（ＴＦＴ）１４の形をした関連したスイッチング装置と、を含み、薄膜トランジスタ１４は、アモルファスシリコン（ａ−Ｓｉ）またはポリシリコンタイプである。このような装置の一般的な構造及び動作は、例えば、米国特許明細書ＵＳＡ５１３０８２９に記載され、この文献を参照することが推奨され、これらに関するこの文献の開示内容はここに援用される。簡単に説明すると、画素電極１４は、行及び列に編成され、第１及び第２の相互に直交したアドレス導体の組、即ち、行方向の選択用のアドレス導体１６、及び、列方向のデータ用のアドレス導体１８は、画素電極１２の間に延在し、各画素電極１２は、行アドレス導体及び列アドレス導体のそれぞれのペアの交点に隣接した場所に置かれている。画素電極、アドレス導体の組、及び、ＴＦＴは、全て支持体２０、例えば、ガラスプレート上に搭載される。第２の支持体、例えば、同じくガラスプレート（図示せず）は、支持体２０の上に平行に配置され、共通電極を搭載する。二つの支持体は互いに離間し、液晶材料が支持体間に設けられ、液晶材料は、支持体間のアレイの周囲の周りに延在するシールによって収容される。各画素電極は、上に重なる共通電極の部分、及び、それらの間の液晶材料と共に、それぞれの表示素子を画成する。
【００１６】
画素を駆動するため、行駆動回路２６及び列駆動回路２８は、それぞれ、行アドレス導体の組及び列アドレス導体の組の一端に接続される。行駆動回路２６は、選択（走査）信号を行アドレス導体１６の各々に供給し、ＴＦＴ１４の各行を順々にターンオンし、列駆動回路２８は、例えば、入力ビデオ信号をサンプリングすることによって獲得されたデータ（ビデオ）電圧信号を、行選択と同期して、列アドレス導体１８の各々に供給する。駆動回路２６及び２８は、通常、ＩＣの形で設けられ、ＩＣは、図１に示されるように、アレイの二つの隣接した側面と支持体の対応したエッジとの間で、支持体２０の領域に取り付けられ、或いは、ＩＣは、箔によるＣＯＦ（チップオンフォイル）またはテープによるＴＣＰ（テープキャリアパッケージ）技術を使用するとき、箔またはテープに搭載され、次に、支持体の二つの隣接した側面に沿った周辺領域でアドレス導体の組と相互連結される。それどころか、ポリシリコンＡＭＬＣＤの場合、駆動回路は、ＴＦＴ及びアドレス導体などを含むアクティブマトリクス回路と同じプロセスを使用して同時に、支持体２０の周辺領域に実際に製作され、支持体上で完全に集積化される。
【００１７】
当然ながら、二つの隣接した側面に沿った支持体の周辺部を、ＩＣの実装、または、テープ若しくは箔との相互連結の準備のための専用にする必要性は制限され得る。なぜならば、支持体２０の高さ及び幅の両方のおける全体的なサイズは、収容されるアレイよりも遙かに大きくする必要があるからである。この点に関して有利な別の配置が提案されている。図２は、この別の配置の原理を使用する画素アレイの一部を示す図である。アレイは、同様に、画素電極１２と、関連したＴＦＴ１４と、を具備し、ＴＦＴ１４は行アドレス導体１６の組及び列アドレス導体１８の組に接続される。しかし、この配置の場合、行アドレス導体１６は、画素アレイの反対側のエッジの直ぐ隣で終端し、列アドレス導体１８に対して平行に延びる補助列導体ラインの形をした接続導体３０の組が設けられ、接続導体の各々は、アレイの一方側から、画素電極１２のそれぞれの列に沿って、反対側へ延びる。各導体３０は、接続点３２で、行アドレス導体１６のうちの対応した別々の一つに接続され、この接続点３２はそれぞれの画素の場所に対応した位置にある。導体３０の長手方向のこの接続点の位置は、導体と、導体に関連したアドレス導体１６との間の交差に対応し、導体毎に異なる。
【００１８】
接続導体３０は、データ信号が列アドレス導体１８へ供給された側、または、その反対側のアレイの一方側から、行選択信号を行アドレス導体１６へ供給することが可能であり、例えば、図３の表示装置の略平面図に示されるように、この場合の行駆動回路ＩＣ２６及び列駆動回路ＩＣ２８は、画素アレイ１１の反対側の支持体２０のそれぞれのエッジ部分に搭載され、列アドレス導体１８の端及びライン３０の端は、それぞれ、列駆動回路ＩＣ及び行駆動回路ＩＣに接続される。その結果として、行アドレス導体１６の組の端に隣接した側に沿った支持体２０の周辺エッジ領域を、行駆動回路ＩＣまたはそこへの相互連結のために専用にする必要がない。これは、所定の表示サイズに対する支持体の面積を縮小可能であり、例えば、単一の処理された、初期的には大面積のガラスシートから得られる表示装置用のアクティブプレートの個数が増加することを意味する。また、最低限の余分なエリアが反対側に存在する表示装置の対称的な性質は、殆どのアプリケーションにおいて、特に、携帯電話機などで使用されるような小面積表示装置の場合に、有利である。
【００１９】
この種の表示装置の例、及び、このような配置を使用して得られる更なる利点は、欧州特許出願第０１２００４６６．９号に記載され、この文献を参照することが推奨され、この文献の内容はここに援用される。行アドレス導体及び列アドレス導体は、アレイの同じ側面から接触させられ、接続導体は、画素電極の隣接した列間の空間内の列アドレス導体に隣接して延在してもよく、上記のＲ．Ｇ．Ｇｒｅｅｎｅらによる文献に記載された配置の通りである。
【００２０】
図２の例では、各導体３０は、画素電極１２のそれぞれの列の下側で、ほぼ中央に延在する。表示装置が電極１２のために反射性金属を使用する反射型ディスプレイである場合、ラインは、アルミニウムのような金属から、可能であれば列アドレス導体１８のため使用されたものと同じ堆積金属層から形成される。電極１２がＩＴＯのような透明導電性材料を含む透過型ディスプレイの場合、ライン３０は、好ましくは、同様に透明導電性材料から形成される。
【００２１】
次に、図２の表示装置と類似した装置により構成され、しかし、変更が加えられている本発明による表示装置の一実施形態は、図４を参照して説明され、同図には、表示装置内の典型的な画素１０のグループ（１から９のラベルが付けられている）の等価電気回路が示されている。各画素内の画素電極１２、及び、３６で示されている、上に重なる共通電極の部分は、容量Ｃｐを有する液晶表示素子を形成し、選択信号及びデータ信号が、それぞれ、画素が関連付けられている行アドレス導体１６及び列アドレス導体１８へ供給されるときに、この容量Ｃｐには、希望の表示出力を得るため、ＴＦＴ１４を介して電荷が供給される。この表示装置の場合、アレイ内の各画素１０は、接続導体３０とその対応した行アドレス導体１６との間の接続点３２の場所にある画素、即ち、図４に示されたグループ内の番号１、５及び９が付けられた画素を除いて、画素電極１２とその画素電極に関連した行アドレス導体１６との間に結合された所定の値の補助容量４０が設けられる。
【００２２】
これらの補助容量４０は、図２に示された種類の表示装置の使用時に、少なくとも、望ましくない表示アーティファクトの問題、特に、画素表示の不均一性を著しく軽減する。これらのアーティファクトの原因は、現在、接続点の場所にある画素と、その他の画素との寄生容量効果の差であると考えられ、この差のために、表示素子のアドレス指定に続いて、異なる表示素子電圧が設定される。補助容量４０の目的は、これらの他の画素に加わる影響が接続点の場所にある画素に加わる影響と同じになるように、これらの差を補償することであり、これにより、同様の印加データ信号値に対して生成される表示素子電圧の差が最小限に抑えられる。容量４０の値は、このために適切に選択される。この点に関するそれらの効果は、図４に類似しているが、このタイプの表示装置に現れる付加的な寄生容量が示されている図５を参照して説明される。
【００２３】
接続導体３０の存在は、各画素１０に寄生容量を、特に、画素電極１２と下にある導体３０の部分との間に容量Ｃ_１を導入する。（更に、さほど重要ではないが、図示されない寄生容量が、導体３０と列アドレス導体１６との間でそれらの交点に形成される。）典型的に、ＡＭＬＣＤ画素には、その画素電極と画素電極に関連した行アドレス導体１６との間に寄生容量が存在し、その寄生容量は、とりわけ、ＴＦＴゲート／ソース容量に起因し、また、画素電極が、表示素子のアパーチャを拡大するために、屡々、行アドレス導体に近接して配置され、反射型ＡＭＬＣＤの場合、行アドレス導体のエッジで行アドレス導体の上に配置されるという事実に起因する。この寄生容量は、画素構造に依存した固定値であり、図５にはＣ_２として示されている。Ｃ_ｐとして図示されているＬＣ画素自体の容量には、一般的にＡＭＬＣＤに設けられるような任意の関連した蓄積キャパシタの容量が含まれ、この蓄積キャパシタは、通常は、ＬＣ表示素子と並列に、画素電極１２と、画素に関連した行アドレス導体の次の行アドレス導体、または、行アドレス導体と平行に延在する別個の専用導体の何れかとの間に存在する。
【００２４】
最初に、図２の装置のように補助容量４０が存在せず、接続点３２に対応した画素の場所、即ち、その列内の接続点が現れる行アドレス導体１６に接続された図５の画素１、５及び９における容量Ｃ_１の効果が、通常の寄生容量Ｃ_２と並列に現れるために、重要である場合を検討する。他の全ての画素では、その容量は蓄積容量と並列に現れる。行アドレス導体に印加された選択信号波形が、（画素を選択するためＴＦＴがターンオンされるときの）選択電圧レベルＶ_ｏｎから、（ＴＦＴがホールドオフされる）より低いホールドレベルＶ_ｏｆｆまで降下するときに、立ち下がる行方向の変化により生じるキックバックエラー電圧は、画素容量Ｃ_ｐからＣ_２に結合されるが、画素１、５及び９の場合には、このキックバックエラー電圧は、Ｃ_２とＣ_１の両方に結合される。なぜならば、行アドレス導体１６上の変化は、関連した接続導体３０にも存在するからである。後者の画素の場合、キックバック電圧Ｖ_ｋｂは、次式、
Ｖ_ｋｂ＝［Ｖ_ｏｎ−Ｖ_ｏｆｆ］×（Ｃ_１＋Ｃ_２）／（Ｃ_２＋Ｃ_ｐ） （１）
によって与えられる。
【００２５】
他の全ての画素に対して、キックバック電圧は、次式、
Ｖ_ｋｂ＝［Ｖ_ｏｎ−Ｖ_ｏｆｆ］×Ｃ_２／（Ｃ_２＋Ｃ_ｐ＋Ｃ_１） （２）
によって与えられる。
【００２６】
かくして、接続点の場所における画素１、５及び９、並びに、その他の画素に対するキックバックは、他の全ての画素に対するキックバックと相違する。ａ−ＳｉタイプのＴＦＴを使用する表示装置の典型的な電圧レベル及び容量値に関して、この差は、例えば、小型表示装置の場合に約１．５Ｖである。このキックバックの差は、接続点の場所における画素の動作によって、所定のデータ信号に対して他の画素とは異なる輝度レベルを生成し、画素の出力に異常を生じさせるだけではなく、キックバック電圧は、全ての画素にｒｍｓ直流電圧として現れ、経年変化及び画像保持問題を同様に引き起こす可能性がある。
【００２７】
接続点３２の場所以外の画素１２における容量４０の効果は、このようなキックバックレベルの差を取り除くか、または、最小限に抑えることである。容量４０は、補償用容量として機能し、これらの画素におけるキックバックの効果を、接続点の場所における画素に加わるキックバックの効果に近付けるか、または、好ましくは、実質的に同一とさせる。補助容量の値を寄生容量Ｃ_１の値とほぼ同じになるように選択するならば、式（１）及び（２）を考慮することにより、補助容量を含む画素におけるキックバック電圧は、接続点における画素のキックバック電圧に近付けられ、容量の値を適切に選択するならば、アレイ内の全ての画素に対するキックバック電圧を実質的に同じにすることができる。その結果として、画素及び接続点、例えば、図４の画素１、５及び９で従来見られた表示出力の異常性は、少なくとも著しく低下させられる。
【００２８】
補償用容量４０は、様々な方法で画素に取り入れることができる。好ましいアプローチは図６に説明され、同図には、このような容量を具備したアレイの典型的な画素の略平面図が示されている。
【００２９】
本例の構造体における電極１２は、直ぐ隣にある行アドレス導体１６及び列アドレス導体１８に僅かに重なるように配置され、介在誘電性層（図示せず）が設けられている。接続導体３０は、導電性材料のストリップを含み、導電性材料のストリップは、行アドレス導体１６及び列内の画素電極１２の下で交差し、列導体と平行に、次の画素の列と関連した列導体に隣接して、電極１２の一方側へ向かって並べられる。導体３０、及び、同様に、他の画素列に関連した対応した導体３０は、層の適切なフォトリソグラフによるパターニングによって導電性材料の堆積層から形成され、この堆積層は、本例の場合には、列アドレス導体を作成するために使用された層と同じ層である。各導体３０は、アレイの向かい合う側の間に延在する連続ストリップとして形成される。接続点３２の各々において、ビアが、行アドレス導体を形成する層の堆積及びパターニングの前に、行アドレス導体１６を下にある導体３０から分離する誘電性層に形成され、行アドレス導体は、形成されたとき、ビアを介して電気的に相互連結される。
【００３０】
容量４０は、行導体１６と画素電極１２との間の重なり合いの程度を意図的に増加させることによって形成される。図示されるように、これは、電極１２の更に下へ延びる一体的な拡張部４５を備えた行導体１６を形成することによって都合良く実現される。拡張部４５と、直接的に上に重なる電極１２の部分は、それらの間の誘電性層と一体となって容量を構成し、その容量の値は、寸法、したがって、突起部４５の面積を製造プロセス中に適切に調整することによって簡単に変えられる。
【００３１】
電極１２がＩＴＯのような透明導電性材料を含む透過型表示装置の場合、導体３０は、好ましくは、同じ材料から形成される。電極が不透明な反射性金属から形成される反射型表示装置の場合、導体３０は、アルミニウムのような不透明な金属から形成される。
【００３２】
上記の例では、導体３０は、画素電極１２の列の下へ延びるように図示されているが、そのようにする必要はない。導体は、画素電極１２の列の一方側に、列アドレス導体１８と平行して並べてもよい。この代替的な配置は、上記の寄生容量Ｃ_１がかなり低減される点で有利である。しかし、透過型表示装置の場合に、実効的な画素サイズ、したがって、アパーチャも縮小されるという欠点がある。
【００３３】
上記の例では、ほぼ矩形状の画素アレイが使用されているが、アレイは異なる形状でもよく、例えば、半円形でもよいことが想定される。アレイの同じ側に沿って、または、反対側に沿って、行駆動回路及び列駆動回路、または、それらのための接続領域を設けることができるならば、利用されるアレイ形状の選択及び実装の自由度を高くすることができる。
【００３４】
一部の表示装置では、画素アレイ内の列の数は、行の数よりも多く、必ずしも全ての画素列に接続導体３０が関連付けられない場合がある。この場合、接続導体が関連付けられていない画素列は、各々に、列の全体の長さに沿ってアレイの一方側から他方側へ延び、しかし、行導体に接続されない類似した導体ラインを設けることができる。この付加的なラインは、定電位源に接続すること、例えば、接地させることが可能である。これにより、これらの列内の画素を、接続導体を有する列内の画素と類似した容量的状況に確実に置くことができる。
【００３５】
本開示を読むことによって、その他の変形例及び変更例が当業者にとって明らかになるであろう。このような変形例及び変更例は、アクティブマトリクス表示装置並びにそれらの構成部品の設計、製造、及び、使用において既に知られている他の特徴を包含し、それらは、上記の特徴に代えて、或いは、上記の特徴に加えて使用される。
【図面の簡単な説明】
【００３６】
【図１】従来のＡＭＬＣＤコンフィギュレーションにおける典型的な隣接画素のグループの配置を概略的に示す図である。
【図２】別のＡＭＬＣＤコンフィギュレーションにおける典型的な隣接画素のグループの配置を概略的に示す図である。
【図３】図２に示されたタイプのＡＭＬＣＤにおける実現可能な駆動回路の配置を概略的に示す図である。
【図４】本発明によるＡＭＬＣＤの一実施形態における画素のグループに対する等価電気回路を示す図である。
【図５】図４の装置における画素のグループに対する寄生容量を含む等価電気回路を示す図である。
【図６】図４の装置の実施形態における典型的な画素の略平面図であり、部品のレイアウトを示している。
【符号の説明】
【００３７】
１０ 画素
１１ マトリクスアレイ
１２ 画素電極
１４ 画素電極
１６、１８ アドレス導体
２０ 支持体
２６ 行駆動回路
２８ 列駆動回路
３０ 導体
３２ 接続点

Claims (6)

1. 画素のアレイを有するアクティブマトリクス表示装置であって、
   前記画素の各々は画素電極及び関連したスイッチング装置を含み、
   前記画素は、前記画素に接続された交差する第１のアドレス導体の組と第２のアドレス導体の組の間のそれぞれの交点に置かれ、
   前記第１のアドレス導体の組及び前記第２のアドレス導体の組によって選択信号及びデータ信号がそれぞれ前記画素に供給され、
   当該装置は接続導体の組を含み、
   前記接続導体によって選択信号が前記第１のアドレス導体の組に供給され、
   前記接続導体の各々は、前記第２の組の中のアドレス導体のそれぞれの隣接したペアの間で、そのペアの方向に延在し、それぞれの画素の場所で前記第１の組の中のそれぞれのアドレス導体に電気的に接続され、
   寄生容量が各画素内で前記画素電極と接続導体の間に存在し、
   前記接続導体と前記第１の組の中の前記アドレス導体との間の接続の場所にある画素以外の画素は、各々、当該画素の画素電極と前記第１の組の中の当該画素に関連したアドレス導体との間に補助容量が設けられる、
   アクティブマトリクス表示装置。
2. 前記補助容量の値は、前記画素電極と接続導体との間の前記寄生容量の値にほぼ一致する、請求項１に記載のアクティブマトリクス表示装置。
3. 前記補助容量は、前記画素電極の一部に重なる前記第１の組の中の前記アドレス導体の一部分によって与えられる、請求項１または２に記載のアクティブマトリクス表示装置。
4. 前記アドレス導体の一部分は所定の面積を有する突起部を含む、請求項３に記載のアクティブマトリクス表示装置。
5. 前記接続導体は前記画素電極の下に延在する、請求項１から４のいずれか一項に記載のアクティブマトリクス表示装置。
6. 前記画素は液晶画素を含む、請求項１から５のいずれか一項に記載のアクティブマトリクス表示装置。