JP2005500643A - 仮想セグメントアーキテクチャを有するシンクロナスフラッシュメモリ - Google Patents
仮想セグメントアーキテクチャを有するシンクロナスフラッシュメモリ Download PDFInfo
- Publication number
- JP2005500643A JP2005500643A JP2003522102A JP2003522102A JP2005500643A JP 2005500643 A JP2005500643 A JP 2005500643A JP 2003522102 A JP2003522102 A JP 2003522102A JP 2003522102 A JP2003522102 A JP 2003522102A JP 2005500643 A JP2005500643 A JP 2005500643A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- array
- flash memory
- row
- synchronous flash
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
Abstract
【解決手段】メモリデバイスは、仮想ページング方式を使用することによりメモリが内部的に効率的なフラッシュ構造を有し、このアーキテクチャが互換性を有する仮想SDRAMアーキテクチャ上に外部的に論理的にリマッピングされる。これにより、互換性を有するSDRAMコントローラデバイスが、改良されたメモリデバイスにアクセスしたりこれを動作させることが可能になり、フラッシュ特定機能はSDRAMコマンドシーケンスによって実行される。メモリの内部において、メモリアレイバンクが行範囲で4つの等しいセグメントに分割され、各々のセグメントが仮想的に横並びに配列するよう論理的にリマッピングされる。これは、同等のSDRAMデバイスと等価な行及び列を構成する仮想メモリバンク構造を形成する。さらに、改良されたメモリデバイスは、拡張インタフェースを有し、論理的な抽象化をせずに内部フラッシュメモリアーキテクチャへのダイレクトアクセスを可能にする。
【選択図】図4
Description
【0001】
発明の技術分野
本発明は、不揮発性メモリデバイスに関し、特に、仮想セグメントアーキテクチャを有する同期式(シンクロナス)の不揮発性フラッシュメモリに関する。
【背景技術】
【0002】
発明の背景
通常、メモリデバイスは、コンピュータの内部記憶領域として提供される。用語「メモリ」は、集積回路チップの形で入手可能なデータストレージを示す。現在のエレクトロニクスで用いられるメモリには幾つかの種類がある。一般的なものは、RAM(random−access memory)であり、特にコンピュータのメインメモリとして用いられる。RAMは、読み書き可能なメモリである。つまり、データをRAMに書き込んだり、データをRAMから読み出したりすることができる。これに対し、ROMは、データの読み出ししかできないメモリである。大部分のRAMは揮発性であり、記録されたコンテンツを保持するためには、保持電流を必要とする。電源が切れれば、RAMに記録されたデータが失われる。
【0003】
ほとんどのコンピュータは、コンピュータを起動するための命令群が記録された小容量のROMを内蔵している。RAMとは異なり、ROMに書き込みを行うことはできない。EEPROM(electrically erasable programmable read−only memory)は、特別な不揮発性ROMであり、電荷を与えることによってデータを消去することができる。他のROMと同様に、本来、EEPROMは、RAMほど高速なメモリではない。EEPROMは、多数のメモリセルを備え、各メモリセルは、電気的に絶縁された複数のゲート(フローティングゲート)を有する。フローティングゲートの電荷の有無に応じてメモリセルにデータが記録される。プログラミングや消去処理によって、フローティングゲートに対して電荷が供給されたり除去されたりする。
【0004】
また、別の不揮発性メモリの例として、フラッシュメモリが挙げられる。フラッシュメモリは、EEPROMの一種であり、データの消去やプログラムの更新は、バイト単位ではなく、複数のブロック単位で行われる。最近のパーソナルコンピュータの多くは、フラッシュメモリチップにBIOSを記録しており、BIOSの更新を必要に応じて簡単に行うことができる。このようなBIOSは、フラッシュBIOSとも呼ばれる。フラッシュメモリは、モデムにも使用されることが多い。フラッシュメモリを使用することによって、新しいプロトコルが標準化された際に、モデムの製造元がこのプロトコルをサポートするようにすることができる。
【0005】
通常、フラッシュメモリは、多数のメモリセルで構成されるメモリアレイを備える。メモリセルの各々は、電荷を保持することが可能なフローティングゲートを有する電界効果トランジスタを含む。これらのセルは、ブロック単位のグループに分けられる。ブロックにおける各セルは、フローティングゲートに電荷を与えることによって、電気的に、ランダムにプログラムすることができる。蓄積電荷は、ブロック単位の消去処理によって、フローティングゲートから抜き出される。フローティングゲートにおける電荷の有無によってセルのデータが決定する。
【0006】
RAM及びROMのランダムアクセスメモリデバイスは、通常アレイ内の行方向及び列方向に配列される複数のメモリセルで構成される。動作時には、行(ページ)がまずアクセスされ、そのページ上で、列アドレスに基づきメモリセルがランダムにアクセスされる。このアクセスモードはページモードアクセスと呼ばれる。1つのページにおいて複数の列位置で読み出したり書き込んだりするために、外部から複数の列アドレスを設定することが必要となる。アクセス時間を増加させるために、バーストモードアクセスが実行される。バーストモードは、付加的な列アドレスを生成するために内部列アドレスカウンタ回路を使用する。アドレスカウンタは、外部から設定されたアドレスからカウントが始まって外部クロック信号又は列アドレスストローブ信号に応じてカウントが進められる。
【0007】
シンクロナスDRAM(SDRAM)は、従来のDRAMメモリよりもずっと高速のクロック信号で動作するDRAMである。SDRAMは、CPUバスと同期して動作する。SDRAMは、従来のFPM(Fast Page Mode)RAMの約3倍、EDO(Extended Data Output)DRAMやBEDO(Burst Extended Data Output)DRAMの約2倍の周波数である、100MHz又は133MHzで動作する。SDRAMの拡張された形式であるダブルデータレートSDRAM(DDR SDRAM又は単にDDR)は、クロック信号の立上りエッジ及び立下りエッジでデータ値を転送することができる。SDRAMは、高速アクセスが可能であるが、揮発性である。多くのコンピュータシステムは、SDRAMを使用して動作するように設計されているが、不揮発性メモリの利用も期待されている。シンクロナスフラッシュメモリは、不揮発性メモリデバイスにSDRAMインタフェースの機能を持たせるものである。本発明を理解する上でシンクロナスフラッシュメモリの機能及び内部構造に関する知識は不可欠ではないが、本願と共通の譲受人を有する「シンクロナスフラッシュメモリ」と題された2000年7月28日付出願の米国特許出願第09/627,682号には詳細な説明がなされており、その内容を参照することによって米国特許出願第09/627,682号の開示内容全体が本明細書に含まれる。
【発明の開示】
【0008】
一般的に、シンクロナスフラッシュメモリをSDRAMのアーキテクチャに似せて作ることが目標とされている。その場合、シンクロナスフラッシュメモリは、読み出し動作においてSDRAMと互換性のあるSDRAMインタフェースを有する。プログラミング、消去、ブロック保護及び他のSDRAMと異なるシンクロナスフラッシュメモリに固有な機能は、3サイクルSDRAMコマンドシーケンスによって行われる。残念ながら、従来のSDRAMメモリの一般的な内部アーキテクチャは、不揮発性メモリ、特にフラッシュメモリにとって最も効果的なアーキテクチャではない。
【0009】
上述した理由、又は以下に述べる理由により、本技術分野において、不揮発性メモリデバイスに対する要求が存在する。すなわち、SDRAMと同じように動作させること、及び不揮発性メモリデバイスに対するアクセス及び電力効率を高めるために適した内部アーキテクチャを保持することが求められる。これらの理由は、当業者であれば、明細書に記載された内容を理解することによって、明らかとなるであろう。
【0010】
発明の要旨
本発明は、上述したメモリデバイスの問題等を解決するためのものであり、以下の記載内容を検討することによって、理解可能となるであろう。
【0011】
一実施の形態において、シンクロナスフラッシュメモリデバイスは、第1メモリアレイ次元(寸法)(dimensionality)を有する第1メモリアレイと、制御回路と、シンクロナスメモリインタフェースと、を含み、前記制御回路は、前記第1メモリアレイ次元を第2メモリアレイ次元に改変する。
【0012】
他の実施の形態において、シンクロナス不揮発性メモリデバイスは、複数のアレイバンクを有するメモリアレイと、制御回路と、シンクロナスメモリインタフェースと、を含み、それぞれの前記アレイバンクは第1行数を有する行と第1列数を有する列とを有し、前記複数のアレイバンクのそれぞれに対し、前記制御回路は、前記第1行数を有する行及び前記第1列数を有する列を、それぞれ第2行数を有する行及び第2列数を有する列に改変する。
【0013】
さらに他の実施の形態において、シンクロナスフラッシュメモリデバイスは、第1メモリアレイ次元を有する第1メモリアレイと、制御回路と、シンクロナスメモリインタフェースと、を含み、前記制御回路は、前記第1メモリアレイ次元を第2メモリアレイ次元に論理的に改変する。前記シンクロナスメモリインタフェースは、アドレスインタフェースと、データインタフェースと、制御インタフェースと、を含む。
【0014】
またさらに他の実施の形態において、シンクロナスフラッシュメモリデバイスは、複数のアレイバンクを有する第1メモリアレイと、制御回路と、シンクロナスメモリインタフェースと、を含み、前記複数のアレイバンクは、それぞれ第1行長さ及び第1列長さを有し、前記制御回路は、それぞれのアレイバンクの前記第1行長さ及び前記第1列長さを、論理的に第2行長さ及び第2列長さに改変する。前記シンクロナスメモリインタフェースは、アドレスインタフェースと、拡張アドレスインタフェースと、データインタフェースと、制御インタフェースと、を含む。
【0015】
シンクロナスフラッシュメモリデバイスを動作させる方法は、メモリアレイを第1メモリアレイ次元で複数のセクションに分割するステップと、前記メモリアレイの前記複数のセクションを論理的に改変して、エミュレートされた仮想第2メモリアレイ次元を形成するステップと、を含む。
【0016】
他のシンクロナスフラッシュメモリデバイスを動作させる方法は、第1メモリアレイ次元を有するメモリアレイを複数のアレイバンクに分割するステップと、前記複数のアレイバンクをそれぞれ複数のセグメントに分割するステップと、前記メモリアレイの前記第1メモリアレイ次元の前記複数のアレイバンクと、複数のセグメントとを論理的に改変し、エミュレートされた仮想第2メモリアレイ次元を形成するステップと、シンクロナスメモリインタフェース及び拡張インタフェースを通じ、前記メモリアレイの前記第1メモリアレイ次元にアクセス可能にするステップと、を含み、前記エミュレートされた仮想第2メモリアレイ次元には前記シンクロナスメモリインタフェースを通じてアクセスする。
【0017】
さらに他のシンクロナス不揮発性メモリデバイスを論理的にマッピングする方法は、複数の第1バンクを有する第1メモリアレイを形成するステップと、前記複数の第1バンクをそれぞれ複数のセグメントに分割するステップと、前記複数のセグメントを論理的にマッピングして複数の第2セグメントを有する第2メモリアレイとするステップと、を含む。
【0018】
他の実施の形態において、シンクロナスフラッシュメモリデバイスは、4つのアレイバンクからなる第1セットを有するメモリアレイと、ラッチ回路と、制御回路と、SDRAM互換シンクロナスメモリインタフェースと、を含み、前記メモリアレイは、それぞれの前記アレイバンクが、第1行数を有する行と、第1列数を有する列とを有し、それぞれの前記アレイバンクが行範囲で4つのセグメントに分割されている。前記制御回路は、前記ラッチ回路及び前記4つのアレイバンクのそれぞれの前記4つのセグメントをマッピングすることで4つのアレイバンクからなる第2仮想セットを有する等しいメモリサイズのエミュレートされた仮想SDRAMメモリデバイスとし、前記メモリアレイのそれぞれのアレイバンクの前記第1行数を有する行と前記第1列数を有する列とが、前記エミュレートされた仮想SDRAMメモリデバイスの4つのアレイバンクからなる前記第2仮想セットの第2行数を有する行と第2列数を有する列とにマッピングされ、前記第2行数は前記第1行数の4分の1であり、前記第2列数は前記第1列数の4倍である。
【0019】
さらに他のシンクロナスフラッシュメモリデバイスの製造方法は、複数のアレイバンクを有する不揮発性メモリアレイを形成する工程と、制御回路を形成する工程と、シンクロナスインタフェースを形成する工程と、を含み、それぞれの前記アレイバンクは、第1行数を有する行と第1列数を有する列とを有し、前記複数のアレイバンクのそれぞれに対し、前記制御回路は、前記第1行数を有する行及び前記第1列数を有する列を、それぞれ第2行数を有する行及び第2列数を有する列に改変する。
【0020】
他の実施の形態において、システムは、シンクロナスメモリコントローラと、シンクロナスフラッシュメモリデバイスと、を含む。前記シンクロナスフラッシュメモリデバイスは、第1メモリアレイ次元を有するメモリアレイと、制御回路と、シンクロナスメモリインタフェースと、を含み、前記制御回路は、前記第1メモリアレイ次元を第2メモリアレイ次元に論理的に改変する。
【0021】
発明の実施の形態
添付図面を参照して本発明の実施の形態を詳細に説明する。添付図面は、本明細書の一部を構成するものであり、本発明の具体的な実施の形態を例示的に示している。実施の形態の各々は、当業者が発明を実施できるように十分に説明されている。なお、本発明の精神及び範囲を逸脱することなく、論理的、機械的、電気的な変更を加えて発明を実施してもよいことが理解される。従って、以下の詳細な説明は、限定的に解釈されるべきではない。本発明の範囲は、特許請求の範囲によってのみ定められる。
【0022】
従来のシンクロナスフラッシュメモリは、SDRAMメモリの内部アーキテクチャに一致して、SDRAMメモリの動作を極めてそっくりにシミュレートしている。これに対し、本発明に係る仮想シンクロナスフラッシュメモリは、内部アーキテクチャを変える一方で従来のSDRAMインタフェースへの互換性を維持している。これにより、蓄積された(underlying)メモリ技術の効率性に、よりマッチさせることが可能になる。結果として製造される仮想シンクロナスフラッシュメモリアレイのメモリ構造は、SDRAMの構成をシミュレートするために論理的に再構成され、標準的なSDRAM互換メモリコントローラ、プロセッサ及び他の互換性を有する外部デバイスとのインタフェースを可能にする。本発明に係る仮想シンクロナスフラッシュメモリは、さらなるメモリアドレスピンが外部アドレスインタフェースに付加されてもよく、これにより適当な外部デバイスが、仮想シンクロナスフラッシュメモリの内部アーキテクチャに直接アクセスすることができる。
【0023】
図1は、従来技術に係るSDRAMメモリアレイアーキテクチャの簡略図である。SDRAMメモリアレイは、一般的に、行及び列を有する一連のメモリアレイバンクからなる。SDRAMメモリアレイは、バンクアドレス、行アドレス及び列アドレスでアクセスされ、内部データラッチ回路に所定ビット数をロードする。図1のSDRAMメモリアレイ100は、4つのメモリバンク102、104、106、108を有し、メモリバンク102、104、106、108は、それぞれX個の行110及びY個の列112を有する。行アドレスの入力でバンク及び行が選択された際、メモリセルの1行の内容がセンスアンプ(図示せず)に結合された列ビットラインに設定され、メモリセルのビット値が検出される。選択されたメモリアレイ行、すなわち、センスアンプの内容は、一般的にアクティブ行ページと呼ばれる。センスアンプによって検出された値は、ラッチ回路114でラッチされる。SDRAMに入力される列アドレスは、列ページを指定し、ラッチ回路114に保持されたラッチ内容、すなわち、アクティブ行ページの列から内部データバッファ(図示せず)によってラッチされるZ個のビット値を選択する。Z個のデータビットは、内部データバッファに保持され、SDRAMメモリデバイスからデータインタフェース(図示せず)を通じて転送される。一般的なSDRAMメモリの一例は、4つのバンクと、4096行と、256列とを有する32ビットの4M×32 SDRAMである。しかしながら、SDRAMメモリは、例えば、8M×8、4M×16、4M×32、2M×32、8M×16等、いろいろな密度及びバス幅で提供される。
【0024】
SDRAMメモリの読み出し処理は、一般的に「ACTIVE」コマンドで始められる。ACTIVEコマンドは、SDRAMメモリデバイスに対するアドレスインタフェースに設定されるアドレスを読み出して、バンクアドレス及び行アドレスを設定する。ACTIVEコマンドは、アクティブ行ページをアクティブにして内部センスアンプに設定し、内部ラッチ回路がアクティブ行ページを読み出してラッチするようにする。続く「READ」コマンドによって、列アドレスがアドレスインタフェースから読み込まれる。READコマンドは、ラッチ回路から列を選択して列ページを設定し、SDRAMメモリデバイスの内部データバッファに列ページを設定する。SDRAMコマンドシーケンスは次のクロックサイクルで終了し、内部データバッファからデータワードが転送される。
【0025】
SDRAM互換コマンドシーケンスにおいて、READ又はWRITEコマンドがシンクロナスフラッシュメモリ内のバンクに対し発行される前に、そのバンクの行を開く必要がある。これはACTIVEコマンドを介してなされる。ACTIVEコマンドは、次のアクセスに対し特定のアレイバンクの行を開く(又はアクティブにする)。入力端子BA0、BA1の値によってバンクを選択し、入力端子A0〜A11に対し付与されるアドレスによって行を選択する。この行は、次のACTIVEコマンド、電源オフ、又はリセットまで、アクセス用にアクティブに保持される。
【0026】
同一のバンクに対する連続するACTIVEコマンド間の最小時間間隔が条件を満たせば、前回のアクティブ行を閉じることなく、同じバンクの他の行に対し次のACTIVEコマンドを発することができる。第1のバンクがアクセス中に他のバンクに対する次のACTIVEコマンドを発行することができる。これにより、全体の行アクセスのオーバーヘッドが減少することになる。
【0027】
メモリ内の行をアクティブにするACTIVEコマンドの後、READコマンドによってアクティブな行に対する読み出しアクセスを始める。入力端子BA0、BA1の値がバンクを選択し、入力端子A0〜A7に提供されるアドレスがスタート列の位置を選択する。読み出されたデータは、データ出力部に現れ、データマスク(DQM)入力上でデータインタフェース(図示せず)のデータDQ(図示せず)が論理レベルに依存する。データマスク(DQM)入力は、しばしば今回のメモリアクセス動作には必要でない値や、データDQの出力をマスクするために用いられる。
【0028】
READバーストの間において、READコマンドの後、スタート列アドレスからの有効なデータ出力要素(data-out element)が、特定のレイテンシで入手可能である。SDRAM互換メモリでは、次のポジティブクロックエッジで各々のデータ出力要素が有効となる。バーストの完了時に、他のコマンドが始まっていないとすれば、全てのデータ出力ポートが高インピーダンス状態となる。フルページバーストは終了まで継続する(ページの終わりでは、第0列へ戻って(wrap)継続される)。任意の長さのREADバーストからのデータは、次のREADコマンドと連係(truncate)され、固定長のREADバーストからのデータは、次のREADコマンドからのデータの直後に連続する。何れの場合でも、継続的なデータの流れが保たれる。新しいバーストからの第1データ要素は完了したバーストの最後の要素か、連係されているさらに長いバーストの最後の所望のデータ要素の後に続く。READコマンドは、前のREADコマンドに続いて何れのクロックサイクルにおいても開始することができる。ページ内のフルスピードランダムリードアクセスが実行可能であるか、又は各々の次のREADコマンドが他のバンクで実行されてもよい。
【0029】
固定長又は全ページREADバーストは、(バンクを特定してもしなくてもよい)ACTIVE TERMINATEコマンド又は(バンクを特定しない)BURST TERMINATEコマンドのいずれかと連係させることが可能である。如何なるREADバーストからのデータも、次のWRITEコマンド(WRITEコマンドに先だってWRITE SETUPコマンドが必要である)と連係させることが可能であり、固定長READバーストからのデータの後には、直ぐに次のWRITEコマンドからのデータが続いてもよい。WRITEコマンドは、バスターンアラウンド(bus turnaround)の制約を受ける。WRITEコマンドは、I/Oコンテンションが回避可能であると仮定して、READバーストからの最後の(又は所望される最後の)データ要素の直ぐ後に続くクロックエッジで開始されてもよい。
【0030】
上述のように、本発明に係る仮想シンクロナスフラッシュメモリは、内部アーキテクチャを変える一方で、従来のSDRAMインタフェースへの互換性を維持している。これにより、蓄積されたメモリ技術の効率性によりマッチさせることが可能になる。図2は、本発明に係る仮想シンクロナスフラッシュメモリの簡略図である。結果として製造される仮想シンクロナスフラッシュメモリアレイのメモリ構造は、標準的なSDRAM互換メモリコントローラ、プロセッサ及び他の互換性を有する外部デバイスとのインタフェースのために、SDRAMの構成をシミュレートするよう論理的に再構成されている。本発明に係る仮想シンクロナスフラッシュメモリは、さらなるメモリアドレスピンが外部アドレスインタフェースに付加されてもよく、これにより適当な性能を有する外部デバイスが、仮想シンクロナスフラッシュメモリの内部アーキテクチャに直接アクセスすることができる。
【0031】
この目的を達成するため、本発明に係る仮想シンクロナスフラッシュメモリは、内部的に、メモリアレイバンクの有効列長さを、対応するSDRAMメモリデバイスの列長さの4分の1に削減する。さらに、メモリアレイバンクの行数は、全体的に同じメモリ密度を維持しながら、対応するSDRAMメモリデバイスの行数の4倍とする。他の内部メモリアレイ構成が可能であることは当業者には明らかであろう。
【0032】
図2には、4つのアレイバンク202、204、206、208を有する仮想シンクロナスフラッシュメモリ200を示す。メモリアレイ内の4つのアレイバンク202、204、206、208は、それぞれ4X(4・X)個の行210とY/4個の列212を備える。バンク及び行が行アドレス入力で選択されると、その行のメモリセルの内容がセンスアンプ(図示せず)に結合された列ビットラインに設定され、メモリセルのビット値が検出される。センスアンプの内容、及び選択されたメモリアレイ行は、アクティブ行ページと呼ばれる。センスアンプで検出された値は、ラッチ回路214によってラッチされる。仮想シンクロナスフラッシュメモリに対し入力され、列ページを指定する列アドレスは、ラッチ回路214のラッチ、すなわち、アクティブ行ページの列からZ個のビット値を選択し、内部データバッファ(図示せず)にラッチさせる。Z個のビット値は、内部データバッファに保持され、仮想シンクロナスフラッシュメモリデバイスからデータインタフェース(図示せず)を通じて転送される。上記例では、4つのバンクと、4096行と、256列とを有する32ビットの4M×32 SDRAMは、内部に4つのバンクと、16384行と、64列とを有する32ビットの4M×32の仮想シンクロナスフラッシュメモリに対応するであろう。
【0033】
図2の仮想シンクロナスフラッシュメモリの内部行及び内部列を論理的に再構成して、同等の従来のSDRAM構成にマッピングする処理を図3及び図4に示す。図2に示すシンクロナスフラッシュメモリは4X個の行210とY/4個の行を有するが、そのシンクロナスフラッシュメモリの内部メモリアレイ316にある4つのバンク308、310、312、314を図3に示す。図2に詳細に示されるように、各々のシンクロナスフラッシュ内部メモリアレイバンクは、行範囲が4つのセグメント300、302、304、306に分割される。図3の個々のセグメント内の行数は、仮想シンクロナスフラッシュメモリが互換性を有するSDRAMの全体の行数Xに等しい。仮想シンクロナスフラッシュメモリのそれぞれのバンクに存在するセグメント300、302、304、306は、図4に示される通り、仮想的に横並びに配列され対応する仮想メモリバンク400に論理的にマッピングされる。仮想メモリバンク400は、X個の行長とY個の列幅を有し、互換性を有して対応するSDRAMデバイスにマッチする。SDRAMにマッチさせるために仮想シンクロナスフラッシュメモリを論理的にマッピングする際の方法として、本願の開示を参考にすれば他の方法を用いることも可能であるということは、当業者には明らかであろう。
【0034】
上述の4M×32のメモリデバイスを例にとると、図3及び図4に示される4M×32の仮想シンクロナスフラッシュメモリは、内部に4つのバンクと、16384行と、64列とを有する32ビットのメモリである。各々のバンクは、4096行と、64列とをそれぞれ有する4つのセグメントに論理的に分割される。各々のバンクのセグメントは、論理的にマッピングされて4096行と、256列とを有する仮想バンクを形成する。この手続きは、各々のバンクで行われ、4M×32の仮想シンクロナスフラッシュメモリが4つのバンクと、4096行と、256列とを有する32ビットの4M×32 シンクロナスSDRAM互換のメモリデバイスをシミュレートすることを可能にする。
【0035】
図5は、本発明に係る4M×32の仮想シンクロナスフラッシュメモリデバイス500の外部簡略図を示し、外部との接続部、主なインタフェース、及び拡張仮想シンクロナスフラッシュアドレスラインを示す。図5の仮想シンクロナスフラッシュメモリデバイス500は、バンクアドレスラインBA0〜BA1 502、アドレスラインA0〜A15 504、データインタフェース506、及び制御ラインインタフェース508を含む。バンクアドレスラインBA0〜BA1 502は、次のアクセスのために所望のメモリアレイバンクを選択する。データインタフェース506は、仮想シンクロナスフラッシュメモリデバイス500のデータの入出力を行う。制御ラインインタフェース508は、仮想シンクロナスフラッシュメモリデバイス500の動作を制御するために必要な信号線、例えば、以下に限定されないが、CS、DQS、クロック、CAS、RAS、WEを含む。発行されたSDRAMコマンドに応じて、アクセスのためにアドレスラインA0〜A15 504上に設定された値がメモリアレイの行又は列を選択する。アドレスラインA0〜A15は、さらに2つの別個なサブセクションA0〜A11 510、A12〜A15 512に分割される。A0〜A11 510のアドレスは、仮想シンクロナスフラッシュメモリデバイス500に対し標準SDRAM互換の行及び列メモリアドレスアクセスを可能にする。サブセクションA12〜A15 512の付加的なアドレスは、SDRAM互換のメモリアクセスには必要ないが、拡張機能SDRAMコントロールデバイスが用いられた場合、A12〜A15 512のアドレスラインによって、仮想シンクロナスフラッシュメモリの拡張機能及び内部アーキテクチャにアクセスすることが可能となる。仮想シンクロナスフラッシュメモリは、アドレスラインA12〜A13を用いて拡張内部フラッシュメモリアレイの行アドレスへアクセスする。アドレスラインA14〜A15は、拡張内部フラッシュメモリアレイのセグメントアドレスを設定するために用いられる。
【0036】
本発明に係る仮想シンクロナスフラッシュメモリは、上述の通り、従来のSDRAMインタフェース及びコマンドに対する互換性を有する。さらに、仮想シンクロナスフラッシュメモリは、拡張機能をサポートし、それにより仮想シンクロナスフラッシュメモリの特定の動作を実行したり内部メモリアレイアーキテクチャの拡張行及び拡張列に直接アクセスすることが可能となる。図5のA12〜A15 512で示されるような、仮想シンクロナスフラッシュメモリデバイスに選択的に設けられる付加的なアドレスインタフェースラインを用いることにより、互換性のあるSDRAM構成の行及び列に論理的なリマッピングを行うことなく拡張行及び拡張列に直接アクセスすることが可能となる。
【0037】
仮想シンクロナスフラッシュアドレス空間600の例を図6に示す。仮想シンクロナスフラッシュアドレス空間は、SDRAMのアドレス空間にマッチし、互換性を有して行アドレス606、列アドレス608、ワードアドレス610、及びバンクアドレス612を含む。さらに、仮想シンクロナスフラッシュアドレス空間600は、セグメントアドレッシング602及び行アドレッシング604のための拡張アドレスを含む。これにより、論理的なマッピングを行うことなく、互換性を有するホストコントローラが仮想シンクロナスフラッシュメモリに直接アクセスすることが可能となる。
【0038】
図5に示される4M×32の仮想シンクロナスフラッシュメモリでは、アドレスラインA12〜A13が拡張行アドレスへのアクセスに用いられる。仮想シンクロナスフラッシュメモリは、互換性のある従来の4M×32 SDRAMが持つ行の数(4096行)と比較して、4倍の物理行(16384行)を有する。アドレスラインA14〜A15は、動作時に、仮想シンクロナスフラッシュメモリの今回アクティブなメモリアレイバンク(すなわち図3の308)の4つのセグメント(図3の300、302、304、306)のうち、どのセグメントセクションがアクセスされるかを選択するために用いられる。
【0039】
仮想シンクロナスフラッシュメモリデバイスはセグメントアドレスを設定できる機能を有するため、図7に示されるバンク内の全てのセグメントを関連付けることが可能となる。図7には、4つのセグメント702、704、706、708を有する仮想シンクロナスフラッシュメモリ700を示す。4つのセグメント702、704、706、708は、SDRAM構成上に論理的にリマッピングされている。拡張仮想シンクロナスフラッシュメモリセグメントアドレスを含むアクセスによって、第0セグメント710の行が現在のメモリバンクの他の3つのセグメント(第1セグメント712、第2セグメント714、第3セグメント716)に設定されているように、論理的に位置変更されている。全てのセグメントを関連付けることが可能であるので、あるバンクの選択行が、そのバンクの4つのセグメントのうちのどのバンクにもアドレスされることが可能となる。これにより、次のメモリアクセスのために、セグメントの数だけアドレス空間を論理的にシフトする効果が生じる。
【0040】
動作時、仮想シンクロナスフラッシュメモリは、内部メモリアレイバンクのアクティブページを4分の1に削減する。これはアクティブとなるセンスアンプの数を4分の1にし、消費電力を節約し装置の複雑化を避ける。4M×32の仮想シンクロナスフラッシュメモリにおいては、メモリデバイスが2K個のセンスアンプをアクティブにするだけですむ。これに対し、SDRAMやシンクロナスフラッシュメモリデバイスでは8K個のセンスアンプをアクティブにしなければならない。さらに、16個のセグメントが仮想シンクロナスフラッシュメモリデバイスで得られるのに対し、SDRAMでは、4個のセグメントが得られるにすぎないため、4個のバンクの各々が4個のセグメントでアクティブである場合、READに対し新しい行をアクティブにしなくともより高いヒットレートを得られる。仮想シンクロナスフラッシュメモリデバイスのグラニュラリティ(granularity)を高めることにより、消費電力を低減し、さらに、メモリアクセスレイテンシを下げることになる。従って、従来のシンクロナスフラッシュ部品に較べ、仮想シンクロナスフラッシュメモリの帯域幅(bandwidth)を実効的に増大させることが可能となる。
【0041】
図8は、仮想シンクロナスフラッシュメモリシステムを示し、本発明の実施の形態に係る4M×32の仮想シンクロナスフラッシュメモリデバイス800が外部プロセッサ802に接続されている状態を示す。図8の仮想シンクロナスフラッシュメモリシステムは例として示されているにすぎず、他のシステム及び実施の形態においては、複数の種類の他の集積回路(すなわち、メモリコントローラ、フィールドプログラマブルゲートアレイ(FPGA)、揮発性メモリデバイス、特定用途向け集積回路(ASIC)等)を含んでもよい。メモリデバイスを含むシステムは、従来技術において周知であり、以下の説明は、本発明の実施の形態の例を提供するためにその動作の概要を記載するに留める。
【0042】
図8のシステムでは、プロセッサ802から外部アドレスバス接続部804及びバンクアドレスライン806を介して仮想シンクロナスフラッシュメモリデバイス800のアドレス値が受信される。受信されたアドレス値は、内部的にメモリデバイスに記憶され、内部メモリアレイ(図示せず)のメモリセルを選択するために利用される。従来のSDRAM互換動作において、プロセッサ802は、ACTIVEコマンドによって、行及びバンクアドレスをアドレスラインA0〜A11 808及びバンクアドレスラインBA0及びBA1 806に入力し、仮想シンクロナスフラッシュメモリデバイス800の内部仮想行ページ(図示せず)をアクティブにする。プロセッサ802は、行及びバンクのアドレスに引き続きREADコマンドによって列アドレスをアドレスラインA0〜A8(アドレスラインA0〜A11 808のサブセット)に設定する。仮想シンクロナスフラッシュメモリデバイス800の内部において、バンクセグメント(図示せず)からのデータ値がラッチ回路に取り込まれ、SDRAM互換データフォーマットから論理的にリマッピングされ、仮想シンクロナスフラッシュメモリデバイス800から転送するよう準備される。仮想シンクロナスフラッシュメモリデバイス800からのデータ転送は、次のクロックサイクルに始まり、双方向データワードインタフェース810に受信されプロセッサ802に転送される。仮想シンクロナスフラッシュメモリデバイス800の動作制御は、内部制御回路(図示せず)によって行われる。内部制御回路は、制御信号外部インタフェース接続部820で受信したプロセッサ802からの外部制御信号及び内部イベントに呼応して動作する。
【0043】
仮想シンクロナスフラッシュメモリデバイス800への拡張アクセスは、拡張仮想シンクロナスフラッシュアドレスラインA12〜A15 814を利用して行われる。プロセッサ802は、ACTIVEコマンドを用いて、行をアドレスラインA0〜A11 808、拡張行及びセグメントアドレスラインA12〜A15 814、バンクアドレスラインBA0〜BA1 806に入力する。ACTIVEコマンドは、仮想シンクロナスフラッシュメモリデバイス800の内部メモリアレイのバンク及び内部行ページ及び(又は)セグメントをさらなる動作のためにアクティブにする。プロセッサ802は、行、拡張行及びバンクのアドレスに引き続きREADコマンドによって列アドレスをアドレスラインA0〜A8(アドレスラインA0〜A15 804のサブセット)に設定する。仮想シンクロナスフラッシュメモリデバイス800の内部において、バンクセグメント(図示せず)からのデータ値が内部ラッチ回路(図示せず)にコピーされ、仮想シンクロナスフラッシュメモリデバイス800から転送するよう準備される。仮想シンクロナスフラッシュメモリデバイス800とのデータ転送は、次のクロックサイクルに始まり、双方向データワードインタフェース810に受信されプロセッサ802に転送される。仮想シンクロナスフラッシュメモリデバイス800の動作制御は、内部制御回路(図示せず)によって行われる。内部制御回路は、制御信号外部インタフェース接続部820で受信したプロセッサ802からの外部制御信号及び内部イベントに呼応して動作する。
【0044】
結論
SDRAM互換READインタフェースを有するフラッシュメモリデバイスの性能を向上させた、改良されたメモリデバイス及びアーキテクチャについて詳細に説明した。そのメモリデバイスは、仮想ページング方式を使用し、それによりメモリのアーキテクチャを内部的に効率的なフラッシュメモリ構造とすることが可能となる。外部的には、メモリの内部フラッシュアーキテクチャをSDRAM互換インタフェース及び仮想アーキテクチャに論理的にマッピングする。これにより、メモリのアクセス及び動作を互換SDRAMコントローラデバイスによって行うことが可能となる。SDRAMとは異なる、フラッシュメモリのプログラミング、消去、ブロック保護、及び他の特別な機能は、SDRAMコマンドシーケンスによって実行される。
【0045】
一実施の形態では、メモリデバイスは、同等のSDRAMデバイスと比較してメモリアレイバンクに4倍の行数を有し、4分の1の列数を有する。これにより、アクティブとなるセンスアンプの数を減らすことができるため、メモリデバイスの複雑化を避け、その消費電力を節約する。メモリの内部において、メモリアレイバンクは、行範囲が4つのセグメントに分割され、セグメントが仮想的に横並びになるように論理的にリマッピングされる。この論理的にリマッピングされたメモリバンクは、同等のSDRAM装置が有する行及び列と等価な、仮想メモリバンク構造の行及び列を形成する。
【0046】
他の実施の形態では、拡張アドレスラインを有し拡張メモリインタフェースを備えるメモリデバイスが説明された。これにより、内部メモリアレイを論理的にリマッピングする抽象化(abstraction)を経ることなく内部フラッシュメモリアーキテクチャに直接アクセスすることを可能にする。さらに、拡張インタフェースは、全てのバンクを関連付けることが可能であり、アクティブにされた仮想行ページのセグメントの行を、次のメモリアクセスのためにバンク中の任意のセグメントにマッピング可能である。
【0047】
互換性を有するSDRAMと比較してさらに多くのセグメントが利用可能である。従って、メモリはREADに対し新しい行をアクティブにしなくともより高いヒットレートを得られる。これによりメモリアレイのグラニュラリティを高め、消費電力を低減し、さらに、レイテンシを下げることになる。向上したレイテンシは、メモリデバイスの利用可能な帯域幅を実効的に増大させる。
【0048】
具体的な実施の形態をここに説明したが、同じ目的を達成するためになされるどの様な構成も、示された実施の形態を代替しうることが当業者によって理解されよう。本願は、本発明の全ての改変及び変形をカバーすることを目的とするものであり、本発明はクレーム及びその均等物によってのみ限定されることを明確に意図するものである。
【図面の簡単な説明】
【0049】
【図1】アレイ内に4つのメモリバンクを有する従来技術に係るSDRAMメモリアレイを示す。
【図2】アレイ内に4つのメモリバンクを有する本発明に係る仮想シンクロナスフラッシュメモリアレイを示す。
【図3】本発明に係る仮想シンクロナスフラッシュメモリアレイがさらにセグメントに分割され、当該セグメントが仮想SDRAMメモリアレイにマッピングされる状態を示す。
【図4】本発明に係る仮想シンクロナスフラッシュメモリアレイがさらにセグメントに分割され、当該セグメントが仮想SDRAMメモリアレイにマッピングされる状態を示す。
【図5】4M×32仮想シンクロナスフラッシュメモリを例示したブロック図であり、アドレスインタフェース、制御インタフェース及びデータインタフェースを示す。
【図6】仮想シンクロナスフラッシュメモリのメモリアドレスを示す図であり、バンクアドレス、付加仮想シンクロナスフラッシュアドレス、行アドレス及び列アドレスを示す。
【図7】バンク内で、あるセグメントを他のセグメント位置にマッピングした本発明に係る仮想シンクロナスフラッシュメモリアレイのバンクを示す。
【図8】仮想シンクロナスフラッシュメモリデバイスが外部プロセッサに接続された状態を示すブロック図である。
Claims (49)
- 第1メモリアレイ次元を有する第1メモリアレイと、
制御回路と、
シンクロナスメモリインタフェースと、
を含み、前記制御回路は、前記第1メモリアレイ次元を第2メモリアレイ次元に改変することを特徴とするシンクロナスフラッシュメモリデバイス。 - 請求項1記載のシンクロナスフラッシュメモリデバイスにおいて、前記メモリアレイは、さらに複数のアレイバンクを含むことを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項2記載のシンクロナスフラッシュメモリデバイスにおいて、前記複数のアレイバンクは、それぞれ第1行長さ及び第1列長さを有することを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項3記載のシンクロナスフラッシュメモリデバイスにおいて、前記制御回路は、それぞれの前記アレイバンクの前記第1行長さ及び前記第1列長さを、論理的に第2行長さ及び第2列長さに改変することを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項4記載のシンクロナスフラッシュメモリデバイスにおいて、前記第2行長さ及び前記第2列長さは、SDRAMメモリデバイス又はDDRメモリデバイスと等しいことを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項2記載のシンクロナスフラッシュメモリデバイスにおいて、前記複数のアレイバンクは、それぞれ複数のセグメントをさらに含むことを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項6記載のシンクロナスフラッシュメモリデバイスにおいて、前記複数のアレイバンクは、それぞれ4つのセグメントを含むことを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項1記載のシンクロナスフラッシュメモリデバイスにおいて、シンクロナスメモリインタフェースはさらに、SDRAM互換インタフェース又はDDR互換インタフェースのいずれか一方を含むことを特徴とするシンクロナスフラッシュメモリデバイス。
- 複数のアレイバンクを有するメモリアレイと、
制御回路と、
シンクロナスメモリインタフェースと、
を含み、それぞれの前記アレイバンクは第1行数を有する行と第1列数を有する列とを有し、前記複数のアレイバンクのそれぞれに対し、前記制御回路は、前記第1行数を有する行及び前記第1列数を有する列を、それぞれ第2行数を有する行及び第2列数を有する列に改変することを特徴とするシンクロナス不揮発性メモリデバイス。 - 請求項9記載のシンクロナスフラッシュメモリデバイスにおいて、前記複数のアレイバンクは、4つの等しいアレイバンクであることを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項9記載のシンクロナスフラッシュメモリデバイスにおいて、前記複数のアレイバンクは、それぞれ、複数のセグメントをさらに含むことを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項11記載のシンクロナスフラッシュメモリデバイスにおいて、前記複数のセグメントは行範囲で分割されることを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項11記載のシンクロナスフラッシュメモリデバイスにおいて、前記複数のアレイバンクは、それぞれ4つのセグメントを含むことを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項9記載のシンクロナスフラッシュメモリデバイスにおいて、前記第2行数及び前記第2列数は、SDRAMメモリデバイス又はDDRメモリデバイスの行数及び列数とそれぞれ等しいことを特徴とするシンクロナスフラッシュメモリデバイス。
- 第1メモリアレイ次元を有する第1メモリアレイと、
制御回路と、
シンクロナスメモリインタフェースと、
を含み、前記制御回路は、前記第1メモリアレイ次元を第2メモリアレイ次元に論理的に改変し、
前記シンクロナスメモリインタフェースは、
アドレスインタフェースと、
データインタフェースと、
制御インタフェースと、
を含むことを特徴とするシンクロナスフラッシュメモリデバイス。 - 請求項15記載のシンクロナスフラッシュメモリデバイスにおいて、前記アドレスインタフェースは、さらに拡張アドレスインタフェースを含み、前記拡張アドレスインタフェースは、シンクロナスフラッシュメモリデバイスに対する拡張アクセスを可能にすることを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項16記載のシンクロナスフラッシュメモリデバイスにおいて、前記拡張アドレスインタフェースは、前記第1メモリ次元に対するアクセスを可能にすることを特徴とするシンクロナスフラッシュメモリデバイス。
- 複数のアレイバンクを有する第1メモリアレイと、
制御回路と、
シンクロナスメモリインタフェースと、
を含み、前記複数のアレイバンクは、それぞれ第1行長さ及び第1列長さを有し、前記制御回路は、それぞれの前記アレイバンクの前記第1行長さ及び前記第1列長さを、論理的に第2行長さ及び第2列長さに改変し、
前記シンクロナスメモリインタフェースは、
アドレスインタフェースと、
拡張アドレスインタフェースと、
データインタフェースと、
制御インタフェースと、
を含むことを特徴とするシンクロナスフラッシュメモリデバイス。 - 請求項18記載のシンクロナスフラッシュメモリデバイスにおいて、前記拡張アドレスインタフェースは、さらに前記第1行長さに対するアクセスを可能にすることを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項18記載のシンクロナスフラッシュメモリデバイスにおいて、前記拡張アドレスインタフェースは、さらに前記第1列長さに対するアクセスを可能にすることを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項18記載のシンクロナスフラッシュメモリデバイスにおいて、前記拡張アドレスインタフェースは、前記シンクロナスフラッシュメモリデバイスの前記第1行長さに対する付加的なアドレスインタフェースをさらに含むことを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項21記載のシンクロナスフラッシュメモリデバイスにおいて、前記付加的なアドレスインタフェースは、2つのアドレスラインを有し、前記シンクロナスフラッシュメモリデバイスの前記第1行長さに対するアクセスを可能とすることを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項18記載のシンクロナスフラッシュメモリデバイスにおいて、前記複数のアレイバンクは、さらに複数のセグメントを含み、前記拡張アドレスインタフェースは、さらに付加的なアドレスインタフェースを含み、前記シンクロナスフラッシュメモリデバイスのアクティブなバンクのセグメントを選択することを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項23記載のシンクロナスフラッシュメモリデバイスにおいて、前記付加的なアドレスインタフェースは、2つのアドレスラインを有し、前記シンクロナスフラッシュメモリデバイスのアクティブな前記バンクの前記セグメントを選択することを特徴とするシンクロナスフラッシュメモリデバイス。
- 請求項23記載のシンクロナスフラッシュメモリデバイスにおいて、前記付加的なアドレスインタフェースは、選択されたセグメントのアクティブな行を、前記シンクロナスフラッシュメモリデバイスのアクティブな前記バンクの他のセグメントに関連付けることを特徴とするシンクロナスフラッシュメモリデバイス。
- メモリアレイを第1メモリアレイ次元で複数のセクションに分割するステップと、
前記メモリアレイの前記複数のセクションを論理的に改変して、エミュレートされた仮想第2メモリアレイ次元を形成するステップと、
を含むことを特徴とするシンクロナスフラッシュメモリデバイスを動作させる方法。 - 請求項26記載の方法において、前記メモリアレイを複数のセクションに分割するステップは、さらに前記メモリアレイを複数のアレイバンクに分割するステップを含むことを特徴とするシンクロナスフラッシュメモリデバイスを動作させる方法。
- 請求項27記載の方法において、前記メモリアレイを複数のセクションに分割するステップは、さらに、アレイバンクが前記第1行長さ及び前記第1列長さを有するように前記メモリアレイを複数のアレイバンクに分割するステップを含むことを特徴とするシンクロナスフラッシュメモリデバイスを動作させる方法。
- 請求項28記載の方法において、前記メモリアレイの前記複数のセクションを論理的に改変して、前記エミュレートされた仮想第2メモリアレイ次元を形成するステップは、さらにそれぞれの前記アレイバンクの前記第1行長さ及び前記第1列長さを、論理的に第2行長さ及び第2列長さに改変するステップを含むことを特徴とするシンクロナスフラッシュメモリデバイスを動作させる方法。
- 請求項29記載の方法において、それぞれの前記複数のアレイバンクの前記第2行長さ及び前記第2列長さは、SDRAMメモリデバイス又はDDRメモリデバイスと等しいことを特徴とするシンクロナスフラッシュメモリデバイスを動作させる方法。
- 請求項27記載の方法において、前記メモリアレイを前記複数のアレイバンクに分割するステップは、さらにそれぞれの前記アレイバンクを複数のセグメントに分割することを特徴とするシンクロナスフラッシュメモリデバイスを動作させる方法。
- 請求項26記載の方法において、さらにSDRAM互換インタフェース又はDDR互換インタフェースのいずれか一方と結合するステップを含むことを特徴とするシンクロナスフラッシュメモリデバイスを動作させる方法。
- 第1メモリアレイ次元を有するメモリアレイを複数のアレイバンクに分割するステップと、
前記複数のアレイバンクをそれぞれ複数のセグメントに分割するステップと、
前記メモリアレイの前記第1メモリアレイ次元の前記複数のアレイバンクと、複数のセグメントとを論理的に改変し、エミュレートされた仮想第2メモリアレイ次元を形成するステップと、
シンクロナスメモリインタフェース及び拡張インタフェースを通じ、前記メモリアレイの前記第1メモリアレイ次元にアクセス可能にするステップと、
を含み、前記エミュレートされた仮想第2メモリアレイ次元には前記シンクロナスメモリインタフェースを通じてアクセスすることを特徴とするシンクロナスフラッシュメモリデバイスを動作させる方法。 - 請求項33記載の方法において、前記拡張インタフェースは、拡張アドレスインタフェースであることを特徴とするシンクロナスフラッシュメモリデバイスを動作させる方法。
- 請求項33記載の方法において、前記拡張インタフェースは、前記シンクロナスメモリインタフェースと共働することを特徴とするシンクロナスフラッシュメモリデバイスを動作させる方法。
- 請求項33記載の方法において、前記拡張インタフェースは、それぞれの前記アレイバンクの第1行長さにアクセス可能であることを特徴とするシンクロナスフラッシュメモリデバイスを動作させる方法。
- 請求項36記載の方法において、前記拡張インタフェースは、前記複数のアレイバンクのそれぞれの第1列長さに拡張アクセス可能であることを特徴とするシンクロナスフラッシュメモリデバイスを動作させる方法。
- 請求項34記載の方法において、前記拡張アドレスインタフェースは、さらに2つのアドレスラインを含み、前記シンクロナスフラッシュメモリデバイスの前記第1行長さにアクセス可能であることを特徴とするシンクロナスフラッシュメモリデバイスを動作させる方法。
- 請求項36記載の方法において、前記拡張インタフェースは、さらに付加的なアドレスインタフェースを含み、前記シンクロナスフラッシュメモリデバイスのアクティブなバンクのセグメントを選択することを特徴とするシンクロナスフラッシュメモリデバイスを動作させる方法。
- 請求項39記載の方法において、前記付加的なアドレスインタフェースを形成するステップは、2つのアドレスラインを形成するステップをさらに含み、前記シンクロナスフラッシュメモリデバイスのアクティブな前記バンクの前記セグメントを選択することを特徴とするシンクロナスフラッシュメモリデバイスを動作させる方法。
- 請求項39記載の方法において、前記付加的なアドレスインタフェースは、選択されたセグメントのアクティブな行を、前記シンクロナスフラッシュメモリデバイスのアクティブな前記バンクの他のセグメントに関連付けることを特徴とするシンクロナスフラッシュメモリデバイスを動作させる方法。
- 複数の第1バンクを有する第1メモリアレイを形成するステップと、
前記複数の第1バンクをそれぞれ複数のセグメントに分割するステップと、
前記複数のセグメントを論理的にマッピングして複数の第2セグメントを有する第2メモリアレイとするステップと、
を含むことを特徴とするシンクロナス不揮発性メモリデバイスを論理的にマッピングする方法。 - 4つのアレイバンクからなる第1セットを有するメモリアレイと、
ラッチ回路と、
制御回路と、
SDRAM互換シンクロナスメモリインタフェースと、
を含み、前記メモリアレイは、それぞれの前記アレイバンクが、第1行数を有する行と、第1列数を有する列とを有し、それぞれの前記アレイバンクが行範囲で4つのセグメントに分割されており、
前記制御回路は、前記ラッチ回路及び前記4つのアレイバンクのそれぞれの前記4つのセグメントをマッピングすることで4つのアレイバンクからなる第2仮想セットを有する等しいメモリサイズのエミュレートされた仮想SDRAMメモリデバイスとし、前記メモリアレイのそれぞれのアレイバンクの前記第1行数を有する行と前記第1列数を有する列とが、前記エミュレートされた仮想SDRAMメモリデバイスの4つのアレイバンクからなる前記第2仮想セットの第2行数を有する行と第2列数を有する列とにマッピングされ、前記第2行数は前記第1行数の4分の1であり、前記第2列数は前記第1列数の4倍であることを特徴とするシンクロナスフラッシュメモリデバイス。 - 複数のアレイバンクを有する不揮発性メモリアレイを形成する工程と、
制御回路を形成する工程と、
シンクロナスインタフェースを形成する工程と、
を含み、それぞれの前記アレイバンクは、第1行数を有する行と第1列数を有する列とを有し、
前記複数のアレイバンクのそれぞれに対し、前記制御回路は、前記第1行数を有する行及び前記第1列数を有する列を、それぞれ第2行数を有する行及び第2列数を有する列に改変することを特徴とするシンクロナスフラッシュメモリデバイスの製造方法。 - シンクロナスメモリコントローラと、
シンクロナスフラッシュメモリデバイスと、
を含み、前記シンクロナスフラッシュメモリデバイスは、
第1メモリアレイ次元を有するメモリアレイと、
制御回路と、
シンクロナスメモリインタフェースと、
を含み、前記制御回路は、前記第1メモリアレイ次元を第2メモリアレイ次元に論理的に改変することを特徴とするシステム。 - 請求項45記載のシステムにおいて、前記シンクロナスメモリコントローラは、さらにプロセッサ、ASIC、FPGAのうち1つを含むことを特徴とするシステム。
- 請求項45記載のシステムにおいて、前記シンクロナスメモリコントローラは、さらにSDRAM又はDDR互換コントローラを含むことを特徴とするシステム。
- 請求項45記載のシステムにおいて、前記シンクロナスメモリコントローラは、さらに拡張仮想シンクロナスフラッシュメモリ互換コントローラを含むことを特徴とするシステム。
- 請求項45記載のシステムにおいて、前記シンクロナスメモリコントローラは、さらに拡張シンクロナスフラッシュメモリ互換コントローラを含むことを特徴とするシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/928,621 US6625081B2 (en) | 2001-08-13 | 2001-08-13 | Synchronous flash memory with virtual segment architecture |
PCT/US2002/025583 WO2003017283A1 (en) | 2001-08-13 | 2002-08-13 | Synchronous flash memory with virtual segment architecture |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005500643A true JP2005500643A (ja) | 2005-01-06 |
JP3843099B2 JP3843099B2 (ja) | 2006-11-08 |
Family
ID=25456542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003522102A Expired - Fee Related JP3843099B2 (ja) | 2001-08-13 | 2002-08-13 | 仮想セグメントアーキテクチャを有するシンクロナスフラッシュメモリ |
Country Status (5)
Country | Link |
---|---|
US (6) | US6625081B2 (ja) |
EP (1) | EP1423857B1 (ja) |
JP (1) | JP3843099B2 (ja) |
KR (1) | KR100570259B1 (ja) |
WO (1) | WO2003017283A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9256523B2 (en) | 2011-03-23 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor storage device and control method thereof |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6625081B2 (en) * | 2001-08-13 | 2003-09-23 | Micron Technology, Inc. | Synchronous flash memory with virtual segment architecture |
US6834334B2 (en) * | 2001-08-28 | 2004-12-21 | International Business Machines Corporation | Method and apparatus for address decoding of embedded DRAM devices |
ITRM20010516A1 (it) | 2001-08-29 | 2003-02-28 | Micron Technology Inc | Architettura a schiera di memorie flash. |
US7251711B2 (en) * | 2002-05-28 | 2007-07-31 | Micron Technology, Inc. | Apparatus and methods having a command sequence |
US7007133B2 (en) * | 2002-05-29 | 2006-02-28 | Micron Technology, Inc. | Synchronous memory open page register |
US7123512B2 (en) * | 2002-07-19 | 2006-10-17 | Micron Technology, Inc. | Contiguous block addressing scheme |
KR20040012216A (ko) * | 2002-08-01 | 2004-02-11 | 김정태 | 대마를 원료로 하는 종이 및 그 제조방법 |
US6836434B2 (en) * | 2002-11-21 | 2004-12-28 | Micron Technology, Inc. | Mode selection in a flash memory device |
US20060164907A1 (en) * | 2003-07-22 | 2006-07-27 | Micron Technology, Inc. | Multiple flash memory device management |
JP4262033B2 (ja) * | 2003-08-27 | 2009-05-13 | 株式会社ルネサステクノロジ | 半導体集積回路 |
US8250295B2 (en) | 2004-01-05 | 2012-08-21 | Smart Modular Technologies, Inc. | Multi-rank memory module that emulates a memory module having a different number of ranks |
US7532537B2 (en) * | 2004-03-05 | 2009-05-12 | Netlist, Inc. | Memory module with a circuit providing load isolation and memory domain translation |
US7289386B2 (en) * | 2004-03-05 | 2007-10-30 | Netlist, Inc. | Memory module decoder |
US7916574B1 (en) | 2004-03-05 | 2011-03-29 | Netlist, Inc. | Circuit providing load isolation and memory domain translation for memory module |
US20050204091A1 (en) * | 2004-03-11 | 2005-09-15 | Kilbuck Kevin M. | Non-volatile memory with synchronous DRAM interface |
WO2005098862A2 (en) * | 2004-03-31 | 2005-10-20 | Micron Technology, Inc. | Reconstruction of signal timing in integrated circuits |
US20050232034A1 (en) * | 2004-04-19 | 2005-10-20 | Tatung Co., Ltd. | Auxiliary device for operating M-DOC series flash memory and non-X86 system processor in synchronism |
KR100546418B1 (ko) | 2004-07-27 | 2006-01-26 | 삼성전자주식회사 | 데이터 출력시 ddr 동작을 수행하는 비휘발성 메모리장치 및 데이터 출력 방법 |
US7386700B2 (en) * | 2004-07-30 | 2008-06-10 | Sandisk Il Ltd | Virtual-to-physical address translation in a flash file system |
US7254075B2 (en) * | 2004-09-30 | 2007-08-07 | Rambus Inc. | Integrated circuit memory system having dynamic memory bank count and page size |
US9104315B2 (en) | 2005-02-04 | 2015-08-11 | Sandisk Technologies Inc. | Systems and methods for a mass data storage system having a file-based interface to a host and a non-file-based interface to secondary storage |
US7486530B2 (en) * | 2005-04-28 | 2009-02-03 | Micron Technology, Inc. | Method of comparison between cache and data register for non-volatile memory |
US20060277355A1 (en) * | 2005-06-01 | 2006-12-07 | Mark Ellsberry | Capacity-expanding memory device |
US7627733B2 (en) | 2005-08-03 | 2009-12-01 | Sandisk Corporation | Method and system for dual mode access for storage devices |
WO2007058617A1 (en) * | 2005-11-17 | 2007-05-24 | Chee Keng Chang | A controller for non-volatile memories, and methods of operating the memory controller |
US20070132789A1 (en) * | 2005-12-08 | 2007-06-14 | Bas Ording | List scrolling in response to moving contact over list of index symbols |
US7747837B2 (en) | 2005-12-21 | 2010-06-29 | Sandisk Corporation | Method and system for accessing non-volatile storage devices |
US7793068B2 (en) | 2005-12-21 | 2010-09-07 | Sandisk Corporation | Dual mode access for non-volatile storage devices |
US7769978B2 (en) | 2005-12-21 | 2010-08-03 | Sandisk Corporation | Method and system for accessing non-volatile storage devices |
US7345926B2 (en) | 2006-04-24 | 2008-03-18 | Sandisk Corporation | High-performance flash memory data transfer |
US7499339B2 (en) * | 2006-07-19 | 2009-03-03 | Sandisk Corporation | High-performance flash memory data transfer |
US7499369B2 (en) * | 2006-07-19 | 2009-03-03 | Sandisk Corporation | Method of high-performance flash memory data transfer |
US7366028B2 (en) | 2006-04-24 | 2008-04-29 | Sandisk Corporation | Method of high-performance flash memory data transfer |
US7525855B2 (en) * | 2006-04-24 | 2009-04-28 | Sandisk Corporation | Method of high-performance flash memory data transfer |
US7366029B2 (en) * | 2006-04-24 | 2008-04-29 | Sandisk Corporation | High-performance flash memory data transfer |
US7502267B2 (en) * | 2006-09-22 | 2009-03-10 | Winbond Electronics Corporation | Clock frequency doubler method and apparatus for serial flash testing |
KR100878125B1 (ko) * | 2007-11-30 | 2009-01-14 | 연세대학교 산학협력단 | 동기화된 더블 데이터 레이트 플래시 메모리 장치, 및 그인터페이스 장치 |
US8825939B2 (en) * | 2007-12-12 | 2014-09-02 | Conversant Intellectual Property Management Inc. | Semiconductor memory device suitable for interconnection in a ring topology |
US8154901B1 (en) | 2008-04-14 | 2012-04-10 | Netlist, Inc. | Circuit providing load isolation and noise reduction |
US8417870B2 (en) | 2009-07-16 | 2013-04-09 | Netlist, Inc. | System and method of increasing addressable memory space on a memory board |
US8516185B2 (en) | 2009-07-16 | 2013-08-20 | Netlist, Inc. | System and method utilizing distributed byte-wise buffers on a memory module |
US8407697B2 (en) * | 2008-06-09 | 2013-03-26 | International Business Machines Corporation | Application mobility using virtual real memory services |
EP2308054B1 (en) | 2008-07-01 | 2016-04-13 | LSI Corporation | Methods and apparatus for interfacing between a flash memory controller and a flash memory array |
US8161313B2 (en) * | 2008-09-30 | 2012-04-17 | Mosaid Technologies Incorporated | Serial-connected memory system with duty cycle correction |
US8181056B2 (en) * | 2008-09-30 | 2012-05-15 | Mosaid Technologies Incorporated | Serial-connected memory system with output delay adjustment |
US9128632B2 (en) | 2009-07-16 | 2015-09-08 | Netlist, Inc. | Memory module with distributed data buffers and method of operation |
US8582382B2 (en) * | 2010-03-23 | 2013-11-12 | Mosaid Technologies Incorporated | Memory system having a plurality of serially connected devices |
US8429500B2 (en) | 2010-03-31 | 2013-04-23 | Lsi Corporation | Methods and apparatus for computing a probability value of a received value in communication or storage systems |
US8504885B2 (en) | 2010-03-31 | 2013-08-06 | Lsi Corporation | Methods and apparatus for approximating a probability density function or distribution for a received value in communication or storage systems |
US8775913B2 (en) | 2010-03-31 | 2014-07-08 | Lsi Corporation | Methods and apparatus for computing soft data or log likelihood ratios for received values in communication or storage systems |
KR101841622B1 (ko) * | 2010-11-04 | 2018-05-04 | 삼성전자주식회사 | 온-다이 터미네이션 회로를 가지는 불휘발성 메모리 장치 및 그것의 제어 방법 |
US8725941B1 (en) * | 2011-10-06 | 2014-05-13 | Netapp, Inc. | Determining efficiency of a virtual array in a virtualized storage system |
US9183910B2 (en) | 2012-05-31 | 2015-11-10 | Samsung Electronics Co., Ltd. | Semiconductor memory devices for alternately selecting bit lines |
US10282286B2 (en) | 2012-09-14 | 2019-05-07 | Micron Technology, Inc. | Address mapping using a data unit type that is variable |
US9471484B2 (en) | 2012-09-19 | 2016-10-18 | Novachips Canada Inc. | Flash memory controller having dual mode pin-out |
CN105706064B (zh) | 2013-07-27 | 2019-08-27 | 奈特力斯股份有限公司 | 具有本地分别同步的内存模块 |
EP2856995A1 (en) | 2013-10-04 | 2015-04-08 | Alex Moens | Toilet seat |
TW201712472A (zh) * | 2015-09-18 | 2017-04-01 | 2419265安大略公司 | 具有複數個記憶體裝置的固態記憶體裝置 |
US10565335B2 (en) | 2016-03-04 | 2020-02-18 | Montana Systems Inc. | Event-driven design simulation |
US11275582B2 (en) | 2017-01-06 | 2022-03-15 | Montana Systems Inc. | Event-driven design simulation |
US10747930B2 (en) | 2016-03-04 | 2020-08-18 | Montana Systems Inc. | Event-driven design simulation |
US10360028B2 (en) * | 2016-03-04 | 2019-07-23 | Montana Systems Inc. | Event-driven design simulation |
US10789405B2 (en) | 2016-03-04 | 2020-09-29 | Montana Systems Inc. | Event-driven design simulation |
US10318175B2 (en) * | 2017-03-07 | 2019-06-11 | Samsung Electronics Co., Ltd. | SSD with heterogeneous NVM types |
US10755014B2 (en) | 2018-03-14 | 2020-08-25 | Montana Systems Inc. | Event-driven design simulation |
US10585615B1 (en) * | 2018-05-10 | 2020-03-10 | Seagate Technology Llc | Virtual flash system |
US11386961B2 (en) * | 2019-12-20 | 2022-07-12 | Sandisk Technologies Llc | Centralized fixed rate serializer and deserializer for bad column management in non-volatile memory |
CN111525828B (zh) * | 2020-05-20 | 2023-03-10 | 太原理工大学 | 基于虚拟同步电机的双向隔离型谐振功率变换器控制方法 |
CN116580739B (zh) * | 2023-07-14 | 2023-11-03 | 上海海栎创科技股份有限公司 | 一种快速掩膜编程rom自定时方法、电路及电子装置 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5696917A (en) | 1994-06-03 | 1997-12-09 | Intel Corporation | Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory |
KR0145222B1 (ko) | 1995-05-20 | 1998-08-17 | 김광호 | 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법 |
US5646893A (en) | 1995-09-07 | 1997-07-08 | Advanced Micro Devices, Inc. | Segmented read line circuit particularly useful for multi-port storage arrays |
US5831929A (en) | 1997-04-04 | 1998-11-03 | Micron Technology, Inc. | Memory device with staggered data paths |
US6021087A (en) * | 1997-09-25 | 2000-02-01 | Texas Instruments Incorporated | Dynamic logic memory addressing circuits, systems, and methods with decoder fan out greater than 2:1 |
US6108745A (en) | 1997-10-31 | 2000-08-22 | Hewlett-Packard Company | Fast and compact address bit routing scheme that supports various DRAM bank sizes and multiple interleaving schemes |
US5963465A (en) | 1997-12-12 | 1999-10-05 | Saifun Semiconductors, Ltd. | Symmetric segmented memory array architecture |
US5978302A (en) | 1998-05-13 | 1999-11-02 | Micron Technology, Inc. | Multi-bank architecture for a wide I/O DRAM |
KR100303775B1 (ko) * | 1998-10-28 | 2001-09-24 | 박종섭 | 디디알 에스디램에서 데이터스트로브신호를 제어하기 위한 방법및 장치 |
US6452851B1 (en) * | 1998-10-29 | 2002-09-17 | Hitachi, Ltd. | Semiconductor integrated circuit device |
US6044032A (en) | 1998-12-03 | 2000-03-28 | Micron Technology, Inc. | Addressing scheme for a double data rate SDRAM |
US6081477A (en) | 1998-12-03 | 2000-06-27 | Micron Technology, Inc. | Write scheme for a double data rate SDRAM |
US6326097B1 (en) * | 1998-12-10 | 2001-12-04 | Manhattan Scientifics, Inc. | Micro-fuel cell power devices |
US6172893B1 (en) * | 1999-01-05 | 2001-01-09 | Micron Technology, Inc. | DRAM with intermediate storage cache and separate read and write I/O |
US6157560A (en) | 1999-01-25 | 2000-12-05 | Winbond Electronics Corporation | Memory array datapath architecture |
EP1210666A1 (en) | 1999-04-29 | 2002-06-05 | Centennial Technologies, Inc. | Linear flash memory compatible with compactflash mechanical interface |
US6591327B1 (en) | 1999-06-22 | 2003-07-08 | Silicon Storage Technology, Inc. | Flash memory with alterable erase sector size |
US6163489A (en) | 1999-07-16 | 2000-12-19 | Micron Technology Inc. | Semiconductor memory having multiple redundant columns with offset segmentation boundaries |
KR100499292B1 (ko) | 2000-03-30 | 2005-07-07 | 마이크론 테크놀로지, 인크. | 동기형 플래시 메모리 |
US6236618B1 (en) | 2000-04-03 | 2001-05-22 | Virage Logic Corp. | Centrally decoded divided wordline (DWL) memory architecture |
JP3871853B2 (ja) * | 2000-05-26 | 2007-01-24 | 株式会社ルネサステクノロジ | 半導体装置及びその動作方法 |
US6314030B1 (en) | 2000-06-14 | 2001-11-06 | Micron Technology, Inc. | Semiconductor memory having segmented row repair |
US6278654B1 (en) * | 2000-06-30 | 2001-08-21 | Micron Technology, Inc. | Active terminate command in synchronous flash memory |
US6442076B1 (en) * | 2000-06-30 | 2002-08-27 | Micron Technology, Inc. | Flash memory with multiple status reading capability |
US6246626B1 (en) | 2000-07-28 | 2001-06-12 | Micron Technology, Inc. | Protection after brown out in a synchronous memory |
US6496425B1 (en) * | 2000-08-21 | 2002-12-17 | Micron Technology, Inc | Multiple bit line column redundancy |
US6304510B1 (en) | 2000-08-31 | 2001-10-16 | Micron Technology, Inc. | Memory device address decoding |
US6396764B1 (en) | 2000-11-16 | 2002-05-28 | Silicon Aquarius, Inc. | Segmented memory architecture and systems and methods using the same |
US6625081B2 (en) * | 2001-08-13 | 2003-09-23 | Micron Technology, Inc. | Synchronous flash memory with virtual segment architecture |
-
2001
- 2001-08-13 US US09/928,621 patent/US6625081B2/en not_active Expired - Lifetime
-
2002
- 2002-03-21 US US10/102,757 patent/US6654307B2/en not_active Expired - Lifetime
- 2002-08-13 KR KR1020047002205A patent/KR100570259B1/ko not_active IP Right Cessation
- 2002-08-13 WO PCT/US2002/025583 patent/WO2003017283A1/en active Application Filing
- 2002-08-13 JP JP2003522102A patent/JP3843099B2/ja not_active Expired - Fee Related
- 2002-08-13 EP EP02794875A patent/EP1423857B1/en not_active Expired - Lifetime
-
2003
- 2003-02-19 US US10/369,010 patent/US6798710B2/en not_active Expired - Lifetime
- 2003-02-19 US US10/368,874 patent/US6667932B2/en not_active Expired - Lifetime
- 2003-09-23 US US10/668,443 patent/US6845057B2/en not_active Expired - Fee Related
-
2004
- 2004-08-12 US US10/916,941 patent/US7016254B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9256523B2 (en) | 2011-03-23 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor storage device and control method thereof |
US9582414B2 (en) | 2011-03-23 | 2017-02-28 | Kabushiki Kaisha Toshiba | Semiconductor storage device and control method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20050018522A1 (en) | 2005-01-27 |
US7016254B2 (en) | 2006-03-21 |
EP1423857B1 (en) | 2013-01-23 |
US6845057B2 (en) | 2005-01-18 |
US20030031076A1 (en) | 2003-02-13 |
US6654307B2 (en) | 2003-11-25 |
US20030031052A1 (en) | 2003-02-13 |
US6625081B2 (en) | 2003-09-23 |
US20040057284A1 (en) | 2004-03-25 |
US6798710B2 (en) | 2004-09-28 |
WO2003017283A1 (en) | 2003-02-27 |
EP1423857A1 (en) | 2004-06-02 |
US20030128619A1 (en) | 2003-07-10 |
US6667932B2 (en) | 2003-12-23 |
KR20040030090A (ko) | 2004-04-08 |
US20030123288A1 (en) | 2003-07-03 |
JP3843099B2 (ja) | 2006-11-08 |
KR100570259B1 (ko) | 2006-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3843099B2 (ja) | 仮想セグメントアーキテクチャを有するシンクロナスフラッシュメモリ | |
US7123521B1 (en) | Random cache read | |
JP3398583B2 (ja) | キャッシュ・シンクロナス・ダイナミック・ランダム・アクセス・メモリ | |
US6381180B1 (en) | Distributed write data drivers for burst access memories | |
US5757703A (en) | Distributed write data drivers for burst access memories | |
US8107304B2 (en) | Distributed write data drivers for burst access memories | |
JP3773846B2 (ja) | プリチャージ処理が不要化されたシンクロナスフラッシュメモリ | |
US6525971B2 (en) | Distributed write data drivers for burst access memories | |
US20070233955A1 (en) | Mixed-Mode ROM/RAM Booting Using an Integrated Flash Controller with NAND-Flash, RAM, and SD Interfaces | |
US6757211B2 (en) | Synchronous flash memory command sequence | |
US6938117B2 (en) | Tri-stating output buffer during initialization of synchronous memory | |
JP3779209B2 (ja) | 読み出し処理および書き込み処理を並列に実行する機能を有するシンクロナスフラッシュメモリ | |
JPWO2006003693A1 (ja) | データプロセッサ | |
US6662279B2 (en) | DQ mask to force internal data to mask external data in a flash memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060811 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |