JP2005353853A - Tape substrate, manufacturing method thereof and semiconductor device - Google Patents

Tape substrate, manufacturing method thereof and semiconductor device Download PDF

Info

Publication number
JP2005353853A
JP2005353853A JP2004173275A JP2004173275A JP2005353853A JP 2005353853 A JP2005353853 A JP 2005353853A JP 2004173275 A JP2004173275 A JP 2004173275A JP 2004173275 A JP2004173275 A JP 2004173275A JP 2005353853 A JP2005353853 A JP 2005353853A
Authority
JP
Japan
Prior art keywords
tape
bump
semiconductor device
electrode
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004173275A
Other languages
Japanese (ja)
Inventor
Michinari Tetani
道成 手谷
Nobuyuki Koya
信之 幸谷
Keisuke Furuya
圭介 古谷
Hideyuki Kaneko
英之 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004173275A priority Critical patent/JP2005353853A/en
Publication of JP2005353853A publication Critical patent/JP2005353853A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which is connectable, if a tape bump material and an electrode pad material are likely to produce an intermetallic compound therebetween, and the tape bump surface slants or tape bumps are misaligned from electrode pads. <P>SOLUTION: A tape bump 3 to be connected to one electrode pad 5 is composed of a plurality of bumps, this facilitating connecting the electrode pad 5 to the tape bump 3. Thus, the semiconductor device is connectable, if the material of the tape bump 3 and the material of the electrode pad 5 are likely to produce an intermetallic compound therebetween, and the surface of the tape bump 3 slants or tape bumps 3 are misaligned from the electrode pads 5. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置の端子接続部およびその製造方法に関する。   The present invention relates to a terminal connection portion of a semiconductor device and a manufacturing method thereof.

近年、集積回路の高集積化、半導体チップの縮小に伴い、微細ピッチの端子への接続に対応可能な実装技術が要求されている。この要求に対応しやすい実装技術として、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等に利用されるＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装が挙げられる。その他の実装技術としては、また異方性導電膜、すなわちＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を利用したＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ ＦｉｌｍまたはＦｌｅｘｉｂｌｅ）といった実装が知られている。   In recent years, with the high integration of integrated circuits and the reduction of semiconductor chips, there is a demand for a mounting technology that can handle connections to terminals with a fine pitch. As a mounting technology that easily meets this requirement, there is TAB (Tape Automated Bonding) mounting used for TCP (Tape Carrier Package) and the like. As other mounting techniques, there are known mounting methods such as an anisotropic conductive film, that is, COG (Chip On Glass) using COF (Anisotropic Conductive Film), COF (Chip On Film or Flexible).

これらの実装形態の基本構成は、半導体基板上に形成された電極パッド上にバンプと呼ばれる突起をＡｕや半田を用いて形成した後、樹脂テープやガラス基板上に形成された金属配線上に半導体基板上のバンプを一括に加圧し接合する構成である。   The basic configuration of these mounting forms is that a bump called a bump is formed on an electrode pad formed on a semiconductor substrate using Au or solder, and then a semiconductor is formed on a metal wiring formed on a resin tape or a glass substrate. In this configuration, the bumps on the substrate are pressed and bonded together.

また、半導体基板上にバンプを形成するのではなく逆に、樹脂テープ上に形成された金属配線上にバンプのみを形成した後、半導体基板上に形成された電極パッドと接続する構成もある。   Further, instead of forming bumps on the semiconductor substrate, there is a configuration in which only bumps are formed on the metal wiring formed on the resin tape and then connected to the electrode pads formed on the semiconductor substrate.

以下、図を用いて従来の半導体装置について説明する。
図８は従来の半導体装置の端子接続部の構成を示す図、図１１は従来の半導体装置の端子接続工程を示す図である。 Hereinafter, a conventional semiconductor device will be described with reference to the drawings.
FIG. 8 is a diagram illustrating a configuration of a terminal connection portion of a conventional semiconductor device, and FIG. 11 is a diagram illustrating a terminal connection process of the conventional semiconductor device.

図８、図１１において、１はテープ基材、２はテープリード、３はテープバンプ、４は半導体基板、５は電極パッド、６は表面保護膜、７は電極開口部、８は絶縁性液状樹脂、１３はボンディングツールである。   8 and 11, 1 is a tape substrate, 2 is a tape lead, 3 is a tape bump, 4 is a semiconductor substrate, 5 is an electrode pad, 6 is a surface protection film, 7 is an electrode opening, and 8 is an insulating liquid. Resin 13 is a bonding tool.

テープ基板１上に、リソグラフィー工程とエッチング工程などの工法でテープリード２が形成されている。テープリード２上に、リソグラフィー工程とめっき工程などの工法でテープバンプ３が形成されている。また、半導体基板４上に外界との電気的信号をやり取りする電極パッド５と半導体基板４表面を保護する表面保護膜６があり、電極パッド５は、表面保護膜６を開口した電極開口部７により開口している。   A tape lead 2 is formed on the tape substrate 1 by a method such as a lithography process and an etching process. A tape bump 3 is formed on the tape lead 2 by a method such as a lithography process and a plating process. Further, an electrode pad 5 for exchanging electrical signals with the outside world and a surface protective film 6 for protecting the surface of the semiconductor substrate 4 are provided on the semiconductor substrate 4. The electrode pad 5 has an electrode opening 7 in which the surface protective film 6 is opened. It is opened by.

ここで、まず、表面保護膜６やパッド電極５上に、絶縁性液状樹脂８をのせる（図１１（ａ））。
テープバンプ３と電極パッド５の位置を合わせたあと、接続させ、ボンディングツール１３を用いて接続部に超音波や荷重を加えることにより、テープバンプ３と電極パッド５の接続部に金属間化合物の形成や接続が強固となる（図１１（ｂ））（例えば、特許文献１参照）。
特開平１０−３３５３７３号公報 Here, first, the insulating liquid resin 8 is placed on the surface protective film 6 and the pad electrode 5 (FIG. 11A).
After aligning the positions of the tape bump 3 and the electrode pad 5, they are connected, and an ultrasonic wave or a load is applied to the connection portion using the bonding tool 13, so that an intermetallic compound is applied to the connection portion of the tape bump 3 and the electrode pad 5. Formation and connection become strong (FIG. 11B) (see, for example, Patent Document 1).
JP 10-335373 A

しかしながら、上記従来の構成では、半導体装置は、テープバンプ３とパッド電極５との接続時に、テープバンプ３材料とパッド電極５材料とで金属間化合物を形成する必要があるが、テープバンプ３の面積が大きいと、接触面の平坦性の影響が大きくなり、バンプ面積の全てがパッド電極５と接触することが難しくなる。バンプ面の全てで金属間化合物が形成されにくい。また、テープバンプ３表面が電極パッド５と完全に平行であれば、テープバンプ３と電極パッド５の接触面積が大きく、金属間化合物が形成される面積が大きくなるため接触が安定するので良いが、テープバンプ３表面が斜めになっていた場合など、接続部面で接続せず接続部面が面接続でない線接続となり、テープバンプ３と電極パッド５の接触面積が少なくなる、接触面積が少ないと、金属間化合物の形成面積が少なくなり、接触が安定しないことになる（図９）。また、テープバンプ３と電極パッド５の合わせがずれた場合は、テープバンプ３の一部が表面保護膜６の上にのりあがり、テープバンプ３と電極パッド５の接触ができなくなり、金属間化合物が形成されなくなり、接触が安定しないため、接続できない状態となる（図１０）。この様な状態が発生するという問題点があった。   However, in the above-described conventional configuration, the semiconductor device needs to form an intermetallic compound with the tape bump 3 material and the pad electrode 5 material when the tape bump 3 and the pad electrode 5 are connected. When the area is large, the influence of the flatness of the contact surface becomes large, and it becomes difficult for the entire bump area to contact the pad electrode 5. Intermetallic compounds are difficult to form on all bump surfaces. Further, if the surface of the tape bump 3 is completely parallel to the electrode pad 5, the contact area between the tape bump 3 and the electrode pad 5 is large, and the area where the intermetallic compound is formed becomes large, so that the contact is stable. When the surface of the tape bump 3 is slanted, the connection portion surface is not connected and the connection portion surface is a line connection that is not surface connection, the contact area between the tape bump 3 and the electrode pad 5 is reduced, and the contact area is small. As a result, the formation area of the intermetallic compound is reduced, and the contact is not stable (FIG. 9). Further, when the alignment of the tape bump 3 and the electrode pad 5 is shifted, a part of the tape bump 3 is put on the surface protective film 6 and the tape bump 3 and the electrode pad 5 cannot be contacted, and the intermetallic compound Is not formed, and the contact is not stable, so that the connection cannot be established (FIG. 10). There was a problem that such a state occurred.

本発明は上記従来の問題点を解決するもので、テープバンプ３材料と電極パッド５材料との間の金属間化合物が形成されやすく、また、テープバンプ３表面が斜めの場合や、テープバンプ３と電極パッド５の合わせがずれた場合でも、接続が可能な半導体装置を提供する。   The present invention solves the above-mentioned conventional problems, and an intermetallic compound is easily formed between the tape bump 3 material and the electrode pad 5 material, and the surface of the tape bump 3 is oblique or the tape bump 3 Provided is a semiconductor device that can be connected even when the alignment of the electrode pad 5 is shifted.

この目的を達成するために、本発明の請求項１記載のテープ基板は、複数の電極を備える半導体チップと導体配線上に形成されたバンプを介して電気的に接続することにより半導体装置を形成するテープ基板であって、前記導体配線上に複数の前記バンプが形成されていることを特徴とする。   To achieve this object, a tape substrate according to claim 1 of the present invention forms a semiconductor device by electrically connecting a semiconductor chip having a plurality of electrodes via bumps formed on a conductor wiring. A plurality of bumps are formed on the conductor wiring.

請求項２記載のテープ基板は、複数の電極を備える半導体チップと導体配線上に形成されたバンプを介して電気的に接続することにより半導体装置を形成するテープ基板であって、前記バンプ先端に複数の突起が形成されていることを特徴とする。   The tape substrate according to claim 2 is a tape substrate for forming a semiconductor device by electrically connecting to a semiconductor chip having a plurality of electrodes via bumps formed on the conductor wiring, and at the bump tips. A plurality of protrusions are formed.

請求項３記載のテープ基板は、請求項１または請求項２のいずれかに記載のテープ基板において、前記テープ基板がフィルムで皮膜されていて、前記フィルムとしてポリイミドを使用し、前記導体配線として銅配線にニッケルを被服したものを使用し、前記バンプとして金を使用することを特徴とする。   The tape substrate according to claim 3 is the tape substrate according to claim 1 or 2, wherein the tape substrate is coated with a film, polyimide is used as the film, and copper is used as the conductor wiring. The wiring is made of nickel, and gold is used as the bump.

請求項４記載の半導体装置は、請求項１記載の半導体装置において、前記複数の前記バンプと前記電極の接触で、前記複数の前記バンプが前記電極に全て接触する事を特徴とする。   According to a fourth aspect of the present invention, in the semiconductor device according to the first aspect, the plurality of bumps are all in contact with the electrodes when the plurality of bumps are in contact with the electrodes.

請求項５記載の半導体装置は、請求項２記載の半導体装置において、半導体装置において、前記バンプ先端の前記複数の突起と前記電極の接触で、前記複数の突起が前記電極に全て接触する事を特徴とする。   According to a fifth aspect of the present invention, in the semiconductor device according to the second aspect, in the semiconductor device, the plurality of protrusions are all in contact with the electrode due to the contact between the plurality of protrusions at the tip of the bump and the electrode. Features.

請求項６記載の半導体装置は、請求項１記載の半導体装置において、前記複数の前記バンプのうち少なくても１つの前記バンプが前記電極と接触する事を特徴とする。
請求項７記載のテープ基板の製造方法は、テープ基板上に導体配線を形成する行程と、基板上にフォトレジストを塗布する工程と、前記バンプ形成位置合わせの必要のない、導体配線上を横切る様に開口を備え、前記開口が独立することなく連続しており、前記複数のバンプを形成することが可能になるように、前記開講が並列に複数列並んだ開口を備えたフォトマスクを用い、フォトレジストを露光する工程と、露光された前記フォトレジストを現像処理し、フォトレジストが開口する工程と、めっき液雰囲気中に前記導体配線に電流を流し、フォトレジストが開口していても、前記導体配線とめっき液と接触する部分のみめっきが成長し、導体配線と接触していない部分については、めっきが成長せず、選択することが可能となる、前記導体配線上にめっきを成長させる工程と、フォトレジストを除去する工程とを有することを特徴とする。 A semiconductor device according to a sixth aspect is the semiconductor device according to the first aspect, wherein at least one of the plurality of bumps contacts the electrode.
The method of manufacturing a tape substrate according to claim 7 includes a step of forming a conductor wiring on the tape substrate, a step of applying a photoresist on the substrate, and a conductor wiring that does not require the bump formation alignment. Using a photomask having openings in which the openings are arranged in parallel so that the openings are continuous without being independent and the plurality of bumps can be formed. The step of exposing the photoresist, developing the exposed photoresist, opening the photoresist, passing a current through the conductor wiring in the plating solution atmosphere, and opening the photoresist, The plating grows only in the portion that contacts the conductor wiring and the plating solution, and the portion that does not contact the conductor wiring does not grow and can be selected. Growing a plated onto the body wire, and having a step of removing the photoresist.

以上により、テープバンプ材料と電極パッド材料との間の金属間化合物が造られやすく、また、テープバンプ表面が斜めの場合や、テープバンプと電極パッドの合わせがずれた場合でも接続が可能な半導体装置を提供することができる。   As a result, an intermetallic compound between the tape bump material and the electrode pad material can be easily formed, and a semiconductor that can be connected even when the tape bump surface is oblique or the tape bump and electrode pad are misaligned. An apparatus can be provided.

本発明におけるテープ基板，半導体装置およびテープ基板の製造方法によると、１つの電極パッドに接続するテープバンプを複数のバンプにより構成することにより、電極パッドとテープバンプの接続が容易となり、テープバンプ材料と電極パッド材料との間の金属間化合物が造られやすく、また、テープバンプ表面が斜めの場合や、テープバンプと電極パッドの合わせがずれた場合でも接続が可能な半導体装置を提供することができる。   According to the tape substrate, the semiconductor device, and the tape substrate manufacturing method of the present invention, the tape bump connected to one electrode pad is constituted by a plurality of bumps, thereby facilitating the connection between the electrode pad and the tape bump. It is easy to produce an intermetallic compound between the electrode pad material and the semiconductor device, and it is possible to provide a semiconductor device that can be connected even when the tape bump surface is oblique or the tape bump and electrode pad are misaligned it can.

以下、本発明の実施の形態を、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１における半導体装置の端子接続部の構造図である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
FIG. 1 is a structural diagram of a terminal connection portion of a semiconductor device according to Embodiment 1 of the present invention.

図１において、１はテープ基材、２はテープリード、３はテープバンプ、３ａは第一のテープバンプ、３ｂは第二のテープバンプ、３ｃは第三のテープバンプである。４は半導体チップの半導体基板、５は半導体チップの電極パッド、６は表面保護幕、７は電極開口部であり、半導体集積回路を構成している。８は絶縁性液状樹脂であり、絶縁性液状樹脂８を樹脂封止してテープ基板に半導体集積回路を実装して半導体装置を構成している。   In FIG. 1, 1 is a tape base material, 2 is a tape lead, 3 is a tape bump, 3a is a first tape bump, 3b is a second tape bump, and 3c is a third tape bump. 4 is a semiconductor substrate of the semiconductor chip, 5 is an electrode pad of the semiconductor chip, 6 is a surface protection curtain, and 7 is an electrode opening, which constitutes a semiconductor integrated circuit. Reference numeral 8 denotes an insulating liquid resin. The insulating liquid resin 8 is resin-sealed and a semiconductor integrated circuit is mounted on a tape substrate to constitute a semiconductor device.

次に半導体の製造方法について図面を用いて説明する。
図２、図３は本発明のテープ基板の製造方法の説明図、図４は本発明の半導体装置の端子接続工程を示す図である。 Next, a semiconductor manufacturing method will be described with reference to the drawings.
2 and 3 are explanatory views of the method for manufacturing a tape substrate of the present invention, and FIG. 4 is a diagram showing a terminal connection process of the semiconductor device of the present invention.

図２、図３、図４において、図１と記号が同じ部分は説明を省略する。９はフォトレジスト、１０はフォトマスク、１１はフォトマスクパターン、１２はフォトレジストマスク開口部、１３はボンディングツールである。また、図２（ａ１），（ｂ１），（ｃ１）図３（ａ１），（ｂ１），（ｃ１）に上面図を示す。また、図２（ａ２），（ｂ２），（ｃ２）、図３（ａ２），（ｂ２），（ｃ２）は、図２（ａ１）におけるＡ−Ａ‘面における断面図を示す。   2, 3, and 4, the description of the parts that are the same as those in FIG. 1 is omitted. 9 is a photoresist, 10 is a photomask, 11 is a photomask pattern, 12 is a photoresist mask opening, and 13 is a bonding tool. 2 (a1), (b1), and (c1) FIGS. 3 (a1), (b1), and (c1) are top views. 2 (a2), (b2), (c2) and FIGS. 3 (a2), (b2), and (c2) are cross-sectional views taken along the plane A-A 'in FIG. 2 (a1).

最初に約４０μｍ厚のテープ基材１上に約１０μｍ厚みのＣｕなどの金属箔の貼り付け後、フォト、エッチング工程により幅が約２０μｍのテープリード２の形状を形成する（図２（ａ１），（ａ２））。次に、テープリード２表面にテープバンプ３の下地用にＮｉなどをめっき法により被覆させて導体配線を形成する。   First, after a metal foil such as Cu having a thickness of about 10 μm is pasted on a tape substrate 1 having a thickness of about 40 μm, the shape of the tape lead 2 having a width of about 20 μm is formed by a photo and etching process (FIG. 2A1). (A2)). Next, the surface of the tape lead 2 is coated with Ni or the like for the base of the tape bump 3 by plating to form a conductor wiring.

次に、テープ基材１とテープリード２の面を全て覆うように、約２０μｍ厚のフォトレジスト９をドライフィルムや回転塗布法を用い被覆させる（図２（ｂ１）（ｂ２））。次に、石英やソーダガラスなどの材質のフォトマスク１０に、並列に並んだ複数のテープリード２と直行するようなパターンをＣｒなどの材料によるフォトマスクパターン１１として描く。また、一つのパターンは連続しており不連続部は無く、フォトマスク１０内に複数の連続したパターンが描かれて、フォトマスクパターン１１が形成されている。フォトマスク１０をテープ基材１の所定の位置に合うように、フォトマスク１０とテープ基材１を合わせた後、フォトマスク１０の上方向から紫外線光を所定のエネルギー量あてフォトレジスト９を露光する（図２（ｃ１）（ｃ２））。この時、フォトマスクパターン１１は横に不連続部がなく連続しているため、フォトマスク１０とテープ基材１の合わせが横方向にずれてもフォトレジスト開口部１２は正常に形成可能となる。次に、露光されたフォトレジスト９を現像液に浸し現像することにより、フォトレジスト開口部１２を形成する（図３（ａ１），（ａ２））。次に、テープ基材１をめっき液雰囲気中にさらし、めっき液をアノード側、テープ基材１上のテープリード２に電流密度の値が約０．４Ａ／ｄｍ２で電流を印加しカソード側として電解めっき処理をおこなう。テープリード２が存在し、かつ、フォトレジスト開口部１２の部分にはめっき液が触れ、電子供給がされるので、テープバンプ３が形成される。フォトレジスト開口部１２は開口しているが、テープリード２とめっき液に触れる部分のみにめっきが成長する、またフォトレジスト開口部１２を並列に複数個、開口する事により、テープリード２上に複数のテープバンプ３ａ、テープバンプ３ｂ、テープバンプ３ｃを一度のめっき工程にて形成することが可能になる。 めっき厚みを５〜１０μｍになるように電流を印加する時間を調節する（図３（ｂ１）（ｂ２））。次に、テープ基材１を例えばシンナーのレジスト除去液に浸し、フォトレジスト９を除去する。次に、金属結晶を安定化させる熱処理を行う（図３（ｃ１）（ｃ２））。 Next, a photoresist 9 having a thickness of about 20 μm is coated using a dry film or a spin coating method so as to cover all the surfaces of the tape substrate 1 and the tape lead 2 (FIGS. 2B1 and 2B2). Next, a pattern that is orthogonal to the plurality of tape leads 2 arranged in parallel is drawn as a photomask pattern 11 made of a material such as Cr on a photomask 10 made of a material such as quartz or soda glass. One pattern is continuous and there is no discontinuous portion, and a plurality of continuous patterns are drawn in the photomask 10 to form a photomask pattern 11. After aligning the photomask 10 and the tape base material 1 so that the photomask 10 is aligned with a predetermined position of the tape base material 1, the photoresist 9 is exposed from the upper direction of the photomask 10 by applying a predetermined amount of ultraviolet light. (FIG. 2 (c1) (c2)). At this time, since the photomask pattern 11 is continuous without any discontinuous portion, the photoresist opening 12 can be normally formed even if the alignment of the photomask 10 and the tape substrate 1 is shifted in the horizontal direction. . Next, the exposed photoresist 9 is dipped in a developing solution and developed to form a photoresist opening 12 (FIGS. 3A1 and 3A2). Next, the tape substrate 1 is exposed to the plating solution atmosphere, the plating solution is applied to the anode side, and a current is applied to the tape lead 2 on the tape substrate 1 at a current density value of about 0.4 A / dm 2 for the cathode side. As an electrolytic plating process. Since the tape lead 2 exists and the plating solution touches the portion of the photoresist opening 12 to supply electrons, the tape bump 3 is formed. Although the photoresist opening 12 is open, the plating grows only on the portion that comes into contact with the tape lead 2 and the plating solution. Also, by opening a plurality of photoresist openings 12 in parallel, the photoresist opening 12 is formed on the tape lead 2. A plurality of tape bumps 3a, tape bumps 3b, and tape bumps 3c can be formed in a single plating step. The time for applying the current is adjusted so that the plating thickness is 5 to 10 μm (FIGS. 3B1 and 3B2). Next, the tape substrate 1 is immersed in, for example, a thinner resist removing solution, and the photoresist 9 is removed. Next, heat treatment is performed to stabilize the metal crystals (FIGS. 3 (c1) and (c2)).

以上の様に構成された本実施の形態における半導体装置について説明をする。
図４において、テープ基材１上のテープリード２にテープバンプ３が形成されている。また、テープバンプ３は、第一のテープバンプ３ａ、第二のテープバンプ３ｂ、第三のテープバンプ３ｃの３つのテープバンプより成り立っている。一方、半導体基板４上に電極パッド５があり、電極開口部７により、表面保護膜６より開口している。さらに、テープ基材１上に絶縁性液状樹脂８を載せる。 The semiconductor device according to the present embodiment configured as described above will be described.
In FIG. 4, tape bumps 3 are formed on the tape leads 2 on the tape substrate 1. The tape bump 3 is composed of three tape bumps: a first tape bump 3a, a second tape bump 3b, and a third tape bump 3c. On the other hand, an electrode pad 5 is provided on the semiconductor substrate 4 and is opened from the surface protective film 6 by an electrode opening 7. Further, an insulating liquid resin 8 is placed on the tape base 1.

端子接続時には、テープバンプ３と電極開口部７の位置が合うように調整を行ったあと、ボンディングツール１３を用い、半導体基板４に荷重を加え、テープバンプ３と電極パッド５を接合させる。接合時に超音波などで、ストレスを加えることにより、パッド電極５の材料である例えばＡｌとテープバンプ３の材料である例えばＡｕとで金属間化合物を造り接続する。   At the time of terminal connection, after adjusting so that the position of the tape bump 3 and the electrode opening 7 is aligned, a load is applied to the semiconductor substrate 4 using the bonding tool 13 to bond the tape bump 3 and the electrode pad 5 together. By applying stress with ultrasonic waves or the like at the time of bonding, an intermetallic compound is formed and connected between, for example, Al that is a material of the pad electrode 5 and, for example, Au that is a material of the tape bump 3.

以上の様に実施の形態１によれば、テープバンプ３を複数個設ける事により、テープバンプ３全体を分割し、テープバンプ３の大きさは分割され小さくなる。それは、第一のテープバンプ３ａ、第二のテープバンプ３ｂ、第三のテープバンプ３ｃと分かれる事となり小さくなる。また、テープバンプ３ａ、テープバンプ３ｂ、テープバンプ３ｃはそれぞれ全て電極開口部７と接続する。また、分割された、例えばテープバンプ３ａは、大きなテープバンプ３に比べ接触面積が少なくなり、接触面積荷重が加わりやすく、また、テープバンプ３ａの材料が変形しやすくなる。このことにより、金属間化合物が容易に形成されることになり、テープバンプ３ａと電極開口部７の接続の安定性が良くなる。他、テープバンプ３ｂ、テープバンプ３ｃにも同様なことが言える。   As described above, according to the first embodiment, by providing a plurality of tape bumps 3, the entire tape bump 3 is divided, and the size of the tape bump 3 is divided and reduced. It becomes smaller because it is separated from the first tape bump 3a, the second tape bump 3b, and the third tape bump 3c. The tape bump 3a, the tape bump 3b, and the tape bump 3c are all connected to the electrode opening 7. Further, for example, the divided tape bump 3a has a smaller contact area than the large tape bump 3, and a contact area load is easily applied, and the material of the tape bump 3a is easily deformed. As a result, an intermetallic compound is easily formed, and the stability of the connection between the tape bump 3a and the electrode opening 7 is improved. The same applies to the tape bump 3b and the tape bump 3c.

ボンディングツール１３により、半導体基板４を通じて、テープバンプ３に荷重が加わる時、小さいバンプの方が変形しやすいため、接続しやすくなる。大きなテープバンプ３の場合は接続が安定しないが、本実施の形態の場合はテープバンプ３と電極パッド５の接続信頼性が向上することが可能となる。   When a load is applied to the tape bumps 3 through the semiconductor substrate 4 by the bonding tool 13, the smaller bumps are more likely to be deformed, so that the connection is facilitated. In the case of the large tape bump 3, the connection is not stable, but in the case of the present embodiment, the connection reliability between the tape bump 3 and the electrode pad 5 can be improved.

テープバンプ３と電極パッド５の接続信頼性が向上することが可能となる。したがって、電極パッドとテープバンプの接続が容易となり、テープバンプ材料と電極パッド材料との間の金属間化合物が造られやすく、また、テープバンプと電極パッドの合わせがずれた場合でも、接続が可能な半導体装置を提供することができる。
（実施の形態２）
図５は本発明の実施の形態２における半導体装置の構造図であり、図１と番号が同じ部分は説明を省略する。図９は従来のテープバンプの表面に傾斜を有した半導体装置の構造図であり、図１と番号が同じ部分は説明を省略する。 The connection reliability between the tape bump 3 and the electrode pad 5 can be improved. Therefore, it is easy to connect the electrode pad and the tape bump, it is easy to make an intermetallic compound between the tape bump material and the electrode pad material, and the connection is possible even when the tape bump and the electrode pad are misaligned. A semiconductor device can be provided.
(Embodiment 2)
FIG. 5 is a structural diagram of the semiconductor device according to the second embodiment of the present invention, and the description of the same parts as those in FIG. 1 is omitted. FIG. 9 is a structural diagram of a conventional semiconductor device having an inclined surface of a tape bump, and the description of the same parts as those in FIG. 1 is omitted.

また、実施の形態２におけるテープ基板の製造方法は実施の形態１と同じなので省略する。
図５において、テープ基材１上のテープリード２にテープバンプ３が形成されている。また、テープバンプ３は、第一のテープバンプ３ａ、第二のテープバンプ３ｂ、第三のテープバンプ３ｃより成り立っている。一方、半導体基板４上に電極パッド５があり、電極開口部７により、表面保護膜６より開口している。図４に示す実施の形態１の場合と同様に、テープ基材１上に絶縁性液状樹脂８を載せる。その後、テープバンプ３と電極開口部７の位置が合うように調整を行ったあと、ボンディングツール１３を用い、半導体基板４に荷重を加え、テープバンプ３と電極パッド５を接合させる。接合時に超音波などで、ストレスを加えることにより、パッド電極５の材料である例えばＡｌとテープバンプ３の材料である例えばＡｕとで金属間化合物を造り接続する。また、テープバンプ３を形成する時に、めっき液の金属イオン濃度の低下により、フォトレジスト開口部１２内で、めっき液の金属イオン濃度傾斜が発生したテープバンプ３の表面には図５、図９の様な傾斜が発生する。 Further, the method for manufacturing the tape substrate in the second embodiment is the same as that in the first embodiment, and a description thereof will be omitted.
In FIG. 5, tape bumps 3 are formed on the tape leads 2 on the tape substrate 1. The tape bump 3 is composed of a first tape bump 3a, a second tape bump 3b, and a third tape bump 3c. On the other hand, an electrode pad 5 is provided on the semiconductor substrate 4, and is opened from the surface protective film 6 by an electrode opening 7. As in the case of the first embodiment shown in FIG. 4, the insulating liquid resin 8 is placed on the tape substrate 1. Then, after adjusting so that the position of the tape bump 3 and the electrode opening part 7 may match, using the bonding tool 13, a load is applied to the semiconductor substrate 4, and the tape bump 3 and the electrode pad 5 are joined. By applying stress with ultrasonic waves or the like at the time of bonding, an intermetallic compound is formed and connected between, for example, Al that is a material of the pad electrode 5 and, for example, Au that is a material of the tape bump 3. Further, when the tape bump 3 is formed, the surface of the tape bump 3 where the metal ion concentration gradient of the plating solution is generated in the photoresist opening 12 due to the decrease of the metal ion concentration of the plating solution is shown in FIGS. A slope like this occurs.

以上の様に本実施の形態によれば、従来の半導体装置に図９にみられる様なテープバンプ３の極端な傾斜が発生した場合でも、テープバンプ３がテープバンプ３ａ、テープバンプ３ｂ、テープバンプ３ｃと分割されていることにより、電極開口部７と全て接続する時、それぞれのテープバンプの大きさが小さいため、大きなテープバンプ３と例えば小さなテープバンプ３ａと傾き量は同じであっても、バンプ幅が少ないため、バンプ内の傾斜による段差量の大きさが小さくなる、また、分割されていることにより、それぞれのテープバンプ３ａ、テープバンプ３ｂ、テープバンプ３ｃが電極開口部７に接続するため、接触面積が、テープバンプ３単体より大きくなり、金属間化合物を容易に作成することが可能となり、接続が良くなる。また、テープバンプ３は、第一のテープバンプ３ａ、第二のテープバンプ３ｂ、第三のテープバンプ３ｃより成り立っているため、電極バッド５と第一のテープバンプ３ａ、第二のテープバンプ３ｂ、第三のテープバンプ３ｃがそれぞれ接続するため、多点接続となり、接続面積が増えることにより接続信頼性を向上することが可能となる。したがって、電極パッドとテープバンプの接続が容易となり、テープバンプ材料と電極パッド材料との間の金属間化合物が造られやすく、また、テープバンプ表面が斜めの場合でも接続が可能な半導体装置を提供することができる。
（実施の形態３）
図６は本発明の実施の形態３における半導体装置の構造図であり、図１と番号が同じ部分は説明を省略する。図１０は従来の電極開口部の中にテープバンプ全てが入らない半導体装置における構造図であり、図１と番号が同じ部分は説明を省略する。また、実施の形態３におけるテープ基板の製造方法は実施の形態１と同じなので省略する。 As described above, according to the present embodiment, even when an extreme inclination of the tape bump 3 as shown in FIG. 9 occurs in the conventional semiconductor device, the tape bump 3 is the tape bump 3a, tape bump 3b, tape Since all the bumps 3c are connected to the electrode openings 7, the size of each tape bump is small. Therefore, even if the inclination amount is the same as that of the large tape bump 3 and the small tape bump 3a, for example. Since the bump width is small, the step size due to the inclination in the bump is small, and the tape bump 3a, tape bump 3b, and tape bump 3c are connected to the electrode opening 7 by being divided. Therefore, the contact area is larger than that of the tape bump 3 alone, an intermetallic compound can be easily formed, and the connection is improved. Since the tape bump 3 is composed of the first tape bump 3a, the second tape bump 3b, and the third tape bump 3c, the electrode pad 5, the first tape bump 3a, and the second tape bump 3b. Since the third tape bumps 3c are connected to each other, multipoint connection is achieved, and connection reliability can be improved by increasing the connection area. Therefore, it is easy to connect the electrode pad and the tape bump, an intermetallic compound between the tape bump material and the electrode pad material can be easily formed, and a semiconductor device that can be connected even when the tape bump surface is oblique is provided. can do.
(Embodiment 3)
FIG. 6 is a structural diagram of the semiconductor device according to the third embodiment of the present invention, and description of portions having the same numbers as those in FIG. 1 is omitted. FIG. 10 is a structural diagram of a conventional semiconductor device in which all of the tape bumps do not enter into the electrode opening, and the description of the same parts as those in FIG. Further, the method for manufacturing the tape substrate in the third embodiment is the same as that in the first embodiment, so that the description thereof is omitted.

図６において、テープ基材１上のテープリード２にテープバンプ３が形成されている。また、テープバンプ３は、第一のテープバンプ３ａ、第二のテープバンプ３ｂ、第三のテープバンプ３ｃより成り立っている。一方、半導体基板４上に電極パッド５があり、電極開口部７により、表面保護膜６より開口している。図４に示す実施の形態１の場合と同様に、テープ基材１上に絶縁性液状樹脂８を載せる。その後、テープバンプ３と電極開口部７の位置が合うように調整を行ったあと、ボンディングツール１３を用い、半導体基板４に荷重を加え、テープバンプ３と電極パッド５を接合させる。接合時に超音波などで、ストレスを加えることにより、パッド電極５の材料である例えばＡｌとテープバンプ３の材料である例えばＡｕとで金属間化合物を造り接続する。テープバンプ３と電極開口部７の位置が合うように調整を行うが、調整が困難な場合、電極開口部７の中にテープバンプ３全てが入らない場合が発生する。   In FIG. 6, tape bumps 3 are formed on the tape leads 2 on the tape substrate 1. The tape bump 3 includes a first tape bump 3a, a second tape bump 3b, and a third tape bump 3c. On the other hand, an electrode pad 5 is provided on the semiconductor substrate 4, and is opened from the surface protective film 6 by an electrode opening 7. As in the case of the first embodiment shown in FIG. 4, the insulating liquid resin 8 is placed on the tape substrate 1. Then, after adjusting so that the position of the tape bump 3 and the electrode opening part 7 may match, a load is applied to the semiconductor substrate 4 using the bonding tool 13, and the tape bump 3 and the electrode pad 5 are joined. By applying stress with ultrasonic waves or the like at the time of bonding, an intermetallic compound is formed and connected between, for example, Al which is a material of the pad electrode 5 and Au which is a material of the tape bump 3. Adjustment is performed so that the positions of the tape bumps 3 and the electrode openings 7 are aligned. However, when adjustment is difficult, there is a case where the tape bumps 3 do not all enter the electrode openings 7.

以上の様に本実施の形態によれば、図１０の様に電極開口部７の中に、テープバンプ３全てが入らない現象が発生した場合、表面保護膜６にテープバンプ３があたり、かつ、テープバンプ３は大きいため変形しにくく、テープバンプ３と電極パッド５の接点が無くなり、接続出来ない様な場合でも、テープバンプ３と電極パッド５の接点は、第三のテープバンプ３ｃは表面保護膜６に接するために、電極パッド５との接点はないが、第三のテープバンプ３ｃ大きさが小さいため、変形しやすいのでつぶれることにより、第一のテープバンプ３ａと第二のテープバンプ３ｂはパッド電極５と接続点はできるので接続する。第一のテープバンプ３ａ、第二のテープバンプ３ｂがそれぞれ接続するため、多点接続が可能となり、接続信頼性を向上することが可能となる。したがって、電極パッドとテープバンプの接続が容易となり、テープバンプ材料と電極パッド材料との間の金属間化合物が造られやすく、また、テープバンプと電極パッドの合わせがずれた場合でも接続が可能な半導体装置を提供することができる。   As described above, according to the present embodiment, when the phenomenon that the entire tape bump 3 does not enter the electrode opening 7 as shown in FIG. 10 occurs, the tape bump 3 hits the surface protective film 6 and The tape bump 3 is difficult to deform because it is large, and even if the contact between the tape bump 3 and the electrode pad 5 is lost and cannot be connected, the contact between the tape bump 3 and the electrode pad 5 is the surface of the third tape bump 3c. Since there is no contact with the electrode pad 5 in contact with the protective film 6, the first tape bump 3a and the second tape bump are collapsed because they are easily deformed due to the small size of the third tape bump 3c. 3b is connected to the pad electrode 5 because a connection point is formed. Since the first tape bump 3a and the second tape bump 3b are respectively connected, multipoint connection is possible, and connection reliability can be improved. Therefore, the connection between the electrode pad and the tape bump is facilitated, an intermetallic compound between the tape bump material and the electrode pad material is easily formed, and the connection is possible even when the tape bump and the electrode pad are misaligned. A semiconductor device can be provided.

（実施の形態４）
図７は本発明の実施の形態４における半導体装置の端子接続部の構造図である。 (Embodiment 4)
FIG. 7 is a structural diagram of the terminal connection portion of the semiconductor device according to the fourth embodiment of the present invention.

図７において、図１と番号が同じ部分は説明を省略する。１４はテープバンプ上に形成された突起である。
以上の様に実施の形態４によれば、テープバンプ３上にテープバンプ上突起１４を複数個設ける事ことと、全てのテープバンプ上突起１４が全て電極開口部７と接続する事の構造をとることにより、テープバンプ３に比べ接触面積が少なくなり、接触面積荷重が加わりやすく、また、テープバンプ上突起１４の材料が変形しやすくなる。このことにより、金属間化合物が容易に形成されることになり、テープバンプ３と電極開口部７の接続の安定性が良くなる。
ボンディングツール１３により、半導体基板４を通じて、テープバンプ３に荷重が加わる時、テープバンプ上の突起１４の様な小さい突起の方が変形しやすいため、接続しやすくなる。大きなテープバンプ３の場合は接続が安定しないが、本実施形態の場合はテープバンプ３と電極パッド５の接続信頼性が向上することが可能となる。したがって、電極パッドとテープバンプの接続が容易となり、テープバンプ材料と電極パッド材料との間の金属間化合物が造られやすく、また、テープバンプと電極パッドの合わせがずれた場合でも、接続が可能な半導体装置を提供することができる。
以上の説明では、テープバンプを３つ備える構成を例に説明したが、３つ以外の複数個のテープバンプで構成されている構成であってもかまわない。 In FIG. 7, the description of the same number as FIG. Reference numeral 14 denotes a protrusion formed on the tape bump.
As described above, according to the fourth embodiment, a structure in which a plurality of tape bump upper protrusions 14 are provided on the tape bump 3 and all the tape bump upper protrusions 14 are all connected to the electrode openings 7 is provided. As a result, the contact area is smaller than that of the tape bump 3, a contact area load is easily applied, and the material of the protrusions 14 on the tape bump is easily deformed. As a result, an intermetallic compound is easily formed, and the connection stability between the tape bump 3 and the electrode opening 7 is improved.
When a load is applied to the tape bump 3 through the semiconductor substrate 4 by the bonding tool 13, a small projection such as the projection 14 on the tape bump is more likely to be deformed, so that the connection is facilitated. In the case of the large tape bump 3, the connection is not stable, but in the case of this embodiment, the connection reliability between the tape bump 3 and the electrode pad 5 can be improved. Therefore, it is easy to connect the electrode pad and the tape bump, it is easy to make an intermetallic compound between the tape bump material and the electrode pad material, and the connection is possible even when the tape bump and the electrode pad are misaligned. A semiconductor device can be provided.
In the above description, a configuration including three tape bumps has been described as an example. However, a configuration including a plurality of tape bumps other than three may be used.

本発明にかかるテープ基板，半導体装置およびテープ基板の製造方法は、フィルムキャリアパッケージである、バンプ付きテープキャリア上のバンプと半導体基板のパッド電極の金属化合物を容易に作成することが可能となり、接続信頼性の向上や、テープ基板の製造工程のばらつきを吸収する事が可能となり、パッド電極の金属化合物の作成を補助する事ができ、テープ基板，半導体装置およびテープ基板の製造方法として有用である。   The tape substrate, the semiconductor device, and the method for manufacturing the tape substrate according to the present invention can easily form a metal compound of a bump on a bumped tape carrier and a pad electrode of the semiconductor substrate, which is a film carrier package, and the connection It is possible to improve the reliability and absorb the variation in the manufacturing process of the tape substrate, and assist the creation of the metal compound of the pad electrode, which is useful as a method for manufacturing a tape substrate, a semiconductor device, and a tape substrate. .

本発明の実施の形態１における半導体装置の端子接続部の構造図Structure diagram of terminal connection portion of semiconductor device in Embodiment 1 of the present invention 本発明のテープ基板における製造方法の説明図Explanatory drawing of the manufacturing method in the tape board of the present invention 本発明のテープ基板における製造方法の説明図Explanatory drawing of the manufacturing method in the tape board of the present invention 本発明の半導体装置の端子接続工程を示す図The figure which shows the terminal connection process of the semiconductor device of this invention 本発明の実施の形態２における半導体装置の構造図Structure diagram of the semiconductor device in the second embodiment of the present invention 本発明の実施の形態３における半導体装置の構造図Structure diagram of the semiconductor device in the third embodiment of the present invention 本発明の実施の形態４における半導体装置の構造図Structure diagram of the semiconductor device in the fourth embodiment of the present invention 従来の半導体装置の端子接続部の構成を示す図The figure which shows the structure of the terminal connection part of the conventional semiconductor device 従来のテープバンプの表面に傾斜を有した半導体装置の構造図Structure diagram of a conventional semiconductor device with an inclined tape bump surface 従来の電極開口部の中にテープバンプ全てが入らない半導体装置における構造図Structure diagram of a semiconductor device where all tape bumps do not fit in the conventional electrode opening 従来のテープ基板の端子接続工程を示す図The figure which shows the terminal connection process of the conventional tape substrate

符号の説明Explanation of symbols

１ テープ基材
２ テープリード
３ テープバンプ
３ａ 第一のテープバンプ
３ｂ 第二のテープバンプ
３ｃ 第三のテープバンプ
４ 半導体基板
５ 電極パッド
６ 表面保護膜
７ 電極開口部
８ 絶縁性液状樹脂
９ フォトレジスト
１０ フォトマスク
１１ フォトマスクパターン
１２ フォトレジスト開口部
１３ ボンディングツール
１４ テープバンプ上突起 DESCRIPTION OF SYMBOLS 1 Tape base material 2 Tape lead 3 Tape bump 3a 1st tape bump 3b 2nd tape bump 3c 3rd tape bump 4 Semiconductor substrate 5 Electrode pad 6 Surface protective film 7 Electrode opening 8 Insulating liquid resin 9 Photoresist 10 Photomask 11 Photomask pattern 12 Photoresist opening 13 Bonding tool 14 Protrusion on tape bump

Claims (7)

複数の電極を備える半導体チップと導体配線上に形成されたバンプを介して電気的に接続することにより半導体装置を形成するテープ基板であって、
前記導体配線上に複数の前記バンプが形成されていることを特徴とするテープ基板。 A tape substrate for forming a semiconductor device by electrically connecting a semiconductor chip with a plurality of electrodes and bumps formed on a conductor wiring,
A tape substrate comprising a plurality of the bumps formed on the conductor wiring. 複数の電極を備える半導体チップと導体配線上に形成されたバンプを介して電気的に接続することにより半導体装置を形成するテープ基板であって、
前記バンプ先端に複数の突起が形成されていることを特徴とするテープ基板。 A tape substrate for forming a semiconductor device by electrically connecting to a semiconductor chip having a plurality of electrodes via bumps formed on the conductor wiring,
A tape substrate, wherein a plurality of protrusions are formed at the tip of the bump. 前記テープ基板がフィルムで皮膜されていて、
前記フィルムとしてポリイミドを使用し、前記導体配線として銅配線にニッケルを被服したものを使用し、前記バンプとして金を使用することを特徴とする請求項１または請求項２のいずれかに記載のテープ基板。 The tape substrate is coated with a film,
3. The tape according to claim 1, wherein polyimide is used as the film, copper wiring coated with nickel is used as the conductor wiring, and gold is used as the bump. substrate. 前記複数の前記バンプと前記電極の接触で、前記複数の前記バンプが前記電極に全て接触する事を特徴とする請求項１記載の半導体装置。 The semiconductor device according to claim 1, wherein the plurality of bumps are all in contact with the electrodes by contact between the plurality of bumps and the electrodes. 前記バンプ先端の前記複数の突起と前記電極の接触で、前記複数の突起が前記電極に全て接触する事を特徴とする請求項２記載の半導体装置。 3. The semiconductor device according to claim 2, wherein the plurality of protrusions are all in contact with the electrode by contact between the plurality of protrusions at the tip of the bump and the electrode. 前記複数の前記バンプと前記電極の接触で、前記複数の前記バンプのうち少なくても１つの前記バンプが前記電極と接触する事を特徴とする請求項１記載の半導体装置。 2. The semiconductor device according to claim 1, wherein at least one of the plurality of bumps is in contact with the electrode by contact of the plurality of bumps with the electrode. テープ基板上に導体配線を形成する行程と、
基板上にフォトレジストを塗布する工程と、
導体配線上を横切る様に開口を備え、前記開口が独立することなく連続しており、前記開講が並列に複数列並んだ開口を備えたフォトマスクを用い、フォトレジストを露光する工程と、
露光された前記フォトレジストを現像処理し、フォトレジストが開口する工程と、
めっき液雰囲気中に前記導体配線に電流を流し、前記導体配線上にめっきを成長させる工程と、
フォトレジストを除去する工程と
を有することを特徴とするテープ基板の製造方法。 Forming a conductor wiring on the tape substrate; and
Applying a photoresist on the substrate;
An opening is provided so as to cross over the conductor wiring, the opening is continuous without being independent, and a step of exposing the photoresist using a photomask having openings arranged in a plurality of rows in parallel, and
Developing the exposed photoresist and opening the photoresist; and
Passing a current through the conductor wiring in a plating solution atmosphere to grow plating on the conductor wiring; and
And a step of removing the photoresist.
JP2004173275A 2004-06-11 2004-06-11 Tape substrate, manufacturing method thereof and semiconductor device Withdrawn JP2005353853A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004173275A JP2005353853A (en) 2004-06-11 2004-06-11 Tape substrate, manufacturing method thereof and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004173275A JP2005353853A (en) 2004-06-11 2004-06-11 Tape substrate, manufacturing method thereof and semiconductor device

Publications (1)

Publication Number Publication Date
JP2005353853A true JP2005353853A (en) 2005-12-22

Family

ID=35588053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004173275A Withdrawn JP2005353853A (en) 2004-06-11 2004-06-11 Tape substrate, manufacturing method thereof and semiconductor device

Country Status (1)

Country Link
JP (1) JP2005353853A (en)

Similar Documents

Publication Publication Date Title
JPH1116933A (en) Manufacture of circuit board having metallic bump and semiconductor chip package using this circuit board
KR100614548B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
US20080185711A1 (en) Semiconductor package substrate
JP4819335B2 (en) Semiconductor chip package
JP2012160500A (en) Circuit board, semiconductor component, semiconductor device, circuit board manufacturing method, semiconductor component manufacturing method and semiconductor device manufacturing method
US6221749B1 (en) Semiconductor device and production thereof
JP3927783B2 (en) Semiconductor parts
JP4773864B2 (en) Wiring board, semiconductor device using the same, and manufacturing method of wiring board
US20090175022A1 (en) Multi-layer package structure and fabrication method thereof
JP2006303305A (en) Semiconductor device
JP2002118204A (en) Semiconductor device, substrate for mounting semiconductor and method for manufacturing the same
JP3281591B2 (en) Semiconductor device and manufacturing method thereof
JP3568869B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP2008153696A (en) Semiconductor package and manufacturing method therefor
JPH0727789A (en) Circuit wiring board and its manufacture
JPH03276512A (en) Anisotropic conductive film and its manufacture
JP2005183868A (en) Semiconductor device and its packaging structure
JPH11274155A (en) Semiconductor device
JP2005353853A (en) Tape substrate, manufacturing method thereof and semiconductor device
JP4188752B2 (en) Semiconductor package and manufacturing method thereof
JP4938346B2 (en) Semiconductor device and manufacturing method thereof
JP3884552B2 (en) Semiconductor device, circuit member used therefor, and method for manufacturing semiconductor device
JP4984502B2 (en) BGA type carrier substrate manufacturing method and BGA type carrier substrate
JP3723524B2 (en) Manufacturing method of semiconductor device
KR100608331B1 (en) Multi chip package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081126

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091026