JP2005353669A - Structure having bump and manufacturing method thereof - Google Patents
Structure having bump and manufacturing method thereof Download PDFInfo
- Publication number
- JP2005353669A JP2005353669A JP2004169981A JP2004169981A JP2005353669A JP 2005353669 A JP2005353669 A JP 2005353669A JP 2004169981 A JP2004169981 A JP 2004169981A JP 2004169981 A JP2004169981 A JP 2004169981A JP 2005353669 A JP2005353669 A JP 2005353669A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bump
- electrode
- pad
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は異なる基板にそれぞれ設けた微小な(マイクロ)回路電極同士、すなわちバンプとパッド間の回路電極同士の接合を行う方法に関するものである。 The present invention relates to a method of joining minute (micro) circuit electrodes provided on different substrates, that is, joining circuit electrodes between bumps and pads.
近年、MEMS(Micro−Electoric−Micro−System)の多機能化と小型軽量化にともなって、素子自体が複雑化しており製作が困難になってきている。このため、電子回路とMEMSをそれぞれ異なる基板に作製し、この後両基板の配線回路電極同士を電気的に接合し、同時に両基板を一体化する必要性が高まっている。 In recent years, with the increase in functionality and reduction in size and weight of MEMS (Micro-Electronic-Micro-System), the elements themselves have become more complicated and difficult to manufacture. For this reason, there is a growing need to fabricate electronic circuits and MEMS on different substrates, and then electrically connect the wiring circuit electrodes of both substrates, and simultaneously integrate both substrates.
しかしながら、基板間の接合において、両基板に形成した微小な多数の回路電極同士を全て同時に歩留まり良く接合することは困難であった。 However, in bonding between substrates, it has been difficult to bond a large number of minute circuit electrodes formed on both substrates simultaneously with a high yield.
特許文献1において、面実装型半導体パッケージングとして半田ボールから成るバンプ、及びこのバンプ上面に粒状の高融点金属を散在させたバンプの両者間を対向し、対向バンプ間を押圧して、粒状金属でバンプ表面の酸化膜を突き破り、加熱によって接合している。
In
特許文献2において、面実装型半導体パッケージングにおいて、ワークの電極上に半田ボールを搭載した後、半田ボールを加熱・溶融・固化させてバンプを形成し、そして該半田ボールを濡れ性良くワークの電極上に付着させるために、真空吸着された導電性ボールを容器の底面に着地させて該導電性ボールの下面に一括してフラックスを付着させ、かつワークの電極上に品質の良いバンプを有するバンプ付ワークを作業性良く製造できるとしている。
しかしながら、上述した特許文献1に開示している低融点金属であるInボールを用いているので、半球状のバンプを形成することは容易であり、かつバンプとパッド間の接合もIn−Pd−Auの合金化によって確実に接合できるとしている。しかしながら、Inを一旦溶融して半球状のバンプを形成しているため、微細寸法のバンプを形成することは容易ではなかった。
However, since the In ball, which is a low melting point metal disclosed in
また、上述した特許文献2では、導電性ボールを加熱・溶融・固化させて形成し、この後該一括して導電性ボールの下面にフラックスを付着して接合性を上げているが、加熱・溶融過程を有しているため、接合後室温までの降温過程で被接合体間での線膨張係数差に起因する内部応力による歪を生じ、寸法精度に影響を及ぼすことが考えられた。
Further, in
そこで、本発明は塑性変形する材料がバンプを形成するための溝に充填された第1の基板と前記塑性変形する材料を含むパッドを備えた第2の基板を用意する工程と、前記塑性変形する材料が充填された第1の基板の面と前記パッドを備えた前記第2の基板の面とを対向して重なり合わせ、両基板に荷重を印加することによって、前記塑性変形する材料と前記パットとを接合する工程と、前記第1の基板と前記第2の基板を引き剥がすことによって、前記第2の基板に前記溝に充填された前記塑性変形する材料が移着し、前記第2の基板にバンプを形成する工程とを備えるバンプを有する基板の製造方法を提供する。すなわち、上記の本方法によって基板間の電極間接合を可能にすることが出来る。 Therefore, the present invention provides a step of preparing a first substrate in which a material for plastic deformation is filled in a groove for forming a bump and a second substrate including a pad containing the material for plastic deformation, and the plastic deformation The surface of the first substrate filled with the material to be filled and the surface of the second substrate having the pad are overlapped with each other, and a load is applied to both the substrates to thereby apply the plastic deformation material and the The step of bonding a pad, and the first substrate and the second substrate are peeled off, whereby the plastically deformed material filled in the groove is transferred to the second substrate, and the second substrate is transferred to the second substrate. And a step of forming a bump on the substrate. That is, inter-electrode bonding between substrates can be made possible by the above-described method.
本発明をより具体的に説明する。 The present invention will be described more specifically.
図1、図2、図3、図4、図5、図6、図7は本発明の特徴を良く表す図面であり、同図において、1は第一のSi基板、2は第一のSi基板1に形成した溝孔、3は第一のSi基板1の溝孔2に形成した電極バンプ、4は第二のSi基板、5は第二のSi基板4に形成したバンプ取り出し用パッド、6は両基板間の両側から印加する印加荷重、7は両基板を引き剥がすための引き剥がし荷重、8は第三のSi基板、9は第三のSi基板に形成した電極パッドである。
1, 2, 3, 4, 5, 6, and 7 show the features of the present invention. In FIG. 1, 1 is a first Si substrate, and 2 is a first Si substrate. Slots formed in the
上記構成において、第一のSi基板1の一方の表面にフォトレジスト工程及びRIE(Reactive Ion Etching)を用いて溝孔2を形成し、さらにフォトレジスト工程とAuメッキ工程を経て図2に見るようにAuからなる電極バンプ3を形成し、さらにフォトレジスト工程と蒸着を用いた成膜工程を経て第二のSi基板4にAuから成るバンプ取り出し用パッド5を形成し、この後第一のSi基板1と第二のSi基板4を相対向して、図4に見るように両Si基板の両側から印加荷重6を印加することによって、第一のSi基板上の電極バンプ3と第二のSi基板のバンプ取り出し用パッド5を直接接合し、さらにこの後、図5に見るように引き剥がし荷重7を作用して該電極バンプ3を第二のSi基板のバンプ取り出し用パッド5上に移着させる。すなわち転写させる。この接合・移着工程によって、第二のSi基板4の上に電極バンプ3を形成した。一方、第三のSi基板8に蒸着を用いた成膜によって電極パッド9を形成する。この後、図6に見るように第二のSi基板4と第三のSi基板8を相対向して、整合し、電極バンプ3と電極パッド9が互いに重畳した状態で両基板を両側から印加荷重6を印加することによって、該電極バンプ3と該電極パッド9を直接接合した(図7)。そして、第二のSi基板4及び第三のSi基板8上に形成した引き出し電極(図示なし)を用いて該電極バンプ3と電極パッド9との間の電気的導通を確認した。
In the above configuration, a
本実施例において、密着層なしで直接にAuから成る電極バンプ3を第一のSi基板1上に形成したため、Siとの剥離性が良く、このため第一のSi基板1の該電極バンプ3を第二のSi基板4のバンプ取り付け用パッド5へ転写することが容易に可能であった。
In this embodiment, since the
この際、第二のSi基板4のバンプ取り付け用パッド5はSi基板4と密着性の良いCrで密着層を形成し(図示なし)、該密着層の上にさらにAuを用いて形成したため、引き剥がし荷重を印加した場合においても、第二のSi基板4の表面からの剥離はなかった。これは、Cr層が、Si−O−Crの結合を形成するため、Si−Auの結合よりも強いと考えられるためである。
At this time, the
本実施例において、電極バンプ3、電極パッド9及びバンプ取り出し用パッド5として金属材料のAuを用いたが、この他にも塑性変形能を有する金属材料であっても良く、例えばCu、Al、Snでも良い。ここで言う塑性変形能とは、ある限界以上の力を加えると連続的に変形し力を除いても変形したままで元に戻らない性質を言う。
In the present embodiment, Au as a metal material is used as the
そして、電極バンプ3とバンプ取り出し用パッド5の接合、及び電極バンプ3と電極パッド9との接合はいずれも室温における常温接合によって行った。
The bonding between the
本実施例においては、電極バンプ3、電極バンプ取り出し用パッド5及び電極パッド9のいずれの接合においても、接合前に表面をArイオンプラズマ洗浄を行い、この後常温で接合した。
In this embodiment, in any of the bonding of the
本実施例において形成した電極バンプ3は、寸法において高さ5μm、直径5μmの円筒状のバンプであり、電極パッド9は高さ200nm、一辺の距離20μmの四角状であり、そして電極バンプ3及び電極パッド9は、いずれもピッチ間距離50μmの正方マトリックス状に配置(図示なし)されたものである。尚、電極バンプ3の形状は円筒状の他にも、例えば矩形あるいは多角形でも良く、本発明の意図したことになんら変わるものではない。
The
図8、図9、図10、図11、図12、図13、図14は本発明の特徴を良く表す図面であり、同図において、1は第一のSi基板、2は第一のSi基板1に形成した溝孔、3は第一のSi基板1の溝孔2に形成した電極バンプ、4は第二のSi基板、5は第二のSi基板4に形成したバンプ取り出し用パッド、6は両基板間を接合させるために該基板の両側から荷重を印加するための印加荷重、7は該接合後両基板を引き剥がすための引き剥がし荷重、8は第三のSi基板、9は第三のSi基板8に形成した電極パッドである
次に上記構成において、面方位(100)からなる第一のSi基板1の表面にフォトレジスト工程及び異方性エッチングを用いて図8に見るような溝孔2を形成し、この後さらにフォトレジスト工程及び蒸着を用いた成膜工程によって、図9に見るように該溝孔2にAuから成る電極バンプ3を形成し、一方、第二のSi基板4上にフォトレジスト工程及び蒸着を用いた成膜工程によって、図10に見るようにバンプ取り出し用パッド5を形成し、この後図11に見るように両Si基板を両側から印加荷重6を印加することによって、電極バンプ5とバンプ取り出し用パッド5を直接接合し、そして該直接接合後、該両基板の両側に図12に見るように引き剥がし荷重7を作用することにより、第二のSi基板4上のバンプ取り出し用パッド5に電極バンプ3を移着させた。成膜後の移着によって、めっき法を用いる場合に比べて、電極を用いないため、さらに微細な形状のバンプを作製することが容易である。すなわち第一のSi基板1の電極バンプ3を第二のSi基板上の電極パッド5に転写した。上記方法による接合・移着を用いて、第二のSi基板4にAuからなる電極バンプ3を形成した。そして、第三のSi基板8の上にフォトレジスト工程及び蒸着を用いた成膜工程によって図13に見るようにAuから成る電極バンプ9を形成した。
8, 9, 10, 11, 12, 13, and 14 show the features of the present invention. In FIG. 8, 1 is a first Si substrate, and 2 is a first Si substrate. Slots formed in the
上記方法によって、第二のSi基板4への移着工程により形成した電極バンプ3と第三のSi基板8に形成した電極バンプ9を図13に見るように相対向して整合し、該電極バンプ3と該電極パッド9が互いに重畳した状態で、該Si基板間を両側から印加荷重6で印加し、該電極バンプ3と電極パッド9を直接接合した。すなわち、この接合工程によって第二のSi基板4と第三のSi基板8の基板同士の接合、すなわち基板間電極間接合が可能になった。
By the above method, the
そして、上記基板間電極間接合後、第二のSi基板4及び第三のSi基板8上に形成した引き出し電極(図示なし)を用いて電極バンプ3と電極パッド9との間の電気的導通をテスタで確認した。
After the inter-electrode bonding, the electrical continuity between the
本実施例において、密着層なしで直接にAuから成る電極バンプ3を第一のSi基板1上に形成したため、Siとの剥離性が良く、このため第一のSi基板1から該電極バンプ3を第二のSi基板4に転写することが容易に可能であった。この際、第二のSi基板4の電極引き出し用パッド5はSi基板4と密着性の良いTiを密着層(図示なし)として形成し、該密着層の上にAuを形成したため、引き剥がし荷重7を印加した場合においても、第二のSi基板4の表面からの剥離はなかった。
In this embodiment, since the
本実施例において、電極バンプ3、電極パッド9及びバンプ取り出し用パッド5として金属材料のAuを用いたが、この他にも塑性変形能を有する金属材料であっても良く、例えばAl、Cu、Snでも良い。Alの場合は、超真空の半導体プロセスの工程の中でも使用することができ、要求される条件によって、使いわけることができる。
In the present embodiment, Au, which is a metal material, is used as the
そして、電極バンプ3とバンプ取り出し用パッド5の接合、及び電極バンプ3と電極パッド9との接合はいずれも常温接合による直接接合によって行った。
The bonding between the
本実施例において、電極バンプ3、電極バンプ取り出し用パッド5及び電極パッド9のいずれの組み合わせの場合の接合においても、接合前に表面をArイオンプラズマ洗浄を行い、該洗浄後、室温で接合した。
In this example, in the case of any combination of the
本実施例において形成した電極バンプ3は、寸法において高さ1μm、一辺が約2μmの四角形状のバンプであり、電極パッド9は、寸法において厚さ200nm、一辺が20μmの四角形であり、電極バンプ3及び電極パッド9はいずれもピッチ間距離30μmの正方マトリックス状に配置されたものである。
The
尚、電極バンプ形状は四角状の他にも、例えば円形状あるいは多角形でも良く、本発明の意図したことになんら変わるものではない。 In addition to the square shape, the electrode bump shape may be, for example, a circular shape or a polygonal shape, and does not change at all as intended by the present invention.
以上説明したように本発明は、第一のSi基板に設けた溝孔にAuを形成し、第二のSi基板にAuから成るバンプ取り付け用パッドを形成し、この後両Si基板に荷重を印加することによって、溝孔の該Auと該取り付け用バンプを直接接合し、この後該両Si基板の引き剥し工程で第二のSi基板の該バンプ取り付け用パッド面に移着した該Auを新たに電極バンプとし、さらに第三のSi基板にAuからなる電極パッドを形成し、この後第二のSi基板と第三のSi基板とを相対向して整合し、重畳した状態で両基板の両側から荷重を印加して該電極バンプと該電極パッドとを常温接合することにより、基板間電極間接合を可能にする。該電極バンプの寸法、配置及び個数は、該溝孔の寸法、配置及び個数に依存する。 As described above, in the present invention, Au is formed in the groove provided in the first Si substrate, bump mounting pads made of Au are formed on the second Si substrate, and then a load is applied to both Si substrates. By applying this, the Au in the groove and the mounting bump are directly bonded, and then the Au transferred to the bump mounting pad surface of the second Si substrate in the peeling process of both the Si substrates. A new electrode bump is formed, and an electrode pad made of Au is formed on the third Si substrate. After that, the second Si substrate and the third Si substrate are aligned and opposed to each other, and both substrates are overlapped. By applying a load from both sides of the substrate and bonding the electrode bump and the electrode pad at room temperature, the inter-electrode bonding between substrates can be performed. The size, arrangement and number of the electrode bumps depend on the size, arrangement and number of the groove holes.
従って、該溝孔を微少寸法に及び高密度に形成することによって、該電極バンプを該溝孔と同様に微少寸法に及び高密度に設けることが出来る。 Therefore, the electrode bumps can be provided in a minute size and a high density in the same manner as the groove holes by forming the groove holes in a minute size and a high density.
1、4、8 Si基板
2 溝孔
3 電極バンプ
5 バンプ取付用パッド
6 印加荷重
7 引き剥がし荷重
9 電極パッド
1, 4, 8
Claims (5)
前記塑性変形する材料が充填された第1の基板の面と前記パッドを備えた前記第2の基板の面とを対向して重なり合わせ、両基板に荷重を印加することによって、前記塑性変形する材料と前記パットとを接合する工程と、
前記第1の基板と前記第2の基板を引き剥がすことによって、前記第2の基板に前記溝に充填された前記塑性変形する材料が移着し、前記第2の基板にバンプを形成する工程とを備えるバンプを有する基板の製造方法。 Providing a first substrate filled with grooves for forming plastic bumps with a plastically deformable material and a second substrate including a pad containing the plastically deformed material;
The surface of the first substrate filled with the plastically deforming material and the surface of the second substrate having the pad are overlapped with each other, and the plastic deformation is performed by applying a load to both the substrates. Joining the material and the pad;
The step of peeling the first substrate and the second substrate to transfer the plastically deformable material filled in the groove to the second substrate and forming bumps on the second substrate. The manufacturing method of the board | substrate which has a bump provided with these.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004169981A JP2005353669A (en) | 2004-06-08 | 2004-06-08 | Structure having bump and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004169981A JP2005353669A (en) | 2004-06-08 | 2004-06-08 | Structure having bump and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005353669A true JP2005353669A (en) | 2005-12-22 |
JP2005353669A5 JP2005353669A5 (en) | 2007-07-19 |
Family
ID=35587906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004169981A Pending JP2005353669A (en) | 2004-06-08 | 2004-06-08 | Structure having bump and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005353669A (en) |
-
2004
- 2004-06-08 JP JP2004169981A patent/JP2005353669A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8368195B2 (en) | Semiconductor device including arrangement to control connection height and alignment between a plurity of stacked semiconductor chips | |
JP5629580B2 (en) | Flip chip interconnect with double posts | |
US8610290B2 (en) | Fabricated adhesive microstructures for making an electrical connection | |
TWI631679B (en) | Surface mounting semiconductor component, chip scale semiconductor package assembly, and surface mounting method | |
US20100071944A1 (en) | Chip capacitor embedded pwb | |
JPH04234139A (en) | Method for direct attachment of semicon- ductor chip to board | |
JP2000223819A (en) | Electronic module manufacturing method, inter- substrate joining method, conic solder forming method, and substrate | |
US9917070B2 (en) | Method for arranging electronic switching elements, electronic switching arrangement and use of a carrier having a bonding layer | |
JP5378585B2 (en) | Semiconductor device | |
US8258625B2 (en) | Semiconductor device | |
KR100723532B1 (en) | Mold for forming conductive bump, method of fabricating the same mold, and method of forming bump on wafer using the same mold | |
JP5919641B2 (en) | Semiconductor device, method for manufacturing the same, and electronic device | |
JP2006179570A (en) | Method of manufacturing semiconductor device | |
TW200845251A (en) | Bump structure for semiconductor device | |
WO1999004424A1 (en) | Semiconductor device, mounting structure thereof and method of fabrication thereof | |
JP2005353669A (en) | Structure having bump and manufacturing method thereof | |
JP4097310B2 (en) | Multilayer circuit board manufacturing method | |
JP5187341B2 (en) | Manufacturing method of semiconductor device | |
TW201115662A (en) | Flip-chip underfill | |
JP2007250999A (en) | Method for manufacturing semiconductor device | |
JP2002009099A (en) | Transfer bump substrate and method of transferring bump | |
JP4214127B2 (en) | Flip chip mounting method | |
US9425135B2 (en) | Electrode body, wiring substrate, and semiconductor device | |
JP2007335642A (en) | Package substrate | |
JP2007281105A (en) | Electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070531 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091222 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |