JP2005347732A - Method for forming wiring on substrate - Google Patents

Method for forming wiring on substrate Download PDF

Info

Publication number
JP2005347732A
JP2005347732A JP2005004452A JP2005004452A JP2005347732A JP 2005347732 A JP2005347732 A JP 2005347732A JP 2005004452 A JP2005004452 A JP 2005004452A JP 2005004452 A JP2005004452 A JP 2005004452A JP 2005347732 A JP2005347732 A JP 2005347732A
Authority
JP
Japan
Prior art keywords
substrate
copper
wiring
layer
copper substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005004452A
Other languages
Japanese (ja)
Inventor
Rokuchin Ko
▲禄▼珍 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SOGO KOFUN YUGENKOSHI
Original Assignee
SOGO KOFUN YUGENKOSHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SOGO KOFUN YUGENKOSHI filed Critical SOGO KOFUN YUGENKOSHI
Publication of JP2005347732A publication Critical patent/JP2005347732A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring formation method for forming a wiring pattern on a substrate by using a printing method. <P>SOLUTION: A method for forming wiring on a substrate comprises a process of preparing a copper substrate, a process of forming a copper-nickel layer on a portion of the copper substrate by plating, a process of bonding the copper substrate to a soft polyamide substrate, and a process of etching the copper substrate. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は基板上に配線を形成する方法に関し、特に基板上に配線を印刷する方法に関する。   The present invention relates to a method for forming wiring on a substrate, and more particularly to a method for printing wiring on a substrate.

現在、液晶ディスプレイ(LCD)、すなわち1)テープ・キャリヤー・パッケージ(TCP)、2)チップ・オン・フレックス(COF)、3)チップ・オン・グラス(COG)上でドライブIC(集積回路)をカプセル化するために3つの方法がある。第1及び第2の方法は、ディスプレイ上でガラス板と印刷回路基板(PCB)とを結合するためにキャリヤー基板として機能する軟回路基板を必要とする。ドライブICのための軟回路基板は3つの種類に分けられる。   Currently, a liquid crystal display (LCD), ie, 1) a tape carrier package (TCP), 2) a chip on flex (COF), 3) a drive IC (integrated circuit) on a chip on glass (COG) There are three ways to encapsulate. The first and second methods require a soft circuit board that functions as a carrier substrate to bond the glass plate and the printed circuit board (PCB) on the display. Soft circuit boards for drive ICs are divided into three types.

第1の軟回路基板 図1A、1Bを参照するに、底部の第1層は銅層51である。第2層は接着材層52,第3層は軟ポリアミド(PI)層53である。特に、図1Bに示す構造は、図1Aに示したと同じ構造部分を除き、接着材層52がポリアミド層53のフリーサイドに取り付けられ、第1の銅層51が第2の銅層52aのフリーサイドに取り付けられている。銅層51上に配線を形成するために必要なエッチング工程のために、銅層51上に配線を形成する間、銅層51の厚さは、有効な製品歩留まりが高いように、少なくとも12μmでなければならない。しかし、銅層の厚さが大きい場合、細長い配線をするのが非常に困難である。例えば、銅層の厚さが大きくかつ配線が平均40〜50μmピッチ(幅25μm、中間で20μm)である場合、製品歩留まりは低下する。これは産業における今日の標準が45μmピッチの範囲にあることによる。すなわち、薄い銅箔は配線形成工程中に容易にしわを生じ、高い不良率となり、コストを高くする。   First Soft Circuit Board Referring to FIGS. 1A and 1B, the first layer at the bottom is a copper layer 51. The second layer is an adhesive layer 52, and the third layer is a soft polyamide (PI) layer 53. In particular, the structure shown in FIG. 1B is the same as that shown in FIG. 1A, except that the adhesive layer 52 is attached to the free side of the polyamide layer 53, and the first copper layer 51 is the free of the second copper layer 52a. It is attached to the side. During the formation of the wiring on the copper layer 51 for the etching process necessary to form the wiring on the copper layer 51, the thickness of the copper layer 51 is at least 12 μm so that the effective product yield is high. There must be. However, when the thickness of the copper layer is large, it is very difficult to make an elongated wiring. For example, when the thickness of the copper layer is large and the wiring has an average pitch of 40 to 50 μm (width 25 μm, intermediate 20 μm), the product yield decreases. This is due to the fact that today's industry standard is in the 45 μm pitch range. That is, a thin copper foil easily wrinkles during the wiring formation process, resulting in a high defect rate and high cost.

第2の軟回路基板 図2A,2Bを参照するに、図1A,1Bの例に比較すると接着材の層がない。図示の構造はポリアミド基板54として、該ポリアミド基板の表面上のモネル層(ニッケルと銅の合金層)及び該モネル層に取り付けられた銅層55を含む。その後、銅層55の厚さは、6又は9μm達するようにメッキをすることによって制御される。この方法では、40μmより小さい小ピッチ電気回路構成において、有効な歩留まりが高くなるように、ポリアミド基板54に銅箔を圧する必要はない。さらに、メッキによって制御される銅箔の厚さのために、オペレーターは必要とされるピッチ及び幅の配線をすることができ、しばしば30μmより十分に小さい標準に達する。しかし、金属層と軟ポリアミド基板とを接着するために使用される接着材層はないので、金属層は時々基板から剥がれる。さらに、メッキされた銅層は容易に壊れ、被包されたエレメントの信頼性は満足できない。その上の不利益は、モネルとクロムの層がPIフィルムへの良好な化学接着のために容易にエッチング除去されないで、漏電を生じることである。   Second Soft Circuit Board Referring to FIGS. 2A and 2B, there is no adhesive layer compared to the example of FIGS. 1A and 1B. The illustrated structure includes, as a polyamide substrate 54, a monel layer (nickel and copper alloy layer) on the surface of the polyamide substrate and a copper layer 55 attached to the monel layer. Thereafter, the thickness of the copper layer 55 is controlled by plating to reach 6 or 9 μm. In this method, it is not necessary to press the copper foil against the polyamide substrate 54 so that the effective yield is high in a small pitch electric circuit configuration smaller than 40 μm. Furthermore, due to the thickness of the copper foil being controlled by plating, the operator can make the required pitch and width wiring, often reaching a standard well below 30 μm. However, since there is no adhesive layer used to bond the metal layer and the soft polyamide substrate, the metal layer sometimes peels from the substrate. Furthermore, the plated copper layer is easily broken and the reliability of the encapsulated element is not satisfactory. A further disadvantage is that the Monel and Chromium layers are not easily etched away for good chemical adhesion to the PI film, resulting in electrical leakage.

第3の軟回路基板 第3の軟ポリアミド基板は、接着剤層のない基板に似た基板を作るように銅箔に直接にポリアミド(PI)を適用することにより得られる。しかし、この種の基板は、養生工程における銅箔厚の収縮や12μmの下の厚さに適用できないという問題がある。その結果、製品は市場性がない。この欠点を克服するために、本発明は、上記の問題に解決を与える、改良された配線形成方法を提供する。   Third Soft Circuit Board A third soft polyamide board is obtained by applying polyamide (PI) directly to the copper foil to make a board similar to a board without an adhesive layer. However, this type of substrate has a problem that it cannot be applied to the shrinkage of the copper foil thickness in the curing process or a thickness below 12 μm. As a result, the product is not marketable. In order to overcome this drawback, the present invention provides an improved wiring formation method that provides a solution to the above problems.

本発明の主な目的は、基板上に配線パターンを形成するために、印刷方法を用いる改良された配線形成方法を提供することにある。基板の平らな面と剛性とにより、配線パターンは基板から良好な支持が与えられ、養生工程中に容易には壊れない。   A main object of the present invention is to provide an improved wiring forming method using a printing method in order to form a wiring pattern on a substrate. Due to the flat surface and rigidity of the substrate, the wiring pattern is given good support from the substrate and does not break easily during the curing process.

本発明の他の目的は、銅基板に銅−ニッケル層をメッキする前に、ドライフィルを形成することにある。   Another object of the present invention is to form a dry fill before plating a copper-nickel layer on a copper substrate.

本発明のさらに他の目的は、エッチングのステップにおいて、銅基板全体にエッチングをすることにある。   Still another object of the present invention is to etch the entire copper substrate in the etching step.

本発明の他の目的および新規な特徴は、図面を参照しての以下の説明により一層明らかとなろう。   Other objects and novel features of the present invention will become more apparent from the following description with reference to the drawings.

上記の目的を達成するために、本発明の方法は次のステップを含む。すなわち、銅基板を用意すること、ドライフィルム又はフォトレジストの工程を適用して基板上に回路パターンを形成すること、銅基板の一部分に胴−ニッケル層をメッキすること、ドライフイルム又はフォトレジストを除去し、メッキされた銅基板を所望の性能に熱処理すること、銅基板を軟ポリアミド基板に結合すること、および銅基板をエッチングすることである。   To achieve the above object, the method of the present invention includes the following steps. That is, preparing a copper substrate, applying a dry film or photoresist process to form a circuit pattern on the substrate, plating a cylinder-nickel layer on a portion of the copper substrate, a dry film or a photoresist Removing and heat treating the plated copper substrate to the desired performance, bonding the copper substrate to a soft polyamide substrate, and etching the copper substrate.

本発明の基本技術は、銅基板1に配線パターンを印刷することである。銅の性質のために、銅基板1は、配線が形成された後、配線に十分な支持を与えることができる。さらに、銅基板1のフラット面のために、基板上に細い配線をすることが容易で、有効な製品歩留まりが向上する。   The basic technique of the present invention is to print a wiring pattern on the copper substrate 1. Due to the nature of copper, the copper substrate 1 can provide sufficient support to the wiring after the wiring is formed. Furthermore, because of the flat surface of the copper substrate 1, it is easy to make fine wiring on the substrate, and the effective product yield is improved.

図3を参照するに、配線パターンは銅基板1の表面に印刷される。ついで、銅基板1は、銅−ニッケルメッキ工程において銅基板表面への銅及びニッケルの付着を止めるために、銅基板1の表面にフォトレジスト材料1aを及ぼすように、ドライフィルム工程を経て処理される。   Referring to FIG. 3, the wiring pattern is printed on the surface of the copper substrate 1. Next, the copper substrate 1 is processed through a dry film process so as to apply a photoresist material 1a to the surface of the copper substrate 1 in order to stop the adhesion of copper and nickel to the copper substrate surface in the copper-nickel plating process. The

その後、フォトレジスト材料1aは、洗浄ステップで除去される。表面に銅−ニッケル層2を備えた銅基板1は、プレス工程において接着材層3aを備えたポリアミド基板3に圧せられる。プレス工程の後、銅−ニッケル層2は配線の用意が整い、基板は銅基板1の剛性により支持され、これにより養生中の収縮又は膨張は配線の有効性に影響しない。   Thereafter, the photoresist material 1a is removed in a cleaning step. The copper substrate 1 provided with the copper-nickel layer 2 on the surface is pressed against the polyamide substrate 3 provided with the adhesive layer 3a in the pressing step. After the pressing process, the copper-nickel layer 2 is ready for wiring, and the substrate is supported by the rigidity of the copper substrate 1, so that shrinkage or expansion during curing does not affect the effectiveness of the wiring.

その後、銅基板1の一部分が、接着剤層3aを有する軟ポリアミド基板3上に銅−ニッケル層2を残して図示のステップ6Aによりエッチングが施されるか、銅基板の一部分のみが図示のステップ6Bによりエッチングが施される。   Thereafter, a part of the copper substrate 1 is etched by the illustrated step 6A while leaving the copper-nickel layer 2 on the soft polyamide substrate 3 having the adhesive layer 3a, or only a part of the copper substrate is illustrated in the illustrated step. Etching is performed by 6B.

ステップ6Aと同6Bとの相違は、ユーザーの選択に依存する。   The difference between steps 6A and 6B depends on the user's selection.

前記ステップを経た後、ニッケル(Ni)、金(Au)又は錫(Sn)がメッキをされ、溶接除け膜4がポリアミド基板3に適用される。ステップ8A,8Bは、集積回路(IC)6がボス61により本発明に係る配線に溶接されることを示している。   After passing through the above steps, nickel (Ni), gold (Au) or tin (Sn) is plated, and the welded film 4 is applied to the polyamide substrate 3. Steps 8A and 8B indicate that the integrated circuit (IC) 6 is welded to the wiring according to the present invention by the boss 61.

要約するに、本発明は次のステップを含む。すなわち、銅基板を用意すること、ドライフィルム又はフォトレジストの工程を適用して基板上に回路パターンを形成すること、銅基板の一部分に胴−ニッケル層をメッキすること、ドライフイルム又はフォトレジストを除去し、メッキされた銅基板を所望の性能に熱処理すること、銅基板を軟ポリアミド基板に結合すること、および銅基板をエッチングすることである。   In summary, the present invention includes the following steps. That is, preparing a copper substrate, applying a dry film or photoresist process to form a circuit pattern on the substrate, plating a cylinder-nickel layer on a portion of the copper substrate, a dry film or a photoresist Removing and heat treating the plated copper substrate to the desired performance, bonding the copper substrate to a soft polyamide substrate, and etching the copper substrate.

図4A,4Bを参照して、本発明の有利な点は次のとおりである。すなわち、配線は、ポリアミド基板に形成されるが、銅基板への養生工程の後、配線が良好な延長性、電気伝導性および弾性の各特徴を備えるように、銅基板に形成される。その結果、配線の物理的な位相変化は銅基板によって支持され、製品歩留まりが向上する。   4A and 4B, the advantages of the present invention are as follows. That is, the wiring is formed on the polyamide substrate, but after the curing process on the copper substrate, the wiring is formed on the copper substrate so that the wiring has good extensibility, electrical conductivity, and elasticity. As a result, the physical phase change of the wiring is supported by the copper substrate, and the product yield is improved.

製造工程中、配線は銅基板に形成され、該銅基板は接着材層を有するポロアミド基板3に圧せられ、これにより配線は接着材層に埋められかつ保護される。   During the manufacturing process, the wiring is formed on a copper substrate, and the copper substrate is pressed against a polamide substrate 3 having an adhesive layer, whereby the wiring is buried and protected in the adhesive layer.

電子移動問題はない。COF構造において、銅基板とポリアミド基板との間に金属接着層がないので、胴を基板に付着する(sputtering)前に、ポリアミド基板との接着力が大きいクロムのような付加された接着金属がポリアミド基板に適用される。しかし、エッチング処理中、前記付加された接着金属は容易に除去されない。本発明の方法によれば、電子移動問題は解決される。   There is no electronic transfer problem. In the COF structure, since there is no metal adhesive layer between the copper substrate and the polyamide substrate, before the cylinder is sputtered, an added adhesive metal such as chromium having a high adhesive force with the polyamide substrate is present. Applied to polyamide substrate. However, during the etching process, the added adhesive metal is not easily removed. According to the method of the present invention, the electron transfer problem is solved.

細い配線が高剛性の銅基板1に形成され、該銅基板は接着材層3aを有するポリアミド基板3に圧せられるため、金属の選択はもはや重要ではない。その結果、製造コストは小さい。   The selection of the metal is no longer important because the thin wiring is formed on the highly rigid copper substrate 1 and the copper substrate is pressed against the polyamide substrate 3 having the adhesive layer 3a. As a result, manufacturing costs are small.

従来の3層の銅基板の構造を示す概略図。Schematic which shows the structure of the conventional three-layer copper substrate. 従来の3層の銅基板の構造を示す概略図。Schematic which shows the structure of the conventional three-layer copper substrate. 従来の2層の銅基板の構造を示す概略図。Schematic which shows the structure of the conventional two-layer copper substrate. 従来の2層の銅基板の構造を示す概略図。Schematic which shows the structure of the conventional two-layer copper substrate. 本発明の方法を示すフローチャート。The flowchart which shows the method of this invention. 本発明に従って配線パターンを備えた基板の適用を示す概略図。Schematic showing application of a substrate with a wiring pattern according to the present invention. 本発明に従って配線パターンを備えた基板の適用を示す概略図。Schematic showing application of a substrate with a wiring pattern according to the present invention.

符号の説明Explanation of symbols

1 銅基板
1a フォトレジスト材料
2 銅−ニッケル層2
3 ポリアミド基板
3a 接着材層3a
DESCRIPTION OF SYMBOLS 1 Copper substrate 1a Photoresist material 2 Copper-nickel layer 2
3 Polyamide substrate 3a Adhesive layer 3a

Claims (4)

基板に配線を形成する方法であって、銅基板を用意すること、ドライフィルム又はフォトレジストの工程を行って基板上に回路パターンを形成すること、銅基板の一部分に胴−ニッケル層をメッキすること、ドライフイルム又はフォトレジストを除去し、メッキされた銅基板を熱処理すること、銅基板を軟ポリアミド基板に結合すること、および銅基板にエッチングをすることを含む、基板に配線を形成する方法。   A method of forming wiring on a substrate, comprising preparing a copper substrate, performing a dry film or photoresist process to form a circuit pattern on the substrate, and plating a cylinder-nickel layer on a portion of the copper substrate Forming a wiring on a substrate comprising: removing the dry film or photoresist, heat treating the plated copper substrate, bonding the copper substrate to a soft polyamide substrate, and etching the copper substrate . 前記メッキの前にドライフィルム工程を行う、請求項1に記載の方法。   The method according to claim 1, wherein a dry film process is performed before the plating. 前記銅基板の全体にエッチングをする、請求項1又は2に記載の方法。   The method according to claim 1, wherein the entire copper substrate is etched. 前記銅基板の部分にエッチングをする、請求項1又は2に記載の方法。
The method according to claim 1 or 2, wherein a portion of the copper substrate is etched.
JP2005004452A 2004-05-31 2005-01-11 Method for forming wiring on substrate Pending JP2005347732A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW93115493A TWI303147B (en) 2004-05-31 2004-05-31 Method for forming a wiring on a soft polymer substrate

Publications (1)

Publication Number Publication Date
JP2005347732A true JP2005347732A (en) 2005-12-15

Family

ID=35499777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005004452A Pending JP2005347732A (en) 2004-05-31 2005-01-11 Method for forming wiring on substrate

Country Status (2)

Country Link
JP (1) JP2005347732A (en)
TW (1) TWI303147B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107770968A (en) * 2017-11-10 2018-03-06 中国电子科技集团公司第四十研究所 A kind of method of laser direct-writing processing soft-medium high-frequency microwave circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107770968A (en) * 2017-11-10 2018-03-06 中国电子科技集团公司第四十研究所 A kind of method of laser direct-writing processing soft-medium high-frequency microwave circuit
CN107770968B (en) * 2017-11-10 2020-02-04 中国电子科技集团公司第四十一研究所 Method for processing soft medium high-frequency microwave circuit by laser direct writing

Also Published As

Publication number Publication date
TWI303147B (en) 2008-11-11
TW200423839A (en) 2004-11-01

Similar Documents

Publication Publication Date Title
JP3889700B2 (en) COF film carrier tape manufacturing method
US7198989B2 (en) Method of producing a COF flexible printed wiring board
US7382042B2 (en) COF flexible printed wiring board and method of producing the wiring board
JP4619214B2 (en) Printed circuit board
JP4058443B2 (en) Semiconductor device and manufacturing method thereof
TWI524441B (en) Circuit board and method of manufacturing the same
US7473459B2 (en) Method of manufacturing a film printed circuit board
TWI222844B (en) Printed circuit board and its manufacturing method
JP2005347732A (en) Method for forming wiring on substrate
US8227175B2 (en) Method for smoothing printed circuit boards
JP3172711B2 (en) Transfer medium, method of manufacturing the same, and method of manufacturing wiring pattern using the transfer medium
US7413670B2 (en) Method for forming wiring on a substrate
JPH11102938A (en) Tab tape carrier and manufacture thereof
JP2010062188A (en) Tab tape for semiconductor device and method of manufacturing the same
JP3726964B2 (en) COF film carrier tape manufacturing method
JP3444787B2 (en) Film carrier tape for mounting electronic components and method of manufacturing film carrier tape for mounting electronic components
JP2003209343A (en) Printed circuit board
JP2010021392A (en) Semiconductor device and its manufacturing method
JP2001358182A (en) Method of manufacturing wiring board, semiconductor device and manufacturing method therefor, circuit board and electronic apparatus
JP2003243434A (en) Semiconductor device and manufacturing method thereof
JP2005183587A (en) Manufacturing method for printed-circuit board and semiconductor device
JP2000332062A (en) Manufacture of tab thin-film tape carrier
JP2004006523A (en) Cof type film carrier tape
JP2004207550A (en) Tape carrier for semiconductor device
JP2007005344A (en) Material for forming circuit, method of manufacturing same, and method of manufacturing printed circuit board

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A02 Decision of refusal

Effective date: 20070710

Free format text: JAPANESE INTERMEDIATE CODE: A02