JP2005347730A - フリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法 - Google Patents
フリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法 Download PDFInfo
- Publication number
- JP2005347730A JP2005347730A JP2004309272A JP2004309272A JP2005347730A JP 2005347730 A JP2005347730 A JP 2005347730A JP 2004309272 A JP2004309272 A JP 2004309272A JP 2004309272 A JP2004309272 A JP 2004309272A JP 2005347730 A JP2005347730 A JP 2005347730A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sub
- microelement
- array
- cover glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
Abstract
【解決手段】電極アレイおよび前記電極アレイに接続されるマイクロアレイが形成された多数のマイクロ素子を含むマイクロ素子用ウエハを提供し、マイクロ素子の各マイクロアレイの周囲にシール材を塗布し、多数のカバーガラスを含む透明カバーガラス用ウエハを提供し、カバーガラスに、前記電極アレイに対応するビアホールアレイを形成し、シール材により前記マイクロアレイが外部に対して密閉されるように、前記カバーガラス用ウエハを前記マイクロ素子用ウエハにボンディングし、接着されたマイクロ素子用ウエハおよび前記カバーガラス用ウエハをユニット別に切断する。
【選択図】図5d
Description
202 カバーガラス
203 ビアホール
204 チップウエハ
205 マイクロ素子
206 シール材
207 導電材
208 ユニット
209 電極アレイ
210 マイクロアレイ
211 ベース基板
212 ICチップ
213 開口部
216 放熱板
217 ケーシング
301 マイクロ素子用ウエハ
302 マイクロアレイ
303 電極アレイ
304 シール材
305 サブ基板
306 開口部
307 第1サブ基板電極アレイ
308 第2サブ基板電極アレイ
310 ベース基板
311 開口部
312 ソルダボールアレイ
313 ICチップ
314 接続パッド
Claims (9)
- 電極アレイおよび前記電極アレイに接続されたマイクロアレイが形成されたマイクロ素子と、
前記マイクロ素子上の電極アレイにそれぞれ対応する多数のビアホールが形成され、前記マイクロ素子のマイクロアレイを外部から密閉させるように前記マイクロ素子に固定される透明カバーガラスと、
前記マイクロアレイを取り囲むように形成され、前記マイクロ素子と前記カバーガラスを固定させるシール材と、
前記カバーガラスのビアホールに埋め込まれ、一側は前記電極アレイに接続され、他側は外部回路に接続され、前記外部回路からの制御信号に応じて前記マイクロアレイを駆動させる導電材とを含んでなることを特徴とする半導体パッケージ。 - 前記マイクロ素子および前記カバーガラスが実装され、中央に開口部が形成され、前記導電材のそれぞれに接続されるソルダボールアレイが形成されたベース基板をさらに含むことを特徴とする請求項1記載の半導体パッケージ。
- 前記カバーガラスは前記ベース基板の前記開口部を覆うように実装され、前記電極アレイはそれぞれ多数のビアホールに埋め込まれた導電材を介して前記ソルダボールアレイに接続されることを特徴とする請求項2記載の半導体パッケージ。
- 電極アレイおよび前記電極アレイに接続されるマイクロアレイが形成された多数のマイクロ素子を含むマイクロ素子用ウエハを提供する段階と、
前記マイクロ素子の各マイクロアレイの周囲にシール材を塗布する段階と、
多数のカバーガラスを含む透明カバーガラス用ウエハを提供する段階と、
前記カバーガラスに、前記電極アレイに対応するビアホールアレイを形成する段階と、
前記シール材により前記マイクロアレイが外部に対して密閉されるように、前記カバーガラス用ウエハを前記マイクロ素子用ウエハにボンディングする段階と、
前記接着されたマイクロ素子用ウエハおよび前記カバーガラス用ウエハをユニット別に切断する段階とを含んでなることを特徴とする半導体素子パッケージング方法。 - 中央に開口部が形成されたベース基板を提供する段階と、
前記ベース基板にソルダボールアレイを形成する段階と、
前記カバーガラスのビアホールアレイと前記ベース基板のソルダボールアレイが接続されるように、前記マイクロ素子およびカバーガラスを前記ベース基板にボンディングする段階とをさらに含むことを特徴とする請求項4記載の半導体素子パッケージング方法。 - 電極アレイおよび前記電極アレイに接続されたマイクロアレイが形成されたマイクロ素子と、
中央に開口部が形成され、前記電極アレイのそれぞれに接続される第1サブ基板電極アレイおよび前記第1サブ基板電極アレイのそれぞれに接続された第2サブ基板電極アレイが形成され、前記マイクロ素子に固定されるサブ基板と、
前記マイクロアレイの周囲に設けられ、前記マイクロ素子と前記サブ基板を粘着させるシール材と、
前記サブ基板の開口部を覆い、前記マイクロアレイを密閉させるように、前記サブ基板に接着されるカバーガラスとを含んでなることを特徴とする半導体パッケージ。 - 前記マイクロ素子、前記サブ基板および前記カバーガラスが実装され、中央に前記サブ基板の開口部に対応する開口部が形成され、前記第2サブ基板電極アレイに接続されたソルダボールアレイが形成されたベース基板をさらに含むことを特徴とする請求項6記載の半導体パッケージ。
- 多数のマイクロアレイが形成されたマイクロ素子を提供する段階と、
前記マイクロ素子のマイクロ素子アレイの周囲にシール材を塗布する段階と、
中央に開口部が形成されたサブ基板を提供する段階と、
前記サブ基板に、多数の第1サブ基板電極アレイおよび前記第1サブ基板電極アレイに接続された第2サブ基板電極アレイを形成する段階と、
前記サブ基板の開口部を覆うように、透明カバーガラスを前記サブ基板に接着させる段階と、
前記マイクロ素子アレイが前記シール材により外部に対して密閉されるように、前記マイクロ素子を前記サブ基板に接着させる段階とを含んでなることを特徴とする半導体素子パッケージング方法。 - 中央に開口部が形成されたベース基板を提供する段階と、
前記ベース基板に前記第2サブ基板電極アレイに対応するソルダボールアレイを形成する段階と、
前記サブ基板の第2サブ基板電極アレイのそれぞれと前記ベース基板のソルダボールアレイが接続されるように、前記サブ基板を前記ベース基板にボンディングする段階とをさらに含むことを特徴とする請求項8記載の半導体素子パッケージング方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040040066A KR100754069B1 (ko) | 2004-06-02 | 2004-06-02 | 플립칩 실장 기술을 이용한 반도체 패키지 및 패키징 방법 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007322158A Division JP2008141208A (ja) | 2004-06-02 | 2007-12-13 | フリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005347730A true JP2005347730A (ja) | 2005-12-15 |
Family
ID=35446793
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004309272A Pending JP2005347730A (ja) | 2004-06-02 | 2004-10-25 | フリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法 |
JP2007322158A Pending JP2008141208A (ja) | 2004-06-02 | 2007-12-13 | フリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007322158A Pending JP2008141208A (ja) | 2004-06-02 | 2007-12-13 | フリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7098535B2 (ja) |
JP (2) | JP2005347730A (ja) |
KR (1) | KR100754069B1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060163711A1 (en) * | 2005-01-24 | 2006-07-27 | Roels Timothy J | Method to form an electronic device |
KR100789545B1 (ko) * | 2005-03-07 | 2007-12-28 | 삼성전기주식회사 | 플립칩 실장 기술을 이용한 광변조기 모듈 패키지 |
JP4889974B2 (ja) * | 2005-08-01 | 2012-03-07 | 新光電気工業株式会社 | 電子部品実装構造体及びその製造方法 |
KR100652810B1 (ko) * | 2005-12-30 | 2006-12-04 | 삼성전자주식회사 | 미러 패키지 및 그 제작방법 |
US7772104B2 (en) * | 2007-02-02 | 2010-08-10 | Freescale Semiconductor, Inc. | Dynamic pad size to reduce solder fatigue |
JP5563785B2 (ja) * | 2009-05-14 | 2014-07-30 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
CN116157896A (zh) * | 2020-09-02 | 2023-05-23 | 维耶尔公司 | 倒装芯片微装置结构 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5293511A (en) * | 1993-03-16 | 1994-03-08 | Texas Instruments Incorporated | Package for a semiconductor device |
US5856914A (en) * | 1996-07-29 | 1999-01-05 | National Semiconductor Corporation | Micro-electronic assembly including a flip-chip mounted micro-device and method |
US5798557A (en) * | 1996-08-29 | 1998-08-25 | Harris Corporation | Lid wafer bond packaging and micromachining |
JP3013831B2 (ja) | 1998-01-26 | 2000-02-28 | 日本電気株式会社 | Mmicパッケージ |
US6303986B1 (en) * | 1998-07-29 | 2001-10-16 | Silicon Light Machines | Method of and apparatus for sealing an hermetic lid to a semiconductor die |
US6455927B1 (en) * | 2001-03-12 | 2002-09-24 | Amkor Technology, Inc. | Micromirror device package |
KR20030077753A (ko) * | 2002-03-27 | 2003-10-04 | 삼성전기주식회사 | 마이크로 센서의 웨이퍼 레벨 패키징 방법 |
US6929974B2 (en) * | 2002-10-18 | 2005-08-16 | Motorola, Inc. | Feedthrough design and method for a hermetically sealed microdevice |
-
2004
- 2004-06-02 KR KR1020040040066A patent/KR100754069B1/ko not_active IP Right Cessation
- 2004-09-28 US US10/953,120 patent/US7098535B2/en not_active Expired - Fee Related
- 2004-10-25 JP JP2004309272A patent/JP2005347730A/ja active Pending
-
2007
- 2007-12-13 JP JP2007322158A patent/JP2008141208A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US7098535B2 (en) | 2006-08-29 |
US20050269710A1 (en) | 2005-12-08 |
KR100754069B1 (ko) | 2007-08-31 |
JP2008141208A (ja) | 2008-06-19 |
KR20050114940A (ko) | 2005-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050184304A1 (en) | Large cavity wafer-level package for MEMS | |
JP2008141208A (ja) | フリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法 | |
US7368816B2 (en) | Micro-electro-mechanical system (MEMS) package having metal sealing member | |
KR100733242B1 (ko) | 측면 밀봉부재가 형성된 mems 패키지 및 그 제조 방법 | |
US20050260792A1 (en) | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates | |
TW201323316A (zh) | 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝 | |
JP2006251782A (ja) | フリップチップ実装法を利用した光変調器モジュールパッケージ | |
KR101048085B1 (ko) | 기능성 소자 패키지 및 그 제조 방법 | |
JP2007108753A (ja) | メムスパッケージおよび光変調器モジュールパッケージ | |
JP2006147864A (ja) | 半導体パッケージ及びその製造方法 | |
KR100584972B1 (ko) | 밀봉용 스페이서가 형성된 mems 패키지 및 그 제조 방법 | |
CN100524637C (zh) | 使用划线及折断工艺对光学器件进行晶片级封装的方法 | |
JP2018041084A (ja) | 傾斜した光学窓を有するマイクロメカニカルデバイスの製造方法、及び、対応するマイクロメカニカルデバイス | |
US8627566B2 (en) | Method for packaging a microelectromechanical system (MEMS) device | |
JP2007042786A (ja) | マイクロデバイス及びそのパッケージング方法 | |
US8204352B2 (en) | Optical apparatus, sealing substrate, and method of manufacturing optical apparatus | |
KR100855817B1 (ko) | 측면 이중 밀봉부재가 형성된 mems 패키지 및 그 제조방법 | |
US7149023B2 (en) | Optical scanner capable of flip-chip hermetic packaging | |
KR100642876B1 (ko) | 광변조기 모듈 패키지 | |
JP2012039237A (ja) | 表面接着式マイクロ・エレクトロ・メカニカル・システム発振器の製造方法及びその構造 | |
JP2008287276A (ja) | 光スイッチ装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080115 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100623 |