JP2005347730A - フリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法 - Google Patents

フリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法 Download PDF

Info

Publication number
JP2005347730A
JP2005347730A JP2004309272A JP2004309272A JP2005347730A JP 2005347730 A JP2005347730 A JP 2005347730A JP 2004309272 A JP2004309272 A JP 2004309272A JP 2004309272 A JP2004309272 A JP 2004309272A JP 2005347730 A JP2005347730 A JP 2005347730A
Authority
JP
Japan
Prior art keywords
substrate
sub
microelement
array
cover glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004309272A
Other languages
English (en)
Inventor
Yeong-Gyu Lee
イ、ヨン−ギュ
Seung-Do An
アン、スン−ド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2005347730A publication Critical patent/JP2005347730A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

【課題】フリップチップボンディング方式により、光変調器の多数のマイクロミラーを外部から密閉して保護するためのパッケージおよびパッケージング方法を提供する。
【解決手段】電極アレイおよび前記電極アレイに接続されるマイクロアレイが形成された多数のマイクロ素子を含むマイクロ素子用ウエハを提供し、マイクロ素子の各マイクロアレイの周囲にシール材を塗布し、多数のカバーガラスを含む透明カバーガラス用ウエハを提供し、カバーガラスに、前記電極アレイに対応するビアホールアレイを形成し、シール材により前記マイクロアレイが外部に対して密閉されるように、前記カバーガラス用ウエハを前記マイクロ素子用ウエハにボンディングし、接着されたマイクロ素子用ウエハおよび前記カバーガラス用ウエハをユニット別に切断する。
【選択図】図５ｄ

Description

本発明はフリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法に関し、より詳しくはフリップチップボンディング方式を用い、光変調器の超微細素子である多数のマイクロミラーからなるマイクロミラーアレイを外部から密閉して保護するためのパッケージおよびパッケージング方法に関するものである。
極めて精密に設計および製造される半導体素子または微細光素子をパッケージングするための方法が提示されている。このような従来技術の一例として、半導体チップを密閉カバーで密封する方法および装置が開示されている（例えば、特許文献１参照）。
この特許文献１によると、図１に示すように、金属導電性および反射性ミラー１０２を含む導電性リボン１００が半導体基板１０４上に形成され、リボン１００および基板１０４間にはエアギャップ１０６が存在する。導電性電極１０８がリボン１００の下に位置し、エアギャップ１０６が導電性電極１０８とリボン１００間に存在する。反射性ミラー１０２は機械的に能動リボン１００の領域を覆い、ボンディングパッドとしての役割もする。保護膜１１４は、ボンディングパッド１１２もリボン構造１００、１０２も覆わない。制御および電力信号が、通常のワイヤーボンディング１１６により、半導体素子に伝達される。
カバー１２２は光透過性の材料から構成される。カバー１２２はシール領域１１８をカバーするのに適した大きさに形成され、第１および第２ソルダリング可能材料１２０、１２４がカバー１２２の縁部に沿ってリング状に形成される。ソルダ１２６はソルダリング可能材料１２０、１２４上に形成されるので、カバー１２２が半導体素子に結合できる。
前記特許文献１のパッケージ方法においては、マイクロ素子駆動のための電極パターンが密閉用接着層を貫通するので、別途の絶縁層保護層を要求して構造を複雑にする。
また、半導体素子をパッケージングするほかの方法が開示されている（例えば、特許文献２参照）。この特許文献２は、カバーをベース基板に接着する方法として、アノード法、ユテクティック（eutectic）法、ガラスフリット法、ソルダ法、エポキシ法などについて説明している。
前記のような特許文献に開示されたパッケージング方法は多段階の工程を含んでいるため、工程が難しく、不良発生確率が高いし、高価の工程である。
また、前記特許文献に開示されたパッケージング方法は共に、ウエハレベルでない個々の素子単位にパッケージングを行わなければならないため、工程数が多くなり、安価化が困難な問題点が存在する。
また、前記特許文献に開示されたパッケージング方法は共に、ボンディング効率の高いフリップチップボンディングに先立ち、ワイヤーボンディングを先行しなければならない問題点がある。
米国特許第６，３０３，９８６号明細書 米国特許第５，２９３，５１１号明細書
したがって、本発明はこのような問題点を解決するためになされたもので、駆動用電源および制御信号供給用電極パターンが密閉用接着層を貫通しなくて気密特性に優れたパッケージおよびパッケージング方法を提供することをその目的とする。
また、本発明のほかの目的は、ワイヤーボンディングなしで、ボンディング効率の高いフリップチップボンディングのみでパッケージング可能なパッケージおよびパッケージング方法を提供することである。
また、本発明のさらにほかの目的は、素子単位でなくウエハ単位にパッケージング可能なパッケージおよびパッケージング方法を提供することである。
また、本発明のさらにほかの目的は、極めて微細に形成されるマイクロミラーアレイなどのマイクロアレイに対応し得るほどに電極アレイパターンを微細に形成したパッケージおよびその製造方法を提供することである。
前記のような目的を達成するため、本発明の一実施例による半導体パッケージは、電極アレイおよび前記電極アレイに接続されたマイクロアレイが形成されたマイクロ素子と、前記マイクロ素子上の電極アレイにそれぞれ対応する多数のビアホールが形成され、前記マイクロ素子のマイクロアレイを外部から密閉させるように前記マイクロ素子に固定される透明カバーガラスと、前記マイクロアレイを取り囲むように形成され、前記マイクロ素子と前記カバーガラスを固定させるシール材と、前記カバーガラスのビアホールに埋め込まれ、一側は前記電極アレイに接続され、他側は外部回路に接続され、前記外部回路からの制御信号に応じて前記マイクロアレイを駆動させる導電材とを含んでなることを特徴とする。
前記本発明による半導体パッケージは、前記マイクロ素子および前記カバーガラスが実装され、中央に開口部が形成され、前記導電材のそれぞれに接続されるソルダボールアレイが形成されたベース基板をさらに含むことが好ましい。
前記カバーガラスは前記ベース基板の前記開口部を覆うように実装され、前記電極アレイはそれぞれ多数のビアホールに埋め込まれた導電材を介して前記ソルダボールアレイに接続されることが好ましい。
本発明のほかの実施例による半導体素子パッケージング方法は、電極アレイおよび前記電極アレイに接続されるマイクロアレイが形成された多数のマイクロ素子を含むマイクロ素子用ウエハを提供する段階と、前記マイクロ素子の各マイクロアレイの周囲にシール材を塗布する段階と、多数のカバーガラスを含む透明カバーガラス用ウエハを提供する段階と、前記カバーガラスに、前記電極アレイに対応するビアホールアレイを形成する段階と、前記シール材により前記マイクロアレイが外部に対して密閉されるように、前記カバーガラス用ウエハを前記マイクロ素子用ウエハにボンディングする段階と、前記接着されたマイクロ素子用ウエハおよび前記カバーガラス用ウエハをユニット別に切断する段階とを含んでなることを特徴とする。
前記本発明による半導体素子パッケージング方法は、中央に開口部が形成されたベース基板を提供する段階と、前記ベース基板にソルダボールアレイを形成する段階と、前記カバーガラスのビアホールアレイと前記ベース基板のソルダボールアレイが接続されるように、前記マイクロ素子およびカバーガラスを前記ベース基板にボンディングする段階とをさらに含むことが好ましい。
本発明のさらにほかの実施例による半導体パッケージは、電極アレイおよび前記電極アレイに接続されたマイクロアレイが形成されたマイクロ素子と、中央に開口部が形成され、前記電極アレイのそれぞれに接続される第１サブ基板電極アレイおよび前記第１サブ基板電極アレイのそれぞれに接続された第２サブ基板電極アレイが形成され、前記マイクロ素子に固定されるサブ基板と、前記マイクロアレイの周囲に設けられ、前記マイクロ素子と前記サブ基板を粘着させるシール材と、前記サブ基板の開口部を覆い、前記マイクロアレイを密閉させるように、前記サブ基板に接着されるカバーガラスとを含んでなることを特徴とする。
本発明のさらにほかの実施例による半導体素子パッケージング方法は、多数のマイクロアレイが形成されたマイクロ素子を提供する段階と、前記マイクロ素子のマイクロ素子アレイの周囲にシール材を塗布する段階と、中央に開口部が形成されたサブ基板を提供する段階と、前記サブ基板に、多数の第１サブ基板電極アレイおよび前記第１サブ基板電極アレイに接続された第２サブ基板電極アレイを形成する段階と、前記サブ基板の開口部を覆うように、透明カバーガラスを前記サブ基板に接着させる段階と、前記マイクロ素子アレイが前記シール材により外部に対して密閉されるように、前記マイクロ素子を前記サブ基板に接着させる段階とを含んでなることを特徴とする。
前記本発明による半導体素子パッケージング方法は、中央に開口部が形成されたベース基板を提供する段階と、前記ベース基板に前記第２サブ基板電極アレイに対応するソルダボールアレイを形成する段階と、前記サブ基板の第２サブ基板電極アレイのそれぞれと前記ベース基板のソルダボールアレイが接続されるように、前記サブ基板を前記ベース基板にボンディングする段階とをさらに含むことが好ましい。
本発明の半導体パッケージング方法によると、付加のワイヤーボンディングを省略し、実装性能に優れたフリップチップボンディングのみでパッケージングを可能にする。
本発明のパッケージおよびパッケージング方法によると、駆動用電源供給のための電極パターンが密閉用接着層を貫通せず、優れた気密特性を保障することができる。
また、本発明によるパッケージおよびパッケージング方法によると、素子単位でなくウエハ単位にパッケージ可能であるので、費用節減が可能である。
また、本発明によると、極めて微細に形成されるマイクロミラーアレイなどの素子の精度に対応し得るほどに電極アレイパターンを微細に形成したパッケージおよびパッケージング方法を提供することができる。
以下、添付図面に基づいて本発明を詳細に説明する。
図２ａないし図５ｄは本発明の一実施例による半導体パッケージおよびパッケージング方法を示す。
図２ａおよび図２ｂと図２ｃおよび図２ｄはそれぞれ本発明の一実施例によるマイクロミラー用半導体パッケージに使用されるカバーガラス用ウエハの平面図および側面図を示す。
図２ａおよび図２ｂに示すような通常の半導体ウエハ状のカバーガラス用ウエハ２０１を準備する。
図２ｃおよび図２ｄに示すように、カバーガラス用ウエハ２０１に、マイクロ素子に対応する複数のカバーガラス２０２のパターンを形成する。カバーガラス２０２は後述する図３ｃおよび図３ｄのマイクロ素子２０５に対応するもので、その大きさも同一に形成される。
その後、カバーガラス２０２ごとに、サンドブラストにより、それぞれ多数の電極アレイと接続すべきビアホール２０３を形成する。この際、ビアホール２０３は、図２ｄの断面図に示すように、サンドブラストが加わる側面での幅は大きいが、反対側面での幅は小さく形成される。
図３ａおよび図３ｂと図３ｃおよび図３ｄはそれぞれ本発明の一実施例による半導体パッケージに使用されるマイクロ素子用ウエハの平面図および側面図を示す。
図３ａのマイクロ素子用ウエハ２０４には、入射光を印加電圧によって反射または回折させる多数のマイクロ素子２０５が形成され、各マイクロ素子２０５には、多数のマイクロアレイまたはデジタルマイクロメカニカルミラーアレイなどのマイクロアレイが形成される。図３ａにおいては、図面の明瞭さのため、マイクロアレイまたはデジタルマイクロケミカルミラーアレイなどのマイクロアレイは省略されている。
デジタルマイクロメカニカルミラーアレイは数百万個のミラーからなるもので、所定の制御回路により制御される電圧の大きさに比例して各ミラーが駆動して、入射光を回折または反射させる光素子である。
マイクロミラーアレイは数百万個のミラーからなり、入射光を反射または回折させる光素子である。
前記マイクロ素子用ウエハ２０４上の前記多数のマイクロミラーアレイまたはデジタルマイクロメカニカルミラーアレイなどのマイクロアレイは、エッチング、鍍金または積層などによる公知の多数の半導体製造法で形成できる。
マイクロ素子２０５は図２ｃのカバーガラス２０２と対応し、その大きさも同一に形成される。
図３ｃおよび図３ｄに示すように、マイクロ素子用ウエハ２０４のマイクロ素子２０５の各縁部にシール材２０６を印刷する。シール材２０６はマイクロ素子２０５とカバーガラス２０２を接着させる接着剤としての役割をするとともに、マイクロ素子２０５の内側に形成された多数のマイクロアレイ（図示せず）が外部から密閉されるよう、多数のマイクロアレイを取り囲む形態に印刷される。好ましくは、シール材２０６としてはエポキシ樹脂を使用し得るが、その代わりにソルダ（はんだ）を使用してもよい。
次いで、図４ａおよび図４ｂに示すように、図２ｃおよび図２ｄのサンドブラスト処理を受けたカバーガラス用ウエハ２０１および図３ｃおよび図３ｄのマイクロ素子用ウエハ２０４を仮接した後、加熱すると、シール材２０６が溶融することにより、カバーガラス用ウエハ２０１とマイクロ素子用ウエハ２０４が接着される。この際、カバーガラス用ウエハ２０１のカバーガラス２０２の大きさとマイクロ素子用ウエハ２０４のマイクロ素子２０５の大きさは同一であることが好ましい。
その後、接着されたカバーガラス用ウエハ２０１およびマイクロ素子用ウエハ２０４のうち、カバーガラス用ウエハ２０１のカバーガラス２０２に形成されたビアホール２０３の内部を金属などの導電材２０７で埋め込む。この際、カバーガラス用ウエハ２０１側に導電材２０７でスパッタリングを行うことで、ビアホール２０３を埋め込むことになる。
スパッタリング法には、ＤＣスパッタリング、ＲＦスパッタリング、バイアススパッタリング、マグネトロンスパッタリングなどがあるが、高速スパッタリング法のマグネトロンスパッタリングが好ましい。
スパッタリング処理後には、カバーガラス用ウエハ２０１およびマイクロ素子用ウエハ２０４の表面とスパッタリング処理されたビアホール２０３にクリーニング処理を行うことが好ましい。
その後、図４ｃおよび図４ｄに示すように、各ユニット２０８別に切断する。
図４ｅおよび図４ｆは図４ｃおよび図４ｄの切断された１ユニット２０８の平面図および断面図である。
図４ｅのマイクロアレイ２１０は電極アレイ２０９に入力される信号に応じて駆動され、電極アレイ２０９がカバーガラス２０２のビアホール２０３に対応する位置に形成される。
本発明の一実施例において、好ましくは、マイクロアレイ２１０はマイクロミラーアレイまたはデジタルマイクロメカニカルミラーアレイである。
マイクロアレイ２１０は、公知の多数の半導体パターン形成方法により、前記電極アレイ２０９間に形成され、電極アレイ２０９を介して供給される電圧によって駆動して、入射光を回折または反射させる。ビアホール２０３は電極アレイ２０９に対応し、カバーガラス２０２とマイクロ素子２０５を接着させることにより、ビアホール２０３に埋め込まれた導電材２０７と電極アレイ２０９が電気的に導通される。
図４ｅまたは図４ｆに示すように、マイクロアレイ２１０は、導電材２０７および電極アレイ２０９を介して印加される電圧によって上下に駆動される。
本発明のほかの実施例において、マイクロアレイ２１０は、光を反射または回折させるマイクロミラーアレイでなく、ほかの機能を果たす任意の素子アレイまたはパターンアレイと成り得る。
図５ａは前記マイクロパッケージ２０８が実装されるベース基板２１１を示す。ベース基板２１１の中央には開口部２１５が形成され、そのほかの半導体動作のためのＩＣチップ２１２とそのほかの素子が実装され、コネクタ２１３が実装されている。ＩＣチップ２１２およびコネクタ２１３は、図５ａに示す形態のほかにも、パッケージの動作によって多様な形態に設計できる。
また、ベース基板２１１には、マイクロパッケージ２０８のフリップチップボンディングのためのソルダボールアレイ２１４が形成されている。ソルダボールアレイ２１４は、前記マイクロパッケージ２０８のカバーガラス２０２に形成されたビアホール２０３に対応する。
図５ｂに示すように、前記マイクロパッケージ２０８をフリップチップボンディング方式によりベース基板２１１に実装する。この際、図４ｅまたは図４ｆに示すマイクロパッケージ２０８は、カバーガラス２０２がベース基板２１１に向かうように実装される。マイクロパッケージ２０８のカバーガラス２０２に形成されたビアホール２０３はそれぞれベース基板２１１のソルダボールアレイ２４１に対応する。
実装はいわゆるリフロー工程により行うことが好ましい。すなわち、ソルダボール２１４を加熱して適切な粘性を有するように溶融させる。この際、マイクロパッケージ２０８とベース基板２１１間に適切な圧力を加えてから冷却させる。
図５ｃはこのような実装方式により実装された本発明の一実施例による半導体パッケージの断面図を示す。
前述したような工程の後、より完全なパッケージングのため、付加的な工程を行うことができる。図５ｄに示すように、放熱板２１６などの素子をさらに実装し、外部ケーシング２１７をパッケージ前面上に被せると、完全なパッケージングがなされる。外部ケーシング２１７は金属製のケースまたはＥＭＣ（Epoxy Molding Compound）となり得る。
図６ａないし図６ｄは本発明のほかの実施例による半導体パッケージおよびパッケージング方法を示す。
図６ａはマイクロアレイ３０２および電極アレイ３０３を含むマイクロ素子３０１を示す。マイクロ素子３０１上には、マイクロアレイ３０２および駆動用電極アレイ３０３を取り囲むよう、シール材３０４が印刷または分配されている。好ましくは、前記シール材３０４はエポキシ樹脂またはソルダ（はんだ）である。
本発明の実施例において、前記マイクロアレイ３０２は入射光を回折または反射させるための素子であって、デジタルマイクロメカニカルミラーアレイまたはマイクロミラーアレイからなり得る。
デジタルマイクロメカニカルアレイは数百万個のミラーからなり、所定の制御回路により制御される電圧の大きさに比例して各ミラーが駆動して、入射光を回折または反射させる光素子である。
マイクロミラーアレイは、数百万個のミラーからなり、入射光を入射または回折させる光素子である。
図６ｂは前記マイクロ素子３０１が実装されるサブ基板３０５を示す。このサブ基板３０５はシリコンからなるもので、中央に開口部３０６が形成され、第１サブ基板電極アレイ３０７、および前記第１サブ基板電極アレイ３０７にそれぞれ接続された第２サブ基板電極アレイ３０８がさらに形成される。
第１サブ基板電極アレイ３０７は、サンドブラストを除く、微細パターン形成の可能な回路パターン形成方法であればどんなものでも使用して形成することができる。例えば、パターンの印刷されたエッチングレジストを塗布した後、エッチングを行い、エッチングレジストを除去することにより、パターンを形成することができる。第２サブ基板電極アレイ３０８も第１サブ基板電極アレイ３０７と同様な方法で形成することができる。
第２サブ基板電極アレイ３０８は、図６ｂに示すように、第１サブ基板電極アレイ３０７より広い領域に分布するように形成され、第１サブ基板電極アレイ３０７は相対的に密集して形成される。
第１サブ基板電極アレイ３０７は、図２ａないし図５ｄに示す実施例のカバーガラス２０２のビアホール２０３に代わって、マイクロ素子３０１の電極アレイ３０３に接続される。図２ａないし図５ｄに示す実施例において、カバーガラス２０２のビアホール２０３は、マイクロアレイの駆動用電極に連結されるカバーガラス２０２にサンドブラストにより形成されるので、ビアホール２０３の集積に限界があるが、図６ａないし図６ｄに示す実施例によると、第１サブ基板電極アレイ３０７はエッチングにより形成されるので、高密度のパッドを形成することができ、これに接続されるマイクロアレイの駆動用電極アレイ３０３を高密度に集積することができる。
図７ａはサンドブラストにより形成されたビアホール４０３の断面を示し、図７ｂはエッチングにより形成されたビアホール５０３の断面を示す。
図７ａに示すように、ガラス基板４０１の上面にサンドブラストを施すと、Ｖ字形のビアホール４０３が形成され、ビアホール４０３の周囲には回路パターン４０２が形成される。この場合、ビアホール４０３の密集に限界があるので、回路パターン４０２の微細化に支障をきたす。この際、ガラス基板４０１にビアホール４０３を形成するためには、サンドブラストのみが可能である。
図７ｂに示すように、基板５０１にエッチングでビアホール５０３を形成すると、ビアホール５０３の内壁が垂直となるので、微細化が可能であり、よって回路パターン５０２の微細化も可能である。この際、エッチングによりビアホール５０３を形成するためには、基板５０１はがエッチング可能な基板でなければならない。
再び図６ｃに示すように、図６ｂのサブ基板３０５の開口部３０６を覆うように、カバーガラスをサブ基板３０５に固定させる。その後、図６ａのマイクロ素子３０１を図６ｂのサブ基板３０５にボンディングする。マイクロ素子３０１は、入射光を印加電圧によって反射または回折させる役割をする。
マイクロ素子３０１をサブ基板３０５にボンディングするときには、シリコン材質のウエハを接合させ得るアノードボンディング法が好ましい。そのほかにも、接着剤で接着するか、またはソルダリングで接着する方法も可能である。
ウエハ接合法はシリコンウエハ同士あるいはシリコンウエハとほかの（主に水晶およびガラス）ウエハを密閉接合させる方法であって、一般のＩＣ生産よりはマイクロマシーン分野に多く使用される技術である。一般に、ウエハ接合技術には、高温（１０００℃以上）を加える融合接合（fusion bonding）と高電圧（数百ボルト）をかけるアノードボンディングがある。また、前記両者の組合せで、所要温度および電圧を低下させる方法が研究されている。ウエハ接合技術は、マイクロ加工されたそれぞれのウエハを接合して一体的にすることにより、１個体の加工のみで解決できない限界を克服させることができる。もちろん、高温および高電圧により生じる新たな問題点と整列の難しさなどが問題となればいけない。
アノードボンディングとは、マイクロセンサ素子の製作に広く使用されるシリコン基板と熱膨張係数が似ているガラス板を接合させる方法である。一般に、アノードボンディングに使用されるパイレックス（登録商標）ガラス（コーニングガラス７７４０）には一定量のナトリウム（Ｎａ）、カリウム（Ｋ）などが含まれているので、２００℃以上の温度に加熱すると、元素が電荷を帯び、電圧によって易く移動する。シリコンとガラス板を整列させ、両側に６００Ｖ以上の電圧を印加すると、移動性電荷は急速に動き、シリコンとガラス間の界面に強い帯電現象が発生することにより、シリコン基板とガラス基板が接合される。多くのＭＥＭＳ（Micro Electro Mechanical Systems）にはアノードボンディング方法を用いているが、このようなアノード接合により安定したシリコン構造物が具現化される。
図６ｄは前記マイクロ素子３０１が実装されるベース基板３１０を示す。ベース基板３１０の中央には開口部３１１が形成され、そのほかの半導体動作のためのＩＣチップ３１３、およびそのほかの素子が実装され、ほかの基板またはチップとの接続のための接続パッド３１４が実装されている。また、ベース基板３１０には、マイクロ素子３０１のフリップチップボンディングのためのソルダボールアレイ３１２が形成されている。ソルダボールアレイ３１２はサブ基板３０５の第２サブ基板電極アレイ３０８に対応する。
図６ｅに示すように、図６ｃのマイクロ素子３０１およびサブ基板３０５をフリップチップボンディング方式でベース基板３１０に実装する。すなわち、サブ基板３０５に形成された第２サブ基板電極アレイ３０８はそれぞれベース基板３１０のソルダボールアレイ３１２に対応し、リフロー工程により互いに接続される。
図６ｆは本発明の第２実施例による半導体パッケージの断面図を示す。
この実施例によると、エッチング法などの回路パターン形成方法により、マイクロアレイ３０２および電極パッド３０３の密集度に対応して第１サブ基板電極アレイ３０７をさらに密集させることができるので、高密度のマイクロアレイ３０２の製造が可能である。
従来技術によるマイクロ素子パッケージの断面図である。 本発明の一実施例によるマイクロミラー用半導体パッケージに使用されるカバーガラスウエハの平面図および側面図である。 本発明の一実施例によるマイクロミラー用半導体パッケージに使用されるカバーガラスウエハの平面図および側面図である。 本発明の一実施例によるマイクロミラー用半導体パッケージに使用されるカバーガラスウエハの平面図および側面図である。 本発明の一実施例によるマイクロミラー用半導体パッケージに使用されるカバーガラスウエハの平面図および側面図である。 本発明の一実施例による半導体パッケージに使用されるマイクロ素子ウエハの平面図および側面図である。 本発明の一実施例による半導体パッケージに使用されるマイクロ素子ウエハの平面図および側面図である。 本発明の一実施例による半導体パッケージに使用されるマイクロ素子ウエハの平面図および側面図である。 本発明の一実施例による半導体パッケージに使用されるマイクロ素子ウエハの平面図および側面図である。 本発明の一実施例によるマイクロ素子の製造方法を示す図である。 本発明の一実施例によるマイクロ素子の製造方法を示す図である。 本発明の一実施例によるマイクロ素子の製造方法を示す図である。 本発明の一実施例によるマイクロ素子の製造方法を示す図である。 本発明の一実施例によるマイクロ素子の製造方法を示す図である。 本発明の一実施例によるマイクロ素子の製造方法を示す図である。 本発明の一実施例において、マイクロ素子をベース基板に実装する方法を示す図である。 本発明の一実施例において、マイクロ素子をベース基板に実装する方法を示す図である。 本発明の一実施例において、マイクロ素子をベース基板に実装する方法を示す図である。 本発明の一実施例において、マイクロ素子をベース基板に実装する方法を示す図である。 本発明のほかの実施例による半導体パッケージおよびパッケージング方法を示す図である。 本発明のほかの実施例による半導体パッケージおよびパッケージング方法を示す図である。 本発明のほかの実施例による半導体パッケージおよびパッケージング方法を示す図である。 本発明のほかの実施例による半導体パッケージおよびパッケージング方法を示す図である。 本発明のほかの実施例による半導体パッケージおよびパッケージング方法を示す図である。 本発明のほかの実施例による半導体パッケージおよびパッケージング方法を示す図である。 サンドブラストにより形成されたビアホールの断面を示す断面図である。 エッチングにより形成されたビアホールの断面を示す断面図である。
符号の説明
２０１ カバーガラス用ウエハ
２０２ カバーガラス
２０３ ビアホール
２０４ チップウエハ
２０５ マイクロ素子
２０６ シール材
２０７ 導電材
２０８ ユニット
２０９ 電極アレイ
２１０ マイクロアレイ
２１１ ベース基板
２１２ ＩＣチップ
２１３ 開口部
２１６ 放熱板
２１７ ケーシング
３０１ マイクロ素子用ウエハ
３０２ マイクロアレイ
３０３ 電極アレイ
３０４ シール材
３０５ サブ基板
３０６ 開口部
３０７ 第１サブ基板電極アレイ
３０８ 第２サブ基板電極アレイ
３１０ ベース基板
３１１ 開口部
３１２ ソルダボールアレイ
３１３ ＩＣチップ
３１４ 接続パッド

Claims (9)

  1. 電極アレイおよび前記電極アレイに接続されたマイクロアレイが形成されたマイクロ素子と、
    前記マイクロ素子上の電極アレイにそれぞれ対応する多数のビアホールが形成され、前記マイクロ素子のマイクロアレイを外部から密閉させるように前記マイクロ素子に固定される透明カバーガラスと、
    前記マイクロアレイを取り囲むように形成され、前記マイクロ素子と前記カバーガラスを固定させるシール材と、
    前記カバーガラスのビアホールに埋め込まれ、一側は前記電極アレイに接続され、他側は外部回路に接続され、前記外部回路からの制御信号に応じて前記マイクロアレイを駆動させる導電材とを含んでなることを特徴とする半導体パッケージ。
  2. 前記マイクロ素子および前記カバーガラスが実装され、中央に開口部が形成され、前記導電材のそれぞれに接続されるソルダボールアレイが形成されたベース基板をさらに含むことを特徴とする請求項１記載の半導体パッケージ。
  3. 前記カバーガラスは前記ベース基板の前記開口部を覆うように実装され、前記電極アレイはそれぞれ多数のビアホールに埋め込まれた導電材を介して前記ソルダボールアレイに接続されることを特徴とする請求項２記載の半導体パッケージ。
  4. 電極アレイおよび前記電極アレイに接続されるマイクロアレイが形成された多数のマイクロ素子を含むマイクロ素子用ウエハを提供する段階と、
    前記マイクロ素子の各マイクロアレイの周囲にシール材を塗布する段階と、
    多数のカバーガラスを含む透明カバーガラス用ウエハを提供する段階と、
    前記カバーガラスに、前記電極アレイに対応するビアホールアレイを形成する段階と、
    前記シール材により前記マイクロアレイが外部に対して密閉されるように、前記カバーガラス用ウエハを前記マイクロ素子用ウエハにボンディングする段階と、
    前記接着されたマイクロ素子用ウエハおよび前記カバーガラス用ウエハをユニット別に切断する段階とを含んでなることを特徴とする半導体素子パッケージング方法。
  5. 中央に開口部が形成されたベース基板を提供する段階と、
    前記ベース基板にソルダボールアレイを形成する段階と、
    前記カバーガラスのビアホールアレイと前記ベース基板のソルダボールアレイが接続されるように、前記マイクロ素子およびカバーガラスを前記ベース基板にボンディングする段階とをさらに含むことを特徴とする請求項４記載の半導体素子パッケージング方法。
  6. 電極アレイおよび前記電極アレイに接続されたマイクロアレイが形成されたマイクロ素子と、
    中央に開口部が形成され、前記電極アレイのそれぞれに接続される第１サブ基板電極アレイおよび前記第１サブ基板電極アレイのそれぞれに接続された第２サブ基板電極アレイが形成され、前記マイクロ素子に固定されるサブ基板と、
    前記マイクロアレイの周囲に設けられ、前記マイクロ素子と前記サブ基板を粘着させるシール材と、
    前記サブ基板の開口部を覆い、前記マイクロアレイを密閉させるように、前記サブ基板に接着されるカバーガラスとを含んでなることを特徴とする半導体パッケージ。
  7. 前記マイクロ素子、前記サブ基板および前記カバーガラスが実装され、中央に前記サブ基板の開口部に対応する開口部が形成され、前記第２サブ基板電極アレイに接続されたソルダボールアレイが形成されたベース基板をさらに含むことを特徴とする請求項６記載の半導体パッケージ。
  8. 多数のマイクロアレイが形成されたマイクロ素子を提供する段階と、
    前記マイクロ素子のマイクロ素子アレイの周囲にシール材を塗布する段階と、
    中央に開口部が形成されたサブ基板を提供する段階と、
    前記サブ基板に、多数の第１サブ基板電極アレイおよび前記第１サブ基板電極アレイに接続された第２サブ基板電極アレイを形成する段階と、
    前記サブ基板の開口部を覆うように、透明カバーガラスを前記サブ基板に接着させる段階と、
    前記マイクロ素子アレイが前記シール材により外部に対して密閉されるように、前記マイクロ素子を前記サブ基板に接着させる段階とを含んでなることを特徴とする半導体素子パッケージング方法。
  9. 中央に開口部が形成されたベース基板を提供する段階と、
    前記ベース基板に前記第２サブ基板電極アレイに対応するソルダボールアレイを形成する段階と、
    前記サブ基板の第２サブ基板電極アレイのそれぞれと前記ベース基板のソルダボールアレイが接続されるように、前記サブ基板を前記ベース基板にボンディングする段階とをさらに含むことを特徴とする請求項８記載の半導体素子パッケージング方法。
JP2004309272A 2004-06-02 2004-10-25 フリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法 Pending JP2005347730A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040040066A KR100754069B1 (ko) 2004-06-02 2004-06-02 플립칩 실장 기술을 이용한 반도체 패키지 및 패키징 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007322158A Division JP2008141208A (ja) 2004-06-02 2007-12-13 フリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法

Publications (1)

Publication Number Publication Date
JP2005347730A true JP2005347730A (ja) 2005-12-15

Family

ID=35446793

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004309272A Pending JP2005347730A (ja) 2004-06-02 2004-10-25 フリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法
JP2007322158A Pending JP2008141208A (ja) 2004-06-02 2007-12-13 フリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2007322158A Pending JP2008141208A (ja) 2004-06-02 2007-12-13 フリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法

Country Status (3)

Country Link
US (1) US7098535B2 (ja)
JP (2) JP2005347730A (ja)
KR (1) KR100754069B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060163711A1 (en) * 2005-01-24 2006-07-27 Roels Timothy J Method to form an electronic device
KR100789545B1 (ko) * 2005-03-07 2007-12-28 삼성전기주식회사 플립칩 실장 기술을 이용한 광변조기 모듈 패키지
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
KR100652810B1 (ko) * 2005-12-30 2006-12-04 삼성전자주식회사 미러 패키지 및 그 제작방법
US7772104B2 (en) * 2007-02-02 2010-08-10 Freescale Semiconductor, Inc. Dynamic pad size to reduce solder fatigue
JP5563785B2 (ja) * 2009-05-14 2014-07-30 新光電気工業株式会社 半導体パッケージ及びその製造方法
CN116157896A (zh) * 2020-09-02 2023-05-23 维耶尔公司 倒装芯片微装置结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293511A (en) 1993-03-16 1994-03-08 Texas Instruments Incorporated Package for a semiconductor device
US5856914A (en) * 1996-07-29 1999-01-05 National Semiconductor Corporation Micro-electronic assembly including a flip-chip mounted micro-device and method
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
JP3013831B2 (ja) 1998-01-26 2000-02-28 日本電気株式会社 Ｍｍｉｃパッケージ
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6455927B1 (en) * 2001-03-12 2002-09-24 Amkor Technology, Inc. Micromirror device package
KR20030077753A (ko) * 2002-03-27 2003-10-04 삼성전기주식회사 마이크로 센서의 웨이퍼 레벨 패키징 방법
US6929974B2 (en) * 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice

Also Published As

Publication number Publication date
KR100754069B1 (ko) 2007-08-31
US7098535B2 (en) 2006-08-29
US20050269710A1 (en) 2005-12-08
JP2008141208A (ja) 2008-06-19
KR20050114940A (ko) 2005-12-07

Similar Documents

Publication Publication Date Title
US20050184304A1 (en) Large cavity wafer-level package for MEMS
JP2008141208A (ja) フリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法
US7368816B2 (en) Micro-electro-mechanical system (MEMS) package having metal sealing member
KR100733242B1 (ko) 측면 밀봉부재가 형성된 ｍｅｍｓ 패키지 및 그 제조 방법
US20050181532A1 (en) Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
TW201323316A (zh) 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝
JP2006251782A (ja) フリップチップ実装法を利用した光変調器モジュールパッケージ
KR101048085B1 (ko) 기능성 소자 패키지 및 그 제조 방법
JP2007108753A (ja) メムスパッケージおよび光変調器モジュールパッケージ
JP2006147864A (ja) 半導体パッケージ及びその製造方法
KR100584972B1 (ko) 밀봉용 스페이서가 형성된 ｍｅｍｓ 패키지 및 그 제조 방법
CN100524637C (zh) 使用划线及折断工艺对光学器件进行晶片级封装的方法
JP2018041084A (ja) 傾斜した光学窓を有するマイクロメカニカルデバイスの製造方法、及び、対応するマイクロメカニカルデバイス
US8627566B2 (en) Method for packaging a microelectromechanical system (MEMS) device
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
US8204352B2 (en) Optical apparatus, sealing substrate, and method of manufacturing optical apparatus
KR100855817B1 (ko) 측면 이중 밀봉부재가 형성된 ｍｅｍｓ 패키지 및 그 제조방법
US7149023B2 (en) Optical scanner capable of flip-chip hermetic packaging
KR100642876B1 (ko) 광변조기 모듈 패키지
JP2012039237A (ja) 表面接着式マイクロ・エレクトロ・メカニカル・システム発振器の製造方法及びその構造
JP2008287276A (ja) 光スイッチ装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080115

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100623