JP2005347655A - Solid state imaging device - Google Patents
Solid state imaging device Download PDFInfo
- Publication number
- JP2005347655A JP2005347655A JP2004167949A JP2004167949A JP2005347655A JP 2005347655 A JP2005347655 A JP 2005347655A JP 2004167949 A JP2004167949 A JP 2004167949A JP 2004167949 A JP2004167949 A JP 2004167949A JP 2005347655 A JP2005347655 A JP 2005347655A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- memory
- insulating film
- capacitor
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、撮像装置に関し、より具体的には、CMOS型エリアセンサとメモリとを有する撮像装置に関する。 The present invention relates to an imaging device, and more specifically to an imaging device having a CMOS area sensor and a memory.
エリアセンサとしては一般的にCCD型とMOS型がある。CCD型は光電変換部で得られた電荷を、全画素同時に転送部に移動させ、その後転送部がバケツリレー方式で電荷を順次転送し、画像信号とする方式である。これに対してMOS型は走査信号で選択された画素ごとに光電変換部で得られた電荷を順次取り出し、画像信号とする方式である。 As an area sensor, there are generally a CCD type and a MOS type. The CCD type is a system in which the charge obtained by the photoelectric conversion unit is moved to the transfer unit at the same time for all the pixels, and then the transfer unit sequentially transfers the charge by the bucket relay method to obtain an image signal. On the other hand, the MOS type is a system in which charges obtained by the photoelectric conversion unit are sequentially taken out for each pixel selected by the scanning signal and used as an image signal.
特許文献1に記載されているように、MOS型では奇フィールドの光電変換時点と偶フィールドの光電変換時点が1/60秒ずれているので、動く被写体の場合には、画像がフィールドごとにぶれてしまい、良好なフレーム画が得られない。これを解決するため、特許文献2では、画素に対応したメモリを設け、画素からの出力を一旦全てメモリに転送し、その後、順次信号を取り出すという方式を採用している。図2にそのブロック構成図を示す。
As described in
画素10Cの数と同数のキャパシタ15M及びトランジスタ15Nから成るメモリが具備されており、画素から得られた信号を全てメモリに一旦蓄積し、その後、メモリから順次読み出すことにより、フィールド間の時間的なずれを小さくすることが可能となっている。このときの固体撮像装置の断面図を図3に示す。
A memory including the same number of
図3において、1はゲート電極、2はソース・ドレイン拡散層、3は絶縁膜、4は容量形成電極、5は容量形成拡散層、6は電荷転送ゲート、7はフォトダイオード拡散層、8はフォトダイオード表面シールド層、9は半導体基板である。このような構造においては、画素及び周辺回路のトランジスタのゲート絶縁膜を形成すると同時に、キャパシタの絶縁膜が形成されている。 In FIG. 3, 1 is a gate electrode, 2 is a source / drain diffusion layer, 3 is an insulating film, 4 is a capacitance forming electrode, 5 is a capacitance forming diffusion layer, 6 is a charge transfer gate, 7 is a photodiode diffusion layer, and 8 is A photodiode surface shield layer 9 is a semiconductor substrate. In such a structure, the gate insulating film of the transistor of the pixel and the peripheral circuit is formed, and at the same time, the insulating film of the capacitor is formed.
このように固体撮像装置にメモリを搭載したときの問題点として、メモリの面積の分だけチップ面積が増大し、チップの低コスト化を妨げるということが挙げられる。よって、メモリの面積はできるだけ小さい方が好ましい。メモリの面積を小さくする方法として容易に考えられるのは、メモリを構成するキャパシタの絶縁膜を薄くする方法である。そうすればキャパシタの単位面積当たりの容量が増大し、結果メモリの面積を小さくすることができる。 As a problem when the memory is mounted on the solid-state imaging device in this way, the chip area is increased by the area of the memory, which hinders cost reduction of the chip. Therefore, the area of the memory is preferably as small as possible. As a method for reducing the area of the memory, a method of thinning the insulating film of the capacitor constituting the memory can be easily considered. As a result, the capacity per unit area of the capacitor increases, and as a result, the area of the memory can be reduced.
しかしながら、従来の製造方法においては、前述のようにキャパシタの絶縁膜を形成すると同時に、画素及び周辺回路のトランジスタのゲート絶縁膜を形成するような工程になっており、キャパシタの絶縁膜を薄くすると、トランジスタのゲート絶縁膜も薄くなってしまう。 However, in the conventional manufacturing method, as described above, the capacitor insulating film is formed, and at the same time, the gate insulating film of the transistor of the pixel and the peripheral circuit is formed. The gate insulating film of the transistor is also thinned.
ここで、電源電圧を5Vと仮定し、キャパシタの絶縁膜に印加される電圧と、ゲート絶縁膜に印加される電圧を考える。キャパシタの絶縁膜に印加される電圧は、即ち画素の出力信号電圧であり、その最大振幅は1〜2V程度である。それに対し、ゲート絶縁膜に印加される電圧は、即ち電源電圧であり、最大振幅は5Vとなる。 Here, assuming that the power supply voltage is 5 V, the voltage applied to the insulating film of the capacitor and the voltage applied to the gate insulating film are considered. The voltage applied to the insulating film of the capacitor is the output signal voltage of the pixel, and its maximum amplitude is about 1 to 2V. On the other hand, the voltage applied to the gate insulating film is a power supply voltage, and the maximum amplitude is 5V.
よって、絶縁膜を薄くすると、ゲート絶縁膜には大きな電界が印加されることになり、絶縁膜が破壊されてしまう。このような課題は、トランジスタとキャパシタを搭載する半導体装置に共通の課題であり、例えば、ダイナミック・ランダム・アクセスメモリにおいては、電源電圧を5Vから3.3V、更に2.5Vと低電圧化することにより、トランジスタのゲート絶縁膜の破壊を防いでいる。このように、電源電圧が減少すると、キャパシタに蓄積できる電荷の量は減少するが、ダイナミック・ランダム・アクセスメモリの場合は、最終出力は「0」か「1」かのディジタル信号のため、信号電荷量が減少しても、電荷がない「0」か、電荷がある「1」か、を判断できるだけの電荷量があれば問題はない。 Therefore, when the insulating film is thinned, a large electric field is applied to the gate insulating film, and the insulating film is destroyed. Such a problem is common to semiconductor devices on which transistors and capacitors are mounted. For example, in a dynamic random access memory, the power supply voltage is lowered from 5 V to 3.3 V and further to 2.5 V. Thus, the gate insulating film of the transistor is prevented from being broken. Thus, when the power supply voltage decreases, the amount of charge that can be stored in the capacitor decreases. However, in the case of a dynamic random access memory, the final output is a digital signal of “0” or “1”. Even if the charge amount decreases, there is no problem as long as the charge amount is sufficient to determine whether the charge is “0” or the charge is “1”.
それに対して固体撮像装置においては、フォトダイオードに蓄積された電荷を読み出し回路へ転送する際、転送ゲートに印加する電圧を下げると、転送できる信号電荷の量が減少してしまう。それに加え、最近の多画素化により、出力アンプは高速動作可能なものが要求されているが、一般的にアンプは、高速動作可能にし、且つ、ゲインを高く設定するとノイズ特性が悪化することが知られている。そのため、出力アンプのゲインを高くするのは難しい。よって、転送可能な信号電荷が減少するということは、即ち出力信号の減少を招くことになる。これでは固体撮像装置のS/Nが低下し、ダイナミックレンジが小さくなってしまう。 On the other hand, in the solid-state imaging device, when the charge accumulated in the photodiode is transferred to the readout circuit, the amount of signal charge that can be transferred is reduced if the voltage applied to the transfer gate is lowered. In addition, with the recent increase in the number of pixels, output amplifiers are required to be capable of high-speed operation, but in general, amplifiers are capable of high-speed operation, and noise characteristics may deteriorate if gain is set high. Are known. For this reason, it is difficult to increase the gain of the output amplifier. Therefore, a decrease in signal charge that can be transferred leads to a decrease in output signal. As a result, the S / N of the solid-state imaging device is lowered and the dynamic range is reduced.
このように、出力信号がアナログ信号である固体撮像装置において特有の問題点が存在し、ゲート絶縁膜の破壊を防ぐ手段として電源電圧を低下させるという手段を用いることができない。 As described above, there is a particular problem in the solid-state imaging device in which the output signal is an analog signal, and it is impossible to use a means for reducing the power supply voltage as a means for preventing the gate insulating film from being broken.
本発明は上記問題に鑑みてなされたもので、その目的とする処は、画素のトランジスタのゲートに高い電圧が印加可能となり、且つ、メモリのキャパシタの面積を縮小することできる固体撮像装置を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a solid-state imaging device that can apply a high voltage to the gate of a pixel transistor and can reduce the area of a capacitor of a memory. There is to do.
上記目的を達成するため、本発明は、光電変換を行う画素と、前記画素から出力された信号を一時的に蓄積するメモリを有し、前記メモリを構成するキャパシタの単位面積当たり容量が、前記画素を構成するトランジスタのゲート絶縁膜の単位面積当たり容量とは異なることを特徴とする。 In order to achieve the above object, the present invention includes a pixel that performs photoelectric conversion and a memory that temporarily stores a signal output from the pixel, and a capacitance per unit area of a capacitor that constitutes the memory is The capacitance per unit area of the gate insulating film of the transistor constituting the pixel is different.
又、光電変換を行う画素と、前記画素から出力された信号を一時的に蓄積するメモリと、前記画素及び前記メモリの制御、或は前記画素及び前記メモリからの出力信号処理を行う周辺回路を有し、前記メモリを構成するキャパシタの単位面積当たり容量が、前記周辺回路を構成するトランジスタのゲート絶縁膜の単位面積当たり容量とは異なることを特徴とする。 A pixel that performs photoelectric conversion; a memory that temporarily stores a signal output from the pixel; and a peripheral circuit that performs control of the pixel and the memory, or processing of an output signal from the pixel and the memory. And the capacitance per unit area of the capacitor constituting the memory is different from the capacitance per unit area of the gate insulating film of the transistor constituting the peripheral circuit.
本発明に係る固体撮像装置によれば、メモリのキャパシタの単位面積当たり容量を増大させ、メモリの面積縮小が可能となり、しかも、フォトダイオード部の転送ゲートに高い電圧を印加可能とし、より多くの信号電荷が読み出し可能となることによって、出力信号のS/Nの向上とダイナミックレンジ拡大という効果を得ることができる。 According to the solid-state imaging device according to the present invention, the capacity per unit area of the memory capacitor can be increased, the area of the memory can be reduced, and a high voltage can be applied to the transfer gate of the photodiode unit, and more Since the signal charge can be read out, it is possible to obtain the effects of improving the S / N of the output signal and expanding the dynamic range.
以下に本発明の実施の形態を添付図面に基づいて説明する。 Embodiments of the present invention will be described below with reference to the accompanying drawings.
<実施の形態1>
図1は実施の形態1に係る固体撮像装置の断面図である。
<
FIG. 1 is a cross-sectional view of the solid-state imaging device according to the first embodiment.
図1において、1はゲート電極、2はソース・ドレイン拡散層、3は絶縁膜、4は容量形成電極、5は容量形成拡散層、6は電荷転送ゲート、7はフォトダイオード拡散層、8はフォトダイオード表面シールド層、9は半導体基板である。キャパシタ領域とは図2のキャパシタ15Mを指し、トランジスタ領域とは、例えば図2のトランジスタ15Nや15T,22等の周辺回路のトランジスタを指し、フォトダイオード領域とは図2の画素10C内に存在するフォトダイオードを指す。
In FIG. 1, 1 is a gate electrode, 2 is a source / drain diffusion layer, 3 is an insulating film, 4 is a capacitance forming electrode, 5 is a capacitance forming diffusion layer, 6 is a charge transfer gate, 7 is a photodiode diffusion layer, and 8 is A photodiode surface shield layer 9 is a semiconductor substrate. The capacitor region refers to the
図1において、キャパシタ領域の絶縁膜厚は、トランジスタ領域及びフォトダイオード領域の絶縁膜厚よりも薄くなっている。これにより、キャパシタの単位面積当たり容量が大きくなり、結果、キャパシタの面積を小さくすることができる。しかも、トランジスタ及びフォトダイオード領域のゲート絶縁膜は厚いので、高い電圧を印加することが可能である。 In FIG. 1, the insulating film thickness in the capacitor region is thinner than the insulating film thickness in the transistor region and the photodiode region. Thereby, the capacity per unit area of the capacitor is increased, and as a result, the area of the capacitor can be reduced. In addition, since the gate insulating film in the transistor and photodiode regions is thick, a high voltage can be applied.
<実施の形態2>
図4は実施の形態2における固体撮像装置の断面図である。
<
FIG. 4 is a cross-sectional view of the solid-state imaging device according to the second embodiment.
図4において、1はゲート電極、2はソース・ドレイン拡散層、3は絶縁膜、4は容量形成電極、5は容量形成拡散層、6は電荷転送ゲート、7はフォトダイオード拡散層、8はフォトダイオード表面シールド層、9は半導体基板である。キャパシタ領域とは図2のキャパシタ15Mを指し、トランジスタ領域とは、例えば図2のトランジスタ15Nや15T,22等の周辺回路のトランジスタを指し、フォトダイオード領域とは図2の画素10C内に存在するフォトダイオードを指す。
In FIG. 4, 1 is a gate electrode, 2 is a source / drain diffusion layer, 3 is an insulating film, 4 is a capacitance forming electrode, 5 is a capacitance forming diffusion layer, 6 is a charge transfer gate, 7 is a photodiode diffusion layer, and 8 is A photodiode surface shield layer 9 is a semiconductor substrate. The capacitor region refers to the
前記実施の形態1においては、トランジスタ領域とフォトダイオード領域のゲート絶縁膜厚は同一であったが、周辺回路のトランジスタの一部若しくは全部において、ゲートに高い電圧が印加されないのであれば、図4のように該トランジスタのゲート絶縁膜を薄くしても問題なく、実施の形態1と同様、キャパシタの単位面積当たり容量の増加という効果を得ることができる。 In the first embodiment, the gate insulating film thickness of the transistor region and the photodiode region is the same. However, if a high voltage is not applied to the gate in some or all of the transistors in the peripheral circuit, FIG. Thus, even if the gate insulating film of the transistor is thinned, there is no problem, and the effect of increasing the capacitance per unit area of the capacitor can be obtained as in the first embodiment.
<実施の形態3>
図5は実施の形態3における固体撮像装置の断面図である。
<
FIG. 5 is a cross-sectional view of the solid-state imaging device according to the third embodiment.
図5において、1はゲート電極、2はソース・ドレイン拡散層、3は絶縁膜、4は容量形成電極、5は容量形成拡散層、6は電荷転送ゲート、7はフォトダイオード拡散層、8はフォトダイオード表面シールド層、9は半導体基板である。キャパシタ領域とは図2のキャパシタ15Mを指し、トランジスタ領域とは、例えば図2のトランジスタ15Nや15T,22等の周辺回路のトランジスタを指し、フォトダイオード領域とは図2の画素10C内に存在するフォトダイオードを指す。
In FIG. 5, 1 is a gate electrode, 2 is a source / drain diffusion layer, 3 is an insulating film, 4 is a capacitance forming electrode, 5 is a capacitance forming diffusion layer, 6 is a charge transfer gate, 7 is a photodiode diffusion layer, and 8 is A photodiode surface shield layer 9 is a semiconductor substrate. The capacitor region refers to the
図3において、キャパシタ領域の絶縁膜3’は、例えば窒化シリコンにより構成されており、トランジスタ領域及びフォトダイオード領域の絶縁膜3(例えば、酸化シリコンにより構成)よりも誘電率が高くなっている。このように、誘電率の高い物質でキャパシタの絶縁膜を構成すれば、実施の形態1と同様に、キャパシタの単位面積当たり容量の増大という効果が得られる。 In FIG. 3, the insulating film 3 'in the capacitor region is made of, for example, silicon nitride, and has a higher dielectric constant than the insulating film 3 (for example, made of silicon oxide) in the transistor region and the photodiode region. Thus, if the capacitor insulating film is made of a material having a high dielectric constant, the effect of increasing the capacitance per unit area of the capacitor can be obtained as in the first embodiment.
<実施の形態4>
図6は実施の形態4における固体撮像装置の断面図である。
<
FIG. 6 is a cross-sectional view of the solid-state imaging device according to the fourth embodiment.
図6において、1はゲート電極、2はソース・ドレイン拡散層、3は絶縁膜、4は容量形成電極、5は容量形成拡散層、6は電荷転送ゲート、7はフォトダイオード拡散層、8はフォトダイオード表面シールド層、9は半導体基板である。キャパシタ領域とは図2のキャパシタ15Mを指し、トランジスタ領域とは、例えば図2のトランジスタ15Nや15T,22等の周辺回路のトランジスタを指し、フォトダイオード領域とは図2の画素10C内に存在するフォトダイオードを指す。キャパシタ領域及びトランジスタ領域の絶縁膜3’は、例えば窒化シリコンにより構成されており、フォトダイオード領域の絶縁膜3(例えば、酸化シリコンにより構成)よりも誘電率が高くなっている。
In FIG. 6, 1 is a gate electrode, 2 is a source / drain diffusion layer, 3 is an insulating film, 4 is a capacitance forming electrode, 5 is a capacitance forming diffusion layer, 6 is a charge transfer gate, 7 is a photodiode diffusion layer, and 8 is A photodiode surface shield layer 9 is a semiconductor substrate. The capacitor region refers to the
前記実施の形態3においては、トランジスタ領域とフォトダイオード領域のゲート絶縁膜の構成材料は同一であったが、周辺回路のトランジスタの一部若しくは全部において、図6のように該トランジスタのゲート絶縁膜を誘電率の高い物質で構成しても特性上問題ないのであれば、このような構成においても、実施の形態1と同様、キャパシタの単位面積当たり容量の増加という効果を得ることができる。 In the third embodiment, the constituent materials of the gate insulating film in the transistor region and the photodiode region are the same. However, in some or all of the transistors in the peripheral circuit, the gate insulating film of the transistor as shown in FIG. As long as there is no problem in characteristics even if it is made of a material having a high dielectric constant, the effect of increasing the capacitance per unit area of the capacitor can be obtained even in such a configuration as in the first embodiment.
1 ゲート電極
2 ソース・ドレイン拡散層
3 絶縁膜
4 容量形成電極
5 容量形成拡散層
6 電荷転送ゲート
7 フォトダイオード拡散層
8 フォトダイオード表面シールド層
9 半導体基板
DESCRIPTION OF
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004167949A JP2005347655A (en) | 2004-06-07 | 2004-06-07 | Solid state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004167949A JP2005347655A (en) | 2004-06-07 | 2004-06-07 | Solid state imaging device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005347655A true JP2005347655A (en) | 2005-12-15 |
Family
ID=35499712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004167949A Withdrawn JP2005347655A (en) | 2004-06-07 | 2004-06-07 | Solid state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005347655A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012015315A (en) * | 2010-06-30 | 2012-01-19 | Canon Inc | Solid-state imaging device and camera |
WO2020105634A1 (en) * | 2018-11-19 | 2020-05-28 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging device and electronic equipment |
CN112041988A (en) * | 2019-04-28 | 2020-12-04 | 深圳市大疆创新科技有限公司 | Image sensor chip, manufacturing method, image sensor, and imaging device |
WO2021131844A1 (en) * | 2019-12-25 | 2021-07-01 | ソニーセミコンダクタソリューションズ株式会社 | Light-receiving element and light-receiving device |
-
2004
- 2004-06-07 JP JP2004167949A patent/JP2005347655A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012015315A (en) * | 2010-06-30 | 2012-01-19 | Canon Inc | Solid-state imaging device and camera |
WO2020105634A1 (en) * | 2018-11-19 | 2020-05-28 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging device and electronic equipment |
KR20210093859A (en) | 2018-11-19 | 2021-07-28 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | Solid-state imaging devices and electronic devices |
DE112019005789T5 (en) | 2018-11-19 | 2021-09-02 | Sony Semiconductor Solutions Corporation | Solid state imaging device and electronic equipment |
TWI835928B (en) * | 2018-11-19 | 2024-03-21 | 日商索尼半導體解決方案公司 | Solid-state camera devices and electronic equipment |
CN112041988A (en) * | 2019-04-28 | 2020-12-04 | 深圳市大疆创新科技有限公司 | Image sensor chip, manufacturing method, image sensor, and imaging device |
WO2021131844A1 (en) * | 2019-12-25 | 2021-07-01 | ソニーセミコンダクタソリューションズ株式会社 | Light-receiving element and light-receiving device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10200641B2 (en) | Optical sensor and solid-state imaging device, and signal reading methods therefor | |
JP4467542B2 (en) | Solid-state imaging device | |
US10154222B2 (en) | Optical sensor, signal reading method therefor, solid-state imaging device, and signal reading method therefor | |
JP4514188B2 (en) | Photoelectric conversion device and imaging device | |
US7777169B2 (en) | Imager pixel with capacitance circuit for boosting reset voltage | |
JP5369779B2 (en) | Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus | |
US8009217B2 (en) | Solid-state imaging device | |
US20060081957A1 (en) | Solid-state imaging device | |
JP3667220B2 (en) | Solid-state imaging device, imaging system, and driving method of solid-state imaging device | |
JP2009088539A (en) | Imaging apparatus | |
US20110241080A1 (en) | Solid-state imaging device, method for manufacturing the same, and electronic apparatus | |
TWI223444B (en) | Solid-state imaging device and manufacturing method for the same | |
JP2006253316A (en) | Solid-state image sensing device | |
JP2007335682A (en) | Solid-state imaging apparatus and manufacturing method thereof | |
JP2006262387A (en) | Solid-state imaging apparatus and camera | |
KR102067296B1 (en) | Solid-state imaging element and electronic device | |
JP2006237462A (en) | Solid photographing device | |
JP2002270808A (en) | Mos-type image sensor | |
JP2017069231A (en) | Mos field effect transistor, semiconductor integrated circuit, solid-state image sensor, and electronic apparatus | |
JP2007335978A (en) | Solid-state imaging apparatus | |
JP4155568B2 (en) | Solid-state imaging device and camera | |
JP4130307B2 (en) | Solid-state imaging device | |
JP3658384B2 (en) | MOS type imaging device and camera incorporating the same | |
JP4746962B2 (en) | Solid-state imaging device and imaging system | |
US20130153976A1 (en) | Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060201 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070807 |